JPH02303245A - セルスイッチ - Google Patents

セルスイッチ

Info

Publication number
JPH02303245A
JPH02303245A JP1122847A JP12284789A JPH02303245A JP H02303245 A JPH02303245 A JP H02303245A JP 1122847 A JP1122847 A JP 1122847A JP 12284789 A JP12284789 A JP 12284789A JP H02303245 A JPH02303245 A JP H02303245A
Authority
JP
Japan
Prior art keywords
cell
switch
buffer
cell switch
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1122847A
Other languages
English (en)
Other versions
JP2695916B2 (ja
Inventor
Yasuro Shohata
康郎 正畑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP12284789A priority Critical patent/JP2695916B2/ja
Publication of JPH02303245A publication Critical patent/JPH02303245A/ja
Application granted granted Critical
Publication of JP2695916B2 publication Critical patent/JP2695916B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Data Exchanges In Wide-Area Networks (AREA)
  • Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) 本発明は、ハードウェア化されたパケットスイッチに係
り、特にセルと呼ばれる固定長の短パケットを用いて情
報通信を行うATM通信システムで使用されるセルスイ
ッチに関する。
(従来の技術) 近年、通信に必要な情報伝送能力を呼設定時に確保して
お(S TM (Synchronous Trans
f’arMode )と呼ばれる既存の電話網で使用中
の転送モードに変わって、A T M (Asynch
ronous Transf’er Mode)に対す
る関心と期待が高まっている。
ATMは、セルと呼ばれる固定長の短パケットを用いて
情報を伝送し、各通信端末側では必要に応じて通信網に
セルを渡すこと、すなわち通信端末が必要なときに通信
網の情報伝送能力を使用することを特徴とする転送モー
ドである。
STMと比較してATMには、通信端末が必要とする任
意の情報伝送速度を通信端末に提供できること、通信端
末が必要とするときのみ通信網の情報伝送能力を使用す
るため通信効率を向上させられるといった利点がある。
このためATMは、音声、データ、動画などを一元化し
て扱うことのできる通信網、すなわちB−I  S  
D N  (Broadband  Integrat
ed  5ervice  DigILal NeLv
ork)を構成する基本技術として脚光を浴びている。
ATM網を構成するためには、複数の入力通信路から配
送されるセルを該セルの持つ方路情報に従って所望の出
力通信路へ転送する操作、すなわちセルスイッチングを
行う必要がある。この際、通信端末が必要なときに通信
網の情報伝送能力を使用するため、同時に複数個のセル
が同一の出力通信路に向かうこと、すなわちブロッキン
グが発生する。ブロッキングが発生した場合にはブロッ
キングを起こしている複数個のセルのうちひとつを出力
通信路に転送し、残ったセルはバッファに一旦蓄積する
ことによりブロッキングに対処する。
よって、セルスイッチングをおこなうセルスイッチは、
ブロッキングが発生した時に一旦セルを蓄積するバツア
と、セルを所望の出力通信路に転送する交換要素の組合
わせにより実現される。
第5図ないし第7図に示すごとく、セルスイッチは、本
発明者らが電子情報通信学会技術研究報告、情報ネット
ワーク、1N88−119、「ATMスイッチアーキテ
クチャの比較検討」 (平成元年1月27日)で報告し
た通り、バッファと交換要素の組合わせ法によって、入
力バッファ方式、出力バッファ方式、共通バッファ方式
の3方式に大きく分類することができる。第5図、第6
図および第7図はそれぞれ入力バッファ方式、出力バッ
ファ方式および共通バッファ方式に対する構成図である
。また、第5図ないし第7図において、137はひとつ
の入力通信路または出力通信路対応に設けられたバッフ
ァ、139は交換要素、141は交換要素139を構成
するための2入力2出力の単位スイッチ、143は複数
、第7図に示される場合では4本の入力通信路から配送
されるセルを一つの通信路に集線するMUX (マルチ
プレクサ)、145は複数、第7図に示される場合では
4本の入出力通信路対応に設けたバッファ、147は一
つの通信路から配送されるセルを複数、第7図に示され
る場合では4本の出力通信路に分配させるDEMUX(
デマルチプレクサ)、である。
交換要素をMUX143と、DEMUX147に分割し
、バッファ145の入力部にMUX143を、バッファ
の出力部にDEMUX147を配置することにより、ス
イッチが収容している全ての入力通信路、全ての出力通
信路が唯一のバッファを共有する方法が第7図に示され
る共通バッファ方式である。この方式に基づいたセルス
イッチを共通バッファ型セルスイッチと呼ぶ。共通バッ
ファ型セルスイッチは、前記論文で報告したように最も
バッファの利用効率が高く、通信網がユーザに提供する
サービス品質の一つとしてのセル廃棄率に要求される所
定の水準を満足するために必要なバッファ量が最も少な
くて済む。このため、セルスイッチのハード規模は最も
小さくなる。しかしながら、収容している全ての入出力
通信路が唯一の記憶領域をバッファとして利用するため
、特にスイッチを大規模化した時にバッファに要求され
る動作速度が大きくなるという欠点がある。
この動作速度は、現在得られるLSI技術を用い、LS
I内部での情報転送の並列度を大とすることにより得る
こともできるが、しかしこのように実装すると同じハー
ドウェアを用いて種々の規模のセルスイッチを構成する
ことが困難になり、それぞれの規模毎のLSIを実装せ
ざるをえなくなる、すなわち規模に対する柔軟性が低下
してしまう。
バッファを空間分割してバッファに要求される動作速度
を押えるアーキテクチャが入力バッファ方式と出力バッ
ファ方式である。交換要素139の前にスイッチ内部で
発生したブロッキングを回避するためのバッファ137
を入力通信路対応に配置したのが第5図の入力バッファ
方式である。
また、交換要素139の後ろにバッファ137を出力通
信路対応に設けるのが第6図の出力バッファ方式である
。入力バッファ方式や出力バッファ方式で構成されたセ
ルスイッチの場合、スイッチ内部のバッファに要求され
る動作速度は共通バッファ方式のそれに比して小さくな
っており、特に大規模なセルスイッチを構成する場合に
有利である。さらに交換要素を、例えば多段自己ルーテ
ィング網のように、2入力2出力の単位スイッチ141
を組合わせて構成した様な、セルスイッチングの並列化
を行った構成、すなわち空間分割型セルスイッチで実現
すると、交換要素の動作速度も必要以上に大とする必要
がなくなるので、さらに有利になる。しかしながら、従
来の入力バッファ方式あるいは出力バッファ方式による
セルスイッチではバッファを空間分割したため、バッフ
ァの利用効率が低くなり、あるセル廃棄率を満足するた
めに必要なバッファ量が多くなり、ハード量が増大する
という欠点がある。
さらに前述のように、共通バッファ型セルスイッチでは
収容する全ての入出力通信路に唯一のバッファを設ける
ため、種々の規模のセルスイッチを準備する時はそれぞ
れ規模のハードウェアを作製する必要がある。入力バッ
ファ方式や出力バッファ方式に基づいたセルスイッチの
場合は、交換要素を、マルチステージ自己ルーティング
網のごとく、例えば2入力2出力の単位スイッチ141
のような予め定められた基本スイッチ要素の規則的な組
合わせで構成する場合、該基本スイッチ要素を作製すれ
ば、該基本スイッチ要素の組合わせにより種々の規模の
セルスイッチを構成可能ではあるが、基本スイッチ要素
の規模、すなわちその入出力数によって構成できるセル
スイッチの規模が決まっている。すなわち、前記共通バ
ッファ方式セルスイッチ、また入力バッファ方式あるい
は出力バッファ方式に基づくセルスイッチの場合、セル
スイッチの規模の柔軟性に欠けるという欠点がある。
(発明が解決しようとする課題) 以上述べたように、従来の技術において大規模なセルス
イッチを構成しようとすると、共通バッファ型セルスイ
ッチではバッファに必要な動作速度が大となり、入力バ
ッファ方式や出力バッファ方式に基づくセルスイッチで
はバッファ量が多くなるという欠点がある。また、さら
にこれらのセルスイッチには規模の柔軟性に欠けるとい
う欠点もある。
本発明は以上の点に鑑みてなされたもので、その目的と
するところは、共通バッファ型セルスイッチの持つバッ
ファ利用効率の良さという利点と、入力バッファ方式や
出力バッフ7方式のセルスイッチの持つバッファの動作
速度の有利さという利点を共に゛持ち、さらに規模の柔
軟性にも富むセルスイッチを提供することにある。
[発明の構成] (課題を解決するための手段) 上記目的を達成するためになされた本発明の第1の発明
のセルスイッチは、各々複数l個の入力ボートを持つ複
数m個の共通バッファ型セルスイッチと、各々複数m個
の出力ポートを持つ1個以上更個以下の空間分割型セル
スイッチとを有し、前記各空間分割型セルスイッチのm
個の出力ポートの各々は、いずれかの共通バッファ型セ
ルスイッチのいずれかの入力ポートに、該冬空間分割型
スイッチの異なる出力ポートはそれぞれ異なる共通バッ
ファ型セルスイッチに属する入力ボートに接続されるよ
うに接続され、各共通バッファ型セルスイッチの入力ポ
ートには高々1個の空間分割型セルスイッチの出力ポー
トが接続されるように構成される。
第3の発明のセルスイッチは、各々複数更個の出力ポー
トを持つ複数m個の共通バッファ型セルスイッチと、各
々複数m個の入力ボートを持つ1個以上更個以下の空間
分割型セルスイッチとを有し、前記各空間分割型セルス
イッチのm個の入力ポートの各々は、いずれかの共通バ
ッファ型セルスイッチのいずれかの出力ポートに、該冬
空間分割型セルスイッチの異なる入力ポートはそれぞれ
異なる共通バッファ型セルスイッチに属する出力ポート
に接続されるように接続され、各共通バッファ型セルス
イッチの出力ポートには高々1個の空間分割型セルスイ
ッチの入力ポートが接続されるように構成される。
(作用) 第1および第2の発明によれば、ひとつの共通バッファ
型セルスイッチが空間分割型スイッチの複数の出力ポー
トからのセルを蓄積するために用いられ、また複数の出
力通信路に向かうセルを共通の出力バッファに一旦蓄積
するため、空間分割型セルスイッチの動作速度が入力通
信路の動作速度より大である場合、出力バッファ利用効
率を向上させることができる。
また、第3の発明によれば、複数の入力通信路から配送
されるセルをひとつの共通バッファ型セルスイッチに一
旦蓄積し、該共通バッファ型セルスイッチを通過するセ
ルのフローを複数個の空間分割型セルスイッチに入力す
るため、入力バッファ利用効率を向上させることができ
る。
さらに、第1、第2および第3の発明によれば、ひとつ
の共通バッファ型セルスイッチで同じ規模のスイッチを
構成する場合に比べ、バッファの動作速度を低く抑える
ことができる。
また、第1、第2および第3の発明によれば、セルスイ
ッチを構成する空間分割型セルスイッチの数を可変とす
ることにより、交換要素を多段自己ルーティング網で構
成した入力バッファ方式や出力バッファ方式のスイッチ
よりも柔軟にセルスイッチの規模を設定することができ
る。
(実施例) 以下、図面を参照して本発明の一実施例を説明する。
第1図は第1の発明の一実施例であるセルスイッチ1に
対する構成図である。同図において、3ないし9は空間
分割型セルスイッチ、11ないし25は共通バッファ型
セルスイッチ、27は入力通信路対応に設けられたバッ
ファ、29は空間分割型セルスイッチの交換要素を構成
する2入力2出力の単位スイッチ、31はMUX、33
は複数、第1図に示される場合では4本の出力通信路対
応に設けられたバッファ、35はDEMUXである。
セルスイッチ1は、8入力8出力の空間分割型セルスイ
ッチを4個と、4入力4出力の共通バッファ型セルスイ
ッチを8個使用し、32入力32出力の規模を有してい
る。
ひとつの空間分割型セルスイッチのそれぞれの出力は、
異なる共通バッファ型セルスイッチのひとつの入力に接
続されている。
次に同図にその構成を示した第1の発明の実施例のセル
スイッチ1の動作について詳細に説明する。
各々の入力通信路から配送されてきたセルは、一旦それ
ぞれの入力通信路対応に設けられたバッファ20に蓄積
される。
空間分割型セルスイッチ3ないし9の単位スイッチ29
は自分の入力ポートが接続されている単位スイッチもし
くはバッファ27がセルを保持していたなら、該セルを
受取り、互いに独立に該セルのもつ方路情報を解析し、
該セルの出力される方向を決定した後、該セルをその方
向に出力する。
ここで、空間分割型セルスイッチ3ないし9は、該空間
分割型セルスイッチの交換要素を構成する単位スイッチ
29において互いに独立にセルの持つ方路情報を解析し
、その解析結果により各単位スイッチがセルを互いに独
立にスイッチングすることにより全体として単位スイッ
チより大きな規模のセルスイッチを構成する、いわゆる
自己ルーティング機能として既知である機能を持つよう
に構成されている。
それぞれの共通バッファ型セルスイッチのMUX31は
、°自分の入力の接続されている単位スイッチがセルを
保持していたなら該セルを受取り、バッファ33に入力
する。各共通バッファ型セルスイッチのDEMUX35
は、もしバッファ33にセルが蓄積されているなら、該
蓄積されているセルの持つ方路情報を解析し、該セルを
所望の出力通信路へと出力する。
以上の動作によりセルのスイッチング動作が行なわれる
が、ここで、従来前記空間分割型セルスイッチの出力部
に個々の出力通信路対応に設けられていたバッファをま
とめるように共通バッファ型セルスイッチを複数の出力
通信路対応に設け、これらの複数の出力通信路にセルを
出力する為に必要なバッファとして該共通バッファ型セ
ルスイッチ内部のバッファを使用することで、バッファ
の利用率向上を得ることができる。さらに、複数個の共
通バッファ型セルスイッチを複数個の空間分割型セルス
イッチを介して接続し、ひとつの共通バッファ型セルス
イッチの規模より大きな規模のセルスイッチを構成して
いるため、同じ大きさ、すなわち同じ入出力チャンネル
数を有するセルスイッチを共通バッファ型セルスイッチ
で作製するよりもバッファに要求される動作速度を低下
させることも可能となる。また、セルスイッチを構成す
る空間分割型セルスイッチの数を1個以上、用いている
共通バッファ型セルスイッチの入力数以下、本実施例で
は4個以下とすることにより、該セルスイッチの入力数
を8.16.24.32と変化させることができ、柔軟
にスイッチ規模を設定し、あるいは必要に応じて調整す
ることができる。ここで、4入力4出力の共通バッファ
型セルスイッチを8個使用しているため、該セルスイッ
チの固有の出力数32は変化しないが、例えば32の出
力数のうち、入力数と同じ数の出力を選択してセルスイ
ッチの出力とすることにより実質的に入力数と同じ出力
数にすることも可能である。
第2図に示されるのは、1つの空間分割型セルスイッチ
37の出力に2つの共通バッファ型セルスイッチ39お
よび41を接続した構成を有する、第2の発明の実施例
のセルスイッチ43である。
第1図に示される実施例の場合と同等の要素には同一の
番号を付し説明は省略する。
空間分割型セルスイッチ37の8個の出力ポートの各々
は2つの共通バッファ型セルスイッチが提供する計8個
の入力ポートのいずれかに接続されている。
第2図に示すように構成すれば、用いる共通バッファ型
セルスイッチの数を第1図に示される実施例の場合より
も減らし、入力数の他の出力数も減少させることができ
る。ただし、この場合には規模拡大時に、第1図に示さ
れる構成とするためには空間分割型セルスイッチと共通
バッファ型セルスイッチの間の配線を変更する必要があ
る。
第3図は第3の発明の一実施例であるセルスイッチ45
の構成を示すブロック図である。同図において、47な
いし53は空間分割型セルスイッチ、55ないし69は
共通バッファ型セルスイッチ、71は出力通信路対応に
設けられたバッファ、73は空間分割型セルスイッチの
交換要素を構成する2入力2出力の単位スイッチ、75
はMUX、77は複数、第3図に示される場合では4本
の入力通信路対応に設けられたバッファ、79はDEM
UXである。
セルスイッチ45は8入力8出力の空間分割型セルスイ
ッチを4個と、4入力4出力の共通バッファ型セルスイ
ッチを8個使用し、32人ツノ32出力の規模を有して
いる。
ひとつの空間分割型セルスイッチのそれぞれの入力ボー
トは異なる共通バッファ型セルスイッチのひとつの出力
ポートに接続され、任意の入力通信路から入力されたセ
ルを任意の出力通信路へと転送することが可能である。
次にこのような構成を有するセルスイッチ45の動作に
ついて詳細に説明する。
各々の入力通信路から配送されたセルは、MUX75を
介して一旦複数4本の入力通信路対応に設けられたバッ
ファ77に蓄積される。DEMUX79は、バッファ7
7に蓄積されているセルの方路情報を解析し、該セルを
出力すべき空間分割型セルスイッチを選択し該DEMU
Xの出力部に保持しておく。
空間分割型セルスイッチ47ないし53の単位スイッチ
73は自分の入力ポートが接続されている単位スイッチ
もしくはDEMUXの出力部がセルを保持していたなら
、該セルを受取り、独立に該セルの持つ方路情報を解析
し、該セルの出力される方向を決定した後、該セルをそ
の方向に出力する。ここで、空間分割型セルスイッチ4
7ないし53は、前述の第1図に示される第1の発明の
実施例における空間分割型セルスイッチと同様、自己ル
ーティング機能を持つように構成されている。
ひとつの空間分割型セルスイッチのそれぞれの出力部に
は、出力通信路対応にバッファ71が設けられている。
該バッファは、セルを保持しているなら、該セルを対応
する出力通信路へと出ノjする。
上記第3の発明の実施例においても、従来前記空間分割
型セルスイッチの入力部に個々の入力通信路対応に設け
られていたバッファをまとめるように共通バッファ型セ
ルスイッチを設けることで、第1の発明の一実施例と同
様、バッファの利用率向上を得ることができ、また同じ
大きさのセルスイッチを共通バッファ型セルスイッチで
作製するよりもバツアに要求される動作速度を低下させ
ることも可能で、さらに用いる空間分割型セルスイッチ
の数を調節することにより柔軟にスイッチ規模を設定す
ることができる。
第4図に第1の発明と第3の発明を組合わせて得られる
セルスイッチ81の構成を示す。同図において、要素8
3ないし89は空間分割型セルスイッチ、91ないし1
05はそれぞれ複数4本の入力通信路対応に設けられた
共通バッファ型セルスイッチ、要素107ないし121
はそれぞれ複数4本の出力通信路対応に設けられた共通
バッファ型セルスイッチ、123は各空間分割型セルス
イッチの交換要素を構成する2入力2出力の単位スイッ
チ、125.127はMUX、129.131はそれぞ
れ複数4本の入力通信路対応もしくは出力通信路対応に
設けられたバッファ、133゜135はDEMUXであ
る。
空間分割型セルスイッチ83ないし89と入力側の共通
バッファ型セルスイッチ91ないし105との接続態様
は前記第3図に示される実施例の場合と同様であり、空
間分割型セルスイッチ83ないし89と出力側の共通バ
ッファ型セルスイッチ107ないし121との接続態様
は前記第1図に示される実施例の場合と同様である。
セルスイッチ81においては、第1図に示される前記第
1の発明の一実施例と同様、共通バッファ型セルスイッ
チを用いているのでバッファの利用率向上を得ることが
でき、また、複数の共通バッファ型セルスイッチを組み
合せて用いているので同じ大きさのセルスイッチを共通
バッファ型セルスイッチで作製するよりもバッファに要
求される動作速度を低下させることも可能である。また
、用いる空間分割型セルスイッチの数を前記第1の発明
の一実施例の場合と同じように調節することにより柔軟
にスイッチ規模を設定することができる。さらに、該セ
ルスイッチ81の場合、複数の空間分割型セルスイッチ
の入力部と出力部にそれぞれ複数8個の共通バッファ型
セルスイッチを設けたため、ある入力通信路からある出
力通信路へのセルスイッチ内部の経路が複数4個ある。
すなわち、該セルスイッチは冗長構成となっており、こ
のため、該セルスイッチ内部のハードウェアが一部故障
してもスイッチ全体は支障なく動作できる。
また、ATM通信網には、該通信網を用いて通信を行う
端末の性質により、例えば、画像データの通信のように
セルの網内遅延を予め定められた値以下に抑える、また
はコンピュータデータの通信のようにセルの網内廃棄率
を予め定められた値以下に抑えるといった、セルの伝送
品質を保証する機能が要求される。一般的には、端末が
通信を行うに先だって行う呼設定時に通信網内部の状態
を通信網自身が参照し、もしその呼を受は付けたなら現
在通信中の他の端末の伝送品質が保証できない時、その
呼を通信網が拒絶することによって伝送品質の保証が行
われる。ここで、セルの伝送品質は廃棄率や網内遅延と
いった保証すべきパラメータの値が予め定められた範囲
に収まるように呼の受は付け、拒絶が行われる。ところ
で、ATM通信網には音声端末、データ端末1圃像端末
といった種々の端末が接続され、これらの端末はその種
別により要求する伝送品質が異なる。よって、通信網が
、例えば廃棄率を保証する範囲として10〜2から10
−4という第1の範囲と、10−6以下という第2の範
囲といった様に、前記保証すべきパラメータの範囲とし
て2種類以上の範囲を持つことにより効率的な通信を行
うことができる。この保証すべきパラメータの範囲は、
伝送品質のクラスと呼ばれる。セルスイッチ81におい
ては、該セルスイッチ内部の経路が複数個あり、各経路
をそれぞれのクラスに割り当てると、セルスイッチ内部
でのトラフィックのクラス間の干渉がなくなるので、呼
の受は付け、拒絶を判断するアルゴリズムを簡単にする
ことができる。この際、セルスイッチ81の入力部、す
なわち入力通信路が接続されている共通バッファ型スイ
ッチのデマルチプレクサでは、各セルが持つ、該セルの
属するクラスを示す識別子によりセルのスイッチングが
行われる。また、セルスイッチの入力部の共通 。
バッファ型セルスイッチでは、あるクラスのトラフィッ
クが別のクラスのトラフィックを圧迫しないように、該
共通バッファ型セルスイッチに蓄積されるセル数をクラ
スごとに制限する制御を行っても良い。この制御は、例
えば該セルスイッチで扱うクラスごとにカウンタを設け
、セルが入力されるごとに該セルの属するクラスに対応
するカウンタをインクリメントし、セルが出ツノされる
ごとに該セルの属するクラスに対応するカウンタをデク
リメントし、セルが入力される際、該セルの属するクラ
スに対応するカウンタの値を参照し、該カウンタが予め
定められたスレシホールド値を越えていたなら該セルを
廃棄することによって簡単に実現可能である。
なお、第1図ないし第4図に示したセルスイッチでは、
空間分割型セルスイッチのセル転送能力がセル転送時に
ブロッキングが無い時に入出力通信路上の通信速度より
大きいことを仮定しており、このため出力部にバッファ
が設けられている。ここで、入力部のバッファから出力
部のバッファにセルを転送する際、もし該セルの向かう
出力部のバッファが新たにセルを受入れられない、すな
わちフルである場合に、該セルを転送せずに入力部のバ
ッファに蓄積しておくことにしても良い。さらに、もし
、空間分割型セルスイッチのセル転送能力がセル転送時
にブロッキングが無い時入出力通信路上の通信速度と等
しい場合は、出力部のバッファは必要ない。
また、本発明における空間分割型セルスイッチとしては
、第1図ないし第4図に示した構成に限られるものでは
ない。例えばクロスバスイッチ、バッチャバンヤン網、
デルタ網、バッファ付きデルタ網、マルチパスデルタ網
などとして既知である各種の空間分割型スイッチを使用
可能である。
さらに、本発明における空間分割型セルスイッチにおい
て、方路情報による優先制御、すなわち、単なるF I
 F O(First In First 0ut)法
ではなく、入力部に設けられたバッファの先頭のセルが
ブロッキングを起こした場合、入力部のバッファに蓄積
されているセルのうち、ブロッキングを起こさないセル
を選択して出力する操作、を行っても良い。この場合、
それぞれの空間分割型セルスイッチにおいて、該セルス
イッチ全体で方路情報による優先制御を行ってもよい。
また、該空間分割型セルスイッチが、バッファ付きデル
タ網などの入力部にバッファを持つ2入力2出力の単位
スイッチを用いて構成されたものであるなら、該単位ス
イッチごとに方路情報による優先制御を行っても良い。
また、第2図に示されるのは、空間分割型セルスイッチ
の出力側に共通バッファ型セルスイッチを配し、両者を
接続し、出力バッファ量の減少を図ったものであるが、
空間分割型セルスイッチの入力側に共通バッファ型セル
スイッチを配し、両者を接続し、入力バッファ量の減少
を図ることも可能である。さらに空間分割型セルスイッ
チの入力側と出力側とに共通バッファ型セルスイッチを
配し、互いの間を接続することも可能であることは言う
までもない。
[発明の効果] 以上説明したように、本出願の第1、第2および第3の
発明のセルスイッチにあっては、空間分割型セルスイッ
チの入力部および/または出力部に共通バッファ型セル
スイッチを設けたため、バッファの利用率向上を得るこ
とができ、さらに同じ大きさのセルスイッチを共通バッ
ファ型セルスイッチで作製するよりもバッファに要求さ
れる動作速度を低下させることも可能で、また柔軟にス
イッチ規模を設定することができる。
【図面の簡単な説明】
第1図は第1の発明の実施例のセルスイッチに対する構
成図、第2図は第2の発明の実施例のセルスイッチに対
する構成図、第3図は第2の発明の実施例のセルスイッ
チに対する構成図、第4図は第1の発明と第2の発明と
を組み合わせた実施例のセルスイッチに対する構成図、
第5図ないし第7図はいずれも従来技術におけるセルス
イッチの構成を示す図である。 1.43,45.81・・・セルスイッチ3、 5. 
7. 9. 37.47.49. 51. 53.8B
、85.87,89,139・・・空間分割型セルスイ
ッチ 11.13.15,17,19,21,23゜25.3
9.41.55.57.59.61゜63.65.67
.69.91.93.95゜97.99,101,10
3,105,107゜109.111,113,115
,117,119.121・・・共通バッファ型セルス
イッチ27・・・入力バッファ 29.73,123,141・・・単位スイッチ31.
75,125,127,1.43・・・マルチプレクサ
(MUX) 33.77.129,131,145・・・共通バッフ
ァ 35.79,133,135,147・・・デマルチプ
レクサ(DEMUX) 71・・・出力バッファ

Claims (2)

    【特許請求の範囲】
  1. (1)各々複数l個の入力ポートを持つ複数m個の共通
    バッファ型セルスイッチと、 各々複数m個の出力ポートを持つ1個以上l個以下の空
    間分割型セルスイッチとを有し、 前記各空間分割型セルスイッチのm個の出力ポートの各
    々は、いずれかの共通バッファ型セルスイッチのいずれ
    かの入力ポートに、該各空間分割型セルスイッチの異な
    る出力ポートはそれぞれ異なる共通バッファ型セルスイ
    ッチに属する入力ポートに接続されるように接続され、
    各共通バッファ型セルスイッチの入力ポートには高々1
    個の空間分割型セルスイッチの出力ポートが接続される
    ように構成されたことを特徴とするセルスイッチ。
  2. (2)各々複数l個の出力ポートを持つ複数m個の共通
    バッファ型セルスイッチと、 各々複数m個の入力ポートを持つ1個以上l個以下の空
    間分割型セルスイッチとを有し、 前記各空間分割型セルスイッチのm個の入力ポートの各
    々は、いずれかの共通バッファ型セルスイッチのいずれ
    かの出力ポートに、該各空間分割型セルスイッチの異な
    る入力ポートはそれぞれ異なる共通バッファ型セルスイ
    ッチの出力ポートに接続されるように接続され、各共通
    バッファ型セルスイッチに属する2つの出力ポートには
    高々1個の空間分割型セルスイッチの入力ポートが接続
    されるように構成されたことを特徴とするセルスイッチ
JP12284789A 1989-05-18 1989-05-18 セルスイッチ Expired - Lifetime JP2695916B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12284789A JP2695916B2 (ja) 1989-05-18 1989-05-18 セルスイッチ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12284789A JP2695916B2 (ja) 1989-05-18 1989-05-18 セルスイッチ

Publications (2)

Publication Number Publication Date
JPH02303245A true JPH02303245A (ja) 1990-12-17
JP2695916B2 JP2695916B2 (ja) 1998-01-14

Family

ID=14846112

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12284789A Expired - Lifetime JP2695916B2 (ja) 1989-05-18 1989-05-18 セルスイッチ

Country Status (1)

Country Link
JP (1) JP2695916B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0429444A (ja) * 1990-05-23 1992-01-31 Matsushita Electric Ind Co Ltd パケット交換機
US5619495A (en) * 1994-09-02 1997-04-08 Mitsubishi Denki Kabushiki Kaisha Cell switching apparatus and a cell switching system

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0429444A (ja) * 1990-05-23 1992-01-31 Matsushita Electric Ind Co Ltd パケット交換機
US5619495A (en) * 1994-09-02 1997-04-08 Mitsubishi Denki Kabushiki Kaisha Cell switching apparatus and a cell switching system

Also Published As

Publication number Publication date
JP2695916B2 (ja) 1998-01-14

Similar Documents

Publication Publication Date Title
US6160814A (en) Distributed shared-memory packet switch
Kabacinski Nonblocking electronic and photonic switching fabrics
Keslassy et al. Scaling internet routers using optics
US6696917B1 (en) Folded Clos architecture switching
CA2590686C (en) Compact load balanced switching structures for packet based communication networks
CA2528636C (en) Scalable router-switch
KR100211123B1 (ko) 고속 패킷 스위칭을 위한 다단 상호 연결 망
US7230952B2 (en) Self-configuring distributed switch
US7397808B2 (en) Parallel switching architecture for multiple input/output
US20040114539A1 (en) Expandable universal network
EP0593609A1 (en) High speed switching architecture
JPH09507996A (ja) 大容量モジュールatmスイッチ
WO2000076256A1 (en) Photonic switch using time-slot interchange
JPH02303245A (ja) セルスイッチ
US6700896B1 (en) High-capacity WDM data network
JP3079068B2 (ja) Atmスイッチ
Keslassy et al. Scaling internet routers using optics (extended version)
Lee et al. A practical approach for statistical matching of output queueing
Kang et al. Switch expansion architecture using local switching network
Al-Junaidi The buffered fat tree switch for ATM networks
Alnuweiri et al. The buffered fat-tree ATM switch
Lee et al. An efficient buffered crossbar switching architecture with multiple multicast virtual output queues for mixed uni-and multicast traffic
Hu et al. Making multicast parallel packet switch practical
Hu et al. Achieving high performance to support multicast traffic in a parallel packet switch with space division multiplexing expansion
Al-Mouhamed et al. A parallel-tree switch architecture for ATM networks

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070912

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080912

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080912

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090912

Year of fee payment: 12

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090912

Year of fee payment: 12