JPH1155156A - Antenna switch semiconductor integrated circuit - Google Patents

Antenna switch semiconductor integrated circuit

Info

Publication number
JPH1155156A
JPH1155156A JP9222967A JP22296797A JPH1155156A JP H1155156 A JPH1155156 A JP H1155156A JP 9222967 A JP9222967 A JP 9222967A JP 22296797 A JP22296797 A JP 22296797A JP H1155156 A JPH1155156 A JP H1155156A
Authority
JP
Japan
Prior art keywords
circuit
antenna
gallium arsenide
switch
internal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9222967A
Other languages
Japanese (ja)
Other versions
JP3801741B2 (en
Inventor
Masaru Takahashi
勝 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
New Japan Radio Co Ltd
Original Assignee
New Japan Radio Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by New Japan Radio Co Ltd filed Critical New Japan Radio Co Ltd
Priority to JP22296797A priority Critical patent/JP3801741B2/en
Publication of JPH1155156A publication Critical patent/JPH1155156A/en
Application granted granted Critical
Publication of JP3801741B2 publication Critical patent/JP3801741B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To reduce as much as possible terminals which are exposed to the outside, to enable further miniaturization, in comparison with a conventional circuit and to prevent the occurrence of interference between an unused antenna and an antenna under use. SOLUTION: Corresponding to the setting of logic signals to 1st-3rd control input terminals 45-47, 1st-8th switches 5-12 using GaAs FETs are made conductive/non-conductive by a driver circuit 41, according to an output signal decoded by a decoder circuit 40. Especially while an internal reception antenna 32 is set in the unused state, it is grounded via the 7th switch 11, 7th capacitor 27 and 1st terminal resistor 35. When an internal transmission/reception antenna 3 is in the unused state, it is grounded via the 8th switch 12, 8th capacitor 28 and 2nd terminal resistor 36. As a result, the interference with the antenna under using is avoided.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、携帯電話機や移動
体無線通信機等の通信機器のアンテナと送受信回路との
切り換え行ういわゆるアンテナスッチに係り、特に、半
導体集積回路を用いてなるものにおいて、小型化及び信
頼性の向上を図ったものに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a so-called antenna switch for switching between an antenna and a transmission / reception circuit of a communication device such as a portable telephone or a mobile radio communication device, and more particularly to a device using a semiconductor integrated circuit. The present invention relates to a device that is reduced in size and improved in reliability.

【0002】[0002]

【従来の技術】従来のアンテナスイッチ半導体集積回路
としては、例えば、図5に示されたような構成を有して
なるものがある。以下、この従来のアンテナスイッチ半
導体集積回路の構成、動作について同図を参照しつつ説
明すれば、まず、このアンテナスイッチ半導体集積回路
は、GaAs半導体チップ2上に形成されたスイッチ群
4Aからなるもので、このGaAs半導体チップ2は、
ICパッケージ1に収納されたものとなっている。
2. Description of the Related Art As a conventional antenna switch semiconductor integrated circuit, there is one having a configuration as shown in FIG. 5, for example. Hereinafter, the configuration and operation of this conventional antenna switch semiconductor integrated circuit will be described with reference to the same drawing. First, this antenna switch semiconductor integrated circuit includes a switch group 4A formed on a GaAs semiconductor chip 2. Then, this GaAs semiconductor chip 2
It is housed in the IC package 1.

【0003】スイッチ群4Aは、第1乃至第6のスイッ
チ5〜10からなり、後述するようにこのアンテナスイ
ッチ半導体集積回路の外部と接続されるようになってい
る。すなわち、第1のスイッチ5の一端は、外部で直流
阻止用の第1のコンデンサ21を介して、例えば、図示
されない移動体無線通信機の筺体に設けられた外部受信
アンテナ端子30に接続されるようになっている。この
外部受信アンテナ端子30には、所望により図示されな
い受信用のアンテナが接続されるようになっており、ア
ンテナスイッチ半導体集積回路を介して図示されない受
信部と接続可能となっている。
The switch group 4A includes first to sixth switches 5 to 10, and is connected to the outside of the antenna switch semiconductor integrated circuit as described later. That is, one end of the first switch 5 is externally connected to, for example, an external receiving antenna terminal 30 provided in a casing of a mobile wireless communication device (not shown) via a first capacitor 21 for blocking direct current. It has become. A reception antenna (not shown) is connected to the external reception antenna terminal 30 as desired, and can be connected to a reception unit (not shown) via an antenna switch semiconductor integrated circuit.

【0004】また、第2のスイッチ6の一端は、外部で
直流阻止用の第2のコンデンサ22を介して、このアン
テナスイッチ半導体集積回路が用いられる例えば移動体
無線通信機に設けられた内部受信アンテナ32と接続さ
れるようになっている。第3のスイッチ7及び第5のス
イッチ9のそれぞれの一端は共に、外部で直流阻止用の
第3のコンデンサ23を介して例えば、図示されない移
動体無線通信機の筺体に設けられた外部受信アンテナ端
子30と接続されるようになっている。第4のスイッチ
8は、外部で直流阻止用の第4のコンデンサ24を介し
て、図示されない受信部へ接続されるようになってお
り、この受信部は、第1乃至第6のスイッチ5〜10の
後述するような動作に応じて、先の内部受信アンテナ3
2、内部送受信アンテナ33、先の外部受信アンテナ端
子30に取着される外部受信アンテナ(図示せず)、先
の外部送受信アンテナ端子31に取着される外部送受信
アンテナ(図示せず)の何れかに選択的に接続されるよ
うになっている。
[0004] One end of the second switch 6 is externally connected via a second capacitor 22 for blocking direct current to an internal receiver provided in, for example, a mobile radio communication device using the antenna switch semiconductor integrated circuit. The antenna 32 is connected to the antenna 32. One end of each of the third switch 7 and the fifth switch 9 is externally provided via a third capacitor 23 for blocking direct current, for example, an external receiving antenna provided in a housing of a mobile wireless communication device (not shown). The terminal 30 is connected to the terminal 30. The fourth switch 8 is externally connected to a receiving unit (not shown) via a fourth capacitor 24 for blocking direct current. The receiving unit includes first to sixth switches 5 to 5. 10, the internal receiving antenna 3
2. Any of the internal transmitting / receiving antenna 33, the external receiving antenna (not shown) attached to the external receiving antenna terminal 30, and the external transmitting / receiving antenna (not shown) attached to the external transmitting / receiving antenna terminal 31 Crabs are selectively connected.

【0005】第6のスイッチ10及び第3のスイッチ7
の一端は共に、外部で直流阻止用の第5のコンデンサ2
5を介して図示されない送信部へ接続されるようになっ
ており、この送信部は、第1乃至第6のスイッチ5〜1
0の後述するような動作に応じて、先の外部受信アンテ
ナ端子30に取着された車載送受信用アンテナ(図示せ
ず)か、または、次述する内部送受信アンテナ33の何
れかに選択的に接続されるようになっている。
[0005] Sixth switch 10 and third switch 7
Is connected to an external fifth capacitor 2 for DC blocking.
5, and is connected to a transmitting unit (not shown). The transmitting unit is connected to first to sixth switches 5 to 1
0 according to an operation described later, which is selectively performed on either the on-vehicle transmitting / receiving antenna (not shown) attached to the external receiving antenna terminal 30 or the internal transmitting / receiving antenna 33 described below. It is to be connected.

【0006】第4のスイッチ8及び第6のスイッチ10
の一端は共に、外部で直流阻止用の第6のコンデンサ2
6を介して、このアンテナスイッチ半導体集積回路が用
いられる例えば移動体無線通信機に設けられた内部送受
信アンテナ33と接続されるようになっている。
[0006] Fourth switch 8 and sixth switch 10
Are connected externally to a sixth capacitor 2 for blocking direct current.
6, the antenna switch semiconductor integrated circuit is connected to an internal transmission / reception antenna 33 provided in, for example, a mobile radio communication device.

【0007】これら第1乃至第6のスイッチ5〜10
は、何れもその構成は基本的に同一の半導体スイッチか
らなるもので、具体的には、例えば、図6にその基本構
成図が示されたようなものから構成されたものが用いら
れている。ここで、同図を参照しつつ、その構成、動作
について概括的に説明すれば、この半導体スイッチは、
ガリウム砒素電界効果トランジスタ(以下「GaAs
FET」と言う)60を中心としてなるもので、このG
aAs FET60のいわゆるオン・オフ動作をスイッ
チの機能として用いるようにしてあるものである。
The first to sixth switches 5 to 10
Are basically composed of the same semiconductor switch, and more specifically, for example, those composed of those shown in the basic configuration diagram in FIG. 6 are used. . Here, the configuration and operation of the semiconductor switch will be generally described with reference to FIG.
Gallium arsenide field effect transistor (hereinafter "GaAs
FET)), and this G is
The on / off operation of the aAs FET 60 is used as a switch function.

【0008】すなわち、GaAs FET60は、その
ゲートに、ドレイン及びソースに印加された所定電圧V
1と同電位あるいは高い電圧V2が印加されると、いわゆ
るオン状態となり、端子61a,61b間が交流レベル
で導通されたと等価な状態となる一方、ゲート電圧が先
の所定電圧V1より下回る、例えば、零電位となると、
GaAs FET60は、いわゆるオフ状態となり、端
子61a,61b間は開放されたと等価な状態となるよ
うになっている。このように、第1乃至第6のスイッチ
5〜10は、そのオン・オフの制御がゲート電位によっ
て行われるようになっており、図5に示されたアンテナ
スイッチ半導体集積回路においては、そのための制御信
号が入力される第1乃至第4の制御入力端子45〜48
が設けられている。
That is, the GaAs FET 60 has, at its gate, a predetermined voltage V applied to its drain and source.
When the same potential or a high voltage V2 as 1 is applied, a so-called ON state is established, which is a state equivalent to conduction between the terminals 61a and 61b at an AC level, while the gate voltage is lower than the predetermined voltage V1, for example. , At zero potential,
The GaAs FET 60 is in a so-called off state, and is in a state equivalent to an open state between the terminals 61a and 61b. As described above, the on / off control of the first to sixth switches 5 to 10 is performed by the gate potential, and in the antenna switch semiconductor integrated circuit shown in FIG. First to fourth control input terminals 45 to 48 to which control signals are input
Is provided.

【0009】かかる構成を有するアンテナスイッチ半導
体集積回路において、第1乃至第4の制御入力端子45
〜48に入力される制御信号に対する各スイッチ5〜1
0とアンテナとの接続状態を説明する説明図が図7に示
されており、同図を参照しつつ代表的な動作例について
説明することとする。なお、図7において「スイッチ導
通経路」の欄において、表記された数字は、導通状態と
なる外部接続端子同士を意味し、例えば、5−3は、第
5の外部接続端子19と第3の外部接続端子23とを導
通状態とする場合を意味するものとする。また、同図に
おいて「H」は論理値Highを、「L」は論理値Lo
wを、それぞれ意味するものとする。
In the antenna switch semiconductor integrated circuit having such a configuration, the first to fourth control input terminals 45 are provided.
Switches 5-1 for control signals input to
FIG. 7 is an explanatory diagram for explaining a connection state between the antenna 0 and the antenna, and a typical operation example will be described with reference to FIG. In FIG. 7, in the column of “switch conduction path”, the numbers written indicate the external connection terminals that are in a conductive state, for example, 5-3 indicates the fifth external connection terminal 19 and the third external connection terminal. This means that the external connection terminal 23 is brought into a conductive state. In the same figure, “H” indicates a logical value High, and “L” indicates a logical value Lo.
Let w denote each.

【0010】また、同図において「制御入力端子」の欄
に記載された「1」、「2」、「3」、「4」の数字
は、それぞれ第1の制御入力端子45、第2の制御入力
端子46、第3の制御入力端子47、第4の制御入力端
子48を意味し、その下の各行に記載された「H」、
「L」は、これらの第1乃至第4の制御入力端子45〜
46に設定されるべき論理値であり、それぞれ論理値H
igh、論理値Lowを意味するものである。
In the figure, the numbers "1", "2", "3", and "4" in the column of "control input terminal" indicate the first control input terminal 45 and the second control input terminal 45, respectively. The control input terminal 46, the third control input terminal 47, and the fourth control input terminal 48 mean “H” described in each row below,
"L" indicates the first to fourth control input terminals 45 to 45.
46 is a logical value to be set to 46, and a logical value H
high, which means logical value Low.

【0011】さらに、第1の制御入力端子45は、第3
及び第4のスイッチ7,8を同時に同じ動作状態に制御
するためのものであり、第2の制御入力端子46は、第
5及び第6のスイッチ9,10を同時に同じ動作状態に
制御するためのものであり、第3の制御入力端子47
は、第1のスイッチ5の動作を制御するものであり、第
4の制御入力端子48は、第2のスイッチ6の動作を制
御するものであるとする。そして、これらの第1乃至第
4の制御入力端子45〜48へ論理値Highが印加さ
れた場合には、対応するスイッチがオンとなり、論理値
Lowが印加された場合には、対応するスイッチがオフ
となるものとする。
Further, the first control input terminal 45 is connected to the third control input terminal 45.
The second control input terminal 46 controls the fifth and sixth switches 9 and 10 simultaneously to the same operation state. And the third control input terminal 47
Controls the operation of the first switch 5, and the fourth control input terminal 48 controls the operation of the second switch 6. When the logical value High is applied to the first to fourth control input terminals 45 to 48, the corresponding switch is turned on. When the logical value Low is applied, the corresponding switch is turned on. It shall be off.

【0012】かかる前提の下で、例えば、内部送受信ア
ンテナ33を用いて送信を行う場合、換言すれば、図7
においては、第5の外部接続端子19と第6の外部接続
端子20とを導通状態とする場合には、第1の制御入力
端子45には、論理値Lowを、第2の制御入力端子4
6には、論理値Highを、それぞれ印加する必要があ
り、第3及び第4の制御入力端子47,48は、送信部
とアンテナとの接続には直接影響しないため、論理値H
ighまたはLowの何れかに設定されればよい。この
ような各制御入力端子45〜48への信号設定により、
第6のスイッチ10がオン状態となるため、図示されな
い送信部はこの第6のスイッチ10を介して内部送受信
アンテナ33に接続されることとなる。
Under this assumption, for example, when transmission is performed using the internal transmission / reception antenna 33, in other words, in FIG.
In the case where the fifth external connection terminal 19 and the sixth external connection terminal 20 are brought into a conductive state, the first control input terminal 45 is provided with a logical value Low and the second control input terminal 4
6, it is necessary to apply a logical value High, and the third and fourth control input terminals 47 and 48 do not directly affect the connection between the transmitting unit and the antenna.
It may be set to either high or Low. By setting the signals to the respective control input terminals 45 to 48,
Since the sixth switch 10 is turned on, a transmitting unit (not shown) is connected to the internal transmission / reception antenna 33 via the sixth switch 10.

【0013】また、内部送受信アンテナ33によって受
信を行う場合、換言すれば、図7においては、第4の外
部接続端子18と第6の外部接続端子20とを導通状態
とする場合には、第1の制御入力端子45を論理値Hi
ghと、第2乃至第4の制御入力端子46〜48は、論
理値Lowと、それぞれ設定される必要があり、このよ
うな設定により、第4のスイッチ8が導通状態となるた
め、図示されない受信部は、内部送受信アンテナ33に
接続されることとなる。
In the case where reception is performed by the internal transmission / reception antenna 33, in other words, in FIG. 7, when the fourth external connection terminal 18 and the sixth external connection terminal 20 are made conductive, 1 control input terminal 45 to logical value Hi.
gh and the second to fourth control input terminals 46 to 48 need to be set to a logical value Low, respectively. Since such setting causes the fourth switch 8 to be in a conductive state, it is not shown. The receiving unit is connected to the internal transmitting / receiving antenna 33.

【0014】さらに、内部受信アンテナ32によって受
信を行う場合、換言すれば、図7においては、第4の外
部接続端子18と第2の外部接続端子16とを導通状態
とする場合には、第4の制御入力端子48が論理値Hi
ghと、第1乃至第3の制御入力端子45〜47が論理
値Lowと、それぞれ設定される必要があり、このよう
な設定により、第2のスイッチ6が導通状態となるた
め、図示されない受信部は、内部受信アンテナ32に接
続されることとなる。
Further, when the reception is performed by the internal receiving antenna 32, in other words, in FIG. 7, when the fourth external connection terminal 18 and the second external connection terminal 16 are brought into a conductive state, 4 has a logical value Hi.
gh and the first to third control input terminals 45 to 47 need to be set to the logical value Low, respectively. With such a setting, the second switch 6 becomes conductive, so that a reception signal not shown The unit will be connected to the internal receiving antenna 32.

【0015】このように、アンテナスイッチ半導体集積
回路は、第1乃至第4の制御入力端子45〜48への信
号入力に応じて、第1乃至第6のスイッチ5〜10が動
作し、それによって、送信部または受信部を所望のアン
テナへ接続できるようになっている。
As described above, in the antenna switch semiconductor integrated circuit, the first to sixth switches 5 to 10 operate according to the signal input to the first to fourth control input terminals 45 to 48, whereby , A transmitting unit or a receiving unit can be connected to a desired antenna.

【0016】[0016]

【発明が解決しようとする課題】しかしながら、上述し
た従来のアンテナスイッチ半導体集積回路には、次のよ
うな問題がある。まず、上述のように各スイッチ5〜1
0の動作制御のために、4つの制御入力端子が必要であ
るが、パッケージのさらなる小型化の要請が生じている
現状においては、このような端子は一つでも少なくした
いという要求があり、制御のためだけに4つもの制御入
力端子を必要とすることは、小型化を阻む大きな要因の
一つとなるだけでなく、アンテナスイッチ半導体集積回
路と外部回路との間に4つの配線を設ける必要があるこ
とを意味し、このアンテナスイッチ半導体集積回路が用
いられる装置、例えば、移動体無線通信機や携帯電話機
の配線を増やすことになり、ひいてはこれらの小型化を
も阻むこととなるという問題がある。
However, the above-described conventional antenna switch semiconductor integrated circuit has the following problems. First, as described above, each of the switches 5-1
Although four control input terminals are required for the operation control of 0, there is a demand that even one such terminal be reduced in the present situation where further miniaturization of the package is required. The need for as many as four control input terminals is one of the major factors that hinder miniaturization, and it is necessary to provide four wirings between the antenna switch semiconductor integrated circuit and the external circuit. This means that there is a problem that the number of wirings of a device in which the antenna switch semiconductor integrated circuit is used, for example, a mobile radio communication device or a mobile phone is increased, and that miniaturization of these devices is also prevented. .

【0017】なお、制御入力端子の数を減らす方策とし
ては、例えば、第1乃至第4の制御入力端子45〜48
に所定の信号を印加することで第1乃至第6のスイッチ
5〜10の動作を直接制御する代わりに、デコーダ回路
をGaAsからなる半導体チップ2上へ設けるように
し、外部へ出る制御端子の数を最小限とすることが考え
られるが、GaAs材は、高価であるために、同一チッ
プ上にデコーダ回路を設けると、チップ面積が増えるた
め、価格の上昇を招くこととなり、必ずしも得策ではな
い。
As a measure for reducing the number of control input terminals, for example, first to fourth control input terminals 45 to 48 are used.
Instead of directly controlling the operations of the first to sixth switches 5 to 10 by applying a predetermined signal to the semiconductor device, a decoder circuit is provided on the semiconductor chip 2 made of GaAs, and the number of control terminals going out is set. However, since the GaAs material is expensive, providing a decoder circuit on the same chip increases the chip area, which leads to an increase in price, which is not always a good idea.

【0018】また、図5に示された従来回路では、動作
状態によっては、特定のアンテナがアースから電気的に
浮いた状態となり、そのため、動作中のアンテナに対し
て影響を与えるという問題がある。すなわち、例えば、
内部送受信アンテナ33で送信を行う場合、すなわち、
先の図7において言えば、スイッチ導通経路の2番目の
状態(第5の外部接続端子19と第6の外部接続端子2
0との導通状態)であって、かつ、第4の制御入力端子
48が論理値Lowに設定された状態にある場合、第2
のスイッチ6が非導通状態となるため、内部受信アンテ
ナ32が電気的に浮いた状態となる。そのため、この場
合、動作状態にある内部送受信アンテナ33からの送信
波を拾ってしまい、内部送受信アンテナ33の効率を低
下させるだけでなく、拾った電波を再放射して周辺の電
子機器に障害を与えることがあるという問題がある。
Further, in the conventional circuit shown in FIG. 5, depending on the operation state, a specific antenna is electrically floated from the ground, and thus there is a problem that the antenna in operation is affected. . That is, for example,
When transmitting with the internal transmitting / receiving antenna 33,
7, the second state of the switch conduction path (the fifth external connection terminal 19 and the sixth external connection terminal 2
0) and the fourth control input terminal 48 is in a state where the logical value is set to Low, the second
Is turned off, the internal receiving antenna 32 is in an electrically floating state. Therefore, in this case, a transmission wave from the internal transmitting / receiving antenna 33 in the operating state is picked up, and not only does the efficiency of the internal transmitting / receiving antenna 33 decrease, but also the picked-up radio wave is re-emitted to cause a trouble to the surrounding electronic devices. There is a problem that may give.

【0019】また、内部送受信アンテナ33で受信を行
う場合、すなわち、先の図7において言えば、スイッチ
導通経路の4番目の状態(第4の外部接続端子18と第
6の外部接続端子20との導通状態)においても、第2
のスイッチ6が非導通状態となるため、内部受信アンテ
ナ32が電気的に浮いた状態となり、上述した場合と同
様に、内部送受信アンテナ33とのいわば相互作用を生
じ、内部送受信アンテナ33の受信アンテナとしての効
率低下を招くことがあるという問題がある。さらに、内
部受信アンテナ32で受信を行う場合、すなわち、先の
図7において言えば、スイッチ導通経路の5番目の状態
(第4の外部接続端子18と第2の外部接続端子16と
の導通状態)においては、第4及び第6のスイッチ8,
10が非導通状態となるため、内部送受信アンテナ33
が電気的に浮いた状態となり、上述したと同様にいわゆ
る相互作用を引き起こして、内部受信アンテナ32の効
率低下を招くことがあるという問題がある。
In the case where reception is performed by the internal transmitting / receiving antenna 33, that is, in FIG. 7, the fourth state of the switch conduction path (the fourth external connection terminal 18 and the sixth external connection terminal 20 In the conductive state), the second
Since the switch 6 is turned off, the internal receiving antenna 32 is in an electrically floating state, and interacts with the internal transmitting / receiving antenna 33 in a manner similar to the above case, and the receiving antenna of the internal transmitting / receiving antenna 33 However, there is a problem that the efficiency may be lowered. Further, in the case where reception is performed by the internal receiving antenna 32, that is, in the case of FIG. 7, the fifth state of the switch conduction path (the conduction state between the fourth external connection terminal 18 and the second external connection terminal 16). )), The fourth and sixth switches 8,
10 becomes non-conductive, the internal transmitting / receiving antenna 33
Is in an electrically floating state, causing a so-called interaction in the same manner as described above, which causes a problem that the efficiency of the internal receiving antenna 32 may be reduced.

【0020】またさらには、1ワット以上の送信電力を
GaAs FETによって、完全に遮断または通過させ
るためには、先の図6の回路で示された電圧V1,V2と
して、5v以上が必要とされるが、近年携帯電子機器に
おいて広く使用されてきているリチウム電池では、4v
以上の電圧供給は不可能である。そのため、例えば、5
v以上の電圧を供給することが可能な電池を使用する場
合には、リチウム電池と比較して、小型、軽量という利
点を享受することができなくなるという問題が生ずる。
また、例えば、リチウム電池の使用を可能とする方策と
して、リチウム電池の電圧を昇圧する昇圧回路を、アン
テナスイッチ半導体集積回路が用いられる携帯通信機器
内に別個に設けることが考えられるが、このような携帯
通信機器のより小型化の要請が強い近年の現状において
は、そのような方策では、市場要求を満たすものを提供
することができないという問題がある。
Further, in order to completely block or pass the transmission power of 1 Watt or more by the GaAs FET, 5 V or more is required as the voltages V1 and V2 shown in the circuit of FIG. However, lithium batteries, which have been widely used in portable electronic devices in recent years,
The above voltage supply is impossible. Therefore, for example, 5
When a battery capable of supplying a voltage of v or more is used, there arises a problem that advantages of small size and light weight cannot be enjoyed as compared with a lithium battery.
Further, for example, as a measure for enabling the use of a lithium battery, it is conceivable to separately provide a booster circuit for boosting the voltage of the lithium battery in a portable communication device using the antenna switch semiconductor integrated circuit. In recent years, where there is a strong demand for more compact mobile communication devices, there is a problem that such measures cannot provide products that satisfy market requirements.

【0021】本発明は、上記実状に鑑みてなされたもの
で、外部へ出る端子が極力少なく、従来に比してより小
型化の可能なガリウム砒素電界効果トランジスタを用い
てなるアンテナスイッチ半導体集積回路を提供するもの
である。本発明の他の目的は、ガリウム砒素電界効果ト
ランジスタが形成されるチップ面積を増やすことなく、
外部へ出る端子が極力少なくできるアンテナスイッチ半
導体集積回路を提供することにある。本発明の他の目的
は、使用されていないアンテナと使用中のアンテナとの
干渉が生ずることがなく、動作の安定性、信頼性の高い
アンテナスイッチ半導体集積回路を提供することにあ
る。本発明の他の目的は、小型化を図りつつ、リチウム
電池での使用が可能なガリウム砒素電界効果トランジス
タを用いてなるアンテナスイッチ半導体集積回路を提供
することにある。
The present invention has been made in view of the above situation, and has an antenna switch semiconductor integrated circuit using a gallium arsenide field effect transistor which has as few terminals as possible to the outside and which can be made smaller than conventional ones. Is provided. Another object of the present invention is to increase the chip area on which gallium arsenide field effect transistors are formed,
An object of the present invention is to provide an antenna switch semiconductor integrated circuit in which the number of external terminals can be reduced as much as possible. It is another object of the present invention to provide an antenna switch semiconductor integrated circuit having high operation stability and high reliability without causing interference between an unused antenna and a used antenna. It is another object of the present invention to provide an antenna switch semiconductor integrated circuit using a gallium arsenide field effect transistor that can be used in a lithium battery while reducing the size.

【0022】[0022]

【課題を解決するための手段】請求項1記載のアンテナ
スイッチ半導体集積回路は、複数のガリウム砒素電界効
果トランジスタが、その導通、非導通を外部からの制御
信号に応じて制御され、外部接続端子を介して接続され
る外部受信アンテナ、外部送受信アンテナ、内部受信ア
ンテナ及び内部送受信アンテナと、受信部及び送信部と
の接続が切り換えられるようにガリウム砒素半導体チッ
プ上に集積回路化されてなるアンテナスイッチ半導体集
積回路において、前記ガリウム砒素半導体チップ上に、
送信部と内部送受信アンテナとが接続状態にある場合
か、または、受信部と内部送受信アンテナとが接続状態
にある場合において、内部受信アンテナを回路接地状態
とするガリウム砒素電界効果トランジスタからなるスイ
ッチと、受信部と外部受信アンテナとが接続状態にある
場合に、内部送受信アンテナを回路接地状態とするガリ
ウム砒素電界トランジスタからなるスイッチとを設ける
一方、外部からの制御信号に応じて前記ガリウム砒素半
導体チップ上に設けられた複数のガリウム砒素電界効果
トランジスタの内、導通状態とするガリウム砒素電界効
果トランジスタを選択するための信号を出力するデコー
ダ回路と、前記デコーダ回路の出力信号に応じて前記ガ
リウム砒素半導体チップ上に設けられた複数のガリウム
砒素電界効果トランジスタを導通、非導通状態とするた
めの信号を出力するドライブ回路と、所定周波数の信号
を出力する発振回路と、外部から印加される直流電圧
を、前記発振回路の出力信号を用いて所定の電圧に変換
する倍電圧発生回路と、を設け、前記デコーダ回路、前
記ドライブ回路、前記発振回路及び前記倍電圧発生回路
をMOS集積回路化して、前記ガリウム砒素半導体チッ
プとは別体のチップ上に形成し、前記ガリウム砒素半導
体チップと共に同一ICパッケージに収納してなるもの
である。
According to a first aspect of the present invention, there is provided an antenna switch semiconductor integrated circuit wherein a plurality of gallium arsenide field effect transistors are controlled in conduction and non-conduction according to a control signal from outside, and an external connection terminal is provided. Antenna switch integrated on a gallium arsenide semiconductor chip so that connection between an external receiving antenna, an external transmitting / receiving antenna, an internal receiving antenna, an internal transmitting / receiving antenna, and a receiving unit and a transmitting unit can be switched through In the semiconductor integrated circuit, on the gallium arsenide semiconductor chip,
A switch comprising a gallium arsenide field effect transistor for setting the internal receiving antenna to a circuit ground state when the transmitting unit and the internal transmitting / receiving antenna are connected, or when the receiving unit and the internal transmitting / receiving antenna are connected; A switch comprising a gallium arsenide electric field transistor for setting the internal transmission / reception antenna to a circuit ground state when the reception unit and the external reception antenna are connected, and the gallium arsenide semiconductor chip according to a control signal from the outside. A decoder circuit for outputting a signal for selecting a gallium arsenide field effect transistor to be brought into a conductive state from among the plurality of gallium arsenide field effect transistors provided above, and the gallium arsenide semiconductor according to an output signal of the decoder circuit A plurality of gallium arsenide field effect transformers mounted on a chip A drive circuit that outputs a signal for bringing the star into a conductive state and a non-conductive state, an oscillation circuit that outputs a signal of a predetermined frequency, and a DC voltage applied from the outside using a output signal of the oscillation circuit to a predetermined level. And a voltage doubler generating circuit for converting the voltage to a voltage. The decoder circuit, the drive circuit, the oscillating circuit, and the doubler generating circuit are integrated into a MOS integrated circuit, and are mounted on a chip separate from the gallium arsenide semiconductor chip. And housed in the same IC package together with the gallium arsenide semiconductor chip.

【0023】かかる構成においては、特に、内部受信ア
ンテナまたは内部送受信アンテナが使用されていない状
態において、新たに設けたGaAs FETからなるス
イッチによって、回路接地されるようになっており、電
気的に浮くことに起因して生ずる他の使用中のアンテナ
への干渉が回避されるようになっている。また、デコー
ダ回路、ドライブ回路をGaAs半導体チップとは別個
に、しかも、同一のICパッケージ内に集積回路化して
設けることで、GaAs FETからなるスイッチの動
作を制御するために、外部から入力する制御信号の本数
を従来に比して減らすことができるものである。そし
て、デコーダ回路やドライブ回路の集積回路化は、MO
S集積回路や、シリコンバイポーラ集積回路、または、
シリコンBiCMOS集積回路によるものが好適であ
る。
In this configuration, especially when the internal receiving antenna or the internal transmitting / receiving antenna is not used, the circuit is grounded by a switch made of a newly provided GaAs FET, and is electrically floated. Therefore, interference with other in-use antennas caused by this is avoided. In addition, by providing the decoder circuit and the drive circuit separately from the GaAs semiconductor chip and in an integrated circuit in the same IC package, externally input control for controlling the operation of the GaAs FET switch is performed. The number of signals can be reduced as compared with the related art. The integration of decoder circuits and drive circuits into MOs
S integrated circuit, silicon bipolar integrated circuit, or
A silicon BiCMOS integrated circuit is preferred.

【0024】[0024]

【発明の実施の形態】以下、本発明の実施の形態につい
て図1乃至図4を参照しつつ説明する。なお、以下に説
明する部材、配置等は本発明を限定するものではなく、
本発明の趣旨の範囲内で種々改変することができるもの
である。最初に、第1の例について図1乃至図3を参照
しつつ説明する。なお、先の図5に示された従来のもの
と同一の構成要素については、同一の符号を付すことと
する。まず、この第1の例におけるアンテナスイッチ半
導体集積回路の構成について図1を参照しつつ説明すれ
ば、このアンテナスイッチ半導体集積回路は、いわゆる
ICパッケージ1内に、ガリウム砒素(GaAs)から
なるGaAs半導体チップ2が設けられ、このGaAs
半導体チップ2上にGaAs FETを用いてなるスイ
ッチ群が構成されてなる点は、従来と同様のものである
が、さらに、MOS(Metal-Oxide-Semiconductor)集積
回路半導体チップ3がICパッケージ1内に設けられた
点が異なるものである。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiments of the present invention will be described below with reference to FIGS. Note that the members, arrangements, and the like described below do not limit the present invention,
Various modifications can be made within the scope of the present invention. First, a first example will be described with reference to FIGS. Note that the same components as those of the conventional device shown in FIG. 5 are denoted by the same reference numerals. First, the configuration of the antenna switch semiconductor integrated circuit in the first example will be described with reference to FIG. 1. This antenna switch semiconductor integrated circuit includes a GaAs semiconductor made of gallium arsenide (GaAs) in a so-called IC package 1. A chip 2 is provided, and the GaAs
A switch group using GaAs FETs is formed on a semiconductor chip 2 in the same manner as in the related art, but a MOS (Metal-Oxide-Semiconductor) integrated circuit semiconductor chip 3 is mounted in an IC package 1. Is different from the first embodiment.

【0025】以下、具体的に説明すれば、GaAs半導
体チップ2には、GaAs FETを用いてなる第1乃
至第8のスイッチ5〜12によるスイッチ群4が構成さ
れたものとなっている。すなわち、第1及び第2のスイ
ッチ5,6は、その一端側で相互に接続される一方、第
1のスイッチ5の他端側は、外部との接続可能にICパ
ッケージ1に設けられた第1の外部接続端子15に接続
されており、この第1の外部接続端子15及び直流成分
阻止用の第1のコンデンサ21を介して外部受信アンテ
ナ端子30に接続されるようになっている。なお、この
外部受信アンテナ端子30は、例えば、図示されない移
動体無線通信機の筺体に設けられるものであり、いわゆ
る車載時に車載受信用のアンテナが取り付けられるよう
になっているものである。
More specifically, the GaAs semiconductor chip 2 has a switch group 4 including first to eighth switches 5 to 12 using GaAs FETs. That is, the first and second switches 5 and 6 are connected to each other at one end thereof, while the other end of the first switch 5 is provided at the IC package 1 so as to be connectable to the outside. The first external connection terminal 15 is connected to the external reception antenna terminal 30 via the first external connection terminal 15 and the first capacitor 21 for blocking a DC component. The external receiving antenna terminal 30 is provided, for example, in a housing of a mobile radio communication device (not shown), and an on-vehicle receiving antenna is attached when the vehicle is mounted on a vehicle.

【0026】第2のスイッチ6の他端側は第7のスイッ
チ11の一端側と共に、外部との接続可能にICパッケ
ージ1に設けられた第2の外部接続端子16に接続され
ており、この第2の外部接続端子16及び直流成分阻止
用の第2のコンデンサ22を介して、このアンテナスイ
ッチ半導体集積回路が用いられる、例えば、移動体無線
通信機に設けられた内部受信アンテナ32に接続される
ようになっている。第7のスイッチ11の他端側は、直
流成分阻止用の第7のコンデンサ27及び第1の終端抵
抗器35を介して接地されるようになっている。
The other end of the second switch 6 is connected together with one end of the seventh switch 11 to a second external connection terminal 16 provided on the IC package 1 so as to be connectable to the outside. The antenna switch semiconductor integrated circuit is connected to, for example, an internal reception antenna 32 provided in a mobile radio communication device, via the second external connection terminal 16 and the second capacitor 22 for blocking a DC component. It has become so. The other end of the seventh switch 11 is grounded via a seventh capacitor 27 for blocking a DC component and a first terminating resistor 35.

【0027】第5のスイッチ9は、その一端側が、第3
のスイッチ7の一端側と共に、第3の外部接続端子17
に接続されており、この第3の外部接続端子17及び直
流成分阻止用の第3のコンデンサ23を介して外部送受
信アンテナ端子31に接続されるようになっている。こ
の外部送受信アンテナ端子31は、例えば、図示されな
い移動体無線通信機の筺体に設けられるものであり、車
載時に車載送受信アンテナ(図示せず)が取り付けられ
るようになっているものである。この第5のスイッチ9
の他端側は、先の第1及び第2のスイッチ5,6の相互
の接続点と第4のスイッチ8の一端に接続されると共
に、第4の外部接続端子18に接続されており、この第
4の外部接続端子18及び直流成分阻止用の第4のコン
デンサ24を介して、図示されない受信部に接続される
ようになっている。
The fifth switch 9 has one end connected to the third switch 9.
The third external connection terminal 17 together with one end of the switch 7
And is connected to the external transmitting / receiving antenna terminal 31 via the third external connection terminal 17 and the third capacitor 23 for blocking DC components. The external transmission / reception antenna terminal 31 is provided, for example, in a casing of a mobile radio communication device (not shown), and is provided with a vehicle-mounted transmission / reception antenna (not shown) when mounted on a vehicle. This fifth switch 9
Is connected to the mutual connection point of the first and second switches 5 and 6 and one end of the fourth switch 8, and is also connected to a fourth external connection terminal 18. Via the fourth external connection terminal 18 and the fourth capacitor 24 for blocking a DC component, it is connected to a receiving unit (not shown).

【0028】第6のスイッチ10は、その一端側が、第
3のスイッチ7の他端側と共に、第5の外部接続端子1
9に接続されており、この第5の外部接続端子19及び
直流成分阻止用の第5のコンデンサ25を介して図示さ
れない送信部へ接続されるようになっている。また、第
6のスイッチ10の他端側は、第4のスイッチ8の他端
側及び第8のスイッチ12の一端側と接続されると共
に、第6の外部接続端子20に接続されており、この第
6の外部接続端子20及び直流成分阻止用の第6のコン
デンサ26を介して内部送受信アンテナ33に接続され
るようになっている。そして、第8のスイッチ12の他
端側は、直流成分阻止用の第8のコンデンサ28及び第
2の終端抵抗器36を介して接地されるようになってい
る。
One end of the sixth switch 10 is connected to the fifth external connection terminal 1 together with the other end of the third switch 7.
9 and is connected to a transmitting unit (not shown) via the fifth external connection terminal 19 and the fifth capacitor 25 for blocking a DC component. The other end of the sixth switch 10 is connected to the other end of the fourth switch 8 and one end of the eighth switch 12, and is also connected to a sixth external connection terminal 20. The internal transmission / reception antenna 33 is connected via the sixth external connection terminal 20 and the sixth capacitor 26 for blocking a DC component. The other end of the eighth switch 12 is grounded via an eighth capacitor 28 for blocking a DC component and a second terminating resistor 36.

【0029】上述した第1乃至第8のスイッチ5〜12
は、従来と同様にGaAs FETを用いてなるもの
で、その基本的構成は、図6で説明した従来のものと同
様であるのでここでの詳細な説明は省略することとす
る。一方、MOS集積回路半導体チップ3上には、デコ
ーダ回路(図1及び図4においては「DEC」と表記)
40と、ドライブ回路(図1及び図4においては「DR
V」と表記)41と、発振回路(図1及び図4において
は「OSC」と表記)42と、倍電圧発生回路(図1及
び図4においては「PUMP」と表記)43とが設けら
れており、これらは、公知・周知のIC製造技術である
MOS集積回路技術により形成されてなるものである。
The above-mentioned first to eighth switches 5 to 12
Uses a GaAs FET as in the prior art, and its basic configuration is the same as the conventional one described with reference to FIG. 6, so that the detailed description is omitted here. On the other hand, a decoder circuit (denoted as "DEC" in FIGS. 1 and 4) is provided on the MOS integrated circuit semiconductor chip 3.
40 and a drive circuit ("DR" in FIGS. 1 and 4).
V) 41, an oscillation circuit (denoted as "OSC" in FIGS. 1 and 4) 42, and a voltage doubler generation circuit (denoted as "PUMP" in FIGS. 1 and 4) 43. These are formed by MOS integrated circuit technology, which is a well-known and well-known IC manufacturing technology.

【0030】デコーダ回路40は、3つの制御入力端子
45〜47に入力された信号を基に、ドライブ回路41
を介して先の第1乃至第8のスイッチ5〜12を制御す
るための6つの信号をドライブ回路41へ出力するもの
で、その回路構成は公知・周知のデコーダ回路と同様な
ものとなっている。ドライブ回路41は、デコーダ回路
40からの出力信号を基に、第1乃至第8のスイッチ5
〜12を導通または非導通状態とするべく必要な信号を
出力するもので、入力信号と同数の6つの出力がGaA
s半導体チップ2の第1乃至第8のスイッチ5〜12へ
対して取り出されている。なお、MOS集積回路半導体
チップ3とGaAs半導体チップ2との間の配線は、い
わゆるワイヤボンディングにより行われている。
The decoder circuit 40 is provided with a drive circuit 41 based on signals input to the three control input terminals 45 to 47.
And outputs six signals for controlling the first to eighth switches 5 to 12 to the drive circuit 41 through the same. The circuit configuration is the same as that of a known / known decoder circuit. I have. The drive circuit 41 outputs the first to eighth switches 5 based on the output signal from the decoder circuit 40.
To output the signals necessary to make the 〜12 conductive or non-conductive state.
It is extracted to the first to eighth switches 5 to 12 of the s semiconductor chip 2. The wiring between the MOS integrated circuit semiconductor chip 3 and the GaAs semiconductor chip 2 is performed by so-called wire bonding.

【0031】このドライブ回路41は、MOSアナログ
スイッチで構成されてなるもので、その一出力分の回路
構成例を示せば、例えば、図2に示されたようなものと
なる。すなわち、同図を参照しつつ説明すれば、MOS
アナログスイッチ50の出力接点50aは、第1乃至第
8のスイッチ5〜12を構成するGaAs FETのゲ
ートへ、第1接点50bは、アースへ接続される一方、
第2接点50cは、所定電圧、すなわち、GaAs F
ETを導通状態(オン状態)とするに必要な導通ゲート
電圧Vgonが印加されるようになっているものである。
ここで、導通ゲート電圧Vgonは、後述する倍電圧発生
回路43から供給されるようになっているものである。
The drive circuit 41 is constituted by a MOS analog switch, and if an example of a circuit configuration for one output is shown, for example, it is as shown in FIG. That is, referring to FIG.
The output contact 50a of the analog switch 50 is connected to the gate of the GaAs FET constituting the first to eighth switches 5 to 12, and the first contact 50b is connected to the ground.
The second contact 50c has a predetermined voltage, that is, GaAs F
A conduction gate voltage Vgon necessary for bringing ET into a conduction state (on state) is applied.
Here, the conduction gate voltage Vgon is supplied from a voltage doubler generation circuit 43 described later.

【0032】そして、デコーダ回路40からの制御信
号、すなわち、例えば、論理信号の論理レベルの切り換
えに応じて、出力接点50aと第1接点50bまたは第
2接点50cとの接続が切り換えられるようになってい
るもので、この例の場合には、デコーダ回路40から論
理値Highの信号が入力された場合は、出力接点50
aと第2接点50cとが接続状態となり、論理値Low
の信号が入力された場合は、出力接点50aと第1接点
50bとが接続状態となるように構成されている。
The connection between the output contact 50a and the first contact 50b or the second contact 50c can be switched according to a control signal from the decoder circuit 40, for example, switching of the logic level of the logic signal. In the case of this example, when the signal of the logical value High is input from the decoder circuit 40, the output contact 50
a is connected to the second contact 50c, and the logical value is Low.
Is input, the output contact 50a and the first contact 50b are connected.

【0033】倍電圧発生回路43は、外部の直流電源5
2からこのアンテナスイッチ半導体集積回路に供給され
る電源電圧を基に、これを所定の電圧に昇圧するための
もので、発振回路42と共に、公知・周知のいわゆる一
種のDC−DCコンバータとして機能するようになって
いるものである。したがって、直流電源52としては、
第1乃至第8のスイッチ5〜12の動作に必要な電圧よ
り低い電圧を有するリチウム電池を用いることが可能で
あり、この倍電圧発生回路43で昇圧されて第1乃至第
8のスイッチ5〜12へ供給されるようになっている。
また、この倍電圧発生回路43からは、先のデコーダ回
路40及びドライブ回路41へ対しても電源電圧の供給
がなされるようになっている。発振回路42は、所定の
周波数のサイン波信号を出力するもので、その出力は、
上述したように倍電圧発生回路43における昇圧動作に
用いられるようになっている。
The voltage doubler 43 is connected to an external DC power supply 5.
2 for boosting the power supply voltage supplied to the antenna switch semiconductor integrated circuit to a predetermined voltage based on the power supply voltage supplied to the antenna switch semiconductor integrated circuit, and functions together with the oscillation circuit 42 as a known / known so-called DC-DC converter. It is something like that. Therefore, as the DC power supply 52,
It is possible to use a lithium battery having a voltage lower than the voltage required for the operation of the first to eighth switches 5 to 12. 12.
The doubler voltage generation circuit 43 also supplies a power supply voltage to the decoder circuit 40 and the drive circuit 41. The oscillating circuit 42 outputs a sine wave signal having a predetermined frequency.
As described above, it is used for the boosting operation in the voltage doubler generation circuit 43.

【0034】次に、上記構成における動作について、図
3を参照しつつ説明する。同図は、第1乃至第8のスイ
ッチ5〜12の動作状態に対して第1乃至第6の外部接
続端子15〜20が如何なる導通状態となるかを表した
もので、同図において、「スイッチ導通経路」の欄の数
字は、その右側の欄の「制御入力端子」の欄の設定によ
り導通状態となる第1乃至第6の外部接続端子15〜2
0の番号を示しており、例えば、第1行目の「5−3」
は、第5の外部接続端子19と第3の外部接続端子17
とが導通状態となることを意味する。
Next, the operation of the above configuration will be described with reference to FIG. FIG. 6 shows how the first to sixth external connection terminals 15 to 20 become conductive with respect to the operation states of the first to eighth switches 5 to 12, and FIG. The numbers in the “switch conduction path” column are the first to sixth external connection terminals 15 to 2 that are brought into conduction by the setting in the “control input terminal” column in the right column.
0, for example, “5-3” in the first line
Are the fifth external connection terminal 19 and the third external connection terminal 17
Are in a conductive state.

【0035】また、同図において「制御入力端子」の欄
に記載された「1」、「2」、「3」の数字は、それぞ
れ第1の制御入力端子45、第2の制御入力端子46、
第3の制御入力端子47を意味し、その下の各行に記載
された「H」、「L」は、これらの第1乃至第3の制御
入力端子45〜47に設定されるべき論理値であり、そ
れぞれ論理値High、論理値Lowを意味するもので
ある。さらに、「スイッチ」の欄に記載された1乃至8
の数字は、それぞれ第1乃至第8のスイッチ5〜12を
意味し、その下の各行に記載された「H」、「L」は、
これら第1乃至第8のスイッチ5〜12の動作状態を表
し、それぞれ導通状態(オン状態)、非導通状態(オフ
状態)を意味するものとする。
In the figure, the numbers "1", "2", and "3" described in the column of "control input terminal" are the first control input terminal 45 and the second control input terminal 46, respectively. ,
The “H” and “L” described in the respective rows below the third control input terminal 47 are logical values to be set in the first to third control input terminals 45 to 47. And mean a logical value High and a logical value Low, respectively. Further, 1 to 8 described in the “switch” column
Means the first to eighth switches 5 to 12, respectively, and “H” and “L” described in each row below the switches are
The operating states of the first to eighth switches 5 to 12 are represented by a conducting state (on state) and a non-conducting state (off state), respectively.

【0036】上記前提の下、具体的な接続状態について
説明する。例えば、図示されない送信部と外部送受信ア
ンテナ(図示せず)とを接続する場合、換言すれば、第
5の外部接続端子19と第3の外部接続端子17とを導
通状態とする場合には、第1の制御入力端子45を論理
値Lowに、第2及び第3の制御入力端子46,47を
論理値Highに、それぞれ設定する。デコーダ回路4
0では、この入力信号に応じたデコードがなされれて、
ドライブ回路41の対応するドライバが駆動される結
果、第1及び第2のスイッチ5,6並びに第5及び第6
のスイッチ9,10が非導通状態となり、第3及び第4
のスイッチ7,8並びに第7のスイッチ11が導通状態
となる(図3参照)。したがって、送信部は、導通状態
にある第3のスイッチ7及び外部送受信アンテナ端子3
1を介して図示されない外部送受信アンテナと接続され
ることとなる。
Under the above assumption, a specific connection state will be described. For example, when a transmitting unit (not shown) is connected to an external transmitting / receiving antenna (not shown), in other words, when the fifth external connecting terminal 19 and the third external connecting terminal 17 are brought into a conductive state, The first control input terminal 45 is set to a logical value Low, and the second and third control input terminals 46 and 47 are set to a logical value High. Decoder circuit 4
At 0, decoding according to this input signal is performed,
As a result of driving the corresponding driver of the drive circuit 41, the first and second switches 5, 6 and the fifth and sixth switches
Switches 9 and 10 become non-conductive, and the third and fourth switches
Switches 7, 8 and the seventh switch 11 are turned on (see FIG. 3). Therefore, the transmitting unit is connected to the third switch 7 and the external transmitting / receiving antenna terminal 3 in the conductive state.
1 is connected to an external transmitting / receiving antenna (not shown).

【0037】以下、同様にして、送信部を内部送受信ア
ンテナ33に接続する場合には、第5の外部接続端子1
9と第6の外部接続端子20とが導通状態となるよう
に、第1乃至第4の制御入力端子45〜47を図3に示
されたような入力設定とすればよい。なお、この第5の
外部接続端子19と第6の外部接続端子20との導通状
態においては、第7のスイッチ11が導通状態となる
(図3参照)ため、内部受信アンテナ32は、この第7
のスイッチ11、第7のコンデンサ27及び第1の終端
抵抗器35を介して回路接地されるため、従来と異な
り、内部受信アンテナ32が内部送受信アンテナ33の
動作に影響を及ぼすようなことが確実に回避される動作
状態となっている。
Similarly, when the transmitting section is connected to the internal transmitting / receiving antenna 33, the fifth external connection terminal 1
The first to fourth control input terminals 45 to 47 may be set to the input settings as shown in FIG. 3 so that the 9 and the sixth external connection terminal 20 are electrically connected. In the conductive state between the fifth external connection terminal 19 and the sixth external connection terminal 20, the seventh switch 11 is in a conductive state (see FIG. 3). 7
Since the circuit is grounded via the switch 11, the seventh capacitor 27, and the first terminating resistor 35, unlike the related art, it is ensured that the internal receiving antenna 32 affects the operation of the internal transmitting / receiving antenna 33. Operating state to be avoided.

【0038】また、図示されない受信部を外部送受信ア
ンテナに接続する場合には、第4の外部接続端子18と
第3の外部接続端子17とが導通状態となるように、第
1乃至第4の制御入力端子45〜47を図3に示された
ような入力設定とすればよい。さらに、受信部を内部送
受信アンテナ33に接続する場合には、第4の外部接続
端子18と第6の外部接続端子20とが導通状態となる
ように、第1乃至第4の制御入力端子45〜47を図3
に示されたような入力設定とすればよく、受信部を内部
受信アンテナ32に接続する場合には、第4の外部接続
端子18と第2の外部接続端子16とが導通状態となる
ように、第1乃至第4の制御入力端子45〜47を図3
に示されたような入力設定とすればよい。
When a receiving unit (not shown) is connected to an external transmitting / receiving antenna, the first to fourth terminals are connected so that the fourth external connecting terminal 18 and the third external connecting terminal 17 are electrically connected. The control input terminals 45 to 47 may have input settings as shown in FIG. Further, when the receiving unit is connected to the internal transmitting / receiving antenna 33, the first to fourth control input terminals 45 are connected so that the fourth external connection terminal 18 and the sixth external connection terminal 20 are electrically connected. 3 to 47
In the case where the receiving unit is connected to the internal receiving antenna 32, the fourth external connection terminal 18 and the second external connection terminal 16 are set to be in a conductive state. , The first to fourth control input terminals 45 to 47
May be set as shown in FIG.

【0039】なお、受信部を内部送受信アンテナ33に
接続する場合においては、先の第5の外部接続端子19
と第6の外部接続端子20とが導通状態となる場合と同
様に、第7のスイッチ11が導通状態となる(図3参
照)ため、内部受信アンテナ32は、この第7のスイッ
チ11、第7のコンデンサ27及び第1の終端抵抗器3
5を介して回路接地され、従来と異なり、内部受信アン
テナ32が内部送受信アンテナ33の動作に影響を及ぼ
すようなことが確実に回避される動作状態となってい
る。また、受信部を内部受信アンテナ32に接続する場
合においては、第8のスイッチ12が導通状態となる
(図3参照)ため、内部送受信アンテナ33は、この第
8のスイッチ12、第8のコンデンサ28及び第2の終
端抵抗器36を介して回路接地され、従来と異なり、内
部送受信アンテナ33が内部受信アンテナ32の動作に
影響を及ぼすようなことが確実に回避される動作状態と
なっている。
When the receiving section is connected to the internal transmitting / receiving antenna 33, the fifth external connection terminal 19 is used.
Similarly to the case where the third external connection terminal 20 and the sixth external connection terminal 20 are in a conductive state, the seventh switch 11 is in a conductive state (see FIG. 3). 7 and the first terminating resistor 3
5, the circuit is grounded, and unlike the related art, the internal receiving antenna 32 is in an operating state in which the operation of the internal transmitting and receiving antenna 33 is reliably prevented from being affected. When the receiving section is connected to the internal receiving antenna 32, the eighth switch 12 is turned on (see FIG. 3), so that the internal transmitting / receiving antenna 33 is connected to the eighth switch 12, the eighth capacitor. 28 and the second terminating resistor 36, the circuit is grounded, and unlike the related art, the operating state is such that the internal transmitting / receiving antenna 33 is reliably prevented from affecting the operation of the internal receiving antenna 32. .

【0040】さらに、受信部を外部受信アンテナ(図示
せず)に接続する場合には、第4の外部接続端子18と
第1の外部接続端子15とが導通状態となるように、第
1乃至第4の制御入力端子45〜47を図3に示された
ような入力設定とすればよい。
Further, when the receiving section is connected to an external receiving antenna (not shown), the first to third external connection terminals 18 and the first external connection terminal 15 are brought into conduction so that the first to the first external connection terminals 15 are brought into conduction. The fourth control input terminals 45 to 47 may have input settings as shown in FIG.

【0041】次に、第2の例について、図4を参照しつ
つ説明する。この第2の例は、先の図1に示された第1
の例における発振回路42がない点を除いては、基本的
には図1に示された構成と同一の構成を有してなるもの
である。したがって、図2においては、図1に示された
第1の例と同一の構成要素については、同一の符号を付
し、その詳細な説明は省略し、以下、異なる点を中心に
説明することとする。この第2の例においては、発振回
路42(図1参照)から得られると同一の信号を外部か
ら得るために、クロック入力端子53がICパッケージ
1に設けられた構成となっており、このクロック入力端
子53に印加された所定周波数の信号は、倍電圧発生回
路43へ、第1の例の場合と同様に入力されるようにな
っている。
Next, a second example will be described with reference to FIG. This second example corresponds to the first example shown in FIG.
1 has basically the same configuration as the configuration shown in FIG. 1 except that the oscillation circuit 42 is not provided. Therefore, in FIG. 2, the same components as those in the first example shown in FIG. 1 are denoted by the same reference numerals, and detailed description thereof will be omitted. Hereinafter, different points will be mainly described. And In the second example, a clock input terminal 53 is provided in the IC package 1 in order to obtain the same signal from the outside as obtained from the oscillation circuit 42 (see FIG. 1). The signal of the predetermined frequency applied to the input terminal 53 is input to the voltage doubler 43 in the same manner as in the first example.

【0042】したがって、倍電圧発生回路43の動作と
しては、なんら第1の例と変わることはなく、所定電圧
を出力して他の回路部分へ供給することとなる。また、
デコーダ回路40、ドライブ回路41の動作も第1の例
と変わるところはなく、そのため、第1乃至第8のスイ
ッチ5〜12の動作も同様であるので、ここでの再度の
詳細な説明は省略することとする。
Therefore, the operation of the voltage doubler generation circuit 43 is not different from that of the first example, and a predetermined voltage is output and supplied to other circuit parts. Also,
The operations of the decoder circuit 40 and the drive circuit 41 are not different from those of the first example, and therefore, the operations of the first to eighth switches 5 to 12 are also the same. I decided to.

【0043】なお、上述の発明の実施の形態において
は、デコーダ回路40、ドライブ回路41、発振回路4
2及び倍電圧発生回路43をMOS集積回路として形成
したが、シリコンバイポーラ集積回路や、シリコンBi
CMOS集積回路で形成してもよいものである。
In the embodiment of the invention described above, the decoder circuit 40, the drive circuit 41, and the oscillation circuit 4
Although the 2 and double voltage generation circuit 43 is formed as a MOS integrated circuit, a silicon bipolar integrated circuit or a silicon Bi
It may be formed by a CMOS integrated circuit.

【0044】[0044]

【発明の効果】以上、述べたように、本発明によれば、
GaAs FETを用いてなるアンテナスイッチ半導体
集積回路において、内部受信アンテナや内部送受信アン
テナが不使用状態にある場合に、それぞれのアンテナを
回路接地するためのGaAsFETからなるスイッチを
設けたので、内部受信アンテナや内部送受信アンテナ
が、電気的に浮くようなことがなくなり、他の使用中の
アンテナに対して干渉を生ずることがなく、動作の安定
性、信頼性の高いアンテナスイッチ半導体集積回路を提
供することができる。また、ICパッケージ内に、Ga
AS半導体チップとは別体に設けられた半導体チップ上
にデコーダ回路及びドライブ回路を設け、GaAs F
ETからなるスイッチの動作を制御する外部からの制御
信号を、このデコーダ回路及びドライブ回路を介してG
aAs FETからなるスイッチへ印加して、その動作
を制御できるようにしたので、従来に比して外部から入
力しなければならない制御信号の数を減らすことがで
き、そのため、ICパッケージに設ける端子の数が従来
に比して少なくて済み、より小型化可能なアンテナスイ
ッチ半導体集積回路を提供することができる。さらに、
同一のパッケージ内に倍電圧発生回路を設け、外部から
の電圧を所望の電圧に変換できるようにしたので、携帯
用通信機器等において近年よく用いられているリチウム
電池を用いることができ、しかも、アンテナスイッチ半
導体集積回路とは別個にいわゆる昇圧回路を設けるよう
な場合とは異なり、機器の小型化の支障となることがな
い。
As described above, according to the present invention,
Antenna switch using GaAs FET In a semiconductor integrated circuit, when an internal receiving antenna or an internal transmitting / receiving antenna is in a non-use state, a switch composed of a GaAs FET for grounding each antenna is provided. To provide an antenna switch semiconductor integrated circuit that is stable in operation, has high reliability, does not cause electrical floating between the antenna and the internal transmission / reception antenna, and does not cause interference with other antennas in use. Can be. Ga in the IC package
A decoder circuit and a drive circuit are provided on a semiconductor chip provided separately from the AS semiconductor chip.
An external control signal for controlling the operation of the switch composed of ET is transmitted to G through this decoder circuit and drive circuit.
Since the operation can be controlled by applying the voltage to a switch composed of aAs FET, the number of control signals that need to be input from the outside can be reduced as compared with the related art. It is possible to provide an antenna switch semiconductor integrated circuit that requires a smaller number than in the past and can be further reduced in size. further,
Since a voltage doubler generation circuit is provided in the same package so that an external voltage can be converted to a desired voltage, it is possible to use a lithium battery which has been widely used in portable communication devices in recent years. Unlike the case where a so-called booster circuit is provided separately from the antenna switch semiconductor integrated circuit, there is no hindrance to downsizing the device.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施の形態における第1の回路構成例
を示す回路図である。
FIG. 1 is a circuit diagram illustrating a first circuit configuration example according to an embodiment of the present invention.

【図2】ドライブ回路の一出力分の等価回路例を示す等
価回路図である。
FIG. 2 is an equivalent circuit diagram showing an example of an equivalent circuit for one output of a drive circuit.

【図3】制御入力端子への論理信号入力に対する第1乃
至第8のスイッチの動作を説明する説明図である。
FIG. 3 is an explanatory diagram illustrating operations of first to eighth switches in response to a logic signal input to a control input terminal.

【図4】本発明の実施の形態における第2の回路構成例
を示す回路図である。
FIG. 4 is a circuit diagram illustrating a second circuit configuration example according to the embodiment of the present invention.

【図5】従来のアンテナスイッチ半導体集積回路の一回
路構成例を示す回路図である。
FIG. 5 is a circuit diagram showing a circuit configuration example of a conventional antenna switch semiconductor integrated circuit.

【図6】図5に示されたアンテナスイッチ半導体集積回
路に用いられる第1乃至第6のスイッチを構成する半導
体スイッチの構成例を示す構成図である。
FIG. 6 is a configuration diagram showing a configuration example of a semiconductor switch constituting first to sixth switches used in the antenna switch semiconductor integrated circuit shown in FIG. 5;

【図7】図5に示されたアンテナスイッチ半導体集積回
路における制御信号の入力と各スイッチの動作の関係を
説明するための説明図である。
FIG. 7 is an explanatory diagram for explaining a relationship between a control signal input and an operation of each switch in the antenna switch semiconductor integrated circuit shown in FIG. 5;

【符号の説明】[Explanation of symbols]

1…ICパッケージ 2…GaAs半導体チップ 3…MOS集積回路半導体チップ 5…第1のスイッチ 6…第2のスイッチ 7…第3のスイッチ 8…第4のスイッチ 9…第5のスイッチ 10…第6のスイッチ 11…第7のスイッチ 12…第8のスイッチ 40…デコーダ回路 41…ドライブ回路 42…発振回路 43…倍電圧発生回路 45…第1の制御入力端子 46…第2の制御入力端子 47…第3の制御入力端子 48…第4の制御入力端子 DESCRIPTION OF SYMBOLS 1 ... IC package 2 ... GaAs semiconductor chip 3 ... MOS integrated circuit semiconductor chip 5 ... 1st switch 6 ... 2nd switch 7 ... 3rd switch 8 ... 4th switch 9 ... 5th switch 10 ... 6th Switch 11 ... seventh switch 12 ... eighth switch 40 ... decoder circuit 41 ... drive circuit 42 ... oscillation circuit 43 ... double voltage generation circuit 45 ... first control input terminal 46 ... second control input terminal 47 ... Third control input terminal 48... Fourth control input terminal

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 複数のガリウム砒素電界効果トランジス
タが、その導通、非導通を外部からの制御信号に応じて
制御され、外部接続端子を介して接続される外部受信ア
ンテナ、外部送受信アンテナ、内部受信アンテナ及び内
部送受信アンテナと、受信部及び送信部との接続が切り
換えられるようにガリウム砒素半導体チップ上に集積回
路化されてなるアンテナスイッチ半導体集積回路におい
て、 前記ガリウム砒素半導体チップ上に、 送信部と内部送受信アンテナとが接続状態にある場合
か、または、受信部と内部送受信アンテナとが接続状態
にある場合において、内部受信アンテナを回路接地状態
とするガリウム砒素電界効果トランジスタからなるスイ
ッチと、 受信部と外部受信アンテナとが接続状態にある場合に、
内部送受信アンテナを回路接地状態とするガリウム砒素
電界トランジスタからなるスイッチとを設ける一方、 外部からの制御信号に応じて前記ガリウム砒素半導体チ
ップ上に設けられた複数のガリウム砒素電界効果トラン
ジスタの内、導通状態とするガリウム砒素電界効果トラ
ンジスタを選択するための信号を出力するデコーダ回路
と、 前記デコーダ回路の出力信号に応じて前記ガリウム砒素
半導体チップ上に設けられた複数のガリウム砒素電界効
果トランジスタを導通、非導通状態とするための信号を
出力するドライブ回路と、 所定周波数の信号を出力する発振回路と、 外部から印加される直流電圧を、前記発振回路の出力信
号を用いて所定の電圧に変換する倍電圧発生回路と、を
設け、 前記デコーダ回路、前記ドライブ回路、前記発振回路及
び前記倍電圧発生回路をMOS集積回路化して、前記ガ
リウム砒素半導体チップとは別体のチップ上に形成し、
前記ガリウム砒素半導体チップと共に同一ICパッケー
ジに収納してなることを特徴とするアンテナスイッチ半
導体集積回路。
1. A plurality of gallium arsenide field effect transistors, the conduction and non-conduction of which are controlled according to a control signal from outside, and an external receiving antenna, an external transmitting / receiving antenna, and an internal receiving connected via an external connection terminal. An antenna switch semiconductor integrated circuit integrated on a gallium arsenide semiconductor chip so that a connection between an antenna and an internal transmission / reception antenna and a reception unit and a transmission unit can be switched. A switch comprising a gallium arsenide field-effect transistor for bringing the internal receiving antenna into a circuit ground state when the internal transmitting / receiving antenna is connected or when the receiving unit and the internal transmitting / receiving antenna are connected; And the external receiving antenna is connected,
A switch formed of a gallium arsenide field transistor for setting an internal transmission / reception antenna to a circuit ground state, and a switch among a plurality of gallium arsenide field effect transistors provided on the gallium arsenide semiconductor chip in response to a control signal from the outside; A decoder circuit for outputting a signal for selecting a gallium arsenide field effect transistor to be in a state, and conducting a plurality of gallium arsenide field effect transistors provided on the gallium arsenide semiconductor chip in accordance with an output signal of the decoder circuit; A drive circuit that outputs a signal for bringing the circuit into a non-conducting state, an oscillation circuit that outputs a signal of a predetermined frequency, and a DC voltage applied from outside is converted into a predetermined voltage using an output signal of the oscillation circuit. A voltage doubler generation circuit, wherein the decoder circuit, the drive circuit, And MOS integrated circuits of the circuit and the multiplying voltage generating circuit, and the gallium arsenide semiconductor chip formed on a separate chip,
An antenna switch semiconductor integrated circuit housed in the same IC package together with the gallium arsenide semiconductor chip.
【請求項2】 複数のガリウム砒素電界効果トランジス
タが、その導通、非導通を外部からの制御信号に応じて
制御され、外部接続端子を介して接続される外部受信ア
ンテナ、外部送受信アンテナ、内部受信アンテナ及び内
部送受信アンテナと、受信部及び送信部との接続が切り
換えられるようにガリウム砒素半導体チップ上に集積回
路化されてなるアンテナスイッチ半導体集積回路におい
て、 前記ガリウム砒素半導体チップ上に、 送信部と内部送受信アンテナとが接続状態にある場合
か、または、受信部と内部送受信アンテナとが接続状態
にある場合において、内部受信アンテナを回路接地状態
とするガリウム砒素電界効果トランジスタと、 受信部と外部受信アンテナとが接続状態にある場合に、
内部送受信アンテナを回路接地状態とするガリウム砒素
電界トランジスタとを設ける一方、 外部からの制御信号に応じて前記ガリウム砒素半導体チ
ップ上に設けられた複数のガリウム砒素電界効果トラン
ジスタの内、導通状態とするガリウム砒素電界効果トラ
ンジスタを選択するための信号を出力するデコーダ回路
と、 前記デコーダ回路の出力信号に応じて前記ガリウム砒素
半導体チップ上に設けられた複数のガリウム砒素電界効
果トランジスタを導通、非導通状態とするための信号を
出力するドライブ回路と、 外部から印加される直流電圧を、外部から印加される所
定周波数の信号を用いて所定の電圧に変換する倍電圧発
生回路と、を設け、 前記デコーダ回路、前記ドライブ回路、前記発振回路及
び前記倍電圧発生回路をMOS集積回路化して、前記ガ
リウム砒素半導体チップとは別体のチップ上に形成し、
前記ガリウム砒素半導体チップと共に同一ICパッケー
ジに収納してなることを特徴とするアンテナスイッチ半
導体集積回路。
2. A plurality of gallium arsenide field effect transistors, the conduction and non-conduction of which are controlled according to a control signal from the outside, and an external receiving antenna, an external transmitting / receiving antenna, and an internal receiving antenna connected via an external connection terminal. An antenna switch semiconductor integrated circuit integrated on a gallium arsenide semiconductor chip so that a connection between an antenna and an internal transmission / reception antenna and a reception unit and a transmission unit can be switched. A gallium arsenide field-effect transistor that sets the internal receiving antenna to a circuit ground state when the internal transmitting / receiving antenna is connected or when the receiving unit and the internal transmitting / receiving antenna are connected; When the antenna is connected,
A gallium arsenide field-effect transistor for setting the internal transmission / reception antenna to a circuit ground state; and a conductive state among a plurality of gallium arsenide field-effect transistors provided on the gallium arsenide semiconductor chip in response to a control signal from the outside. A decoder circuit that outputs a signal for selecting a gallium arsenide field effect transistor; and a plurality of gallium arsenide field effect transistors provided on the gallium arsenide semiconductor chip in a conductive state and a non-conductive state according to an output signal of the decoder circuit. A drive circuit that outputs a signal for performing the following operation; and a voltage doubler generation circuit that converts a DC voltage applied from the outside into a predetermined voltage using a signal of a predetermined frequency applied from the outside. Circuit, the drive circuit, the oscillation circuit, and the voltage doubler generation circuit And formed on a chip separate from the gallium arsenide semiconductor chip,
An antenna switch semiconductor integrated circuit housed in the same IC package together with the gallium arsenide semiconductor chip.
【請求項3】 MOS集積回路に代えてシリコンバイポ
ーラ集積回路を用いたことを特徴とする請求項1または
2記載のアンテナスイッチ半導体集積回路。
3. The antenna switch semiconductor integrated circuit according to claim 1, wherein a silicon bipolar integrated circuit is used instead of the MOS integrated circuit.
【請求項4】 MOS集積回路に代えてシリコンBiC
MOS集積回路を用いたことを特徴とする請求項1また
は2記載のアンテナスイッチ半導体集積回路。
4. Silicon BiC instead of MOS integrated circuit
3. The antenna switch semiconductor integrated circuit according to claim 1, wherein a MOS integrated circuit is used.
JP22296797A 1997-08-06 1997-08-06 Antenna switch semiconductor integrated circuit Expired - Fee Related JP3801741B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22296797A JP3801741B2 (en) 1997-08-06 1997-08-06 Antenna switch semiconductor integrated circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22296797A JP3801741B2 (en) 1997-08-06 1997-08-06 Antenna switch semiconductor integrated circuit

Publications (2)

Publication Number Publication Date
JPH1155156A true JPH1155156A (en) 1999-02-26
JP3801741B2 JP3801741B2 (en) 2006-07-26

Family

ID=16790700

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22296797A Expired - Fee Related JP3801741B2 (en) 1997-08-06 1997-08-06 Antenna switch semiconductor integrated circuit

Country Status (1)

Country Link
JP (1) JP3801741B2 (en)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003107551A1 (en) * 2002-05-31 2003-12-24 松下電器産業株式会社 High frequency switch circuit and mobile communication terminal device using the same
JP2005123740A (en) * 2003-10-14 2005-05-12 Fujitsu Media Device Kk High frequency switch module
JP2007143112A (en) * 2005-10-17 2007-06-07 Matsushita Electric Ind Co Ltd High-frequency switching circuit, semiconductor device and communication terminal apparatus
CN100377350C (en) * 2003-08-05 2008-03-26 松下电器产业株式会社 Semiconductor device
US7388453B2 (en) 2004-11-15 2008-06-17 Tdk Corporation High frequency module
US7471930B2 (en) 2004-10-28 2008-12-30 Tdk Corporation High frequency module
US7541860B2 (en) 2007-03-09 2009-06-02 Panasonic Corporation Current control circuit used for voltage booster circuit
US7555324B2 (en) 2003-09-19 2009-06-30 Hitachi, Ltd. Mobile terminal
US7565116B2 (en) 2004-11-15 2009-07-21 Tdk Corporation High frequency module
DE10201435B4 (en) * 2002-01-16 2010-04-08 Epcos Ag Circuit arrangement with an antenna input
DE10201433B4 (en) * 2002-01-16 2010-04-15 Epcos Ag Circuit arrangement, switching module with the circuit arrangement and use of the switching module
JP2010288126A (en) * 2009-06-12 2010-12-24 Alps Electric Co Ltd Duplex transmission and reception unit
JP2014096792A (en) * 2012-11-09 2014-05-22 Taiwan Semiconductor Manufactuaring Co Ltd Switch circuit and method of operating switch circuit

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10201435B4 (en) * 2002-01-16 2010-04-08 Epcos Ag Circuit arrangement with an antenna input
DE10201433B4 (en) * 2002-01-16 2010-04-15 Epcos Ag Circuit arrangement, switching module with the circuit arrangement and use of the switching module
CN100409585C (en) * 2002-05-31 2008-08-06 松下电器产业株式会社 High-frequency switch circuit and mobile telecommunications terminal device using the same
US7020453B2 (en) 2002-05-31 2006-03-28 Matsushita Electric Industrial Co., Ltd. High-frequency switch circuit and mobile telecommunications terminal device using the same
EP1705805A2 (en) * 2002-05-31 2006-09-27 Matsushita Electric Industrial Co., Ltd. High-Frequency switch circuit and mobile telecommunications terminal device using the same
EP1705805A3 (en) * 2002-05-31 2006-12-20 Matsushita Electric Industrial Co., Ltd. High-Frequency switch circuit and mobile telecommunications terminal device using the same
EP1458112A1 (en) * 2002-05-31 2004-09-15 Matsushita Electric Industrial Co., Ltd. High frequency switch circuit and mobile communication terminal device using the same
EP1458112A4 (en) * 2002-05-31 2004-11-24 Matsushita Electric Ind Co Ltd High frequency switch circuit and mobile communication terminal device using the same
WO2003107551A1 (en) * 2002-05-31 2003-12-24 松下電器産業株式会社 High frequency switch circuit and mobile communication terminal device using the same
CN100377350C (en) * 2003-08-05 2008-03-26 松下电器产业株式会社 Semiconductor device
US7425747B2 (en) 2003-08-05 2008-09-16 Matsushita Electric Industrial Co., Ltd. Semiconductor device
US7555324B2 (en) 2003-09-19 2009-06-30 Hitachi, Ltd. Mobile terminal
JP2005123740A (en) * 2003-10-14 2005-05-12 Fujitsu Media Device Kk High frequency switch module
US7471930B2 (en) 2004-10-28 2008-12-30 Tdk Corporation High frequency module
US7650120B2 (en) 2004-10-28 2010-01-19 Tdk Corporation High frequency module
US7565116B2 (en) 2004-11-15 2009-07-21 Tdk Corporation High frequency module
US7388453B2 (en) 2004-11-15 2008-06-17 Tdk Corporation High frequency module
JP2007143112A (en) * 2005-10-17 2007-06-07 Matsushita Electric Ind Co Ltd High-frequency switching circuit, semiconductor device and communication terminal apparatus
US7541860B2 (en) 2007-03-09 2009-06-02 Panasonic Corporation Current control circuit used for voltage booster circuit
JP2010288126A (en) * 2009-06-12 2010-12-24 Alps Electric Co Ltd Duplex transmission and reception unit
JP2014096792A (en) * 2012-11-09 2014-05-22 Taiwan Semiconductor Manufactuaring Co Ltd Switch circuit and method of operating switch circuit
US9374086B2 (en) 2012-11-09 2016-06-21 Taiwan Semiconductor Manufacturing Company, Ltd. Switch circuit and method of operating the switch circuit

Also Published As

Publication number Publication date
JP3801741B2 (en) 2006-07-26

Similar Documents

Publication Publication Date Title
US6653697B2 (en) High frequency switch circuit and communications terminal using the same
US5157291A (en) Switching circuit for selecting an output signal from plural input signals
US7020453B2 (en) High-frequency switch circuit and mobile telecommunications terminal device using the same
US6341216B1 (en) Transmitter-receiver circuit for radio communication and semiconductor integrated circuit device
JPH1155156A (en) Antenna switch semiconductor integrated circuit
US20010004204A1 (en) Electronic component for a switching power circuit
US6278910B1 (en) Compressor driving apparatus
KR20020070120A (en) Switch circuit device and compound semiconductor switch circuit device
US10560062B2 (en) Programmable biasing for pin diode drivers
KR100241204B1 (en) Gain control circuit and variable gain power amplifier using the same
US6822399B2 (en) Half-bridge circuit
US6255885B1 (en) Low voltage transistor biasing
US6714047B2 (en) Semiconductor integrated circuit
JP3630797B2 (en) Semiconductor device
EP0700165A2 (en) Portable transceiver
KR100582621B1 (en) Switching circuit device
US7515946B2 (en) Semiconductor device and control method for power saving
US8963583B2 (en) Voltage level converter and RF switching driver apparatus using the same
JP2005354279A (en) Semiconductor switch circuit
JP2000068807A (en) Antenna switch semiconductor integrated circuit
KR20010072040A (en) Integrated circuit (ic) switching power converter
JP2000295001A (en) High frequency change-over switch circuit ic
JP2002261593A (en) Compound semiconductor switching circuit
CN113452363A (en) Dynamic control conversion circuit
JP2002252234A (en) Compound semiconductor switching circuit device

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050304

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050802

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050908

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060418

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060426

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090512

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120512

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120512

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140512

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees