JP2005354279A

JP2005354279A - Semiconductor switch circuit

Info

Publication number: JP2005354279A
Application number: JP2004171269A
Authority: JP
Inventors: Yoshiyuki Tonami; 良幸利波
Original assignee: New Japan Radio Co Ltd
Current assignee: New Japan Radio Co Ltd
Priority date: 2004-06-09
Filing date: 2004-06-09
Publication date: 2005-12-22

Abstract

<P>PROBLEM TO BE SOLVED: To provide a small-sized semiconductor switch circuit with a high output and low distortion. <P>SOLUTION: When the switch circuit 101 brings a transmission circuit connection terminal 32 and an antenna 100 into a connection state, since an oscillation circuit 102 is activated by a signal from a decoder 52 and a DC voltage higher than a power supply voltage externally applied to a power supply terminal 35 is superimposed on the power supply voltage at a cathode side of a reverse flow prevention diode 3, a DC voltage of a DC generating circuit 103 is applied to the switch circuit 101 and the switch circuit 101 is operated at a voltage higher than that in a reception state so as to attain a high output and low distortion. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、移動体通信機器や高周波機器の高周波信号の切替を行う半導体スイッチに係り、特に、高出力、低歪化等の特性改善を図ったものに関する。 The present invention relates to a semiconductor switch for switching a high-frequency signal of a mobile communication device or a high-frequency device, and more particularly to a device that improves characteristics such as high output and low distortion.

従来の一般的な半導体スイッチ回路の構成としては、例えば、図４に示されたようなものが公知・周知となっている。
以下、同図を参照しつつこの従来回路について説明すれば、この半導体スイッチ回路は、半導体スイッチ６１と、デコーダ（図４においては「ＤＥＣ」と表記）６２とを主たる構成要素として構成されたものとなっている。
半導体スイッチ６１は、デコーダ６２からのスイッチ制御電圧に応じて、送信回路接続端子６４に接続された送信回路（図示せず）と受信回路接続端子６３に接続された受信回路（図示せず）を選択的にアンテナ６５に接続するようになっている。 As a configuration of a conventional general semiconductor switch circuit, for example, a configuration as shown in FIG. 4 is known and well known.
In the following, the conventional circuit will be described with reference to the figure. The semiconductor switch circuit is composed of a semiconductor switch 61 and a decoder (denoted as “DEC” in FIG. 4) 62 as main components. It has become.
The semiconductor switch 61 includes a transmission circuit (not shown) connected to the transmission circuit connection terminal 64 and a reception circuit (not shown) connected to the reception circuit connection terminal 63 according to the switch control voltage from the decoder 62. The antenna 65 is selectively connected.

デコーダ６２は、電源供給端子６７を介して外部から電源電圧が印加されると共に、切替信号入力端子６６を介して外部から切替信号が印加されるようになっており、この切替信号に応じて上述したように半導体スイッチ６１における切替に必要なスイッチ制御電圧を出力するように構成されたものとなっている。通常、このスイッチ制御電圧は、電源供給端子６７に印加される電源電圧以下とされている。
このような半導体スイッチ回路においては、特に、送信時に半導体スイッチ６１から発生する高周波や歪みの発生が問題となる。 The decoder 62 is applied with a power supply voltage from the outside via a power supply terminal 67 and a switching signal is applied from the outside via a switching signal input terminal 66. As described above, the switch control voltage necessary for switching in the semiconductor switch 61 is output. Normally, the switch control voltage is set to be equal to or lower than the power supply voltage applied to the power supply terminal 67.
In such a semiconductor switch circuit, in particular, generation of high frequency and distortion generated from the semiconductor switch 61 during transmission becomes a problem.

かかる問題を解決するための一つの方策としては、電源電圧を高くする、すなわち、換言すれば、スイッチ制御電圧を上げることが有効である。具体的に、電源電圧を上げるには、外部から供給される電源電圧を上げる方法と、ＭＯＳＩＣによるＤＣ−ＤＣコンバータを使用する方法があり、例えば、特許文献１等に開示されている。
また、発振器とその出力を整流する整流回路とから構成された直流電圧を発生する直流電圧発生手段を用いるようにした例もある（例えば、特許文献２参照）。さらに、高周波や歪み成分の改善を図る手段としては、半導体スイッチ６１であるＦＥＴ（電界効果トランジスタ）を多段接続することも有効である。 As one measure for solving such a problem, it is effective to increase the power supply voltage, that is, to increase the switch control voltage. Specifically, to increase the power supply voltage, there are a method of increasing the power supply voltage supplied from the outside and a method of using a DC-DC converter using a MOS IC, which are disclosed in, for example, Patent Document 1.
There is also an example in which a DC voltage generating means for generating a DC voltage composed of an oscillator and a rectifier circuit that rectifies the output is used (see, for example, Patent Document 2). Furthermore, as means for improving high frequency and distortion components, it is also effective to connect FETs (field effect transistors), which are the semiconductor switches 61, in multiple stages.

特開平１１−５５１５６号公報（第５−６頁、図１）JP-A-11-55156 (page 5-6, FIG. 1) 特開平９−２３２８８８号公報（第３頁、図１）Japanese Patent Laid-Open No. 9-232888 (page 3, FIG. 1)

しかしながら、移動体通信機器のような低電圧動作を必要とされるシステムにおいては、外部から供給される電源電圧を無闇に高くすることは現実的ではない。また、特許文献１に示されるようなＭＯＳ集積回路による発振回路を用いたＤＣ−ＤＣコンバータ回路は、一般的に発振周波数が数ＭＨｚ程度で、数μＦと非常に大きなキャパシタンスを内蔵するか、若しくは外付けする必要があり、小型化という点で問題があった。
また、特許文献２に示されるような回路構成では、発振器を常時動作させる必要があり、回路の低消費電力化という要請に応えることができない。さらに、ＦＥＴを多段接続するような構成は、チップサイズが大きくなり、ひいては、小型、低価格の実現が困難となるという問題があった。 However, in a system that requires a low voltage operation such as a mobile communication device, it is not realistic to increase the power supply voltage supplied from the outside without any problem. In addition, a DC-DC converter circuit using an oscillation circuit based on a MOS integrated circuit as disclosed in Patent Document 1 generally has an oscillation frequency of about several MHz and a very large capacitance of several μF, or There was a problem in terms of miniaturization because it was necessary to attach externally.
Further, in the circuit configuration as shown in Patent Document 2, it is necessary to always operate the oscillator, and it is impossible to meet the demand for reducing the power consumption of the circuit. Furthermore, the configuration in which the FETs are connected in multiple stages has a problem that the chip size becomes large, and as a result, it is difficult to realize a small size and a low price.

本発明は、上記実状に鑑みてなされたもので、小型で高出力、かつ、低歪みの半導体スイッチ回路を提供するものである。
本発明の他の目的は、外部から供給する電源電圧を高くすることなく、高出力で低歪みの半導体スイッチ回路を提供することにある。
本発明の他の目的は、従来に比して低消費電力で、高出力、かつ、低歪みの半導体スイッチ回路を提供することにある。
本発明の他の目的は、大きな容量のキャパシタを用いることなく、高出力で低歪みの半導体スイッチ回路を提供することにある。 The present invention has been made in view of the above circumstances, and provides a small, high output, low distortion semiconductor switch circuit.
Another object of the present invention is to provide a semiconductor switch circuit with high output and low distortion without increasing the power supply voltage supplied from the outside.
Another object of the present invention is to provide a semiconductor switch circuit with low power consumption, high output and low distortion as compared with the prior art.
Another object of the present invention is to provide a semiconductor switch circuit having a high output and a low distortion without using a capacitor having a large capacity.

上記本発明の目的を達成するため、本発明に係る半導体スイッチ回路は、
高周波信号の信号経路を切り替えるスイッチ回路と、
外部からの切替信号に応じて前記スイッチ回路の動作を制御するデコーダ回路と、
スリープ機能を有する発振回路と、
前記発振回路の出力から直流電圧を生成、出力するＤＣ発生回路とを具備し、
前記スイッチ回路を介して送信が行われる際に、前記ＤＣ発生回路の出力電圧が外部の電源回路から供給される電源電圧に重畳されるよう構成されてなるものである。 In order to achieve the above object of the present invention, a semiconductor switch circuit according to the present invention includes:
A switch circuit for switching the signal path of the high-frequency signal;
A decoder circuit that controls the operation of the switch circuit in response to an external switching signal;
An oscillation circuit having a sleep function;
A DC generation circuit that generates and outputs a DC voltage from the output of the oscillation circuit;
When transmission is performed via the switch circuit, the output voltage of the DC generation circuit is superimposed on the power supply voltage supplied from the external power supply circuit.

本発明によれば、送信回路とアンテナが接続される場合にのみ、発振回路の出力信号からＤＣ発生回路を用いて外部からの電源電圧より高い直流電圧を得、外部からの電源電圧に代えて供給されるような構成とすることにより、半導体スイッチが電源電圧より高い電圧で制御されるため、外部からの電源電圧を高くすることなく、高出力、低歪み動作を実現することができるという効果を奏するものである。
また、従来回路と異なり、ＤＣ−ＤＣコンバータを用いることなく必要な高い電圧を得ることができる構成としたので、ＤＣ−ＤＣコンバータで必要とされたような非常に大きなキャパシタが不要となり、従来に比してより小型の半導体スイッチ回路を提供することができるという効果を奏するものである。
さらに、発振回路は送信時のみ動作するようにし、受信時における発振器の電力消費が生じないようにすると共に、他の回路部分は、受信時には外部からの電源電圧で動作するようにしたので、従来回路に比して低消費電力の半導体スイッチ回路を提供することができるという効果を奏するものである。 According to the present invention, only when the transmission circuit and the antenna are connected, a DC voltage higher than the external power supply voltage is obtained from the output signal of the oscillation circuit using the DC generation circuit, and the external power supply voltage is substituted. By adopting such a configuration, the semiconductor switch is controlled at a voltage higher than the power supply voltage, so that it is possible to achieve high output and low distortion operation without increasing the external power supply voltage. It plays.
In addition, unlike the conventional circuit, since it has a configuration capable of obtaining a necessary high voltage without using a DC-DC converter, a very large capacitor as required in the DC-DC converter is not necessary, In comparison, it is possible to provide a smaller semiconductor switch circuit.
Furthermore, the oscillation circuit is operated only at the time of transmission, and the power consumption of the oscillator at the time of reception is not generated, and other circuit parts are operated by an external power supply voltage at the time of reception. As a result, it is possible to provide a semiconductor switch circuit that consumes less power than a circuit.

以下、本発明の実施の形態について、図１乃至図３を参照しつつ説明する。
なお、以下に説明する部材、配置等は本発明を限定するものではなく、本発明の趣旨の範囲内で種々改変することができるものである。
最初に、本発明の実施の形態における半導体スイッチ回路の基本構成について、図１を参照しつつ説明する。
本発明の実施の形態における半導体スイッチ回路は、スイッチ回路１０１と、発振回路（図１においては「ＯＳＣ」と表記）１０２と、ＤＣ発生回路（図１においては「ＤＣ−ＧＥＮ」と表記）１０３とを主たる構成要素として構成されたものとなっている。 Hereinafter, embodiments of the present invention will be described with reference to FIGS. 1 to 3.
The members and arrangements described below do not limit the present invention and can be variously modified within the scope of the gist of the present invention.
First, the basic configuration of the semiconductor switch circuit according to the embodiment of the present invention will be described with reference to FIG.
A semiconductor switch circuit according to an embodiment of the present invention includes a switch circuit 101, an oscillation circuit (indicated as “OSC” in FIG. 1) 102, and a DC generation circuit (indicated as “DC-GEN” in FIG. 1) 103. And are configured as main components.

スイッチ回路１０１は、半導体スイッチ５１と、この半導体スイッチ５１の動作を外部から切替信号入力端子３４を介して入力される切替信号に基づいて制御するデコーダ（図１においては「ＤＥＣ」と表記）５２とを有してなるもので、その基本的構成は、公知・周知のものと同様である。
本発明の実施の形態における半導体スイッチ５１は、１回路２接点のスイッチ（単極双投スイッチ）として機能するものとなっており、共通端子５１ａがアンテナ１００に、第１の回路接点５１ｂが受信回路接続端子３１に、第２の回路接点５１ｃが送信回路接続端子３２に、それぞれ接続されたものとなっている。なお、受信回路接続端子３１には、図示されない受信回路が、送信回路接続端子３２には、図示されない送信回路が、それぞれ接続されるものとなっている。 The switch circuit 101 includes a semiconductor switch 51 and a decoder (denoted as “DEC” in FIG. 1) 52 that controls the operation of the semiconductor switch 51 based on a switching signal input from the outside via the switching signal input terminal 34. The basic configuration is the same as known and known ones.
The semiconductor switch 51 according to the embodiment of the present invention functions as a single-circuit double-contact switch (single-pole double-throw switch), and the common terminal 51a is received by the antenna 100 and the first circuit contact 51b is received. A second circuit contact 51c is connected to the circuit connection terminal 31 and a transmission circuit connection terminal 32, respectively. A reception circuit (not shown) is connected to the reception circuit connection terminal 31 and a transmission circuit (not shown) is connected to the transmission circuit connection terminal 32, respectively.

また、本発明の実施の形態におけるスイッチ回路１０１は、電源供給端子３５に図示されない外部の電源回路から印加される電源電圧が、逆流防止用ダイオード３を介して供給されるようになっている。すなわち、逆流防止用ダイオード３は、そのアノードが電源供給端子３５に、カソードがスイッチ回路１０１の電源ライン（図示せず）となるように設けられている。この逆流防止用ダイオード３は、後述するＤＣ発生回路１０３からの電流が、外部の電源回路側へ流れ込むことを阻止するためのものである。 In the switch circuit 101 according to the embodiment of the present invention, a power supply voltage applied from an external power supply circuit (not shown) to the power supply terminal 35 is supplied via the backflow prevention diode 3. That is, the backflow prevention diode 3 is provided such that its anode serves as the power supply terminal 35 and its cathode serves as the power supply line (not shown) of the switch circuit 101. The backflow prevention diode 3 is for preventing a current from a DC generation circuit 103 described later from flowing into the external power supply circuit side.

発振回路１０２は、スイッチ回路１０１のデコーダ５２からの制御信号に応じて、その動作が定まるいわゆるスリープ機能を有してなる所定の周波数信号を出力するよう構成されてなるものである。
ＤＣ発生回路１０３は、発振回路１０２の出力信号を直流電圧に変換、出力するよう構成されてなるもので、その出力段は、先の逆流防止用ダイオード３のカソードに接続されて、外部から供給される電源電圧にＤＣ発生回路１０３の出力電圧が重畳されるようになっている。このＤＣ発生回路１０３は、電源供給端子３５に外部から供給される電源電圧より高い電圧を発生、出力するようになっている。 The oscillation circuit 102 is configured to output a predetermined frequency signal having a so-called sleep function whose operation is determined in accordance with a control signal from the decoder 52 of the switch circuit 101.
The DC generation circuit 103 is configured to convert and output the output signal of the oscillation circuit 102 to a DC voltage, and its output stage is connected to the cathode of the backflow prevention diode 3 and supplied from the outside. The output voltage of the DC generation circuit 103 is superimposed on the power supply voltage. The DC generation circuit 103 generates and outputs a voltage higher than the power supply voltage supplied from the outside to the power supply terminal 35.

かかる構成における動作について説明すれば、まず、スイッチ回路１０１により、図示されない送信回路がアンテナ１００に接続されるべく所定の切替信号が切替信号入力端子３４へ入力されると、デコーダ５２からは、その所定の切替信号に応じたスイッチ制御信号が半導体スイッチ５１へ出力されることとなる。その結果、半導体スイッチ５１においては、第２の回路接点５１ｃと共通端子５１ａ間が閉成されて、送信回路とアンテナ１００とが半導体スイッチ５１を介して接続された状態となる。 The operation in such a configuration will be described. First, when the switch circuit 101 inputs a predetermined switching signal to the switching signal input terminal 34 so that a transmission circuit (not shown) is connected to the antenna 100, the decoder 52 A switch control signal corresponding to a predetermined switching signal is output to the semiconductor switch 51. As a result, in the semiconductor switch 51, the second circuit contact 51 c and the common terminal 51 a are closed, and the transmission circuit and the antenna 100 are connected via the semiconductor switch 51.

このとき同時に、デコーダ５２から発振回路１０２に対して発振回路１０２を非スリープ状態（発振状態）とすべく所定の信号が出力され、発振回路１０２は、所定周波数の信号を発振、出力する。その結果、ＤＣ発生回路１０３からは、所定の電圧Ｖ１が出力されることとなる。ここで、この所定の電圧Ｖ１は、電源供給端子３５に外部から印加される電源電圧ＶDDより大（Ｖ１＞ＶDD）となるように設定されているものである。
そのため、逆流防止用ダイオード３は、非導通状態とされて、スイッチ回路１０１には、所定の電圧Ｖ１が供給されることとなり、デコーダ５２から半導体スイッチ５１へ出力される論理値Ｈｉｇｈに対応するスイッチ制御信号は、ほぼ電圧Ｖ１の大きさとなる。 At the same time, a predetermined signal is output from the decoder 52 to the oscillation circuit 102 to put the oscillation circuit 102 into a non-sleep state (oscillation state), and the oscillation circuit 102 oscillates and outputs a signal having a predetermined frequency. As a result, a predetermined voltage V1 is output from the DC generation circuit 103. Here, the predetermined voltage V1 is set so as to be larger than the power supply voltage VDD applied to the power supply terminal 35 from the outside (V1> VDD).
Therefore, the backflow prevention diode 3 is turned off, and the switch circuit 101 is supplied with the predetermined voltage V 1, and the switch corresponding to the logical value High output from the decoder 52 to the semiconductor switch 51. The control signal is approximately at the voltage V1.

一方、スイッチ回路１０１により、図示されない受信回路がアンテナ１００に接続されるべく所定の切替信号が切替信号入力端子３４へ入力されると、その所定の切替信号に応じたスイッチ制御信号がデコーダ５２から半導体スイッチ５１へ出力されることとなる。その結果、半導体スイッチ５１においては、第１の回路接点５１ｂと共通端子５１ａ間が閉成されて、受信回路とアンテナ１００とが半導体スイッチ５１を介して接続された状態となる。
このとき同時に、デコーダ５２から発振回路１０２に対しては、発振回路１０２をスリープ状態（非動作状態）とすべく所定の信号が出力され、発振回路１０２は動作停止状態となり、そのため、ＤＣ発生回路１０３の出力電圧は零Ｖとなる。
したがって、逆流防止用ダイオード３は導通状態となり、スイッチ回路１０１には、外部からの電源電圧ＶDDが供給されることとなり、デコーダ５２から半導体スイッチ５１へ出力される論理値Ｈｉｇｈに対応するスイッチ制御信号は、ほぼ電圧ＶDDの大きさとなる。 On the other hand, when a predetermined switching signal is input to the switching signal input terminal 34 so that a receiving circuit (not shown) is connected to the antenna 100 by the switch circuit 101, a switch control signal corresponding to the predetermined switching signal is sent from the decoder 52. It is output to the semiconductor switch 51. As a result, in the semiconductor switch 51, the first circuit contact 51b and the common terminal 51a are closed, and the receiving circuit and the antenna 100 are connected via the semiconductor switch 51.
At the same time, a predetermined signal is output from the decoder 52 to the oscillation circuit 102 to put the oscillation circuit 102 into a sleep state (non-operation state), and the oscillation circuit 102 is in an operation stop state. The output voltage of 103 becomes zero V.
Therefore, the backflow prevention diode 3 is turned on, and the switch circuit 101 is supplied with the power supply voltage VDD from the outside. The switch control signal corresponding to the logical value High output from the decoder 52 to the semiconductor switch 51 is supplied. Is approximately equal to the voltage VDD.

図２には、より具体的な回路構成例が示されており、以下、同図を参照しつつ具体回路構成例について説明する。なお、図１に示された構成要素と同一の構成要素については、同一の符号を付して、その詳細な説明を省略し、以下、異なる点を中心に説明する。
まず、半導体スイッチ５１は、第１及び第２の電界効果トランジスタ１，２を主たる構成要素として構成されたものとなっている。
具体的には、第１の電界効果トランジスタ１のドレイン（又はソース）が第１のＤＣカットキャパシタ１１を介して受信回路接続端子３１に、第２の電界効果トランジスタ２のドレイン（又はソース）が第２のＤＣカットキャパシタ１２を介して送信回路接続端子３２に、それぞれ接続される一方、第１及び第２の電界効果トランジスタ１，２のソース（又はドレイン）は、第３のＤＣカットキャパシタ１３を介してアンテナ接続端子３３に接続されたものとなっている。 FIG. 2 shows a more specific circuit configuration example. Hereinafter, a specific circuit configuration example will be described with reference to FIG. The same components as those shown in FIG. 1 are denoted by the same reference numerals, detailed description thereof is omitted, and different points will be mainly described below.
First, the semiconductor switch 51 is configured with the first and second field effect transistors 1 and 2 as main components.
Specifically, the drain (or source) of the first field effect transistor 1 is connected to the receiving circuit connection terminal 31 via the first DC cut capacitor 11, and the drain (or source) of the second field effect transistor 2 is connected. While being connected to the transmission circuit connection terminal 32 via the second DC cut capacitor 12, the sources (or drains) of the first and second field effect transistors 1 and 2 are connected to the third DC cut capacitor 13. It is connected to the antenna connection terminal 33 via

また、第１の電界効果トランジスタ１のドレイン・ソース間には、第１のドレイン・ソース間抵抗器２１が、第２の電界効果トランジスタ２のドレイン・ソース間には、第２のドレイン・ソース間抵抗器２２が、それぞれ接続されている。
そして、第１の電界効果トランジスタ１のゲートは、第１のゲート抵抗器２３を介して第１のデコーダ接続端子３６に接続されており、この第１のデコーダ接続端子３６は、デコーダ５２の所定の出力端子に接続されている。
また、第２の電界効果トランジスタ２のゲートは、第２のゲート抵抗器２４を介して第２のデコーダ接続端子３７に接続されており、この第２のデコーダ接続端子３７は、デコーダ５２の所定の出力端子に接続されている。 A first drain-source resistor 21 is provided between the drain and source of the first field effect transistor 1, and a second drain-source is provided between the drain and source of the second field effect transistor 2. The inter-resistors 22 are connected to each other.
The gate of the first field effect transistor 1 is connected to the first decoder connection terminal 36 via the first gate resistor 23, and the first decoder connection terminal 36 is connected to the predetermined decoder 52. Is connected to the output terminal.
The gate of the second field effect transistor 2 is connected to the second decoder connection terminal 37 via the second gate resistor 24, and the second decoder connection terminal 37 is connected to a predetermined decoder 52. Is connected to the output terminal.

発振回路１０２には、第３のデコーダ接続端子３８を介してデコーダ５２からの制御信号が入力されるようになっている。
一方、ＤＣ発生回路１０３は、倍電圧整流回路４１と平滑回路４２とから構成されたものとなっている。
倍電圧整流回路４１は、第１のコンデンサ１４の一端が発振回路１０２の出力段に接続される一方、他端は第１のダイオード４のカソード及び第２のダイオード５のアノードに接続されている。そして、第１のダイオード４のアノードはアースに接続される一方、第２のダイオード５のカソードは、次述する平滑回路４２の入力段に接続されると共に、第２のコンデンサ１５を介してアースに接続されるようになっている。 A control signal from the decoder 52 is input to the oscillation circuit 102 via the third decoder connection terminal 38.
On the other hand, the DC generation circuit 103 includes a voltage doubler rectifier circuit 41 and a smoothing circuit 42.
In the voltage doubler rectifier circuit 41, one end of the first capacitor 14 is connected to the output stage of the oscillation circuit 102, and the other end is connected to the cathode of the first diode 4 and the anode of the second diode 5. . The anode of the first diode 4 is connected to the ground, while the cathode of the second diode 5 is connected to the input stage of the smoothing circuit 42 described below, and is grounded via the second capacitor 15. To be connected to.

平滑回路４２は、第１の抵抗器２５の一端が上述した倍電圧整流回路４１の出力段、すなわち、第２のダイオード５のカソードと第２のコンデンサ１５の接続点に接続される一方、他端は、ＤＣ出力端子３９に接続されると共に、第３のコンデンサ１６を介してアースに接続されたものとなっている。そして、このＤＣ出力端子３９は、逆流防止用ダイオード３のカソードに接続されたものとなっている。 In the smoothing circuit 42, one end of the first resistor 25 is connected to the output stage of the voltage doubler rectifier circuit 41 described above, that is, the connection point between the cathode of the second diode 5 and the second capacitor 15. The end is connected to the DC output terminal 39 and connected to the ground via the third capacitor 16. The DC output terminal 39 is connected to the cathode of the backflow preventing diode 3.

次に、上記構成における動作について説明する。なお、基本的な動作は、図１に示された基本構成で説明したものと変わることろがないので、概括的に説明することとする。
まず、送信回路（図示せず）がアンテナ接続端子３３に接続される場合（送信時）には、外部からの所定の切替信号に基づいてデコーダ５２により、第２の電界効果トランジスタ２が導通状態とされる一方、第１の電界効果トランジスタ１は非導通状態とされることとなる。
この場合、同時にデコーダ５２からは、発振回路１０２に対して所定の信号が出力されて、発振回路１０２からは所定周波数の信号が倍電圧整流回路４１へ出力されることとなる。そして、倍電圧整流回路４１からは、発振回路１０２の出力信号の電圧の２倍の電圧が出力され、平滑回路４２により平滑化されて直流電圧Ｖ１として逆流防止用ダイオード３のカソード側に印加される。 Next, the operation in the above configuration will be described. The basic operation is the same as that described in the basic configuration shown in FIG. 1, and will be described generally.
First, when a transmission circuit (not shown) is connected to the antenna connection terminal 33 (during transmission), the second field effect transistor 2 is turned on by the decoder 52 based on a predetermined switching signal from the outside. On the other hand, the first field effect transistor 1 is turned off.
In this case, at the same time, a predetermined signal is output from the decoder 52 to the oscillation circuit 102, and a signal having a predetermined frequency is output from the oscillation circuit 102 to the voltage doubler rectifier circuit 41. The voltage doubler rectifier circuit 41 outputs a voltage twice the voltage of the output signal of the oscillation circuit 102, is smoothed by the smoothing circuit 42, and is applied to the cathode side of the backflow prevention diode 3 as a DC voltage V1. The

この直流電圧Ｖ１は、逆流防止用ダイオード３のアノードに外部から印加される電源電圧ＶDDより大きく設定されているため、デコーダ５２に対して直流電圧Ｖ１が供給されることとなる。
そのため、デコーダ５２により導通状態とされる第２の電界効果トランジスタ２のゲートに対しては、第２のデコーダ接続端子３７を介してＶ(H)≒Ｖ１が印加されることとなる一方、非導通状態とされる第１の電界効果トランジスタ１のゲートには、第１のデコーダ接続端子３６を介してＶ(L)≒０の電圧とされるようになっている。 Since the DC voltage V1 is set to be larger than the power supply voltage VDD applied from the outside to the anode of the backflow preventing diode 3, the DC voltage V1 is supplied to the decoder 52.
For this reason, V (H) ≈V1 is applied to the gate of the second field effect transistor 2 rendered conductive by the decoder 52 via the second decoder connection terminal 37. A voltage of V (L) ≈0 is applied to the gate of the first field effect transistor 1 to be in a conductive state via the first decoder connection terminal 36.

一方、受信回路（図示せず）がアンテナ接続端子３３に接続される場合（受信時）には、デコーダ５２により、第１の電界効果トランジスタ１が導通状態とされる一方、第２の電界効果トランジスタ２は、非導通状態とされることとなる。
この受信状態の場合、発振回路１０２はデコーダ５２からの制御信号により非動作状態となるた、ＤＣ発生回路１０３による逆流防止用ダイオード３のカソードへの直流電圧の印加は停止されることとなる。したがって、デコーダ５２へは、外部からの電源電圧ＶDDが供給され、その結果、導通状態とされる第１の電界効果トランジスタ１のゲートに対しては、第１のデコーダ接続端子３６を介してＶ(H)≒ＶDDが印加されることとなる一方、非導通状態とされる第２の電界効果トランジスタ２のゲートには、第２のデコーダ接続端子３７を介してＶ(L)≒０の電圧とされるようになっている。 On the other hand, when a receiving circuit (not shown) is connected to the antenna connection terminal 33 (during reception), the first field effect transistor 1 is turned on by the decoder 52 while the second field effect is set. The transistor 2 is turned off.
In this reception state, the oscillation circuit 102 is deactivated by the control signal from the decoder 52, and the application of the DC voltage to the cathode of the backflow prevention diode 3 by the DC generation circuit 103 is stopped. Therefore, the power supply voltage VDD from the outside is supplied to the decoder 52, and as a result, the gate of the first field effect transistor 1 which is rendered conductive is connected to the decoder 52 via the first decoder connection terminal 36. While (H) ≈VDD is applied, the voltage of V (L) ≈0 is applied to the gate of the second field effect transistor 2 which is turned off through the second decoder connection terminal 37. It is supposed to be.

このように、送信時には、外部から供給される電源電圧ＶDDよりも高い電圧Ｖ１がスイッチ回路１０１の半導体スイッチ５１を構成する第１及び第２の電界効果トランジスタ１，２に供給されるために、電源電圧ＶDDが印加される場合に比して、高出力、低歪みでの動作が得られることとなる。一方、受信時は、送信時と比べて半導体スイッチ５１を通過する電力は非常に小さいため、送信時のような高出力、低歪みは要求されず、そのため、デコーダから半導体スイッチ５１へ印加される電圧を送信時のように高くする必要はない。
上述の構成において、倍電圧整流回路４１と平滑回路４２は高いインピーダンスで動作させることにより、キャパシタンスを半導体上に容易に形成することができる小さい値のものとすることが可能となる。 Thus, at the time of transmission, since the voltage V1 higher than the power supply voltage VDD supplied from the outside is supplied to the first and second field effect transistors 1 and 2 constituting the semiconductor switch 51 of the switch circuit 101, As compared with the case where the power supply voltage VDD is applied, an operation with high output and low distortion can be obtained. On the other hand, at the time of reception, the power passing through the semiconductor switch 51 is very small compared to that at the time of transmission. Therefore, high output and low distortion as in the case of transmission are not required. There is no need to increase the voltage as during transmission.
In the above-described configuration, the voltage doubler rectifier circuit 41 and the smoothing circuit 42 are operated with high impedance, so that the capacitance can be set to a small value that can be easily formed on the semiconductor.

図３には、本発明の実施の形態における半導体スイッチ回路の損失特性が従来回路の損失特性と共に示されており、以下、同図について説明する。
まず、同図において、横軸は入力電力Ｐｉｎ（ｄＢｍ）を、縦軸は挿入損失Ｌｏｓｓを、それぞれ表している。また、同図において、実線の特性線は、本発明の実施の形態における半導体スイッチ回路の特性を、点線の特性線は、従来回路の特性を、それぞれ示している。
同図によれば、従来回路では入力電力が約２７ｄＢｍ付近から挿入損失が急増しているのに対して、本発明の実施の形態における半導体スイッチ回路の場合は、入力電力が約３０ｄＢｍを越える付近から徐々に挿入損失が増加しており、挿入損失の改善が確実になされていることが確認できるものとなっている。 FIG. 3 shows the loss characteristics of the semiconductor switch circuit according to the embodiment of the present invention, together with the loss characteristics of the conventional circuit, which will be described below.
First, in the figure, the horizontal axis represents the input power Pin (dBm), and the vertical axis represents the insertion loss Loss. In the figure, the solid characteristic line indicates the characteristic of the semiconductor switch circuit according to the embodiment of the present invention, and the dotted characteristic line indicates the characteristic of the conventional circuit.
According to the figure, in the conventional circuit, the input power increases rapidly from about 27 dBm, whereas in the semiconductor switch circuit according to the embodiment of the present invention, the input power exceeds about 30 dBm. From this, the insertion loss gradually increases, and it can be confirmed that the insertion loss is reliably improved.

なお、本発明の実施の形態においては、半導体スイッチ５１が単極双投スイッチ（ＳＰＤＴ）で、一つのアンテナへ送受信回路を選択的に切り替える場合の例としてスイッチ素子として電界効果トランジスタを１段とした構成例を示したが、このような構成に限定される必要は無いことは勿論であり、本発明は、例えば、複数のアンテナや送受信経路に接続された複数の経路を有するスイッチ回路にも適用できるし、また、スイッチ素子として複数段の電界効果トランジスタを用いて構成された場合にも適用できるものである。
また、逆流防止用ダイオード３を高抵抗器に代えた構成としても良い。
さらに、上記構成の半導体スイッチ回路は、半導体基板上に集積化するのに好適である。 In the embodiment of the present invention, as an example in which the semiconductor switch 51 is a single pole double throw switch (SPDT) and the transmission / reception circuit is selectively switched to one antenna, a single field effect transistor is used as a switching element. However, it is needless to say that the present invention is not limited to such a configuration, and the present invention can be applied to, for example, a switch circuit having a plurality of paths connected to a plurality of antennas and transmission / reception paths. The present invention can be applied, and can also be applied to a case where a plurality of field effect transistors are used as switching elements.
The backflow prevention diode 3 may be replaced with a high resistor.
Furthermore, the semiconductor switch circuit having the above configuration is suitable for integration on a semiconductor substrate.

本発明の実施の形態における半導体スイッチ回路の基本構成例を示す構成図である。It is a block diagram which shows the basic structural example of the semiconductor switch circuit in embodiment of this invention. 本発明の実施の形態における半導体スイッチ回路の具体回路構成例を示す回路図である。It is a circuit diagram which shows the example of a specific circuit structure of the semiconductor switch circuit in embodiment of this invention. 本発明の実施の形態における半導体スイッチ回路の入力電力に対する挿入損失の変化特性を従来回路の特性と共に示す特性線図である。It is a characteristic diagram which shows the change characteristic of the insertion loss with respect to the input power of the semiconductor switch circuit in embodiment of this invention with the characteristic of the conventional circuit. 従来回路の一構成例を示す構成図である。It is a block diagram which shows one structural example of a conventional circuit.

Explanation of symbols

１…第１の電界効果トランジスタ
２…第２の電界効果トランジスタ
３…逆流防止用ダイオード
３４…切替信号入力端子
３５…電源供給端子
５１…半導体スイッチ
５２…デコーダ
１０１…スイッチ回路
１０２…発振回路
１０３…ＤＣ発生回路 DESCRIPTION OF SYMBOLS 1 ... 1st field effect transistor 2 ... 2nd field effect transistor 3 ... Backflow prevention diode 34 ... Switching signal input terminal 35 ... Power supply terminal 51 ... Semiconductor switch 52 ... Decoder 101 ... Switch circuit 102 ... Oscillator circuit 103 ... DC generator circuit

Claims

A switch circuit for switching the signal path of the high-frequency signal;
An oscillation circuit having a sleeve function;
A DC generation circuit that generates and outputs a DC voltage from the output of the oscillation circuit;
A semiconductor switch circuit configured to superimpose an output voltage of the DC generation circuit on a power supply voltage supplied from an external power supply circuit when transmission is performed via the switch circuit.

2. The power supply voltage supplied from the outside is configured to be supplied through a diode or a resistor that prevents an output current of the DC generation circuit from flowing into the power supply circuit. The semiconductor switch circuit of description.

2. The semiconductor switch circuit according to claim 1, wherein the oscillation circuit is configured to stop its operation at the time of reception.

The switch circuit comprises a semiconductor switch and a decoder that controls the operation of the semiconductor switch according to a switching signal from the outside,
2. The semiconductor switch circuit according to claim 1, wherein the oscillation circuit is configured such that start and stop of its operation are controlled in accordance with a signal output from the decoder circuit.