JPH1154763A - Semiconductor device, light valve device, and projector - Google Patents

Semiconductor device, light valve device, and projector

Info

Publication number
JPH1154763A
JPH1154763A JP10148118A JP14811898A JPH1154763A JP H1154763 A JPH1154763 A JP H1154763A JP 10148118 A JP10148118 A JP 10148118A JP 14811898 A JP14811898 A JP 14811898A JP H1154763 A JPH1154763 A JP H1154763A
Authority
JP
Japan
Prior art keywords
driving
substrate
light valve
valve device
single crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10148118A
Other languages
Japanese (ja)
Other versions
JP2958474B2 (en
Inventor
Yutaka Hayashi
豊 林
Masaaki Kamiya
昌明 神谷
Yoshikazu Kojima
芳和 小島
Hiroaki Takasu
博昭 鷹巣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
Agency of Industrial Science and Technology
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agency of Industrial Science and Technology, Seiko Instruments Inc filed Critical Agency of Industrial Science and Technology
Priority to JP14811898A priority Critical patent/JP2958474B2/en
Publication of JPH1154763A publication Critical patent/JPH1154763A/en
Application granted granted Critical
Publication of JP2958474B2 publication Critical patent/JP2958474B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To enable extremely high pixel density, by using a substrate having at least multiple structure composed of an insulating carrier layer and a silicon semiconductor single crystal thin film layer formed on it. SOLUTION: For example, a light valve device is composed of a driving substrate 1, an opposite substrate 8 arranged in opposition to the driving substrate 1, and electro-optical substance layers, for example, a liquid crystal layer 9 arranged between the driving substrate 1 and the opposite substrate 8. The driving substrate 1 has an at least double-layer structure composed of a carrier layer 2 made out of quartz glass, and a single crystalline silicon semiconductor film layer 3 having a crystal orientation of <100> 0.0±1.0 deg.. A driving circuit is composed of an integrated circuit formed in this single crystal silicon semiconductor film layer 3. And each pixel electrode 12 formed in the pixel regions 5 integrated circuit chips 4 acts on the liquid crystal layer 9 excited selectively by the conduction of a transistor element connected to the electrode, controls its light transmitting property, and functions as a light valve.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は直視型表示装置や投
影型表示装置等に用いられる平板型光弁装置に関する。
より詳しくは、半導体薄膜に駆動回路が形成された集積
回路基板を液晶パネルとして一体的に組み込んだ光弁装
置例えばアクティブマトリクス装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a flat light valve device used for a direct-view display device, a projection display device and the like.
More specifically, the present invention relates to a light valve device, for example, an active matrix device in which an integrated circuit substrate having a drive circuit formed on a semiconductor thin film is integrally incorporated as a liquid crystal panel.

【0002】[0002]

【従来の技術】アクティブマトリクス装置の原理は至っ
て簡単であり、各画素にスイッチ素子を設け、特定の画
素を選択する場合には対応するスイッチ素子を導通さ
せ、非選択時においてはスイッチ素子を非導通状態にし
ておくものである。このスイッチ素子は液晶パネルを構
成するガラス基板上に形成されている。従ってスイッチ
素子の薄膜化技術が重要である。この素子として通常薄
膜トランジスタが用いられている。
2. Description of the Related Art The principle of an active matrix device is extremely simple. A switching element is provided for each pixel, and when a specific pixel is selected, the corresponding switching element is turned on. It is to be in a conductive state. This switch element is formed on a glass substrate constituting a liquid crystal panel. Therefore, the technology for thinning the switch element is important. Usually, a thin film transistor is used as this element.

【0003】従来、アクティブマトリクス装置において
は薄膜トランジスタはガラス基板上に堆積された非晶質
シリコン薄膜あるいは多結晶シリコン薄膜の表面に形成
されていた。これら非晶質シリコン薄膜及び多結晶シリ
コン薄膜は化学気相成長法を用いてガラス基板上に容易
に堆積できるので比較的大画面のアクティブマトリクス
装置を製造するのに適している。非晶質あるいは多結晶
シリコン薄膜に形成されるトランジスタ素子は一般に電
界効果絶縁ゲート型のものである。現在、非晶質シリコ
ン薄膜を用いたアクティブマトリクス液晶装置では3イ
ンチから10インチ程度の面積のものが商業的に生産され
ている。非晶質シリコン薄膜は250℃以下の低温で形
成できるため大面積液晶パネルに適している。又、多結
晶シリコン薄膜は600℃前後の温度で形成され、それ
を用いたアクティブマトリクス液晶装置では現在2イン
チ程度の小型液晶パネルが商業的に生産されている。
Conventionally, in an active matrix device, a thin film transistor has been formed on the surface of an amorphous silicon thin film or a polycrystalline silicon thin film deposited on a glass substrate. Since these amorphous silicon thin films and polycrystalline silicon thin films can be easily deposited on a glass substrate by using a chemical vapor deposition method, they are suitable for manufacturing an active matrix device having a relatively large screen. A transistor element formed on an amorphous or polycrystalline silicon thin film is generally of a field effect insulated gate type. At present, an active matrix liquid crystal device using an amorphous silicon thin film having an area of about 3 to 10 inches is commercially produced. Since the amorphous silicon thin film can be formed at a low temperature of 250 ° C. or less, it is suitable for a large-area liquid crystal panel. The polycrystalline silicon thin film is formed at a temperature of about 600 ° C., and a small liquid crystal panel of about 2 inches is currently commercially produced in an active matrix liquid crystal device using the thin film.

【0004】[0004]

【発明が解決しようとする課題】従来の非晶質シリコン
薄膜あるいは多結晶シリコン薄膜を用いたアクティブマ
トリクス装置は比較的大面積の画像面を必要とする直視
型表示装置に適している一方、装置の微細化及び画素の
高密度化には必ずしも適していない。最近、直視型表示
装置とは別に、微細化された高密度の画素を有する超小
型表示装置あるいは光弁装置に対する要求が高まってき
ている。かかる超小型光弁装置は例えば投影型画像装置
の一次画像形成面として利用され、投影型のハイビジョ
ンテレビとして応用可能である。微細半導体製造技術を
用いることにより1μオーダの画素寸法を有し全体とし
ても数cm程度の寸法を有する超小型光弁装置が可能と
なる。 しかしながら、従来の非晶質あるいは多結晶シ
リコン薄膜を用いた場合には、微細化していても、アモ
ルファスは動作スピードの点で、多結晶は特性のバラつ
きの点で利点が少ない。例えば、非晶質シリコン薄膜の
場合にはその移動度が単結晶の1/100程度しかない
ので、微細化して高速化するのに対しては有利でない。
又、多結晶シリコン薄膜の場合には、キャリア移動度を
大きくするためには結晶粒子の大きさをμm程度とする
必要があったため、必然的に、薄膜素子を微細化するこ
とより特性が大きくバラつくことになる。以上に述べた
ように、従来の非晶質又は多結晶シリコン薄膜を用いた
アクティブマトリクス表示装置においては、通常の半導
体集積回路素子と同程度の集積密度及び情報伝達速度を
実現することが極めて困難であるという問題点があっ
た。
A conventional active matrix device using an amorphous silicon thin film or a polycrystalline silicon thin film is suitable for a direct-view type display device requiring a relatively large area image surface. However, it is not necessarily suitable for miniaturization and high density of pixels. In recent years, there has been an increasing demand for microminiature display devices or light valve devices having miniaturized high-density pixels, separately from direct-view display devices. Such a micro light valve device is used, for example, as a primary image forming surface of a projection type image device, and can be applied as a projection type high vision television. By using the fine semiconductor manufacturing technology, it becomes possible to provide an ultra-small light valve device having a pixel size of the order of 1 μm and a size of about several cm as a whole. However, when a conventional amorphous or polycrystalline silicon thin film is used, even if it is miniaturized, amorphous has little advantage in terms of operation speed and polycrystal has little advantage in terms of variation in characteristics. For example, in the case of an amorphous silicon thin film, the mobility is only about 1/100 of that of a single crystal, which is not advantageous for miniaturization and high speed.
Also, in the case of a polycrystalline silicon thin film, the size of crystal grains had to be about μm in order to increase the carrier mobility, so that the characteristics were inevitably increased by miniaturizing the thin film element. It will vary. As described above, in an active matrix display device using a conventional amorphous or polycrystalline silicon thin film, it is extremely difficult to achieve the same integration density and information transmission speed as a normal semiconductor integrated circuit device. There was a problem that it is.

【0005】上述した従来の技術の問題点に鑑み、本発
明は微細化されたアクティブマトリクス液晶装置等の光
弁装置を提供することを第1の目的とする。この目的を
達成するために、本発明においては電気絶縁性の担体層
とその上に形成されたシリコン半導体単結晶薄膜層から
なる多層構造を有する基板を用いて薄膜スイッチング素
子を形成するようにした。
[0005] In view of the above-mentioned problems of the prior art, it is a first object of the present invention to provide a light valve device such as a miniaturized active matrix liquid crystal device. In order to achieve this object, in the present invention, a thin film switching element is formed using a substrate having a multilayer structure composed of an electrically insulating carrier layer and a silicon semiconductor single crystal thin film layer formed thereon. .

【0006】ところで従来からかかる多層構造を有する
種々のタイプの半導体積層基板が知られている。いわゆ
るSOI基板と呼ばれているものである。SOI基板は
例えば絶縁物質からなる担体表面に化学気相成長法等を
用いて多結晶シリコン薄膜を堆積させた後、レーザビー
ム照射等により加熱処理を施し多結晶膜を再結晶化して
単結晶構造に転換して得られていた。しかしながら、一
般に多結晶の再結晶化により得られた単結晶は必ずしも
一様な結晶方位を有しておらず又格子欠陥密度が大きか
った。これらの理由により、従来の方法により製造され
たSOI基板に対してシリコン単結晶ウェハと同様に微
細化技術を適用することおよび均一な特性を多数集積す
ることが困難であった。この点に鑑み、本発明は半導体
製造プロセスで広く用いられているシリコン単結晶ウェ
ハと同程度の結晶方位の一様性及び低密度の格子欠陥を
有するシリコン半導体単結晶薄膜を用いて微細且つ高分
解能の光弁装置を提供することを第2の目的とする。
Incidentally, various types of semiconductor laminated substrates having such a multilayer structure have been conventionally known. This is a so-called SOI substrate. The SOI substrate has a single-crystal structure in which, for example, a polycrystalline silicon thin film is deposited on a carrier surface made of an insulating material by a chemical vapor deposition method or the like, and then subjected to heat treatment by laser beam irradiation or the like to recrystallize the polycrystalline film. Was obtained by converting to However, in general, a single crystal obtained by recrystallization of a polycrystal does not always have a uniform crystal orientation and has a large lattice defect density. For these reasons, it has been difficult to apply a miniaturization technique to an SOI substrate manufactured by a conventional method, similarly to a silicon single crystal wafer, and to integrate many uniform characteristics. In view of this point, the present invention uses a silicon semiconductor single crystal thin film having crystal orientation uniformity and low-density lattice defects similar to that of a silicon single crystal wafer widely used in a semiconductor manufacturing process. It is a second object to provide a light valve device with high resolution.

【0007】[0007]

【課題を解決するための手段】上述した第1及び第2の
目的を達成するために講じられた手段を図1に基づいて
説明する。図1(A)は本発明に用いられる基板1の平面
形状を示し、図1(B)は同じく断面構造を示す。図示す
るように、基板1は例えば直径6インチのウェハ形状を
有する。基板1は例えば石英からなる担体層2と、その
上に形成された例えばシリコンからなる単結晶薄膜層3
とで構成される二層構造(後に示すように一般には多層
構造)を有する。この基板1の単結晶薄膜層3に対して
微細化半導体製造技術を適用し、チップ区面毎に例えば
アクティブマトリクス装置の駆動回路及び画素電極を形
成する。
Means taken to achieve the above first and second objects will be described with reference to FIG. FIG. 1A shows a plan shape of a substrate 1 used in the present invention, and FIG. 1B shows a cross-sectional structure in the same manner. As shown, the substrate 1 has, for example, a wafer shape with a diameter of 6 inches. The substrate 1 includes a carrier layer 2 made of, for example, quartz, and a single crystal thin film layer 3 made of, for example, silicon formed thereon.
And a two-layer structure (generally a multilayer structure as described later). A miniaturized semiconductor manufacturing technique is applied to the single crystal thin film layer 3 of the substrate 1 to form, for example, a drive circuit and a pixel electrode of an active matrix device for each chip section.

【0008】図1(C)はこのようにして得られた集積回
路チップの拡大平面図である。図示するように、集積回
路チップ4は例えば一片1.5cmの長さを有し、従来
のアクティブマトリクス装置に比べると著しく小型化さ
れている。集積回路チップ4はマトリクス状に配列され
た微細な画素電極及び個々の画素電極に対応した絶縁ゲ
ート電界効果型トランジスタの形成された画素領域5
と、各トランジスタに対して画像信号を供給するための
駆動回路即ちXドライバが形成されたXドライバ領域6
と、各トランジスタ素子を線順次で走査するための走査
回路即ちYドライバの形成されたYドライバ領域7とを
有している。本発明によれば、非晶質薄膜あるいは多結
晶薄膜に比べてキャリア(日本語では「担体」)電荷移
動度が極めて大きい単結晶薄膜を用いているので、高速
応答性を要するX及びYドライバを画素領域と同一面上
に形成することができる。
FIG. 1C is an enlarged plan view of the integrated circuit chip thus obtained. As shown, the integrated circuit chip 4 has a length of, for example, 1.5 cm per piece, and is significantly smaller than a conventional active matrix device. The integrated circuit chip 4 has a pixel region 5 in which fine pixel electrodes arranged in a matrix and insulated gate field-effect transistors corresponding to individual pixel electrodes are formed.
A driver circuit for supplying an image signal to each transistor, that is, an X driver region 6 in which an X driver is formed.
And a scanning circuit for scanning each transistor element line-sequentially, that is, a Y driver area 7 in which a Y driver is formed. According to the present invention, a single crystal thin film having a carrier ("carrier" in Japanese) charge mobility that is extremely large as compared with an amorphous thin film or a polycrystalline thin film is used. Can be formed on the same plane as the pixel region.

【0009】図1(D)は上述した集積回路チップ4を用
いて組立られた超小型且つ超高密度のアクティブマトリ
クス型光弁装置を示す断面図である。図示するように、
光弁装置は集積回路チップ4に対して所定の間隙を介し
て対向配置された対向基板8と、該間隙に充填された電
気光学物質層例えば液晶層9とからなる。なお、集積回
路チップ4の表面には液晶層9に含まれる液晶分子を配
向ための配向膜10が被覆されている。集積回路チップ4
の画素領域5に形成された個々の画素電極はそれが接続
されたトランジスタ素子の導通により選択的に励起され
液晶層9に作用してその光透過特性を制御し光弁として
機能する。個々の画素電極はスペーサの厚さより大き
く、大きさは数μm程度までに小さくすることができる
ので極めて高精細なアクティブマトリクス液晶装置を得
ることができる。
FIG. 1D is a sectional view showing an ultra-small and ultra-high-density active matrix type light valve device assembled using the above-described integrated circuit chip 4. As shown
The light valve device includes an opposing substrate 8 disposed opposite to the integrated circuit chip 4 with a predetermined gap therebetween, and an electro-optical material layer, for example, a liquid crystal layer 9 filled in the gap. The surface of the integrated circuit chip 4 is covered with an alignment film 10 for aligning liquid crystal molecules contained in the liquid crystal layer 9. Integrated circuit chip 4
The individual pixel electrodes formed in the pixel region 5 are selectively excited by the conduction of the transistor element to which they are connected, act on the liquid crystal layer 9, control the light transmission characteristics thereof, and function as light valves. Since each pixel electrode is larger than the thickness of the spacer and the size can be reduced to about several μm, an extremely high-definition active matrix liquid crystal device can be obtained.

【0010】図1(E)は、図1(C)に示す画素領域5の
一部拡大平面図であり、1個の画素を示す。図1(E)は
同じく1個の画素の模式的断面図である。図示するよう
に、画素11は画素電極12と、画素電極12に接続され、そ
れを信号に応じて励起させる為のトランジスタ13と、該
トランジスタ13に信号を供給するための信号線14及び該
トランジスタ13を走査するための走査線15とから構成さ
れている。信号線14はXドライバに接続されており、走
査線15はYドライバ7に接続されている。トランジスタ
13は単結晶薄膜層3に形成されたドレイン領域、ソース
領域及び両者の間に形成されたチャネル領域、及びゲー
ト絶縁膜を介してチャネル領域の上に形成されたゲート
電極16とから構成されている。即ちトランジスタ13は絶
縁ゲート電界効果型である。ゲート電極16は走査線15の
一部から構成されており、ソース領域には画素電極12が
接続されており、ドレイン領域にはドレイン電極17が接
続されている。ドレイン電極17は信号線14の一部を構成
する。
FIG. 1E is a partially enlarged plan view of the pixel region 5 shown in FIG. 1C, and shows one pixel. FIG. 1E is a schematic sectional view of one pixel. As shown in the figure, a pixel 11 is connected to a pixel electrode 12, a pixel electrode 12, a transistor 13 for exciting the pixel electrode 12 according to a signal, a signal line 14 for supplying a signal to the transistor 13, and the transistor And a scanning line 15 for scanning 13. The signal line 14 is connected to the X driver, and the scanning line 15 is connected to the Y driver 7. Transistor
Reference numeral 13 denotes a drain region, a source region formed in the single crystal thin film layer 3, a channel region formed therebetween, and a gate electrode 16 formed on the channel region via a gate insulating film. I have. That is, the transistor 13 is an insulated gate field effect type. The gate electrode 16 is composed of a part of the scanning line 15, the source region is connected to the pixel electrode 12, and the drain region is connected to the drain electrode 17. The drain electrode 17 forms a part of the signal line 14.

【0011】上述したように、本発明によれば絶縁性の
担体層及びその上に形成されたシリコン半導体単結晶薄
膜層とからなる少なくともなる多層構造を有する基板を
用いており、且つ該シリコン半導体単結晶薄膜層はシリ
コン半導体単結晶バルクからなるウェハと同等の品質を
有している。従って、かかるシリコン半導体単結晶薄膜
層に微細化技術を駆使して画素電極及び画素を駆動する
スイッチング素子等を集積的に形成することができる。
この結果得られる集積回路チップは極めて高い画素密度
及び極めて小さい画素寸法を有しており、超小型高精細
の光弁装置例えばアクティブマトリクス液晶装置を構成
できる。
As described above, according to the present invention, a substrate having at least a multilayer structure composed of an insulating carrier layer and a silicon semiconductor single crystal thin film layer formed thereon is used. The single crystal thin film layer has the same quality as a wafer made of a silicon semiconductor single crystal bulk. Therefore, a pixel electrode, a switching element for driving the pixel, and the like can be integratedly formed on the silicon semiconductor single crystal thin film layer by making full use of the miniaturization technology.
The resulting integrated circuit chip has a very high pixel density and a very small pixel size, and can constitute a microminiature high-definition light valve device such as an active matrix liquid crystal device.

【0012】[0012]

【発明の実施の形態】以下図面を参照して本発明の好適
な実施例を詳細に説明する。図2は本発明にかかる光弁
装置の一実施例を示す模式的分解斜視図である。図示す
るように、光弁装置は駆動基板1と、該駆動基板に対向
配置された対向基板8と、該駆動基板1と該対向基板8
の間に配置された電気光学物質層例えば液晶層9とから
構成されている。駆動基板1には画素を規定する画素電
極あるいは駆動電極12と、所定の信号に応じて該駆動電
極12を励起するための駆動回路とが形成されている。駆
動基板1は石英ガラスからなる担体層2と単結晶シリコ
ン半導体膜層3とからなる少なくとも二層構造を有す
る。加えて、石英ガラス担体層2の裏面側には偏光板18
が接着されている。そして、駆動回路はこの単結晶シリ
コン半導体膜層3に形成された集積回路からなる。この
集積回路はマトリクス状に配置された複数の電界効果型
絶縁ゲートトランジスタ13を含んでいる。トランジスタ
13のソース電極は対応する画素電極12に接続されてお
り、同じくゲート電極は走査線に接続されており、同じ
くドレイン電極ば信号線14に接続されている。該集積回
路はさらにXドライバ6を含み列状の信号線14に接続さ
れている。さらに、Yドライバ7を含み行状の走査線15
に接続されている。又、対向基板8はガラス担体19と、
ガラス担体19の外側面に接着された偏光板20と、ガラス
担体19の内側面に形成された対向電極あるいは共通電極
21とから構成されている。なお、図では単結晶シリコン
半導体薄膜は一様に描かれているが、実際は図1(F)に
示すように一部残置した状態である。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Preferred embodiments of the present invention will be described below in detail with reference to the drawings. FIG. 2 is a schematic exploded perspective view showing one embodiment of the light valve device according to the present invention. As shown in the figure, the light valve device includes a driving substrate 1, an opposing substrate 8 disposed opposite to the driving substrate, the driving substrate 1 and the opposing substrate 8.
And an electro-optical material layer, for example, a liquid crystal layer 9 disposed therebetween. On the drive substrate 1, a pixel electrode or a drive electrode 12 for defining a pixel and a drive circuit for exciting the drive electrode 12 according to a predetermined signal are formed. The drive substrate 1 has at least a two-layer structure including a carrier layer 2 made of quartz glass and a single-crystal silicon semiconductor film layer 3. In addition, a polarizing plate 18 is provided on the back side of the quartz glass carrier layer 2.
Is glued. The drive circuit is formed of an integrated circuit formed on the single crystal silicon semiconductor film layer 3. This integrated circuit includes a plurality of field effect insulated gate transistors 13 arranged in a matrix. Transistor
The source electrode 13 is connected to the corresponding pixel electrode 12, the gate electrode is also connected to the scanning line, and the drain electrode is also connected to the signal line 14 if the drain electrode. The integrated circuit further includes an X driver 6 and is connected to a column-shaped signal line 14. Further, the Y-driver 7 includes a row of scanning lines 15.
It is connected to the. Further, the opposing substrate 8 has a glass carrier 19,
A polarizing plate 20 adhered to the outer surface of the glass carrier 19, and a counter electrode or a common electrode formed on the inner surface of the glass carrier 19.
21. Although the single crystal silicon semiconductor thin film is drawn uniformly in the drawing, it is actually in a state where a part thereof is left as shown in FIG.

【0013】図3は図2に示す光弁装置の1個の画素を
切り取って示した模式的斜視図であり、図3(A)は画素
11が非選択状態にある場合を示し、図3(B)は画素11が
選択状態にある場合を示す。本実施例においては、液晶
層9としてネマチック液晶材料が用いられる。ネマチッ
ク液晶分子はその長軸方向が容易に配向されるという性
質がある。液晶分子の配向は駆動基板1及び対向基板8
の内側面に対してラビング処理を行うことにより得られ
る。図示するように、上下の基板間でラビング方向が90
゜異なるので、液晶分子もそれに倣って90°回転する。
この結果この液晶層9を通過する光の偏光軸は90゜回転
することになる。一方、図3(B)に示すように、駆動基
板1の表面に形成されている画素電極と対向基板8の内
側表面に形成されている対向電極の間に電界を印加する
とこの液晶分子は電界方向、即ち基板に対して垂直方向
に配列し旋光性は失われる。この遷移は液晶層の上下に
配置された一対の偏光板18及び20によって光学的に検出
される。即ち、液晶層を通過する光は電圧印加の有無に
よって透過もしくは遮断される。このようにして、本発
明にかかる光弁装置は各画素毎に光弁機能を有する。
FIG. 3 is a schematic perspective view showing one pixel of the light valve device shown in FIG. 2 cut out, and FIG.
11 shows a case where the pixel 11 is in a non-selected state, and FIG. 3B shows a case where the pixel 11 is in a selected state. In this embodiment, a nematic liquid crystal material is used for the liquid crystal layer 9. Nematic liquid crystal molecules have the property that the major axis direction is easily aligned. The alignment of the liquid crystal molecules is determined by the driving substrate 1 and the counter substrate 8.
Is obtained by performing a rubbing treatment on the inner side surface of the. As shown, the rubbing direction is 90
゜ Because they are different, the liquid crystal molecules also rotate by 90 °.
As a result, the polarization axis of the light passing through the liquid crystal layer 9 is rotated by 90 °. On the other hand, as shown in FIG. 3 (B), when an electric field is applied between the pixel electrode formed on the surface of the driving substrate 1 and the counter electrode formed on the inner surface of the counter substrate 8, the liquid crystal molecules Arranged in the direction, that is, perpendicular to the substrate, the optical rotation is lost. This transition is optically detected by a pair of polarizing plates 18 and 20 arranged above and below the liquid crystal layer. That is, light passing through the liquid crystal layer is transmitted or cut off depending on whether or not a voltage is applied. Thus, the light valve device according to the present invention has a light valve function for each pixel.

【0014】図4は図3に示す画素を構成する液晶に印
加される電圧と、液晶層の透過率との関係を示すグラフ
である。図示するように、対向電極と画素電極の間に閾
値電圧(4V)以上の電圧を印加することにより液晶層
の透過率は極端に変化し遮蔽状態から透過状態に移行す
る。画素に印加される電圧は画素電極に接続されている
トランジスタ素子の導通を制御することにより行われ
る。
FIG. 4 is a graph showing the relationship between the voltage applied to the liquid crystal constituting the pixel shown in FIG. 3 and the transmittance of the liquid crystal layer. As shown in the figure, when a voltage equal to or higher than the threshold voltage (4 V) is applied between the counter electrode and the pixel electrode, the transmittance of the liquid crystal layer changes extremely, and the liquid crystal layer shifts from the shielding state to the transmission state. The voltage applied to the pixel is controlled by controlling conduction of a transistor element connected to the pixel electrode.

【0015】次に図2ないし図4を参照して上述した実
施例の動作を詳細に説明する。個々のトランジスタ素子
13のゲート電極は走査線15に接続されており、Yドライ
バ7によって走査信号が印加され線順次で個々のトラン
ジスタ素子13の導通及び遮断を制御する。Xドライバ6
から出力される表示信号は信号線14を介して導通状態に
ある選択されたトランジスタ13に印加される。印加され
た表示信号は対応する画素電極12に伝えられ、画素電極
を励起し液晶層9に作用してその透過率を実質的に100
%に近い値とする。一方、非選択時においてはトランジ
スタ素子13は非導通状態となり画素電極に書き込まれた
表示信号を電荷として維持する。なお液晶層9は比抵抗
が高く通常は容量性として動作する。これら駆動トラン
ジスタ素子13のスイッチング性能を表わすためにオン/
オフ電流比が用いられる。液晶動作に必要な電流比は書
込み時間と保持時間から簡単に求められる。例えば表示
信号がテレビジョン信号である場合には、−走査線期間
の約60μsec の間の表示信号の90%以上を書き込まねば
ならない。一方、1フィールド期間である約16msecで電
荷の90%以上を保持しなければならない。その結果、電
流比は5桁以上必要となる。この時、駆動トランジスタ
素子はキャリア移動度が極めて高い単結晶シリコン半導
体膜層3の上に形成されているのでオン/オフ比は6桁
以上を確保できる。従って、極めて高速な信号応答性を
有するアクティブマトリクスタイプの光弁装置を得るこ
とができる。又、単結晶薄膜の高移動度特性を利用して
同時に、周辺ドライバ回路6及び7を同一基板上のシリ
コン単結晶半導体薄膜上に形成することが可能となる。
Next, the operation of the above-described embodiment will be described in detail with reference to FIGS. Individual transistor elements
The gate electrode 13 is connected to the scanning line 15, and a scanning signal is applied by the Y driver 7 to control the conduction and cutoff of the individual transistor elements 13 line by line. X driver 6
Is applied to a selected transistor 13 which is in a conductive state via a signal line 14. The applied display signal is transmitted to the corresponding pixel electrode 12, excites the pixel electrode and acts on the liquid crystal layer 9 to substantially reduce the transmittance thereof to 100%.
%. On the other hand, when not selected, the transistor element 13 is turned off, and the display signal written to the pixel electrode is maintained as electric charge. The liquid crystal layer 9 has a high specific resistance and normally operates as a capacitive element. To indicate the switching performance of these drive transistor elements 13,
An off-current ratio is used. The current ratio required for the liquid crystal operation can be easily obtained from the writing time and the holding time. For example, if the display signal is a television signal, 90% or more of the display signal must be written during about 60 .mu.sec of the -scan line period. On the other hand, 90% or more of the electric charge must be held in one field period of about 16 msec. As a result, the current ratio needs to be 5 digits or more. At this time, since the driving transistor element is formed on the single crystal silicon semiconductor film layer 3 having extremely high carrier mobility, an on / off ratio of 6 digits or more can be secured. Accordingly, it is possible to obtain an active matrix type light valve device having an extremely high-speed signal response. Further, the peripheral driver circuits 6 and 7 can be formed on the silicon single crystal semiconductor thin film on the same substrate at the same time by utilizing the high mobility characteristics of the single crystal thin film.

【0016】次に、図5および図6を参照して画素電極
及び駆動回路が集積された半導体チップ型の光弁装置用
基板の製造方法を詳細に説明する。先ず図5(A)に示す
工程において、石英ガラス基板2と単結晶シリコン半導
体基板22とが用意される。単結晶シリコン半導体基板22
はLSI製造に用いられる高品質のシリコンウェハを用
いることが好ましく、その結晶方位は<100>0.0
±1.0の範囲の一様性を有し、その単結晶格子欠陥密
度は500個/cm2以下である。用意された石英ガラ
ス基板2の表面及び単結晶シリコン半導体基板22の表面
を先ず精密に平滑仕上げする。続いて、平滑仕上げされ
た両面を重合わせ加熱することにより両基板を熱接着す
る。この熱接着処理により、両基板2及び22は互いに強
固に固着される。
Next, with reference to FIGS. 5 and 6, a method of manufacturing a semiconductor chip type light valve device substrate on which pixel electrodes and drive circuits are integrated will be described in detail. First, in the step shown in FIG. 5A, a quartz glass substrate 2 and a single crystal silicon semiconductor substrate 22 are prepared. Single crystal silicon semiconductor substrate 22
It is preferable to use a high quality silicon wafer used for LSI manufacturing, and its crystal orientation is <100> 0.0
It has a uniformity in the range of ± 1.0, and has a single crystal lattice defect density of 500 defects / cm 2 or less. First, the surface of the prepared quartz glass substrate 2 and the surface of the single crystal silicon semiconductor substrate 22 are precisely smoothed. Then, both substrates are thermally bonded by overlapping and heating both surfaces which have been smoothed. By this heat bonding process, both substrates 2 and 22 are firmly fixed to each other.

【0017】図5(B)に示す工程において、単結晶シリ
コン半導体基板の表面を研磨する。この結果、石英ガラ
ス基板2の表面には所望の厚さまで研磨された単結晶シ
リコン半導体膜層3が形成される。石英ガラス基板から
なる担体層2と単結晶シリコン半導体膜層3とから構成
される二層構造を有する駆動用基板1が得られる。な
お、単結晶シリコン半導体基板22を薄膜化するために研
磨処理に代えてエッチング処理を用いてもよい。このよ
うにして得られた単結晶シリコン半導体膜層3はシリコ
ンウェハ22の品質が実質的にそのまま保存されるので結
晶方位の一様性や格子欠陥密度に関して極めて優れた基
板材料を得ることができる。これに対して、従来行われ
ていたように、堆積された非晶質あるいは多結晶シリコ
ン薄膜の再結晶化により得られた単結晶薄膜は格子欠陥
が多く結晶方位も一様ではないのでLSI製造には適さ
ない。
In the step shown in FIG. 5B, the surface of the single crystal silicon semiconductor substrate is polished. As a result, a single-crystal silicon semiconductor film layer 3 polished to a desired thickness is formed on the surface of the quartz glass substrate 2. A driving substrate 1 having a two-layer structure composed of a carrier layer 2 made of a quartz glass substrate and a single crystal silicon semiconductor film layer 3 is obtained. Note that an etching process may be used instead of the polishing process to make the single crystal silicon semiconductor substrate 22 thinner. In the single-crystal silicon semiconductor film layer 3 thus obtained, the quality of the silicon wafer 22 is substantially preserved as it is, so that it is possible to obtain a substrate material with excellent crystal orientation uniformity and lattice defect density. . On the other hand, as has conventionally been done, a single crystal thin film obtained by recrystallization of a deposited amorphous or polycrystalline silicon thin film has many lattice defects and non-uniform crystal orientation, so that the Not suitable for

【0018】図5(C)に示す工程において、単結晶シリ
コン半導体膜層3の表面を熱酸化処理し全面にシリコン
酸化膜23を形成する。その上に、化学気相成長法を用い
てシリコン窒化膜24を堆積する。さらに、レジスト25を
被覆する。レジスト25をフォトリソブラフィによりパタ
ーニングし素子領域26のみを残して除去する。この状態
で、エッチング処理を行いレジスト25により被覆されて
いない部分のシリコン酸化膜23及びシリコン窒化膜24を
除去する。図5(C)はこのようにして得られた駆動用基
板1の加工状態を表わしている。
In the step shown in FIG. 5C, the surface of the single crystal silicon semiconductor film layer 3 is thermally oxidized to form a silicon oxide film 23 on the entire surface. A silicon nitride film 24 is deposited thereon using a chemical vapor deposition method. Further, a resist 25 is coated. The resist 25 is patterned by photolithography, and is removed leaving only the element region 26. In this state, an etching process is performed to remove portions of the silicon oxide film 23 and the silicon nitride film 24 that are not covered with the resist 25. FIG. 5C shows the processing state of the driving substrate 1 thus obtained.

【0019】図5(D)に示す工程において、レジスト25
を除去した後、素子領域26を被覆するシリコン酸化膜23
及びシリコン窒化膜24をマスクとして単結晶シリコン半
導体膜層3の熱酸化処理を行いフィールド酸化膜27を形
成する。フィールド酸化膜27によって囲まれた領域には
単結晶シリコン膜層3が残され、素子領域26を形成す
る。この状態では、マスクとして用いられたシリコン酸
化膜23及びシリコン窒化膜24は除去されている。
In the step shown in FIG.
After removing the silicon oxide film 23 covering the element region 26
Then, using the silicon nitride film 24 as a mask, the single crystal silicon semiconductor film layer 3 is subjected to thermal oxidation to form a field oxide film 27. The single crystal silicon film layer 3 is left in a region surrounded by the field oxide film 27 to form an element region 26. In this state, the silicon oxide film 23 and the silicon nitride film 24 used as the mask have been removed.

【0020】図6(E)に示す工程において、再び熱酸化
処理が行われ、単結晶シリコン膜層3の表面にゲート酸
化膜28が形成される。図6(F)に示す工程において、化
学気相成長法により多結晶シリコン膜が堆積される。こ
の多結晶シリコン膜を所定の形状にパターニングされた
レジスト29を用いて選択的にエッチングしゲート酸化膜
28の上に多結晶シリコン膜からなるゲート電極16を形成
する。
In the step shown in FIG. 6E, a thermal oxidation process is performed again, and a gate oxide film 28 is formed on the surface of the single crystal silicon film layer 3. In the step shown in FIG. 6F, a polycrystalline silicon film is deposited by a chemical vapor deposition method. This polycrystalline silicon film is selectively etched using a resist 29 patterned into a predetermined shape to form a gate oxide film.
A gate electrode 16 made of a polycrystalline silicon film is formed on.

【0021】図6(G) に示す工程において、レジスト2
9を除去した後、ゲート電極16をマスクとしてゲート酸
化膜28を介して不純物ヒ素のイオン注入を行い、シリコ
ン単結晶膜3にドレイン領域30及びソース領域31を形成
する。この結果、ゲート電極16の下方においてドレイン
領域30とソース領域31の間に不純物ヒ素の注入されてい
ないトランジスタチャネル形成領域32が設けられる。
In the step shown in FIG.
After removing 9, ions of impurity arsenic are implanted through gate oxide film 28 using gate electrode 16 as a mask to form drain region 30 and source region 31 in silicon single crystal film 3. As a result, a transistor channel forming region 32 into which impurity arsenic is not implanted is provided between the drain region 30 and the source region 31 below the gate electrode 16.

【0022】最後に図6(H) に示す工程において、ド
レイン領域30の上にあるゲート酸化膜28の一部を除去し
てコンタクトホールを形成しここにドレイン電極17を接
続させる。同様に、ソース領域31の上にあるゲート酸化
膜28の一部を除去してコンタクトホールを形成しこの部
分を覆うように駆動電極12を形成する。駆動電極もしく
は画素電極12はITO等からなる透明電極から構成され
ている。加えて画素電極12の下側に配置されているフィ
ールド酸化膜27も透明であり、さらにその下側に配置さ
れている石英ガラス基板2も透明である。従って、駆動
電極12, フィールド酸化膜27及び石英ガラス基板2から
なる三層構造は光学的に透明であり透過型の光弁装置を
得ることができる。
Finally, in the step shown in FIG. 6H, a part of the gate oxide film 28 on the drain region 30 is removed to form a contact hole, and the drain electrode 17 is connected thereto. Similarly, a part of the gate oxide film 28 on the source region 31 is removed to form a contact hole, and the drive electrode 12 is formed so as to cover this part. The drive electrode or pixel electrode 12 is composed of a transparent electrode made of ITO or the like. In addition, the field oxide film 27 disposed below the pixel electrode 12 is transparent, and the quartz glass substrate 2 disposed therebelow is also transparent. Therefore, the three-layer structure including the drive electrode 12, the field oxide film 27, and the quartz glass substrate 2 is optically transparent, so that a transmission type light valve device can be obtained.

【0023】上述したように、図5および図6に示す製
造方法においては、高品質の単結晶シリコン膜に対して
従来技術を援用した成膜処理、高解像度のフォトリソエ
ッチング及びイオン注入処理等を施すことによりミクロ
ンオーダあるいはサブミクロンオーダのサイズを有する
電界効果型絶縁ゲートトランジスタを形成することが可
能である。用いるシリコン単結晶膜は極めて高品質であ
るので得られた絶縁ゲート型トランジスタの電気特性も
優れている。同時に、画素電極も微細化技術によりミク
ロンオーダの寸法で形成することができるので高密度且
つ微細な構造を有するアクティブマトリクス液晶装置用
半導体集積回路チップ基板を製造することができる。
As described above, in the manufacturing method shown in FIGS. 5 and 6, a high-quality single-crystal silicon film is subjected to a film forming process, a high-resolution photolitho-etching process, an ion implantation process, and the like using the prior art. By applying this, it is possible to form a field-effect insulated gate transistor having a size on the order of microns or submicrons. Since the silicon single crystal film used is of extremely high quality, the obtained insulated gate transistor has excellent electrical characteristics. At the same time, since the pixel electrodes can be formed in the order of microns on the basis of the miniaturization technology, a semiconductor integrated circuit chip substrate for an active matrix liquid crystal device having a high-density and fine structure can be manufactured.

【0024】図7は本発明にかかる光弁装置用半導体集
積回路チップの他の実施例を示す模式的断面図である。
図示するように、集積回路チップは、基板2の上に画素
領域5とドライバ領域6及び7とを有する。画素領域5
には図示しない画素電極と画素電極に接続された絶縁ゲ
ート型トランジスタ素子13が形成されている。このトラ
ンジスタ13はシリコン単結晶膜3に形成されたソース領
域30及びドレイン領域31とゲート絶縁膜を介してシリコ
ン単結晶膜上に配置されたゲート電極16とから構成され
ている。このトランジスタ13が形成された領域はフィー
ルド酸化膜27によって囲まれている。
FIG. 7 is a schematic sectional view showing another embodiment of the semiconductor integrated circuit chip for a light valve device according to the present invention.
As shown, the integrated circuit chip has a pixel region 5 and driver regions 6 and 7 on a substrate 2. Pixel area 5
A pixel electrode (not shown) and an insulated gate transistor element 13 connected to the pixel electrode are formed. The transistor 13 includes a source region 30 and a drain region 31 formed in the silicon single crystal film 3 and a gate electrode 16 disposed on the silicon single crystal film via a gate insulating film. The region where the transistor 13 is formed is surrounded by the field oxide film 27.

【0025】一方、ドライバ領域6,7は画素領域5か
ら離間した位置に配置されており、その構成要素として
絶縁ゲート型トランジスタ13aを有している。このトラ
ンジスタ13aは、共通のシリコン単結晶膜3に形成され
たソース領域30a及びドレイン領域31aとゲート絶縁膜
を介して配置されたゲート電極16aとから構成されてい
る。このトランジスタ13aが形成された領域は同様にフ
ィールド酸化膜27aによって囲まれている。図から明ら
かなように、画素領域5における絶縁ゲート型トランジ
スタ13とドライバ領域6,7における絶縁ゲート型トラ
ンジスタ13aは共通のシリコン単結晶膜3に対して同時
に作り込むことができる。
On the other hand, the driver regions 6 and 7 are arranged at positions separated from the pixel region 5, and have an insulated gate transistor 13a as a component thereof. The transistor 13a includes a source region 30a and a drain region 31a formed in the common silicon single crystal film 3, and a gate electrode 16a disposed via a gate insulating film. The region where the transistor 13a is formed is similarly surrounded by the field oxide film 27a. As is clear from the figure, the insulated gate transistor 13 in the pixel region 5 and the insulated gate transistor 13a in the driver regions 6 and 7 can be simultaneously formed on the common silicon single crystal film 3.

【0026】ところで光透過型の光弁装置においては、
画素領域5に入射される光の透過及び遮断を制御する。
従って画素領域5は入射光に対して透明でなければなら
ず、そのためシリコン単結晶膜3を完全に熱酸化処理し
て全てフィールド酸化膜27に変換している。即ち、二酸
化シリコンからなるフィールド酸化膜27は透明であり、
素子領域にのみ残された単結晶シリコン膜3は不透明で
ある。これに対して、ドライバ領域6,7は光弁機能に
関係しておらず逆に極力入射光から遮断されることが好
ましい。入射光の影響により絶縁ゲート型トランジスタ
13aの正常な動作が阻害されるからである。それ故、図
7に示す実施例においてはドライバ領域6,7に形成さ
れたフィールド酸化膜27aはシリコン単結晶膜3の上部
のみを部分的に熱酸化して得られたものであり、フィー
ルド酸化膜27aの下にはシリコン単結晶膜3が残されて
いる。前述したように、シリコン単結晶膜3は不透明で
あるので入射光を有効に遮断することができる。
Incidentally, in a light transmission type light valve device,
The transmission and blocking of light incident on the pixel region 5 are controlled.
Therefore, the pixel region 5 must be transparent to the incident light, and therefore, the silicon single crystal film 3 is completely thermally oxidized and converted into the field oxide film 27. That is, the field oxide film 27 made of silicon dioxide is transparent,
The single crystal silicon film 3 left only in the element region is opaque. On the other hand, it is preferable that the driver regions 6 and 7 are not related to the light valve function and are shielded from incident light as much as possible. Insulated gate transistor due to the effect of incident light
This is because the normal operation of 13a is hindered. Therefore, in the embodiment shown in FIG. 7, the field oxide film 27a formed in the driver regions 6 and 7 is obtained by partially thermally oxidizing only the upper portion of the silicon single crystal film 3, and the field oxide film 27a The silicon single crystal film 3 is left under the film 27a. As described above, since the silicon single crystal film 3 is opaque, incident light can be effectively blocked.

【0027】図8はシリコン単結晶膜に形成された絶縁
ゲート型トランジスタのドレイン電流−ドレイン電圧の
関係を示すグラフである。実線はチャネル形成領域に一
定電位を与えた場合を示し、点線はチャネル形成領域下
半導体オープンの場合を示す。図から明らかなように、
チャネル形成領域に一定電位を与え、その電位を安定さ
せた場合にはドレイン電圧に対して理想的なドレイン電
流の飽和特性が得られるトランジスタの安定した動作が
確保できる。これに対して、チャネル形成領域オープン
の場合には電位が不安定であるため、ドレイン電圧に対
してドレイン電流がふらついてしまう。そのため、図7
に示す実施例においては、チャネル形成領域はフィール
ド酸化膜27a下に残されたシリコン薄膜を通して一定電
位を与えることができる。前述したように、本発明の好
適な実施例によればシリコン単結晶膜は研磨加工により
得られるので所望の膜厚は確保できチャネル形成領域に
一定電位を与えるためのシリコン薄膜を残すことができ
る。かかる電位の固定はドライバ領域に形成された絶縁
ゲート型トランジスタのみに対して行ってもよくあるい
はドライバ領域及び画素領域の両方に形成されたトラン
ジスタに対して行ってもよい。
FIG. 8 is a graph showing the relationship between drain current and drain voltage of an insulated gate transistor formed on a silicon single crystal film. The solid line shows the case where a constant potential is applied to the channel formation region, and the dotted line shows the case where the semiconductor is opened below the channel formation region. As is clear from the figure,
When a constant potential is applied to the channel formation region and the potential is stabilized, a stable operation of the transistor which can obtain an ideal drain current saturation characteristic with respect to the drain voltage can be secured. On the other hand, when the channel formation region is open, the potential is unstable, so that the drain current fluctuates with respect to the drain voltage. Therefore, FIG.
In the embodiment shown in FIG. 7, the channel forming region can be given a constant potential through the silicon thin film left under the field oxide film 27a. As described above, according to the preferred embodiment of the present invention, a silicon single crystal film is obtained by polishing, so that a desired film thickness can be secured and a silicon thin film for applying a constant potential to a channel formation region can be left. . The fixing of the potential may be performed only on the insulated gate transistor formed in the driver region, or may be performed on the transistor formed in both the driver region and the pixel region.

【0028】図9はシリコン単結晶膜に形成された絶縁
ゲート型トランジスタのドレインリーク電流とシリコン
単結晶膜の膜厚との関係を示すグラフである。ドレイン
リーク電流は非導通状態にあるトランジスタに対してド
レイン電圧を印加した場合にチャネル領域に流れるリー
ク電流の大きさを示している。図示するように、入射光
が照射されていない状態においては、ドレインリーク電
流のシリコン単結晶層膜厚依存性は少ない。しかしなが
ら、例えば3000ルクスの入射光を照射した場合には、ド
レインリーク電流は膜厚の増加とともに上昇する。ドレ
インリーク電流はトランジスタのオン/オフ電流比を悪
化させるので極力抑える必要がある。特に、画素領域に
形成されたトランジスタは入射光の照射を受けるので対
策が必要である。それ故、画素領域に存在するシリコン
単結晶層の膜厚をドライバ領域に存在するシリコン単結
晶層の膜厚に比べて小さく設定することが好ましい。図
9より、画素領域に存在するシリコン単結晶層の膜厚は
1000Å以下にすることが好ましい。膜厚の制御は選択エ
ッチング等により容易に実行することができる。特に、
シリコン単結晶層はシリコン非晶質層あるいはシリコン
多結晶層に比べて光を照射した場合のドレインリーク電
流の値が大きくかかる対策は実用上重要である。
FIG. 9 is a graph showing the relationship between the drain leakage current of an insulated gate transistor formed on a silicon single crystal film and the thickness of the silicon single crystal film. The drain leak current indicates a magnitude of a leak current flowing in a channel region when a drain voltage is applied to a transistor in a non-conductive state. As shown in the figure, when the incident light is not irradiated, the dependency of the drain leak current on the thickness of the silicon single crystal layer is small. However, when the incident light of, for example, 3000 lux is irradiated, the drain leak current increases as the film thickness increases. The drain leak current deteriorates the on / off current ratio of the transistor, and therefore needs to be suppressed as much as possible. In particular, since a transistor formed in a pixel region receives irradiation of incident light, a countermeasure is required. Therefore, it is preferable that the thickness of the silicon single crystal layer existing in the pixel region is set smaller than the thickness of the silicon single crystal layer existing in the driver region. From FIG. 9, the thickness of the silicon single crystal layer existing in the pixel region is
It is preferable to make it 1000 mm or less. Control of the film thickness can be easily performed by selective etching or the like. Especially,
It is practically important that the silicon single crystal layer has a larger drain leak current when irradiated with light than a silicon amorphous layer or a silicon polycrystal layer.

【0029】図10は本発明にかかる集積回路チップ基
板の他の実施例を示す模式的断面図であり、図10(A)
は原材料基板の断面を示し、図10(B)は原材料基板に
絶縁ゲート型トランジスタを形成した完成品の断面であ
る。原材料基板は石英担体層2と単結晶シリコン膜層3
の積層構造の中間に低抵抗膜層33が介在した3層構造と
なっている。この低抵抗薄膜層33は例えば不純物をドー
ピングしたシリコン多結晶薄膜から構成される。製造す
るには、先ず石英担体層2の上に低抵抗薄膜層33を堆積
させその上に単結晶シリコンウェハを熱接着する。次い
でこの単結晶シリコンウェハを研磨することにより所望
の膜厚を有する単結晶シリコン膜層3を得ることができ
る。
FIG. 10 is a schematic sectional view showing another embodiment of the integrated circuit chip substrate according to the present invention.
Shows a cross section of a raw material substrate, and FIG. 10B is a cross section of a completed product in which an insulated gate transistor is formed on the raw material substrate. The raw material substrate is a quartz carrier layer 2 and a single crystal silicon film layer 3
Has a three-layer structure in which a low resistance film layer 33 is interposed in the middle of the laminated structure. The low resistance thin film layer 33 is made of, for example, a polycrystalline silicon thin film doped with impurities. In manufacturing, first, a low-resistance thin film layer 33 is deposited on the quartz carrier layer 2, and a single-crystal silicon wafer is thermally bonded thereon. Then, the single-crystal silicon film layer 3 having a desired film thickness can be obtained by polishing the single-crystal silicon wafer.

【0030】単結晶シリコン膜層3及び低抵抗薄膜層33
の二層構造膜に対して図5および図6に示した工程と同
様の方法により絶縁ゲート型トランジスタを形成する。
このトランジスタは単結晶シリコン膜層に形成されたソ
ース領域30及びドレイン領域31と、両者の間に形成され
たチャネル領域32と、ゲート酸化膜28を介してチャネル
領域32の上に配置れたゲート電極16とから構成されてい
る。この素子領域はフィールド酸化膜27によって囲まれ
ている。チャネル領域32の下には低抵抗領域34が存在す
る。この低抵抗領域34は低抵抗薄膜層33から得られるも
のである。かかる構造とすることにより、絶縁ゲート型
トランジスタのチャネル形成領域の電位設定を行うこと
ができ、その動作が安定化される。
Single crystal silicon film layer 3 and low resistance thin film layer 33
An insulated gate transistor is formed on the two-layer structure film by the same method as the steps shown in FIGS.
This transistor has a source region 30 and a drain region 31 formed in a single crystal silicon film layer, a channel region 32 formed therebetween, and a gate disposed on the channel region 32 with a gate oxide film 28 interposed therebetween. And an electrode 16. This element region is surrounded by a field oxide film 27. Below the channel region 32 is a low resistance region 34. This low resistance region 34 is obtained from the low resistance thin film layer 33. With such a structure, the potential of the channel formation region of the insulated gate transistor can be set, and the operation is stabilized.

【0031】図11は本発明にかかるアクティブマトリ
クス型の光弁装置の他の実施例を示す模式的断面図であ
る。本光弁装置は集積回路チップ基板4を用いて構成さ
れる。この集積回路チップ基板4は前述したようにシリ
コン単結晶薄膜層に対して微細化れた画素電極及びスイ
ッチングトランジスタ等の駆動回路素子を組み込んだも
のである。集積回路チップ基板4の表面には、さらにス
ペーサ35が形成されている。このスペーサ35は半導体製
造に用いられる成膜技術及び微細パターニング技術によ
って集積回路チップ基板4の表面に形成される。従っ
て、スペーサ35の膜厚は極めて精度よく制御することが
できる。膜厚は例えばネマチック液晶を利用する場合に
は10μmに設定され強誘電性液晶を用いる場合には1μ
mに設定される。集積回路チップ基板4の上にはスペー
サ35を介して対向基板8が配置される。そして、スペー
サ35の膜厚によって規定される両基板間の間隙には液晶
層9が充填される。最後、集積回路チップ基板4の外側
面に偏光板18が接着され、同様に対向基板8の外側面に
も他の偏光板20が接着される。一対の偏光板18及び20は
液晶層9の分子配列変化を光学的に検出するためであ
る。
FIG. 11 is a schematic sectional view showing another embodiment of the active matrix type light valve device according to the present invention. This light valve device is configured using an integrated circuit chip substrate 4. As described above, the integrated circuit chip substrate 4 incorporates driving circuit elements such as pixel electrodes and switching transistors that are miniaturized with respect to the silicon single crystal thin film layer. A spacer 35 is further formed on the surface of the integrated circuit chip substrate 4. The spacer 35 is formed on the surface of the integrated circuit chip substrate 4 by a film forming technique and a fine patterning technique used in semiconductor manufacturing. Therefore, the thickness of the spacer 35 can be controlled very accurately. For example, the film thickness is set to 10 μm when using a nematic liquid crystal, and 1 μm when using a ferroelectric liquid crystal.
m. A counter substrate 8 is arranged on the integrated circuit chip substrate 4 with a spacer 35 interposed therebetween. Then, a liquid crystal layer 9 is filled in a gap defined between the substrates by the thickness of the spacer 35. Finally, a polarizing plate 18 is bonded to the outer surface of the integrated circuit chip substrate 4, and another polarizing plate 20 is bonded to the outer surface of the counter substrate 8 in the same manner. The pair of polarizing plates 18 and 20 are for optically detecting a change in the molecular arrangement of the liquid crystal layer 9.

【0032】図12は本発明にかかる光弁用集積回路チ
ップ基板のさらに他の実施例を示す模式的平面図であ
る。本集積回路チップ4は前述の実施例と同様に画素領
域5と、Xドライバ領域6とYドライバ領域7とを有す
る。加えて ビデオ信号処理回路領域36を有している。
この領域36に形成されたビデオ信号処理回路は、外部の
信号源から入力された画像信号あるいはビデオ信号を処
理しXドライバ領域6に転送するためのものである。前
述したように、本発明においてはシリコン単結晶薄膜を
利用しているため、画素電極駆動用トランジスタやドラ
イバ領域に形成される信号回路あるいは走査回路に加え
て、ビデオ信号処理回路も同時に半導体微細加工技術を
用いて形成することができる。即ち、LSI規模の機能
を有する付加回路を自由に集積回路チップ基板4の上に
組み入れることが可能となる。図12に示す集積回路チ
ップ4を用いて光弁装置あるいは表示装置を構成した場
合には、直接外部の画像信号源に接続することができる
ので極めて汎用性に優れた小型の画像装置を得ることが
できる。付加的に組み込まれる回路としては、ビデオ信
号処理回路の他に例えばメモリ回路、IC検査用回路及
びセンサ回路等が挙げられる。
FIG. 12 is a schematic plan view showing still another embodiment of the integrated circuit chip substrate for a light valve according to the present invention. This integrated circuit chip 4 has a pixel area 5, an X driver area 6, and a Y driver area 7, as in the above-described embodiment. In addition, a video signal processing circuit area 36 is provided.
The video signal processing circuit formed in the area 36 processes an image signal or a video signal input from an external signal source and transfers the processed signal to the X driver area 6. As described above, since a silicon single crystal thin film is used in the present invention, a video signal processing circuit is simultaneously formed in a semiconductor fine processing in addition to a pixel electrode driving transistor and a signal circuit or a scanning circuit formed in a driver region. It can be formed using technology. That is, it is possible to freely incorporate an additional circuit having an LSI-scale function on the integrated circuit chip substrate 4. When a light valve device or a display device is formed by using the integrated circuit chip 4 shown in FIG. 12, it can be directly connected to an external image signal source, so that a small-sized image device with excellent versatility can be obtained. Can be. Examples of the circuits additionally incorporated include, for example, a memory circuit, an IC inspection circuit, a sensor circuit, and the like in addition to the video signal processing circuit.

【0033】最後に図面に従って本発明にかかるアクテ
ィブマトリクス型光弁装置の応用例を簡単に説明する。
図13は、ビデオプロジェクタとして応用した例を示
す。ビデオプロジェクタ37には図12に示す集積回路チ
ップ基板を用いて構成された超小型の光弁装置が内蔵さ
れており、この光弁装置にビデオ信号に従って一次画像
を表示し、これを拡大光学系を用いて拡大し、高倍率の
二次画像38をスクリーン上に投影表示するものである。
図示する例は小型の天井掛けタイプである。前述したよ
うに、本発明にかかるアクティブマトリクス型光弁装置
はセンチメートルオーダの超小型サイズであるためビデ
オプロジェクタ自体も従来に比し極端に小型化すること
ができる。光弁装置の寸法自体は極小なものであって
も、形成されている画素領域は極めて高密度の微細な画
素を含んでいるため、拡大投影した場合においてもいわ
ゆるハイビジョンクラスの高品質二次投影画像を得るこ
とができる。
Finally, an application example of the active matrix light valve device according to the present invention will be briefly described with reference to the drawings.
FIG. 13 shows an example applied to a video projector. The video projector 37 has a built-in ultra-small light valve device constructed using the integrated circuit chip substrate shown in FIG. 12, and displays a primary image in accordance with a video signal on the light valve device, and displays the primary image on an enlarged optical system. , And a secondary image 38 of high magnification is projected and displayed on a screen.
The example shown is a small ceiling-hanging type. As described above, the active matrix type light valve device according to the present invention has an ultra-small size on the order of centimeters, so that the video projector itself can be extremely reduced in size as compared with the related art. Even though the dimensions of the light valve device are extremely small, the formed pixel area includes extremely high-density fine pixels, so that even when enlarged projection is performed, a so-called high-definition class high-quality secondary projection is performed. Images can be obtained.

【0034】図14は図13に示すビデオプロジェクタ
37の模式的拡大断面図である。ビデオプロジェクタ37は
3個のアクティブマトリクス透過型光弁装置39乃至41を
内蔵している。白色光源ランプ42から放射された白色光
は反射鏡M1により反射された後3色分解フィルタ43に
より赤色光、青色光及び緑色光に分解される。ダイクロ
イックミラーDM1により選択的に反射された赤色光は
反射鏡M2により反射された後、コンデンサレンズC1
により集光され第1の光弁装置39に入射される。光弁装
置39によりビデオ信号に従って変調された赤色光はダイ
クロイックミラーDM3及びDM4を通過した後拡大レ
ンズ44を介して前方に拡大投影される。同様にして、ダ
イクロイックミラーDM1を通過した青色光はダイクロ
イックミラーDM2によって選択的に反射されコンデン
サレンズC2によって集光された後第2の光弁装置40に
入射される。ここで、ビデオ信号に従って変調された
後、ダイクロイックミラーDM3及びDM4を介して共
通の拡大レンズ44に入射される。さらに、緑色光はダイ
クロイックミラーDM1及びDM2を通過した後コンデ
ンサレンズC3によって集光され第3の光弁装置41に入
射される。ここで、ビデオ信号に従って変調された後、
反射鏡M3及びダイクロイックミラーDM4によって反
射され拡大レンズ44に向かう。このようにして、3個の
光弁装置によって各々変調された3原色光は最終的に拡
大レンズ44により合成され前方に拡大された二次画像を
投影する。用いられる光弁装置の寸法はセンチメートル
オーダであり、この寸法に対応して種々の光学部品及び
白色光ランプの寸法も小型化することができる。従っ
て、全体としてビデオプロジェクタ37の形状寸法は従来
のものに比べて著しく小さくすることができる。
FIG. 14 shows the video projector shown in FIG.
FIG. 37 is a schematic enlarged sectional view of 37. The video projector 37 incorporates three active matrix transmission type light valve devices 39 to 41. The white light emitted from the white light source lamp 42 is reflected by the reflecting mirror M1 and then separated into red light, blue light and green light by the three-color separation filter 43. The red light selectively reflected by the dichroic mirror DM1 is reflected by the reflecting mirror M2, and then reflected by the condenser lens C1.
And is incident on the first light valve device 39. The red light modulated by the light valve device 39 in accordance with the video signal passes through dichroic mirrors DM3 and DM4 and is enlarged and projected forward through an enlargement lens 44. Similarly, the blue light that has passed through the dichroic mirror DM1 is selectively reflected by the dichroic mirror DM2, is collected by the condenser lens C2, and then enters the second light valve device 40. Here, after being modulated according to the video signal, the light is incident on a common magnifying lens 44 via dichroic mirrors DM3 and DM4. After passing through the dichroic mirrors DM1 and DM2, the green light is condensed by the condenser lens C3 and is incident on the third light valve device 41. Here, after being modulated according to the video signal,
The light is reflected by the reflecting mirror M3 and the dichroic mirror DM4 and travels to the magnifying lens 44. In this way, the three primary color lights modulated by the three light valve devices are finally combined by the magnifying lens 44 to project a secondary image enlarged forward. The dimensions of the light valve device used are on the order of centimeters, and the dimensions of various optical components and white light lamps can be reduced in accordance with this dimension. Therefore, the overall shape and size of the video projector 37 can be significantly reduced as compared with the conventional one.

【0035】図15は図14に示すビデオプロジェクタ
37をプロジェクションCRTに応用した例を示す模式的
斜視図である。このプロジェクションCRTではテレビ
画面を構成するスクリーンをビデオプロジェクタ37で後
方から照射し、テレビスクリーン上に二次拡大画像38を
投影するものである。かかるプロジェクションCRTは
超高解像度であり且つ高輝度である。又、完全にフラッ
トな画面を構成することができ、且つ極めて軽量であ
る。
FIG. 15 shows the video projector shown in FIG.
It is a typical perspective view which shows the example which applied 37 to the projection CRT. In the projection CRT, a screen constituting a television screen is illuminated from behind by a video projector 37, and a secondary enlarged image 38 is projected on the television screen. Such a projection CRT has a very high resolution and a high brightness. Further, a completely flat screen can be formed, and the screen is extremely lightweight.

【0036】最後に図16は本発明にかかる集積回路チ
ップ基板を用いてカラー表示装置を構成した応用例を示
す模式的断面図である。集積回路チップ基板4の上には
複数の画素電極12が形成されている。集積回路チップ基
板4には所定の間隙を介してガラス対向基板8が重ねら
れている。両基板の間隙には液晶層9が充填されてい
る。ガラス対向基板8の内側表面には3原色カラーフィ
ルタ45が形成されている。カラーフィルタ45は画素電極
12に対応して細分化されている。カラーフィルタ45の上
にオーバーコート46が被覆されている。さらにオーバー
コート46の上には共通電極21が形成されている。かかる
構成により液晶層9は共通電極21及び画素電極12によっ
て挟持され選択的に電界駆動される。カラーフィルタ45
の形成方法としては色純度が高くパタン精度も良好な染
色法が用いられる。これは3回のフォトリソグラフィに
より選択的に有機基質を赤緑青の染料により染めるこも
のである。
Finally, FIG. 16 is a schematic sectional view showing an application example in which a color display device is constituted by using the integrated circuit chip substrate according to the present invention. A plurality of pixel electrodes 12 are formed on the integrated circuit chip substrate 4. A glass opposing substrate 8 is overlaid on the integrated circuit chip substrate 4 with a predetermined gap therebetween. The gap between the two substrates is filled with a liquid crystal layer 9. Three primary color filters 45 are formed on the inner surface of the glass opposing substrate 8. Color filter 45 is a pixel electrode
It is subdivided corresponding to 12. An overcoat 46 is coated on the color filter 45. Further, the common electrode 21 is formed on the overcoat 46. With this configuration, the liquid crystal layer 9 is sandwiched between the common electrode 21 and the pixel electrode 12 and selectively driven by an electric field. Color filter 45
A dyeing method having high color purity and good pattern accuracy is used as a method for forming the dye. In this method, an organic substrate is selectively dyed by red, green and blue dyes by three times of photolithography.

【0037】さらに、電着により集積回路チップ基板4
上の画素電極12に、3原色のカラーフィルタを形成して
も、カラー表示装置を達成することができる。
Further, the integrated circuit chip substrate 4 is
Even if color filters of three primary colors are formed on the upper pixel electrode 12, a color display device can be achieved.

【0038】[0038]

【発明の効果】上述したように、本発明によれば担体層
の上に形成されたシリコン半導体単結晶薄膜層に対して
半導体微細化技術を用いて画素電極及び駆動回路を集積
的に形成して得られる集積回路チップ基板を用いて光弁
装置を構成している。このため、極めて高い画素密度を
有する光弁装置を得ることができるという効果がある。
又、集積回路チップ基板の寸法を通常の半導体ICチッ
プと同程度にできるので極めて小型の光弁装置を得るこ
とができるという効果がある。半導体微細化技術を用い
て画素を製造するので極めて高精度の光弁装置を得るこ
とができるという効果がある。単結晶薄膜層に対して集
積回路技術を用いて各素子を形成することができるので
LSIに匹敵する種々の機能を有する回路を容易に付加
することができるという効果がある。集積回路チップは
ウェハを分割して得られるのでウェハ上の局所的な欠陥
は一部のチップを不良にするのみであり全体として従来
に比し歩留りを上げることができコスト低減の効果があ
る。さらに、単結晶薄膜層を用いているので高温プロセ
スが適用でき各回路素子の微細化を促進できるという効
果がある。最後に、単結晶薄膜を用いてスイッチングト
ランジスタのみならずドライバ回路やその保護回路を同
時に内蔵させることができ信頼性を向上できるという効
果がある。
As described above, according to the present invention, a pixel electrode and a drive circuit are integrally formed on a silicon semiconductor single crystal thin film layer formed on a carrier layer by using a semiconductor miniaturization technique. The light valve device is configured using the integrated circuit chip substrate obtained as described above. Therefore, there is an effect that a light valve device having an extremely high pixel density can be obtained.
In addition, since the dimensions of the integrated circuit chip substrate can be made approximately the same as those of a normal semiconductor IC chip, an extremely small light valve device can be obtained. Since the pixel is manufactured using the semiconductor miniaturization technology, there is an effect that an extremely accurate light valve device can be obtained. Since each element can be formed on the single crystal thin film layer by using the integrated circuit technology, there is an effect that circuits having various functions comparable to LSI can be easily added. Since the integrated circuit chip is obtained by dividing the wafer, a local defect on the wafer only makes a part of the chip defective. As a whole, the yield can be increased as compared with the related art, and the cost can be reduced. Further, since the single crystal thin film layer is used, there is an effect that a high temperature process can be applied and miniaturization of each circuit element can be promoted. Finally, using a single-crystal thin film, not only a switching transistor but also a driver circuit and its protection circuit can be incorporated at the same time, which has the effect of improving reliability.

【図面の簡単な説明】[Brief description of the drawings]

【図1】(A)は基板の平面図、(B)は同じく基板の模式
的断面図、(C)は基板に形成された集積回路チップの拡
大平面図、(D)は集積回路チップを基板に用いた光弁装
置の模式的断面図、(E)は集積回路チップの画素領域に
形成された画素の拡大平面図、(F)は同じく画素領域の
模式的拡大断面図である。
1A is a plan view of a substrate, FIG. 1B is a schematic sectional view of the same substrate, FIG. 1C is an enlarged plan view of an integrated circuit chip formed on the substrate, and FIG. FIG. 3 is a schematic cross-sectional view of a light valve device used for a substrate, (E) is an enlarged plan view of a pixel formed in a pixel region of an integrated circuit chip, and (F) is a schematic enlarged cross-sectional view of the pixel region.

【図2】光弁装置の一実施例を示す模式的分解斜視図で
ある。
FIG. 2 is a schematic exploded perspective view showing one embodiment of the light valve device.

【図3】(A)及び(B)は個々の画素の動作を示すための
模式的分解斜視図である。
FIGS. 3A and 3B are schematic exploded perspective views showing the operation of each pixel.

【図4】液晶印加電圧と透過率の関係を示すグラフであ
る。
FIG. 4 is a graph showing a relationship between a liquid crystal applied voltage and transmittance.

【図5】(A)乃至(D) は半導体集積回路チップの製造
方法の一実施例を示す工程図である。
FIGS. 5A to 5D are process diagrams showing one embodiment of a method for manufacturing a semiconductor integrated circuit chip.

【図6】(E)乃至(H) は半導体集積回路チップの製造
方法の一実施例を示す工程図である。
FIGS. 6E to 6H are process diagrams showing one embodiment of a method for manufacturing a semiconductor integrated circuit chip.

【図7】半導体集積回路チップ基板の他の実施例を示す
模式的断面図である。
FIG. 7 is a schematic sectional view showing another embodiment of the semiconductor integrated circuit chip substrate.

【図8】絶縁ゲート型トランジスタのドレイン電圧とド
レイン電流の関係を示すグラフである。
FIG. 8 is a graph showing a relationship between a drain voltage and a drain current of an insulated gate transistor.

【図9】シリコン単結晶層に形成された絶縁ゲート型ト
ランジスタのドレインリーク電流とシリコン単結晶層膜
厚との関係を示すグラフである。
FIG. 9 is a graph showing the relationship between the drain leakage current of an insulated gate transistor formed in a silicon single crystal layer and the thickness of the silicon single crystal layer.

【図10】(A)及び(B)は集積回路チップ基板のさらに
他の実施例を示す模式的断面図である。
FIGS. 10A and 10B are schematic sectional views showing still another embodiment of the integrated circuit chip substrate.

【図11】光弁装置の他の実施例を示す模式的断面図で
ある。
FIG. 11 is a schematic sectional view showing another embodiment of the light valve device.

【図12】集積回路チップ基板のさらに他の実施例を示
す模式的平面図である。
FIG. 12 is a schematic plan view showing still another embodiment of the integrated circuit chip substrate.

【図13】光弁装置を応用したビデオプロジェクタの模
式的斜視図である。
FIG. 13 is a schematic perspective view of a video projector to which the light valve device is applied.

【図14】ビデオプロジェクタの詳細構造を示す模式的
断面図である。
FIG. 14 is a schematic sectional view showing a detailed structure of a video projector.

【図15】ビデオプロジェクタを内蔵したプロジェクシ
ョンCRTの模式的透視斜視図である。
FIG. 15 is a schematic perspective view of a projection CRT incorporating a video projector.

【図16】集積回路チップ基板をカラーアクティブマト
リクス表示装置に応用した例を示す模式的断面図であ
る。
FIG. 16 is a schematic sectional view showing an example in which an integrated circuit chip substrate is applied to a color active matrix display device.

【符号の説明】[Explanation of symbols]

1 基板 2 担体層 3 シリコン半導体単結晶薄膜層 4 集積回路チップ基板 5 画素領域 6 Xドライバ 7 Yドライバ 8 対向基板 9 液晶層 11 画素 12 画素電極 13 トランジスタ 14 信号線 15 走査線 16 ゲート電極 17 ドレイン電極 21 共通電極 22 単結晶シリコン半導体基板 26 素子領域 27 フィールド酸化膜 28 ゲート酸化膜 30 ドレイン領域 31 ソース領域 32 トランジスタチャネル形成領域 33 低抵抗薄膜層 34 低抵抗領域 35 スペーサ 36 ビデオ信号処理回路領域 37 ビデオプロジェクタ 39 光弁装置 40 光弁装置 41 光弁装置 45 カラーフィルタ DESCRIPTION OF SYMBOLS 1 Substrate 2 Carrier layer 3 Silicon semiconductor single crystal thin film layer 4 Integrated circuit chip substrate 5 Pixel region 6 X driver 7 Y driver 8 Opposite substrate 9 Liquid crystal layer 11 Pixel 12 Pixel electrode 13 Transistor 14 Signal line 15 Scan line 16 Gate electrode 17 Drain Electrode 21 Common electrode 22 Single crystal silicon semiconductor substrate 26 Element region 27 Field oxide film 28 Gate oxide film 30 Drain region 31 Source region 32 Transistor channel formation region 33 Low resistance thin film layer 34 Low resistance region 35 Spacer 36 Video signal processing circuit region 37 Video projector 39 Light valve device 40 Light valve device 41 Light valve device 45 Color filter

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 FI H01L 27/12 H01L 29/78 612B (72)発明者 神谷 昌明 千葉県千葉市美浜区中瀬1丁目8番地 セ イコーインスツルメンツ株式会社内 (72)発明者 小島 芳和 千葉県千葉市美浜区中瀬1丁目8番地 セ イコーインスツルメンツ株式会社内 (72)発明者 鷹巣 博昭 千葉県千葉市美浜区中瀬1丁目8番地 セ イコーインスツルメンツ株式会社内──────────────────────────────────────────────────の Continued on the front page (51) Int.Cl. 6 Identification symbol FI H01L 27/12 H01L 29/78 612B (72) Inventor Masaaki Kamiya 1-8 Nakase, Mihama-ku, Chiba-shi, Chiba Seiko Instruments Inc. (72) Inventor Yoshikazu Kojima 1-8-8 Nakase, Mihama-ku, Chiba-shi, Chiba Seiko Instruments Inc. (72) Inventor Hiroaki Takasu 1-8-1, Nakase, Mihama-ku, Chiba-shi, Chiba Seiko Instruments Inc.

Claims (13)

【特許請求の範囲】[Claims] 【請求項1】 マトリクス状に配置された複数の駆動素
子と、該駆動素子と電気的に接続する画素電極と、該駆
動素子を選択的に駆動する駆動回路とからなる集積回路
が形成された駆動基板と、該駆動基板に対向配置された
対向基板と、該駆動基板と該対向基板の間に配置された
電気光学物質層からなる光弁装置において、該駆動基板
は担体層と<100>0.0±1.0°の結晶方位のシ
リコン半導体単結晶薄膜層とから少なくともなる多層構
造を有し、該集積回路は、さらに、外部から入力する画
像信号を処理し該駆動回路に転送するための画像信号処
理回路、該画像信号記憶するメモリ回路、該集積回路の
欠陥を検出するための欠陥検出回路のいずれかを少なく
とも含み、該集積回路は該シリコン半導体単結晶薄膜層
ないしは該担体層に集積配置され、かつ、該能動素子に
より励起された時電気光学物質層に作用してその光透過
性を制御することを特徴とする光弁装置。
An integrated circuit including a plurality of driving elements arranged in a matrix, a pixel electrode electrically connected to the driving elements, and a driving circuit for selectively driving the driving elements is formed. In a light valve device including a driving substrate, an opposing substrate disposed opposite to the driving substrate, and an electro-optical material layer disposed between the driving substrate and the opposing substrate, the driving substrate includes a carrier layer and a <100> And a silicon semiconductor single crystal thin film layer having a crystal orientation of 0.0 ± 1.0 °. The integrated circuit further processes an externally input image signal and transfers the image signal to the drive circuit. Signal processing circuit, a memory circuit for storing the image signal, and a defect detection circuit for detecting a defect in the integrated circuit, wherein the integrated circuit is the silicon semiconductor single crystal thin film layer or the carrier layer To Is product placement, and the light valve device, characterized in that to control the optical transparency by acting on the electro-optical material layer when excited by said active element.
【請求項2】 マトリクス状に配置された複数の駆動素
子と該駆動素子に電気的に接続する画素電極とから成る
画素領域と、該駆動素子に選択的に信号を供給する駆動
回路を含む集積回路から成る駆動領域とが形成された駆
動基板と、該駆動基板に対向配置された対向基板と、該
駆動基板と該対向基板の間に配置された電気光学物質層
からなり、該能動素子により該電気光学物質の光学特性
を選択的に制御する光弁装置において、該駆動基板は担
体層の上に配置された<100>0.0±1.0°の結
晶方位のシリコン半導体単結晶薄膜層とから成る多層構
造を有し、該シリコン半導体単結晶薄膜層の該担体層と
は反対側表面に該集積回路が形成されるとともに、該駆
動領域は不透明であり、該画素領域は光を透明すること
を特徴とする光弁装置。
2. An integrated circuit comprising: a pixel region including a plurality of driving elements arranged in a matrix and pixel electrodes electrically connected to the driving elements; and a driving circuit for selectively supplying a signal to the driving elements. A driving substrate having a driving region formed of a circuit, a counter substrate disposed opposite to the driving substrate, and an electro-optical material layer disposed between the driving substrate and the counter substrate; In a light valve device for selectively controlling the optical characteristics of the electro-optical material, the driving substrate is a silicon semiconductor single crystal thin film having a crystal orientation of <100> 0.0 ± 1.0 ° disposed on a carrier layer. The integrated circuit is formed on the surface of the silicon semiconductor single-crystal thin film layer opposite to the carrier layer, the driving region is opaque, and the pixel region transmits light. Light valve device characterized by being transparent .
【請求項3】 該集積回路は該シリコン半導体単結晶薄
膜層の表面に形成された絶縁ゲート型トランジスタと該
絶縁ゲート型トランジスタを電気的に分離するフィール
ド酸化膜とを含み、該フィールド酸化膜と該担体層との
間にはシリコン半導体単結晶薄膜が形成されていること
を特徴とする請求項1記載の光弁装置。
3. The integrated circuit includes an insulated gate transistor formed on a surface of the silicon semiconductor single crystal thin film layer and a field oxide film for electrically isolating the insulated gate transistor. 2. A light valve device according to claim 1, wherein a silicon semiconductor single crystal thin film is formed between said carrier layer and said carrier layer.
【請求項4】 該能動素子は該シリコン半導体単結晶薄
膜層の該担体層とは反対側表面に形成された絶縁ゲート
型トランジスタを含み、該絶縁ゲート型トランジスタは
該担体層と接するフィールド酸化膜により電気的に分離
されていることを特徴とする請求項1記載の光弁装置。
4. The active element includes an insulated gate transistor formed on a surface of the silicon semiconductor single crystal thin film layer opposite to the carrier layer, wherein the insulated gate transistor is a field oxide film in contact with the carrier layer. The light valve device according to claim 1, wherein the light valve device is electrically separated by:
【請求項5】 該シリコン半導体単結晶薄膜には一定電
位が与えられていることを特徴とする請求項1記載の光
弁装置。
5. The light valve device according to claim 1, wherein a constant potential is applied to said silicon semiconductor single crystal thin film.
【請求項6】 該能動素子は該シリコン半導体単結晶薄
膜層の該担体層とは反対側表面に形成された絶縁ゲート
型トランジスタを含み、該シリコン半導体単結晶薄膜層
の膜厚が1000Åを越えないことを特徴とする請求項1記
載の光弁装置。
6. The active element includes an insulated gate transistor formed on a surface of the silicon semiconductor single crystal thin film layer opposite to the carrier layer, wherein the silicon semiconductor single crystal thin film layer has a thickness exceeding 1000 °. The light valve device according to claim 1, wherein the light valve device is not provided.
【請求項7】 該シリコン半導体単結晶薄膜層と該担体
層との間に低抵抗薄膜層が形成されていることを特徴と
する請求項1記載の光弁装置。
7. The light valve device according to claim 1, wherein a low resistance thin film layer is formed between the silicon semiconductor single crystal thin film layer and the carrier layer.
【請求項8】 該駆動基板の所定の位置に固定してスペ
ーサが形成され、該対向基板に対して所定の間隔を保
ち、該駆動基板と該対向基板との間隙には液晶からなる
電気光学物質層が充填されて成ることを特徴とる請求項
1記載の光弁装置。
8. An electro-optical device comprising a spacer fixed to a predetermined position of the driving substrate, a predetermined distance from the counter substrate, and a liquid crystal in a gap between the driving substrate and the counter substrate. The light valve device according to claim 1, wherein the light valve device is filled with a material layer.
【請求項9】 該対向基板には該マトリクス状画素電極
に対応して細分化カラーフィルタが形成されて成ること
を特徴とする請求項1記載の光弁装置。
9. The light valve device according to claim 1, wherein a subdivided color filter is formed on the counter substrate corresponding to the matrix pixel electrodes.
【請求項10】 光源と、該光源からの光を選択的に透
過して画像を表示する光弁装置と、該画像を拡大するレ
ンズから成るプロジェクション装置において、該光弁装
置は、マトリクス状に配置された複数の駆動素子と、該
駆動素子と電気的に接続する画素電極と、該駆動素子を
選択的に駆動する駆動回路とからなる集積回路が形成さ
れた駆動基板と、該駆動基板に対向配置された対向基板
と、該駆動基板と該対向基板の間に配置された電気光学
物質層からなるとともに、該駆動基板は担体層と、<1
00>0.0±1.0°の結晶方位の膜厚が1000Åを越
えないシリコン半導体単結晶薄膜層とから少なくともな
る多層構造を有し、該集積回路は該シリコン半導体単結
晶薄膜層ないしは該担体層に集積配置されかつ該駆動回
路により励起された時電気光学物質層に作用してその光
透過性を制御することを特徴とするプロジェクション装
置。
10. A projection device comprising a light source, a light valve device for selectively transmitting light from the light source to display an image, and a lens for enlarging the image, wherein the light valve device is arranged in a matrix. A driving substrate on which an integrated circuit including a plurality of driving elements arranged, a pixel electrode electrically connected to the driving element, and a driving circuit for selectively driving the driving element is formed; An opto-substrate disposed oppositely; an electro-optical material layer disposed between the driving substrate and the opposing substrate; the driving substrate includes a carrier layer;
Wherein the integrated circuit has a multilayer structure comprising at least a silicon semiconductor single crystal thin film layer having a crystal orientation of 00> 0.0 ± 1.0 ° not exceeding 1000 °. A projection device integrated on a carrier layer and, when excited by the drive circuit, acts on the electro-optical material layer to control its light transmittance.
【請求項11】 光源と、該光源からの光を選択的に透
過して画像を表示する光弁装置と、該画像を拡大するレ
ンズから成るプロジェクション装置において、該光弁装
置は、マトリクス状に配置された複数の駆動素子と、該
駆動素子と電気的に接続する画素電極と、該駆動素子を
選択的に駆動する駆動回路とからなる集積回路が形成さ
れた駆動基板と、該駆動基板に対向配置された対向基板
と、該駆動基板と該対向基板の間に配置された電気光学
物質層からなり、該駆動基板は担体層と<100>0.
0±1.0°の結晶方位のシリコン半導体単結晶薄膜層
とから少なくともなる多層構造を有し、該集積回路は、
さらに、外部から入力する画像信号を処理し該駆動回路
に転送するための画像信号処理回路、該画像信号記憶す
るメモリ回路、該集積回路の欠陥を検出するための欠陥
検出回路のいずれかを少なくとも含み、該集積回路は該
シリコン半導体単結晶薄膜層ないしは該担体層に集積配
置され、かつ、該能動素子により励起された時電気光学
物質層に作用してその光透過性を制御することを特徴と
するプロジェクション装置。
11. A projection device comprising a light source, a light valve device for selectively transmitting light from the light source to display an image, and a lens for enlarging the image, wherein the light valve device is arranged in a matrix. A driving substrate on which an integrated circuit including a plurality of driving elements arranged, a pixel electrode electrically connected to the driving element, and a driving circuit for selectively driving the driving element is formed; An opto-substrate disposed oppositely; and an electro-optical material layer disposed between the driving substrate and the opposing substrate.
A multilayer structure comprising at least a silicon semiconductor single crystal thin film layer having a crystal orientation of 0 ± 1.0 °;
Further, at least one of an image signal processing circuit for processing an image signal input from the outside and transferring the image signal to the driving circuit, a memory circuit for storing the image signal, and a defect detection circuit for detecting a defect of the integrated circuit. Wherein the integrated circuit is integrated on the silicon semiconductor single crystal thin film layer or the carrier layer, and acts on the electro-optic material layer when excited by the active element to control its light transmittance. And projection equipment.
【請求項12】 光源と、該光源からの光を選択的に透
過して画像を表示する光弁装置と、該画像を拡大するレ
ンズから成るプロジェクション装置において、該光弁装
置は、マトリクス状に配置された複数の駆動素子と該駆
動素子に電気的に接続する画素電極とから成る画素領域
と、該駆動素子に選択的に信号を供給する駆動回路を含
む集積回路から成る駆動領域とが形成された駆動基板
と、該駆動基板に対向配置された対向基板と、該駆動基
板と該対向基板の間に配置された電気光学物質層からな
り、該能動素子により該電気光学物質の光学特性を選択
的に制御するものであり、該駆動基板は担体層の上に配
置された<100>0.0±1.0°の結晶方位のシリ
コン半導体単結晶薄膜層とから成る多層構造を有し、該
シリコン半導体単結晶薄膜層の該担体層とは反対側表面
に該集積回路が形成されるとともに、該駆動領域は不透
明であり、該画素領域は光を透明することを特徴とする
プロジェクション装置。
12. A projection device comprising a light source, a light valve device for selectively transmitting light from the light source to display an image, and a lens for enlarging the image, wherein the light valve device is arranged in a matrix. A pixel region including a plurality of arranged driving elements and a pixel electrode electrically connected to the driving element, and a driving region including an integrated circuit including a driving circuit for selectively supplying a signal to the driving element are formed. A driving substrate, an opposing substrate disposed opposite to the driving substrate, and an electro-optical material layer disposed between the driving substrate and the opposing substrate, wherein the active element controls the optical characteristics of the electro-optical material. The driving substrate has a multilayer structure including a silicon semiconductor single crystal thin film layer having a crystal orientation of <100> 0.0 ± 1.0 ° disposed on a carrier layer. , The silicon semiconductor single crystal Together with the integrated circuit is formed on the opposite surface to the carrier layer of the film layer, the driving area is opaque, the pixel area projection apparatus, characterized in that the transparent light.
【請求項13】 該光弁装置の大きさは、センチメート
ルオーダであることを特徴とする請求項10から12い
ずれか記載のプロジェクション装置。
13. The projection device according to claim 10, wherein the size of the light valve device is on the order of centimeters.
JP14811898A 1998-05-28 1998-05-28 Semiconductor device, light valve device and projection device Expired - Lifetime JP2958474B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14811898A JP2958474B2 (en) 1998-05-28 1998-05-28 Semiconductor device, light valve device and projection device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14811898A JP2958474B2 (en) 1998-05-28 1998-05-28 Semiconductor device, light valve device and projection device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP7327503A Division JPH0950045A (en) 1995-12-15 1995-12-15 Semiconductor device, light valve device and projection device

Publications (2)

Publication Number Publication Date
JPH1154763A true JPH1154763A (en) 1999-02-26
JP2958474B2 JP2958474B2 (en) 1999-10-06

Family

ID=15445670

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14811898A Expired - Lifetime JP2958474B2 (en) 1998-05-28 1998-05-28 Semiconductor device, light valve device and projection device

Country Status (1)

Country Link
JP (1) JP2958474B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100488829B1 (en) * 2001-06-08 2005-05-12 산요덴키가부시키가이샤 Integrated circuit chip and display device using the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100488829B1 (en) * 2001-06-08 2005-05-12 산요덴키가부시키가이샤 Integrated circuit chip and display device using the same

Also Published As

Publication number Publication date
JP2958474B2 (en) 1999-10-06

Similar Documents

Publication Publication Date Title
KR100311340B1 (en) light valve device, method of manufacturing the device, and image projection system using the device
EP0991126B1 (en) Method of manufacturing an electrooptic device
US6055034A (en) Liquid crystal display panel
JP3072326B2 (en) Semiconductor single crystal thin film substrate light valve device and method of manufacturing the same
EP1288703B1 (en) Electric optical apparatus and manufacturing of the same, projection display, and electronic instrument
US7662704B2 (en) Electro-optical device, method of manufacturing the same, electronic apparatus, and semiconductor device
TWI276216B (en) Capacitor, semiconductor device, electrooptical device, electronic apparatus, method of manufacturing capacitor, and method of manufacturing semiconductor device
JP2566175B2 (en) Semiconductor device and manufacturing method thereof
US6852653B2 (en) Method of manufacturing semiconductor substrate, semiconductor substrate, electro-optical apparatus and electronic equipment
US20030232459A1 (en) Manufacturing method for electro-optical device, electro-optical device, manufacturing method for semiconductor device,semiconductor device, projection-type display apparatus, and electronic apparatus
JP3062698B2 (en) Single crystal thin film semiconductor device for light valve substrate
JP2958474B2 (en) Semiconductor device, light valve device and projection device
JP2838612B2 (en) Light valve device and manufacturing method thereof
JP3091883B2 (en) Light valve device and semiconductor device
JP2001257355A (en) Electro-optic substrate, electro-optic device and electronic equipment
JP4366953B2 (en) Method for manufacturing composite semiconductor substrate
JPH0950045A (en) Semiconductor device, light valve device and projection device
JP4366954B2 (en) Method for manufacturing composite semiconductor substrate
JPH06202155A (en) Production of liquid crystal display device
KR100292974B1 (en) Semiconductor device and manufacturing method
JPH05303352A (en) Optical valve device
TW200303036A (en) Thin film transistor substrate for liquid crystal display (LCD) and method of manufacturing the same
JPH06148686A (en) Matrix circuit driving device and its production
JPH04133034A (en) Single crystal thin film semiconductor device for optical valve substrate
JPH07114011A (en) Direct viewing type liquid crystal display device

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080730

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090730

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100730

Year of fee payment: 11

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100730

Year of fee payment: 11