JPH04133034A - Single crystal thin film semiconductor device for optical valve substrate - Google Patents

Single crystal thin film semiconductor device for optical valve substrate

Info

Publication number
JPH04133034A
JPH04133034A JP2254919A JP25491990A JPH04133034A JP H04133034 A JPH04133034 A JP H04133034A JP 2254919 A JP2254919 A JP 2254919A JP 25491990 A JP25491990 A JP 25491990A JP H04133034 A JPH04133034 A JP H04133034A
Authority
JP
Japan
Prior art keywords
thin film
single crystal
crystal thin
film layer
pixel electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2254919A
Other languages
Japanese (ja)
Inventor
Hiroaki Takasu
博昭 鷹巣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Priority to JP2254919A priority Critical patent/JPH04133034A/en
Priority to US07/749,292 priority patent/US6067062A/en
Priority to EP19910308095 priority patent/EP0474474A3/en
Priority to CA002050736A priority patent/CA2050736A1/en
Priority to KR1019910015526A priority patent/KR100299024B1/en
Publication of JPH04133034A publication Critical patent/JPH04133034A/en
Priority to US08/464,075 priority patent/US5637187A/en
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

PURPOSE:To obtain a subminiature optical valve device with high fineness having a high pixel density and a small picture size by forming integrally a pixel electrode and a switching element by using a LSI manufacturing technology for a semiconductor single crystal thin film layer formed on an insulated substrate. CONSTITUTION:On a surface of the electrically insulated substrate 1, the semiconductor single crystal thin film layer 2 is arranged. The pixel electrode 3 is formed by patterning the prescribed portion of the film layer 2 to a prescribed pattern and the switching element 4 is formed on the portion adjacent to the pixel electrode 3. Hence the switching element 4 is connected so as to hold the selective power supply to the corresponding pixel electrode 3. Namely in a portion of the thin film layer 2 adjacent to the pixel electrode 3, the drain region 7 of the switching element 4 is formed.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は直視型表示装置や投影型表示装置等に用いられ
る平板型光弁装置に関する。より詳しくは、平板型光弁
装置の基板として用いられる画素アレイの形成された薄
膜半導体装置に関する。薄膜半導体装置は、例えば液晶
パネルとして一体的に組み込まれアクティブマトリック
ス装置を構成する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a flat plate light valve device used in direct-view display devices, projection display devices, and the like. More specifically, the present invention relates to a thin film semiconductor device on which a pixel array is formed, which is used as a substrate of a flat plate light valve device. The thin film semiconductor device is integrated into an active matrix device, for example, as a liquid crystal panel.

〔従来の技術〕[Conventional technology]

アクティブマトリックス装置の原理は比較的簡明であり
、各画素にスイッチ素子を設け、特定の画素を選択する
場合には対応するスイッチ素子を導通させ、非選択時に
おいてはスイッチ素子を非導通状態にしておくものであ
る。このスイッチ素子は液晶パネルを構成するガラス基
板上に形成されている。従ってスイッチ素子の薄膜化技
術が重要である。この素子として通常絶縁ゲート電界効
果型の薄膜トランジスタが用いられる。
The principle of an active matrix device is relatively simple; each pixel is provided with a switch element, and when a specific pixel is selected, the corresponding switch element is made conductive, and when not selected, the switch element is made non-conductive. It is something to keep. This switch element is formed on a glass substrate that constitutes a liquid crystal panel. Therefore, technology to reduce the thickness of switch elements is important. As this element, an insulated gate field effect thin film transistor is usually used.

従来、アクティブマトリックス装置においては薄膜トラ
ンジスタはガラス基板上に堆積された非晶質シリコン薄
膜あるいは多結晶シリコン薄膜の表面に形成されていた
。これら非晶質シリコン薄膜及び多結晶シリコン薄膜は
物理気相成長法や化学気相成長法を用いてガラス基板上
に容易に堆積できるので比較的大画面のアクティブマト
リックス装置を製造するのに適している。
Conventionally, in active matrix devices, thin film transistors have been formed on the surface of an amorphous silicon thin film or a polycrystalline silicon thin film deposited on a glass substrate. These amorphous silicon thin films and polycrystalline silicon thin films can be easily deposited on glass substrates using physical vapor deposition or chemical vapor deposition, making them suitable for manufacturing relatively large-screen active matrix devices. There is.

〔発明か解決しようとする課題〕[Invention or problem to be solved]

しかしなから、従来の非晶質シリコン薄膜あるいは多結
晶シリコン薄膜を用いたアクティブマトリックス装置は
、薄膜素子の微細化及び画素の高密度化には必ずしも適
していない。最近、直視型表示装置とは別に微細化され
た高密度の画素を有する超小型表示装置あるいは光弁装
置に対する要求か高まって来ている。かかる超小型光弁
装置は例えば投影型画像装置の一次画像形成面として利
用され、投影型のハイビジョンテレビとして応用可能で
ある。微細半導体製造技術あるいはLSI技術を直接用
いる事ができれば、μオーダの画素寸法を有し全体とし
ても敷部程度の寸法を有する超小型光弁装置が可能にな
ると考えられている。
However, conventional active matrix devices using amorphous silicon thin films or polycrystalline silicon thin films are not necessarily suitable for miniaturizing thin film elements and increasing pixel density. Recently, in addition to direct-view display devices, there has been an increasing demand for ultra-compact display devices or light valve devices having miniaturized, high-density pixels. Such a microscopic light valve device is used, for example, as a primary image forming surface of a projection type image device, and can be applied as a projection type high-definition television. It is believed that if micro semiconductor manufacturing technology or LSI technology can be used directly, it will be possible to create an ultra-compact light valve device that has pixel dimensions on the μ order and the size of the device as a whole.

しかしながら、従来の非晶質あるいは多結晶シリコン薄
膜を用いた場合には、現実にLSI技術を適用してμオ
ーダあるいはサブμオーダの薄膜素子を形成する事が困
難である。例えば、非晶質シリコン薄膜の場合にはその
成膜温度が300℃程度である為、LSI製造技術に必
要な高温処理を実施する事ができない。又、多結晶シリ
コン薄膜の場合には結晶粒子の大きさか数−程度である
為、必然的に薄膜素子の微細化が制限される。又、多結
晶シリコン薄膜の成膜温度は600℃程度であり、10
00℃以上の高温処理を要するLSI製造技術を十分に
適用する事は不可能である。以上に述べた様に、従来の
非晶質又は多結晶シリコン薄膜を用いたアクティブマト
リックス装置においては、通常のLSIと同程度の集積
密度及びチップ寸法を実現する事が極めて困難であると
いう問題点があった。
However, when conventional amorphous or polycrystalline silicon thin films are used, it is difficult to actually apply LSI technology to form micro-order or sub-micro-order thin film elements. For example, in the case of an amorphous silicon thin film, the film formation temperature is about 300° C., so high-temperature processing required for LSI manufacturing technology cannot be performed. In addition, in the case of polycrystalline silicon thin films, the size of crystal grains is only about a few, which inevitably limits the miniaturization of thin film elements. Furthermore, the deposition temperature of the polycrystalline silicon thin film is approximately 600°C, and the
It is impossible to fully apply LSI manufacturing technology that requires high-temperature processing of 00° C. or higher. As mentioned above, the problem with conventional active matrix devices using amorphous or polycrystalline silicon thin films is that it is extremely difficult to achieve the same level of integration density and chip size as normal LSIs. was there.

上述した従来の技術の問題点に鑑み、本発明はアクティ
ブマトリックス装置の光弁装置の超小型化を可能とする
光弁基板用半導体装置を提供する事を一般的な目的とす
る。
In view of the above-mentioned problems of the prior art, it is a general object of the present invention to provide a semiconductor device for a light valve substrate that enables ultra-miniaturization of a light valve device of an active matrix device.

ところで、従来の光弁基板用非晶質薄膜半導体装置や多
結晶薄膜半導体装置においては、マトリックス状に配置
された画素電極群はITO等の透明電極薄膜をパタニン
グして形成されていた。
Incidentally, in conventional amorphous thin film semiconductor devices and polycrystalline thin film semiconductor devices for light valve substrates, pixel electrode groups arranged in a matrix are formed by patterning a transparent electrode thin film such as ITO.

このITO薄膜は耐熱温度が低くエツチング精度も高く
ない。比較的画素寸法の大きな場合には障害とならない
が、薄膜素子の微細化に合わせて画素の高密度化を行な
おうとする場合には種々問題点が生ずる。第1に、IT
O薄膜はLSI製造技術に必要な高温処理に耐える事が
できないので、−貫して半導体プロセスを適用する事が
できずスループットが悪くなる。第2に、ITO薄膜の
エツチング精度か低い為高精細の画素電極群を形成する
事が困難である。第3に、素子の微細化が進むと必然的
に基板表面の凹凸が顕著となりその上に画素電極を配置
すると断線等の欠陥が多発する。
This ITO thin film has a low heat resistance and does not have high etching accuracy. Although this is not a problem when the pixel size is relatively large, various problems arise when attempting to increase the density of pixels in accordance with the miniaturization of thin film elements. First, IT
Since the O thin film cannot withstand the high temperature treatment required for LSI manufacturing technology, it is not possible to apply a semiconductor process throughout, resulting in poor throughput. Second, the etching accuracy of the ITO thin film is low, making it difficult to form a high-definition pixel electrode group. Third, as elements become finer, the surface of the substrate inevitably becomes more uneven, and if a pixel electrode is placed on top of the unevenness, defects such as disconnections occur frequently.

薄膜素子の微細化に伴なう従来の画素電極構造のもたら
す様々な問題点に鑑み、本発明は半導体プロセスが一貫
して適用可能であり高い寸法精度を有するとともに基板
表面の凹凸の悪影響を受ける事がない画素電極構造を有
する光弁基板用半導体装置を提供する事を特徴的な目的
とする゛。
In view of the various problems caused by the conventional pixel electrode structure due to the miniaturization of thin film elements, the present invention has been developed so that the semiconductor process can be consistently applied, has high dimensional accuracy, and is not affected by the adverse effects of irregularities on the substrate surface. A distinctive object of the present invention is to provide a semiconductor device for a light valve substrate that has a pixel electrode structure that is free from problems.

〔課題を解決するための手段〕 上述した一般的目的及び特徴的目的を達成する為に、本
発明にかかる光弁基板用薄膜半導体装置は、電気絶縁性
の基板と該基板表面に配置された半導体単結晶薄膜層と
からなる複合基板を用いている。画素電極群は、所定の
形状にパタニングされた半導体単結晶薄膜層から構成さ
れている。さらに、スイッチ素子群も該半導体単結晶薄
膜層に集積形成されている。個々のスイッチ素子は単結
晶薄膜素子からなるとともに、該単結晶薄膜素子は該半
導体単結晶薄膜層を通して直接対応する画素電極に対1
7て選択給電を行なう様に接続されている。
[Means for Solving the Problems] In order to achieve the above-mentioned general purpose and characteristic purpose, a thin film semiconductor device for a light valve substrate according to the present invention comprises an electrically insulating substrate and a thin film semiconductor device disposed on the surface of the substrate. A composite substrate consisting of a semiconductor single crystal thin film layer is used. The pixel electrode group is composed of a semiconductor single crystal thin film layer patterned into a predetermined shape. Furthermore, a group of switching elements is also formed integrally on the semiconductor single crystal thin film layer. Each switch element is composed of a single crystal thin film element, and the single crystal thin film element is directly connected to the corresponding pixel electrode through the semiconductor single crystal thin film layer.
7 for selective power supply.

本発明の一態様によれば、各単結晶薄膜素子はゲート電
極及び一対の不純物拡散領域とを有する絶縁ゲート電界
効果トランジスタから構成されている。一方の不純物拡
散領域例えばドレイン領域は共通の半導体単結晶薄膜層
を通じて対応する画素電極に連続している。
According to one aspect of the invention, each single crystal thin film device is comprised of an insulated gate field effect transistor having a gate electrode and a pair of impurity diffusion regions. One impurity diffusion region, for example, a drain region, is continuous with the corresponding pixel electrode through a common semiconductor single crystal thin film layer.

本発明の他の態様によれば、好ましくは該半導体単結品
薄゛膜層は基板表面に接着された研摩半導体単結晶薄膜
層からなる。即ち、例えば高品質のシリコンウェハを電
気絶縁性の基板表面に接着した後、機械研摩あるいは化
学研摩により該接着されたシリコンウェハを薄膜化しシ
リコン単結晶薄膜層を形成している。
According to another aspect of the invention, preferably the semiconductor single crystal thin film layer comprises a polished semiconductor single crystal thin film layer adhered to the substrate surface. That is, for example, after bonding a high quality silicon wafer to the surface of an electrically insulating substrate, the bonded silicon wafer is thinned by mechanical polishing or chemical polishing to form a silicon single crystal thin film layer.

〔発明の作用〕[Action of the invention]

上述した様に、本発明によれば電気絶縁性の基板担体層
の表面に半導体単結晶薄膜層を形成した二層構造を有す
る複合基板を用いており、かつ該半導体単結晶薄膜層は
例えばンリコン単結晶バルクからなるシリコンウェハと
同等の品質を有している。従って、かかる汁導体単結晶
薄膜層にLSI製造技術を駆使して画素電極群及び対応
するスイッチ素子群を集積的に形成する事かできる。こ
の結果得られる半導体装置は極めて高い画素密度及び極
めて小さい画素寸法を有しており超小型高精細の光弁装
置を構成する事かできる。
As described above, according to the present invention, a composite substrate having a two-layer structure in which a semiconductor single crystal thin film layer is formed on the surface of an electrically insulating substrate carrier layer is used, and the semiconductor single crystal thin film layer is made of, for example, silicone. It has the same quality as silicon wafers made of single crystal bulk. Therefore, it is possible to integrally form a pixel electrode group and a corresponding switch element group on such a liquid conductor single crystal thin film layer by making full use of LSI manufacturing technology. The resulting semiconductor device has an extremely high pixel density and an extremely small pixel size, and can be used to construct an ultra-small, high-definition light valve device.

特に、個々の画素電極はスイッチ素子群と同様に共通の
半導体単結晶薄膜層をパタニングして形成される。従っ
て、従来のITO薄膜を用いた構造と異なり、LSI製
造技術をそのまま適用でき一貫した半導体プロセスかE
iJ能となる。才導体単結晶薄膜層自体をパタニングし
て画素電極群を形成するので、スイッチ素子群を形成し
た後生ずる基板表面の凹凸の影響を受ける事がない。
In particular, the individual pixel electrodes are formed by patterning a common semiconductor single crystal thin film layer similarly to the switch element group. Therefore, unlike structures using conventional ITO thin films, LSI manufacturing technology can be applied as is, and a consistent semiconductor process is possible.
Became iJ Noh. Since the pixel electrode group is formed by patterning the conductor single crystal thin film layer itself, it is not affected by irregularities on the substrate surface that occur after the switch element group is formed.

〔実 施 例〕〔Example〕

以下図面を参照して本発明の好適な実施例を詳細に説明
する。第1図は光弁基板用単結晶薄膜半導体装置の一実
施例を示す模式的部分断面図であり、一画素分のみを切
り出して示している。図示する様に、本半導体装置は電
気絶縁性の基板1を利用している。この基板は、例えば
透明な石英ガラス等から構成される。基板1の表面には
、半導体単結晶薄膜層2が配置されている。この半導体
単結晶薄膜層2は例えばシリコン単結晶からなりその膜
厚は0,1□□□程度に設定される。膜厚を薄くする事
により入射光に対して実質的に透明とする事が可能であ
る。半導体単結晶薄膜層2のある部分は所定の形状にパ
タニングされ画素電極3を構成する。画素電極3と隣接
する半導体単結晶薄膜層2の部分にはスイッチ素子4が
形成されている。
Preferred embodiments of the present invention will be described in detail below with reference to the drawings. FIG. 1 is a schematic partial cross-sectional view showing an embodiment of a single crystal thin film semiconductor device for a light valve substrate, and only one pixel is cut out and shown. As shown in the figure, this semiconductor device uses an electrically insulating substrate 1. This substrate is made of, for example, transparent quartz glass. A semiconductor single crystal thin film layer 2 is arranged on the surface of the substrate 1 . This semiconductor single crystal thin film layer 2 is made of silicon single crystal, for example, and its film thickness is set to about 0.1□□□. By reducing the film thickness, it is possible to make the film substantially transparent to incident light. A certain portion of the semiconductor single crystal thin film layer 2 is patterned into a predetermined shape to constitute a pixel electrode 3. A switch element 4 is formed in a portion of the semiconductor single crystal thin film layer 2 adjacent to the pixel electrode 3.

このスイッチ素子4は集積形成された単結晶薄膜素子か
ら構成されており、且つ個々の単結晶薄膜素子は該半導
体単結晶薄膜層2を通じて直接対応する画素電極3に対
して選択給電を行なう様に接続されている。スイッチ素
子4あるいは単結晶薄膜素子は例えばゲート電極5及び
一対の不純物拡散領域即ちソース領域6及びドレイン領
域7とを有する絶縁ゲート電界効果トランジスタから構
成されている。一方の不純物拡散領域即ちドレイン領域
7は対応する画素電極3に連続(−でいる。換言すると
、トレイン領域7と画素電極3は共通の半導体単結晶薄
膜層2に形成された不純物拡散領域からなる。この半導
体単結晶薄膜層2は例えば基板1の表面に接着された高
品質の研摩シリコン単結晶薄膜層から構成されている。
This switch element 4 is composed of integrated single crystal thin film elements, and each single crystal thin film element selectively supplies power directly to the corresponding pixel electrode 3 through the semiconductor single crystal thin film layer 2. It is connected. The switching element 4 or single crystal thin film element is composed of, for example, an insulated gate field effect transistor having a gate electrode 5 and a pair of impurity diffusion regions, that is, a source region 6 and a drain region 7. One impurity diffusion region, that is, the drain region 7 is continuous with the corresponding pixel electrode 3 (indicated by -. In other words, the train region 7 and the pixel electrode 3 are formed of impurity diffusion regions formed in a common semiconductor single crystal thin film layer 2. This semiconductor monocrystalline thin film layer 2 consists of, for example, a high quality polished silicon single crystal thin film layer adhered to the surface of the substrate 1.

ゲート電極5はゲート絶縁膜8を介して薄膜トランジス
タスイッチ素子4のチャネル形成領域の上に配置されて
いる。このチャネル形成領域は一対のソース領域6及び
トレイン領域7によって挟まれている。
Gate electrode 5 is placed over the channel formation region of thin film transistor switch element 4 with gate insulating film 8 interposed therebetween. This channel forming region is sandwiched between a pair of source regions 6 and train regions 7.

絶縁膜9を介してスイッチ素子4の上側に金属アルミニ
ウム等からなる配線バタン10か形成されている。この
配線バタン10は絶縁膜9に形成されたコンタクトホー
ルを介してスイッチ素子4のソース領域6に電気的に接
続されている。この配線バタンlOはさらに図示しない
信号線にも接続されており、画像信号をスイッチ素子4
に印加する。この画像信号は導通状態にあるチャネル形
成領域及びドレイン領域7を介して画素電極3に選択給
電される。配線バタン10の表面には保護膜11が形成
されている。この保護膜11は画素電極3が形成されて
いる部分を除いて基板1の表面を被覆しておりスイッチ
素子4を外的ストレスから保護している。最後に、基板
表面には全面に渡って配向膜12か被覆される。この配
向膜12は、例えば本光弁基板用単結晶薄膜半導体装置
を液晶パネルとして組み込む場合に必要なものである。
A wiring button 10 made of metal aluminum or the like is formed above the switch element 4 with an insulating film 9 interposed therebetween. This wiring button 10 is electrically connected to the source region 6 of the switch element 4 via a contact hole formed in the insulating film 9. This wiring button lO is further connected to a signal line (not shown), and transmits the image signal to the switch element 4.
to be applied. This image signal is selectively supplied to the pixel electrode 3 via the channel forming region and drain region 7 which are in a conductive state. A protective film 11 is formed on the surface of the wiring button 10. This protective film 11 covers the surface of the substrate 1 except for the portion where the pixel electrode 3 is formed, and protects the switch element 4 from external stress. Finally, the entire surface of the substrate is coated with an alignment film 12. This alignment film 12 is necessary, for example, when incorporating the present single crystal thin film semiconductor device for a light valve substrate as a liquid crystal panel.

ところで、第1図は以上に説明した光弁基板用単結晶薄
膜半導体装置を用いて液晶パネルを構成した例を示して
いる。図示する様に、基板1に対して所定の間隙を介し
て対向基板13が配置されている。対向基板13は、ガ
ラス担体14とその内側面に形成された共通電極15と
この共通電極15を被覆する配向膜16とから構成され
る積層構造を有している。複合基板1と対向基板13と
の間の所定の間隙には液晶層17が充填されている。液
晶層17は上下から一対の配向膜12及び16によって
挟持されており所定の液晶分子整列構造を有する。共通
電極15と画素電極3との間に、選択給電された電荷量
に応じて所定の電圧か印加され液晶層I7の液晶分子整
列状態が変化する。この変化に応じて入射光の透過率が
調節され画素毎に光弁機能を奏する。
Incidentally, FIG. 1 shows an example in which a liquid crystal panel is constructed using the single crystal thin film semiconductor device for a light valve substrate described above. As shown in the figure, a counter substrate 13 is placed with respect to the substrate 1 with a predetermined gap therebetween. The counter substrate 13 has a laminated structure composed of a glass carrier 14, a common electrode 15 formed on the inner surface thereof, and an alignment film 16 covering the common electrode 15. A predetermined gap between the composite substrate 1 and the counter substrate 13 is filled with a liquid crystal layer 17 . The liquid crystal layer 17 is sandwiched between a pair of alignment films 12 and 16 from above and below, and has a predetermined alignment structure of liquid crystal molecules. A predetermined voltage is applied between the common electrode 15 and the pixel electrode 3 according to the amount of selectively supplied electric charge, and the alignment state of liquid crystal molecules in the liquid crystal layer I7 changes. The transmittance of incident light is adjusted according to this change, and each pixel performs a light valve function.

第2図は第1図に示す光弁基板用単結晶薄膜半導体装置
の変形例を示す模式的部分断面図である。
FIG. 2 is a schematic partial sectional view showing a modification of the single crystal thin film semiconductor device for a light valve substrate shown in FIG.

第1図に示す構成要素と同一の部分については同一の参
照番号を付しその説明を省略する。第1図に示す実施例
と異なる点は、画素電極3aを構成する部分の半導体単
結晶薄膜層2の層厚が、対応する薄膜スイッチ素子4が
集積形成される部分の半導体単結晶薄膜層2の層厚より
小さく設定されている事である。即ち、半導体単結晶薄
膜層2は所定のバタンに沿って選択的にエツチングされ
、膜厚が部分的に薄くなった画素電極3aが形成される
。この様にすると、画素電極3aの透過率を著しく向上
できる一方、スイッチ素子4の形成される半導体単結晶
薄膜層2の層厚を予め極端に薄くする必要がないのでそ
の形成工程が容易化される。
Components that are the same as those shown in FIG. 1 are given the same reference numerals, and their explanations will be omitted. The difference from the embodiment shown in FIG. 1 is that the thickness of the semiconductor single crystal thin film layer 2 in the portion constituting the pixel electrode 3a is different from that in the portion where the corresponding thin film switch element 4 is integrated. This means that the layer thickness is set smaller than the layer thickness of . That is, the semiconductor single crystal thin film layer 2 is selectively etched along a predetermined pattern to form a pixel electrode 3a whose film thickness is partially reduced. In this way, the transmittance of the pixel electrode 3a can be significantly improved, and at the same time, there is no need to make the thickness of the semiconductor single crystal thin film layer 2 on which the switch element 4 is formed extremely thin in advance, so the formation process is simplified. Ru.

第3図は本発明にかかる光弁基板用単結晶薄膜半導体装
置の他の変形例を示す模式的部分断面図である。第1図
に示す実施例と同一の構成要素については同一の参照番
号を付してその説明にかえる。第1図に示す実施例と異
なる点は、やはり画素電極3bを構成する部分の半導体
単結晶薄膜層2の層厚か、対応する薄膜素子4が集積形
成される部分の半導体単結晶薄膜層2の層厚より小さい
事である。しかしながら、第2図に示す変形例と異なり
、所定のパタンに沿って半導体単結晶薄膜層2は部分的
に熱酸化され光学的に透明な酸化膜3cに転換されてい
る。従って、画素電極3bの領域においては、半導体単
結晶薄膜層2の層厚は実質的にその透過率が100%と
なる様に減少されている。第2図に示す例と異なり、基
板1の表面は平坦化されているので後工程例えば配向膜
処理が容易になるという利点がある。
FIG. 3 is a schematic partial sectional view showing another modification of the single crystal thin film semiconductor device for a light valve substrate according to the present invention. Components that are the same as those in the embodiment shown in FIG. 1 are given the same reference numerals and their descriptions will be changed. The difference from the embodiment shown in FIG. 1 is the thickness of the semiconductor single crystal thin film layer 2 in the portion constituting the pixel electrode 3b, or the thickness of the semiconductor single crystal thin film layer 2 in the portion where the corresponding thin film element 4 is integrated. This is smaller than the layer thickness of . However, unlike the modification shown in FIG. 2, the semiconductor single crystal thin film layer 2 is partially thermally oxidized along a predetermined pattern and converted into an optically transparent oxide film 3c. Therefore, in the region of the pixel electrode 3b, the thickness of the semiconductor single crystal thin film layer 2 is reduced so that its transmittance is substantially 100%. Unlike the example shown in FIG. 2, since the surface of the substrate 1 is flattened, there is an advantage that post-processing, such as alignment film treatment, is facilitated.

第4図は本発明にかかる光弁基板用単結晶薄膜半導体装
置のさらに別の変形例を示す模式的部分断面図である。
FIG. 4 is a schematic partial sectional view showing still another modification of the single crystal thin film semiconductor device for a light valve substrate according to the present invention.

第1図に示す実施例と同一の構成要素については同一の
参照番号を付しその詳細な説明を省略する。この変形例
においても、画素電極3dを構成する部分の半導体単結
晶薄膜層2の層厚は、対応する薄膜スイッチ素子4が集
積形成される部分の半導体単結晶薄膜層2の層厚よりも
小さく設定されている。しかしながら、第2図に示す例
と異なり、本例においては画素領域を規定する基板1の
表面部分には予め台状段差3eが形成されている。段差
の形成された表面に対して平坦な半導体単結晶薄膜層2
を被覆する。この結果、段差部3eの高さ分だけ半導体
単結晶薄膜層2の層厚が小さくなる。この段差部の高さ
寸法を適宜設定する事により、画素電極3dの透過率を
実質的に100%にする事が可能となる。
Components that are the same as those in the embodiment shown in FIG. 1 are given the same reference numerals, and detailed explanation thereof will be omitted. Also in this modification, the layer thickness of the semiconductor single crystal thin film layer 2 in the portion constituting the pixel electrode 3d is smaller than the layer thickness of the semiconductor single crystal thin film layer 2 in the portion where the corresponding thin film switch element 4 is integrated. It is set. However, unlike the example shown in FIG. 2, in this example, a table-shaped step 3e is previously formed on the surface portion of the substrate 1 that defines the pixel area. Semiconductor single crystal thin film layer 2 that is flat against the stepped surface
Cover. As a result, the thickness of the semiconductor single crystal thin film layer 2 is reduced by the height of the stepped portion 3e. By appropriately setting the height dimension of this stepped portion, it is possible to make the transmittance of the pixel electrode 3d substantially 100%.

次に第5図は、本発明にかかる光弁基板用単結晶薄膜半
導体装置を用いて構成されたアクティブマトリックス型
液晶装置を示す模式的分解斜視図である。図示する様に
、液晶装置は複合基板1と、該複合基板に所定の間隙を
介して対向配置された対向基板13と、該間隙に配置さ
れた電気光学物質層即ち液晶層17とから構成されてい
る。複合基板1には画素を規定する画素電極3の群と、
所定の信号に応して画素電極群3を駆動する為の駆動回
路とか形成されている。
Next, FIG. 5 is a schematic exploded perspective view showing an active matrix liquid crystal device constructed using the single crystal thin film semiconductor device for a light valve substrate according to the present invention. As shown in the figure, the liquid crystal device is composed of a composite substrate 1, a counter substrate 13 disposed opposite to the composite substrate with a predetermined gap in between, and an electro-optic material layer, that is, a liquid crystal layer 17 disposed in the gap. ing. The composite substrate 1 includes a group of pixel electrodes 3 that define pixels;
A drive circuit for driving the pixel electrode group 3 in response to a predetermined signal is formed.

複合基板1は石英ガラスからなり、その表面はシリコン
単結晶薄膜層2によって被覆されている。
Composite substrate 1 is made of quartz glass, and its surface is covered with silicon single-crystal thin film layer 2 .

さらにその上には配向膜12が形成されている。加えて
、石英ガラス基板の裏面側には偏光板18が接着されて
いる。そして、駆動回路はこのシリコン単結晶薄膜層2
に形成された集積回路からなる。
Furthermore, an alignment film 12 is formed thereon. In addition, a polarizing plate 18 is bonded to the back side of the quartz glass substrate. The drive circuit is formed using this silicon single crystal thin film layer 2.
It consists of an integrated circuit formed in

この集積回路はマトリックス状に配置された画素電極群
3に対応して形成されたスイッチ素子群4を含んでいる
。このスイッチ素子4は絶縁ゲート電界効果型トランジ
スタからなり、そのドレイン電極は対応する画素電極3
に接続されており、同しくゲート電極は走査線19に接
続されており、同しくソース電極は信号線20に接続さ
れている。該集積回路はさらにXドライバ21を含み列
状の信号線20に接続されている。さらに、Yドライバ
22を含み行状の走査線19に接続されている。又、対
向基板13はガラス担体14と、ガラス担体14の外側
面に接着された偏光板23と、ガラス担体14の内側面
に形成された共通電極15とから構成されている。
This integrated circuit includes a switch element group 4 formed corresponding to a pixel electrode group 3 arranged in a matrix. This switch element 4 is composed of an insulated gate field effect transistor, and its drain electrode is connected to the corresponding pixel electrode 3.
Similarly, the gate electrode is connected to the scanning line 19, and the source electrode is similarly connected to the signal line 20. The integrated circuit further includes an X driver 21 and is connected to a column-shaped signal line 20. Furthermore, it includes a Y driver 22 and is connected to the row scanning line 19 . The counter substrate 13 is composed of a glass carrier 14, a polarizing plate 23 bonded to the outer surface of the glass carrier 14, and a common electrode 15 formed on the inner surface of the glass carrier 14.

加えて、共通電極15の表面は配向膜16によって被覆
されている。
In addition, the surface of the common electrode 15 is covered with an alignment film 16.

前述した様に、画素電極3は所定の形状にパタニングさ
れたシリコン単結晶薄膜層2から構成されている。又、
対応するスイッチ素子4も同様にシリコン単結晶薄膜層
2に集積形成されている。
As described above, the pixel electrode 3 is composed of a silicon single crystal thin film layer 2 patterned into a predetermined shape. or,
A corresponding switch element 4 is similarly formed integrally on the silicon single crystal thin film layer 2.

この結果、スイッチ素子4を構成する絶縁ゲート電界効
果トランジスタのトレイン領域と画素電極3はこのシリ
コン単結晶薄膜層2を介して連続的に接続されている。
As a result, the train region of the insulated gate field effect transistor constituting the switch element 4 and the pixel electrode 3 are continuously connected via the silicon single crystal thin film layer 2.

次に第5図に示すアクティブマトリックス型液晶装置の
動作を簡潔に説明する。個々の薄膜トランジスタスイッ
チ素子4のゲート電極は走査線19に接続されており、
Yドライバ22によって走査信号が印加され線順次で個
々のスイッチ素子4の導通及び遮断を制御する。Xドラ
イバ21から出力される画像信号は信号線20を介して
導通状態にある選択されたトランジスタ4に印加される
。印加された画像信号は対応する画素電極3に伝えられ
選択給電が行なわれる。この結果、画素電極3か励起さ
れ液晶層17に作用してその透過率を実質的に100%
とする。一方、非選択時においてはトランジスタスイッ
チ素子4は非導通状態となり画素電極3に書き込まれた
画像信号を電荷として維持する。なお液晶層17は比抵
抗が高く通常は容量性として動作する。
Next, the operation of the active matrix liquid crystal device shown in FIG. 5 will be briefly explained. The gate electrode of each thin film transistor switch element 4 is connected to a scanning line 19,
A scanning signal is applied by the Y driver 22 to control conduction and cutoff of the individual switch elements 4 line sequentially. The image signal output from the X driver 21 is applied via the signal line 20 to the selected transistor 4 which is in a conductive state. The applied image signal is transmitted to the corresponding pixel electrode 3, and selective power supply is performed. As a result, the pixel electrode 3 is excited and acts on the liquid crystal layer 17, increasing its transmittance to substantially 100%.
shall be. On the other hand, when not selected, the transistor switch element 4 becomes non-conductive and maintains the image signal written to the pixel electrode 3 as a charge. Note that the liquid crystal layer 17 has a high specific resistance and normally operates as a capacitor.

これら薄膜トランジスタのスイッチング性能を表わす為
にオン/オフ電流比が用いられる。液晶動作に必要′な
電流比は書き込み時間と保持時間から簡単に求められる
。例えば画像信号がテレビジョン信号である場合には、
1走査線期間の約60μsecの間に画像信号の90%
以上を書き込まなければならない。一方、1フイ一ルド
期間である約16m5ecで電荷の90%以上を保持し
なければならない。その結果、電流比は5桁以上必要と
なる。この時、薄膜トランジスタからなるスイッチ素子
4は電荷移動度が極めて高いシリコン単結晶薄膜層2の
上に形成されているのでオン/オフ比は6桁以上を確保
できる。従って、極めて高速な信号応答性を有するアク
ティブマトリックス型の液晶装置を得る事ができる。又
、シリコン単結晶薄膜の高移動度特性を利用して同時に
、周辺ドライバ回路21及び22を同一シリコン単結晶
薄膜層に形成する事が可能となる。併せて、シリコン単
結晶薄膜層2自体を所定の形状にパタニングして画素電
極3を形成する事が可能である。この結果、従来と異な
り本発明にかかる光弁基板用単結晶薄膜半導体装置は最
終工程に至るまで一貫して半導体プロセスを用いて製造
する事ができる。
The on/off current ratio is used to express the switching performance of these thin film transistors. The current ratio required for liquid crystal operation can be easily determined from the write time and retention time. For example, if the image signal is a television signal,
90% of the image signal during approximately 60 μsec of one scanning line period
You have to write the above. On the other hand, more than 90% of the charge must be retained for about 16 m5ec, which is one field period. As a result, the current ratio needs to be five orders of magnitude or more. At this time, since the switching element 4 made of a thin film transistor is formed on the silicon single crystal thin film layer 2 having extremely high charge mobility, an on/off ratio of 6 digits or more can be ensured. Therefore, an active matrix liquid crystal device having extremely high-speed signal response can be obtained. Further, by utilizing the high mobility characteristics of the silicon single crystal thin film, it becomes possible to simultaneously form the peripheral driver circuits 21 and 22 in the same silicon single crystal thin film layer. In addition, the pixel electrode 3 can be formed by patterning the silicon single crystal thin film layer 2 itself into a predetermined shape. As a result, unlike the conventional method, the single crystal thin film semiconductor device for a light valve substrate according to the present invention can be manufactured using a semiconductor process consistently up to the final step.

最後に第6図(A)ないし第6図(F)を参照して第1
図に示す光弁基板用単結晶薄膜半導体装置の製造方法を
詳細に説明する。先ず、第6図(A)に示す工程におい
て、石英ガラス基板31とシリコン単結晶基板32とが
用意される。シリコン単結晶基板32はLSI製造に用
いられる高品質のシリコンウェハを用いる事が好ましく
、その結晶方位は< 100 > 0.0±1.0の範
囲の一様性を有し、その単結晶格子欠陥密度は500個
/C−以下である。用意された石英ガラス基板31の表
面及びシリコン単結晶基板32の裏面を先ず精密に平滑
仕上げする。
Finally, referring to Figures 6(A) to 6(F),
A method for manufacturing the single crystal thin film semiconductor device for a light valve substrate shown in the figure will be described in detail. First, in the step shown in FIG. 6(A), a quartz glass substrate 31 and a silicon single crystal substrate 32 are prepared. It is preferable to use a high-quality silicon wafer used for LSI manufacturing as the silicon single crystal substrate 32, whose crystal orientation has uniformity in the range of <100>0.0±1.0, and whose single crystal lattice is uniform. The defect density is 500/C- or less. First, the surface of the prepared quartz glass substrate 31 and the back surface of the silicon single crystal substrate 32 are precisely smoothed.

続いて、平滑仕上げされた両面を重ね合わせ加熱する事
により両基板を熱圧着する。この熱圧着処理により、両
基板31及び32は互いに強固に圧接される。
Subsequently, both substrates are thermocompression bonded by overlapping and heating the smoothed surfaces. Through this thermocompression bonding process, both substrates 31 and 32 are firmly pressed together.

続いて第6図(B)に示す工程において、シリコン単結
晶基板32の表面を研摩する。この結果、石英ガラス基
板31の表面には所望の厚さまで研摩されたシリコン単
結晶薄膜層33が形成される。なお、シリコン単結晶基
板32を薄膜化する為に研摩処理に代えてエツチング処
理を用いても良い。この様にして得られたシリコン単結
晶薄膜層33は光学的に透明な程度に薄い膜厚を有する
とともに、シリコンウェハ32の品質が実質的にそのま
ま保存されるので結晶方位の一様性や格子欠陥密度に関
して極めて優れた基板材料を得る事ができる。
Subsequently, in the step shown in FIG. 6(B), the surface of the silicon single crystal substrate 32 is polished. As a result, a silicon single crystal thin film layer 33 polished to a desired thickness is formed on the surface of the quartz glass substrate 31. Incidentally, in order to reduce the thickness of the silicon single crystal substrate 32, an etching process may be used instead of the polishing process. The silicon single-crystal thin film layer 33 obtained in this manner has a thickness so thin as to be optically transparent, and the quality of the silicon wafer 32 is substantially preserved, so that the uniformity of crystal orientation and lattice are maintained. A substrate material with extremely high defect density can be obtained.

ところで従来から絶縁性担体層とシリコン単結晶薄膜層
とからなる二層構造を有する種々のタイプの半導体積層
基板が知られている。いわゆるSOI基板と呼ばれてい
るものである。Sol基板は例えば絶縁性の担体層表面
に化学気相成長法等を用いて多結晶シリコン薄膜層を堆
積させた後、レーザビーム照射等により加熱処理を施こ
し多結晶膜を再結晶化して単結晶構造に転換して得られ
ていた。しかしなから、一般に多結晶の再結晶化により
得られた単結晶は必ずしも−様な結晶方位を有しておら
ず又格子欠陥密度が大きかった。
By the way, various types of semiconductor laminated substrates having a two-layer structure consisting of an insulating carrier layer and a silicon single crystal thin film layer are conventionally known. This is a so-called SOI substrate. For example, a Sol substrate is made by depositing a polycrystalline silicon thin film layer on the surface of an insulating carrier layer using a chemical vapor deposition method, etc., and then performing a heat treatment such as laser beam irradiation to recrystallize the polycrystalline film to form a single layer. It was obtained by converting it into a crystal structure. However, in general, single crystals obtained by recrystallization of polycrystals do not necessarily have --like crystal orientation and have a large lattice defect density.

これらの理由により、従来の方法により製造されたSO
I基板に対してシリコンウェハと同様にSOI製造技術
を直接適用する事は困難であった。
For these reasons, SO produced by conventional methods
It has been difficult to directly apply SOI manufacturing technology to I substrates in the same way as silicon wafers.

一方、本発明によれば半導体製造プロセスで広く用いら
れているシリコンウェハと同程度の結晶方位の一様性及
び低密度の格子欠陥を有するシリコン単結晶薄膜層を用
いて微細且つ高分解能の光弁装置が製造できる様にした
On the other hand, according to the present invention, fine and high-resolution optical Made it possible to manufacture valve devices.

次に第6図(C)に示す工程において、シリコン単結晶
薄膜層33を所定の形状に沿ってパタニングする事によ
り画素電極34を形成する。同時に、画素電極34に連
接して素子領域35も形成する。画素電極34及び素子
領域35は共通のシリコン単結晶薄膜層33により構成
されている。続いて、所定の形状にパタニングされたシ
リコン単結晶薄膜層33の表面を熱酸化処理し全面にシ
リコン酸化膜36を形成する。さらに、素子領域35に
おいてシリコン酸化膜36を介して所定の形状を有する
ゲート電極37を堆積する。
Next, in a step shown in FIG. 6(C), a pixel electrode 34 is formed by patterning the silicon single crystal thin film layer 33 along a predetermined shape. At the same time, an element region 35 is also formed in connection with the pixel electrode 34. The pixel electrode 34 and the element region 35 are composed of a common silicon single crystal thin film layer 33. Subsequently, the surface of the silicon single crystal thin film layer 33 patterned into a predetermined shape is thermally oxidized to form a silicon oxide film 36 on the entire surface. Furthermore, a gate electrode 37 having a predetermined shape is deposited in the element region 35 with a silicon oxide film 36 interposed therebetween.

続いて第6図(D)に示す工程において、ゲート電極3
7をマスクとしてシリコン酸化膜36を介して不純物の
イオン注入を行なう。この結果、シリコン単結晶薄膜層
33に対して選択的に不純物が導入され、ゲート電極3
7の両側にソース領域38及びドレイン領域39が形成
される。同時にドレイン領域39に連接する画素電極3
4にも不純物が導入される。この結果、画素電極34の
導電率を実用レベルまで下げる事が可能となる。以上の
工程により、素子領域35には単結晶薄膜絶縁ゲート電
界効果型トランジスタが形成されるとともに、そのドレ
イン領域39は電気的に直接画素電極34に接続されて
いる。この様に、従来と異なり画素電極34も完全な半
導体プロセスにより加工する事が可能となる。加えて、
スイッチ素子と画素電極は同時的に形成されるので、従
来と異なりスイッチ素子の形成に伴ない生ずる基板表面
の凹凸の悪影響を受ける事がない。
Subsequently, in the step shown in FIG. 6(D), the gate electrode 3
Impurity ions are implanted through the silicon oxide film 36 using 7 as a mask. As a result, impurities are selectively introduced into the silicon single crystal thin film layer 33, and the gate electrode 3
A source region 38 and a drain region 39 are formed on both sides of 7. Pixel electrode 3 connected to drain region 39 at the same time
Impurities are also introduced into 4. As a result, the conductivity of the pixel electrode 34 can be lowered to a practical level. Through the above steps, a single crystal thin film insulated gate field effect transistor is formed in the element region 35, and its drain region 39 is directly electrically connected to the pixel electrode 34. In this way, unlike the conventional method, the pixel electrode 34 can also be processed using a complete semiconductor process. In addition,
Since the switch element and the pixel electrode are formed at the same time, unlike the conventional method, there is no adverse effect of irregularities on the surface of the substrate caused by the formation of the switch element.

さらに第6図(E)に示す工程において、スイッチ素子
は層間絶縁膜40により被覆される。この層間絶縁膜4
0に対してソース領域38に連通ずるコンタクトホール
を形成した後、アルミニウムバタン41を堆積する。こ
の結果、スイッチ素子に対する外部導通をとる事ができ
る。
Furthermore, in the step shown in FIG. 6(E), the switch element is covered with an interlayer insulating film 40. This interlayer insulating film 4
After forming a contact hole communicating with the source region 38, an aluminum batten 41 is deposited. As a result, external conduction to the switch element can be established.

最後に、第6図(F)に示す工程において、スイッチ素
子を保護膜42で被覆する。加えて、この様にして完成
した光弁基板用単結晶薄膜半導体装置を液晶パネル組み
立てに用いる場合には、基板表面に配向膜43を被覆す
る。
Finally, in the step shown in FIG. 6(F), the switch element is covered with a protective film 42. In addition, when the thus completed single crystal thin film semiconductor device for a light valve substrate is used for assembling a liquid crystal panel, the substrate surface is coated with an alignment film 43.

〔発明の効果〕〔Effect of the invention〕

上述した様に、本発明によれば絶縁性基板の上に形成さ
れた高品質の半導体単結晶薄膜層に対してLSI製造技
術を用いて画素電極群及びスイッチ素子群を集積的に形
成している。この為、極めて高い画素密度及びスイッチ
素子集積密度を有する光弁基板用単結晶薄膜半導体装置
を得る事ができるという効果がある。特に、スイッチ素
子のみならず画素電極をも半導体単結晶薄膜層に形成す
る事により、自動的にスイッチ素子と対応する画素電極
の電気的導通が行なわれ構造が簡略化されるという効果
がある。又、従来と異なり最終工程に至るまで一貫して
半導体プロセスを実行できるので高品質であり且つ欠陥
の少い光弁基板用単結晶薄膜半導体装置を得る事ができ
るという効果がある。
As described above, according to the present invention, pixel electrode groups and switch element groups are integrally formed using LSI manufacturing technology on a high quality semiconductor single crystal thin film layer formed on an insulating substrate. There is. Therefore, it is possible to obtain a single crystal thin film semiconductor device for a light valve substrate having extremely high pixel density and switch element integration density. In particular, by forming not only the switch element but also the pixel electrode in a semiconductor single crystal thin film layer, electrical continuity between the switch element and the corresponding pixel electrode is automatically established, thereby simplifying the structure. Furthermore, unlike the conventional method, the semiconductor process can be carried out consistently up to the final step, so it is possible to obtain a single-crystal thin film semiconductor device for a light valve substrate of high quality and with few defects.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は光弁基板用単結晶薄膜半導体装置の一実施例を
示す模式的部分断面図、第2図は同じくその変形例を示
す模式的部分断面図、第3図は同しく他の変形例を示す
模式的部分断面図、第4図は同しくさらに別の変形例を
示す模式的部分断面図、第5図は光弁基板用単結晶N膜
半導体装置を用いて構成されたアクティブマトリックス
型の液晶装置を示す模式的分解斜視図、及び第6図(A
)ないし第6図(P)は光弁基板用単結晶薄膜半導体装
置の製造方法を示す工程図である。
FIG. 1 is a schematic partial sectional view showing an embodiment of a single crystal thin film semiconductor device for a light valve substrate, FIG. 2 is a schematic partial sectional view showing a modification thereof, and FIG. 3 is a schematic partial sectional view showing another modification thereof. FIG. 4 is a schematic partial cross-sectional view showing an example, FIG. 4 is a schematic partial cross-sectional view showing another modification, and FIG. 5 is an active matrix constructed using a single-crystal N film semiconductor device for a light valve substrate. A schematic exploded perspective view showing a type of liquid crystal device, and FIG.
) to FIG. 6(P) are process diagrams showing a method of manufacturing a single crystal thin film semiconductor device for a light valve substrate.

Claims (1)

【特許請求の範囲】 1、電気絶縁性の基板と、 該基板表面に配置された半導体単結晶薄膜層と、所定の
形状にパタニングされた半導体単結晶薄膜層からなる画
素電極の群と、 該半導体単結晶薄膜層に集積形成された複数の単結晶薄
膜素子から構成されるとともに、個々の単結晶薄膜素子
が該半導体単結晶薄膜層を通じて直接対応する画素電極
に対して選択給電を行なう様に接続されているスイッチ
素子群とからなる光弁基板用半導体装置。 2、各単結晶薄膜素子はゲート電極及び一対の不純物拡
散領域とを有する絶縁ゲート電界効果トランジスタから
構成されており、一方の不純物拡散領域は対応する画素
電極に連続している請求項1に記載の光弁基板用半導体
装置。 3、該半導体単結晶薄膜層は基板表面に接着された研摩
半導体単結晶薄膜層である請求項1に記載の光弁基板用
半導体装置。 4、画素電極を構成する部分の半導体単結晶薄膜層の層
厚は、対応する薄膜素子が集積形成される部分の半導体
単結晶薄膜層の層厚より小さい請求項1に記載の光弁基
板用半導体装置。
[Claims] 1. An electrically insulating substrate, a semiconductor single-crystal thin film layer disposed on the surface of the substrate, and a group of pixel electrodes made of the semiconductor single-crystal thin film layer patterned into a predetermined shape; It is composed of a plurality of single crystal thin film elements integrated into a semiconductor single crystal thin film layer, and each single crystal thin film element selectively supplies power directly to the corresponding pixel electrode through the semiconductor single crystal thin film layer. A semiconductor device for a light valve board comprising a group of connected switch elements. 2. Each single crystal thin film element comprises an insulated gate field effect transistor having a gate electrode and a pair of impurity diffusion regions, one of the impurity diffusion regions being continuous with the corresponding pixel electrode. Semiconductor device for light valve substrate. 3. The semiconductor device for a light valve substrate according to claim 1, wherein the semiconductor single crystal thin film layer is a polished semiconductor single crystal thin film layer adhered to the surface of the substrate. 4. The light valve substrate according to claim 1, wherein the thickness of the semiconductor single crystal thin film layer in the portion constituting the pixel electrode is smaller than the layer thickness of the semiconductor single crystal thin film layer in the portion where the corresponding thin film element is integrated. Semiconductor equipment.
JP2254919A 1990-09-05 1990-09-25 Single crystal thin film semiconductor device for optical valve substrate Pending JPH04133034A (en)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2254919A JPH04133034A (en) 1990-09-25 1990-09-25 Single crystal thin film semiconductor device for optical valve substrate
US07/749,292 US6067062A (en) 1990-09-05 1991-08-23 Light valve device
EP19910308095 EP0474474A3 (en) 1990-09-05 1991-09-04 Semiconductor light valve device and process for fabricating the same
CA002050736A CA2050736A1 (en) 1990-09-05 1991-09-05 Light valve device
KR1019910015526A KR100299024B1 (en) 1990-09-05 1991-09-05 Light Valve Substrate Semiconductor Device
US08/464,075 US5637187A (en) 1990-09-05 1995-06-05 Light valve device making

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2254919A JPH04133034A (en) 1990-09-25 1990-09-25 Single crystal thin film semiconductor device for optical valve substrate

Publications (1)

Publication Number Publication Date
JPH04133034A true JPH04133034A (en) 1992-05-07

Family

ID=17271682

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2254919A Pending JPH04133034A (en) 1990-09-05 1990-09-25 Single crystal thin film semiconductor device for optical valve substrate

Country Status (1)

Country Link
JP (1) JPH04133034A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07506909A (en) * 1993-01-19 1995-07-27 ヒューズ・エアクラフト・カンパニー Liquid crystal display including electrodes and driving device integrated in single crystal semiconductor layer and method for manufacturing the same
JPH09511901A (en) * 1993-12-23 1997-12-02 アレリックス・バイオファーマスーティカルス・インコーポレーテッド Glutamate receptor (or EAA receptor) polynucleotides and uses thereof

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07506909A (en) * 1993-01-19 1995-07-27 ヒューズ・エアクラフト・カンパニー Liquid crystal display including electrodes and driving device integrated in single crystal semiconductor layer and method for manufacturing the same
JPH09511901A (en) * 1993-12-23 1997-12-02 アレリックス・バイオファーマスーティカルス・インコーポレーテッド Glutamate receptor (or EAA receptor) polynucleotides and uses thereof

Similar Documents

Publication Publication Date Title
USRE36836E (en) Semiconductor device for driving a light valve
EP0915503B1 (en) Semiconductor device for use in a light valve device, and process for manufacturing the same
JP3072326B2 (en) Semiconductor single crystal thin film substrate light valve device and method of manufacturing the same
TW562961B (en) Liquid crystal display device
US5491571A (en) Liquid crystal display including electrodes and driver devices integrally formed in monocrystalline semiconductor layer
JPH04116624A (en) Liquid crystal panel device consisting of semiconductor single crystal substrate
JPH0618926A (en) Large-sized substrate for liquid crystal display and its production
JP3062698B2 (en) Single crystal thin film semiconductor device for light valve substrate
JP2566175B2 (en) Semiconductor device and manufacturing method thereof
JP2979196B2 (en) Semiconductor substrate device for light valve and method of manufacturing the same
JPH04133034A (en) Single crystal thin film semiconductor device for optical valve substrate
JPH04115231A (en) Semiconductor device for light valve substrate
JP2838612B2 (en) Light valve device and manufacturing method thereof
JP3091883B2 (en) Light valve device and semiconductor device
JP2862737B2 (en) Thin film transistor and method of manufacturing the same
JPH07248508A (en) Liquid crystal display device
JP3171844B2 (en) Semiconductor single crystal thin film substrate liquid crystal light valve device
JPS6145221A (en) Device for image display and its manufacture
JPH04133036A (en) Single crystal thin film semiconductor device for optical valve substrate
KR100292974B1 (en) Semiconductor device and manufacturing method
JP2514166B2 (en) Method for manufacturing active matrix liquid crystal display device
JPH04313734A (en) Light valve device, semiconductor device and production thereof
JPH0367409A (en) Semiconductor device
JPH0961851A (en) Liquid crystal display device
JPH1154763A (en) Semiconductor device, light valve device, and projector