JPH1154398A - 露光装置および露光方法ならびにそれを用いた半導体集積回路装置の製造方法 - Google Patents
露光装置および露光方法ならびにそれを用いた半導体集積回路装置の製造方法Info
- Publication number
- JPH1154398A JPH1154398A JP9204545A JP20454597A JPH1154398A JP H1154398 A JPH1154398 A JP H1154398A JP 9204545 A JP9204545 A JP 9204545A JP 20454597 A JP20454597 A JP 20454597A JP H1154398 A JPH1154398 A JP H1154398A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- pattern
- deformation
- exposure apparatus
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
(57)【要約】
【課題】 ウエハの反りや凹凸などの変形があっても高
精度な露光が行える露光装置および露光方法ならびにそ
れを用いた半導体集積回路装置の製造方法を提供する。 【解決手段】 ウエハ変形測定部１１を使用して、ウエ
ハ２の変形を測定し、制御部１０によって、ウエハ２の
変形のデータを形成すると共にそのデータを蓄積した
後、制御部１０により、マスクステージ７にデータを与
えて、マスクステージ７を使用して、フォトマスク６を
データに対応して変形させ、その後、光源４から光９を
発生して、変形されたフォトマスク６のパターンをウエ
ハ２の表面に描画することにより、ウエハ２の表面に形
成されているフォトレジスト膜を露光するものである。
精度な露光が行える露光装置および露光方法ならびにそ
れを用いた半導体集積回路装置の製造方法を提供する。 【解決手段】 ウエハ変形測定部１１を使用して、ウエ
ハ２の変形を測定し、制御部１０によって、ウエハ２の
変形のデータを形成すると共にそのデータを蓄積した
後、制御部１０により、マスクステージ７にデータを与
えて、マスクステージ７を使用して、フォトマスク６を
データに対応して変形させ、その後、光源４から光９を
発生して、変形されたフォトマスク６のパターンをウエ
ハ２の表面に描画することにより、ウエハ２の表面に形
成されているフォトレジスト膜を露光するものである。
Description
【０００１】
【発明の属する技術分野】本発明は、露光装置および露
光方法ならびにそれを用いた半導体集積回路装置の製造
方法に関し、特に、ウエハステージ上のウエハの反りや
凹凸などの変形があっても高精度な露光が行える露光装
置およびその露光方法ならびにそれを用いた半導体集積
回路装置の製造方法に関するものである。
光方法ならびにそれを用いた半導体集積回路装置の製造
方法に関し、特に、ウエハステージ上のウエハの反りや
凹凸などの変形があっても高精度な露光が行える露光装
置およびその露光方法ならびにそれを用いた半導体集積
回路装置の製造方法に関するものである。
【０００２】
【従来の技術】本発明者は、半導体集積回路装置の製造
方法に使用されている露光技術について検討した。以下
は、本発明者によって検討された技術であり、その概要
は次のとおりである。
方法に使用されている露光技術について検討した。以下
は、本発明者によって検討された技術であり、その概要
は次のとおりである。
【０００３】すなわち、半導体集積回路装置の製造工程
において、ウエハ状の半導体基板に複数の半導体素子を
製作する製造工程および半導体基板の上に配線層とスル
ーホールを有する層間絶縁膜などの絶縁膜を製作する製
造工程に露光装置を用いたフォトリソグラフィ技術が使
用されている。
において、ウエハ状の半導体基板に複数の半導体素子を
製作する製造工程および半導体基板の上に配線層とスル
ーホールを有する層間絶縁膜などの絶縁膜を製作する製
造工程に露光装置を用いたフォトリソグラフィ技術が使
用されている。
【０００４】露光装置は、被露光基板であるウエハをウ
エハステージにセットし、フォトマスク（レチクル）の
パターンをウエハの表面に設けられているフォトレジス
ト膜に転写している。
エハステージにセットし、フォトマスク（レチクル）の
パターンをウエハの表面に設けられているフォトレジス
ト膜に転写している。
【０００５】なお、露光装置について記載されている文
献としては、例えば１９８７年１１月２０日、工業調査
会発行の「電子材料１９８７年１１月号別冊」ｐ７８〜
ｐ８３に記載されているものがある。
献としては、例えば１９８７年１１月２０日、工業調査
会発行の「電子材料１９８７年１１月号別冊」ｐ７８〜
ｐ８３に記載されているものがある。
【０００６】
【発明が解決しようとする課題】ところが、前述した露
光装置によれば、被露光基板であるウエハの変形が発生
する場合があることにより、ウエハの表面標高差が発生
するので、焦点（フォーカス）ずれや露光（描画）パタ
ーンずれが発生し、高精度な露光パターンを形成するこ
とができないという問題点が発生している。
光装置によれば、被露光基板であるウエハの変形が発生
する場合があることにより、ウエハの表面標高差が発生
するので、焦点（フォーカス）ずれや露光（描画）パタ
ーンずれが発生し、高精度な露光パターンを形成するこ
とができないという問題点が発生している。
【０００７】また、前述した露光装置によれば、被露光
基板であるウエハの変形が発生する場合があることによ
り、前工程において形成されたパターン（絶縁膜におけ
るスルーホールなど）と次工程において形成されたパタ
ーン（配線層パターンなど）との位置合わせの精度が低
減し、アライメント精度が低下するという問題点が発生
している。
基板であるウエハの変形が発生する場合があることによ
り、前工程において形成されたパターン（絶縁膜におけ
るスルーホールなど）と次工程において形成されたパタ
ーン（配線層パターンなど）との位置合わせの精度が低
減し、アライメント精度が低下するという問題点が発生
している。
【０００８】したがって、前述した露光装置を使用した
フォトリソグラフィ技術により半導体集積回路装置を製
作する場合において、微細加工が困難となっている。
フォトリソグラフィ技術により半導体集積回路装置を製
作する場合において、微細加工が困難となっている。
【０００９】本発明の目的は、ウエハステージ上のウエ
ハの反りや凹凸などの変形があっても高精度な露光が行
える露光技術を提供することにある。
ハの反りや凹凸などの変形があっても高精度な露光が行
える露光技術を提供することにある。
【００１０】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【００１１】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
【００１２】すなわち、本発明の露光装置は、ウエハス
テージ上に固定されているウエハの変形を測定するウエ
ハ変形測定部と、ウエハ変形測定部が電気的に接続され
ている制御部とを有し、制御部に電気的に接続されてい
るマスクステージには、ウエハの変形に対応してフォト
マスクを変形する機能を有するものである。
テージ上に固定されているウエハの変形を測定するウエ
ハ変形測定部と、ウエハ変形測定部が電気的に接続され
ている制御部とを有し、制御部に電気的に接続されてい
るマスクステージには、ウエハの変形に対応してフォト
マスクを変形する機能を有するものである。
【００１３】また、本発明の露光方法は、前記露光装置
を用いた露光方法であって、前記ウエハ変形測定部によ
り前記ウエハの変形を測定し、前記制御部により前記ウ
エハの変形のデータを形成し、前記データに基づいて前
記フォトマスクを前記ウエハの変形に対応して変形させ
て前記フォトマスクのパターンを前記ウエハの表面に描
画することにより、前記ウエハの表面に形成されている
フォトレジスト膜を露光することを特徴とする。
を用いた露光方法であって、前記ウエハ変形測定部によ
り前記ウエハの変形を測定し、前記制御部により前記ウ
エハの変形のデータを形成し、前記データに基づいて前
記フォトマスクを前記ウエハの変形に対応して変形させ
て前記フォトマスクのパターンを前記ウエハの表面に描
画することにより、前記ウエハの表面に形成されている
フォトレジスト膜を露光することを特徴とする。
【００１４】さらに、本発明の半導体集積回路装置の製
造方法は、前記露光方法を使用して、半導体集積回路装
置のパターンを形成する製造工程を有するものである。
造方法は、前記露光方法を使用して、半導体集積回路装
置のパターンを形成する製造工程を有するものである。
【００１５】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。なお、実施の形態を説明す
るための全図において同一機能を有するものは同一の符
号を付し、重複説明は省略する。
に基づいて詳細に説明する。なお、実施の形態を説明す
るための全図において同一機能を有するものは同一の符
号を付し、重複説明は省略する。
【００１６】図１は、本発明の実施の形態１である露光
装置を示す概略側面図である。
装置を示す概略側面図である。
【００１７】図１に示すように、本実施の形態の露光装
置１において、被露光基板であるウエハ２は、ウエハス
テージ３にセットされるようになっている。ウエハステ
ージ２には、真空装置が連結されており、ウエハ２を真
空吸着して、ウエハ２を位置決めして固定する機能を有
すると共にウエハ２をＸＹ方向に移動させる機能を有す
るものである。この場合、ウエハ２の真空吸着を行う態
様とは別の態様として、静電吸着などのウエハ２を固定
する種々のウエハ固定機能を適用することができる。
置１において、被露光基板であるウエハ２は、ウエハス
テージ３にセットされるようになっている。ウエハステ
ージ２には、真空装置が連結されており、ウエハ２を真
空吸着して、ウエハ２を位置決めして固定する機能を有
すると共にウエハ２をＸＹ方向に移動させる機能を有す
るものである。この場合、ウエハ２の真空吸着を行う態
様とは別の態様として、静電吸着などのウエハ２を固定
する種々のウエハ固定機能を適用することができる。
【００１８】また、ウエハステージ３と光源４とを結ぶ
光路上に、コンデンサレンズ５、フォトマスク６を位置
合わせしてセットしているマスク載置台となっているマ
スクステージ７および投影光学系８が配置されている。
コンデンサレンズ５は、光源４から放射された光９を平
行光に変換してフォトマスク６に平行光の照射を行うも
のである。
光路上に、コンデンサレンズ５、フォトマスク６を位置
合わせしてセットしているマスク載置台となっているマ
スクステージ７および投影光学系８が配置されている。
コンデンサレンズ５は、光源４から放射された光９を平
行光に変換してフォトマスク６に平行光の照射を行うも
のである。
【００１９】本実施の形態のマスクステージ７は、ウエ
ハ２の変形に対応してフォトマスク６を変形する機能を
有するものであり、電気的な制御を行う機能を有する制
御部１０に電気的に接続されている。
ハ２の変形に対応してフォトマスク６を変形する機能を
有するものであり、電気的な制御を行う機能を有する制
御部１０に電気的に接続されている。
【００２０】制御部１０には、ウエハ２の変形を測定す
るウエハ変形測定部１１が電気的に接続されている。ま
た、制御部１０は、ウエハステージ３を制御するため
に、ウエハステージ３に電気的に接続されている。
るウエハ変形測定部１１が電気的に接続されている。ま
た、制御部１０は、ウエハステージ３を制御するため
に、ウエハステージ３に電気的に接続されている。
【００２１】また、図１に示す露光装置１は、等倍の投
影光学系８を用いた等倍投影露光装置（縮小率が１の投
影露光装置）であるが、投影光学系８としては縮小投影
光学系を用いた縮小投影露光装置（例えば５分の１など
の縮小率を有する縮小投影露光装置）とすることができ
る。
影光学系８を用いた等倍投影露光装置（縮小率が１の投
影露光装置）であるが、投影光学系８としては縮小投影
光学系を用いた縮小投影露光装置（例えば５分の１など
の縮小率を有する縮小投影露光装置）とすることができ
る。
【００２２】図１に示す露光装置による露光方法につい
て、図２に示すフローチャートを参照して説明する。
て、図２に示すフローチャートを参照して説明する。
【００２３】例えば半導体集積回路装置を製造するため
の半導体基板などのウエハ２をウエハステージ３に位置
決めした後、ウエハ２を真空吸着して、ウエハ２を位置
決めした状態でウエハステージ３に固定し、ウエハ２を
ウエハステージ３にセットする。
の半導体基板などのウエハ２をウエハステージ３に位置
決めした後、ウエハ２を真空吸着して、ウエハ２を位置
決めした状態でウエハステージ３に固定し、ウエハ２を
ウエハステージ３にセットする。
【００２４】次に、ウエハ変形測定部１１を使用して、
ウエハ２の反りや凹凸や歪などの変形をステップＳ１に
おいて測定し、制御部１０によってウエハ２の変形量が
所定値以上であるとステップＳ２において判断した場合
には、ステップＳ３においてウエハ２の変形のデータを
形成すると共にそのデータを制御部１０内のメモリーに
蓄積する。図１はウエハステージ３に固定された状態の
ウエハ２が、真空吸着の度合いなどによって変形が発生
している場合を示している。
ウエハ２の反りや凹凸や歪などの変形をステップＳ１に
おいて測定し、制御部１０によってウエハ２の変形量が
所定値以上であるとステップＳ２において判断した場合
には、ステップＳ３においてウエハ２の変形のデータを
形成すると共にそのデータを制御部１０内のメモリーに
蓄積する。図１はウエハステージ３に固定された状態の
ウエハ２が、真空吸着の度合いなどによって変形が発生
している場合を示している。
【００２５】ウエハ２が反りなどによって所定値以上に
変形している場合には、前述したようにウエハ２が変形
していることが判断され、制御部１０からマスクステー
ジ７に前記データが与えられることになる。そして、こ
のデータに基づいてマスクステージ７を使用して、ステ
ップＳ４においてフォトマスク６を前記データに対応し
て変形させる。
変形している場合には、前述したようにウエハ２が変形
していることが判断され、制御部１０からマスクステー
ジ７に前記データが与えられることになる。そして、こ
のデータに基づいてマスクステージ７を使用して、ステ
ップＳ４においてフォトマスク６を前記データに対応し
て変形させる。
【００２６】次に、ステップＳ５が実行されて光源４か
ら光９を発生して、変形されたフォトマスク６のパター
ンをウエハ２の表面に描画することにより、ウエハ２の
表面に形成されているフォトレジスト膜を露光する。
ら光９を発生して、変形されたフォトマスク６のパター
ンをウエハ２の表面に描画することにより、ウエハ２の
表面に形成されているフォトレジスト膜を露光する。
【００２７】一方、ステップＳ２においてウエハ２は変
形していないと判断された場合には、ステップＳ５の露
光が実行されることになり、ウエハ２の表面に形成され
ているフォトレジスト膜が露光される。
形していないと判断された場合には、ステップＳ５の露
光が実行されることになり、ウエハ２の表面に形成され
ているフォトレジスト膜が露光される。
【００２８】前述した本実施の形態の露光方法によれ
ば、ウエハ変形測定部１１を使用して、ウエハ２の反り
や凹凸や歪などの変形を測定し、制御部１０によって、
ウエハ２の変形のデータを形成すると共にそのデータを
蓄積し、その後、制御部１０により、マスクステージ７
に前記データを与えて、マスクステージ７を使用して、
フォトマスク６を前記データに対応して変形させる。次
に、光源４から光９を発生して、変形されたフォトマス
ク６のパターンをウエハ２の表面に描画することによ
り、ウエハ２の表面に形成されているフォトレジスト膜
を露光している。
ば、ウエハ変形測定部１１を使用して、ウエハ２の反り
や凹凸や歪などの変形を測定し、制御部１０によって、
ウエハ２の変形のデータを形成すると共にそのデータを
蓄積し、その後、制御部１０により、マスクステージ７
に前記データを与えて、マスクステージ７を使用して、
フォトマスク６を前記データに対応して変形させる。次
に、光源４から光９を発生して、変形されたフォトマス
ク６のパターンをウエハ２の表面に描画することによ
り、ウエハ２の表面に形成されているフォトレジスト膜
を露光している。
【００２９】したがって、ウエハ２の変形に対応してフ
ォトマスク６を変形させた状態で、フォトマスク６のパ
ターンをウエハ２の表面のフォトレジスト膜に描画して
露光を行っていることによって、ウエハ２が変形してい
ても、そのウエハ２の変形に対応したフォトマスク６の
変形を行った状態でフォトマスク６のパターンをウエハ
２の表面のフォトレジスト膜に描画して露光を行ってい
る。
ォトマスク６を変形させた状態で、フォトマスク６のパ
ターンをウエハ２の表面のフォトレジスト膜に描画して
露光を行っていることによって、ウエハ２が変形してい
ても、そのウエハ２の変形に対応したフォトマスク６の
変形を行った状態でフォトマスク６のパターンをウエハ
２の表面のフォトレジスト膜に描画して露光を行ってい
る。
【００３０】その結果、ウエハ２が変形していても設計
仕様に応じたパターンをウエハ２の表面のフォトレジス
ト膜に露光することができることにより、焦点（フォー
カス）ずれおよび露光（描画）パターンずれを防止する
ことができるので、高精度な露光を簡単な操作によって
行うことができる。
仕様に応じたパターンをウエハ２の表面のフォトレジス
ト膜に露光することができることにより、焦点（フォー
カス）ずれおよび露光（描画）パターンずれを防止する
ことができるので、高精度な露光を簡単な操作によって
行うことができる。
【００３１】また、被露光基板であるウエハ２の変形が
発生する場合において、前工程において形成されたパタ
ーン（絶縁膜におけるスルーホールなど）と次工程にお
いて形成されたパターン（配線層パターンなど）との位
置合わせの精度を向上することができるので、アライメ
ント精度を向上することができるので、高精度な露光を
簡単な操作によって行うことができる。
発生する場合において、前工程において形成されたパタ
ーン（絶縁膜におけるスルーホールなど）と次工程にお
いて形成されたパターン（配線層パターンなど）との位
置合わせの精度を向上することができるので、アライメ
ント精度を向上することができるので、高精度な露光を
簡単な操作によって行うことができる。
【００３２】さらに、図示する露光装置を使用したフォ
トリソグラフィ技術により半導体集積回路装置を製作す
る場合において、微細加工を容易に行うことができる。
トリソグラフィ技術により半導体集積回路装置を製作す
る場合において、微細加工を容易に行うことができる。
【００３３】また、本実施の形態の露光装置によれば、
ウエハが変形していても、高精度でしかも微細加工がで
きる微細パターンを形成するフォトリソグラフィ技術を
達成できることにより、微細加工体である半導体集積回
路装置の種々の品種および種々の製造工程または液晶素
子などの表示素子またはプリント基板などの微細加工体
の製造技術に適用して、微細加工を高精度にしかも容易
に行うことができる。
ウエハが変形していても、高精度でしかも微細加工がで
きる微細パターンを形成するフォトリソグラフィ技術を
達成できることにより、微細加工体である半導体集積回
路装置の種々の品種および種々の製造工程または液晶素
子などの表示素子またはプリント基板などの微細加工体
の製造技術に適用して、微細加工を高精度にしかも容易
に行うことができる。
【００３４】図３〜図８は、本発明の半導体集積回路装
置の製造工程を示す概略断面図である。同図を用いて、
半導体集積回路装置の製造方法を具体的に説明する。
置の製造工程を示す概略断面図である。同図を用いて、
半導体集積回路装置の製造方法を具体的に説明する。
【００３５】まず、図３に示すように、例えばｐ型のシ
リコン単結晶などからなる半導体基板（ウエハ）２１の
表面の選択的な領域である素子分離領域に熱酸化処理を
用いて酸化シリコン膜からなるフィールド絶縁膜２２を
形成する。
リコン単結晶などからなる半導体基板（ウエハ）２１の
表面の選択的な領域である素子分離領域に熱酸化処理を
用いて酸化シリコン膜からなるフィールド絶縁膜２２を
形成する。
【００３６】次に、半導体基板２１の上に、例えば酸化
シリコン膜からなるゲート絶縁膜２３を形成し、このゲ
ート絶縁膜２３の上に導電性の多結晶シリコン膜（ゲー
ト電極２４となる導電膜）を形成した後、例えば酸化シ
リコン膜からなる絶縁膜２５を形成した後、フォトリソ
グラフィ技術と選択エッチング技術とを使用して、多結
晶シリコン膜をパターン化してゲート電極２４を形成す
ると共にパターン化したゲート絶縁膜２３を形成する。
シリコン膜からなるゲート絶縁膜２３を形成し、このゲ
ート絶縁膜２３の上に導電性の多結晶シリコン膜（ゲー
ト電極２４となる導電膜）を形成した後、例えば酸化シ
リコン膜からなる絶縁膜２５を形成した後、フォトリソ
グラフィ技術と選択エッチング技術とを使用して、多結
晶シリコン膜をパターン化してゲート電極２４を形成す
ると共にパターン化したゲート絶縁膜２３を形成する。
【００３７】その後、ゲート電極２４の側壁に例えば酸
化シリコン膜からなるサイドウォールスペーサ２６を形
成する。その後、半導体基板２１に例えばリンなどのｎ
型の不純物をイオン注入してソースおよびドレインとな
るｎ型の半導体領域２７を形成する。
化シリコン膜からなるサイドウォールスペーサ２６を形
成する。その後、半導体基板２１に例えばリンなどのｎ
型の不純物をイオン注入してソースおよびドレインとな
るｎ型の半導体領域２７を形成する。
【００３８】この場合、フィールド絶縁膜２２の上のゲ
ート電極２４は、配線層として使用されているものであ
る。また、前述した半導体集積回路装置の製造工程は、
半導体基板２１に半導体素子としてｎチャネルＭＯＳＦ
ＥＴを形成した態様であるが、半導体基板２１にｎチャ
ネルＭＯＳＦＥＴ以外のｐチャネルＭＯＳＦＥＴ、ＣＭ
ＯＳＦＥＴ、バイポーラトランジスタ、容量素子などの
種々の半導体素子を形成した態様を採用することができ
る。
ート電極２４は、配線層として使用されているものであ
る。また、前述した半導体集積回路装置の製造工程は、
半導体基板２１に半導体素子としてｎチャネルＭＯＳＦ
ＥＴを形成した態様であるが、半導体基板２１にｎチャ
ネルＭＯＳＦＥＴ以外のｐチャネルＭＯＳＦＥＴ、ＣＭ
ＯＳＦＥＴ、バイポーラトランジスタ、容量素子などの
種々の半導体素子を形成した態様を採用することができ
る。
【００３９】次に、半導体基板２１の上に、例えば酸化
シリコン膜をＣＶＤ（Chemical Vapor Deposition ）法
を使用して堆積し、その酸化シリコン膜などからなる絶
縁膜２８を形成した後、ＣＭＰ（Chemical Mechanical
Polishing 、化学的機械研磨）法を使用して、絶縁膜２
８を研磨することによって、その表面を平坦化処理して
平坦な表面を有する絶縁膜２８とする。次に、その絶縁
膜２８の表面にフォトレジスト膜２９を形成する。
シリコン膜をＣＶＤ（Chemical Vapor Deposition ）法
を使用して堆積し、その酸化シリコン膜などからなる絶
縁膜２８を形成した後、ＣＭＰ（Chemical Mechanical
Polishing 、化学的機械研磨）法を使用して、絶縁膜２
８を研磨することによって、その表面を平坦化処理して
平坦な表面を有する絶縁膜２８とする。次に、その絶縁
膜２８の表面にフォトレジスト膜２９を形成する。
【００４０】その後、前述した露光装置を用いた露光装
置の露光方法を使用して、フォトレジスト膜２９に光９
を照射して、スルーホール（接続孔）を形成するための
パターン２９ａを形成する（図４）。
置の露光方法を使用して、フォトレジスト膜２９に光９
を照射して、スルーホール（接続孔）を形成するための
パターン２９ａを形成する（図４）。
【００４１】この場合、前述した露光方法により露光す
ることによって、ウエハとしての半導体基板２１が変形
していても、高精度なパターン２９ａを形成することが
できる。
ることによって、ウエハとしての半導体基板２１が変形
していても、高精度なパターン２９ａを形成することが
できる。
【００４２】なお、パターン２９ａを形成する際の露光
装置において、ウエハとしての半導体基板２１の変形が
ない場合には、フォトマスクを変形することなく、高精
度なパターン２９ａを形成することができる。
装置において、ウエハとしての半導体基板２１の変形が
ない場合には、フォトマスクを変形することなく、高精
度なパターン２９ａを形成することができる。
【００４３】次に、現像処理とベーキング処理を含むフ
ォトリソグラフィ技術を使用して、光９によって描画さ
れたパターン２９ａの領域を取り除く処理などを行っ
て、スルーホールを形成するためのエッチング用マスク
としてのフォトレジスト膜２９とする。その後、エッチ
ング用マスクとしてのフォトレジスト膜２９を用いて、
ドライエッチングなどの選択エッチング技術を使用し
て、絶縁膜２８にコンタクトホールとしてのスルーホー
ル３０を形成する（図５）。
ォトリソグラフィ技術を使用して、光９によって描画さ
れたパターン２９ａの領域を取り除く処理などを行っ
て、スルーホールを形成するためのエッチング用マスク
としてのフォトレジスト膜２９とする。その後、エッチ
ング用マスクとしてのフォトレジスト膜２９を用いて、
ドライエッチングなどの選択エッチング技術を使用し
て、絶縁膜２８にコンタクトホールとしてのスルーホー
ル３０を形成する（図５）。
【００４４】その後、不要となったフォトレジスト膜２
９を取り除いた後、半導体基板２１の上に、ＣＶＤ法を
使用してタングステン膜を形成した後、ＣＭＰ法などを
使用して、スルーホール３０以外のタングステン膜を研
磨することにより取り除いて、スルーホール３０に埋め
込まれているタングステン膜からなるプラグ３１を形成
する。
９を取り除いた後、半導体基板２１の上に、ＣＶＤ法を
使用してタングステン膜を形成した後、ＣＭＰ法などを
使用して、スルーホール３０以外のタングステン膜を研
磨することにより取り除いて、スルーホール３０に埋め
込まれているタングステン膜からなるプラグ３１を形成
する。
【００４５】次に、半導体基板２１の上に、例えばアル
ミニウム層などからなる配線層３２を堆積した後、その
上にフォトレジスト膜３３を形成する。
ミニウム層などからなる配線層３２を堆積した後、その
上にフォトレジスト膜３３を形成する。
【００４６】その後、前述した露光装置を使用すること
により、フォトレジスト膜３３に光９を照射して、配線
層パターンを形成するためのパターン３３ａを形成す
る。
により、フォトレジスト膜３３に光９を照射して、配線
層パターンを形成するためのパターン３３ａを形成す
る。
【００４７】この場合、前述した露光装置を使用してい
ることにより、ウエハとしての半導体基板２１が変形し
ていても、高精度なパターン３３ａを形成することがで
きる（図６）。
ることにより、ウエハとしての半導体基板２１が変形し
ていても、高精度なパターン３３ａを形成することがで
きる（図６）。
【００４８】次に、現像処理とベーキング処理を含むフ
ォトリソグラフィ技術を使用して、電子ビームによって
描画されたパターン３３ａの領域を取り除く処理などを
行って、配線層パターンを形成するためのエッチング用
マスクとしてのフォトレジスト膜３３とする。その後、
エッチング用マスクとしてのフォトレジスト膜３３を用
いて、ドライエッチングなどの選択エッチング技術を使
用して、パターン化された配線層３２を形成する（図
７）。
ォトリソグラフィ技術を使用して、電子ビームによって
描画されたパターン３３ａの領域を取り除く処理などを
行って、配線層パターンを形成するためのエッチング用
マスクとしてのフォトレジスト膜３３とする。その後、
エッチング用マスクとしてのフォトレジスト膜３３を用
いて、ドライエッチングなどの選択エッチング技術を使
用して、パターン化された配線層３２を形成する（図
７）。
【００４９】その後、不要となったフォトレジスト膜３
３を取り除いた後、半導体基板２１の上に、層間絶縁膜
としての絶縁膜３４を形成し、それにスルーホール３５
を形成した後、そのスルーホール３５に埋め込まれたプ
ラグ３６を形成し、その後、配線層（２層目の配線層）
３７を形成する（図８）。この場合、前述した絶縁膜２
８の製造工程から配線層（１層目の配線層）３２の製造
工程と同様な製造工程を使用して行っている。
３を取り除いた後、半導体基板２１の上に、層間絶縁膜
としての絶縁膜３４を形成し、それにスルーホール３５
を形成した後、そのスルーホール３５に埋め込まれたプ
ラグ３６を形成し、その後、配線層（２層目の配線層）
３７を形成する（図８）。この場合、前述した絶縁膜２
８の製造工程から配線層（１層目の配線層）３２の製造
工程と同様な製造工程を使用して行っている。
【００５０】次に、設計仕様に応じて、前述した製造工
程（層間絶縁膜としての絶縁膜３４、スルーホール３
５、プラグ３６、２層目の配線層としての配線層３７の
製造工程）を繰り返し行って、多層配線層を形成するこ
とによって、本実施の形態の半導体集積回路装置の製造
工程を終了する。
程（層間絶縁膜としての絶縁膜３４、スルーホール３
５、プラグ３６、２層目の配線層としての配線層３７の
製造工程）を繰り返し行って、多層配線層を形成するこ
とによって、本実施の形態の半導体集積回路装置の製造
工程を終了する。
【００５１】前述した半導体集積回路装置の製造方法に
よれば、前述した露光装置を用いてフォトレジスト膜２
９に光９を照射し、スルーホールを形成するためのパタ
ーン２９ａを形成していることにより、ウエハとしての
半導体基板２１が変形していても、その変形に対応して
フォトマスク６を変形しているので、高精度なパターン
２９ａを形成することができる。したがって、高精度な
パターンを有するフォトレジスト膜２９をエッチング用
マスクとして用いて、選択エッチング技術を使用して、
絶縁膜２８にスルーホール３０を形成しているので、高
精度なパターンを有すると共に下地層としての半導体領
域２７との高い合わせ精度を有するスルーホール３０を
形成することができる。
よれば、前述した露光装置を用いてフォトレジスト膜２
９に光９を照射し、スルーホールを形成するためのパタ
ーン２９ａを形成していることにより、ウエハとしての
半導体基板２１が変形していても、その変形に対応して
フォトマスク６を変形しているので、高精度なパターン
２９ａを形成することができる。したがって、高精度な
パターンを有するフォトレジスト膜２９をエッチング用
マスクとして用いて、選択エッチング技術を使用して、
絶縁膜２８にスルーホール３０を形成しているので、高
精度なパターンを有すると共に下地層としての半導体領
域２７との高い合わせ精度を有するスルーホール３０を
形成することができる。
【００５２】また、前述した半導体集積回路装置の製造
方法によれば、前述した露光装置を用いて、フォトレジ
スト膜３３に光９を照射して、配線層パターンを形成す
るためのパターン３３ａを形成していることにより、ウ
エハとしての半導体基板２１が変形していても、その変
形に対応してフォトマスク６を変形させているので、高
精度なパターン３３ａを形成することができる。したが
って、高精度なパターンを有するフォトレジスト膜３３
をエッチング用マスクとして用いて、選択エッチング技
術を使用して、パターン化された配線層３２を形成して
いるので、高精度なパターンを有すると共に下地層とし
てのプラグ３１との高い合わせ精度を有する配線層３２
を形成することができる。
方法によれば、前述した露光装置を用いて、フォトレジ
スト膜３３に光９を照射して、配線層パターンを形成す
るためのパターン３３ａを形成していることにより、ウ
エハとしての半導体基板２１が変形していても、その変
形に対応してフォトマスク６を変形させているので、高
精度なパターン３３ａを形成することができる。したが
って、高精度なパターンを有するフォトレジスト膜３３
をエッチング用マスクとして用いて、選択エッチング技
術を使用して、パターン化された配線層３２を形成して
いるので、高精度なパターンを有すると共に下地層とし
てのプラグ３１との高い合わせ精度を有する配線層３２
を形成することができる。
【００５３】したがって、前述した半導体集積回路装置
の製造方法によれば、ウエハとしての半導体基板２１が
変形していても、高精度なパターンを有すると共に下地
層との高い合わせ精度を有するスルーホール３０および
配線層３２を形成することができることにより、微細加
工をもって高性能でしかも高信頼度の多層配線層を高い
製造歩留りで製造することができる。
の製造方法によれば、ウエハとしての半導体基板２１が
変形していても、高精度なパターンを有すると共に下地
層との高い合わせ精度を有するスルーホール３０および
配線層３２を形成することができることにより、微細加
工をもって高性能でしかも高信頼度の多層配線層を高い
製造歩留りで製造することができる。
【００５４】以上、本発明者によってなされた発明を発
明の実施の形態に基づき具体的に説明したが、本発明は
前記実施の形態に限定されるものではなく、その要旨を
逸脱しない範囲で種々変更可能であることはいうまでも
ない。
明の実施の形態に基づき具体的に説明したが、本発明は
前記実施の形態に限定されるものではなく、その要旨を
逸脱しない範囲で種々変更可能であることはいうまでも
ない。
【００５５】例えば、本発明の露光装置の露光方法を用
いた半導体集積回路装置の製造方法は、スルーホールの
製造工程および配線層の製造工程以外に、ゲート電極の
パターンを形成する製造工程などの種々のパターンを形
成する製造工程に適用できる。
いた半導体集積回路装置の製造方法は、スルーホールの
製造工程および配線層の製造工程以外に、ゲート電極の
パターンを形成する製造工程などの種々のパターンを形
成する製造工程に適用できる。
【００５６】また、本発明の露光装置の露光方法を用い
た半導体集積回路装置の製造方法は、半導体基板または
ＳＯＩ（Silicon on Insulator）基板などのウエハを使
用し、そのウエハにＭＯＳＦＥＴ、ＣＭＯＳＦＥＴ、バ
イポーラトランジスタ、またはＭＯＳＦＥＴとバイポー
ラトランジスタを組み合わせたＢｉＭＯＳあるいはＢｉ
ＣＭＯＳ構造などの種々の半導体素子を組み合わせた態
様の半導体素子を有する半導体集積回路装置の製造方法
に適用できる。
た半導体集積回路装置の製造方法は、半導体基板または
ＳＯＩ（Silicon on Insulator）基板などのウエハを使
用し、そのウエハにＭＯＳＦＥＴ、ＣＭＯＳＦＥＴ、バ
イポーラトランジスタ、またはＭＯＳＦＥＴとバイポー
ラトランジスタを組み合わせたＢｉＭＯＳあるいはＢｉ
ＣＭＯＳ構造などの種々の半導体素子を組み合わせた態
様の半導体素子を有する半導体集積回路装置の製造方法
に適用できる。
【００５７】また、本発明の露光装置の露光方法を用い
た半導体集積回路装置の製造方法は、ＭＯＳＦＥＴ、Ｃ
ＭＯＳＦＥＴなどを構成要素とするロジック系あるいは
ＤＲＡＭ（Dynamic Random Access Memory）、ＳＲＡＭ
（Static Random Access Memory ）などのメモリ系など
を有する種々の半導体集積回路装置の製造方法に適用で
きる。
た半導体集積回路装置の製造方法は、ＭＯＳＦＥＴ、Ｃ
ＭＯＳＦＥＴなどを構成要素とするロジック系あるいは
ＤＲＡＭ（Dynamic Random Access Memory）、ＳＲＡＭ
（Static Random Access Memory ）などのメモリ系など
を有する種々の半導体集積回路装置の製造方法に適用で
きる。
【００５８】
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
【００５９】(1).本発明の露光方法によれば、ウエハの
変形に対応してフォトマスクを変形させた状態で、フォ
トマスクのパターンをウエハの表面のフォトレジスト膜
に描画して露光を行っていることによって、ウエハが変
形していても、そのウエハの変形に対応したフォトマス
クの変形を行った状態でフォトマスクのパターンをウエ
ハの表面のフォトレジスト膜に描画して露光を行ってい
る。
変形に対応してフォトマスクを変形させた状態で、フォ
トマスクのパターンをウエハの表面のフォトレジスト膜
に描画して露光を行っていることによって、ウエハが変
形していても、そのウエハの変形に対応したフォトマス
クの変形を行った状態でフォトマスクのパターンをウエ
ハの表面のフォトレジスト膜に描画して露光を行ってい
る。
【００６０】その結果、ウエハが変形していても設計仕
様に応じたパターンをウエハの表面のフォトレジスト膜
に露光することができることにより、焦点ずれおよび露
光パターンずれを防止することができるので、高精度な
露光を簡単な操作によって行うことができる。
様に応じたパターンをウエハの表面のフォトレジスト膜
に露光することができることにより、焦点ずれおよび露
光パターンずれを防止することができるので、高精度な
露光を簡単な操作によって行うことができる。
【００６１】(2).本発明の露光方法によれば、被露光基
板であるウエハの変形が発生する場合において、前工程
において形成されたパターン（絶縁膜におけるスルーホ
ールなど）と次工程において形成されたパターン（配線
層パターンなど）との位置合わせの精度を向上すること
ができるので、アライメント精度を向上することができ
るので、高精度な露光を簡単な操作によって行うことが
できる。
板であるウエハの変形が発生する場合において、前工程
において形成されたパターン（絶縁膜におけるスルーホ
ールなど）と次工程において形成されたパターン（配線
層パターンなど）との位置合わせの精度を向上すること
ができるので、アライメント精度を向上することができ
るので、高精度な露光を簡単な操作によって行うことが
できる。
【００６２】また、本発明の露光装置を使用したフォト
リソグラフィ技術により半導体集積回路装置を製作する
場合において、微細加工が容易に行うことができる。
リソグラフィ技術により半導体集積回路装置を製作する
場合において、微細加工が容易に行うことができる。
【００６３】(3).本発明の露光装置によれば、ウエハが
変形していても、高精度でしかも微細加工ができる微細
パターンを形成するフォトリソグラフィ技術を達成でき
ることにより、微細加工体である半導体集積回路装置の
種々の品種および種々の製造工程または液晶素子などの
表示素子またはプリント基板などの微細加工体の製造技
術に適用して、微細加工を高精度にしかも容易に行うこ
とができる。
変形していても、高精度でしかも微細加工ができる微細
パターンを形成するフォトリソグラフィ技術を達成でき
ることにより、微細加工体である半導体集積回路装置の
種々の品種および種々の製造工程または液晶素子などの
表示素子またはプリント基板などの微細加工体の製造技
術に適用して、微細加工を高精度にしかも容易に行うこ
とができる。
【００６４】(4).本発明の半導体集積回路装置の製造方
法によれば、前述した露光装置を用いた露光装置の露光
方法を使用して、フォトレジスト膜に光を照射して、ス
ルーホールを形成するためのパターンを形成しているこ
とにより、半導体基板などのウエハが変形していても、
その変形に対応してフォトマスクを変形しているので、
高精度なパターンを形成することができる。したがっ
て、高精度なパターンを有するフォトレジスト膜をエッ
チング用マスクとして用いて、選択エッチング技術を使
用して、絶縁膜にスルーホールを形成しているので、高
精度なパターンを有すると共に下地層としての半導体領
域との高い合わせ精度を有するスルーホールを形成する
ことができる。
法によれば、前述した露光装置を用いた露光装置の露光
方法を使用して、フォトレジスト膜に光を照射して、ス
ルーホールを形成するためのパターンを形成しているこ
とにより、半導体基板などのウエハが変形していても、
その変形に対応してフォトマスクを変形しているので、
高精度なパターンを形成することができる。したがっ
て、高精度なパターンを有するフォトレジスト膜をエッ
チング用マスクとして用いて、選択エッチング技術を使
用して、絶縁膜にスルーホールを形成しているので、高
精度なパターンを有すると共に下地層としての半導体領
域との高い合わせ精度を有するスルーホールを形成する
ことができる。
【００６５】(5).本発明の半導体集積回路装置の製造方
法によれば、前述した露光装置を用いた露光装置の露光
方法を使用して、フォトレジスト膜に光を照射して、配
線層パターンを形成するためのパターンを形成している
ことにより、半導体基板などのウエハが変形していて
も、その変形に対応してフォトマスクを変形しているの
で、高精度なパターンを形成することができる。したが
って、高精度なパターンを有するフォトレジスト膜をエ
ッチング用マスクとして用いて、選択エッチング技術を
使用して、パターン化された配線層を形成しているの
で、高精度なパターンを有すると共に下地層としてのプ
ラグとの高い合わせ精度を有する配線層を形成すること
ができる。
法によれば、前述した露光装置を用いた露光装置の露光
方法を使用して、フォトレジスト膜に光を照射して、配
線層パターンを形成するためのパターンを形成している
ことにより、半導体基板などのウエハが変形していて
も、その変形に対応してフォトマスクを変形しているの
で、高精度なパターンを形成することができる。したが
って、高精度なパターンを有するフォトレジスト膜をエ
ッチング用マスクとして用いて、選択エッチング技術を
使用して、パターン化された配線層を形成しているの
で、高精度なパターンを有すると共に下地層としてのプ
ラグとの高い合わせ精度を有する配線層を形成すること
ができる。
【００６６】(6).本発明の半導体集積回路装置の製造方
法によれば、半導体基板などのウエハが変形していて
も、高精度なパターンを有すると共に下地層との高い合
わせ精度を有するスルーホールおよび配線層を形成する
ことができることにより、微細加工をもって高性能でし
かも高信頼度の多層配線層を高い製造歩留りで製造する
ことができる。
法によれば、半導体基板などのウエハが変形していて
も、高精度なパターンを有すると共に下地層との高い合
わせ精度を有するスルーホールおよび配線層を形成する
ことができることにより、微細加工をもって高性能でし
かも高信頼度の多層配線層を高い製造歩留りで製造する
ことができる。
【図１】本発明の一実施の形態である露光装置を示す概
略側面図である。
略側面図である。
【図２】本発明の露光方法における露光手順を示すフロ
ーチャートである。
ーチャートである。
【図３】本発明の一実施の形態である半導体集積回路装
置の製造工程を示す概略断面図である。
置の製造工程を示す概略断面図である。
【図４】本発明の一実施の形態である半導体集積回路装
置の製造工程を示す概略断面図である。
置の製造工程を示す概略断面図である。
【図５】本発明の一実施の形態である半導体集積回路装
置の製造工程を示す概略断面図である。
置の製造工程を示す概略断面図である。
【図６】本発明の一実施の形態である半導体集積回路装
置の製造工程を示す概略断面図である。
置の製造工程を示す概略断面図である。
【図７】本発明の一実施の形態である半導体集積回路装
置の製造工程を示す概略断面図である。
置の製造工程を示す概略断面図である。
【図８】本発明の一実施の形態である半導体集積回路装
置の製造工程を示す概略断面図である。
置の製造工程を示す概略断面図である。
１ 露光装置 ２ ウエハ ３ ウエハステージ ４ 光源 ５ コンデンサレンズ ６ フォトマスク ７ マスクステージ ８ 投影光学系 ９ 光 １０ 制御部 １１ ウエハ変形測定部 ２１ 半導体基板（ウエハ） ２２ フィールド絶縁膜 ２３ ゲート絶縁膜 ２４ ゲート電極 ２５ 絶縁膜 ２６ サイドウォールスペーサ ２７ 半導体領域 ２８ 絶縁膜 ２９ フォトレジスト膜 ２９ａ パターン ３０ スルーホール ３１ プラグ ３２ 配線層 ３３ フォトレジスト膜 ３３ａ パターン ３４ 絶縁膜 ３５ スルーホール ３６ プラグ ３７ 配線層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 小山 峰乙 東京都青梅市今井2326番地 株式会社日立 製作所デバイス開発センタ内
Claims (6)
- 【請求項１】 ウエハステージ上に固定されているウエ
ハの変形を測定するウエハ変形測定部と、前記ウエハ変
形測定部が電気的に接続されている制御部とを有し、前
記制御部に電気的に接続されているマスクステージに
は、前記ウエハの変形に対応してフォトマスクを変形す
る機能を有することを特徴とする露光装置。 - 【請求項２】 請求項１記載の露光装置であって、前記
露光装置は、等倍の投影光学系を用いた等倍投影露光装
置、または縮小投影光学系を用いた縮小投影露光装置で
あることを特徴とする露光装置。 - 【請求項３】 請求項１または２記載の露光装置を用い
た露光方法であって、前記ウエハ変形測定部により前記
ウエハの変形を測定し、前記制御部により前記ウエハの
変形のデータを形成し、前記データに基づいて前記フォ
トマスクを前記ウエハの変形に対応して変形させて前記
フォトマスクのパターンを前記ウエハの表面に描画する
ことにより、前記ウエハの表面に形成されているフォト
レジスト膜を露光することを特徴とする露光方法。 - 【請求項４】 請求項３記載の露光装置の露光方法を用
いたフォトリソグラフィ技術および選択エッチング技術
を使用して、半導体集積回路装置のパターンを形成する
製造工程を有することを特徴とする半導体集積回路装置
の製造方法。 - 【請求項５】 請求項４記載の半導体集積回路装置の製
造方法であって、前記パターンは、絶縁膜に形成される
スルーホールのパターンであることを特徴とする半導体
集積回路装置の製造方法。 - 【請求項６】 請求項４記載の半導体集積回路装置の製
造方法であって、前記パターンは、配線層のパターンで
あることを特徴とする半導体集積回路装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9204545A JPH1154398A (ja) | 1997-07-30 | 1997-07-30 | 露光装置および露光方法ならびにそれを用いた半導体集積回路装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9204545A JPH1154398A (ja) | 1997-07-30 | 1997-07-30 | 露光装置および露光方法ならびにそれを用いた半導体集積回路装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1154398A true JPH1154398A (ja) | 1999-02-26 |
Family
ID=16492294
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9204545A Pending JPH1154398A (ja) | 1997-07-30 | 1997-07-30 | 露光装置および露光方法ならびにそれを用いた半導体集積回路装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1154398A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001274069A (ja) * | 2000-03-27 | 2001-10-05 | Toshiba Corp | レジストパターン形成方法及び半導体製造システム |
| JP2009194204A (ja) * | 2008-02-15 | 2009-08-27 | Nikon Corp | 露光装置、露光システムおよびデバイス製造方法 |
| JP2010157714A (ja) * | 2008-12-31 | 2010-07-15 | Asml Holding Nv | 光学的に補償された一方向レチクルベンダ |
-
1997
- 1997-07-30 JP JP9204545A patent/JPH1154398A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001274069A (ja) * | 2000-03-27 | 2001-10-05 | Toshiba Corp | レジストパターン形成方法及び半導体製造システム |
| JP2009194204A (ja) * | 2008-02-15 | 2009-08-27 | Nikon Corp | 露光装置、露光システムおよびデバイス製造方法 |
| JP2010157714A (ja) * | 2008-12-31 | 2010-07-15 | Asml Holding Nv | 光学的に補償された一方向レチクルベンダ |
| KR101239288B1 (ko) * | 2008-12-31 | 2013-03-06 | 에이에스엠엘 홀딩 엔.브이. | 광학적으로 보상된 단방향 레티클 벤더 |
| US8553207B2 (en) | 2008-12-31 | 2013-10-08 | Asml Holdings N.V. | Optically compensated unidirectional reticle bender |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2519819B2 (ja) | コンタクトホ―ルの形成方法 | |
| US7419882B2 (en) | Alignment mark and alignment method for the fabrication of trench-capacitor dram devices | |
| US6153361A (en) | Method of removing photoresist at the edge of wafers | |
| US7910289B2 (en) | Use of dual mask processing of different composition such as inorganic/organic to enable a single poly etch using a two-print-two-etch approach | |
| US10504851B2 (en) | Structure and method to improve overlay performance in semiconductor devices | |
| JP2008153499A (ja) | 半導体装置の製造方法 | |
| US3457639A (en) | Method for alignment of microcircuit devices on substrate | |
| JPH1154398A (ja) | 露光装置および露光方法ならびにそれを用いた半導体集積回路装置の製造方法 | |
| JP3271616B2 (ja) | 電子線露光用マスク及びその製造方法 | |
| JPH0448715A (ja) | 半導体装置の製造方法 | |
| JPH11204506A (ja) | 回路パターンが形成されたウェハおよびその製造方法 | |
| JPH0669153A (ja) | 微細コンタクト孔の形成方法 | |
| JPH0536583A (ja) | 位置合せ方法および半導体集積回路装置の製造方法 | |
| CN111933699B (zh) | 一种半导体结构的制备方法 | |
| JPH08298314A (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
| JPH1126342A (ja) | 半導体集積回路装置の製造方法 | |
| JPH118171A (ja) | 電子ビーム露光装置のビームドリフト補正方法およびそれを用いた半導体集積回路装置の製造方法 | |
| JP3895500B2 (ja) | 半導体装置で使用するための露光工程のフォーカシングエラーを減らすための方法 | |
| US20020177085A1 (en) | Self-aligned photolithographic process for forming silicon-on-insulator devices | |
| JPH1167646A (ja) | 露光方法およびそれを用いた半導体集積回路装置の製造方法 | |
| KR0130200B1 (ko) | 반도체 소자 제조방법 | |
| KR0124487B1 (ko) | 고집적 반도체소자의 미세 콘택 형성방법 | |
| KR20010068538A (ko) | 반도체 장치의 테스트 패턴 형성 방법 | |
| KR100281038B1 (ko) | 반도체 메모리장치 제조방법 | |
| KR0151191B1 (ko) | 반도체 메모리장치 제조방법 |