JPH1152329A - 液晶表示装置および位置検出方法 - Google Patents

Abstract

(57)【要約】 【課題】 反射型液晶表示装置などの走査線、信号線が
画素電極に覆われた液晶表示装置、各画素までディジタ
ルなデータ信号が伝送される液晶表示装置において正確
な位置検出を行うことができるペン入力インターフェー
スを備えた液晶表示装置を提供する。 【解決手段】 点順次駆動される液晶表示装置におい
て、ＴＦＴ２がオンしてから画素電極５に表示信号を印
加するまでの期間に、画素電極５に検出信号を印加す
る。画素電極５と静電的に結合したペンデバイス１０に
は検出信号により誘導電圧ΔＶｐが検出されるので、こ
の電圧に基づいてペンデバイスの位置を検出することが
できる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は液晶表示装置に関
し、特にペン入力インターフェースを備えた液晶表示装
置に関する。また本発明は位置検出方法に関し、特にペ
ン入力インターフェースを備えた液晶表示装置のペン入
力位置を検出する方法に関する。

【０００２】

【従来の技術】近年の高度情報化社会の発達にともなっ
て、その情報を入力し記憶し表示する装置（情報機器）
の高性能化、軽薄短小化、低消費電力化が強く望まれる
ようになっている。このような状況の中で、現在多くの
種類の情報機器が提案、実用化されている。その中で
も、ペン入力機能を装備したペン入力表示装置は、上記
の要求を満たす情報機器として注目されている。

【０００３】手書き文字や図形を例えばコンピュータ、
ワードプロセッサ、携帯情報端末機器などの情報処理装
置に入力する手段として、例えば、抵抗薄膜タブレット
を利用したペン入力表示装置（参考文献：東芝レビュー
１９９４ Ｖｏｌ．４９Ｎｏ．１２，日経ＢＰ社フラッ
トパネルディスプレイ´９３，日経ＢＰ社ΜΑΤＥＲＩ
ＡＬＳ＆ΤＥＣＨＮＯＬＯＧＹ９３．８）や電磁誘導タ
ブレットを利用したペン入力表示装置（参考文献：東芝
レビュー１９９４ Ｖｏｌ．４９ Ｎｏ．１２，日経Ｂ
Ｐ社フラットパネルディスプレイ´９３，日経ＢＰ社Ｍ
ＡＴＥＲＩＡＬＳ＆ΤＥＣＨＮＯＬＯＧＹ９３．８）や
静電結合タブレットを利用したペン入力表示装置（参考
文献：東芝レビュー１９９４、Ｖｏｌ．４９ Ｎｏ．１
２，日経ＢＰ社フラットパネルディスプレイ´９３，日
経ＢＰ社ＭＡＴＥＲＩＡＬＳ＆ＴＥＣＨＮＯＬＯＧＹ９
３．８）などあり、その他のペン入力表示装置として例
えば参考文献（特開平４−２８３８１９，特開平４−２
９９７２７，特開平５−１２７８２３，特開平５−１５
８８８０，特開平４−３４３３８７，特開平５−１８９
１２６，特開平５−１９７４８７，特開昭６２−９２０
２１，特開昭６３−２９３６２３）などがある。

【０００４】また、近年では表示装置とペン入力装置
（タブレット）が一体になった静電結合容量方式（一体
型ペン入力表示装置）のペン入力表示装置が提案され
（特開昭５４−２４５３８，特開平６−２９５２１９，
特開平６−３１４１６５，特開平４−３３７８２４）、
表示装置の表示能力を損なうことなくペン入力が行える
ことからペン入力方式の主流となりつつあるとともに、
より高品位な表示を行うためこれらの表示装置としてト
ランジスターやダイオードなどのアクティブ素子を使っ
たアクティブマトリックス型表示装置が使われるように
なっている。

【０００５】また、上記従来のアクティブマトリックス
反射型表示装置ではアクティブ素子に電圧を供給する信
号線や走査線が開口率向上及び高精細化のため近年ます
ます微細加工される（参考文献：日経ＢＰ社 フラット
パネルディスプレイ１９９１〜１９９５）とともに、信
号線及び走査線が画素電極の下部に配置される構造とな
っている（参考文献：特願平８−５７５３１、ＳＩＤ９
６ＤＩＧＥＳΤ「Ｈｉｇｈ−Ｒｅｓｏｌｕｔｉｏｎ Ｒ
ｅｆｌｅｃｔｉｖｅ Ｃｏｌｏｒ Ｇｕｅｓｔ−Ｈｏｓ
ｔ ΤＦＴ−ＬＣＤｓ」）。このため、上述のようなア
クティブマトリックス反射型表示装置を用いた一体型ペ
ン入力表示装置においては、検出子（入力ペン）と走査
線、信号線などの配線との間に形成される結合容量が小
さくなり、その結果として検出電圧が小さくなって正確
な座標検出が困難になっているという問題がある。これ
は検出ペンと信号線又は走査線間に、画素電極が配置さ
れるためであると考えられる。

【０００６】さらに、近年では高精細な表示を行うこと
ができるディジタル液晶表示装置も提案されている。こ
のような液晶表示装置では、各画素へはディジタルな表
示信号が供給されるため、反射型液晶表示装置と同様に
検出子の位置検出を行うことが困難であるという問題が
ある。

【０００７】

【発明が解決しようとする課題】本発明はこのような問
題点を解決するためになされたものである。すなわち本
発明は、高精細な正確な位置検出を行うことができるペ
ン入力インターフェースを備えた液晶表示装置を提供す
ることを目的とする。また本発明は、各画素にディジタ
ルなデータ信号が供給されるディジタルＬＣＤにおいて
も容易に位置検出を行うことができる液晶表示装置を提
供することを目的とする。

【０００８】また例えば反射型液晶表示装置のように、
走査線、信号線などの配線層が画素電極に覆われるよう
な場合おいても、正確に位置検出を行うことができるペ
ン入力インターフェースを備えた液晶表示装置を提供す
ることを目的とする。

【０００９】また本発明は、高精細な液晶表示装置にお
いても表示を損なうことなく、検出子の接触位置を検出
する方法を提供することを目的とする。さらに例えば反
射型液晶表示装置のように、走査線、信号線などの配線
層が画素電極に覆われるような場合おいても、正確に位
置検出を行うことができる方法を提供することを目的と
する。

【００１０】本発明は、上記事情を考慮してなされたも
のであり、上記アクティブマトリックス反射型表示装置
を用いた一体型ペン入力表示装置の実現を目的とする。

【００１１】

【課題を解決するための手段】このような課題を解決す
るために本発明は以下のような構成を備えたものであ
る。

【００１２】本発明の液晶表示装置は、画素電極がマト
リクス状に配設された第１の基板と、対向電極が配設さ
れた第２の基板と、前記第１の基板と前記第２の基板と
の間に挟持された液晶層と、前記画素電極に表示信号を
点順次で印加する表示信号供給手段と、前記画素電極に
検出信号を印加する検出信号供給手段と、前記画素電極
と静電結合して誘導電圧を検出する検出子と、前記画素
電極に前記検出信号が印加されたとき前記検出子に生じ
た前記誘導電圧に基づいて、前記検出子と静電結合した
前記画素電極の前記マトリクス上の位置を検出する手段
とを具備したことを特徴とする。また、第１の基板と第
２の基板との間に挟持された液晶層と、前記第１の基板
上にマトリクス状に配設された画素電極と、前記画素電
極と接続したスイッチング素子と、前記スイッチング素
子が点順次でオン状態になるように走査信号を印加する
手段と、前記スイッチング素子がオン状態のとき前記画
素電極に表示信号を印加する表示信号供給手段と、前記
スイッチング素子がオンしてから前記表示信号が印加さ
れるまでの期間に、前記画素電極に検出信号を印加する
検出信号供給手段と、前記画素電極と静電結合する検出
子と、前記画素電極に前記検出信号が印加されたとき前
記検出子に生じた誘導電圧に基づいて、前記検出子と静
電結合した前記画素電極の前記マトリクス上の位置を検
出する手段とを具備するようにしてもよい。また例え
ば、基板上に配置される複数の信号線及び走査線と、前
記信号線と走査線にスイッチング素子を介して接続され
る画素電極とを備えたアレイ基板と、前記信号線に表示
信号を供給する信号線駆動回路と、前記走査線に走査線
電圧を供給する走査線駆動回路とを具備し点順次駆動を
適用した表示装置と、前記画素電極と静電結合する検出
子と、前記画素電極を駆動した際に前記検出子に生じる
誘導電圧に基づいて前記検出子の前記表示装置上での位
置を検出する手段とを具備するようにしてもよい。

【００１３】すなわち本発明の液晶表示装置は、ペン入
力インターフェースを備えた液晶表示装置であって、各
画素電極を点順次で駆動するとともに、各画素電極に検
出子に誘導電圧を誘起するための検出信号を点順次で印
加することにより、画素電極と静電的に結合した検出子
に、前記検出信号により誘起される誘導電圧に基づいて
とづいて前記検出子の画素電極マトリクス上の位置を検
出するものである。各表示画面にｉ×ｊのマトリクス状
に配設された画素電極には、表示信号電圧が印加される
前に、検出用の検出信号電圧が印加され、検出子はこの
検出信号により誘起される誘導電圧を検出する。

【００１４】画素電極は、その電位により液晶層を応答
させて光の透過、散乱、吸収などを制御するものであ
り、ここでは透光性を有する画素電極も、反射能を有す
る画素電極（反射電極）もどちらも含むものとする。

【００１５】スイッチング素子としては例えば薄膜トラ
ンジスタ、ＭＩＭなどの非線形スイッチング素子を用い
るようにしればよい。また画素電極に表示信号を点順次
で印加する手段としては、例えば走査線を介してスイッ
チング素子に、スイッチング素子のオン・オフ制御を行
う走査信号を供給する走査線駆動回路と、信号線に表示
信号を供給する信号線駆動回路とを用いるようにすれば
よい。

【００１６】また、各画素電極に接続された画素選択用
のスイッチング素子の前段にサンプリング手段、データ
保持手段、Ｄ／Ａ変換手段等を備えた論理回路を備え、
各画素にはディジタルな信号を供給することにより点順
次駆動を実現するようにしてもよい。このような構成を
採用することにより、各画素電極までの信号がディジタ
ルな場合においても、検出子は画素電極に印加されるＤ
／Ａ変換されたアナログな検出信号を検出することがで
きる。

【００１７】検出子の形態としてはいわゆる入力ペンを
用いることができる。本発明の液晶表示装置では、接触
部に誘起される誘導電圧を検出することができる入力ペ
ンを用いることができる。また入力ペンには、検出した
誘導電圧を増幅して出力する例えばオペアンプなどの増
幅手段を備えるようにしてもよい。

【００１８】本発明の位置検出方法は、表示画面にマト
リクス状に配列した画素電極と接続したスイッチング素
子を点順次でオン状態にするステップと、前記スイッチ
ング素子がオン状態のとき前記画素電極に表示信号を印
加するステップと、前記スイッチング素子がオン状態に
なってから前記表示信号を印加するまでの間に前記画素
電極に前記検出信号を印加するステップと、検出子が前
記画素電極と静電結合したとき、前記検出信号により前
記検出子に生じた誘導電圧に基づいて、前記検出子と静
電結合した前記画素電極の前記マトリクス上の位置を検
出するステップとを有することを特徴とする。

【００１９】このような構成を採用することにより、本
発明の液晶表示装置では、表示装置が高精細で、配線ピ
ッチが非常に微細な場合でも正確な検出子の位置検出を
行うことができる。また、例えば反射型液晶表示装置の
ように画素電極が信号線及び走査線上を覆う様な構造の
液晶表示装置においても、正確な位置検出を行うことが
できる。

【００２０】

【発明の実施の形態】以下に、本発明の実施形態の例に
ついて説明する。

【００２１】（実施形態１）図１は本発明の液晶表示装
置の構成の例を概略的に示す図であり、図２は、図１に
例示した本発明の液晶表示装置の断面構造を概略的に示
す図である。両図においては、単位画素の構成を示して
いる。アレイ基板１００上には、複数のΤＦＴ２ａ、２
ｂ、２ｃが形成されている。アレイ基板１００上には、
絶縁膜を介してアルミニウム等からなる反射画素電極３
が配置されている。この反射画素電極３は画素電極を構
成している。さらに、反射画素電極３上に液晶層１ａ、
１ｂ、１ｃが順次積層されている。例えば、イエロー、
マジェンダ、シアンのＧＨ液晶層を順次積層するように
してもよい。積層順序は順番は必要に応じて定めるよう
にすればよい。また、液晶層１ａ、１ｂ、１ｃの間には
透明画素電極４、５が配設されている。さらに、液晶層
１ｃ上には、透明な対向電極６を有する対向基板（図示
せず）が配置されている。

【００２２】なお、ΤＦΤ２ａと反射画素電極３、ＴＦ
Ｔ２ｂと透明画素電極４、ＴＦＴ２ｃと透明画素電極５
とは電気的に接続されている。すなわち、各ＴＦＴのゲ
ート電極には、図示しない走査線駆動回路から走査線Ｇ
を介して走査信号が印加される。また各ＴＦＴのドレイ
ン電極には図示しない信号線駆動回路から信号線Ｓ（Ｓ
Ｄ、ＳＭ、ＳＵ）を介して表示信号が印加される。走査
信号によりＴＦＴがオン状態になったとき、表示信号が
選択され、ソース電極と接続した各画素電極に印加され
る。そして各画素電極により形成される電界に液晶層が
応答し、その配向状態、相変化状態を制御することによ
り液晶層に入射する光の強度を変調するのである。この
ような光の変調素子である画素を２次元的に配置し、光
を２次元的に変調することにより画像の表示を行うこと
ができる。

【００２３】図１に例示した液晶表示装置の作製手法又
は１ａ、１ｂ、１ｃ、３、４、５、６に使用される材料
の選択等は、例えば特願平８−５７５３１と同様に行う
ようにしてもよい。

【００２４】図３は図１、図２に例示した本発明の液晶
表示装置を概略的に示す等価回路図である。

【００２５】信号線ＳＤ１、ＳＤ２、ＳＤ３と接続され
たΤＦＴは反射画素電極３を制御するΤＦＴであり、信
号線ＳＭ１、ＳＭ２、ＳＭ３と接続されたΤＦΤは透明
画素電極４を制御するＴＦΤであり、ＳＵ１、ＳＵ２、
ＳＵ３と接続されたＴＦＴは透明画素電極５を制御する
ＴＦＴである。すなわち、図３では、平面的に示してい
るが、実際は積層構造となっている。また、図３のＣ
ａ、Ｃｂ、Ｃｃはそれぞれ、液晶層１ａ、１ｂ、１ｃよ
り形成される液晶容量を示しており、Ｖcom は対向電極
６への印加電圧を示し、ＳＤ１〜ＳＤ３及びＳＭ１〜Ｓ
Ｍ３及びＳＵ１〜ＳＵ３は信号線を示し、Ｇ１〜Ｇ２は
走査線を示している。

【００２６】図４は、本発明の液晶表示装置の各層の画
素構成を模式的に示す平面図である。 図４における領
域７は、対向基板９上に対向電極６が配置されていない
箇所を示し、例えばＵ１Ｇ１はＵ１及びＧ１で制御され
るＴＦＴ２ｃで制御される透明画素電極５を意味する。
図５は、図４の断面構造を模式的に示した図であり、Ｔ
ＦＴの配設された領域は、光を吸収する光遮光層８によ
り遮光されている。領域７のように対向電極６が配置さ
れていない部分があると、透明画素電極５では制御不可
能な液晶が存在することになり、画質劣化を生じさせ
る。光遮光層８によりこのような領域７を遮光すること
により画質劣化を防ぐことができる。

【００２７】図６、図７は、本発明の液晶表示装置の構
成を概略的に示す図であり、検出子であるペンデバイス
１０のペン先１０ａが液晶表示装置の表示面に接触して
いる様子を示している。Ｃ1 はペン先１０ａの入力容量
を、Ｃ2 はペン先１０ａと透明画素電極５に存在するカ
ップリング容量を、Ｃ3 は透明画素電極５と対向電極６
に存在するカップリング容量を、Ｃ4 は対向電極６とペ
ン先１０ａに存在するカップリング容量をそれぞれ示し
ている。

【００２８】透明画素電極５に電圧変化が生じそれによ
ってペンデバイス１０によって検出される検出電圧Ｖｐ
に電圧変化（ΔＶｐ）が引き起こされるメカニズムは、
例えば特願平８−２４５３６１に詳細に開示されてい
る。対向電極６が配置されていない領域７が存在するの
は、対向電極６がシールドして容量Ｃ2 が消滅してしま
うのを防ぐためである。

【００２９】図７は、対向電極６が高抵抗の膜で形成さ
れている場合を示した図である。対向電極６が高抵抗の
場合、対向電極６は電気的なシールド効果を有さず対向
電極６を介して透明画素電極５とペン先１０ａにカップ
リング容量が存在可能である。尚、１５は分布的に存在
する対向電極６の抵抗成分の一つにまとめたものであ
り、対向電極６に給電する際１５を介して電圧が給電さ
れることになる。従って、１３と１４より透明画素電極
５とペン先１０ａのカップリング容量が形成される。

【００３０】図８、図９、図１０は、本発明の液晶表示
装置の駆動方法（１個の画素に対する）の例を説明する
ための図である。図８は、−般的なアクティブマトリク
ス従来駆動を示す（参考文献：日経ＢＰ社「フラットパ
ネルディスプレイ１９９０〜１９９６」、工業調査会
「液晶ディスプレイのすべて」）。

【００３１】図８、図９、図１０では、ＴＦＴのオン抵
抗が十分小さくなってから（ＴＦＴオン）ΤＦΤオフす
るまでの、信号線電圧Ｖsig1は反射画素電極３または透
明画素電極４または透明画素電極５の電圧であるとし、
信号線電圧Ｖsig2は透明画素電極５（Ｕ１Ｇ１、Ｕ２Ｇ
１、Ｕ３Ｇ１、Ｕ１Ｇ２、Ｕ２Ｇ２、Ｕ３Ｇ２）に対す
る信号線電圧であるとする。すなわちａのタイミングで
走査信号ＶｇによりＴＦＴがオンしてから、ｂのタイミ
ングで画素電極に表示信号をサンプリングするようにな
っている。

【００３２】図８に例示した従来の駆動法では、表示信
号電圧（表示に係る信号線電圧）印加時の信号線の電圧
変化が表示及び極性（交流駆動時の）によって左右され
てしまうので、透明画素電極５の電圧変化を介して生じ
るペン先１０ａに生じる検出電圧変化（ΔＶＰ）も表示
及び極性に左右されてしまうので、検出信号（ペン先に
誘導電圧を誘起するための信号信号）と判断するΔＶｐ
レベル（ΔＶｐｓ）をどのように設定しても検出信号が
必ずしも正確に検出することができない。図１１は図８
の場合にペン先１０ａに生じる検出信号レベル（ΔＶ
ｐ）を説明するための図である。つまり図１１におい
て、ａのタイミングで走査信号が印加され、ｂのタイミ
ングで表示信号が印加される。ΔＶｐｓを高めに設定し
ておけばノイズに強くなるが表示信号電圧により誘起さ
せるΔＶｐは必ずしも一定ではないので検出可能なとき
もあれば検出出来ない場合もある。また、ΔＶｐｓを低
めに設定すればノイズを多く広いしかも表示によっては
表示信号電圧によりΔＶｐが殆ど誘起されない場合もあ
る（例えばノーマリーホワイトモードにおける白表示等
液晶に電圧を印加しない場合）。したがって、このよう
な駆動では検出子であるペンデバイス１０のペン先１０
ａで、位置検出に必要な情報を得ることができず、正確
な位置検出を行うことはできない。

【００３３】図９は本発明の液晶表示装置の駆動の例を
示す図である。図９では、ａのタイミングでＴＦＴがオ
ンし、ｃのタイミングで表示信号電圧が印加されるまで
の期間に、検出期間が設けられている。検出子はこの検
出期間にのみ誘導電圧ΔＶｐを検出し、この期間以外に
は無視する。これによって表示用信号電圧が如何に変化
しようとも表示信号電圧が印加されている期間はΔＶｐ
がどのように変化しようとも検出信号として判断せず全
て無視し、検出期間時でのΔＶｐから検出信号だけを検
出する。これにより、表示信号レベル及び表示信号の極
性に左右されない正確な位置検出がを行うことができ
る。

【００３４】図１０は本発明の液晶表示装置の駆動の別
の例を説明するための図であるこの例では、検出期間に
おける表示信号電圧変化を素子耐圧から可能な電圧変化
に設定しその変化方向をも決めているものである。すな
わち、検出期間における表示信号電圧が、０〜Ｖccに変
化するように設定されている。このような構成によれば
より正確なペン座標検出を行うことができる。しかも、
Ａ期間を各画素毎に任意に設定することにより、ＴＦＴ
オンから検出信号を検出するまでの期間が各画素毎で異
なるので、ペンデバイスがどの画素上に配置されている
のかを容易に判別することができる。図１２は、図９、
図１０に例示した駆動の場合にペン先１０ａに生じる検
出信号レベル（ΔＶｐ）を説明するための図である。図
１２に示したように、検出期間中のΔＶｐは表示信号電
圧等に関係なく、ある決まった値を検出することが可能
であり、しかもその変化を得られうる最大値に設定する
ことが可能である。

【００３５】図１３は、本発明の液晶表示装置の構成の
例を概略的に示す図であり、図１４はその回路構成の例
を示す図である。

【００３６】この液晶表示装置は、画素電極がマトリク
スアレイ状に配設された表示領域１６と、画素電極に印
加された検出信号を検出するペンデバイス１０と、ペン
デバイス１０が検出した電圧により基づいて、ペンデバ
イスの表示領域上の位置座標を検出する座標検出回路１
８とを備えたものである。１９は表示領域１６に信号線
電圧を供給する信号線駆動回路であり、２０は表示領域
１６に走査線電圧を供給する走査線駆動回路である。ま
た、座標検出回路１８、信号線駆動回路１９、２０はそ
れぞれ例えば同期信号、クロック信号などの信号のやり
とりをしている。 図１４は、信号線駆動回路１９、表
示領域１６、座標検出回路１８の回路構成の例を示して
おり、ＳＷ１〜ＳＷ６はスイッチでありそれぞれＣＮＴ
１〜ＣＮΤ６でオンオフ制御される。シフトレジスター
回路２１は、ＳＷ１〜ＳＷ６のオンオフ制御を行なう。
Ｄ／Ａ変換回路２２は、信号線Ｓに表示信号を供給す
る。すなわち信号線ＳＵ、ＳＭ、ＳＤに検出信号源から
の検出信号と、Ｄ／Ａ変換回路２２からの表示信号とを
所定のタイミングで切り換えて供給する構成となってい
る。なお、ここでは信号線ＳＵ、ＳＭ、ＳＤには画像デ
ータに対応したアナログ電圧を供給する構成を例示する
が、前述のように各画素にサンプリング回路、Ｄ／Ａ変
換回路２２を備えて、信号線にはディジタルな画像デー
タ信号を供給するようにしてもよい。本発明は画素電極
から検出信号を検出する構成となっているため、画素電
極に表示信号を供給するための各種の配線にどのような
波形が印加されようと、検出子の位置を正確に検出する
ことができる。オペアンプ２３は、ペンデバイス１０が
検出した誘導電圧ΔＶｐを増幅して座標検出回路１８へ
供給する。座標検出回路１８はフレーム開始時点から検
出信号を検出するまでの時間を計測して座標を検出する
回路である。例えば特願平８−２４３８７６にその一例
が例示されているようにクロック信号及びカウンター、
フリップフロップ等のデジタル素子を用いて検出するよ
うにしてもよい。

【００３７】表示領域１６は、図１乃至図７に例示した
構造を有したものも用いることができる。また通常のア
クティブマトリクス型液晶表示装置、反射型液晶表示装
置などにも適用することができる。表示領域の構成及び
動作は例えば日経ＢＰ社「フラットパネルディスプレイ
信号線駆動回路１９９０〜１９９６」、工業調査会「液
晶ディスプレイのすべて」等で明らかにされている。

【００３８】図１５は、図１３、図１４に例示したペン
入力インターフェースを備えた本発明の液晶表示装置の
駆動の例を説明するための図である。なお以下の説明に
おいては、対向電極６には例えばＤＣ電圧が供給されて
いるものとする。

【００３９】ＶＧ１、ＶＧ２はそれそれ走査線Ｇ１、Ｇ
２に印加される走査信号電圧を示しており、オン電圧と
は表示領域１６のＴＦＴ２ａ、２ｂ、２ｃをオンする電
圧であり、オフ電圧とは表示領域１６のＴＦＴ２ａ、２
ｂ、２ｃをオフする電圧である。表示信号は表示領域１
６の各画素電極に信号線Ｓを介して信号線駆動回路から
供給されるがぞデータに対応したアナログ電圧である。
この場合、各画素に対応した電圧（０Ｖ〜５Ｖ）が点順
次駆動（参考文献：日経ＢＰ社「フラットパネルディス
プレイ１９９０〜１９９６」、工業調査会「液晶ディス
プレイのすべて」）をするタイミングで出力されてい
る。

【００４０】検出信号は、ペンデバイス１０のペン先に
誘導電圧を発生させ、その座標を検出するために信号線
を介して各画素電極に印加される電圧であり、図示され
たとおり電圧変化している。

【００４１】信号線駆動回路２１のＳＷ１〜ＳＷ６のオ
ンオフ制御タイミングは図１５に示された通りである。
すなわち、ｎフレーム開始時にはＳＷ１がオンし（他は
オフ）、その後ＳＷ２がオンし（他はオフ）、その後Ｓ
Ｗ３がオンし（他はオフ）、その後ＳＷ４がオンし（他
はオフ）、その後ＳＷ５がオンし（他はオフ）、その後
ＳＷ６がオンし（他はオフ）、その後ｎ＋１フレーム開
始時にはＳＷ１がオンし（他はオフ）、その後は上述し
た順序でオン・オフを繰り返す。

【００４２】このような点順次駆動により、画素Ｕ１Ｇ
１、Ｕ２Ｇ１、Ｕ３Ｇ１、Ｕ１Ｇ２、Ｕ２Ｇ２、Ｕ３Ｇ
２に印加される電圧ＶＵ１Ｇ１、ＶＵ２Ｇ１、ＶＵ３Ｇ
１、ＶＵ１Ｇ２、ＶＵ２Ｇ２、ＶＵ３Ｇ２は図１５に示
したとおりになる。図１５から明らかなように表示信号
電圧がどの値であっても（どの値に変化しても）、どの
画素電極にも０Ｖから５Ｖへの変化が新しい表示信号電
圧が印加される前に生じ、そのタイミングは各画素電極
固有のものとなっている。

【００４３】これは、本発明では、表示信号を印加する
前に検出信号を印加しており、検出用信号線電圧が印加
されるタイミングは各画素で異なっているからである。
表示信号印加後に検出信号を印加してしまっては、液晶
層には検出信号が書き込まれることになるため表示を行
うことが困難になる。本発明では、検出信号の値に関係
なく表示を行なうことができる。この時、検出期間を図
１５に示す通り設定するものとする。

【００４４】図１６はこのような駆動を行ったときペン
デバイスが検出する電圧について説明するための図であ
る。ここでは、ペン先１０ａが画素Ｕ１Ｇ２上にペンデ
バイス１０が位置している場合を例に取って説明する。
画素電極Ｕ１Ｇ２の電圧変化は図１６のＶＵ１Ｇ１のよ
うになり、このとき画素電極に印加される検出信号電圧
Ｖｐは図１６に示された通り検出期間以外は０Ｖに設定
されている。したがって、ペン先１０ａには図１６に示
されたとおり、検出信号Ｖｐにより誘導電圧ΔＶｐが生
じる。したがって、フレームが変わったフレーム開始時
からΔＶｐの変化が生じるまでの期間Ｔpickを検出する
ことにより、ペン先１０ａの表示領域１６上での位置を
特定することができる。なぜなら、Ｔpickは各画素電極
毎に異なった同定可能な値を持っているからである。ま
たフレーム開始時からではなくゲートオン時（ａのタイ
ミング）を基準にするなど、ある固定の基準タイミング
をＴpickの検出基準タイミングに用いるようにしてもよ
い。

【００４５】図１７は本発明のペン入力インターフェー
スを備えた液晶表示装置の駆動の別の例を説明するため
の図である。

【００４６】図１７はＳＷ１〜ＳＷ６のオンオフ制御タ
イミング、表示用信号線電圧にダミー信号がある、検出
用信号線電圧と表示用信号線電圧のタイミングの点で図
１５と異なっている。

【００４７】図１７では、スイッチが複数同時にオンさ
れ（例えばｎフレームでは、ＳＷ２とＳＷ３、ＳＷ４と
ＳＷ５が同時にオンしている）、オンされたスイッチは
それぞれ異なった目的の表示信号を各画素電極に供給し
ている。すなわち一方のスイッチは検出信号を選択し、
他方のスイッチは表示信号を選択するようにスイッチン
グされている。このように、スイッチを複数同時にオン
し、−方のスイッチは検出信号を選択し、他方のスイッ
チは表示信号を選択して、画素電極に表示信号を印加す
るタイミングとして検出信号を印加し、その後表示信号
を印加することにより、画素電極に印加されるべき表示
信号への検出信号の影響を無くすことができる。画素電
極に対する表示信号電圧の印加時間を実質的に長くする
ことができ、表示のコントラストを向上することができ
る。

【００４８】図１５の駆動例では、画素電極に対する表
示信号（電圧）の印加時間（ＴＴ）はゲートオン時間を
Ｔon、水平画素数を１０個とすると、 ＴＴ＝Ｔon／（２×１０） であるが、図１７の駆動例では、 ＴＴ＝Ｔon／（１０＋１） となる。なお図１７の駆動例では（１０＋１）の”＋
１”はダミー信号分であり、表示信号の印加時間ＴＴを
約２倍近く長く確保することができる。なお、ダミー信
号は表示には影響しない信号である。図１７に示す駆動
例によって、各画素電極に生じる０Ｖから５Ｖへの電圧
変化のタイミングは各画素電極固有でありかつ表示信号
等に左右されない。従って、図１５の駆動例と同様に図
１６に示した手法によりペンデバイスの接触位置を検出
することが可能である。

【００４９】図１８は、図１、図２に例示した構成のＧ
Ｈ液晶層を３層積層した構成の液晶表示装置の駆動例を
説明するための図である。

【００５０】図１、図２に例示した液晶表示装置では、
透明画素電極５に検出信号を印加すればよいが、反射画
素電極３と透明画素電極４とが透明画素電極５と積層さ
れているため、このままでは透明画素電極５と透明画素
電極４、透明画素電極４と反射画素電極３との間に電荷
の充放電が生じてしまう。図１８の例はこのような不都
合を防ぐための駆動例であり、検出期間中は透明画素電
極５と透明画素電極４と反射画素電極３の電圧変化量を
同じにしている。

【００５１】透明画素電極５と透明画素電極４と反射画
素電極３の電圧変化を同じにするには、例えば検出期間
中は透明画素電極４と反射画素電極３とに電圧をＴＦＴ
２ｂ、２ａを介して印加せずフローティング状態にした
り、検出期間中は透明画素電極４と反射画素電極３と透
明画素電極５とに同じ電圧を加えるなどすればよい。こ
のように積層された複数の画素電極の相対的電圧変化を
無くし、検出期間中の充放電をなくすことができる。

【００５２】なお、本発明は図１、図２に例示したよう
な構造の液晶表示装置以外にも適用することができる。
画素電極がマトリクス状に配設された表示領域を有し、
各画素電極が点順次に駆動される液晶表示装置（参考文
献：日経ＢＰ社「フラットパネルディスプレイ１９９０
〜１９９６」）であれば全く同様に適用することができ
る。特に、反射型の液晶表示装置のように、走査線、信
号線が画素電極に覆われていて検出子による電圧検出が
困難な液晶表示装置においても本発明を適用することが
できる。また、走査線、信号線にディジタルデータが伝
送される液晶表示装置にも本発明を好適に用いることが
できる。

【００５３】

【発明の効果】本発明の液晶表示装置によれば、高精細
な液晶表示装置においても検出子の位置を正確に検出す
ることができる。また本発明の液晶表示装置は、例えば
反射型液晶表示装置のように走査線、信号線が反射電極
に覆われた構造を有する液晶表示装置においても、検出
子の位置検出を正確に行うことができる。

【００５４】さらに、本発明の液晶表示装置によれば、
各画素までディジタルなデータ信号が供給される場合で
も、画素電極に印加されるＤ／Ａ変換されたアナログ電
圧を検出子により検出すればよいから正確な位置検出を
行うことができる。

【図面の簡単な説明】

【図１】本発明の液晶表示装置の表示領域の画素構成の
例を概略的に示す図。

【図２】図１に例示した画素の断面構造を概略的に示す
図。

【図３】図１、図２に例示した本発明の液晶表示装置を
概略的に示す等価回路図。

【図４】本発明の液晶表示装置の各層の画素構成を模式
的に示す平面図。

【図５】図４のの液晶表示装置の断面構造を模式的に示
す図。

【図６】本発明の液晶表示装置の構成を概略的に示す
図。

【図７】本発明の液晶表示装置の構成を概略的に示す
図。

【図８】本発明の液晶表示装置の駆動方法の例を説明す
るための図。

【図９】本発明の液晶表示装置の駆動方法の例を説明す
るための図。

【図１０】本発明の液晶表示装置の駆動方法の例を説明
するための図。

【図１１】ペンデバイスに生じる検出信号レベル（ΔＶ
ｐ）を説明するための図。

【図１２】ペンデバイスに生じる検出信号レベル（ΔＶ
ｐ）を説明するための図。

【図１３】本発明の液晶表示装置の構成の例を概略的に
示す図。

【図１４】本発明の液晶表示装置の回路構成の例を示す
図。

【図１５】図１３、図１４に例示したペン入力インター
フェースを備えた本発明の液晶表示装置の駆動の例を説
明するための図

【図１６】ペンデバイスが検出する電圧について説明す
るための図

【図１７】本発明のペン入力インターフェースを備えた
液晶表示装置の駆動の別の例を説明するための図。

【図１８】図１、図２に例示した構成の液晶表示装置の
駆動例を説明するための図。

【符号の説明】

１ａ、１ｂ、１ｃ………液晶層 ２ａ、２ｂ、２ｃ………薄膜トランジスタ（ＴＦＴ） ３……………反射画素電極 ４、５………透明画素電極 ６……………対向電極 １０……………ペンデバイス １０ａ…………ペン先 １６……………表示領域 １８……………座標検出回路 １９……………信号線駆動回路 ２０……………走査線駆動回路 ２１……………シフトレジスタ ２２……………検出信号源 ２３……………オペアンプ

Claims (2)

【特許請求の範囲】
1. 【請求項１】 画素電極がマトリクス状に配設された第
   １の基板と、 対向電極が配設された第２の基板と、 前記第１の基板と前記第２の基板との間に挟持された液
   晶層と、 前記画素電極に表示信号を点順次で印加する表示信号供
   給手段と、 前記画素電極に検出信号を点順次で印加する検出信号供
   給手段と、 前記画素電極と静電結合して誘導電圧を検出する検出子
   と、 前記画素電極に前記検出信号が印加されたとき前記検出
   子に生じた前記誘導電圧に基づいて、前記検出子と静電
   結合した前記画素電極の前記マトリクス上の位置を検出
   する手段とを具備したことを特徴とする液晶表示装置。
2. 【請求項２】 表示画面にマトリクス状に配列した画素
   電極と接続したスイッチング素子を点順次でオン状態に
   するステップと、 前記スイッチング素子がオン状態のとき前記画素電極に
   表示信号を印加するステップと、 前記スイッチング素子がオン状態になってから前記表示
   信号を印加するまでの間に前記画素電極に前記検出信号
   を印加するステップと、 検出子が前記画素電極と静電結合したとき、前記検出信
   号により前記検出子に生じた誘導電圧に基づいて、前記
   検出子と静電結合した前記画素電極の前記マトリクス上
   の位置を検出するステップとを有することを特徴とする
   位置検出方法。