JPH11511880A

JPH11511880A - コンピュータのメモリ問題の検出

Info

Publication number: JPH11511880A
Application number: JP8533041A
Authority: JP
Inventors: ヤルモリンネ; カリパサネン
Original assignee: ノキアテレコミュニカシオンスオサケユキチュア
Priority date: 1995-10-30
Filing date: 1996-10-29
Publication date: 1999-10-12
Also published as: BR9611182A; EP0976041A1; AU7302796A; FI955187A0; DE69625718D1; CN1092364C; DE69625718T2; AU713281B2; US6098194A; FI102221B1; WO1997016786A1; CN1201536A; EP0976041B1; FI102221B; FI955187A

Abstract

(57)【要約】スイッチング交換機のようなプロセス制御コンピュータにおいて、欠陥があると、非常に経費がかかることが分かっている。特に解決が困難なものは、ソフトウェアの欠陥である。問題が発生した場合は、できるだけ速やかに正しい目標で保守を指令できることが重要である。破壊や「ハッカー」による脅威がある。どこかの場所から保守するオプションがコンピュータに組み込まれている場合は、誤用の危険性がそれに伴って増加する。メモリ問題を検出する公知技術は、計算方法によって生じた規則的な間隔で発生する欠陥を必ずしも明らかにしない。メモリ欠陥は、規則的な間隔で発生し、例えば、メモリ回路のアドレスラインに欠陥が生じた場合に発生する。公知技術の第２の欠点は、１つの記憶位置の内容が変化した場合でもチェック和を新たに計算しなければならないことである。メモリ問題を検出する本発明の方法は、「規則的に不規則」であり、記憶エリアＭＡの非制御の変化を確実に検出する。更に、本発明の方法により計算されるチェック和ＣＳは、記憶エリアＭＡのエレメントが変化したときに更新され、従って、更新は、監視されている記憶エリアＭＡ全体にわたりチェック和を計算する場合より、必要とされる計算量が著しく少ない。本発明の方法は、ハードウェア及びソフトウェアの欠陥の検出、及びコンピュータの再スタートの促進にも適用できる。

Description

【発明の詳細な説明】コンピュータのメモリ問題の検出発明の分野本発明は、コンピュータのメモリ内容の完全性のチェックに係る。先行技術の説明図１は、本発明に関して重要なコンピュータの一部分を示す。初期段階において、電源スイッチをオンにした後に、メインメモリＲＡＭの内容は、未定の状態にある。電源スイッチをオンにすると、初期信号ＩＮＩＴが発生され、例えば、プロセッサのＣＰＵが所定のアドレスにジャンプするように、従来のコンピュータの初期のロードが行われる。このメモリは、リードオンリメモリＲＯＭに初期ロードプログラムを有し、これを実行すると、ディスクドライブＨＤの所定位置からオペレーティングシステム（ＯＳ）の基本的部分がロードされる。このようにしてロードされるＯＳの基本的部分は、更に進んだロードプログラムを含み、これは、ＨＤに対して決定されたＲＯＭの位置からだけではなく他の場所からもＯＳの一部分をロードする。これらの更に進んだロードプログラムは、次いで、他のソフトウェアモジュール等もロードする。ソフトウェアモジュールは、必ずしもディスクドライブＨＤ上の隣接エリアに配置されていない。ＨＤから読み取ると、ＨＤの異なるエリアに位置する情報を次々に読み取らねばならないケースがしばしばある。示唆的ガイドライン値は、ディスクドライブから約１ＭＢ／ｓの連続的なエリアを読み取ることができるというものであるが、実際上、読み取りレートは、この半分に満たない。例えば、３０ＭＢのソフトウェアをロードするには、約１分を要する。スイッチング交換機のようなプロセス制御コンピュータにおいては、欠陥があると、非常に費用がかかることが分かっている。特に解決が困難なものは、ソフトウェアの欠陥である。ハードウェアの欠陥は、適当なワークオーダーにおいて知られている別の装置との比較を行うことによりしばしば検出できる。ソフトウェアの欠陥は、適切に動作すると分かる基準ソフトウェアが通常は存在しないので、通常は、このように検出することができない。多くの場合に、更に別の欠点にしばしば遭遇し、その兆候に基づいて、欠陥がハードウェアにあるのかソフトウェアにあるのかを迅速に推定することはしばしば不可能である。これら理由の１つから特定の記憶エリアにおいて制御されない変化が生じる。問題が発生した場合は、できるだけ速やかに正しい目標で保守を指令できることが重要である。破壊や「ハッカー」による脅威がある。遠隔保守のオプションがコンピュータに組み込まれている場合には、誤用の危険性がそれに伴って増加する。メモリ問題を検出するために、多数の異なる解決策が開発されている。公知技術では、いわゆるパリティビットが知られており、これにより、記憶位置に偶数個（又はもし所望ならば、奇数個）の１ビットをもつことができる。良く知られたように、パリティを使用しても、記憶位置における偶数個のビットによる状態の同時変化を検出することができない。別の一般的に使用されるツールは、繰り返し冗長性チェックＣＲＣである。ＣＲＣの和は、ディスクドライブやデータリンクのようなシリアルモードデータのエラーを検出するのに有用なツールである。マトリクスデータに関しては、ＣＲＣの和は、２つの問題に直面している。それらの第１は、ＣＲＣの和を計算する方法から生じるインターバルで発生する欠陥を確実に検出するのにＣＲＣの和を使用できないことである。第２の問題は、１つの記憶位置の内容が変化しただけでもＣＲＣの和を新たに計算しなければならないことに関連したものである。発明の要旨以上のことから、本発明の目的は、コンピュータのメモリ問題を検出しそして上記の問題を解消することのできる方法及び装置を開発することである。本発明は、一方では、今日まで蓄積された経験に基づき、メモリにおける全ての考えられる非制御の変化を検出するに充分なほど広範囲な方法をベースとし、そして他方では、この方法をコンピュータの種々の動作に使用することをベースとする。本発明による方法及びシステムは、先ず、メモリ問題を確実に検出するという効果を有する。これは、次いで、公知システムにおいて「万一に備えて」実行される幾つかの動作を省略することによりコンピュータの再スタートを促進できるという第２の効果をもたらす。図面の簡単な説明以下、添付図面を参照して本発明の好ましい実施形態を詳細に説明する。図１は、本発明に関して重要なコンピュータの一部分を示す図である。図２は、メモリ内容を監視するためのチェック和の使用を示す図である。図３は、チェック和の維持を示すフローチャートである。図４は、本発明によるチェック和の計算を示す図である。好ましい実施形態の詳細な説明図２のフローチャートを参照すれば、チェック和は、特定の記憶エリアにわたって計算され、以前の計算されたチェック和と比較され、そしてチェック和が異なる場合には、エラーメッセージが与えられる。図２のフローチャートにおいて重要なことは、チェック和の計算をいかに開始するかである。本発明の１つの実施形態によれば、計算は規則的な間隔で行われる。別の実施形態によれば、チェック和は、コンピュータをスイッチオンしたり、プログラムを変更したりといった特定の事象に関連して計算される。図３のフローチャートは、メモリへの書き込みをいかに行うかを示す。記憶エリアの内容が変化する場合には、（ｉ）変化した記憶エリアの部分を以前のチェック和から削除し、そして（ii）このように変更されたチェック和に、変化した記憶エリアの新たな内容に対応する部分を追加することにより、チェック和が修正される。図３のフローチャートが簡単であるのは、チェック和を計算する公知方法は、変化した記憶エリアの以前の部分を計算されたチェック和から削除しそして同じ記憶エリアの新たな内容に対応する部分をそれに置き換えるように使用できないことから生じる。次いで、図４を参照し、チェック和を計算するための本発明による新たな方法を説明する。コンピュータの全メモリＭＥＭから、監視される記憶エリアＭＡにわたってチェック和を計算しなければならない。チェック和（ＣＳ）の巾Ｍは任意であるが、巾Ｍの適当な値は、コンピュータのワード長さＷに等しい。計算の前に、チェック和には初期値、例えば０が与えられる。計算は、記憶エリアＭＡにＭビットを有する各エレメントＭ_i（iは記憶エリア内のエレメントに対するインデックスを示す）がチェック和ＣＳにビットごとに加算され（排他的オア演算により）、加算の前に、エレメントＭ_iが右へ（最下位ビットの方向に）ｋビットだけ回転するようにして行われる。回転の数ｋは、次の式から得られる。但し、ＩＮＴは、整数である。実際に、加算は、永久に続けられる必要はなく、Ｍ^jがエレメントインデックスｉ（又は考えられる最大のインデックス値）以下であるところのｊの最大値まででよい。次の迅速な方法により同じ結果を得ることができる。記憶エリアＭＡのエレメントは、チェック和ＣＳにビットごとに加算される（排他的オア）。各加算の後に、チェック和は、左に（最上位ビットの方向に）１ビットだけ回転される。ｉ＋１がＭで割り切れる場合には、回転が繰り返され、ｉ＋１がＭ²で割り切れる場合にも、それが繰り返され、というようにして、Ｍの考えられる全ての累乗が終わるまで行われる。全てのエレメントが加算されると、チェック和は、加算中にそれが左へ回転されたのと同じ回数で右へ回転される。この方法の注目すべき効果は、このようにして計算されたチェック和を容易に更新できることである。更新は、例えば、次のように行われる。（１）変化したエレメントのデータを、そのエレメントの古いデータに加算する。（２）変化したエレメントのインデックスに基づき、元のチェック和を計算するときにこのエレメントにおいて全部で何回の回転がなされたかを推定する。（３）和を同じ程度右へ回転する。（４）このようにして得た回転された和を元のチェック和に加算する。このようにして得られた結果は、変化した記憶エリアに対して更新された新たなチェック和である。任意のサイズを有する記憶エリアが変化する場合には、エレメント当たり２回の加算を行うだけでチェック和を更新することができる。従って、新たなチェック和は、繰り返し冗長チェック（ＣＲＣ）の場合のように全記憶エリアにわたって計算する必要はない。変化したエレメントにおける回転の数は、エレメントインデックスｉをＭの考えられる整数累乗で除算し、そして式（１）に基づいて商の整数を加算することにより、計算できる。テーブル１を参照し、本発明の方法によるチェック和の計算例を以下に説明する。簡単化のために、記憶エリアは、４ビットインデックスでアドレスすることのできる１６個の位置を含むと仮定する。この例では、記憶位置のデータも４ビットの巾を有する。又、チェック和の初期値は、ゼロにセットされる。これら全ての仮定は、本発明を例示するためになされたもので、何ら限定するものではない。記憶位置０の内容１００１は、初期値００００にビットごとに加算され、そして０＋１はチェック和の巾４で割り切れないので、和は１回左へ回転される。これにより得られた新たなチェック和は、００１１である。この和に、記憶位置１の内容１０１１が加算され、このようにして得た和が１回左へ回転される。というのは、１＋１がチェック和の巾で割り切れないからである。その後、新たなチェック和は、０００１となる。このプロセスは、このようにして、全記憶エリアが終わるまで続けられる。記憶位置３、７及び１１において、チェック和は２回回転される。というのは、１だけ増加されたインデックスがチェック和の巾で割り切れるからである。記憶位置１５においては、１５＋１がチェック和の巾及びその商の両方で割り切れるので３回転となる。他の全ての記憶位置においては、チェック和が１回だけ回転される。最後に、チェック和は、逆方向に、即ち右へ２１回回転される。得られた最後のチェック和は、０１１１である。計算のステップごとの進行がテーブル１に示されている。次いで、例えば、記憶位置０１０１の内容が値１０１０から０１１０へ変化すると仮定する。古い内容及び新しい内容のビットごとの和は、１１００となる。インデックス０１０１（＝５）に基づき、ビットごとの和１１００は、５＋１＝６回右へ回転され、これにより、得られる結果は、００１１となる。これが古いチェック和に加算されると、得られる新たなチェック和は、１１１０となる。テーブル１について述べた手順を始めから繰り返しても、同じ結果が得られるが、記憶位置０１０１の内容は、新たな値、この場合は０１１０を有する。チェック和は、コンピュータプログラムにより計算されるのが最も好都合である。このため、パスカルに類似した擬似コードの形態の次のプログラムを使用することができる。上記擬似コードにおいて、Ｎは、監視されている記憶エリアのサイズを示し、ｘｏｒは、ビットごとの和（排他的オア）を示し、ｍｏｄはモジュロ演算子（残余）を示し、ｒｏｌ１は、左回転を意味し、ｒｏｒ１は、対応的に右回転を意味する。次の擬似コードは、チェック和を更新するのに使用される。全てのメモリ問題を検出できるチェック和は存在しないことが明らかである。これには明らかな理由がある。即ち、チェック和ＣＳの情報内容は、チェック和が計算された記憶位置ＭＡより著しく少ないので、記憶位置ＭＡは、当然、同じチェック和ＣＳを形成する多数の考えられる内容を有する。しかしながら、実際に、欠陥は確実に検出される。チェック和に同時変化を生じさせない記憶位置の非制御変化は、特定の数学的規則性に基づき記憶エリアの多数のアドレスに多数のビットの同時変化を必要とする。実際のメモリ問題は、数学的な規則性をしばしば明示するが、この規則性は、メモリ問題が本発明の方法により未検出のままになるという性質のものではない。この点について、本発明によるチェック和の計算は、「規則的に不規則(regularly irregular)」と言うことができる。チェック和を計算する本発明の方法は、例えば、次のように適用することができる。即ち、監視されている各記憶エリアに専用のチェック和が指定される。記憶エリアの内容を変更すると、それに応じてチェック和も変化する。チェック和の完全性は、例えば、特定の間隔で又は特定の事象に関連して監視される。チェック和が一致しないことを検出すると、欠陥が少なくとも報告され、そして必要な他の測定が付加的に行われる。本発明のチェック和計算方法を使用する第２の仕方は、コンピュータの再スタートを促進することである。この場合に、従来のコンピュータは、そのソフトウェア全体をディスクドライブ、ネットワーク等からロードする。本発明によるチェック和を用いることにより、どの記憶エリアがそれらの内容に関して欠陥のない状態を持続し、それらの内容を再ロードしなくてよいかを指示することができる。その結果、コンピュータの始動を公知技術に比して数十秒早めることができる。再スタートの前に、監視されている１つ以上の記憶エリアＭＡにわたってチェック和ＣＳを計算することができ、これらチェック和は、主記憶装置に記憶される。あるシステムは、メモリの一部分をその後の上書きに対して保護することができる。この形式のメモリにおいては、異なるプログラムモジュールに対応するチェック和が記憶される。というのは、プログラムモジュールがメモリにいったんロードされると、その内容を変更できないからである。或いは又、ディスクドライブに記憶された各プログラムモジュールに所定のチェック和が関連されてもよい。プログラムモジュールのロード中に、チェック和は、先ず、ディスクドライブから読み出され、それに対応する記憶エリアに対して計算されたチェック和と比較される。チェック和が同一である場合には、プログラムモジュールは、ディスクドライブから新たにロードされる必要はない。多数の部分より成るソフトウェアの異なるモジュールのチェック和は、共通のファイルに記憶することができ、これを読み取ると、どのモジュールが欠陥なしにスイッチオンを受けそしてどのモジュールをディスクドライブから再ロードしなければならないかを素早く解くことができる。コンピュータを一例として使用して本発明を説明したが、本発明は、狭い意味のコンピュータに限定されるものではなく、電子的メモリが使用される全ての状態に適用できる。このような実施形態の例は、コンピュータ周辺装置及び通信システム、像及び音声メモリ、データロギングシステム、制御及びプロセスオートメーションシステム、並びに種々の種類の自動装置を含む。又、技術の進歩に伴い、本発明の基本的な考え方を種々のやり方で実施できることが当業者に明らかであろう。本発明及びその実施形態は、上記例に限定されるものではなく、請求の範囲内で種々変更し得るものである。

【手続補正書】特許法第１８４条の８第１項【提出日】１９９７年５月１６日【補正内容】請求の範囲１．メモリエレメントＭ_iを含む記憶エリアＭＡにわたりＭビットチェック和ＣＳを計算する方法において、計算の前に所定の初期値をチェック和ＣＳに与え、記憶エリアＭＡの各メモリエレメントＭ_iにおけるチェック和ＣＳをビットごとの和（排他的オア）として計算し、ビットごとの和の第１ファクタは、当該エレメントＭ_iに基づいて形成され、そしてその第２ファクタは、手前のエレメントＭ_i-1において計算されたチェック和ＣＳの値に基づいて形成され、そして上記和を計算する前に所定数だけ第２ファクタビットのビットを回転する、という段階を含むことを特徴とする方法。２．上記第２ファクタは、上記チェック和ＣＳの手前の値であり、上記第１ファクタは、エレメントＭ_iのｋビットのビットを右へ（最下位ビットの方向に）回転することにより形成され、ここで、であり、但し、ＩＮＴは、整数を表し、回転の数ｋに対して真である請求項１に記載の方法。３上記第１ファクタは、エレメントＭ_iであり、そして上記第２ファクタは、チェック和ＣＳの手前の値を回転することにより形成され、これは、０＜Ｍⁿ＜ｉ＋１が真であるような各Ｍの整数累乗Ｍⁿにおいて、１だけ増加した（ｉ＋１）エレメントＭ_iのインデックスが、該当するＭの整数累乗Ｍⁿで割り切れるかどうかを決定し、１だけ増加した（ｉ＋１）エレメントＭ_iのインデックスが、該当するＭの整数累乗Ｍⁿで割り切れるのに応答して、チェック和ＣＳを１ビットだけ左へ回転し、そして記憶エリアＭＡの全てのメモリエレメントＭ_iが終了したときに、チェック和ＣＳを、そのチェック和ＣＳの計算中に全てを左へ回転したのと同じ回数だけ右へ回転する、ことにより行われる請求項１に記載の方法。４．記憶エリアＭＡのエレメントＭ_iが変化した際にチェック和ＣＳを更新するために、その変化したエレメントＭ_iの新たなデータを、その同じエレメントＭ_iの古いデータにビットごとに加算し、その変化したエレメントＭ_iのインデックスｉに基づいて、元のチェック和ＣＳを計算したときにこのエレメントＭ_iにおいて全部でどれ程の回転を行ったかを推定し、元のチェック和を計算したときにこのエレメントＭ_iにおいて左へ回転されたのと同数のビットだけチェック和を右に回転し、そしてこのようにして得た回転されたチェック和ＣＳを元のチェック和ＣＳに加算するという段階を含む請求項１に記載の方法。５．少なくとも１つの記憶位置にわたってチェック和ＣＳを計算し、該当する記憶エリアＭＡにわたって計算されたチェック和ＣＳを、早期段階で同じ記憶エリアＭＡにわたって計算されたチェック和と比較し、同じ記憶エリアＭＡにわたり異なる時間に計算されたチェック和間の不一致に応答して、その相違を示す信号を発生する、という段階を更に含む請求項１ないし４のいずれかに記載の方法。６．該当する記憶エリアＭＡにわたって計算されたチェック和は、早期段階で同じ記憶エリアＭＡにわたって計算されたチェック和と所定の時間に周期的に比較される請求項５に記載の方法。７．ディスクドライブを備えたコンピュータを再スタートをスピードアップするために、少なくとも１つの記憶エリアにわたりチェック和ＣＳを計算し、コンピュータを再スタートし、再スタートの前にチェック和ＣＳが計算されたところの記憶エリアＭＡの少なくとも１つにわたりチェック和ＣＳを計算し、再スタートの後に計算されたチェック和ＣＳを、再スタートの前に同じ記憶エリアＭＡにわたり計算されたチェック和ＣＳと比較し、再スタートの後に計算されたチェック和と再スタートの前に計算されたチェック和との不一致に応答して、当該記憶エリアに対応するデータをディスクドライブからロードする、という段階を含む請求項１から６のうちのいずれか１つに記載の方法。８．再スタートの前に計算されたチェック和ＣＳの値を主記憶装置に記憶する請求項７に記載の方法。９．再スタートの前に計算されたチェック和ＣＳの値を、書き込み保護された主記憶装置に記憶する請求項８に記載の方法。 10．再スタートの前に計算されたチェック和ＣＳの値をハードディスクに記憶する請求項７に記載の方法。

───────────────────────────────────────────────────── フロントページの続き (81)指定国ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，ＩＴ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＭＬ，ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＫＥ，ＬＳ，ＭＷ，ＳＤ，ＳＺ，ＵＧ)，ＵＡ(ＡＭ，ＡＺ，ＢＹ，ＫＧ，ＫＺ，ＭＤ，ＲＵ，ＴＪ，ＴＭ)，ＡＬ，ＡＭ，ＡＴ，ＡＵ，ＡＺ，ＢＡ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，ＣＡ，ＣＨ，ＣＮ，ＣＵ，ＣＺ，ＤＥ，ＤＫ，ＥＥ，ＥＳ，ＦＩ，ＧＢ，ＧＥ，ＨＵ，ＩＬ，ＩＳ，ＪＰ，ＫＥ，ＫＧ，ＫＰ，ＫＲ，ＫＺ，ＬＣ，ＬＫ，ＬＲ，ＬＳ，ＬＴ，ＬＵ，ＬＶ，ＭＤ，ＭＧ，ＭＫ，ＭＮ，ＭＷ，ＭＸ，ＮＯ，ＮＺ，ＰＬ，ＰＴ，ＲＯ，ＲＵ，ＳＤ，ＳＥ，ＳＧ，ＳＩ，ＳＫ，ＴＪ，ＴＭ，ＴＲ，ＴＴ，ＵＡ，ＵＧ，ＵＳ，ＵＺ，ＶＮ【要約の続き】ている記憶エリアＭＡ全体にわたりチェック和を計算する場合より、必要とされる計算量が著しく少ない。本発明の方法は、ハードウェア及びソフトウェアの欠陥の検出、及びコンピュータの再スタートの促進にも適用できる。

Claims

【特許請求の範囲】１．メモリエレメントＭ_iを含む記憶エリアＭＡにわたりＭビットチェック和ＣＳを計算する方法において、計算の前に所定の初期値をチェック和ＣＳに与え、記憶エリアＭＡの各メモリエレメントＭ_iにおけるチェック和ＣＳをビットごとの和（排他的オア）として計算し、ビットごとの和の第１ファクタは、当該エレメントＭ_iに基づいて形成され、そしてその第２ファクタは、手前のエレメントＭ_i-1において計算されたチェック和ＣＳの値に基づいて形成され、そして上記和を計算する前に所定数だけ第２ファクタビットのビットを回転する、という段階を含むことを特徴とする方法。２．上記第２ファクタは、上記チェック和ＣＳの手前の値であり、上記第１ファクタは、エレメントＭ_iのｋビットのビットを右へ（最下位ビットの方向に）回転することにより形成され、ここで、であり、但し、ＩＮＴは、整数を表し、回転の数ｋに対して真である請求項１に記載の方法。３．上記第１ファクタは、エレメントＭ_iであり、そして上記第２ファクタは、チェック和ＣＳの手前の値を回転することにより形成され、これは、０＜Ｍⁿ＜ｉ＋１が真であるような各Ｍの整数累乗Ｍⁿにおいて、１だけ増加した（ｉ＋１）エレメントＭ_iのインデックスが、該当するＭの整数累乗Ｍⁿで割り切れるかどうかを決定し、１だけ増加した（ｉ＋１）エレメントＭ_iのインデックスが、該当するＭの整数累乗Ｍⁿで割り切れるのに応答して、チェック和ＣＳを１ビットだけ左へ回転し、そして記憶エリアＭＡの全てのメモリエレメントＭ_iが終了したときに、チェック和ＣＳを、そのチェック和ＣＳの計算中に全てを左へ回転したのと同じ回数だけ右へ回転する、ことにより行われる請求項１に記載の方法。４．記憶エリアＭＡのエレメントＭ_iが変化した際にチェック和ＣＳを更新するために、その変化したエレメントＭ_iの新たなデータを、その同じエレメントＭ_iの古いデータにビットごとに加算し、その変化したエレメントＭ_iのインデックスｉに基づいて、元のチェック和ＣＳを計算したときにこのエレメントＭ_iにおいて全部でどれ程の回転を行ったかを推定し、元のチェック和を計算したときにこのエレメントＭ_iにおいて左へ回転されたのと同数のビットだけチェック和を右に回転し、そしてこのようにして得た回転されたチェック和ＣＳを元のチェック和ＣＳに加算するという段階を含む請求項１に記載の方法。５．少なくとも１つの記憶位置にわたってチェック和ＣＳを計算し、該当する記憶エリアＭＡにわたって計算されたチェック和ＣＳを、早期段階で同じ記憶エリアＭＡにわたって計算されたチェック和と比較し、同じ記憶エリアＭＡにわたり異なる時間に計算されたチェック和間の不一致に応答して、その相違を示す信号を発生する、という段階を更に含む請求項１ないし４のいずれかに記載の方法。６．該当する記憶エリアＭＡにわたって計算されたチェック和は、早期段階で同じ記憶エリアＭＡにわたって計算されたチェック和と所定の時間に周期的に比較される請求項５に記載の方法。７．ディスクドライブを備えたコンピュータを迅速に再スタートする方法において、少なくとも１つの記憶エリアにわたりチェック和ＣＳを計算し、コンピュータを再スタートし、再スタートの前にチェック和ＣＳが計算されたところの記憶エリアＭＡの少なくとも１つにわたりチェック和ＣＳを計算し、再スタートの後に計算されたチェック和ＣＳを、再スタートの前に同じ記憶エリアＭＡにわたり計算されたチェック和ＣＳと比較し、再スタートの後に計算されたチェック和と再スタートの前に計算されたチェック和との不一致に応答して、当該記憶エリアに対応するデータをディスクドライブからロードする、という段階を含むことを特徴とする方法。８．再スタートの前に計算されたチェック和ＣＳの値を主記憶装置に記憶する請求項７に記載の方法。９．再スタートの前に計算されたチェック和ＣＳの値を、書き込み保護された主記憶装置に記憶する請求項８に記載の方法。 10．再スタートの前に計算されたチェック和ＣＳの値をハードディスクに記憶する請求項７に記載の方法。