CN1092364C - 检测计算机中的存储器问题 - Google Patents

检测计算机中的存储器问题 Download PDF

Info

Publication number
CN1092364C
CN1092364C CN96198005A CN96198005A CN1092364C CN 1092364 C CN1092364 C CN 1092364C CN 96198005 A CN96198005 A CN 96198005A CN 96198005 A CN96198005 A CN 96198005A CN 1092364 C CN1092364 C CN 1092364C
Authority
CN
China
Prior art keywords
verification
storage area
calculating
unit
calculate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN96198005A
Other languages
English (en)
Other versions
CN1201536A (zh
Inventor
贾莫·林尼
凯里·帕桑宁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nokia Siemens Networks Ltd
Nokia Oyj
Original Assignee
Nokia Telecommunications Oy
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nokia Telecommunications Oy filed Critical Nokia Telecommunications Oy
Publication of CN1201536A publication Critical patent/CN1201536A/zh
Application granted granted Critical
Publication of CN1092364C publication Critical patent/CN1092364C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1004Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's to protect a block of data words, e.g. CRC or checksum

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Detection And Correction Of Errors (AREA)
  • Hardware Redundancy (AREA)
  • Retry When Errors Occur (AREA)

Abstract

在控制计算机的过程中,如开关交换,可以证明解决故障花费很大。解决软件缺陷尤其困难。如果问题发生,重要的是尽快直接维修正确的目标。破坏者和黑客构成了威胁。如果从别处用于维修的选项合并于计算机中,那么误用的危险将相应地增加。用于发现存储器问题的现有技术不能必要地揭示由计算方法引起的以有规律的间隔发生的缺陷。举例来说,如果存储器电路的一根地址线出错,存储器缺陷将以有规律的间隔发生。现有技术的第二个缺点是即使只是一个存储器位置变化也不得不重新计算校验和。根据本发明发现存储器问题的方法是“有规律地无规律”,使得它能以可靠的方式发现在任何存储区域(MA)内的未受控制的变化。此外,根据本方法计算的校验和(CS)可以根据存储区域(MA)内单元的变化更新,使得与在被监视的整个存储区域(MA)内计算校验和相比,更新需要较少的计算。本方法适用于发现硬件和软件缺陷以及加速计算机的重新启动。

Description

检测计算机中的存储器问题
本发明涉及检查计算机中存储器内容的完整。
图1显示一台计算机中与本发明有关的基本的部分。在初始阶段,在电源开启之后,主存储器RAM的内容处于一个不明确的状态。常规计算机的初始装载发生,使得电源开启产生一个初始信号INIT,它使得,例如,一个处理器CPU跳进一个预定的地址。在一个只读存储器ROM中,这个存储器具有一个初始装载的程序,它的执行包括从一个HD磁盘驱动器中的一个预定位置装载操作系统(OS)的基本部分。这样装载的OS基本部分包括更多高级的装载程序,不仅从ROM中的为HD预定的位置装载一部分OS,还从其它地方也装载一部分OS。这些更高级的装载程序依次装载其它软件模块等。
这些软件模块不必位于HD磁盘驱动器的相邻区域。在读HD时,通常情况是位于HD不同区域的信息必须接连读取。一个建议的指标值为可能从磁盘驱动器以约1MB/s的速度读相邻区域的数据。但实际上读的速度只是这个速度的一半。例如,装载30MB的软件可能花大约一分钟的时间
在控制计算机的过程中,如开关交换,可以证明解决故障花费很大。解决软件缺陷尤其困难。硬件缺陷常常可以通过与另一个已知处于正常工作状态的仪器比较而发现。软件缺陷通常无法用这种方式发现,因为通常不存在已知处于正常工作的参考软件。多数情况下,通常遇到的进一步的缺点是根据征兆通常不可能迅速推断出缺陷是在硬件还是软件。在特定存储区域的未受控制的变化,可能由两种原因中的任意一个造成。如果问题发生,重要的是尽快直接维修正确的目标。
破坏者和“黑客”构成了威胁。如果用于远程维修的选项合并于计算机中,那么误用的危险将相应地增加。
为了发现存储器问题,已经开发了几个不同的解决方案。现有技术已知一个所谓的校验位,依靠它可能在存储位置有偶数个一位(或者,如果需要,奇数个)。正如众所周知,通过在存储位置的偶数个位,使用校验不能发现状态的同时变化。
另一个一般使用的工具是循环冗余校验CRC。CRC和是发现串行模式数据,如位于磁盘驱动器中和数据链中的数据的错误的一个有用的工具。关于矩阵数据,CRC和面临两个问题。第一是CRC和不能用于可靠地发现在由计算CRC和的方法所引起的间隔时发生的缺陷。第二个问题与如果仅一个存储位置的内容改变就必须重新计算CRC和这个事实有关。
由以上可得出结论,开发一种方法和仪器,利用它们,计算机的存储器问题能被发现并且上述的问题能够被解决,这是本发明的一个目的。一方面,本发明是基于一种方法,根据最新收集的经验,该方法对于发现存储器中所有可能的未受控制的变化是足够广泛的,而且另一方面,本发明是基于在计算机的各种操作中均可使用本方法。
首先,根据本发明的方法和系统有可靠地发现存储器问题的优点。这因此导致第二个优点,即通过省略在现有技术系统中执行的“仅仅是以防万一”的一些指令,加速计算机的重新启动。
以下,将参考附图,利用本发明首选的实施例更详尽地描述本发明,其中:
图1显示一台计算机中与本发明有关的基本的部分;
图2说明使用校验和监视存储器内容;
图3是说明保持校验和的一个流程图;以及
图4说明根据本发明计算校验和。
关于图2的流程图,该校验和在一个特定存储区域计算,它与先前计算的校验和比较,如果这两个校验和不同,就会发出一条错误消息。在图2的流程图中,重要的问题是正在计算的校验和被初始化的方法。根据本发明的一个实施例,这种计算发生在有规律的间隔。根据另一个实施例,是结合特定的事件,例如,打开计算机、修改程序等,来计算校验和。
图3的流程图说明写入存储器是如何发生的。一旦一个存储区域的内容变化,将通过(i)从先前的校验和中删除变化的存储区域的部分,以及(ii)向这样变化了的校验和增加与变化了的存储区域的新内容对应的部分,来修正校验和。
图3中的流程图的简单使得计算校验和的现有技术的方法无法用于从一个计算过的校验和中删除变化的存储区域的先前部分,并且用一个与该相同存储区域的新内容对应的部分来代替。下面,参考图4,描述用于计算校验和的根据本发明的一种新方法。将在计算机的整个存储器MEM中的被监视的一个存储区域MA内计算校验和。校验和(CS)的宽度M是任意的,但是宽度M的合适值等于计算机的字长W。在计算之前,给校验和一个初始值,例如0。进行计算,使得在一个存储区域MA的具有M位的每个单元Mi(其中i表示单元在存储区域内的序号)与校验和CS逐位求和(通过一个异或运算),使得在求和之前,单元Mi向右循环k位(向最低位的方向)。循环的位数k由下式获得: k = Σ j = 0 ∞ INT ( i / M j ) - - - ( 1 )
其中INT表示一个整数。实际上,求和不必永远继续,只要达到当Mj小于或等于单元序号i时的j的最大值(或可能的最大的序号值)。
利用以下的快速方法能够得到同样的结果。存储区域MA的单元与校验和CS进行逐位求和(异或)。每次求和以后,校验和向左(向最高位的方向)循环一位。如果i+1被M整除则重复循环,然后如果i+1被M2整除则同样循环,等等,直到M的所有可能的整数次幂都进行一遍。一旦所有的单元都求和完毕,校验和向右循环,位数与求和时校验和向左循环的位数相同。
本方法值得一提的优点是这样计算的校验和可能容易被更新。这种更新如以下发生:
(1)变化的单元的数据与该单元的旧数据求和。
(2)根据变化的单元的序号,推断,当计算原始校验和时在该单元共循环了多少位。
(3)将和向右循环相同程度。
(4)将这样得到的循环的和与原始的校验和求和。
这样得到的结果是根据变化的存储区域更新的新的校验和。如果一个具有任意尺寸的存储区域发生变化,将通过每个单元仅计算两个和来更新校验和。这样,新的校验和不必在整个存储区域计算,那将是循环冗余校验(CRC)的事。
通过单元序号i除以M的可能的整数次幂,然后根据方程(1)对这些商取整求和,可以计算出在变化的单元循环的位数。
参考表1,现在将描述根据本发明的方法的校验和的一个示范计算。为简化起见,假定存储区域包括16个能够通过一个4位序号寻址的位置。在本例中,存储位置的数据也具有4位的宽度。同样,校验和的初始值置为0。作所有这些假定都是为了说明本发明,它们并不以任何方式限定本发明。
存储位置0的内容1001与初始值0000逐位求和,然后因为0+1不能被校验和的宽度(4)整除,所以和向左循环一位。得到的新的校验和是0011。在这个和上加上存储位置1的内容1011,这样得到的和向左循环一位,因为1+1不能被校验和的宽度整除。这样以后,新的校验和为0001。这个过程以这种方式继续,直到整个存储区域进行一遍。在存储位置3、7和11,校验和循环两位,因为这些序号加1后能够被校验和的宽度整除。在存储位置15,将循环三位,因为15+1既可以被校验和的宽度整除,也可以被校验和的宽度的平方整除。在所有其它位置,校验和仅循环一位。最后,校验和向相反方向,即向右循环21位。最终得到的校验和为0111。计算的逐步过程如表1所示。
表1
    地址     数据     旧CS     位和     新CS     循环
    0000     1001     0000     1001     0011     1
    0001     1011     0011     1000     0001     1
    0010     1101     0001     1100     1001     1
    0011     0010     1001     1011     1110     2
    0100     1011     1110     0101     1010     1
    0101     1010     1010     0000     0000     1
    0110     0111     0000     0111     1110     1
    0111     0010     1110     1100     0011     2
    1000     0000     0011     0011     0110     1
    1001     0001     0110     0111     1110     1
    1010     0111     1110     1001     0011     1
    1011     0101     0011     0110     1001     2
    1100     1111     1001     0110     1100     1
    1101     0011     1100     1111     1111     1
    1110     1110     1111     0001     0010     1
    1111     0101     0010     0111     1011     3
    1011     1101     -21
下面,假定存储位置例如0101的内容从1010变为0110。新旧内容的逐位求和将为1100。根据序号0101(=5),逐位求和1100向右循环5+1=6位,由此得到的结果为0011。当它加到旧的校验和上时,得到的新的校验和为1110。通过从开始就重复结合表1讨论的步骤,可以得到相同的结果,但是存储位置0101的内容具有新的值,在这种情况下为0110。
校验和可以通过计算机方便地计算。为此,可以利用以下类似Pascal语言的伪代码形式的程序。
SUM:=initial value;
for I:=0 to N-1 do
SUM:=SUM xor X(I);
SUM:=SUM rol 1;
if(I+1)mod M=0 then
SUM:=SUM rol 1;
if(I+1)mod(M*M)=0 then
SUM:=SUM rol 1;
if(I+1)mod(M*M*M)=0 then
SUM:=SUM rol 1;
...
end;
end;
end;
end;
end;
N1:=N+N/M+N/(M*M)+N/(M*M*M)+N...;
SUM:=SUM ror N1;
end;
在上述伪代码中,N表示被监视的存储区域的尺寸,xor表示逐位求和(异或),mod表示模运算符(余数),rol表示左循环,ror对应地表示右循环。
以下伪代码可以用于更新校验和:
SUM:=initial value;
for I:=0 to N-1 do
I1:=I+I/M+I/(M*M)+I/(M*M*M)+I...;
SUM:=SUM xor(X(I)ror I1);
end;
显然,没有一个校验和可以发现所有的的存储器问题。一个显而易见的原因是:因为校验和CS的信息内容比计算校验和时所处的存储位置MA的信息内容小得多,所以存储位置不可避免地具有一些产生相同校验和CS的可能内容。然而,实际上,缺陷能被可靠地发现。该存储位置有一个未受控制的变化,而校验和无并发变化将要求存储区域的几个地址的几个位根据一个特定的数学规律性同时变化。尽管实际的存储器问题通常确实表现数学的规律性,但是这个规律性没有这种性质,即使用本发明的方法,存储器问题将一直不被发现。在这个方面,可以说根据本发明计算校验和是“有规律地无规律”。
用于计算校验和的本发明的方法可以如下被应用:一个有贡献的校验和被分配到被监视的每个存储区域。随着存储区域的内容的改变,该校验和也相应改变。校验和的完整性被例如在特定间隔或结合特定事件的时刻监视。如果发现校验和不匹配,缺陷至少被报告并且其它要求的测量加之进行。
利用本发明的校验和计算方法的第二个方面是加速计算机的重新启动。常规的计算机在这种情况下从一个磁盘驱动器,一个网络等装载整个软件。  通过利用根据本发明的校验和,可能指示哪个存储区域关于其内容已经不存在缺陷,导致其内容不必重新装载。结果,与现有技术相比,计算机的启动可以加速几十分钟。在重新启动之前,在被监视的一个或多个存储区域MA可以计算校验和CS,并且这些校验和可以存储在主存储器中。一些系统允许保护一部分存储器以后不被覆盖。在这种类型的存储器中,相应于不同程序模块的校验和可以被存储,因为一旦该程序模块被装载进一个存储器,其内容就不应被改变。或者,一个预定的校验和可以与存储在磁盘驱动器的每个程序模块结合。在装载程序模块的过程中,该校验和可以首先从磁盘驱动器读出,并与在相应的存储区域计算的校验和比较。如果校验和一致,程序模块将不必从磁盘驱动器重新装载。包括多个部分的软件的不同模块的校验和可以存在一个共有的文件中,读该文件可迅速区分哪些模块已经无缺陷地启动以及哪些模块应从磁盘驱动器重新装载。
尽管本发明是以计算机为例解释的,但本发明并不局限于计算机的一个狭义范围,而可以应用于使用电子存储器的所有情况。这种应用的例子包括计算机外围设备和通讯系统、图象和声音存储器、数据记录系统、控制和处理自动控制系统以及各种机器人。同样显然,对于熟练的技术人员,随着技术的进步,本发明的基本原理可以以不同方式应用。本发明以及其中的实施例并不局限于上述的例子,而是在权利要求书的范围内可以变化。

Claims (10)

1.一种用于在包括存储器单元(Mi)的一个存储区域(MA)计算一个M位校验和(CS)的方法,其特征在于以下步骤:
-在计算之前给该校验和(CS)一个预定的初始值,
-在存储区域(MA)的每个存储器单元(Mi)处计算校验和(CS),作为一个逐位求和(异或),逐位求和的第一因子在该单元(Mi)的基础上形成,第二因子在前一个单元(Mi-1)处计算的校验和(CS)值的基础上形成;
-在计算和之前,将第二因子的位循环一个预定的数。
2.如权利要求1所述的方法,其特征在于,
-第二因子本身是校验和(CS)的先前值,
-第一因子通过向右循环单元(Mi)的位K位(向最低位的方向)形成,其中 k = Σ j = 0 ∞ INT ( i / M j )
其中INT表示一个整数,保证循环位数K的正确。
3.如权利要求1所述的方法,其特征在于在该方法中
-第一因子本身是单元(Mi);以及
-第二因子通过循环校验和(CS)的先前值形成,循环是由
-在保证0<Mn<i+1的每个M的整数次幂Mn处,确定单元(Mi)的序号加1(i+1)是否可以被该M的整数次幂Mn整除;以及
-响应单元(Mi)序号加1(i+1)被该M的整数次幂Mn整除,向左循环校验和(CS)一位;以及
-一旦存储区域(MA)的所有的存储单元(Mi)都进行一遍,向右循环校验和(CS),循环位数与计算校验和(CS)的过程中向左循环的总位数相同。
4.如权利要求1所述的方法,用于根据存储区域(MA)的单元(Mi)中的变化更新校验和(CS),其特征在于该方法包括以下步骤:
-将变化的单元(Mi)的新数据与该同一单元(Mi)的旧数据逐位求和;
-在变化的单元(Mi)的序号(i)的基础上,推断,在计算原始校验和(CS)时该单元(Mi)共循环了多少位;
-向右循环校验和,循环位数与计算原始校验和时在该单元(Mi)向左循环的位数相同;
-对循环的校验和(CS)求和,由此获得原始校验和(CS)。
5.如权利要求1所述的方法,其特征在于该方法进一步包括以下步骤:
-在至少一个存储区域计算一个校验和(CS);
-比较在该存储区域(MA)计算的校验和(CS)和在以前阶段同一存储区域(MA)计算的校验和;
-响应在同一存储区域(MA)不同时刻计算的校验和之间的失配,产生指示该差别的一个信号。
6.如权利要求5所述的方法,其特征在于,在该存储区域(MA)计算的校验和与在以前阶段同一存储区域(MA)计算的校验和(CS)以预定的次数周期性地进行比较。
7.如上述任一权利要求所述的方法,其特征在于,为了加速一个包括盘驱动器的计算机的重新启动,该方法包括以下步骤:
-在至少一个存储区域计算一个校验和(CS);
-重新启动计算机;
-在至少一个这样的存储区域(MA)计算一个校验和(CS),在重新启动之前已经在该存储区域计算了一个校验和(CS);
-比较重新启动后计算的校验和(CS)和重新启动之前在同一存储区域(MA)计算的校验和(CS);
-响应重新启动后计算的校验和与重新启动之前计算的校验和之间的失配,从盘驱动器中装载与该存储区域对应的数据。
8.如权利要求7所述的方法,其特征在于,重新启动之前计算的校验和(CS)的值存储在一个主存储器中。
9.如权利要求8所述的方法,其特征在于,重新启动之前计算的校验和(CS)的值存储在一个写保护的主存储器中。
10.如权利要求7所述的方法,其特征在于,重新启动之前计算的校验和(CS)的值存储在一个硬盘中。
CN96198005A 1995-10-30 1996-10-29 检测计算机中的存储器问题 Expired - Fee Related CN1092364C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FI955187 1995-10-30
FI955187A FI102221B (fi) 1995-10-30 1995-10-30 Tietokoneen muistiongelmien paljastaminen

Publications (2)

Publication Number Publication Date
CN1201536A CN1201536A (zh) 1998-12-09
CN1092364C true CN1092364C (zh) 2002-10-09

Family

ID=8544284

Family Applications (1)

Application Number Title Priority Date Filing Date
CN96198005A Expired - Fee Related CN1092364C (zh) 1995-10-30 1996-10-29 检测计算机中的存储器问题

Country Status (9)

Country Link
US (1) US6098194A (zh)
EP (1) EP0976041B1 (zh)
JP (1) JPH11511880A (zh)
CN (1) CN1092364C (zh)
AU (1) AU713281B2 (zh)
BR (1) BR9611182A (zh)
DE (1) DE69625718T2 (zh)
FI (1) FI102221B (zh)
WO (1) WO1997016786A1 (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6178549B1 (en) * 1998-03-12 2001-01-23 Winbond Electronics Corporation Memory writer with deflective memory-cell handling capability
DE10113317A1 (de) * 2001-03-20 2002-09-26 Conti Temic Microelectronic Verfahren zum Betrieb eines von einem Prozessor gesteuerten Systems
US6904547B2 (en) * 2002-01-04 2005-06-07 Sun Microsystems, Inc Method and apparatus for facilitating validation of data retrieved from disk
EP1795991A1 (en) 2002-07-30 2007-06-13 Fujitsu Limited Method and apparatus for reproducing information using a security module
KR100782807B1 (ko) * 2003-02-11 2007-12-06 삼성전자주식회사 첵섬 기입 방법 및 그에 따른 첵섬 확인 장치
JP4275451B2 (ja) * 2003-04-23 2009-06-10 株式会社日立製作所 不正メモリアクセス検知方法及びそのプログラム
US7363547B2 (en) * 2003-07-09 2008-04-22 Stmicroeletronics S.A. Error-detection cell for an integrated processor
US8640116B2 (en) * 2004-02-26 2014-01-28 Broadcom Corporation Loader module, and method for loading program code into a memory
US7415654B2 (en) * 2004-06-23 2008-08-19 Broadcom Corporation Data integrity checking
TWI254883B (en) 2004-10-15 2006-05-11 Hon Hai Prec Ind Co Ltd Method and system for checking the bios rom data
CN100356337C (zh) * 2004-10-16 2007-12-19 鸿富锦精密工业(深圳)有限公司 基本输入输出系统只读存储器数据检测系统及方法
CN101436138B (zh) * 2007-11-16 2013-04-10 苏州科达科技股份有限公司 一种用于软件升级且动态回滚的控制装置以及控制方法
DE102011088236A1 (de) * 2011-12-12 2013-06-13 Endress + Hauser Wetzer Gmbh + Co. Kg Verfahren zum sicheren Betreiben eines Feldgerätes der Prozessautomatisierungstechnik
CN104880575B (zh) * 2014-02-28 2019-03-05 北京谊安医疗系统股份有限公司 流速传感器的检测方法及装置

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3916379A (en) * 1974-04-08 1975-10-28 Honeywell Inf Systems Error-rate monitoring unit in a communication system
US3991278A (en) * 1975-06-13 1976-11-09 Bell Telephone Laboratories, Incorporated Line protection switching system
US4355390A (en) * 1979-09-28 1982-10-19 Siemens Aktiengesellschaft Method for checking data written into buffered write-read memories in numerically controlled machine tools
US4433388A (en) * 1980-10-06 1984-02-21 Ncr Corporation Longitudinal parity
US4843633A (en) * 1986-02-18 1989-06-27 Motorola, Inc. Interface method and apparatus for a cellular system site controller
US4849978A (en) * 1987-07-02 1989-07-18 International Business Machines Corporation Memory unit backup using checksum
US4941161A (en) * 1987-04-14 1990-07-10 Hewlett-Packard Company Detection of digital signal error rates
US5007053A (en) * 1988-11-30 1991-04-09 International Business Machines Corporation Method and apparatus for checksum address generation in a fail-safe modular memory
US5138616A (en) * 1990-03-19 1992-08-11 The United States Of America As Represented By The Secretary Of The Army Continuous on-line link error rate detector utilizing the frame bit error rate

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4691319A (en) * 1985-06-18 1987-09-01 Bella Bose Method and system for detecting a predetermined number of unidirectional errors
US4727544A (en) * 1986-06-05 1988-02-23 Bally Manufacturing Corporation Memory integrity checking system for a gaming device
US4740968A (en) * 1986-10-27 1988-04-26 International Business Machines Corporation ECC circuit failure detector/quick word verifier
JPH01226057A (ja) * 1988-03-07 1989-09-08 Toshiba Corp データエラー検出方法
US5345583A (en) * 1992-05-13 1994-09-06 Scientific-Atlanta, Inc. Method and apparatus for momentarily interrupting power to a microprocessor to clear a fault state
US5359659A (en) * 1992-06-19 1994-10-25 Doren Rosenthal Method for securing software against corruption by computer viruses
US5493649A (en) * 1994-06-21 1996-02-20 Microsoft Corporation Detecting corruption in a computer program at execution time using a checksum
US5553238A (en) * 1995-01-19 1996-09-03 Hewlett-Packard Company Powerfail durable NVRAM testing

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3916379A (en) * 1974-04-08 1975-10-28 Honeywell Inf Systems Error-rate monitoring unit in a communication system
US3991278A (en) * 1975-06-13 1976-11-09 Bell Telephone Laboratories, Incorporated Line protection switching system
US4355390A (en) * 1979-09-28 1982-10-19 Siemens Aktiengesellschaft Method for checking data written into buffered write-read memories in numerically controlled machine tools
US4433388A (en) * 1980-10-06 1984-02-21 Ncr Corporation Longitudinal parity
US4843633A (en) * 1986-02-18 1989-06-27 Motorola, Inc. Interface method and apparatus for a cellular system site controller
US4941161A (en) * 1987-04-14 1990-07-10 Hewlett-Packard Company Detection of digital signal error rates
US4849978A (en) * 1987-07-02 1989-07-18 International Business Machines Corporation Memory unit backup using checksum
US5007053A (en) * 1988-11-30 1991-04-09 International Business Machines Corporation Method and apparatus for checksum address generation in a fail-safe modular memory
US5138616A (en) * 1990-03-19 1992-08-11 The United States Of America As Represented By The Secretary Of The Army Continuous on-line link error rate detector utilizing the frame bit error rate

Also Published As

Publication number Publication date
FI102221B1 (fi) 1998-10-30
US6098194A (en) 2000-08-01
EP0976041B1 (en) 2003-01-08
AU713281B2 (en) 1999-11-25
DE69625718D1 (de) 2003-02-13
FI955187A (fi) 1997-05-01
FI102221B (fi) 1998-10-30
BR9611182A (pt) 1999-03-30
WO1997016786A1 (en) 1997-05-09
CN1201536A (zh) 1998-12-09
AU7302796A (en) 1997-05-22
DE69625718T2 (de) 2003-10-02
FI955187A0 (fi) 1995-10-30
EP0976041A1 (en) 2000-02-02
JPH11511880A (ja) 1999-10-12

Similar Documents

Publication Publication Date Title
CN1092364C (zh) 检测计算机中的存储器问题
US10459814B2 (en) Drive extent based end of life detection and proactive copying in a mapped RAID (redundant array of independent disks) data storage system
US5166936A (en) Automatic hard disk bad sector remapping
US8145961B2 (en) Fast ECC memory testing by software including ECC check byte
US6070249A (en) Split parity spare disk achieving method in raid subsystem
US5875201A (en) Second level cache having instruction cache parity error control
US5581690A (en) Method and apparatus for preventing the use of corrupt data in a multiple disk raid organized storage system
EP0261031A2 (en) Method and apparatus for error correction in a parallel processor data processing system
EP0371243A2 (en) Fail-safe modular memory
CN1538298A (zh) 计算机系统中的纠错方法和装置
US10296252B1 (en) Reducing drive extent allocation changes while splitting a group of storage drives into partnership groups in response to addition of a storage drive to an array of storage drives in a data storage system that uses mapped RAID (redundant array of independent disks) technology
KR20100111680A (ko) 메모리 어레이의 에러 수정 방법
TW200839779A (en) Method and apparatus of cache assisted error detection and correction in memory
EP0090219B1 (en) Memory system restructured by deterministic permutation algorithm
CN1220949C (zh) 容忍多处理器数据处理系统中不可恢复差错的方法和装置
US5751740A (en) Error detection and correction system for use with address translation memory controller
US7346755B2 (en) Memory quality assurance
CN114860745B (zh) 基于人工智能的数据库扩展方法及相关设备
WO1997022053A9 (en) Error detection and correction system for use with address translation memory controller
JP3996623B2 (ja) ルックアップしたエントリーの重複検出方法および装置
JP2006018684A (ja) タスク管理システム
JP3931757B2 (ja) 共有キャッシュメモリ障害処理方式
CN112256478B (zh) 一种单磁盘故障的修复方法、系统、设备及存储介质
CN113157484B (zh) 通过错误分析应对错误的存储器系统和数据处理系统
CA2236114A1 (en) Detecting memory problems in computers

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: NOKIA NETWORKS OY

Free format text: FORMER OWNER: NOKIA TELECOMMUNICATIONS OY

Effective date: 20080718

Owner name: NOKIA AND SIEMENS NETWORKS CO., LTD.

Free format text: FORMER OWNER: NOKIA NETWORKS OY

Effective date: 20080718

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20080718

Address after: Espoo, Finland

Patentee after: Nokia Siemens Networks Ltd.

Address before: Espoo, Finland

Patentee before: NOKIA Corp.

Effective date of registration: 20080718

Address after: Espoo, Finland

Patentee after: NOKIA Corp.

Address before: Espoo, Finland

Patentee before: Nokia Telecommunications Oy

C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee