JPH11507168A - 電界放出ディスプレイセルの構造および製造工程 - Google Patents

Abstract

(57)【要約】 横形エミッタ電界放出デバイスは、数百オングストロームより小さい厚さを有し、小さい曲率半径をもつエッジすなわち先端（１１０）を有する、薄膜エミッタカソード（５０）を含む。ディスプレイセル構造において、カソードルミネセンス蛍光体アノード（６０）は、該蛍光体アノードの上面の大部分が所望の方向に発光することを可能にする。アノード接点層は下から蛍光体アノード（６０）に接触して埋込み形アノード接点（９０）を形成し、接点（９０）は発光を妨害しない。アノード蛍光体は、カソードのエッジすなわち先端から正確に間隔をあけられ、該横形エミッタカソードのエッジすなわち先端から電界放出により放出された電子を受取る。前記デバイスは、２極装置、３極装置、または４極装置、等として構成することができ、制御電極に印加される電気信号により、エミッタから蛍光体アノードへの電流を制御しうるように配置された、１つまたはそれ以上の前記制御電極（１４０）および／または（１７０）を有する。

Description

【発明の詳細な説明】 電界放出ディスプレイセルの構造および製造工程発明の分野 本発明は、一般的には集積マイクロエレクトロニックデバイスに関し、特に、 電界放出カソードを有するデバイスを組み込んだ、新しいディスプレイセル構造 に、またそのようなディスプレイセル構造を製造する方法に関する。 一般的背景 真空マイクロエレクトロニクスの一般的主題に関する概説論文としては、ジャ ーナル・オブ・マイクロメカニクス・アンド・マイクロエンジニアリング（Ｊｏ ｕｒｎａｌ ｏｆ Ｍｉｃｒｏｍｅｃｈａｎｉｃｓ ａｎｄ Ｍｉｃｒｏｅｎｇ ｉｎｅｅｒｉｎｇ）、第２巻、第２号（１９９２年６月）に所載の、ハインツ・ Ｈ・バスタ（Ｈｅｉｎｚ Ｈ．Ｂｕｓｔａ）著「真空マイクロエレクトロニクス −１９９２（Ｖａｃｕｕｍ Ｍｉｃｒｏｅｌｅｃｔｒｏｎｉｃｓ−１９９２）」 が、１９９２年に発表されている。ソリッド・ステート・テクノロジー（Ｓｏｌ ｉｄ Ｓｔａｔｅ Ｔｅｃｈｎｏｌｏｇｙ）第３７巻、第１１号（１９９４年１ １月）第５５頁ないし第６５頁に所載の、キャサリン・ダビシャイア（Ｋａｔｈ ｅｒｉｎｅ Ｄｅｒｂｙｓｈｉｒｅ）著の論文「ΛＭＬＣＤを超えるものは電界 放出ディスプレイか？（Ｂｅｙｏｎｄ ＡＭＬＣＤｓ：Ｆｉｅｌｄ Ｅｍｉｓｓ ｉｏｎ Ｄｉｓｐｌａｙｓ？）」は、競合する設計の電界放出デバイスの製造方 法および動作原理を要約し、また電界放出デバイスのフラットパネルディスプレ イへのある応用を論じている。金属からの電子の冷電界放出の理論は、ロバート ・ゴマー（Ｒｏｂｅｒｔ Ｇｏｍｅｒ）著の研究論文「電界放出および電界電離 (Ｆｉｅｌｄ Ｅｍｉｓｓｉｏｎ ａｎｄ Ｆｉｅｌｄ Ｉｏｎｉｚａｔｉｏｎ) 」（マサチュセッツ州ケンブリッジ、ハーバード大学プレス、１９６１年）の第 １章を含む、多くの教科書および研究論文に論じられている。電界放出ディスプ レイは、液晶ディスプレイの魅力ある代替物であると考えられている。そのわけ は、 製造コストが安く、複雑さが少なく、電力消費が少なく、輝度が高く、かつ視角 範囲が改善されるからである。表記法および命名法 本明細書では、蛍光体という用語は、カソードルミネセンスを特徴とする材料 という意味で用いられる。エミッタおよびカソードという用語は、本明細書では 電界放出カソードを意味し、交換可能な用語として用いられる。「制御電極」と いう用語は、ここでは、３極真空管における制御グリッドに類似した機能をもつ 電極を示すために用いられる。そのような電極は、電界放出デバイス関連の技術 文献においては、「ゲート」とも呼ばれている。背景技術 冷陰極エミッタからの電子の電界放出を用いるマイクロエレクトロニックデバ イスは、高速スイッチング、温度変化および放射の影響を受けにくい、電力消費 が少ない、などを含む多くの利点を利用するさまざまな目的のために発展せしめ られてきた。関連技術における大部分のマイクロエレクトロニック電界放出デバ イスは、基板と直交する方向を指す、大抵は基板から離れる向きの、しかし時に は基板に向かう向きの、エミッタをもっていた。このタイプのデバイスの例は、 例えば、スピント（Ｓｐｉｎｄｔ）等による米国特許第３，７８９，４７１号、 ブロディー（Ｂｒｏｄｉｅ）による米国特許第４，７２１，８８５号、プリバッ ト（Ｐｒｉｂａｔ）等による米国特許第５，１２７，９９０号、チンメルマン（ Ｚｉｍｍｅｒｍａｎ）による米国特許第５，１４１，４５９号および第５，２０ ３，７３１号、およびダビシャイア著の上述の論文に示されている。そのような 構造においては、アノードは典型的には基板に平行な透明なフェースプレートで あり、カソードルミネセンスによりディスプレイ光出力を発生する蛍光体を担持 する。わずかな冷陰極マイクロエレクトロニックデバイスは、例えば、ランベ（ Ｌａｍｂｅ）による米国特許第４，７２８，８５１号、リー（Ｌｅｅ）等による 米国特許第４，８２７，１７７号、クロニン（Ｃｒｏｎｉｎ）等による米国特許 第５，２３３，２６３号および第５，３０８，４３９号におけるように、基板に 実質的に平行に配置された電界エミッタを有してきた。クロニン等による後者の ２つの特許の「横形電界放出」および「横形カソード」という用語は、電界エ ミッタのエッジすなわち尖端が横方向、すなわち実質的に基板に平行になってい る構造の呼称としてここで採用する。従来技術のそのような横形カソード構造に おいては、アノードは、基板に対し、またエミッタに対し、（クロニン等による 米国特許第５，２３３，２６３号および第５，３０８，４３９号におけるように ）実質的に直交して配置されるか、または（リー等による米国特許第４，８２７ ，１７７号におけるように）エミッタと同一平面内にあるように配置され、また は（ランベによる米国特許第４，７２８，８５１号におけるように）透明基板を 必要とする。横形カソード構成を用いた、あるデバイス構造および製造工程は、 極めて精細なカソードのエッジすなわち先端、および、素子間の寸法、アライン メント、キャパシタンス、および必要なバイアス電圧の正確な制御、のような、 明確な利点を有することが判明した。発明により解決される問題 もし横形電界放出デバイスが、蛍光体コーティングをされたアノードを有する ディスプレイセルに用いられると、いくつかの問題が生じる。ある従来技術の構 造においては、カソードルミネセンスは、横形エミッタに面するアノードのエッ ジの極めて狭い領域においてのみ生じる。他の構造においては、蛍光体から発せ られる光は、不透明電極により暗くされるか、または蛍光体層自体により、また はフェースプレートにより吸収される。ある従来技術の構造においては、極めて 高いアノード電圧が用いられなければならない。（例えば、エミッタに対し約１ ０ボルトより低いアノード電位を有する）低電圧電子電界放出デバイスディスプ レイ素子においては、蛍光体内への実際の電子の透過は、１ナノメートルの程度 である。従って、従来技術の横形電子電界放出デバイスディスプレイ素子を用い たディスプレイにおいては、カソードルミネセンスによる発光は、エミッタ素子 に面する蛍光体のエッジに沿って生じる。さらに、（上述の、スピント等による 特許およびＨ．Ｈ．バスタ著の概説論文に説明されている）スピントタイプのよ うな、他の電子電界放出ディスプレイは、典型的に、観察者に面する蛍光体表面 と反対側の蛍光体表面において発光する。 ここで説明されるデバイス構造は、アノード蛍光体のある距離上方に配置され た横形電子エミッタを有する。適切な印加バイアスにより放出された電子は、蛍 光体の上面上に広がり、他の横形電子電界放出デバイスディスプレイ素子におけ るよりも広い蛍光体素子の面積に入射する。従って、この新しい構造においては 、光は観察者に直接見えるように発射され、従来技術の構造の場合のように蛍光 体を通過することにより減衰されることはない。また光は、従来技術の構造にお けるよりも大きいセル面積の部分で発生せしめられる。 横形エミッタ電界放出ディスプレイ素子の従来技術の説明は、そのようなアノ ード素子の蛍光体に対するバイアス電圧接点をどのように配設するべきかを示さ ない。ここで説明する新しい構造は、蛍光体の下に配置された（「埋込み形」） 金属アノード接点を有し、また、埋込まれた接点に表面から接続する電気的バイ アスを印加する手段をも有しうる。このようにして、本発明は、従来技術のいく つかの問題を解決する。発明の目的および利点 本発明の重要な目的は、ディスプレイのそれぞれのセルからの発光が改善され たディスプレイを提供することである。関連目的は、ディスプレイセルに用いる ために特に適する電界放出デバイスの構造である。もう１つの関連目的は、蛍光 体から発射される光を、ディスプレイの観察者の方へもっと直接に向かわせうる 電界放出デバイスの構造である。もう１つの関連目的は、横形エミッタタイプの 従来技術のデバイスにおけるよりも、発光領域がセル面積の大きい部分を占める 電界放出ディスプレイセルの構造である。本発明のもう１つの目的は、改良され た横形エミッタ電界放出ディスプレイデバイスの他の特徴および利点を実現しう るメタライゼーション構造である。特定の目的は、ディスプレイセルの蛍光体表 面のいかなる部分をも暗くしないアノード電気接点の構造である。関連目的は、 発射された光をディスプレイの観察者の方へ反射するミラーとして作用しうるア ノード接点である。もう１つの目的は、蛍光体のクーロンエージング（ｃｏｕｌ ｏｍｂｉｃ ａｇｉｎｇ）が低減され、またはなくされた、改良された性能を与 えるディスプレイセルアノードの構造である。もう１つの特定の目的は、単一の メタライゼーションステップによって作れる制御電極構造を有することにより簡 単化されたディスプレイセルである。本発明の全体的目的は、それにもかかわら ず、以下のものを含む横形エミッタ電界放出デバイスの全ての公知の 利点を保持する、改良されたディスプレイである：極めて精細なカソードのエッ ジすなわち先端；（デバイスの動作電圧を低下させるため、またデバイス間の変 動を減少させるための）カソードアノード間距離の正確な制御；（制御電極とカ ソードとのオーバラップを制御し、それにより電極間キャパシタンスを制御し、 また必要なバイアス電圧をより正確に制御するための）カソード−制御電極間距 離の正確な制御；制御電極とカソード構造との固有のアラインメント；制御電極 およびカソードに対するアノード構造のセルフアラインメント（自己整合）；お よび改善されたレイアウト密度。横形エミッタ電界放出デバイスの公知の利点の 保持における、本発明のもう１つの目的は、デバイス間の相互接続の数を減少さ せ、それによりコストを低減し、デバイスの信頼性および性能を改善する集積構 造により与えられる、顕著な設計の柔軟性である。本発明のもう１つの重要な目 的は、経済的な歩留りを有し、デバイスの寸法およびアラインメントの正確な制 御および再現性を有する、集積横形エミッタ電界放出ディスプレイデバイスを作 るための、現存のマイクロエレクトロニック製造技術および装置を用いる工程で ある。発明の開示 本発明の基本的実施例においては、新しい横形エミッタ整流デバイスが提供さ れ、その場合、蛍光体アノードはエミッタの平面の所定距離だけ下方に位置せし められ、埋込み形アノード接点と接触する。従来技術の他の横形エミッタデバイ スにおけと同様に、本発明のデバイスは、基板の上表面に平行に延長し、電界放 出により電子を放出するエッジすなわち先端を有する、厚さが数百オングストロ ーム以下のカソードを含む。アノードは、カソードのエッジすなわち先端から所 定距離だけ間隔をあけられ、カソードのエッジすなわち先端から電界放出により 放出された電子を受取る。カソードのエッジすなわち先端からアノードまでの間 隔が小さいと、電界放出デバイスは低電圧で動作できる。本発明の簡単な実施例 においては、アノード蛍光体の上表面は、基板の上表面に実質的に平行である。 初期の低電圧横形エミッタデバイスとは異なり、そのカソードルミネセンスがエ ミッタからの電子により励起される時に発光するアノード蛍光体の大部分は、デ ィスプレイの観察者から容易に見えるように配置される。 整流デバイスは、２極装置（ｄｉｏｄｅ）として構成でき、または制御電極に 印加される電気信号によりエミッタから蛍光体への電流を制御しうるように配置 された、１つまたはそれ以上の前記制御電極を有する３極装置（ｔｒｉｏｄｅ） 、４極装置（ｔｅｔｒｏｄｅ）などとしても構成できる。電圧をカソード、もし あれば制御電極、およびアノードに印加するために、改良されたメタライゼーシ ョンが用いられる。ある初期の横形エミッタデバイスにおけるように、アノード は好ましくは、エミッタおよび、もしあれば制御電極に対してセルフアライン（ 自己整合）される。３極装置構成においては、エミッタおよび制御電極は好まし くは、基板の上面と実質的に直交する共通平面内で終わり、従ってやはりセルフ アラインされる。３極装置構成の特に簡単な実施例においては、単一の制御電極 は、エミッタのエッジすなわち先端の平面の、下方の平面内に配置される。もう １つの実施例においては、２つの制御電極素子が、１つはエミッタのエッジすな わち先端の上方に、また１つはその下方に配置される。 本発明の整流デバイスの全構成において、カソードアノード間のスペース、お よびアノードの上方のスペースは、真空でありえ、あるいはガスを含みうる。あ る従来技術の横形エミッタデバイスにおけるように、間隔をあけた複数のカソー ドを支持基板に対し垂直に（重ねて）配置することができる。その場合には、そ れぞれのカソードは、電界放出により電子を放出するためのエッジすなわち先端 を一端部に有し、全てのカソードのエッジすなわち先端は、同じ全体的方向に実 質的にアラインされる。同様にして、複数の制御電極がそれぞれのデバイスに含 まれうる。複数の制御電極もまた積み重ねられた構成をなして配置され、特に、 積み重ねられたカソードの間に配置されうる。それぞれの電極に対する電気接続 は、導電性メタライゼーションにより行われ、さまざまな実施例において、少な くともある制御電極は相互に電気接続され、かつ／または、少なくともあるカソ ード部材は相互に電気接続される。本発明のもう１つの特徴は、多重横形エミッ タ電界放出デバイスが、アレイとして集積され、本発明によって作られた個々の デバイスの蛍光体の選択的照明を可能にする公知の相互接続スキームを用いて、 さまざまな配置のディスプレイ構造を形成することである。しかし、本発明によ り作られた個々の電界放出デバイスの新しい構造は、本技術分野において公知の 相互接続スキームを超える新しい相互接続スキームを可能ならしめ、ここで詳述 される実施例におけるアレイを作る。１つのそのようなアレイは、第１方向に延 びる長い平行なアノードを有し、それぞれのアノードの両エッジに面する第２方 向に沿ってアラインされたエミッタのエッジすなわち先端を有し、３極装置構造 および相互接続は、それぞれのエミッタエッジに隣接する発光が個々にそのそれ ぞれの制御電極により制御されうるようになっている。 本発明のもう１つの特徴は、電界放出ディスプレイデバイスを製造する改良さ れた方法を含んでいることである。１つの基本的実施例においては、２極デバイ ス（ｄｉｏｄｅ ｄｅｖｉｃｅ）の製造方法は、平形基板を配設するステップと 、該基板の上面上に埋込み形アノード接点を形成する第１金属層を配置するステ ップと、該第１金属層上に第１絶縁層を重ねるステップと、該第１絶縁層上にエ ミッタ層を形成する超薄形第２金属層を配置するステップと、該第２金属層およ び前記第１絶縁層を貫通する開口を配設するステップと、該開口内に所定の厚さ の材料の共形層を配置するステップと、前記開口内にスペーサを形成するために 前記共形層材料に方向性エッチングを行うステップと、前記開口に少なくとも部 分的に蛍光体層を充填し、前記共形層の前記スペーサが前記蛍光体を前記第２金 属層から正確に間隔をあけるようにし、それにより前記埋込み形アノード層から 前記エミッタ層の下方の平面まで広がる蛍光体層を形成するステップと、前記埋 込み形アノード層と前記エミッタ層とにバイアス電圧を印加するためのメタライ ゼーションを行うステップと、を含み、印加されるべき前記バイアス電圧は、超 薄形エミッタ層から蛍光体層への冷陰極電子放出を起こさせるための適切な極性 および十分な振幅を有する。ここでは、いくつかの集積電界放出デバイスに対し 共通アノードを与えるために、絶縁基板の代わりに導電性基板から出発するもの を含む、さまざまな製造方法の実施例をも説明し、それにより該基板が埋込み形 アノード接点層の機能を行うことを可能にし、また２極装置または３極装置構造 のための基板の上面上の第１金属層の堆積を不要にする。図面の簡単な説明 図１ａから図１ｃまでは、従来技術において公知のさまざまな電界放出マイク ロエレクトロニックデバイスの概略表示を示し、 図２ａ、図２ｂ、およびの図２ｃは、本発明によって作られた横形エミッタ整 流デバイスの概略表示を示し、 図３は、本発明によって作られたディスプレイセル構造の立断面図を示し、 図４は、ディスプレイセル構造の実施例の平面図を示し、 図５は、１つよりも多くの制御電極を有するディスプレイセル構造の立断面図 を示し、 図６は、ディスプレイセルのアレイの実施例の平面図を示し、 図７は、図６のアレイ実施例の立断面図を示し、 図８ａおよび図８ｂは、併せて本発明により行われる製造工程の実施例を示す フローダイヤグラムを概略的に示し、 図９ａおよび図９ｂは、併せて図８ａおよび図８ｂに示されている製造工程の さまざまな段階におけるディスプレイセルの断面図の系列を示す。発明を実施するための最良の態様 本発明の実施例を明確に説明するためには、本発明を、従来技術において公知 のさまざまな構成と比較することが役立つ。従って、図１ａから図１ｃまでは、 従来技術において公知のさまざまな電界放出マイクロエレクトロニックデバイス の概略表示を示す。（これらの図は、クロニン等による米国特許第５，２３３， ２６３号および第５，３０８，４３９号の図１９ａから図１９ｃまでに対応し、 素子を表す符号は本明細書の用語に対応するように変えてある。）図１ａから図 １ｃまでにおいて、参照文字Ａはアノード素子を表し、参照文字Ｅは電界放出カ ソードエミッタを表し、参照文字Ｃは制御電極を表し、参照文字Ｏはディスプレ イの観察者の目を表してディスプレイを見る方向を示す。図１ａにおいては、エ ミッタが観察者の方向に向いており、これは「エミッタアップ」構成と呼ばれる 。図１ｂにおいては、エミッタが観察者から離れる方向に向いており、これは「 エミッタダウン」構成と呼ばれる。「アップ」および「ダウン」は、重力の方向 に対するディスプレイの向きについて言われているのではないが、それらは、図 に示されている向きを表すために用いられる便利な用語である。図１ｃにおいて は、エミッタは観察者の視線に対して横方向を向いており、これは従来技術にお けると同様に横形カソード構成である。 ディスプレイセルの構造 図２ａ、図２ｂ、および図２ｃは、本発明により作られた横形エミッタ整流デ バイスの概略表示を示し、参照文字は以上におけると同様に、いまは新しい構成 をなして配置されている対応する素子を示している。図２ａおよび図２ｂの双方 におけるエミッタＥは図１ｃにおけると同様に横形エミッタであるが、図２ａお よび図２ｂのアノードＡはエミッタＥの平面の下方に配置され、電子が電界によ り横形エミッタＥから放出されてアノードＡへ引きつけられ、アノードＡの上面 全体、または該上面の少なくとも大部分に当たりうるようにする。さらに、図２ ａおよび図２ｂにおけるアノードＡは、アノードＡの上部主面が観察者Ｏの視線 と実質的に直交するように配置され、しかも横形エミッタＥの全ての利点を保持 している。図２ａと図２ｂとの相違は、図２ａが図１ｃと同様な、制御電極Ｃの 素子の実質的な対称配置を有するのに対し、図２ｂは、単一素子の制御電極Ｃが 非対称構成をなして横形エミッタＥにほぼ平行に配置された新しい構成を有し、 製造がより簡単かつ経済的であり、かつ電界放出デバイスの横形エミッタ構成に 容易に適応する利点を有することである。２極装置構造は、図１ａから図１ｃま での構成のいずれかから、または図２ａおよび図２ｂの構成のいずれかから、制 御電極Ｃを省略することにより作られうることは明らかである。これは、図２ｃ に示されている。 以下の実施例の説明においては図面が参照されるが、図面において同じ参照番 号は諸図を通じて、同じ、または同様の部品を指示するために用いられている。 図面は、正確な縮尺で描かれてはいないことに注意すべきである。特に、断面図 の垂直方向の尺度は、わかりやすくするために著しく誇張されており、さまざま な膜の厚さは、一様な縮尺で描かれてはいない。図３は、本発明によって作られ たディスプレイセル構造の実施例の立断面図を示し、図４は、ディスプレイセル 構造の実施例の平面図を示す。 図３に示されているように、全体が１０で示されているディスプレイセル構造 は、平形出発基板（ｆｌａｔ ｓｔａｒｔｉｎｇ ｓｕｂｓｔｒａｔｅ）２０上 に作られる。平形シリコンウエハは適切な出発基板であるが、出発基板は、ガラ ス、Ａｌ₂Ｏ₃（殊にサファイアの形式のもの）、窒化シリコン、などのような 絶縁材料でもよい。もし出発基板２０が絶縁体でなければ、酸化シリコンのよう な絶縁材料３０の膜が、絶縁基板を形成するために堆積されうる。あるいは、あ る実施例においては、導電性基板が共通アノードとして用いられうる。もし出発 基板２０が絶縁体であれば、別の絶縁材料３０の膜の必要はなく、出発基板２０ の上面が、絶縁材料３０の上面と同じものとなる。いずれの場合においても、絶 縁材料３０の上面は基準平面４０を画定し、この構造の他素子の位置はそこを基 準とし、そこから測定される。この構造はまた、エミッタ５０と、全体が６０に より示されたアノードと、を有する。エミッタ５０は、横形電界放出カソードで 、基準平面４０から上方へ間隔をあけた平面内に配置された、以下に詳述される 超薄形金属層である。アノード６０は、埋込み形アノード接点層９０の上面上の 蛍光体８０の層を含む。埋込み形アノード接点層９０は、アノード６０とオーム 性電気接触をし、好ましくは基準平面４０と実質的に平行に作られ、その上面、 またはその下面、または両者の間の平面が、基準平面４０と実質的に同一平面を なす。図３の実施例においては、埋込み形アノード接点層９０は絶縁表面３０の 内側へ引っ込めて作られ、その上面が基準平面４０と同一平面をなしている。埋 込み形アノード接点層９０を形成するための（後に詳述される）好ましい工程に おいては、絶縁表面３０内に凹部が形成され、該凹部がメタライゼーションによ り充填されてアノード接点９０を形成する。埋込み形アノード接点層は、図３に 示されているように、アノード６０の一部の下に広がるか、または（蛍光体８０ から発射される光に対するミラーとして作用するなどの）ある目的のためにアノ ード６０の下側全体の下に広がる。第１絶縁層１００は、埋込み形アノード接点 層９０の平面と、エミッタ５０の平面と、の間に選択的に配置され、埋込み形ア ノード接点層９０を電子エミッタ５０から絶縁する。 エミッタ５０は、エミッタのエッジすなわち先端１１０を有し、そこからは、 ディスプレイセル構造が適切なバイアス電圧（アノードが正）により動作せしめ られた時に、電界放出により電子が放出される。アノード６０は、電子エミッタ のエッジすなわち先端１１０から横方向へ第１所定横方向距離だけ間隔をあけら れ、埋込み形アノード接点層９０から上方へ、基準平面４０とエミッタ５０との 間の距離より小さい高さまで延びる。これにより、アノード６０の上面は、横形 エミッタ５０の平面の下方に位置せしめられる。このディスプレイセル構造が、 そのディスプレイ機能のために用いられる時は、アノード６０は蛍光体層８０を 含み、エミッタ５０の平面の下方に位置せしめられるのは、蛍光体層８０の上面 である。蛍光体層８０が蛍光体の比較的薄い膜で作られたデバイスを用いる場合 、このアノード構造は、蛍光体のクーロンエージングを低減する、またはなくす ことにより、改善された性能を示すことが見出された。 エミッタのエッジすなわち先端１１０と、アノード６０と、の間の所定の間隙 距離は、図３および図４に示されているスペース２００の幅により決定される。 カソードとアノードとの間のスペース２００と、アノード６０の上方のスペース とは、真空から成るものでも、ガスを含むものでもよい。スペース２００を封入 する構造を作る工程は後述する。 図３および図４に示されているディスプレイセル構造はまた、電子エミッタ５ ０に接続された導電性接点１２０を有し、これはカソード接点をなす。同様にし て、導電性接点１３０は埋込み形アノード接点層９０に接続され、これはアノー ド接点をなす。２つの導電性接点１２０および１３０は間隔をあけられ、さまざ まな絶縁層の介在部分により互いに絶縁されている。導電性接点１２０および１ ３０は、それぞれの電極に対してバイアス電圧を印加するために用いられる。デ ィスプレイセル構造は、外部電気接続のためにアノードおよびカソードの導電性 接点に接続された従来の接点パッド（図示せず）を有することもできる。ディス プレイセルは、接点パッドを除くセルの上面を選択的に被覆する絶縁体から成る 従来のパッシベーション層を有することもできる。 エミッタ５０は、好ましくは１００ないし２００オングストロームの厚さの、 電子放出のための低い仕事関数を有する導体から成る超薄膜を堆積することによ り形成される。好ましいエミッタ材料は、チタン、タングステン、チタン−タン グステン合金、タンタル、またはモリブデンであるが、アルミニウム、金、銀、 銅、銅でドーピングされたアルミニウム、白金、パラジウム、多結晶シリコンな どのような、多くの他の導体も用いられうる。ある応用においては、酸化スズま たは酸化インジウムスズ（ＩＴＯ）などの透明薄膜導体が殊に有用である。その ような応用においては、デバイス全体を実質的に透明な材料で作ることさえ可能 である。この目的のためには、実質的に透明であるほどに薄い蛍光体層を有する 本発明の設計が、殊に適している。そのような構成は、例えば、デバイスを通し て観察される視野を、該視野に重ねた画像、グラフィックス、またはテキストに より増加させるために用いられうる。 図３および図４のディスプレイセル構造のこれまでの説明においては、説明さ れたデバイスは、横形電界放出カソード５０およびアノード６０を有する２極装 置としての電気的動作に適していた。これは、ディスプレイセル構造をなして形 成される最も簡単なタイプの整流デバイスである。この２極装置構造から、３極 装置を形成するためには、エミッタ５０およびアノード６０の近くの領域内に導 電性の制御電極１４０を配置して、アノード６０へ流れる電子電流を制御する。 図３および図４の実施例においては、制御電極１４０は、基準平面４０と、上に エミッタ５０が形成された平面との間の、エミッタ平面の下方へ間隔をあけた平 面内に配置された金属膜である。制御電極１４０は、好ましくは基準平面４０上 に直接作られ、図３および図４に示されているように、埋込み形アノード接点９ ０から間隔をあけてパターン形成される。制御電極１４０は、エミッタ５０およ びアノード６０と電気接触しないように隔離される。このディスプレイセル構造 においては、それはアノード６０から横方向へ所定距離だけ間隔をあけられてい る。ディスプレイセル構造の好ましい製造工程においては、制御電極１４０は、 エミッタのエッジすなわち先端１１０とセルフアラインされ、先端１１０はまた アノード６０から横方向へ所定距離だけ間隔をあけられている。第１絶縁層１０ ０は、制御電極１４０をエミッタ５０から隔離している。（導電性接点１２０お よび１３０から間隔をあけた）第３接点１６０は、制御電極１４０に接続されて いる。エミッタ５０およびアノード６０が、エミッタのエッジすなわち先端１１ ０からアノード６０へ電子を抽出するようにバイアスされた時、また適切な電気 信号が制御電極１４０に印加された時、このデバイスは３極装置として動作する 。エミッタ５０に関し十分な振幅を有する正電圧が制御電極１４０に印加される と、エミッタ５０のエッジすなわち先端１１０に十分強い電界が発生して電界放 出電流を生ぜしめ、制御電極１４０が抽出電極として動作することを可能にする 。制御電極の配置の特徴については、上述の３極整流デバイスは、１つの制御電 極が 横形エミッタに平行にされたその構成に基づき、「非対称制御電極」デバイスと して、または「横形制御電極」デバイスとして特徴づけられうる。この３極整流 デバイスは、図２ｂの概略表示に対応する。図示をわかりやすくするために、図 ３の断面図においては、制御電極１４０は、エミッタ５０に平行な方向へ延長し ているように示されている。しかし、好ましい設計は、図４の平面図に示されて おり、そこでは制御電極１４０は、平面図内においてエミッタ５０に実質的に直 交して延長し、制御電極１４０の導電性接点１６０は、エミッタ５０の導電性接 点１２０と必ずしもアラインされていない。図４は、アノード６０と、エミッタ ５０および制御電極１４０の両者と、の間のスペース２００が、エミッタ５０お よび制御電極１４０と共通のエッジを有するため、後者の両素子がスペース２０ ０の形成により自動的にアライン、すなわちセルフアラインされることを明瞭に 示している。 図２ａの概略表示に対応して、垂直方向において横形エミッタに関し実質的に 対称な制御電極を有するディスプレイセル構造もまた作られうる。そのような構 成は図５に示されており、それはエミッタ５０の上方に間隔をあけて第２制御電 極素子１７０を有する。絶縁層１８０は、第２制御電極素子１７０をエミッタ５ ０から絶縁している。図５においては、制御電極素子１７０は、エミッタ５０と 制御電極素子１４０との間の間隔に等しい距離だけエミッタ５０の上方へ間隔を あけられているように示されているが、この幾何学的対称性は、ある実施例にお いては、エミッタ５０の軸に関するアノード６０の垂直方向における非対称な位 置関係を補償するために、等しくない間隔を有するように改変されうる。２つの 制御電極１４０および１７０は、最も簡単な構成においては電気的に共通のもの でありうる。しかし、これら２つの制御電極の間の幾何学的対称性と同様に、こ れもまたある実施例においては、別個の電気的制御信号が制御電極１４０および １７０に印加されるように改変されうる。このようにして、たとえ両制御電極が 、図５の構造の製造工程を簡単化する幾何学的対称配置を有していても、エミッ タ／アノードの幾何学的非対称に関する調節を行うために、制御電極１４０およ び１７０の別個の電気的制御が行われうる。一方における図３および図４の実施 例と、他方における図５の実施例と、の間の関係を繰返せば、図３および図４の 実 施例は、第２制御電極素子１７０のみを省略した図５の実施例に対応する。同様 にして、図３および図５の３極装置構成と、対応する２極装置構成（図示せず） との間の関係では、２極装置において両制御電極１４０および１７０が省略され ている。このようにして、特定の素子を含めたり、省略したりすることにより、 同じ基本的横形エミッタディスプレイセル構造を用いて、さまざまな機能のデバ イスが作られる。 以上においてはディスプレイセル構造を、電界放出ディスプレイに用いる構成 により説明してきたが、同じ構造は、小さい改変を行えば、単にスイッチング機 能または増幅用の２極装置（ｄｉｏｄｅｓ）および３極装置（ｔｒｉｏｄｅｓ） として用いられうる。当業者にとっては明らかなように、蛍光体アノードを有す るここで説明されたものと同じ２極装置および３極装置構造はまた、導電性材料 のアノードを有するが、蛍光体を有していないようにすれば、同じ全体的ディス プレイ装置の回路内において単に２極管（ｄｉｏｄｅｓ）および／または３極管 （ｔｒｉｏｄｅｓ）の機能を行うように有利に作られうる。製造工程は、アノー ド材料におけるこれらの相違に適応するように、ある場合には単に蛍光体の堆積 を省略することにより、または蛍光体が塗布されるべきでないデバイスをマスク することにより、細部において変更されうる。カソードからの電子の放出方向に ほぼ平行にアノードが延長する構成は、従来技術におけるように該放出方向とほ ぼ直交するアノードを有する構成と比較すると、電子の走行時間にある追加の散 布度を与える傾向があることが認識される。しかし、この効果は、本発明のディ スプレイセル構造が最大の有用性を発揮することが期待される、極めて小さいア ノード寸法の場合は顕著ではないと予想される。これらの応用においては、動作 速度は電極間キャパシタンスにより支配される。 ある目的のためには、アノード６０の頂部をエミッタ平面よりも高く、絶縁体 １８０の上面と同じ高さに、またはもっと高くさえすることが所望されうる。そ のような構成は、埋込み形アノード接点９０を有する利点を保持する。もしアノ ード６０もまた蛍光体でない導体から作られていれば、電界放出デバイスは発光 なしに、前述のように簡単な２極管、３極管、または４極管などとして用いられ うる。アノードを高くした設計によれば、上述の電子の走行時間の散布効果は実 質的になくされる。 エミッタ５０は、図３および図５の双方の実施例に示されているように、アノ ード６０の方へ向いた放出エッジを有する。そのエッジは、エミッタのエッジす なわち先端１１０から構成され、それは、低いバイアス電圧において電界放出を 実現するために、極めて小さい曲率半径（好ましくは０．０５マイクロメートル より小さく、さらに好ましくは０．０１マイクロメートルより小さい）を有する ように作られる。エミッタ５０は、わずか数百オングストロームの厚さの超薄形 層を堆積することにより作られるので、前記曲率半径は自動的に小さくなる。本 技術分野において公知のように、必要なエミッタ先端の曲率半径はいくつかの因 子に依存し、それらの因子には、エミッタ材料の仕事関数と、所望のバイアス電 圧および電流と、電界放出デバイスの物理的寸法と、が含まれる。同様にして、 制御電極１４０および／または１７０は、それぞれアノード６０の方へ向けて配 置されたエッジを有する。電界放出デバイスにおいては、エッジ間（エミッタ− アノード間、エミッタ−制御電極間、および制御電極−アノード間）の間隔が一 様であり、再現可能であり、かつ所定の寸法に正確に作られることが望ましい。 本発明のデバイスにおいては、これらの特徴は、標準的な半導体マイクロエレク トロニック製造技術（以下に詳述する）および装置の使用により、またディスプ レイセル構造のセルフアライン特性により実現される。これらは、横形カソード タイプの電界放出マイクロエレクトロニックデバイスの公知の特徴であり、本発 明の特定の新しいセル構造のために適応せしめられている。エミッタのエッジす なわち先端１１０からアノード６０までの所定の横方向距離と、制御電極１４０ （および／または１７０）からアノード６０までの所定の横方向距離と、は実質 的に等しくされ、エミッタのエッジすなわち先端１１０は、制御電極１４０（お よび／または１７０）のエッジと垂直方向にアラインされて、図３および図５の 好ましいデバイスセル構造が作られる。 図６は、ディスプレイセルのアレイの実施例の平面図を示す。図７は、図６の アレイの実施例の立断面図を示す。図６のアレイは、本発明の電界放出デバイス により実用化された新しいセル配置を有する。わかりやすくするために、図６に は少数の電界放出デバイスのみが示されている。同じ相互接続スキームが、Ｘお よびＹ方向に無制限に繰返されうることは明らかである。図６において、アノー ド６０は、横形エミッタ５０のいくつかの水平行を横切って垂直に延びている。 制御電極１４０の列は、横形エミッタ５０の同じ水平行を横切って垂直に（アノ ードと平行に）延びている。与えられた水平行において、２つの横形エミッタが 、（図６において垂直方向をなす）それぞれのアノードエッジに１つ存在し、そ れぞれのアノードへ電流を供給できる。図７の断面図にもっと明瞭に示されてい るように、ある行の横形エミッタは、それぞれのエミッタ５０に接続されたエミ ッタ接点７２０を経て、埋込み形アノード接点レベル７１０により相互接続され ている。同じ２つの横形エミッタは、２つの独立した制御電極１４０により制御 されうる。従って、アノード６０の２つのエッジは、それぞれのエミッタ行が交 差する場所で、独立してアドレス指定可能である。（図６に類似してはいるが全 ての制御電極１４０が省略されている）２極装置アレイ構成の場合は、こうはな らない。その２極装置アレイ構成においては、同じアノードの両側が励起されて 発光する。エミッタエッジからの電子がアノード６０上のカソードルミネセンス を励起しうる典型的な位置（ピクセル）は、図６では参照番号６１０、６２０、 ６３０、および６４０により示されており、これらは、図６の特定の寸法の場合 、長方形の角として配置されている。 図６に明確に示されていないのは、２つの相次ぐエミッタ行間のピッチが電極 ６０の幅と同じであり、２つの隣接アノード６０がアノード幅に等しい距離だけ 間隔をあけられている、特に好ましい配置である。それぞれのアノード６０の２ つのエッジもまた、アノードの幅だけ離れているので、これは、垂直方向および 水平方向に等しい間隔を有する発光ピクセルの規則正しい方形アレイを形成する 。従って、この好ましい配置においては、ピクセル位置６１０、６２０、６３０ 、および６４０は、正方形を形成する。 図６のアレイのそれぞれのピクセルは、独立してアドレス指定可能である。図 示されている３極装置アレイにおいては、それぞれのピクセルは、エミッタ行お よび制御電極列を選択することにより制御されうる。２極装置アレイにおいては 、ピクセルは、行のエミッタバイアスと、列のアノードバイアスと、をスイッチ することによりアドレス指定され、２つの水平方向に隣接するピクセルが、それ ぞ れのアドレスに関して照明される。 製造工程 図８ａおよび図８ｂは、併せて本発明により行われる製造工程の実施例を示す フローダイヤグラムを概略的に示し、ステップ番号は参照符号Ｓ１等により表さ れている。図９ａおよび図９ｂは、併せて図８ａおよび図８ｂに示されている製 造工程のさまざまな段階におけるディスプレイセルの断面図の系列を示す。図９ ａおよび図９ｂのそれぞれの断面図は、その断面図の隣に示されている工程ステ ップの結果を示す。（図９ａおよび図９ｂの断面図における個々の要素の識別お よび機能は、図５との比較により明らかとなろう）。図示されている詳細な工程 は、２つの制御電極を有する３極装置（または４極装置）デバイスのための工程 である。当業者にとっては、１つの制御電極を有する３極装置、または制御電極 のない２極装置を製造するためには、図に示され、かつここで説明される工程の 適切な諸ステップを省略することにより、類似した工程が実施されうることは明 らかであろう。簡単な２極デバイス構造の製造工程の全体的概要を、詳細な工程 の（参照番号Ｓ１等により示されている）対応する工程ステップを参照しつつま ず説明し、次にもっと複雑なデバイスのための工程の詳細な説明を行う。構造要 素の参照番号は、図３から図７までの対応する要素に関するものである。参照番 号Ｓ１からＳ１９までに対応するステップは、表１にリストされている。 電界放出デバイスの製造方法の全体は、一般に次の諸ステップを含む。基板を 配設するステップ（ステップＳ１）；所定の厚さの絶縁層を堆積するステップ（ ステップＳ７）；基板の上面に平行に広がるように、エミッタ層を形成するわず か数百オングストロームの厚さの金属層を堆積するステップ（ステップＳ８）； 前記絶縁層を貫通し且つ前記エミッタ層を貫通して開口を配設し、それにより前 記エミッタ金属層のエミッタエッジを形成するステップ（ステップＳ１４）；ス テップＳ１４において配設された開口の壁上のみに、金属の共形層を所定の厚さ まで堆積してスペーサを作るステップ（ステップＳ１５およびＳ１６）；前記開 口に少なくとも部分的に蛍光体層を充填するステップであって、該共形層が該蛍 光体層を前記第１金属層の前記エッジから間隔をあけ、前記共形層の所定の厚さ を、前記エミッタの前記エミッタエッジと、前記蛍光体層と、の間の所望の空間 距離に等しくし、前記蛍光体層の厚さをステップＳ７において堆積された前記絶 縁層の前記所定の厚さより小さくする、前記蛍光体層充填ステップ（ステップＳ １７）；および前記エミッタエッジから前記蛍光体へ電子の冷陰極放出電流を生 ぜしめるために十分なバイアス電圧を、前記エミッタ層と前記蛍光体層とへ印加 する手段を配設するステップ（ステップＳ１２、Ｓ１３、およびＳ１９）。 ２つの制御電極を有する３極デバイスを製造するためには、図８ａ、図８ｂ、 図９ａ、および図９ｂに示されている全工程が行われる。シリコンウエハであれ ばよい基板２０が配設される（ステップＳ１）。その基板上に絶縁層３０が堆積 される（ステップＳ２）。これは、例えば、シリコン基板上に約１マイクロメー トルの厚さの酸化シリコンの膜を成長させることにより行われる。前記絶縁体表 面上に、導電性材料を堆積するためのパターンが画定される。この工程において は、凹部のパターンが画定されて、前記絶縁体層の表面内へエッチングされる（ ステップＳ３）。ステップＳ４においては、埋込み形アノード接点９０を形成す るために前記凹部内に金属が堆積され、次にそれが平坦化される（ステップＳ５ ）。これは、ここでは金属堆積として説明されるが、ステップＳ４において堆積 される導電性材料は、アルミニウム、タングステン、チタンなどの金属でもよく 、または酸化スズ、酸化インジウムスズなどの透明導体であってもよい。（基板 上に作られる全てのデバイスのために共通アノードを用いる応用においては、基 板は導電性で、埋込み形アノード接点の機能を行うものでありうる。そのような 応用においては、ステップＳ１およびＳ３からＳ５までは省略しうるが、ステッ プＳ２は、制御電極が存在する時、これを絶縁するために必要である）。もし制 御電極１４０がデバイス構造内へ組み込まれるべきであれば、ステップＳ４にお いて堆積された埋込み形アノード接点材料から間隔をあけた平坦化された絶縁体 表面上に導電性材料が堆積されてパターン形成される（ステップＳ６）。（制御 電極１４０は、埋込み形アノード接点層９０の場合におけるように、凹部パター ン内に堆積され且つ平坦化されうる）。もう１つの絶縁体層１００が堆積される （ステップＳ７）。これは、例えば約０．５ないし２マイクロメートルの厚さま で行った、酸化シリコンの化学蒸着でありうる。エミッタ層５０を形成するため に、適切に低い仕事関数を有する導電性材料の超薄形層が堆積され（ステップＳ ８）、パターン形成される。好ましいエミッタ材料は、チタン、タングステン、 チタン−タングステン合金、タンタル、またはモリブデンであるが、アルミニウ ム、金、銀、銅、銅でドーピングされたアルミニウム、白金、パラジウム、多結 晶シリコンなど、または酸化スズまたは酸化インジウムスズ（ＩＴＯ）のような 透明薄膜導体などの、多くの他の導体も用いられうる。ステップＳ８におけるエ ミッタ層の堆積は、最終構造において好ましくは０．０５マイクロメートルより 小さく、さらに好ましくは０．０１マイクロメートルより小さい曲率半径をもつ エミッタのエッジすなわち先端を有するために、好ましくは約１００ないし２０ ０オングストロームの厚さの膜を形成するように制御される。このエミッタ層の 上には、絶縁体１８０が堆積される（ステップＳ９）。これは再び、例えば 約 ０．５ないし２マイクロメートルの厚さまで行われる、酸化シリコンの化学蒸着 でありうる。もし２つの制御電極が、エミッタ層５０の平面に関して対称に所望 される場合は、絶縁体層１８０は、絶縁体層１００と同じ厚さに作られるべきで ある。もし第２制御電極１７０が組み込まれるべきであれば、制御電極１７０を 形成するための導電性材料が堆積されてパターン形成され（ステップ１０）、も し所望ならば絶縁体層が堆積されてパターン形成される（ステップ１１）。（制 御電極１７０は、埋込み形アノード接点層９０の場合と同様に、凹部パターン内 に堆積し平坦化してもよい）。 製造工程のこの説明は、この段階から、残りの製造工程および対応するデバイ スの断面図をそれぞれ示している図８ｂおよび図９ｂを参照しつつ継続される。 ステップＳ１２においては、上面から絶縁体層を貫通して、エミッタ層５０まで 、もしあれば１つまたは２つの制御電極層１４０および／または１７０まで、お よび埋込み形アノード接点層９０まで、の接点孔があけられる。これらの接点孔 は、ステップＳ１３において従来の工程により導電性材料により充填され、上面 まで上方へ延びる導電性スタッド１２０、１３０、および１６０を形成する。ス テップＳ１４においては、埋込み形アノード接点層９０までの開口が配設される 。この開口は、アノード６０のためのスペースと、スペース２００とを画定する ようにパターン形成され、このパターンは、エミッタ層５０の（および、もしあ れば制御電極層１４０および１７０の）少なくともある部分と交差するように作 られ、エミッタ層５０の放出エッジ１１０（およびもしあれば層１４０のエッジ １９０、およびもしあれば層１７０の対応するエッジ）を画定する。このステッ プは、半導体製造の文献において時には「トレンチエッチング」と呼ばれる反応 性イオンエッチングのような、従来の方向性エッチング工程を用いることにより 行われる。ステップＳ１５においては、所定の厚さを有する材料の共形層が堆積 される。こ の材料は、パリレン（ｐａｒｙｌｅｎｅ）などのいくつかの共形材料のいずれか でありうる。ステップＳ１６においては、方向性エッチングが行われ、ステップ Ｓ１４において配設された開口の側壁上を除くどの部分でも前記共形層が除去さ れる。これにより、その開口の側壁上に所定の厚さのスペーサが備えられる。好 ましいスペーサの厚さは、０．１ないし０．４マイクロメートルの範囲にある。 最良のスペーサ寸法は、エミッタの仕事関数、エミッタエッジの曲率半径、およ び所望のバイアス電圧動作範囲、のようないくつかの変数に依存する。そのスペ ーサは、完成された電界放出デバイス構造において、電界エミッタエッジ１１０ をアノード蛍光体６０から分離する所定の間隙幅を画定する。ステップＳ１７に おいては、蛍光体６０が、前記開口内の埋込み形アノード接点層９０上に、好ま しくはエミッタ層５０の高さより低いレベルまで堆積され、開口内にない過剰な 蛍光体は（例えば研磨により）除去される。適切な蛍光体は、酸化亜鉛(ＺｎＯ) 、硫化亜鉛（ＺｎＳ）、および他の化合物を含み、ドーパントを主蛍光体材料に 続くコロンの後に示すと、以下の通りである。すなわち、ＺｎＯ：Ｚ、ＳｎＯ₂ ：Ｅｕ、ＺｎＧａ₂Ｏ₄：Ｍｎ、Ｌａ₂Ｏ₂Ｓ：Ｔｂ、Ｙ₂Ｏ₂Ｓ：Ｅｕ、ＬａＯＢｒ ：Ｔｂ、ＺｎＳ：Ｚｎ＋Ｉｎ₂Ｏ₃、ＺｎＳ：Ｃｕ，Ａｌ＋Ｉｎ₂Ｏ₃、（ＺｎＣｄ ）Ｓ：Ａｇ＋Ｉｎ₂Ｏ₃、およびＺｎＳ：Ｍｎ＋Ｉｎ₂Ｏ₃。蛍光体のこのリストに おいて、プラス符号（＋）は混合物を表す。 ステップＳ１８においては、共形層材料が従来のプラズマエッチングステップ により除去され、エミッタエッジ１００と蛍光体６０との間のスペース２００内 に、前述の所定の間隙が残される。ステップＳ１９においては、適切なバイアス 電圧を、また（制御電極を組み込んだデバイスにおいては）適切な信号電圧を、 印加するための手段が配設される。そのような手段は、例えば、接点１２０、１ ３０、および１６０との電気的接触を行うために、デバイスの上面に選択的に配 設された接点パッドを含み、また任意選択的にワイヤボンド、テープ自動ボンデ ィング、フリップチップすなわちＣ４ボンディング、などを含みうる。本デバイ スを使用する場合は、もちろん、適切なバイアス電圧および制御信号を供給する 通常の電源および信号源が備えられなければならない。これらは、エミッタエッ ジ１１０からアノード蛍光体６０および埋込み形アノード接点９０への電子の冷 陰極電界放出を起こさせるための、正しい極性（アノードが正）の十分な電圧振 幅の供給を行う。もし所望ならば、デバイスの上面の、電気的接触を行うために 必要な導電性接点スタッドおよび／または接点パッドが存在する場所以外に、パ ッシベーション層を付着させうる。 当業者は、電界放出ディスプレイセル構造のアレイを、図６および図７のアレ イ構造図に示されている相互接続、または類似した相互接続を配設しつつ、同じ 基板上の多数の電界放出デバイスに対し、ここで説明した製造工程のそれぞれの ステップを同時に行いながら、作りうることを認識しえよう。本発明により作ら れた電界放出デバイスの集積アレイは、ここで説明されたように作られたそれぞ れのデバイスを有し、それらのデバイスは、セル毎に少なくとも１つのエミッタ および少なくとも１つのアノードを含む該セルとして配列される。これらのセル は行および列に沿って配列され、例えば、アノードは列に沿って相互接続され、 エミッタは行に沿って相互接続される。 もし電界放出セルを、スペース２００内を真空または不活性ガスにして動作さ せることが所望されるならば、そのスペースまたは空洞を封入する必要がある。 これは、１９８９年９月の「リサーチ・ディスクロジャー（Ｒｅｓｅａｒｃｈ Ｄｉｓｃｌｏｓｕｒｅ）」第３０５号における発表３０５１０である、「集積回 路デバイスの寸法および処理とコンパチブルな電離可能ガスデバイス（Ｉｏｎｉ ｚａｂｅ Ｇａｓ Ｄｅｖｉｃｅ Ｃｏｍｐａｔｉｂｌｅ ｗｉｔｈ Ｉｎｔｅ ｇｒａｔｅｄ Ｃｉｒｃｕｉｔ Ｄｅｖｉｃｅ Ｓｉｚｅ ａｎｄ Ｐｒｏｃｅ ｓｓｉｎｇ）」と題する発表に説明されている工程と同様の工程により行われる 。そのような工程は、ステップＳ１４において配設された開口に接続されてはい るが、その開口ほど深くはない、すなわち、埋込み形アノード接点層９０のレベ ルほどに深くは延びていない、小さい補助開口をエッチングすることにより開始 されうる。この補助開口は、エミッタエッジ領域から離れた前記空洞の部分に作 られうる。主空洞の開口および接続された補助開口は、共にパリレンのような犠 牲有機材料により一時的に満たされ、次に平坦化される。その犠牲材料上を含む 全デバイス表面上に広がる無機絶縁体が堆積され、前記空洞を封入する。補助開 口上のみを反応性イオンエッチングすることにより、その無機絶縁体 に穴が作られる。その穴を通して行われる酸素プラズマエッチングのようなプラ ズマエッチングにより、前記空洞内から犠牲有機材料が除去される。次に、前記 空洞を真空化するために、デバイスの周囲の大気を真空化する。もし不活性ガス の充填が所望されるなら、そのガスを所望圧力で導入する。次に、前記穴および 補助開口は、無機絶縁体をスパッタ堆積することにより直ちに充填され、穴はふ さがれる。無機絶縁体の栓は前記空洞をシールし、前記真空または導入された不 活性ガスを保持する。図８ａ、図８ｂ、図９ａ、および図９ｂには、真空または ガス雰囲気のためのこの工程は図示されていない。産業上の応用可能性 本発明の電界放出ディスプレイセル構造および製造工程は多くのさまざまな用 途を有し、殊に高解像度で画像をディスプレイし、また文字またはグラフィック 情報をディスプレイする、フラットパネルディスプレイの製造に用いられる。本 発明により製造されるタイプのフラットパネルディスプレイは、製造の複雑さお よびコストが低く、電力消費が少なく、輝度が高く、かつ視角範囲が改善される ために、液晶ディスプレイを含む多くの現存のディスプレイを置換できると期待 される。本発明により製造されたディスプレイはまた、バーチャルリアリティシ ステムのディスプレイのような、新しい応用にも用いられることが期待される。 実質的に透明な基板および膜を用いた実施例によれば、本発明の構造を組み込ん だディスプレイは、拡張現実ディスプレイのために殊に有用である。 本発明をさまざまな用途および条件に適応させるための本発明の他の実施例は 、当業者にとっては本明細書の考察から、またはここに開示された本発明の実施 から明らかとなろう。１つの例としては、真空管技術において公知の、４極管、 ５極管、等に用いられているような、スクリーン電極などの追加の電極を開示さ れた構造内に組み込むことができる。もう１つの例としては、蛍光体および／ま たはアノードの上面は、電界を整形するために、かつ／または、蛍光体の発光の 一様性を最適化するために、非平面的にされうる。さらにもう１つの例としては 、ディスプレイセルは、カラーディスプレイのための発光の、異なる色を有する 複数のアノード蛍光体により作られうる。ＲＧＢタイプのディスプレイのために は、これらは赤、緑、および青の蛍光体を有すればよい。また、さまざまな製造 工程 のステップの順序は、ある目的のために変更可能であり、より簡単な構造の製造 のためにある工程ステップを省略することもできる。仕様および例は、単に代表 的なものと考えるべきであり、本発明の真の範囲および精神は以下の請求の範囲 により定められる。 以上で本発明の説明を終わり、請求の範囲を記載する。

【手続補正書】特許法第１８４条の８第１項 【提出日】１９９６年１２月６日 【補正内容】図面の簡単な説明 図１ａから図１ｃまでは、従来技術において公知のさまざまな電界放出マイク ロエレクトロニックデバイスの概略表示を示し、 図２ａ、図２ｂ、およびの図２ｃは、本発明によって作られた横形エミッタ整 流デバイスの概略表示を示し、 図３は、本発明によって作られたディスプレイセル構造の立断面図を示し、 図４は、ディスプレイセル構造の実施例の平面図を示し、 図５は、１つよりも多くの制御電極を有するディスプレイセル構造の立断面図 を示し、 図６は、ディスプレイセルのアレイの実施例の平面図を示し、 図７は、図６のアレイ実施例の立断面図を示し、 図８ａおよび図８ｂは、併せて本発明により行われる製造工程の実施例を示す フローダイヤグラムを概略的に示し、 図９ａから図９ｓまでは、図８ａおよび図８ｂに示されている製造工程のさま ざまな段階におけるディスプレイセルの断面図の系列を示す。 製造工程 図８ａおよび図８ｂは、併せて本発明により行われる製造工程の実施例を示す フローダイヤグラムを概略的に示し、ステップ番号は参照符号Ｓ１等により表さ れている。図９ａから図９ｓまでは、図８ａおよび図８ｂに示されている製造工 程のさまざまな段階におけるディスプレイセルの断面図の系列を示す。図９ａか ら図９ｓまでのそれぞれの断面図は、その断面図の隣に示されている工程ステッ プの結果を示す。（図９ａから図９ｓまでの断面図における個々の要素の識別お よび機能は、図５との比較により明らかとなろう）。図示されている詳細な工程 は、２つの制御電極を有する３極装置（または４極装置）デバイスのための工程 である。当業者にとっては、１つの制御電極を有する３極装置、または制御電極 のない２極装置を製造するためには、図に示され、かつここで説明される工程の 適切な諸ステップを省略することにより、類似した工程が実施されうることは明 らかであろう。簡単な２極デバイス構造の製造工程の全体的概要を、詳細な工程 の（参照番号Ｓ１等により示されている）対応する工程ステップを参照しつつま ず説明し、次にもっと複雑なデバイスのための工程の詳細な説明を行う。構造要 素の参照番号は、図３から図７までの対応する要素に関するものである。参照番 号Ｓ１からＳ１９までに対応するステップは、表１にリストされている。 電界放出デバイスの製造方法の全体は、一般に次の諸ステップを含む。基板を 配設するステップ（ステップＳ１）；所定の厚さの絶縁層を堆積するステップ（ ステップＳ７）；基板の上面に平行に広がるように、エミッタ層を形成するわず か数百オングストロームの厚さの金属層を堆積するステップ（ステップＳ８）； 前記絶縁層を貫通し且つ前記エミッタ層を貫通して開口を配設し、それにより前 記エミッタ金属層のエミッタエッジを形成するステップ（ステップＳ１４）；ス テップＳ１４において配設された開口の壁上のみに、金属の共形層を所定の厚さ まで堆積してスペーサを作るステップ（ステップＳ１５およびＳ１６）；前記開 口に少なくとも部分的に蛍光体層を充填するステップであって、該共形層が該蛍 光体層を前記第１金属層の前記エッジから間隔をあけ、前記共形層の所定の厚さ を、前記エミッタの前記エミッタエッジと、前記蛍光体層と、の間の所望の空間 距離に等しくし、前記蛍光体層の厚さをステップＳ７において堆積された前記絶 縁層の前記所定の厚さより小さくする、前記蛍光体層充填ステップ（ステップＳ １７）；および前記エミッタエッジから前記蛍光体へ電子の冷陰極放出電流を生 ぜしめるために十分なバイアス電圧を、前記エミッタ層と前記蛍光体層とへ印加 する手段を配設するステップ（ステップＳ１２、Ｓ１３、およびＳ１９）。 ２つの制御電極を有する３極デバイスを製造するためには、図８ａ、図８ｂ、 および図９ａから図９ｓまでに示されている全工程が行われる。シリコンウエハ であればよい基板２０が配設される（ステップＳ１）。その基板上に絶縁層３０ が堆積される（ステップＳ２）。これは、例えば、シリコン基板上に約１マイク ロメートルの厚さの酸化シリコンの膜を成長させることにより行われる。前記絶 縁体表面上に、導電性材料を堆積するためのパターンが画定される。この工程に おいては、凹部のパターンが画定されて、前記絶縁体層の表面内へエッチングさ れる（ステップＳ３）。ステップＳ４においては、埋込み形アノード接点９０を 形成するために前記凹部内に金属が堆積され、次にそれが平坦化される（ステッ プＳ５）。これは、ここでは金属堆積として説明されるが、ステップＳ４におい て堆積される導電性材料は、アルミニウム、タングステン、チタンなどの金属で もよく、または酸化スズ、酸化インジウムスズなどの透明導体であってもよい。 （基板上に作られる全てのデバイスのために共通アノードを用いる応用において は、基板は導電性で、埋込み形アノード接点の機能を行うものでありうる。その ような応用においては、ステップＳ１およびＳ３からＳ５までは省略しうるが、 ステップＳ２は、制御電極が存在する時、これを絶縁するために必要である）。 もし制御電極１４０がデバイス構造内へ組み込まれるべきであれば、ステップＳ ４において堆積された埋込み形アノード接点材料から間隔をあけた平坦化された 絶縁体表面上に導電性材料が堆積されてパターン形成される（ステップＳ６）。 （制御電極１４０は、埋込み形アノード接点層９０の場合におけるように、凹部 パターン内に堆積され且つ平坦化されうる）。もう１つの絶縁体層１００が堆積 される（ステップＳ７）。これは、例えば約０．５ないし２マイクロメートルの 厚さまで行った、酸化シリコンの化学蒸着でありうる。エミッタ層５０を形成す るために、適切に低い仕事関数を有する導電性材料の超薄形層が堆積され（ステ ップＳ８）、パターン形成される。好ましいエミッタ材料は、チタン、タングス テン、チタン−タングステン合金、タンタル、またはモリブデンであるが、アル ミニウム、金、銀、銅、銅でドーピングされたアルミニウム、白金、パラジウム 、多結晶シリコンなど、または酸化スズまたは酸化インジウムスズ（ＩＴＯ）の ような透明薄膜導体などの、多くの他の導体も用いられうる。ステップＳ８にお け るエミッタ層の堆積は、最終構造において好ましくは０．０５マイクロメートル より小さく、さらに好ましくは０．０１マイクロメートルより小さい曲率半径を もつエミッタのエッジすなわち先端を有するために、好ましくは約１００ないし ２００オングストロームの厚さの膜を形成するように制御される。このエミッタ 層の上には、絶縁体１８０が堆積される（ステップＳ９）。これは再び、例えば 約０．５ないし２マイクロメートルの厚さまで行われる、酸化シリコンの化学蒸 着でありうる。もし２つの制御電極が、エミッタ層５０の平面に関して対称に所 望される場合は、絶縁体層１８０は、絶縁体層１００と同じ厚さに作られるべき である。もし第２制御電極１７０が組み込まれるべきであれば、制御電極１７０ を形成するための導電性材料が堆積されてパターン形成され（ステップ１０）、 もし所望ならば絶縁体層が堆積されてパターン形成される（ステップ１１）。 （制御電極１７０は、埋込み形アノード接点層９０の場合と同様に、凹部パター ン内に堆積し平坦化してもよい）。 製造工程のこの説明は、この段階から、残りの製造工程および対応するデバイ スの断面図をそれぞれ示している図８ｂおよび図９１から図９ｓまでを参照しつ つ継続される。ステップＳ１２においては、上面から絶縁体層を貫通して、エミ ッタ層５０まで、もしあれば１つまたは２つの制御電極層１４０および／または １７０まで、および埋込み形アノード接点層９０まで、の接点孔があけられる。 これらの接点孔は、ステップＳ１３において従来の工程により導電性材料により 充填され、上面まで上方へ延びる導電性スタッド１２０、１３０、および１６０ を形成する。ステップＳ１４においては、埋込み形アノード接点層９０までの開 口が配設される。この開口は、アノード６０のためのスペースと、スペース２０ ０とを画定するようにパターン形成され、このパターンは、エミッタ層５０の（ および、もしあれば制御電極層１４０および１７０の）少なくともある部分と交 差するように作られ、エミッタ層５０の放出エッジ１１０（およびもしあれば層 １４０のエッジ１９０、およびもしあれば層１７０の対応するエッジ）を画定す る。このステップは、半導体製造の文献において時には「トレンチエッチング」 と呼ばれる反応性イオンエッチングのような、従来の方向性エッチング工程を用 いることにより行われる。ステップＳ１５においては、所定の厚さを有する 材料の共形層が堆積される。この材料は、パリレン（ｐａｒｙｌｅｎｅ）などの いくつかの共形材料のいずれかでありうる。ステップＳ１６においては、方向性 エッチングが行われ、ステップＳ１４において配設された開口の側壁上を除くど の部分でも前記共形層が除去される。これにより、その開口の側壁上に所定の厚 さのスペーサが備えられる。好ましいスペーサの厚さは、０．１ないし０．４マ イクロメートルの範囲にある。最良のスペーサ寸法は、エミッタの仕事関数、エ ミッタエッジの曲率半径、および所望のバイアス電圧動作範囲、のようないくつ かの変数に依存する。そのスペーサは、完成された電界放出デバイス構造におい て、電界エミッタエッジ１１０をアノード蛍光体６０から分離する所定の間隙幅 を画定する。ステップＳ１７においては、蛍光体６０が、前記開口内の埋込み形 アノード接点層９０上に、好ましくはエミッタ層５０の高さより低いレベルまで 堆積され、開口内にない過剰な蛍光体は（例えば研磨により）除去される。適切 な蛍光体は、酸化亜鉛（ＺｎＯ）、硫化亜鉛（ＺｎＳ）、および他の化合物を含 み、ドーパントを主蛍光体材料に続くコロンの後に示すと、以下の通りである。 すなわち、ＺｎＯ：Ｚｎ、ＳｎＯ₂：Ｅｕ、ＺｎＧａ₂Ｏ₄：Ｍｎ、Ｌａ₂Ｏ₂Ｓ： Ｔｂ、Ｙ₂Ｏ₂Ｓ：Ｅｕ、ＬａＯＢｒ：Ｔｂ、ＺｎＳ：Ｚｎ＋Ｉｎ₂Ｏ₃、ＺｎＳ： Ｃｕ，Ａｌ＋Ｉｎ₂Ｏ₃、（ＺｎＣｄ）Ｓ：Ａｇ＋Ｉｎ₂Ｏ₃、およびＺｎＳ：Ｍｎ ＋Ｉｎ₂Ｏ₃。蛍光体のこのリストにおいて、プラス符号（＋）は混合物を表す。 次に、前記穴および補助開口は、無機絶縁体をスパッタ堆積することにより直ち に充填され、穴はふさがれる。無機絶縁体の栓は前記空洞をシールし、前記真空 または導入された不活性ガスを保持する。図８ａ、図８ｂ、および図９ａから図 ９ｓまでには、真空またはガス雰囲気のためのこの工程は図示されていない。産業上の応用可能性 本発明の電界放出ディスプレイセル構造および製造工程は多くのさまざまな用 途を有し、殊に高解像度で画像をディスプレイし、また文字またはグラフィック 情報をディスプレイする、フラットパネルディスプレイの製造に用いられる。本 発明により製造されるタイプのフラットパネルディスプレイは、製造の複雑さお よびコストが低く、電力消費が少なく、輝度が高く、かつ視角範囲が改善される ために、液晶ディスプレイを含む多くの現存のディスプレイを置換できると期待 される。本発明により製造されたディスプレイはまた、バーチャルリアリティシ ステムのディスプレイのような、新しい応用にも用いられることが期待される。 実質的に透明な基板および膜を用いた実施例によれば、本発明の構造を組み込ん だディスプレイは、拡張現実ディスプレイのために殊に有用である。 本発明をさまざまな用途および条件に適応させるための本発明の他の実施例は 、当業者にとっては本明細書の考察から、またはここに開示された本発明の実施 から明らかとなろう。１つの例としては、真空管技術において公知の、４極管、 ５極管、等に用いられているような、スクリーン電極などの追加の電極を開示さ れた構造内に組み込むことができる。もう１つの例としては、蛍光体および／ま たはアノードの上面は、電界を整形するために、かつ／または、蛍光体の発光の 一様性を最適化するために、非平面的にされうる。さらにもう１つの例としては 、ディスプレイセルは、カラーディスプレイのための発光の、異なる色を有する 複数のアノード蛍光体により作られうる。ＲＧＢタイプのディスプレイのために は、これらは赤、緑、および青の蛍光体を有すればよい。また、さまざまな製造 工程のステップの順序は、ある目的のために変更可能であり、より簡単な構造の 製造のためにある工程ステップを省略することもできる。仕様および例は、単に 代表的なものと考えるべきであり、本発明の真の範囲および精神は以下の請求の 範囲により定められる。 以上で本発明の説明を終わり、請求の範囲を記載する。 【図１】 【図２】 【図３】 【図４】 【図５】 【図６】 【図７】 【図８】 【図８】 【図９】 【図９】 【手続補正書】特許法第１８４条の８第１項 【提出日】１９９７年６月７日 【補正内容】 請求の範囲 １．冷陰極電界放出電子源を用いるタイプの整流デバイスであって、 ａ）第１平面を画定する基板上面を有する基板と、 ｂ）上部主表面および下部主表面を有する埋込み形アノード接点層であって、 前記上部主表面および下部主表面の一方が前記第１平面と接触して配置されてい る前記埋込み形アノード接点層と、 ｃ）前記第１平面から間隔をあけた第２平面上に配置された電界放出電子エミ ッタと、 ｄ）前記第１平面と第２平面との間に配置された第１絶縁層であって、前記埋 込み形アノード接点層を前記電子エミッタから絶縁する前記第１絶縁層と、 ｅ）第１所定横方向距離だけ前記電子エミッタから間隔をあけたアノードであ って、前記埋込み形アノード接点層から上方へ、前記第１平面と第２平面との間 の距離より小さい高さまで延びている前記アノードと、 ｆ）前記電子エミッタに接続され、カソード接点をなす第１導電性接点と、 ｇ）前記第１導電性接点から間隔をあけ、前記埋込み形アノード接点層に接続 され、アノード接点をなす第２導電性接点であって、これにより前記デバイスが バイアス電圧を印加される前記第２導電性接点と、 ｈ）前記バイアス電圧を印加する手段と、 を含む、前記整流デバイス。 ２．冷陰極電界放出電子源を有する整流デバイスであって、 ａ）第１平面を画定する基板上面を有する基板と、 ｂ）上部主表面および下部主表面を有する埋込み形アノード接点層であって、 前記上部主表面および下部主表面の一方が前記第１平面と接触して配置されてい る前記埋込み形アノード接点層と、 ｃ）前記第１平面から間隔をあけた第２平面上に配置された、前記電子源を形 成する電界放出電子エミッタと、 ｄ）前記第１平面と第２平面との間に配置された第１絶縁層であって、前記埋 込み形アノード接点層を前記電子エミッタから絶縁する前記第１絶縁層と、 ｅ）第１所定横方向距離だけ前記電子エミッタから間隔をあけたアノードであ って、前記埋込み形アノード接点層から上方へ、前記第１平面と第２平面との間 の距離より小さい高さまで延びている前記アノードと、 ｆ）前記電子エミッタに接続され、カソード接点をなす第１導電性接点と、 ｇ）前記第１導電性接点から間隔をあけ、前記埋込み形アノード接点層に接続 されて、バイアス電圧を印加するためのアノード接点をなす、第２導電性接点と 、 ｈ）前記バイアス電圧を印加する手段と、 ｉ）前記アノードから第２所定横方向距離だけ間隔をあけ、前記第１および第 ２平面から間隔をあけた第３平面内に配置された、導電性制御電極と、 ｊ）前記第２平面と第３平面との間に配置され、前記制御電極を前記電子エミ ッタから絶縁する第２絶縁層と、 ｋ）前記第１および第２導電性接点から間隔をあけ、前記制御電極に接続され た第３導電性接点と、 ｌ）前記第３導電性接点に制御信号を印加し、前記デバイスを制御する手段と 、をむ、前記整流デバイス。 ３．前記整流デバイスが上面を有し、前記第１および第２導電性接点が上方へ 前記デバイス上面まで延びでいる、請求項１に記載の整流デバイス。 ４．前記アノードが、 ａ）前記デバイスを３極管機能を行うようにバイアスするための導体と、 ｂ）前記電子源から放出された電子により励起された時に、前記アノードを発 光させるための蛍光体と、 を含む、請求項２に記載の整流デバイス。 ５．前記整流デバイスが上面を有し、前記第３導電性接点が上方へ前記デバイ ス上面まで延びでいる、請求項２に記載の整流デバイス。 ６．前記第３平面が、前記第１平面と第２平面との間に位置する、請求項２に 記載の整流デバイス。 ７．前記電界放出電子エミッタが、前記アノードに向けて配置された放出エッ ジを有し、前記制御電極が、前記アノードに向けて配置された制御電極エッジを 有し、前記第２所定横方向距離が前記第１所定横方向距離に等しく、前記放出エ ッジが前記制御電極エッジとアラインされている、請求項２に記載の整流デバイ ス。 ８．前記アノードが導体を含み、前記デバイスが２極管機能を行うようにバイ アスされうる、請求項１に記載の整流デバイス。 ９．前記アノードが蛍光体を含み、前記デバイスが２極管機能を行うようにバ イアスされ、前記アノードが発光するように励起されうる、請求項１に記載の整 流デバイス。 １０．前記アノードが、該アノードを発光させるための蛍光体を含む、請求項 ２に記載の整流デバイス。 １１．冷陰極電界放出電子源を用いる２極デバイスであって、 ａ）アノード接点のための凹部が存在する基板上部主表面を有する絶縁基板と 、 ｂ）前記凹部を実質的に満たす第１アノード導体であって、該第１アノード導 体が、前記基板上部主表面と実質的に同一平面をなすアノード導体上面を有して 前記アノード接点を形成する、前記第１アノード導体と、 ｃ）前記アノード接点上に選択的に配置されてアノードスタッドを形成する第 ２導体であって、該アノードスタッドが所定のスタッド厚さおよびスタッド上面 を有する、前記第２導体と、 ｄ）前記絶縁基板を被覆する第２絶縁体層であって、前記スタッド上面と実質 的に同一平面をなす第２絶縁体表面を有する前記第２絶縁体層と、 ｅ）前記第２絶縁体表面上に選択的に配置されてパターン形成された導電性エ ミッタ層であって、該導電性エミッタ層がエミッタエッジを有し、かつ該エミッ タエッジから間隔をあけたエミッタ接点部分を有する、前記導電性エミッタ層と 、 ｆ）前記導電性エミッタ層を選択的に被覆し、第３絶縁体上面を有する第３絶 縁体層と、 ｇ）側壁を有し、かつ前記第３絶縁体上面から下方へ、前記第３絶縁体と、前 記導電性エミッタ層と、前記第２絶縁層と、を貫通して前記アノード導体上面ま で延びるトレンチであって、該トレンチの前記側壁が前記放出エッジと垂直方向 にアラインされている、前記トレンチと、 ｈ）前記トレンチ内に配置され、前記トレンチ側壁から所定の横方向間隙によ り間隔をあけられたアノードであって、該アノードが前記アノード接点から垂直 に上方へ、前記放出エッジより低い高さまで延びる前記アノードと、 ｊ）前記アノードスタッド上面と、前記エミッタ接点部分と、を選択的に且つ 別個に被覆する第３金属導体であって、前記第３絶縁層を貫通して上方へ延び、 前記第３絶縁体上面と実質的に同一平面をなす別個の導電性のエミッタ接点とア ノード接点とを与える、前記第３金属導体と、 を含み、前記アノードが前記エミッタに対して正にバイアスされることにより２ 極管機能を行う、前記２極デバイス。 １２．セルのマトリックスアレイをなす、冷陰極電界放出電子源を用いるタイ プの３極デバイスであって、それぞれのセルが、 ａ）アノード接点のための凹部が存在する基板上部主表面を有する絶縁基板と 、 ｂ）前記凹部を実質的に満たす第１金属アノード導体であって、該第１金属ア ノード導体が、前記基板上部主表面と実質的に同一平面をなすアノード導体上面 を有して前記アノード接点を形成する、前記第１金属アノード導体と、 ｃ）前記絶縁基板上に選択的に配置され、所定の電極厚さと、電極上部主表面 と、制御電極エッジと、を有する制御電極を形成し、かつ前記アノード接点上に 選択的に配置されて、所定のスタッド厚さおよびスタッド上面を有するスタッド を形成する、第２金属導体と、 ｄ）前記電極上部主表面および前記絶縁基板を被覆する第２絶縁体層であって 、前記スタッド上面と実質的に同一平面をなす第２絶縁体表面を有する前記第２ 絶縁体層と、 ｅ）前記第２絶縁体表面上に選択的に配置されてパターン形成された導電性エ ミッタ層であって、該導電性エミッタ層が、前記制御電極エッジと垂直方向にお いてアラインされた放出エッジを有し、かつ前記放出エッジから間隔をあけたエ ミッタ接点部分を有する、前記導電性エミッタ層と、 ｆ）前記エミッタ層を選択的に被覆し、第３絶縁体上面を有する第３絶縁体層 と、 ｇ）側壁を有し、かつ前記第３絶縁体上面から下方へ、前記第３絶縁体と、前 記導電性エミッタ層と、前記第２絶縁層と、前記制御電極層と、を貫通して前記 アノード導体上面まで延びるトレンチであって、該トレンチの前記側壁が、前記 放出エッジと、かつ前記制御電極エッジと、に垂直方向にアラインされている、 前記トレンチと、 ｈ）前記トレンチ内に配置され、前記トレンチ側壁から所定の横方向間隙によ り間隔をあけられたアノードであって、該アノードが前記アノード接点から垂直 に上方へ、前記制御電極エッジより高く、かつ前記放出エッジより低い高さまで 延びる前記アノードと、 ｊ）前記アノードスタッド上面と、前記エミッタ接点部分と、前記制御電極と 、を選択的に且つ別個に被覆する第３導体であって、前記第３絶縁層を貫通して 上方へ延び、前記第３絶縁体上面と実質的に同一平面をなす別個の導電性のエミ ッタ接点と、制御電極接点と、アノード接点と、を与える、前記第３導体と、 を含み、前記アノードが前記エミッタに対して正にバイアスされ、前記制御電極 に可変電圧が印加されることにより３極管機能を行う、前記３極デバイス。 １３．前記アノードが導体を含み、それにより前記デバイスが２極管として機 能しうる、請求項１１に記載の２極デバイス。 １４．前記アノードが蛍光体を含み、前記デバイスが２極管として機能するこ とができ、前記蛍光体が発光するように励起されうる、請求項１１に記載の２極 デバイス。 １５．前記アノードが導体を含み、前記デバイスが前記制御電極に印加される 信号により制御される３極管として機能しうる、請求項１２に記載の３極デバイ ス。 １６．前記アノードが蛍光体を含み、前記デバイスが３極管として機能するこ とができ、前記蛍光体が発光するように励起されることができ、前記制御電極に 印加される信号により制御される、請求項１２に記載の３極デバイス。 １７．ａ）前記第１および第２導電性接点に接続された、外部電気接続のため の接点パッドと、 ｂ）該接点パッドを除外した前記セルの上面を選択的に被覆する、絶縁体のパ ッシベーション層と、 をさらに含む、請求項１に記載のデバイス。 １８．前記整流デバイスが上面を有し、 ａ）前記第１、第２、および第３導電性接点に接続された、外部電気接続のた めの接点パッドと、 ｂ）該接点パッドを除外した前記セルの上面を選択的に被覆する、絶縁体のパ ッシベーション層と、 をさらに含む、請求項２に記載のデバイス。 １９．ａ）前記エミッタ接点およびアノード接点に接続された、外部電気接続 のための接点パッドと、 ｂ）該接点パッドを除外した前記セルの上面を選択的に被覆する、絶縁体のパ ッシベーション層と、 をさらに含む、請求項１１に記載のデバイス。 ２０．ａ）前記エミッタ接点と、アノード接点と、制御電極接点と、に接続さ れた、外部電気接続のための接点パッドと、 ｂ）該接点パッドを除外した前記セルの上面を選択的に被覆する、絶縁体のパ ッシベーション層と、 をさらに含む、請求項１２に記載のデバイス。 ２１．前記電界放出電子エミッタの厚さがわずか数百オングストロームである 、請求項１に記載のデバイス。 ２２．前記電界放出電子エミッタの厚さが１００ないし３００オングストロー ムである、請求項１に記載のデバイス。 ２３．前記第１所定横方向距離が０．１マイクロメートルと０．５マイクロメ ートルとの間にある、請求項１に記載のデバイス。 ２４．前記第１所定横方向距離および前記第２所定横方向距離がそれぞれ０． １マイクロメートルと０．５マイクロメートルとの間にある、請求項１に記載の デバイス。 ２５．前記蛍光体が、ＺｎＯ：Ｚｎ、ＳｎＯ₂：Ｅｕ、ＺｎＧａ₂Ｏ₄：Ｍｎ、 Ｌａ₂Ｏ₂Ｓ：Ｔｂ、Ｙ₂Ｏ₂Ｓ：Ｅｕ、ＬａＯＢｒ：Ｔｂ、ＺｎＳ：Ｚｎ＋Ｉｎ₂ Ｏ₃、ＺｎＳ：Ｃｕ，Ａｌ＋Ｉｎ₂Ｏ₃、（ＺｎＣｄ）Ｓ：Ａｇ＋Ｉｎ₂Ｏ₃、およ びＺｎＳ：Ｍｎ＋Ｉｎ₂Ｏ₃から成るリストから選択された材 料を含む、請求項８に記載のデバイス。 ２６．前記蛍光体が、ＺｎＯ：Ｚｎ、ＳｎＯ₂：Ｅｕ、ＺｎＧａ₂Ｏ₄：Ｍｎ、 Ｌａ₂Ｏ₂Ｓ：Ｔｂ、Ｙ₂Ｏ₂Ｓ：Ｅｕ、ＬａＯＢｒ：Ｔｂ、ＺｎＳ：Ｚｎ＋Ｉｎ₂ Ｏ₃、ＺｎＳ：Ｃｕ，Ａｌ＋Ｉｎ₂Ｏ₃、（ＺｎＣｄ）Ｓ：Ａｇ＋Ｉｎ₂Ｏ₃、およ びＺｎＳ：Ｍｎ＋Ｉｎ₂Ｏ₃から成るリストから選択された材料を含む、請求項１ ０に記載のデバイス。 ２７．前記蛍光体が、異なる色のカソードルミネセンスを有することを特徴と する複数の蛍光体材料を含む、請求項８に記載のデバイス。 ２８．前記蛍光体が、異なる色のカソードルミネセンスを有することを特徴と する複数の蛍光体材料を含む、請求項１０に記載のデバイス。 ２９．前記蛍光体が、スペクトルの赤、緑、および青の部分のカソードルミネ センスをそれぞれ有することを特徴とする３つの蛍光体材料を含む、請求項８に 記載のデバイス。 ３０．前記蛍光体が、スペクトルの赤、緑、および青の部分のカソードルミネ センスをそれぞれ有することを特徴とする３つの蛍光体材料を含む、請求項１０ に記載のデバイス。 ３１．前記基板と、アノード接点層と、電子エミッタと、第１絶縁層と、アノ ードと、第１および第２導電性接点と、がそれぞれさらに実質的に透明な材料を 含み、それにより前記デバイス全体が透明にされている、請求項１に記載のデバ イス。 ３２．前記導電性制御電極と、第２絶縁層と、第３導電性接点と、がそれぞれ さらに前記デバイス全体を透明するための実質的に透明な材料を含む、請求項２ に記載のデバイス。 ３３．それぞれが請求項１に記載の電界放出デバイスである該電界放出デバイ スの集積アレイであって、前記デバイスが、セル毎に少なくとも１つのエミッタ および少なくとも１つのアノードを含むセルとして配置され、該セルが第１およ び第２方向に沿って配置され、前記少なくとも１つのアノードが前記第１方向に 沿って相互接続され、前記少なくとも１つのエミッタが前記第２方向に沿って相 互接続されている、前記電界放出デバイスの集積アレイ。 ３４．それぞれが請求項２に記載の電界放出デバイスである該電界放出デバイ スの集積アレイであって、前記デバイスが、セル毎に少なくとも１つのエミッタ および少なくとも１つのアノードを含むセルとして配置され、該セルが第１およ び第２方向に沿って配置され、前記少なくとも１つのアノードが前記第１方向に 沿って相互接続され、前記少なくとも１つのエミッタが前記第２方向に沿って相 互接続されている、前記電界放出デバイスの集積アレイ。 ３５．それぞれが第２方向を有する２つのエミッタエッジが、それぞれのアノ ードへ電子電流を放出するように配置されている、請求項３３に記載の電界放出 デバイスの集積アレイ。 ３６．それぞれが第２方向を有する２つのエミッタエッジが、それぞれのアノ ードへ電子電流を放出するように配置されている、請求項３４に記載の電界放出 デバイスの集積アレイ。 ３７．それぞれのセルがさらに３つの独立アノードを含み、それぞれの該独立 アノードがさらに、赤、緑、および青の色の１つを有するカソードルミネセンス を特徴とする蛍光体を含む、請求項３３に記載の電界放出デバイスの集積アレイ 。 ３８．それぞれのセルがさらに３つの独立アノードを含み、それぞれの該独立 アノードがさらに、赤、緑、および青の色の１つを有するカソードルミネセンス を特徴とする蛍光体を含む、請求項３４に記載の電界放出デバイスの集積アレイ 。 ３９．（ａ）基板を配設するステップと、 （ｂ）前記基板上に所定の厚さを有する第１絶縁層を配置するステップと、 （ｃ）前記基板の上面に対して厚さがわずか数百オングストロームの第１導電層 を配置し、該第１導電層が前記基板の上面に平行に広がるようにし、該第１導電 層がエミッタ平面を画定する底面を有するようにする、第１導電層配置ステップ と、 （ｄ）前記第１絶縁層を貫通し且つ前記第１導電層を貫通する開口を配設し、そ れにより前記第１導電層のエッジを形成する開口配設ステップと、 （ｅ）ステップ（ｄ）において配設された前記開口の壁上のみに所定の厚さの共 形材料層を配置するステップと、 （ｆ）前記開口に部分的に蛍光体層を充填するステップであって、前記共形層が 該蛍光体層を前記第１導電層の前記エッジから間隔あけするようにし、前記共形 層の所定の厚さを、前記第１導電層の前記エッジと、前記蛍光体層と、の間の所 望の空間距離に等しくし、前記蛍光体層の厚さをステップ（ｂ）において配置さ れた前記第１絶縁層の前記所定の厚さより小さくし、それにより前記蛍光体層の 上面が前記エミッタ平面の下方にあるようにする、前記蛍光体層充填ステップと 、 （ｇ）前記第１導電層と前記蛍光体層とへバイアス電圧を印加する手段を配設す るステップであって、印加されるべき前記バイアス電圧が、前記第１導電層の前 記エッジから前記蛍光体層へ電子の冷陰極放出電流を生ぜしめるために十分であ る、前記バイアス電圧印加手段配設ステップと、 を含む、電界放出デバイスの製造方法。 ４０．前記第１導電層と前記蛍光体層との間から、前記共形層を除去するステ ップをさらに含む、請求項３９に記載の電界放出デバイスの製造方法。 ４１．前記基板を配設するステップ（ａ）が、導電性基板を配設するステップ を含む、請求項３９に記載の電界放出デバイスの製造方法。 ４２．前記バイアス電圧印加手段配設ステップ（ｇ）が、バイアス電圧を前記 導電性基板に印加する手段を配設するステップを含む、請求項４１に記載の電界 放出デバイスの製造方法。 ４３．前記基板を配設するステップ（ａ）が、 絶縁基板を配設するステップと、 該絶縁基板上に第２導電層を配置するステップと、 をさらに含む、請求項３９に記載の電界放出デバイスの製造方法。 ４４．前記バイアス電圧印加手段配設ステップ（ｇ）が、バイアス電圧を前記 第２導電層に印加する手段を配設するステップを含む、請求項４３に記載の電界 放出デバイスの製造方法。 ４５．前記第２導電層配置ステップが、埋込み形導電性アノードを形成するよ うに前記第２導電層をパターン形成するステップをさらに含む、請求項４３に記 載の電界放出デバイスの製造方法。 ４６．前記絶縁基板をパターン形成し且つ該絶縁基板を選択的にエッチングし て、前記第２導電層のための開口を形成するステップと、 前記絶縁基板内の前記エッチングされた開口内に前記第２導電層を配置して、 埋込み形導電性アノード層を作るステップと、 をさらに含む、請求項４３に記載の電界放出デバイスの製造方法。 ４７．前記第１導電層から間隔をあけて第３導電層を配置するステップと、 該第３導電層に電気信号を印加する手段を配設するステップであって、印加さ れるべき前記電気信号が前記電子電流を制御するために十分である、前記電気信 号印加手段配設ステップと、 をさらに含む、請求項３９に記載の電界放出デバイスの製造方法。 ４８．前記第３導電層が前記第１絶縁層配置ステップ（ｂ）以前に配置される 、請求項４７に記載の電界放出デバイスの製造方法。 ４９．前記第１導電層上に第２絶縁層を配置するステップであって、前記第３ 導電層配置ステップが前記第１導電層配置ステップ（ｃ）以後におこなわれる、 前記第２絶縁層配置ステップ、 をさらに含む、請求項４７に記載の電界放出デバイスの製造方法。 ５０．前記第１絶縁層配置ステップ（ｂ）以前に前記第１導電層から間隔をあ けて第３導電層を配置するステップと、 前記第１導電層上に第２絶縁層を配置するステップと、 該第２絶縁層上に第４導電層を配置するステップであって、 前記第２絶縁層および前記第４導電層の双方が、前記第１導電層配置ステッ プ（ｃ）以後に配置される、 前記第４導電層配置ステップと、 前記第３導電層と、前記第４導電層と、に電気信号を印加する手段を配設する ステップであって、印加されるべき前記電気信号のそれぞれが前記電子電流を制 御するために十分である、前記電気信号印加手段配設ステップと、 をさらに含む、請求項３９に記載の電界放出デバイスの製造方法。 ５１．前記電気信号印加手段配設ステップが、前記第３および第４導電層をい っしょに単一制御電極として機能させるために、前記第３および第４導電層の双 方に電気的に共通な電気信号を印加する手段を配設するステップを含む、請求項 ５０に記載の電界放出デバイスの製造方法。 ５２．（ａ）絶縁基板を配設するステップと、 （ｂ）前記絶縁基板上に透明な第１導電層を配置するステップと、 （ｃ）前記基板上に所定の厚さを有する第１絶縁層を配置するステップと、 （ｄ）前記基板の上面に対して厚さがわずか数百オングストロームの第２導電層 を配置し、該第２導電層が前記基板の上面に平行に広がるようにする第２導電層 配置ステップと、 （ｅ）前記第１絶縁層を貫通し且つ前記第２導電層を貫通する開口を配設し、そ れにより前記第２導電層のエッジを形成する開口配設ステップと、 （ｆ）ステップ（ｅ）において配設された前記開口の壁上のみに所定の厚さの共 形材料層を配置するステップと、 （ｇ）前記開口に少なくとも部分的に蛍光体層を充填するステップであって、前 記共形層が前記蛍光体層を前記第２導電層の前記エッジから間隔あけするように し、前記共形層の所定の厚さを、前記第１導電層の前記エッジと、前記蛍光体層 と、の間の所望の空間距離に等しくし、前記蛍光体層が、ステップ（ｃ）におい て配置された前記第１絶縁層の前記所定の厚さより小さい厚さを有するようにす る、前記蛍光体層充填ステップと、 （ｈ）前記第２導電層と前記蛍光体層とへバイアス電圧を印加する手段を配設す るステップであって、印加されるべき前記バイアス電圧が、前記第２導電層の前 記エッジから前記蛍光体層へ電子の冷陰極放出電流を生ぜしめるために十分であ る、前記バイアス電圧印加手段配設ステップと、 を含む、電界放出デバイスの製造方法。 ５３．前記絶縁基板配設ステップ（ａ）が、実質的に透明な基板を配置するス テップを含み、 該第１導電層配置ステップ（ｂ）が、該第１導電層をパターン形成して埋込 み形透明アノードを形成するステップをさらに含む、 請求項５２に記載の電界放出デバイスの製造方法。 ５４．前記第２導電層から間隔をあけて透明な第３導電層を配置するステップ と、 該第３導電層に電気信号を印加する手段を配設するステップであって、印加さ れるべき前記電気信号が前記電子電流を制御するために十分である、前記電気信 号印加手段配設ステップと、 をさらに含む、請求項５２に記載の電界放出デバイスの製造方法。 ５５．第２絶縁層を前記第２導電層に平行に配置するステップと、 第４導電層が前記第２導電層から介在する絶縁層により間隔をあけられている ように前記第４導電層を配置するステップと、 前記開口配設ステップ（ｅ）を行うと同時に、前記第２絶縁層を貫通し且つ前 記第４導電層を貫通して前記開口を配設するステップであって、それにより前記 第４導電層のエッジを形成する前記開口を配設するステップと、 前記第４導電層に電気信号を印加する手段を配設するステップであって、印加 されるべき前記電気信号が前記電子電流を制御するために十分である、前記電気 信号印加手段配設ステップと、 をさらに含む、請求項５３に記載の電界放出デバイスの製造方法。 ５６．（ａ）平坦な基板を配設するステップと、 （ｂ）該基板上に絶縁体の層を配置して、上面を有する第１絶縁層を形成するス テップと、 （ｃ）該第１絶縁層をパターン形成し且つ該第１絶縁層をエッチングして、導電 性材料のための第１開口を形成するステップと、 （ｄ）該第１開口内に前記導電性材料を配置して、埋込み形導電性アノード接点 層を形成するステップと、 （ｅ）前記第１絶縁層の前記上面上に選択的に、かつ前記埋込み形導電性アノー ド接点層から間隔をあけて、導電層を配置して制御電極層を形成するステップと 、 （ｆ）前記制御電極層上に絶縁体の層を配置して第２絶縁層を形成するステップ と、 （ｇ）前記第２絶縁層上に厚さがわずか数百オングストロームの導電層を配置し て薄いエミッタ層を形成するステップと、 （ｈ）前記薄いエミッタ層上に第３絶縁層を配置するステップと、 （ｉ）前記第３絶縁層と、前記薄いエミッタ層と、前記第２絶縁層と、前記制御 電極層と、を貫通する開口を配設し、それにより前記埋込み形アノード接点層の 上面までの開口を配設すると同時に前記薄いエミッタ層のエミッタエッジと、前 記制御電極層の制御電極エッジと、を形成する開口配設ステップと、 （ｊ）前記開口の壁上のみに、スペーサを形成するための所定の厚さを有する共 形材料層を配置するステップと、 （ｋ）ステップ（ｉ）において配設された前記開口内の前記埋込み形アノード接 点層上に蛍光体層を、前記埋込み形アノード層の上面から前記薄いエミッタ層の 底面までの距離より小さい所定の厚さで配置するステップと、 （ｌ）前記エミッタエッジと前記蛍光体層との間から、前記共形層を除去するス テップと、 （ｍ）前記エミッタ層と前記埋込み形アノード接点層とへバイアス電圧を印加す る手段を配設するステップであって、印加されるべき前記バイアス電圧が、前記 エミッタエッジから前記蛍光体層へ電子の冷陰極放出電流を生ぜしめるために十 分である、前記バイアス電圧印加手段配設ステップと、 （ｎ）前記制御電極層に信号電圧を印加する手段を配設するステップであって、 前記信号電圧が前記電子電流を制御するために十分である、前記信号電圧印加手 段配設ステップと、 を含む、電界放出デバイスの製造方法。 ５７．（ｏ）前記第３絶縁層上に導電層を配置して第２制御電極層を形成する ステップと、 （ｐ）前記開口配設ステップ（ｉ）を行うと同時に、前記第２制御電極層を貫通 して開口を配設するステップであって、 前記ステップ（ｏ）および（ｐ）が前記エミッタエッジの上方にアラインさ れた第２制御電極エッジを有する第２制御電極を形成するために行われる、前記 第２制御電極層を貫通して開口を配設する前記ステップと、 （ｑ）前記第２制御電極層に前記電子電流を制御するために十分な信号電圧を印 加する手段を配設するステップと、 をさらに含む、請求項５６に記載の電界放出デバイスの製造方法。 ５８．前記共形層配置ステップ（ｊ）が、 前記開口内に共形層を堆積するステップと、 前記共形コーティングが前記開口の前記壁上にのみ残って前記所定の厚さを有 するまで、前記共形コーティングに方向性エッチングを行うステップと、 をさらに含む、請求項５６に記載の電界放出デバイスの製造方法。 ５９．前記蛍光体層配置ステップ（ｋ）が、ＺｎＯ：Ｚｎ、ＳｎＯ₂：Ｅｕ、 ＺｎＧａ₂Ｏ₄：Ｍｎ、Ｌａ₂Ｏ₂Ｓ：Ｔｂ、Ｙ₂Ｏ₂Ｓ：Ｅｕ、ＬａＯＢｒ：Ｔｂ、 ＺｎＳ：Ｚｎ＋Ｉｎ₂Ｏ₃、ＺｎＳ：Ｃｕ，Ａｌ＋Ｉｎ₂Ｏ₃、（ＺｎＣｄ）Ｓ：Ａ ｇ＋Ｉｎ₂Ｏ₃、およびＺｎＳ：Ｍｎ＋Ｉｎ₂Ｏ₃から成るリストから選択された蛍 光体材料を堆積するステップを含む、請求項５６に記載の電界放出デバイスの製 造方法。 ６０．（ａ）絶縁基板を配設するステップと、 （ｂ）前記絶縁基板上に透明な第１導電層を配置するステップと、 （ｃ）前記第１導電層から間隔をあけて透明な第２導電層を配置するステップと 、 （ｄ）前記第１導電層上に所定の厚さを有する第１絶縁層を配置するステップと 、 （ｅ）前記基板の上面に対して厚さがわずか数百オングストロームの第３導電層 を配置し、該第３導電層が前記基板の上面に平行に広がるようにする第３導電層 配置ステップと、 （ｆ）前記第３導電層上に第２絶縁層を配置するステップと、 （ｇ）前記第２絶縁層上に透明な第４導電層を配置するステップと、 （ｈ）前記第１絶縁層を貫通し且つ前記第３導電層を貫通する開口を配設し、そ れにより前記第３導電層のエッジを形成する開口配設ステップと、 （ｉ）ステップ（ｈ）において配設された前記開口の壁上のみに所定の厚さの共 形材料層を配置するステップと、 （ｊ）前記開口に部分的に蛍光体層を充填するステップであって、前記共形層が 前記蛍光体層を前記第２導電層の前記エッジから間隔あけするようにし、前記共 形層の所定の厚さを、前記第１導電層の前記エッジと、前記蛍光体層と、の間の 所望の空間距離に等しくし、前記蛍光体層が、ステップ（ｄ）において配置され た前記第１絶縁層の前記所定の厚さより小さい厚さを有するようにする、前記蛍 光体層充填ステップと、 （ｋ）前記第３導電層と前記蛍光体層とへバイアス電圧を印加する手段を配設す るステップであって、印加されるべき前記バイアス電圧が、前記第３導電層の前 記エッジから前記蛍光体層へ電子の冷陰極放出電流を生ぜしめるために十分であ る、前記バイアス電圧印加手段配設ステップと、 （ｌ）前記第２導電層と前記第４導電層とへ電気信号を印加する手段を配設する ステップであって、印加されるべきそれぞれの前記電気信号が前記電子電流を制 御するために十分である、前記電気信号印加手段配設ステップと、 を含む、電界放出デバイスの製造方法。 ６１．第１平面を画定する基板上面を有する基板と、前記第１平面から間隔を あけた第２平面上に配置された冷陰極電界放出電子エミッタと、前記第１平面と 第２平面との間に配置された第１絶縁層と、第１所定横方向距離だけ前記電子エ ミッタから間隔をあけたアノードと、前記電子エミッタに接続され、カソード接 点をなす第１導電性接点と、前記第１導電性接点から間隔をあけ、前記アノード に接続された第２導電性接点であって、これにより前記デバイスがバイアス電圧 を印加される前記第２導電性接点と、前記バイアス電圧を印加する手段と、を有 する整流デバイスであって、 上部主表面および下部主表面を有する埋込み形アノード接点層であって、前記 上部主表面および下部主表面の一方が前記第１平面と接触して配置され、前記ア ノードが前記埋込み形アノード接点層から上方へ、前記第１平面と第２平面との 間の距離より小さい高さまで延びている、前記埋込み形アノード接点層を有する ことを特徴とする、 前記整流デバイス。 ６２．ａ）前記アノードから第２所定横方向距離だけ間隔をあけ、前記第１お よび第２平面から間隔をあけた第３平面内に配置された、導電性制御電極と、 ｂ）前記第２平面と第３平面との間に配置され、前記制御電極を前記電子エミ ッタから絶縁する第２絶縁層と、 ｃ）前記第１および第２導電性接点から間隔をあけ、前記制御電極に接続され た第３導電性接点と、 ｄ）前記第３導電性接点に制御信号を印加し、前記デバイスを３極装置として 制御する手段と、 を有することをさらに特徴とする、請求項６１に記載の整流デバイス。

───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＤＥ， ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，ＩＴ，Ｌ Ｕ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＵＡ(ＡＭ，ＡＺ，ＢＹ ，ＫＧ，ＫＺ，ＭＤ，ＲＵ，ＴＪ，ＴＭ)，ＡＵ，ＢＲ ，ＣＡ，ＣＮ，ＨＵ，ＪＰ，ＫＰ，ＫＲ，ＭＸ，ＮＯ， ＮＺ，ＰＬ，ＲＵ，ＳＧ，ＴＲ，ＵＡ，ＶＮ (72)発明者 ポッター，マイケル デイ. アメリカ合衆国05458 バーモント州，グ ランド アイル，イースト ショア ロー ド，ピー．オー．ボックス 174

Claims (1)

1. 【特許請求の範囲】 １．冷陰極電界放出電子源を用いるタイプの整流デバイスであって、 ａ）第１平面を画定する基板上面を有する基板と、 ｂ）上部主表面および下部主表面を有する埋込み形アノード接点層であって、 前記上部主表面および下部主表面の一方が前記第１平面と接触して配置されてい る前記埋込み形アノード接点層と、 ｃ）前記第１平面から間隔をあけた第２平面上に配置された電界放出電子エミ ッタと、 ｄ）前記第１平面と第２平面との間に配置された第１絶縁層であって、前記埋 込み形アノード接点層を前記電子エミッタから絶縁する前記第１絶縁層と、 ｅ）第１所定横方向距離だけ前記電子エミッタから間隔をあけたアノードであ って、前記埋込み形アノード接点層から上方へ、前記第１平面と第２平面との間 の距離より小さい高さまで延びている前記アノードと、 ｆ）前記電子エミッタに接続され、カソード接点をなす第１導電性接点と、 ｇ）前記第１導電性接点から間隔をあけ、前記埋込み形アノード接点層に接続 され、アノード接点をなす第２導電性接点であって、これにより前記デバイスが バイアス電圧を印加される前記第２導電性接点と、 ｈ）前記バイアス電圧を印加する手段と、 を含む、前記整流デバイス。 ２．ｊ）前記アノードから第２所定横方向距離だけ間隔をあけ、前記第１およ び第２平面から間隔をあけた第３平面内に配置された、導電性制御電極と、 ｋ）前記第２平面と第３平面との間に配置され、前記制御電極を前記電子エミ ッタから絶縁する第２絶縁層と、 ｌ）前記第１および第２導電性接点から間隔をあけ、前記制御電極に接続され た第３導電性接点と、 ｍ）前記第３導電性接点に制御信号を印加し、それにより前記デバイスを３極 装置として制御する手段と、 をさらに含む、請求項１に記載の整流デバイス。 ３．前記整流デバイスが上面を有し、前記第１および第２導電性接点が上方へ 前記デバイス上面まで延びでいる、請求項１に記載の整流デバイス。 ４．前記整流デバイスが上面を有し、前記第３導電性接点が上方へ前記デバイ ス上面まで延びでいる、請求項２に記載の整流デバイス。 ５．前記第３平面が、前記第１平面と第２平面との間に位置する、請求項２に 記載の整流デバイス。 ６．前記電界放出電子エミッタが、前記アノードに向けて配置された放出エッ ジを有し、前記制御電極が、前記アノードに向けて配置された制御電極エッジを 有し、前記第２所定横方向距離が前記第１所定横方向距離に等しく、前記放出エ ッジが前記制御電極エッジとアラインされている、請求項２に記載の整流デバイ ス。 ７．前記アノードが導体を含み、前記デバイスが２極管機能を行うようにバイ アスされうる、請求項１に記載の整流デバイス。 ８．前記アノードが蛍光体を含み、前記デバイスが２極管機能を行うようにバ イアスされ、前記アノードが発光するように励起されうる、請求項１に記載の整 流デバイス。 ９．前記アノードが導体を含み、前記デバイスが３極管機能を行うようにバイ アスされうる、請求項２に記載の整流デバイス。 １０．前記アノードが蛍光体を含み、前記デバイスが３極管機能を行うように バイアスされ、前記アノードが発光するように励起されうる、請求項２に記載の 整流デバイス。 １１．冷陰極電界放出電子源を用いる２極デバイスであって、 ａ）アノード接点のための凹部が存在する基板上部主表面を有する絶縁基板と 、 ｂ）前記凹部を実質的に満たす第１アノード導体であって、該第１アノード導 体が、前記基板上部主表面と実質的に同一平面をなすアノード導体上面を有して 前記アノード接点を形成する、前記第１アノード導体と、 ｃ）前記アノード接点上に選択的に配置されてアノードスタッドを形成する第 ２導体であって、該アノードスタッドが所定のスタッド厚さおよびスタッド上面 を有する、前記第２導体と、 ｄ）前記絶縁基板を被覆する第２絶縁体層であって、前記スタッド上面と実質 的に同一平面をなす第２絶縁体表面を有する前記第２絶縁体層と、 ｅ）前記第２絶縁体表面上に選択的に配置されてパターン形成された導電性エ ミッタ層であって、該導電性エミッタ層がエミッタエッジを有し、かつ該エミッ タエッジから間隔をあけたエミッタ接点部分を有する、前記導電性エミッタ層と 、 ｆ）前記導電性エミッタ層を選択的に被覆し、第３絶縁体上面を有する第３絶 縁体層と、 ｇ）側壁を有し、かつ前記第３絶縁体上面から下方へ、前記第３絶縁体と、前 記導電性エミッタ層と、前記第２絶縁層と、を貫通して前記アノード導体上面ま で延びるトレンチであって、該トレンチの前記側壁が前記放出エッジと垂直方向 にアラインされている、前記トレンチと、 ｈ）前記トレンチ内に配置され、前記トレンチ側壁から所定の横方向間隙によ り間隔をあけられたアノードであって、該アノードが前記アノード接点から垂直 に上方へ、前記放出エッジより低い高さまで延びる前記アノードと、 ｊ）前記アノードスタッド上面と、前記エミッタ接点部分と、を選択的に且つ 別個に被覆する第３金属導体であって、前記第３絶縁層を貫通して上方へ延び、 前記第３絶縁体上面と実質的に同一平面をなす別個の導電性のエミッタ接点とア ノード接点とを与える、前記第３金属導体と、 を含み、前記アノードが前記エミッタに対して正にバイアスされることにより２ 極管機能を行う、前記２極デバイス。 １２．セルのマトリックスアレイをなす、冷陰極電界放出電子源を用いるタイ プの３極デバイスであって、それぞれのセルが、 ａ）アノード接点のための凹部が存在する基板上部主表面を有する絶縁基板と 、 ｂ）前記凹部を実質的に満たす第１金属アノード導体であって、該第１金属ア ノード導体が、前記基板上部主表面と実質的に同一平面をなすアノード導体上面 を有して前記アノード接点を形成する、前記第１金属アノード導体と、 ｃ）前記絶縁基板上に選択的に配置され、所定の電極厚さと、電極上部主表面 と、制御電極エッジと、を有する制御電極を形成し、かつ前記アノード接点上に 選択的に配置されて、所定のスタッド厚さおよびスタッド上面を有するスタッド を形成する、第２金属導体と、 ｄ）前記電極上部主表面および前記絶縁基板を被覆する第２絶縁体層であって 、前記スタッド上面と実質的に同一平面をなす第２絶縁体表面を有する前記第２ 絶縁体層と、 ｅ）前記第２絶縁体表面上に選択的に配置されてパターン形成された導電性エ ミッタ層であって、該導電性エミッタ層が、前記制御電極エッジと垂直方向にお いてアラインされた放出エッジを有し、かつ該放出エッジから間隔をあけたエミ ッタ接点部分を有する、前記導電性エミッタ層と、 ｆ）前記エミッタ層を選択的に被覆し、第３絶縁体上面を有する第３絶縁体層 と、 ｇ）側壁を有し、かつ前記第３絶縁体上面から下方へ、前記第３絶縁体と、前 記導電性エミッタ層と、前記第２絶縁層と、前記制御電極層と、を貫通して前記 アノード導体上面まで延びるトレンチであって、該トレンチの前記側壁が、前記 放出エッジと、かつ前記制御電極エッジと、に垂直方向にアラインされている、 前記トレンチと、 ｈ）前記トレンチ内に配置され、前記トレンチ側壁から所定の横方向間隙によ り間隔をあけられたアノードであって、該アノードが前記アノード接点から垂直 に上方へ、前記制御電極エッジより高く、かつ前記放出エッジより低い高さまで 延びる前記アノードと、 ｊ）前記アノードスタッド上面と、前記エミッタ接点部分と、前記制御電極と 、を選択的に且つ別個に被覆する第３導体であって、前記第３絶縁層を貫通して 上方へ延び、前記第３絶縁体上面と実質的に同一平面をなす別個の導電性のエミ ッタ接点と、制御電極接点と、アノード接点と、を与える、前記第３導体と、 を含み、前記アノードが前記エミッタに対して正にバイアスされ、前記制御電極 に可変電圧が印加されることにより３極管機能を行う、前記３極デバイス。 １３．前記アノードが導体を含み、それにより前記デバイスが２極管として機 能しうる、請求項１１に記載の２極デバイス。 １４．前記アノードが蛍光体を含み、前記デバイスが２極管として機能するこ とができ、前記蛍光体が発光するように励起されうる、請求項１１に記載の２極 デバイス。 １５．前記アノードが導体を含み、前記デバイスが前記制御電極に印加される 信号により制御される３極管として機能しうる、請求項１２に記載の３極デバイ ス。 １６．前記アノードが蛍光体を含み、前記デバイスが３極管として機能するこ とができ、前記蛍光体が発光するように励起されることができ、前記制御電極に 印加される信号により制御される、請求項１２に記載の３極デバイス。 １７．ａ）前記第１および第２導電性接点に接続された、外部電気接続のため の接点パッドと、 ｂ）該接点パッドを除外した前記セルの上面を選択的に被覆する、絶縁体のパ ッシベーション層と、 をさらに含む、請求項１に記載のデバイス。 １８．ａ）前記第１、第２、および第３導電性接点に接続された、外部電気接 続のための接点パッドと、 ｂ）該接点パッドを除外した前記セルの上面を選択的に被覆する、絶縁体のパ ッシベーション層と、 をさらに含む、請求項２に記載のデバイス。 １９．ａ）前記エミッタ接点およびアノード接点に接続された、外部電気接続 のための接点パッドと、 ｂ）該接点パッドを除外した前記セルの上面を選択的に被覆する、絶縁体のパ ッシベーション層と、 をさらに含む、請求項１１に記載のデバイス。 ２０．ａ）前記エミッタ接点と、アノード接点と、制御電極接点と、に接続さ れた、外部電気接続のための接点パッドと、 ｂ）該接点パッドを除外した前記セルの上面を選択的に被覆する、絶縁体のパ ッシベーション層と、 をさらに含む、請求項１２に記載のデバイス。 ２１．前記電界放出電子エミッタの厚さがわずか数百オングストロームである 、請求項１に記載のデバイス。 ２２．前記電界放出電子エミッタの厚さが１００ないし３００オングストロー ムである、請求項１に記載のデバイス。 ２３．前記第１所定横方向距離が０．１マイクロメートルと０．５マイクロメ ートルとの間にある、請求項１に記載のデバイス。 ２４．前記第１所定横方向距離および前記第２所定横方向距離がそれぞれ０． １マイクロメートルと０．５マイクロメートルとの間にある、請求項２に記載の デバイス。 ２５．前記蛍光体が、ＺｎＯ：Ｚ、ＳｎＯ₂：Ｅｕ、ＺｎＧａ₂Ｏ₄：Ｍｎ、Ｌ ａ₂Ｏ₂Ｓ：Ｔｂ、Ｙ₂Ｏ₂Ｓ：Ｅｕ、ＬａＯＢｒ：Ｔｂ、ＺｎＳ：Ｚｎ＋Ｉｎ₂Ｏ₃ 、ＺｎＳ：Ｃｕ，Ａｌ＋Ｉｎ₂Ｏ₄、（ＺｎＣｄ）Ｓ：Ａｇ＋Ｉｎ₂Ｏ₃、およびＺ ｎＳ：Ｍｎ＋Ｉｎ₂Ｏ₃から成るリストから選択された材料を含む、請求項８に記 載のデバイス。 ２６．前記蛍光体が、ＺｎＯ：Ｚ、ＳｎＯ₂：Ｅｕ、ＺｎＧａ₂Ｏ₄：Ｍｎ、Ｌ ａ₂Ｏ₂Ｓ：Ｔｂ、Ｙ₂Ｏ₂Ｓ：Ｅｕ、ＬａＯＢｒ：Ｔｂ、ＺｎＳ：Ｚｎ＋Ｉｎ₂Ｏ₃ 、ＺｎＳ：Ｃｕ，Ａｌ＋Ｉｎ₂Ｏ₃、（ＺｎＣｄ）Ｓ：Ａｇ＋Ｉｎ₂Ｏ₃、およびＺ ｎＳ：Ｍｎ＋Ｉｎ₂Ｏ₃から成るリストから選択された材料を含む、請求項１０に 記載のデバイス。 ２７．前記蛍光体が、異なる色のカソードルミネセンスを有することを特徴と する複数の蛍光体材料を含む、請求項８に記載のデバイス。 ２８．前記蛍光体が、異なる色のカソードルミネセンスを有することを特徴と する複数の蛍光体材料を含む、請求項１０に記載のデバイス。 ２９．前記蛍光体が、スペクトルの赤、緑、および青の部分のカソードルミネ センスをそれぞれ有することを特徴とする３つの蛍光体材料を含む、請求項８に 記載のデバイス。 ３０．前記蛍光体が、スペクトルの赤、緑、および青の部分のカソードルミネ センスをそれぞれ有することを特徴とする３つの蛍光体材料を含む、請求項１０ に記載のデバイス。 ３１．前記基板と、アノード接点層と、電子エミッタと、第１絶縁層と、アノ ードと、第１および第２導電性接点と、がそれぞれさらに実質的に透明な材料を 含み、それにより前記デバイス全体が透明にされている、請求項１に記載のデバ イス。 ３２．前記導電性制御電極と、第２絶縁層と、第３導電性接点と、がそれぞれ さらに実質的に透明な材料を含み、それにより前記デバイス全体が透明にされて いる、請求項２に記載のデバイス。 ３３．それぞれが請求項１に記載の電界放出デバイスである該電界放出デバイ スの集積アレイであって、前記デバイスが、セル毎に少なくとも１つのエミッタ および少なくとも１つのアノードを含むセルとして配置され、該セルが第１およ び第２方向に沿って配置され、前記少なくとも１つのアノードが前記第１方向に 沿って相互接続され、前記少なくとも１つのエミッタが前記第２方向に沿って相 互接続されている、前記電界放出デバイスの集積アレイ。 ３４．それぞれが請求項２に記載の電界放出デバイスである該電界放出デバイ スの集積アレイであって、前記デバイスが、セル毎に少なくとも１つのエミッタ および少なくとも１つのアノードを含むセルとして配置され、該セルが第１およ び第２方向に沿って配置され、前記少なくとも１つのアノードが前記第１方向に 沿って相互接続され、前記少なくとも１つのエミッタが前記第２方向に沿って相 互接続されている、前記電界放出デバイスの集積アレイ。 ３５．それぞれが第２方向を有する２つのエミッタエッジが、それぞれのアノ ードへ電子電流を放出するように配置されている、請求項３３に記載の電界放出 デバイスの集積アレイ。 ３６．それぞれが第２方向を有する２つのエミッタエッジが、それぞれのアノ ードへ電子電流を放出するように配置されている、請求項３４に記載の電界放出 デバイスの集積アレイ。 ３７．それぞれのセルがさらに３つの独立アノードを含み、それぞれの該独立 アノードがさらに、赤、緑、および青から成るリストからの色を有するカソード ルミネセンスを特徴とする蛍光体を含む、請求項３３に記載の電界放出デバイス の集積アレイ。 ３８．それぞれのセルがさらに３つの独立アノードを含み、それぞれの該独立 アノードがさらに、赤、緑、および青から成るリストからの色を有するカソード ルミネセンスを特徴とする蛍光体を含む、請求項３４に記載の電界放出デバイス の集積アレイ。 ３９．（ａ）基板を配設するステップと、 （ｂ）前記基板上に所定の厚さを有する第１絶縁層を配置するステップと、 （ｃ）前記基板の上面に対して厚さがわずか数百オングストロームの第１導電層 を配置し、該第１導電層が前記基板の上面に平行に広がるようにする、第１導電 層配置ステップと、 （ｄ）前記第１絶縁層を貫通し且つ前記第１導電層を貫通する開口を配設し、そ れにより前記第１導電層のエッジを形成する開口配設ステップと、 （ｅ）ステップ（ｄ）において配設された前記開口の壁上のみに所定の厚さの共 形材料層を配置するステップと、 （ｆ）前記開口に少なくとも部分的に蛍光体層を充填するステップであって、前 記共形層が該蛍光体層を前記第１導電層の前記エッジから間隔あけするようにし 、前記共形層の所定の厚さを、前記第１導電層の前記エッジと、前記蛍光体層と 、の間の所望の空間距離に等しくし、前記蛍光体層の厚さをステップ（ｂ）にお いて配置された前記第１絶縁層の前記所定の厚さより小さくする、前記蛍光体層 充填ステップと、 （ｇ）前記第１導電層と前記蛍光体層とへバイアス電圧を印加する手段を配設す るステップであって、印加されるべき前記バイアス電圧が、前記第１導電層の前 記エッジから前記蛍光体層へ電子の冷陰極放出電流を生ぜしめるために十分であ る、前記バイアス電圧印加手段配設ステップと、 を含む、電界放出デバイスの製造方法。 ４０．前記第１導電層と前記蛍光体層との間から、前記共形層を除去するステ ップをさらに含む、請求項３９に記載の電界放出デバイスの製造方法。 ４１．前記基板を配設するステップ（ａ）が、導電性基板を配設するステップ を含む、請求項３９に記載の電界放出デバイスの製造方法。 ４２．前記バイアス電圧印加手段配設ステップ（ｇ）が、バイアス電圧を前記 導電性基板に印加する手段を配設するステップを含む、請求項４１に記載の電界 放出デバイスの製造方法。 ４３．前記基板を配設するステップ（ａ）が、 絶縁基板を配設するステップと、 該絶縁基板上に第２導電層を配置するステップと、 をさらに含む、請求項３９に記載の電界放出デバイスの製造方法。 ４４．前記バイアス電圧印加手段配設ステップ（ｇ）が、バイアス電圧を前記 第２導電層に印加する手段を配設するステップを含む、請求項４３に記載の電界 放出デバイスの製造方法。 ４５．前記第２導電層配置ステップが、埋込み形導電性アノードを形成するた めに前記第２導電層をパターン形成するステップをさらに含む、請求項４３に記 載の電界放出デバイスの製造方法。 ４６．前記絶縁基板をパターン形成し且つ該絶縁基板を選択的にエッチングし て、前記第２導電層のための開口を形成するステップと、 前記絶縁基板内の前記エッチングされた開口内に前記第２導電層を配置して、 埋込み形導電性アノード層を作るステップと、 をさらに含む、請求項４３に記載の電界放出デバイスの製造方法。 ４７．前記第１導電層から間隔をあけて第３導電層を配置するステップと、 該第３導電層に電気信号を印加する手段を配設するステップであって、印加さ れるべき前記電気信号が前記電子電流を制御するために十分である、前記電気信 号印加手段配設ステップと、 をさらに含む、請求項３９に記載の電界放出デバイスの製造方法。 ４８．前記第３導電層が前記第１絶縁層配置ステップ（ｂ）以前に配置される 、請求項４７に記載の電界放出デバイスの製造方法。 ４９．前記第１導電層上に第２絶縁層を配置するステップであって、前記第３ 導電層配置ステップが前記第１導電層配置ステップ（ｃ）以後におこなわれる、 前記第２絶縁層配置ステップ、 をさらに含む、請求項４７に記載の電界放出デバイスの製造方法。 ５０．前記第１絶縁層配置ステップ（ｂ）以前に前記第１導電層から間隔をあ けて第３導電層を配置するステップと、 前記第１導電層上に第２絶縁層を配置するステップと、 該第２絶縁層上に第４導電層を配置するステップであって、 前記第２絶縁層および前記第４導電層の双方が、前記第１導電層配置ステッ プ（ｃ）以後に配置される、 前記第４導電層配置ステップと、 前記第３導電層と、前記第４導電層と、に電気信号を印加する手段を配設する ステップであって、印加されるべき前記電気信号のそれぞれが前記電子電流を制 御するために十分である、前記電気信号印加手段配設ステップと、 をさらに含む、請求項３９に記載の電界放出デバイスの製造方法。 ５１．前記電気信号印加手段配設ステップが、前記第３および第４導電層をい っしょに単一制御電極として機能させるために、前記第３および第４導電層の双 方に電気的に共通な電気信号を印加する手段を配設するステップを含む、請求項 ５０に記載の電界放出デバイスの製造方法。 ５２．前記第４導電層配置ステップが、透明導電層を配置するステップを含む 、請求項５０に記載の電界放出デバイスの製造方法。 ５３．（ａ）絶縁基板を配設するステップと、 （ｂ）前記絶縁基板上に第１導電層を配置するステップと、 （ｃ）前記基板上に所定の厚さを有する第１絶縁層を配置するステップと、 （ｄ）前記基板の上面に対して厚さがわずか数百オングストロームの第２導電層 を配置し、該第２導電層が前記絶縁基板の上面に平行に広がるようにする第２導 電層配置ステップと、 （ｅ）前記第１絶縁層を貫通し且つ前記第２導電層を貫通する開口を配設し、そ れにより前記第２導電層のエッジを形成する開口配設ステップと、 （ｆ）ステップ（ｅ）において配設された前記開口の壁上のみに所定の厚さの共 形材料層を配置するステップと、 （ｇ）前記開口に少なくとも部分的に第３導電層を充填するステップであって、 該第３導電層が前記第１導電層と電気的接触を行うようにし、かつ前記共形層が 前記第３導電層を前記第２導電層の前記エッジから間隔あけするようにし、前記 共形層の所定の厚さを、前記第２導電層の前記エッジと、前記第３導電層と、の 間の所望の空間距離に等しくする、前記第３導電層充填ステップと、 （ｈ）前記第２導電層と前記第１導電層とへバイアス電圧を印加する手段を配設 するステップであって、印加されるべき前記バイアス電圧が、前記第２導電層の 前記エッジから前記第３導電層へ電子の冷陰極放出電流を生ぜしめるために十分 である、前記バイアス電圧印加手段配設ステップと、 を含む、電界放出デバイスの製造方法。 ５４．前記第２導電層と前記第３導電層との間から、前記共形層を除去するス テップをさらに含む、請求項５３に記載の電界放出デバイスの製造方法。 ５５．第２絶縁層を前記第２導電層に平行に配置するステップと、 第４導電層が前記第２導電層から介在する絶縁層により間隔をあけられている ように前記第４導電層を配置するステップと、 前記開口配設ステップ（ｅ）を行うと同時に、前記第２絶縁層を貫通し且つ前 記第４導電層を貫通して前記開口を配設し、それにより前記第４導電層のエッジ を形成する開口配設ステップと、 前記第４導電層に電気信号を印加する手段を配設するステップであって、印加 されるべき前記電気信号が前記電子電流を制御するために十分である、前記電気 信号印加手段配設ステップと、 をさらに含む、請求項５３に記載の電界放出デバイスの製造方法。 ５６．（ａ）平坦な基板を配設するステップと、 （ｂ）該基板上に絶縁体の層を配置して、上面を有する第１絶縁層を形成するス テップと、 （ｃ）該第１絶縁層をパターン形成し且つ該第１絶縁層をエッチングして、導電 性材料のための第１開口を形成するステップと、 （ｄ）該第１開口内に前記導電性材料を配置して、埋込み形導電性アノード接点 層を形成するステップと、 （ｅ）前記第１絶縁層の前記上面上に選択的に、かつ前記埋込み形導電性アノー ド接点層から間隔をあけて、導電層を配置して制御電極層を形成するステップと 、 （ｆ）前記制御電極層上に絶縁体の層を配置して第２絶縁層を形成するステップ と、 （ｇ）前記第２絶縁層上に厚さがわずか数百オングストロームの導電層を配置し て薄いエミッタ層を形成するステップと、 （ｈ）前記薄いエミッタ層上に第３絶縁層を配置するステップと、 （ｉ）前記第３絶縁層と、前記薄いエミッタ層と、前記第２絶縁層と、前記制御 電極層と、を貫通する開口を配設し、それにより前記埋込み形アノード接点層の 上面までの開口を配設すると同時に前記薄いエミッタ層のエミッタエッジと、前 記制御電極層の制御電極エッジと、を形成する開口配設ステップと、 （ｊ）前記開口の壁上のみに、スペーサを形成するための所定の厚さを有する共 形材料層を配置するステップと、 （ｋ）ステップ（ｉ）において配設された前記開口内の前記埋込み形アノード接 点層上に蛍光体層を、前記埋込み形アノード層の上面から前記薄いエミッタ層の 底面までの距離より小さい所定の厚さで配置するステップと、 （ｌ）前記エミッタエッジと前記蛍光体層との間から、前記共形層を除去するス テップと、 （ｍ）前記エミッタ層と前記埋込み形アノード接点層とへバイアス電圧を印加す る手段を配設するステップであって、印加されるべき前記バイアス電圧が、前記 エミッタエッジから前記蛍光体層へ電子の冷陰極放出電流を生ぜしめるために十 分である、前記バイアス電圧印加手段配設ステップと、 （ｎ）前記制御電極層に信号電圧を印加する手段を配設するステップであって、 前記信号電圧が前記電子電流を制御するために十分である、前記信号電圧印加手 段配設ステップと、 を含む、電界放出デバイスの製造方法。 ５７．（ｏ）前記第３絶縁層上に導電層を配置して第２制御電極層を形成する ステップと、 （ｐ）前記開口配設ステップ（ｉ）を行うと同時に、前記第２制御電極層を貫通 して開口を配設するステップであって、 前記ステップ（ｏ）および（ｐ）が前記エミッタエッジの上方にアラインさ れた第２制御電極エッジを有する第２制御電極を形成するために行われる、 前記第２制御電極層を貫通して開口を配設する前記ステップと、 （ｑ）前記第２制御電極層に前記電子電流を制御するために十分な信号電圧を印 加する手段を配設するステップと、 をさらに含む、請求項５６に記載の電界放出デバイスの製造方法。 ５８．前記共形層配置ステップ（ｊ）が、 前記開口内に共形層を堆積するステップと、 前記共形コーティングが前記開口の前記壁上にのみ残って前記所定の厚さを有 するまで、前記共形コーティングに方向性エッチングを行うステップと、 をさらに含む、請求項５６に記載の電界放出デバイスの製造方法。