JPH1145880A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH1145880A JPH1145880A JP19884697A JP19884697A JPH1145880A JP H1145880 A JPH1145880 A JP H1145880A JP 19884697 A JP19884697 A JP 19884697A JP 19884697 A JP19884697 A JP 19884697A JP H1145880 A JPH1145880 A JP H1145880A
- Authority
- JP
- Japan
- Prior art keywords
- film
- reaction gas
- gas
- silicon nitride
- film formation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Chemical Vapour Deposition (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【課題】ＣＶＤ法での薄膜成膜でこの成膜の下地材料依
存性をなくし、半導体基板上の面内均一性を向上させ
る。 【解決手段】半導体基板上に化学気相成長法で薄膜を成
膜する方法であって、前記成膜過程を２ステップに分け
て、同一の反応ガスである成膜の第１ステップと成膜の
第２ステップとを有して成る。ここで、前記成膜の第１
ステップでは、反応炉に導入する前記反応ガスの流量は
前記第２ステップの場合より小さくなるように、また、
前記反応炉内での反応ガスの圧力は前記第２ステップの
場合より高くなるように設定されている。あるいは、前
記成膜の第１ステップでは、前記反応ガスの前記反応炉
内でのガス流速が前記第２ステップの場合より小さくな
るように設定されている。
存性をなくし、半導体基板上の面内均一性を向上させ
る。 【解決手段】半導体基板上に化学気相成長法で薄膜を成
膜する方法であって、前記成膜過程を２ステップに分け
て、同一の反応ガスである成膜の第１ステップと成膜の
第２ステップとを有して成る。ここで、前記成膜の第１
ステップでは、反応炉に導入する前記反応ガスの流量は
前記第２ステップの場合より小さくなるように、また、
前記反応炉内での反応ガスの圧力は前記第２ステップの
場合より高くなるように設定されている。あるいは、前
記成膜の第１ステップでは、前記反応ガスの前記反応炉
内でのガス流速が前記第２ステップの場合より小さくな
るように設定されている。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置の製造方
法に係わり、特に化学気相成長（ＣＶＤ）法で薄膜を成
膜する方法に関する。
法に係わり、特に化学気相成長（ＣＶＤ）法で薄膜を成
膜する方法に関する。
【０００２】
【従来の技術】半導体装置の製造では、半導体装置を構
成する種々の材料がＣＶＤ法で形成される。このような
材料としては、絶縁膜であるシリコン酸化膜、シリコン
窒化膜等があり、半導体膜である多結晶シリコン膜があ
り、導電体膜であるタングステン膜等の高融点金属膜が
ある。
成する種々の材料がＣＶＤ法で形成される。このような
材料としては、絶縁膜であるシリコン酸化膜、シリコン
窒化膜等があり、半導体膜である多結晶シリコン膜があ
り、導電体膜であるタングステン膜等の高融点金属膜が
ある。
【０００３】また、ＣＶＤ法としては、減圧ＣＶＤ法、
常圧ＣＶＤ法、プラズマＣＶＤ法等が代表的なものとし
て広く使用されている。
常圧ＣＶＤ法、プラズマＣＶＤ法等が代表的なものとし
て広く使用されている。
【０００４】以下、ＣＶＤ法で薄膜を形成する従来の技
術として、減圧ＣＶＤ法でシリコン窒化膜を形成する場
合について説明する。図４は、代表的な減圧ＣＶＤ装置
の断面図である。そして、図５は、このような装置を用
いてシリコン窒化膜を形成する場合の成膜工程のフロー
図である。
術として、減圧ＣＶＤ法でシリコン窒化膜を形成する場
合について説明する。図４は、代表的な減圧ＣＶＤ装置
の断面図である。そして、図５は、このような装置を用
いてシリコン窒化膜を形成する場合の成膜工程のフロー
図である。
【０００５】上記の減圧ＣＶＤ装置は本発明でも同様に
使用される。以下、初めにこの減圧ＣＶＤ装置について
図４に基づいて説明する。図４に示すように、ＣＶＤ装
置は、化学反応室である炉芯管１、炉芯管１内を所望の
温度に保つためのヒータ２、半導体基板であるウェーハ
３、ウェーハ３を搭載するボート４、炉芯管１内を減圧
にし反応ガスの排気を行うポンプ５、炉芯管１の密閉を
行うハッチ６を主要部として有している。
使用される。以下、初めにこの減圧ＣＶＤ装置について
図４に基づいて説明する。図４に示すように、ＣＶＤ装
置は、化学反応室である炉芯管１、炉芯管１内を所望の
温度に保つためのヒータ２、半導体基板であるウェーハ
３、ウェーハ３を搭載するボート４、炉芯管１内を減圧
にし反応ガスの排気を行うポンプ５、炉芯管１の密閉を
行うハッチ６を主要部として有している。
【０００６】そして、また、この減圧ＣＶＤ装置は、成
膜のための反応ガスを導入するためのガス導入管７、化
学反応を抑えて制御しながら排気ガスをポンプ５へ導く
ようになる炉芯管内管８を備えている。
膜のための反応ガスを導入するためのガス導入管７、化
学反応を抑えて制御しながら排気ガスをポンプ５へ導く
ようになる炉芯管内管８を備えている。
【０００７】次に、このような減圧ＣＶＤ装置を用いて
シリコン窒化膜を成膜する場合について説明する。
シリコン窒化膜を成膜する場合について説明する。
【０００８】初めに、ヒーター２により所望の温度たと
えば７００℃程度に保たれた炉芯管１内にウェーハ３を
搭載したボート４を挿入し、ハッチ６により炉芯管１を
密閉してから、ポンプ５により炉芯管１内を所望の圧力
たとえば１Ｔｏｒｒ程度に減圧する。そして、ウェーハ
３の温度が安定するまで保持する。
えば７００℃程度に保たれた炉芯管１内にウェーハ３を
搭載したボート４を挿入し、ハッチ６により炉芯管１を
密閉してから、ポンプ５により炉芯管１内を所望の圧力
たとえば１Ｔｏｒｒ程度に減圧する。そして、ウェーハ
３の温度が安定するまで保持する。
【０００９】次に、反応ガスであるジクロールシラン
（ＳｉＨ2 ｃｌ2 ）とアンモニア（ＮＨ3 ）をガス導入
管７より炉芯管１内に供給しウェーハ３表面にシリコン
窒化膜を成膜する。ここで、未反応の上記ガスはポンプ
５により炉芯管１外に排気される。なお、炉芯管１およ
び炉芯管内管８に示される矢印は反応ガスあるいは未反
応ガスの流れ方向を示している。
（ＳｉＨ2 ｃｌ2 ）とアンモニア（ＮＨ3 ）をガス導入
管７より炉芯管１内に供給しウェーハ３表面にシリコン
窒化膜を成膜する。ここで、未反応の上記ガスはポンプ
５により炉芯管１外に排気される。なお、炉芯管１およ
び炉芯管内管８に示される矢印は反応ガスあるいは未反
応ガスの流れ方向を示している。
【００１０】このような薄膜の成膜についてまとめると
図５に示すフロー図となる。一般的な薄膜の形成工程は
以下のようである。図５に示すように、初めに、薄膜の
形成される半導体基板を挿入した炉芯管内を真空引きす
る。次に、半導体基板を所定の温度に安定化させる。そ
して、反応ガスを炉芯管に導入して所望の薄膜を成膜す
る。次に、所望の膜厚を堆積した後に反応ガスの供給を
停止し、炉芯管内を真空引きして炉芯管内をパージす
る。そして、ハッチを開けて炉芯管を大気に解放し、炉
芯管内より半導体基板を取り出す。
図５に示すフロー図となる。一般的な薄膜の形成工程は
以下のようである。図５に示すように、初めに、薄膜の
形成される半導体基板を挿入した炉芯管内を真空引きす
る。次に、半導体基板を所定の温度に安定化させる。そ
して、反応ガスを炉芯管に導入して所望の薄膜を成膜す
る。次に、所望の膜厚を堆積した後に反応ガスの供給を
停止し、炉芯管内を真空引きして炉芯管内をパージす
る。そして、ハッチを開けて炉芯管を大気に解放し、炉
芯管内より半導体基板を取り出す。
【００１１】
【発明が解決しようとする課題】しかし、先述した従来
のような成膜技術では、半導体基板上に一様に薄膜を形
成することが難しくなる。これは、半導体基板の表面状
態によって膜厚が異なるためである。すなわち、半導体
基板上の下地材料によって上記成膜に差が生じるように
なる。
のような成膜技術では、半導体基板上に一様に薄膜を形
成することが難しくなる。これは、半導体基板の表面状
態によって膜厚が異なるためである。すなわち、半導体
基板上の下地材料によって上記成膜に差が生じるように
なる。
【００１２】以下、このような成膜の差異についてシリ
コン窒化膜を形成する場合について、図６を参照して説
明する。ここで、図６は、減圧ＣＶＤにおけるシリコン
窒化膜厚と成膜時間の関係を定性的に示すグラフであ
る。ここで、下地材料としてシリコン酸化膜とシリコン
基板が用いられている。また、減圧ＣＶＤの反応ガスと
しては、ジクロールシランガスとアンモニアガスとが用
いられている。
コン窒化膜を形成する場合について、図６を参照して説
明する。ここで、図６は、減圧ＣＶＤにおけるシリコン
窒化膜厚と成膜時間の関係を定性的に示すグラフであ
る。ここで、下地材料としてシリコン酸化膜とシリコン
基板が用いられている。また、減圧ＣＶＤの反応ガスと
しては、ジクロールシランガスとアンモニアガスとが用
いられている。
【００１３】図６に示すように、成膜時間の初期のｔ0
時間は、シリコン酸化膜上のシリコン窒化膜の成膜は起
こらない。すなわち、シリコン窒化膜の成膜において遅
延時間ｔ0 が存在する。そして、この遅延時間以後で
は、シリコン窒化膜の膜厚はほぼ成膜時間に比例して増
加する。これに対し、シリコン基板上のシリコン窒化膜
の成膜では、このような遅延時間は無い。そして、この
場合には、シリコン窒化膜の膜厚は成膜開始時からほぼ
成膜時間に比例して増加する。ここで、遅延時間以後
は、シリコン窒化膜の成膜速度は、シリコン酸化膜上と
シリコン基板上とでほぼ同一になる。なお、このシリコ
ン窒化膜の成膜は、シリコン基板上と多結晶シリコン膜
上とで差は生じない。
時間は、シリコン酸化膜上のシリコン窒化膜の成膜は起
こらない。すなわち、シリコン窒化膜の成膜において遅
延時間ｔ0 が存在する。そして、この遅延時間以後で
は、シリコン窒化膜の膜厚はほぼ成膜時間に比例して増
加する。これに対し、シリコン基板上のシリコン窒化膜
の成膜では、このような遅延時間は無い。そして、この
場合には、シリコン窒化膜の膜厚は成膜開始時からほぼ
成膜時間に比例して増加する。ここで、遅延時間以後
は、シリコン窒化膜の成膜速度は、シリコン酸化膜上と
シリコン基板上とでほぼ同一になる。なお、このシリコ
ン窒化膜の成膜は、シリコン基板上と多結晶シリコン膜
上とで差は生じない。
【００１４】このために、例えば、半導体基板表面にシ
リコン酸化膜と多結晶シリコン膜とが形成され、これら
の膜上全面にシリコン窒化膜が成膜される場合には、多
結晶シリコン膜上のシリコン窒化膜の膜厚がシリコン酸
化膜上のそれより厚くなることが生じる。
リコン酸化膜と多結晶シリコン膜とが形成され、これら
の膜上全面にシリコン窒化膜が成膜される場合には、多
結晶シリコン膜上のシリコン窒化膜の膜厚がシリコン酸
化膜上のそれより厚くなることが生じる。
【００１５】本発明の目的は、ＣＶＤ法での薄膜成膜で
上記のような成膜の下地材料依存性をなくし、半導体基
板の面内均一性を向上させる半導体装置の製造方法を提
供することにある。
上記のような成膜の下地材料依存性をなくし、半導体基
板の面内均一性を向上させる半導体装置の製造方法を提
供することにある。
【００１６】
【課題を解決するための手段】このために本発明の半導
体装置の製造方法は、半導体基板上にＣＶＤ法で薄膜を
成膜する方法であって、前記成膜過程を２ステップに分
けて、同一の反応ガスである成膜の第１ステップと成膜
の第２ステップとを有して成る。
体装置の製造方法は、半導体基板上にＣＶＤ法で薄膜を
成膜する方法であって、前記成膜過程を２ステップに分
けて、同一の反応ガスである成膜の第１ステップと成膜
の第２ステップとを有して成る。
【００１７】ここで、前記成膜の第１ステップでは、反
応炉に導入する前記反応ガスの流量は前記第２ステップ
の場合より小さくなるように、また、前記反応炉内での
反応ガスの圧力は前記第２ステップの場合より高くなる
ように設定されている。あるいは、前記成膜の第１ステ
ップでは、前記反応ガスの前記反応炉内でのガス流速が
前記第２ステップの場合より小さくなるように設定され
ている。
応炉に導入する前記反応ガスの流量は前記第２ステップ
の場合より小さくなるように、また、前記反応炉内での
反応ガスの圧力は前記第２ステップの場合より高くなる
ように設定されている。あるいは、前記成膜の第１ステ
ップでは、前記反応ガスの前記反応炉内でのガス流速が
前記第２ステップの場合より小さくなるように設定され
ている。
【００１８】そして、前記反応ガスはジクロールシラン
ガスとアンモニアガスとで構成され、前記薄膜はシリコ
ン窒化膜となっている。さらには、前記半導体基板上の
多結晶シリコン膜上とシリコン酸化膜上とにほぼ同一膜
厚のシリコン窒化膜を成膜するようになる。
ガスとアンモニアガスとで構成され、前記薄膜はシリコ
ン窒化膜となっている。さらには、前記半導体基板上の
多結晶シリコン膜上とシリコン酸化膜上とにほぼ同一膜
厚のシリコン窒化膜を成膜するようになる。
【００１９】
【発明の実施の形態】次に、図１と図４とに基づいて本
発明の実施の形態について説明する。ここで、図１は、
図４に示す減圧ＣＶＤ装置を用いてシリコン窒化膜を形
成する場合の本発明の成膜工程のフロー図である。
発明の実施の形態について説明する。ここで、図１は、
図４に示す減圧ＣＶＤ装置を用いてシリコン窒化膜を形
成する場合の本発明の成膜工程のフロー図である。
【００２０】上記の減圧ＣＶＤ装置は本発明でも同様に
使用される。以下、初めに、図１の工程フロー図に基づ
いて本発明の骨子を説明する。一般的な薄膜の形成工程
は以下のようである。すなわち、図１に示すように、初
めに、従来の技術で説明したのと同様に、薄膜の形成さ
れる半導体基板を挿入した炉芯管内を真空引きする。そ
して、半導体基板を所定の温度に安定化させる。
使用される。以下、初めに、図１の工程フロー図に基づ
いて本発明の骨子を説明する。一般的な薄膜の形成工程
は以下のようである。すなわち、図１に示すように、初
めに、従来の技術で説明したのと同様に、薄膜の形成さ
れる半導体基板を挿入した炉芯管内を真空引きする。そ
して、半導体基板を所定の温度に安定化させる。
【００２１】次に、成膜第１ステップとして、成膜第１
の条件の下に反応ガスを反応炉である炉芯管に導入して
所定の時間の間所望の薄膜の成膜を行う。次に、所定の
時間たとえば先述の遅延時間程度が経過後、成膜第２ス
テップとして、成膜第２の条件の下に反応ガスを炉芯管
に導入し同一薄膜の成膜を行う。
の条件の下に反応ガスを反応炉である炉芯管に導入して
所定の時間の間所望の薄膜の成膜を行う。次に、所定の
時間たとえば先述の遅延時間程度が経過後、成膜第２ス
テップとして、成膜第２の条件の下に反応ガスを炉芯管
に導入し同一薄膜の成膜を行う。
【００２２】そして、所望の膜厚の薄膜を堆積した後に
反応ガスの供給を停止し、炉芯管内を真空引きして炉芯
管内をパージする。そして、ハッチを開けて炉芯管を大
気に解放し、炉芯管内より半導体基板を取り出す。
反応ガスの供給を停止し、炉芯管内を真空引きして炉芯
管内をパージする。そして、ハッチを開けて炉芯管を大
気に解放し、炉芯管内より半導体基板を取り出す。
【００２３】次に、具体的に本発明の方法でシリコン窒
化膜を成膜する場合について図４に基づいて説明する。
ここで、シリコン窒化膜はキャパシタの容量絶縁膜とし
て成膜される。すなわち、シリコン窒化膜は、多結晶シ
リコン膜で構成されたキャパシタの下部電極上に形成さ
れる。
化膜を成膜する場合について図４に基づいて説明する。
ここで、シリコン窒化膜はキャパシタの容量絶縁膜とし
て成膜される。すなわち、シリコン窒化膜は、多結晶シ
リコン膜で構成されたキャパシタの下部電極上に形成さ
れる。
【００２４】初めに、ヒーター２により所望の温度たと
えば６５０℃程度に保たれた炉芯管１内にウェーハ３を
搭載したボート４を挿入し、ハッチ６により炉芯管１を
密閉してから、ポンプ５により炉芯管１内を所望の圧力
たとえば２Ｔｏｒｒ程度に減圧する。そして、ウェーハ
３の温度が安定するまで保持する。
えば６５０℃程度に保たれた炉芯管１内にウェーハ３を
搭載したボート４を挿入し、ハッチ６により炉芯管１を
密閉してから、ポンプ５により炉芯管１内を所望の圧力
たとえば２Ｔｏｒｒ程度に減圧する。そして、ウェーハ
３の温度が安定するまで保持する。
【００２５】次に、反応ガスであるジクロールシランと
アンモニアをガス導入管７より炉芯管１内に供給する。
ここで、ジクロールシランのガス流量は３００ｓｃｃｍ
程度にそしてアンモニアのガス流量は３０ｓｃｃｍ程度
に設定され、全ガス圧力は２Ｔｏｒｒに設定される。こ
のような成膜第１の条件の下に、成膜第１ステップを行
う。
アンモニアをガス導入管７より炉芯管１内に供給する。
ここで、ジクロールシランのガス流量は３００ｓｃｃｍ
程度にそしてアンモニアのガス流量は３０ｓｃｃｍ程度
に設定され、全ガス圧力は２Ｔｏｒｒに設定される。こ
のような成膜第１の条件の下に、成膜第１ステップを行
う。
【００２６】この成膜第１ステップで所望の膜厚の１０
％程度を成膜した後、次に、反応ガスであるジクロール
シランとアンモニアのガス流量を増加させる。ここで、
ジクロールシランのガス流量は６００ｓｃｃｍ程度にそ
してアンモニアのガス流量は６０ｓｃｃｍ程度に設定さ
れる。そして、全ガス圧力を下げ、０．８Ｔｏｒｒ程度
に設定する。このような成膜第１の条件の下に、成膜第
２ステップを行う。
％程度を成膜した後、次に、反応ガスであるジクロール
シランとアンモニアのガス流量を増加させる。ここで、
ジクロールシランのガス流量は６００ｓｃｃｍ程度にそ
してアンモニアのガス流量は６０ｓｃｃｍ程度に設定さ
れる。そして、全ガス圧力を下げ、０．８Ｔｏｒｒ程度
に設定する。このような成膜第１の条件の下に、成膜第
２ステップを行う。
【００２７】そして、５ｎｍ程度の膜厚のシリコン窒化
膜を堆積した後に反応ガスの供給を停止し、炉芯管内を
真空引きして炉芯管内をパージする。そして、ハッチを
開けて炉芯管を大気に解放し、炉芯管内より半導体基板
を取り出す。
膜を堆積した後に反応ガスの供給を停止し、炉芯管内を
真空引きして炉芯管内をパージする。そして、ハッチを
開けて炉芯管を大気に解放し、炉芯管内より半導体基板
を取り出す。
【００２８】このような本発明の方法で、上記の多結晶
シリコン膜で構成された下部電極上に５ｎｍ程度のシリ
コン窒化膜が成膜され、半導体基板上のシリコン酸化膜
上にも５ｎｍ程度と同一膜厚のシリコン窒化膜が形成さ
れるようになる。
シリコン膜で構成された下部電極上に５ｎｍ程度のシリ
コン窒化膜が成膜され、半導体基板上のシリコン酸化膜
上にも５ｎｍ程度と同一膜厚のシリコン窒化膜が形成さ
れるようになる。
【００２９】また、本発明の２ステップ法によるシリコ
ン窒化膜の成膜で、半導体基板であるウェーハ面上での
膜厚均一性は向上し、口径８インチΦのウェーハで２％
以下となる。
ン窒化膜の成膜で、半導体基板であるウェーハ面上での
膜厚均一性は向上し、口径８インチΦのウェーハで２％
以下となる。
【００３０】本発明の成膜方法で重要なことは、成膜第
１ステップでの成膜条件で炉芯管内での反応ガスの流速
が小さく、成膜第２ステップでこの流速が大きくなるよ
うに設定することである。前者について、図２を参照し
て説明する。図２は、減圧ＣＶＤにおけるシリコン窒化
膜厚と上記の反応ガス流速の関係を定性的に示すグラフ
である。ここで、下地材料として多結晶シリコン膜とシ
リコン酸化膜が用いられている。また、減圧ＣＶＤの反
応ガスとしては、ジクロールシランとアンモニアガスと
が用いられ、一定の時間にわたってシリコン窒化膜が成
膜される。
１ステップでの成膜条件で炉芯管内での反応ガスの流速
が小さく、成膜第２ステップでこの流速が大きくなるよ
うに設定することである。前者について、図２を参照し
て説明する。図２は、減圧ＣＶＤにおけるシリコン窒化
膜厚と上記の反応ガス流速の関係を定性的に示すグラフ
である。ここで、下地材料として多結晶シリコン膜とシ
リコン酸化膜が用いられている。また、減圧ＣＶＤの反
応ガスとしては、ジクロールシランとアンモニアガスと
が用いられ、一定の時間にわたってシリコン窒化膜が成
膜される。
【００３１】図２に示すように、反応ガス流速が小さい
領域では、シリコン窒化膜の膜厚は多結晶シリコン膜上
とシリコン酸化膜上とで差が生じない。これに対し、反
応ガス流速が大きくなると、シリコン窒化膜の膜厚はシ
リコン酸化膜上で小さくなり、多結晶シリコン膜上のそ
れとの差が増大するようになる。このことは、シリコン
窒化膜の成膜において、成膜第１ステップで小さい反応
ガス流速が必須になることを示している。
領域では、シリコン窒化膜の膜厚は多結晶シリコン膜上
とシリコン酸化膜上とで差が生じない。これに対し、反
応ガス流速が大きくなると、シリコン窒化膜の膜厚はシ
リコン酸化膜上で小さくなり、多結晶シリコン膜上のそ
れとの差が増大するようになる。このことは、シリコン
窒化膜の成膜において、成膜第１ステップで小さい反応
ガス流速が必須になることを示している。
【００３２】次に、後者について、図３を参照して説明
する。図３は、成膜後のウェーハ面内のシリコン窒化膜
厚のバラツキと反応ガス流速の関係を定性的に示すグラ
フである。図３に示すように、反応ガス流速が小さい領
域では、シリコン窒化膜の膜厚のバラツキは大きい。そ
して、反応ガス流速が大きくなると、このシリコン窒化
膜の膜厚のバラツキは単調に小さくなる。このことは、
シリコン窒化膜の成膜において、成膜第２ステップで大
きな反応ガス流速が必要であることを示している。
する。図３は、成膜後のウェーハ面内のシリコン窒化膜
厚のバラツキと反応ガス流速の関係を定性的に示すグラ
フである。図３に示すように、反応ガス流速が小さい領
域では、シリコン窒化膜の膜厚のバラツキは大きい。そ
して、反応ガス流速が大きくなると、このシリコン窒化
膜の膜厚のバラツキは単調に小さくなる。このことは、
シリコン窒化膜の成膜において、成膜第２ステップで大
きな反応ガス流速が必要であることを示している。
【００３３】以上に説明したように、本発明では、成膜
第１ステップで先述したシリコン窒化膜の遅延時間が解
消され、成膜第２ステップでシリコン窒化膜のウェーハ
面内均一性が向上するようになる。
第１ステップで先述したシリコン窒化膜の遅延時間が解
消され、成膜第２ステップでシリコン窒化膜のウェーハ
面内均一性が向上するようになる。
【００３４】以上の本発明の実施の形態では、減圧ＣＶ
Ｄ法でシリコン窒化膜を成膜する場合について説明した
が、本発明はその他、多結晶シリコン膜あるいは高融点
金属膜等の薄膜形成でも同様の効果の生じることに言及
しておく。
Ｄ法でシリコン窒化膜を成膜する場合について説明した
が、本発明はその他、多結晶シリコン膜あるいは高融点
金属膜等の薄膜形成でも同様の効果の生じることに言及
しておく。
【００３５】
【発明の効果】以上に説明したように、本発明の半導体
装置の製造方法は、半導体基板上にＣＶＤ法で薄膜を成
膜する方法であって、この成膜過程を２ステップに分
け、同一の反応ガスである成膜の第１ステップと成膜の
第２ステップとを有して成る。ここで、上記成膜の第１
ステップでは、反応炉に導入する反応ガスの流量は上記
第２ステップの場合より小さくなるように、また、上記
反応炉内での反応ガスの圧力は第２ステップの場合より
高くなるように設定されている。あるいは、成膜の第１
ステップでは、反応ガスの反応炉内でのガス流速が第２
ステップの場合より小さくなるように設定されている。
装置の製造方法は、半導体基板上にＣＶＤ法で薄膜を成
膜する方法であって、この成膜過程を２ステップに分
け、同一の反応ガスである成膜の第１ステップと成膜の
第２ステップとを有して成る。ここで、上記成膜の第１
ステップでは、反応炉に導入する反応ガスの流量は上記
第２ステップの場合より小さくなるように、また、上記
反応炉内での反応ガスの圧力は第２ステップの場合より
高くなるように設定されている。あるいは、成膜の第１
ステップでは、反応ガスの反応炉内でのガス流速が第２
ステップの場合より小さくなるように設定されている。
【００３６】このようにして、先述した従来の技術のよ
うな成膜技術で生じていた問題が皆無になる。すなわ
ち、半導体基板の表面状態によって薄膜の膜厚が異なる
こと、言い換えれば、半導体基板上の下地材料によって
上記成膜に差の生じることが無くなる。そして、半導体
基板上に一様に薄膜を形成することが容易になる。
うな成膜技術で生じていた問題が皆無になる。すなわ
ち、半導体基板の表面状態によって薄膜の膜厚が異なる
こと、言い換えれば、半導体基板上の下地材料によって
上記成膜に差の生じることが無くなる。そして、半導体
基板上に一様に薄膜を形成することが容易になる。
【００３７】このようにして、本発明は、半導体装置に
必要な薄膜成膜の均一性を大幅に向上させ、半導体装置
の高集積化あるいは高速化をさらに促進するようにな
る。
必要な薄膜成膜の均一性を大幅に向上させ、半導体装置
の高集積化あるいは高速化をさらに促進するようにな
る。
【図１】本発明の実施の形態を説明するための工程フロ
ー図である。
ー図である。
【図２】本発明の実施の形態での成膜条件を説明するた
めのグラフである。
めのグラフである。
【図３】本発明の実施の形態での成膜条件を説明するた
めのグラフである。
めのグラフである。
【図４】本発明および従来の技術を説明するための減圧
ＣＶＤ装置の断面図である。
ＣＶＤ装置の断面図である。
【図５】従来の技術を説明するための工程フロー図であ
る。
る。
【図６】従来の技術の課題を説明するためのグラフであ
る。
る。
１ 炉芯管 ２ ヒータ ３ ウェーハ ４ ボート ５ ポンプ ６ ハッチ ７ ガス導入管 ８ 炉芯管内管
Claims (5)
- 【請求項１】 半導体基板上に化学気相成長法で薄膜を
成膜する方法であって、前記成膜過程を２ステップに分
けて、同一の反応ガスである成膜の第１ステップと成膜
の第２ステップとを有して成ることを特徴とする半導体
装置の製造方法。 - 【請求項２】 前記成膜の第１ステップでは、反応炉に
導入する前記反応ガスの流量が前記第２ステップの場合
より小さく、且つ、前記反応炉内での反応ガスの圧力が
前記第２ステップの場合より高いことを特徴とする請求
項１記載の半導体装置の製造方法。 - 【請求項３】 前記成膜の第１ステップでは、前記反応
ガスの前記反応炉内でのガス流速が前記第２ステップの
場合より小さいことを特徴とする請求項１記載の半導体
装置の製造方法。 - 【請求項４】 前記反応ガスがジクロールシランガスと
アンモニアガスとで構成され、前記薄膜がシリコン窒化
膜であることを特徴とする請求項１、請求項２または請
求項３記載の半導体装置の製造方法。 - 【請求項５】 前記半導体基板上の多結晶シリコン膜上
とシリコン酸化膜上とにシリコン窒化膜を成膜すること
を特徴とする請求項１、請求項２、請求項３または請求
項４記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9198846A JP3068516B2 (ja) | 1997-07-24 | 1997-07-24 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9198846A JP3068516B2 (ja) | 1997-07-24 | 1997-07-24 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1145880A true JPH1145880A (ja) | 1999-02-16 |
| JP3068516B2 JP3068516B2 (ja) | 2000-07-24 |
Family
ID=16397892
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9198846A Expired - Fee Related JP3068516B2 (ja) | 1997-07-24 | 1997-07-24 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3068516B2 (ja) |
-
1997
- 1997-07-24 JP JP9198846A patent/JP3068516B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP3068516B2 (ja) | 2000-07-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3265042B2 (ja) | 成膜方法 | |
| TWI819348B (zh) | 半導體裝置之製造方法、基板處理方法、基板處理裝置及程式 | |
| JP4179311B2 (ja) | 成膜方法、成膜装置及び記憶媒体 | |
| US8410003B2 (en) | Method of manufacturing semiconductor device, method of processing substrate, and substrate processing apparatus | |
| TWI795697B (zh) | 半導體裝置之製造方法、基板處理方法、基板處理裝置及程式 | |
| KR102345313B1 (ko) | 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램 | |
| JP2007516599A (ja) | ゲルマニウム上の堆積前の表面調製 | |
| JP2001237243A (ja) | インシチュ誘電体スタックの製造方法及びそのプロセス | |
| JP2004523885A (ja) | 堆積前の表面調整方法 | |
| US9502233B2 (en) | Method for manufacturing semiconductor device, method for processing substrate, substrate processing device and recording medium | |
| JPWO2018154823A1 (ja) | 基板処理装置、半導体装置の製造方法およびプログラム | |
| KR102297247B1 (ko) | 처리 용기 내의 부재를 클리닝하는 방법, 반도체 장치의 제조 방법, 기판 처리 장치, 및 프로그램 | |
| JPH11162875A (ja) | 半導体装置の製造方法 | |
| KR102346410B1 (ko) | 반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 장치 및 프로그램 | |
| JP3068516B2 (ja) | 半導体装置の製造方法 | |
| JPH09320963A (ja) | Ｃｖｄチャンバを清掃した後に調整するための方法 | |
| JP3076268B2 (ja) | 減圧気相成長装置 | |
| JP7199497B2 (ja) | 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム | |
| JP2002343792A (ja) | 膜形成方法及び装置 | |
| JP3068522B2 (ja) | 半導体装置の製造方法 | |
| JP3243816B2 (ja) | 絶縁膜の形成方法 | |
| WO2007035041A1 (en) | Method of and apparatus for fabricating thermal oxide film using single chamber-type cvd apparatus | |
| JP2579166B2 (ja) | プラズマｃｖｄ装置および成膜方法 | |
| JP2021061429A (ja) | 半導体装置の製造方法、基板処理装置、およびプログラム | |
| JP2022174756A (ja) | 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000425 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090519 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090519 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100519 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100519 Year of fee payment: 10 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100519 Year of fee payment: 10 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100519 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110519 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120519 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120519 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130519 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140519 Year of fee payment: 14 |
|
| LAPS | Cancellation because of no payment of annual fees |