JPH1145809A - Laminated inductance element and manufacture therefor - Google Patents
Laminated inductance element and manufacture thereforInfo
- Publication number
- JPH1145809A JPH1145809A JP21402897A JP21402897A JPH1145809A JP H1145809 A JPH1145809 A JP H1145809A JP 21402897 A JP21402897 A JP 21402897A JP 21402897 A JP21402897 A JP 21402897A JP H1145809 A JPH1145809 A JP H1145809A
- Authority
- JP
- Japan
- Prior art keywords
- sheet
- coil
- conductor
- polymerization
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Manufacturing Cores, Coils, And Magnets (AREA)
- Coils Or Transformers For Communication (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、積層インダクタン
ス素子とその製造方法に関する。The present invention relates to a multilayer inductance element and a method for manufacturing the same.
【0002】[0002]
【従来の技術】積層チップインダクタには小形化と高性
能化が要求され、積層チップインダクタを構成するセラ
ミック層の厚さは、セラミック層上に形成する導体層の
厚さとほぼ同程度にまで薄くなってきている。また、コ
イルに流れる電流の許容電流値の向上やQ値の向上が要
望され、その対策として、コイル導体を二重に形成しコ
イル導体の直流抵抗を低下させ、併せてQ値を向上させ
る手段が提案されている。例えば実開平5−57817
号においては、図2に示すように、フェライトシート片
1の必要な箇所にスルーホール2を設けた後、導体ペー
ストでコイル用パターン3を印刷し、同一のコイル用パ
ターンを形成したシートを2枚づつ重ね合わせて積層す
ることによって、コイル導体の一部を2筋に分岐し、い
わゆる二重コイル導体を形成し、スルーホール導体で接
続することを繰り返して一個のコイルを形成している。
この他の例として、同一のコイル用パターンを形成した
シートを2枚づつ重ね合わせて積層しコイル導体端末で
接続する例などが提案され、これによって許容電流値の
向上やQ値の向上が図られるとしている。2. Description of the Related Art Multilayer chip inductors are required to be smaller and have higher performance, and the thickness of a ceramic layer constituting the multilayer chip inductor is as thin as approximately the thickness of a conductor layer formed on the ceramic layer. It has become to. In addition, there is a demand for an improvement in the allowable current value of the current flowing through the coil and an improvement in the Q value. As a countermeasure, means for forming a double coil conductor to reduce the DC resistance of the coil conductor and also improve the Q value Has been proposed. For example, Japanese Utility Model Application Hei 5-57817
As shown in FIG. 2, as shown in FIG. 2, a through-hole 2 is provided at a necessary portion of a ferrite sheet piece 1, and a coil pattern 3 is printed with a conductive paste to form a sheet 2 on which the same coil pattern is formed. By laminating and laminating one by one, a part of the coil conductor is branched into two lines, so-called double coil conductors are formed, and connection with through-hole conductors is repeated to form one coil.
As another example, there has been proposed an example in which two sheets on which the same coil pattern is formed are stacked and laminated, and connected by coil conductor terminals, thereby improving the allowable current value and the Q value. It is going to be.
【0003】[0003]
【発明が解決しようとする課題】しかしながら、従来の
二重コイル導体を有するインダクタを多数製造すると、
その中にインダクタンス値が低くなるものが含まれてい
たり、クラックが生じているものが含まれていたりし
て、歩留りと信頼性が低下すると言う課題があった。発
明者等は、その原因を究明したところ、積層・圧着の際
にスルーホール接続部分がその上下に位置するセラミッ
ク層を押し破り、セラミック層が押し破られると、隣接
するコイル導体が接触して導通し、見掛上コイルの巻数
が減少して、いわゆるターン抜けといわれるように大幅
にインダクタンス値を低下させたり、導通に至るまで破
損しなくても、その近傍にクラックを生じ、耐電圧、耐
湿性の信頼性を低下させていることを見いだした。本発
明の目的は、スルーホール接続部分の上下に緩衝作用を
有するセラミックグリーンシートを介在させて、積層・
圧着の際に生ずる上記課題を解消した積層インダクタン
ス素子とその製造方法を提供することにある。However, when a large number of conventional inductors having a double coil conductor are manufactured,
There is a problem that the yield and the reliability are reduced due to the inclusion of a component having a low inductance value or a component having a crack. The inventors investigated the cause, and found that the through-hole connection portion broke the ceramic layers located above and below it during lamination and crimping, and when the ceramic layer was broken, the adjacent coil conductors came into contact. Conduction, apparently the number of turns of the coil is reduced, so that the inductance value is drastically reduced as is called so-called turn omission, even if it does not break until conduction, cracks occur near it, withstand voltage, It has been found that the reliability of moisture resistance is reduced. The object of the present invention is to laminate and stack a ceramic green sheet having a buffering action above and below a through-hole connection part.
It is an object of the present invention to provide a multilayer inductance element and a method for manufacturing the same, which solve the above-mentioned problems that occur during crimping.
【0004】[0004]
【課題を解決するための手段】本発明者は上記の課題を
解決するため試行錯誤の結果、スルーホール導体端末に
接するセラミック層をより多孔質にすることによって高
歩留りで信頼性の高い積層セラミックインダクタを製造
する方法を見いだし、本発明の積層セラミックインダク
タとその製造方法を提供することができた。すなわち、
本発明は第1に、積層体に内設されたコイル導体がスル
ーホール導体で接続して部分的に複数に分岐し、分岐し
たコイル導体端末が再びスルーホール導体で接続して合
流することを繰り返して全体として1つのコイルが構成
されるようにした積層セラミックインダクタにおいて、
少なくともスルーホール導体端末と接するセラミック層
(以下緩衝シートと言う)が他の層を構成するセラミッ
ク層(以下通常シートと言う)より多孔質であることを
特徴とする積層インダクタンス素子であり、第2に、ス
ルーホールを形成したセラミックグリーンシート上に導
電ペーストでコイル導体パターンを形成し、同一コイル
導体パターンを有するグリーンシートが少なくとも2層
重なるように積層・圧着し、焼成することによって、積
層体に内設されたコイル導体がスルーホール導体で接続
して部分的に複数に分岐し、分岐したコイル導体端末が
再びスルーホール導体で接続して合流することを繰り返
して全体として1つのコイルが構成されるようにした積
層インダクタンス素子の製造方法において、前記緩衝シ
ートの形成と前記通常シートの形成に重合度の異なるバ
インダーを用いることを特徴とする積層インダクタンス
素子の製造方法であり、第3に、前記緩衝シートの形成
に用いるバインダーが重合度1300以上3000以下
のポリビニルアルコール(PVA)またはポリビニルブ
チラール(PVB)であることを特徴とする前記積層イ
ンダクタンス素子の製造方法であり、第4に、前記緩衝
シートの形成に用いるバインダーとしてのPVAまたは
PVBの重合度が通常シートの形成に用いるバインダー
としてのPVAまたはPVBの重合度より500以上高
いことを特徴とする前記の積層インダクタンス素子の製
造方法である。To solve the above-mentioned problems, the present inventor has conducted trial and error. As a result, by making the ceramic layer in contact with the through-hole conductor terminal more porous, a high-yield and highly reliable laminated ceramic is obtained. The present inventors have found a method of manufacturing an inductor, and have been able to provide a multilayer ceramic inductor of the present invention and a method of manufacturing the same. That is,
The first aspect of the present invention is that the coil conductor provided in the laminate is connected to the through-hole conductor to be partially branched into a plurality of portions, and the branched coil conductor terminals are connected again to the through-hole conductor to join. In a multilayer ceramic inductor in which one coil is repeatedly formed as a whole,
A ceramic layer (hereinafter referred to as a buffer sheet) at least in contact with a through-hole conductor terminal is more porous than a ceramic layer (hereinafter referred to as a normal sheet) constituting another layer; Then, a coil conductor pattern is formed from a conductive paste on a ceramic green sheet having a through hole formed therein, and the green sheets having the same coil conductor pattern are laminated and pressed so that at least two layers overlap with each other, and then fired to form a laminate. The internally provided coil conductors are connected by through-hole conductors to be partially branched into a plurality of portions, and the branched coil conductor terminals are connected again by the through-hole conductors to join together to form one coil as a whole. In the method for manufacturing a laminated inductance element, the formation of the buffer sheet and the A method for producing a laminated inductance element, characterized in that binders having different degrees of polymerization are always used for forming a sheet. Thirdly, the binder used for forming the buffer sheet is polyvinyl alcohol (PVA) having a degree of polymerization of 1300 or more and 3000 or less. ) Or polyvinyl butyral (PVB). Fourth, the degree of polymerization of PVA or PVB as a binder used for forming the buffer sheet is generally lower than that for forming a sheet. The method for producing a multilayer inductance element as described above, wherein the degree of polymerization is higher than that of PVA or PVB as a binder by 500 or more.
【0005】[0005]
【発明の実施の形態】本発明に係わるスルーホール接続
導体部分は、同一のコイル用パターンを形成したシート
を例えば二枚ずつ重ね合わせてその端末をスルーホール
導体で接続し、コイル導体の一部を2筋に分岐する、い
わゆる二重コイル導体を形成しているので、スルーホー
ル形成部分は3ホール重なることになり、従来のものよ
りスルーホール接続導体部分が厚い重なりとなる。従っ
てそれらのセラミックグリーンシートを重ね合わせて圧
着する時に圧着による応力がスルーホール導体端部に集
中し、スルーホール接続導体部分の上下でその応力を受
ける。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A through-hole connecting conductor portion according to the present invention is formed by, for example, superposing two sheets on which the same coil pattern is formed, connecting the terminals thereof with the through-hole conductor, and forming a part of the coil conductor. Is divided into two lines, that is, a so-called double coil conductor is formed, so that the through-hole forming portion is overlapped by three holes, and the through-hole connecting conductor portion is thicker than the conventional one. Therefore, when the ceramic green sheets are overlapped and pressed together, the stress due to the pressure is concentrated on the end of the through-hole conductor, and the stress is applied above and below the through-hole connecting conductor.
【0006】本発明の方法では、図1に示すように、ス
ルーホール接続導体部分の上下に位置するセラミックグ
リーンシートに、重合度の高いバインダーを用いて形成
したセラミックグリーンシートを緩衝シート1aとして
使用する。重合度の高いバインダーを用いたこの緩衝シ
ート1aは可撓性に富むので、これを前記応力を受ける
セラミック層に配することによって前記応力をこの層で
吸収して当該セラミックグリーンシートの破損を回避す
ることが出来る。また、セラミックグリーンシートを積
層して脱バインダー処理を施す際、重合度の異なるバイ
ンダーを用いたグリーンシートの脱バインダー速度はバ
インダーの重合度によって異なる。すなわち、重合度の
低いバインダーは低温で分解・燃焼し、重合度の高いバ
インダーは高温で分解・燃焼する。従って積層体の脱バ
インダーが低温の段階から徐々に行われ、重合度の高い
バインダーが分解・燃焼するときには、すでにその周囲
に充分な空隙が形成されているので、急激な分解・燃焼
が起こり難くなり、なだらかな脱バインダー処理が成さ
れ、したがってクラック等が発生しない。以下実施例に
ついてさらに本発明を詳細に説明するが、本発明はこれ
らに限定されるものではない。In the method of the present invention, as shown in FIG. 1, ceramic green sheets formed using a binder having a high degree of polymerization are used as buffer sheets 1a on ceramic green sheets located above and below the through-hole connecting conductor. I do. Since this buffer sheet 1a using a binder having a high degree of polymerization is highly flexible, by arranging this in the ceramic layer which receives the stress, the stress is absorbed by this layer and the ceramic green sheet is prevented from being damaged. You can do it. Further, when the ceramic green sheets are laminated and subjected to the binder removal treatment, the binder removal rate of the green sheets using the binders having different polymerization degrees differs depending on the polymerization degree of the binders. That is, a binder having a low degree of polymerization decomposes and burns at a low temperature, and a binder having a high degree of polymerization decomposes and burns at a high temperature. Therefore, when the binder is gradually removed from the low temperature stage and the binder having a high degree of polymerization decomposes and burns, sufficient voids are already formed around the binder, so that rapid decomposition and combustion hardly occur. That is, a gentle binder removal treatment is performed, so that cracks and the like do not occur. Hereinafter, the present invention will be described in more detail with reference to Examples, but the present invention is not limited thereto.
【0007】[0007]
【実施例1】Ni−Zn系フェライト原料粉末3Kgに
対して、PVA(ポリビニルアルコール)の20%水溶
液1.5Kgを加えてボールミルで20時間混合撹拌
し、ドクターブレード法でフェライトグリーンシートを
作製した。作製したシートはA、Bの2種類であり、シ
ートAは重合度800のPVAを使用したシート厚30
μmのフェライトグリーンシート(図1、2に示す通常
シート1に該当する)であり、シートBは重合度170
0のPVAを使用したシート厚30μmのフェライトグ
リーンシート(図1に示す緩衝シート1aに該当する)
である。作製したシートにはスルーホール形成を行っ
て、内部電極ペーストを印刷し、積層インダクタを作製
した。チップIの作製にはシートAだけを用い、ダブル
スパイラル構造とした。チップIIもダブルスパイラル構
造であるが、2重の内部電極印刷のうち一方(図1の緩
衝シート1a)にシートBを用いた。残りの部分は、ダ
ミー層も含めてシートAである。すなわちチップIは従
来のダブルスパイラル構造のインダクタ(図2)であ
り、チップIIは本発明品(図1)である。Example 1 1.5 kg of a 20% aqueous solution of PVA (polyvinyl alcohol) was added to 3 kg of a Ni-Zn ferrite raw material powder, mixed and stirred by a ball mill for 20 hours, and a ferrite green sheet was prepared by a doctor blade method. . The prepared sheets are two types of A and B, and the sheet A has a sheet thickness of 30 using PVA having a polymerization degree of 800.
μm ferrite green sheet (corresponding to the normal sheet 1 shown in FIGS. 1 and 2), and sheet B has a degree of polymerization of 170.
Ferrite green sheet using PVA of 0 and a sheet thickness of 30 μm (corresponding to the buffer sheet 1a shown in FIG. 1)
It is. A through hole was formed in the produced sheet, and the internal electrode paste was printed to produce a laminated inductor. The chip I was manufactured using only the sheet A and had a double spiral structure. Chip II also has a double spiral structure, but sheet B was used for one of the double internal electrode printing (buffer sheet 1a in FIG. 1). The remaining portion is the sheet A including the dummy layer. That is, the chip I is a conventional inductor having a double spiral structure (FIG. 2), and the chip II is a product of the present invention (FIG. 1).
【0008】完成品300個について、L値、Q値、R
DC値、焼成後のクラック個数、及びターン抜け個数を評
価した。その結果を表1に示す。For 300 finished products, L value, Q value, R
The DC value, the number of cracks after firing, and the number of missing turns were evaluated. Table 1 shows the results.
【0009】[0009]
【表1】 [Table 1]
【0010】チップII(本発明品)ではクラックもター
ン抜けも見られない上、L値の向上が認められる。この
結果をもとに緩衝シート用バインダーの重合度の適正範
囲を見るため次の実験を行った。[0010] In the chip II (product of the present invention), no cracks or missing turns are observed, and the L value is improved. Based on the results, the following experiment was conducted to check the appropriate range of the degree of polymerization of the binder for the buffer sheet.
【0011】[0011]
【実施例2】重合度が600〜5000と称せられるP
VAを表2に示すように段階的に9種類用意し、それぞ
れのPVAの20wt%水溶液をバインダー溶液として
準備した。NiーZn系フェライト原料粉末3Kgに対
して、前記バインダー溶液を1.5Kg加えてボールミ
ルで20時間混合撹拌して、前記9種類のバインダーを
用いたそれぞれのスラリ一を用意し、ドクターブレード
法によって30μmのフェライトグリーンシートを形成
した。フェライトグリーンシートは、使用したバインダ
ーの重合度をそのまま表記してグリーンシート名とし
た。これらのフェライトグリーンシートにスルーホール
を形成してコイル導体を印刷した。これらの準備ができ
たら、バインダー重合度が800のグリーンシートを基
準として、他のグリーンシートとの組み合わせで積層イ
ンダクタを構成した。即ち、表2の緩衝シートバインダ
ーの重合度800の欄は、従来例に相当し、全てのシー
トに重合度800のバインダーを用いたシートを使用し
て積層インダクタを構成したことを示し、緩衝シート用
バインダー重合度1300の欄は、スルーホール端末に
接触するグリーンシートに重合度1300のバインダー
を用いたシートを使用して図1のようなコイル構成にす
ると、スルーホール導体端末に接するシートに緩衝シー
トを配するように考慮して重合度800のバインダーを
用いたグリーンシートすなわち通常シート1と重合度1
300のバインダーを用いたグリーンシートすなわち緩
衝シート1aとが交互に重なり、積層インダクタを構成
したことを示す。Example 2 P having a polymerization degree of 600 to 5000
As shown in Table 2, nine types of VA were prepared in stages, and a 20 wt% aqueous solution of each PVA was prepared as a binder solution. 1.5 kg of the binder solution was added to 3 kg of the Ni-Zn ferrite raw material powder, and the mixture was stirred with a ball mill for 20 hours to prepare respective slurries using the nine kinds of binders. A 30 μm ferrite green sheet was formed. For the ferrite green sheet, the degree of polymerization of the binder used was directly described as a green sheet name. Through-holes were formed in these ferrite green sheets, and coil conductors were printed. When these preparations were completed, a laminated inductor was formed by combining a green sheet having a binder polymerization degree of 800 with other green sheets. That is, the column of the degree of polymerization of the buffer sheet binder of 800 in Table 2 corresponds to the conventional example, and shows that the laminated inductor was configured using sheets using the binder of the degree of polymerization of 800 for all sheets. In the column of the binder polymerization degree of 1300, if a sheet using a binder having a polymerization degree of 1300 is used as a green sheet in contact with the through-hole terminal to form a coil as shown in FIG. A green sheet using a binder having a degree of polymerization of 800 in consideration of arranging the sheets, that is, a normal sheet 1 and a green sheet having a degree of polymerization of 1
The green sheets using the 300 binders, that is, the buffer sheets 1a alternately overlap with each other, indicating that a laminated inductor was formed.
【0012】本積層インダクタンス素子について、無作
為に選択した300個を選んで、インダクタンス(L)
値、Q値、コイルの直流抵抗値(RDC)を測定し、その
平均値を表2に示した。前記L値の測定において、コイ
ル巻数の変動と思われる大幅なL値の変動を示したもの
の個数をターン抜けとして表2に示した。With respect to the present laminated inductance element, 300 pieces selected at random are selected and the inductance (L) is selected.
The value, Q value, and DC resistance (R DC ) of the coil were measured, and the average value was shown in Table 2. In the measurement of the L value, the number of those which showed a large change in the L value, which is considered to be a change in the number of coil turns, is shown in Table 2 as missing turns.
【0013】[0013]
【表2】 [Table 2]
【0014】これとは別に、無作為に300個の積層イ
ンダクタンス素子を選択し、研磨してクラックの有無を
観察し、クラックのある製品の個数をクラックとして表
2の該当欄に示した。Separately, 300 laminated inductance elements were randomly selected, polished and observed for cracks, and the number of cracked products was shown as cracks in the corresponding column of Table 2.
【0015】この表から、バインダー重合度600のグ
リーンシートを用いた積層インダクタでは、L値が低下
し、クラックやターン抜けが多く好ましくない。またバ
インダー重合度4000以上のグリーンシートを用いる
と、グリーンシートが固くなり密着性が低下し、一枚一
枚積み重ねて仮圧着しながら積層する際にグリーンシー
トが十分接着せず動いてしまいそのまま本圧着される。
そのような場合にはコイル導体の囲む断面積(コア面
積)が小さくなり、L値が低下するので好ましくない。
従って、緩衝シートのバインダーの重合度は1300〜
3000の範囲内が望ましい。尚、上記の各実施例にお
いてバインダーとしてPVAの代りにPVBを用いて同
じ試験を繰り返したところ、同様の結果が得られた。From this table, it is not preferable that a laminated inductor using a green sheet having a binder polymerization degree of 600 has a low L value, and has many cracks and missing turns. Also, if a green sheet having a binder polymerization degree of 4000 or more is used, the green sheet becomes hard and the adhesiveness is reduced. It is crimped.
In such a case, the cross-sectional area (core area) surrounding the coil conductor becomes small, and the L value decreases, which is not preferable.
Therefore, the degree of polymerization of the binder of the buffer sheet is 1300 to
It is desirable to be within the range of 3000. When the same test was repeated using PVB instead of PVA as a binder in each of the above examples, similar results were obtained.
【0016】[0016]
【発明の効果】本発明の方法によれば、可撓性に富む緩
衝シートによって積層・圧着の際にセラミックグリーン
シートの破損が避けられ、いわゆるターン抜けを防止で
きる。また通常シート中に用いたバインダーと緩衝シー
ト中に用いたバインダーとの重合度が異なるため、脱バ
インダー処理の際に脱バインダーが徐々に進行し、デラ
ミネーションやクラックの少ないチップが得られる。し
たがって本発明の方法によって信頼性の高い積層セラミ
ックインダクタを高い歩留りで作製することができる。According to the method of the present invention, breakage of the ceramic green sheet during lamination and pressure bonding can be avoided by the flexible buffer sheet, and so-called turn-off can be prevented. Further, since the degree of polymerization of the binder used in the normal sheet and the binder used in the buffer sheet are different, the binder removal gradually proceeds during the binder removal treatment, and chips with less delamination and cracks can be obtained. Therefore, a highly reliable multilayer ceramic inductor can be manufactured with a high yield by the method of the present invention.
【図1】本発明の実施例におけるグリーンシートの積層
順序を示す分解斜視図である。FIG. 1 is an exploded perspective view showing a stacking order of green sheets in an embodiment of the present invention.
【図2】従来の方法によるグリーンシートの積層順序を
示す分解斜視図である。FIG. 2 is an exploded perspective view showing a stacking order of green sheets according to a conventional method.
1: 通常のフェライトグリーンシート片(通常シー
ト) 1a: 緩衝用フェライトグリーンシート片(緩衝シー
ト) 2: スルーホール 3: コイル用パターン1: Normal ferrite green sheet piece (normal sheet) 1a: Buffer ferrite green sheet piece (buffer sheet) 2: Through hole 3: Coil pattern
Claims (4)
ホール導体で接続して部分的に複数に分岐し、分岐した
コイル導体端末が再びスルーホール導体で接続して合流
することを繰り返して全体として1つのコイルが構成さ
れるようにした積層セラミックインダクタにおいて、少
なくともスルーホール導体端末と接するセラミック層が
他の層を構成するセラミック層より多孔質であることを
特徴とする積層インダクタンス素子。1. A method in which a coil conductor provided in a laminated body is connected by a through-hole conductor and partially branched into a plurality of parts, and the branched coil conductor terminals are connected again by a through-hole conductor and merge to repeat. 1. A multilayer inductance element comprising a multilayer ceramic inductor having a single coil as a whole, wherein at least a ceramic layer in contact with a terminal of a through-hole conductor is more porous than a ceramic layer forming another layer.
ーンシート上に導電ペーストでコイル導体パターンを形
成し、同一コイル導体パターンを有するグリーンシート
が少なくとも2層重なるように積層・圧着し、焼成する
ことによって、積層体に内設されたコイル導体がスルー
ホール導体で接続して部分的に複数に分岐し、分岐した
コイル導体端末が再びスルーホール導体で接続して合流
することを繰り返して全体として1つのコイルが構成さ
れるようにした積層セラミックインダクタの製造方法に
おいて、少なくともスルーホール導体端末に接するセラ
ミック層の形成と他の層を構成するセラミック層の形成
にそれぞれ重合度の異なるバインダーを用いることを特
徴とする積層インダクタンス素子の製造方法。2. A method of forming a coil conductor pattern with a conductive paste on a ceramic green sheet having a through hole formed therein, laminating and pressing at least two green sheets having the same coil conductor pattern, followed by firing. The coil conductor provided in the laminated body is connected by the through-hole conductor and partially branched into plural parts, and the branched coil conductor terminals are connected again by the through-hole conductor and merge to repeat one coil as a whole. Wherein a binder having a different degree of polymerization is used for forming at least a ceramic layer in contact with a through-hole conductor terminal and forming a ceramic layer constituting another layer. Of manufacturing a laminated inductance element.
ク層の形成に用いるバインダーが重合度1300以上3
000以下のポリビニルアルコール(PVA)またはポ
リビニルブチラール(PVB)であることを特徴とする
請求項2記載の積層インダクタンス素子の製造方法。3. A binder used for forming a ceramic layer in contact with a through-hole conductor terminal has a degree of polymerization of 1300 or more.
The method for producing a multilayer inductance element according to claim 2, wherein the multilayer inductance element is polyvinyl alcohol (PVA) or polyvinyl butyral (PVB) of 000 or less.
るセラミック層の形成に用いるバインダーとしてのPV
AまたはPVBの重合度が他の層を構成するセラミック
層の形成に用いるバインダーとしてのPVAまたはPV
Bの重合度より500以上高いことを特徴とする請求項
2または請求項3記載の積層インダクタンス素子の製造
方法。4. A PV as a binder used for forming a ceramic layer in contact with a conductor terminal of a through-hole conductor connection
PVA or PV as a binder used for forming a ceramic layer in which the degree of polymerization of A or PVB constitutes another layer
4. The method according to claim 2, wherein the degree of polymerization of B is higher than that of B by 500 or more.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21402897A JPH1145809A (en) | 1997-07-24 | 1997-07-24 | Laminated inductance element and manufacture therefor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21402897A JPH1145809A (en) | 1997-07-24 | 1997-07-24 | Laminated inductance element and manufacture therefor |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH1145809A true JPH1145809A (en) | 1999-02-16 |
Family
ID=16649089
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP21402897A Pending JPH1145809A (en) | 1997-07-24 | 1997-07-24 | Laminated inductance element and manufacture therefor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH1145809A (en) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6498555B1 (en) | 1999-07-30 | 2002-12-24 | Murata Manufacturing Co., Ltd. | Monolithic inductor |
JP2005159301A (en) * | 2003-10-31 | 2005-06-16 | Murata Mfg Co Ltd | Ceramic electronic component and its manufacturing method |
US7167071B2 (en) | 2003-03-17 | 2007-01-23 | Tdk Corporation | Inductive device and method for producing the same |
JP2013125819A (en) * | 2011-12-14 | 2013-06-24 | Murata Mfg Co Ltd | Laminated inductor element and method for manufacturing the same |
JP2014157919A (en) * | 2013-02-15 | 2014-08-28 | Murata Mfg Co Ltd | Electronic component |
WO2015008611A1 (en) * | 2013-07-18 | 2015-01-22 | 株式会社 村田製作所 | Method for manufacturing laminated inductor element |
JP2015177091A (en) * | 2014-03-17 | 2015-10-05 | Fdk株式会社 | Method of manufacturing multilayer inductor |
JP2015198242A (en) * | 2014-04-02 | 2015-11-09 | サムソン エレクトロ−メカニックス カンパニーリミテッド. | Chip coil component and board for mounting the same |
JP2021150487A (en) * | 2020-03-19 | 2021-09-27 | 株式会社村田製作所 | Manufacturing method of coil component |
-
1997
- 1997-07-24 JP JP21402897A patent/JPH1145809A/en active Pending
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6498555B1 (en) | 1999-07-30 | 2002-12-24 | Murata Manufacturing Co., Ltd. | Monolithic inductor |
US7167071B2 (en) | 2003-03-17 | 2007-01-23 | Tdk Corporation | Inductive device and method for producing the same |
JP2005159301A (en) * | 2003-10-31 | 2005-06-16 | Murata Mfg Co Ltd | Ceramic electronic component and its manufacturing method |
JP2013125819A (en) * | 2011-12-14 | 2013-06-24 | Murata Mfg Co Ltd | Laminated inductor element and method for manufacturing the same |
JP2014157919A (en) * | 2013-02-15 | 2014-08-28 | Murata Mfg Co Ltd | Electronic component |
US9142344B2 (en) | 2013-02-15 | 2015-09-22 | Murata Manufacturing Co., Ltd. | Electronic component |
WO2015008611A1 (en) * | 2013-07-18 | 2015-01-22 | 株式会社 村田製作所 | Method for manufacturing laminated inductor element |
JP2015177091A (en) * | 2014-03-17 | 2015-10-05 | Fdk株式会社 | Method of manufacturing multilayer inductor |
JP2015198242A (en) * | 2014-04-02 | 2015-11-09 | サムソン エレクトロ−メカニックス カンパニーリミテッド. | Chip coil component and board for mounting the same |
JP2021150487A (en) * | 2020-03-19 | 2021-09-27 | 株式会社村田製作所 | Manufacturing method of coil component |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7579937B2 (en) | Laminated inductor and method of manufacture of same | |
JP4100459B2 (en) | Multilayer coil component and manufacturing method thereof | |
JP2001076953A (en) | Laminated coil component and manufacture thereof | |
CN103165278B (en) | Laminate-type inductor element and manufacture method thereof | |
JPH10241982A (en) | Manufacture of laminated chip inductor | |
JP2009164446A (en) | Multilayer ceramic capacitor and method of manufacturing the same | |
WO2012002133A1 (en) | Multilayer ceramic electronic component and method for producing same | |
JPH1145809A (en) | Laminated inductance element and manufacture therefor | |
JP4317179B2 (en) | Multilayer filter | |
JP2001352110A (en) | Laminated type piezoelectric ceramics | |
JP4461814B2 (en) | Manufacturing method of multilayer ceramic electronic component | |
JPH0677074A (en) | Manufacture of monolithic ceramic electronic part | |
JPH05190373A (en) | Manufacture of laminated ceramic capacitor | |
JP5245645B2 (en) | Manufacturing method of laminated coil component | |
JP2938631B2 (en) | Manufacturing method of multilayer ceramic inductor | |
JP3521774B2 (en) | Manufacturing method of multilayer ceramic capacitor | |
JPH05205961A (en) | Manufacture of multilayer ceramic chip component | |
JP2001110673A (en) | Lamianted ceramic capacitor and method of manufacturing the same | |
JP3064751B2 (en) | Method for manufacturing multilayer jumper chip | |
JP4290237B2 (en) | Manufacturing method of laminated electronic component | |
JP2001143965A (en) | Composite electronic component | |
JP2000114098A (en) | Multilayer ceramic electronic component and manufacture thereof | |
JP2005093971A (en) | Multilayer ceramic electronic component | |
JP3582256B2 (en) | Impedance element and method of manufacturing the same | |
JP2005019718A (en) | Method of manufacturing ceramic laminated component |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20030610 |