JPH114538A - 回路装置および部品 - Google Patents
回路装置および部品Info
- Publication number
- JPH114538A JPH114538A JP9179491A JP17949197A JPH114538A JP H114538 A JPH114538 A JP H114538A JP 9179491 A JP9179491 A JP 9179491A JP 17949197 A JP17949197 A JP 17949197A JP H114538 A JPH114538 A JP H114538A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- varistor
- bod
- circuit
- circuit device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
- H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
Landscapes
- Circuit Arrangements For Discharge Lamps (AREA)
- Rectifiers (AREA)
- Direct Current Feeding And Distribution (AREA)
- Control Of Voltage And Current In General (AREA)
Abstract
(57)【要約】
【課題】 少数の安価な部品で過渡現象およびその他の
パルス状電圧から回路を効率的に保護することを目的と
する。 【解決手段】 本発明は、給電電源の両極に接続するた
めの入力ターミナル（Ｋ１、Ｋ２）と、入力ターミナル
を相互接続し、バリスタ（Ｖ）を含む分岐路（Ｖ、Ｄ
Ｄ；Ｄ、Ｖ、ＤＤ、Ｄ）とを備えた、負荷に給電するた
めの回路装置に関する。本発明によれば、この分岐路は
バリスタとＢＯＤとの直列回路を含む。よって過渡現象
の効率的な抑制が達成される。
パルス状電圧から回路を効率的に保護することを目的と
する。 【解決手段】 本発明は、給電電源の両極に接続するた
めの入力ターミナル（Ｋ１、Ｋ２）と、入力ターミナル
を相互接続し、バリスタ（Ｖ）を含む分岐路（Ｖ、Ｄ
Ｄ；Ｄ、Ｖ、ＤＤ、Ｄ）とを備えた、負荷に給電するた
めの回路装置に関する。本発明によれば、この分岐路は
バリスタとＢＯＤとの直列回路を含む。よって過渡現象
の効率的な抑制が達成される。
Description
【０００１】
【発明の属する技術分野】本発明は給電電源の両極に接
続するための入力ターミナルと、入力ターミナルを相互
接続し、バリスタを有する分岐路と、を備えた負荷に給
電するための回路装置に関する。
続するための入力ターミナルと、入力ターミナルを相互
接続し、バリスタを有する分岐路と、を備えた負荷に給
電するための回路装置に関する。
【０００２】本発明は更に、バリスタとＢＯＤとが一体
化されている物理的部品Ｚにも関する。
化されている物理的部品Ｚにも関する。
【０００３】
【従来の技術】冒頭の段落に記載の回路装置は、米国特
許第4,573,720 号から公知である。この公知の回路装置
は低周波数の交流電圧、例えば幹線電圧によって給電さ
れるように設計されている。この公知の回路装置の前記
分岐路は２つの入力ターミナルを相互に接続するバリス
タによって形成されている。多数の（通常は極めて多数
の）ユーザーへ同じ電圧を供給する電源により供給電圧
を送る場合、種々の理由から過渡現象が生じ得る。過渡
現象とは、ここでは比較的短い時間の間に供給電圧に重
畳された比較的高い振幅（１０００ボルトの大きさであ
ることが多い）の電圧ピークであると理解する。回路装
置に過渡現象抑制器が設けられていない場合には、かか
る過渡現象が発生すると、その回路装置を構成する部品
が破損することがある。公知の回路装置における過渡現
象抑制器の一部は、バリスタによって形成される。この
バリスタは供給電圧の大きさが通常の値となっている場
合には、無視できる電流しか通過しないように選択され
る。しかしながら過渡現象が生じると、バリスタを通過
する電流は急峻に増加する。バリスタを通過する電流は
急峻に増大するので、過渡現象は強力に抑制されること
となる。
許第4,573,720 号から公知である。この公知の回路装置
は低周波数の交流電圧、例えば幹線電圧によって給電さ
れるように設計されている。この公知の回路装置の前記
分岐路は２つの入力ターミナルを相互に接続するバリス
タによって形成されている。多数の（通常は極めて多数
の）ユーザーへ同じ電圧を供給する電源により供給電圧
を送る場合、種々の理由から過渡現象が生じ得る。過渡
現象とは、ここでは比較的短い時間の間に供給電圧に重
畳された比較的高い振幅（１０００ボルトの大きさであ
ることが多い）の電圧ピークであると理解する。回路装
置に過渡現象抑制器が設けられていない場合には、かか
る過渡現象が発生すると、その回路装置を構成する部品
が破損することがある。公知の回路装置における過渡現
象抑制器の一部は、バリスタによって形成される。この
バリスタは供給電圧の大きさが通常の値となっている場
合には、無視できる電流しか通過しないように選択され
る。しかしながら過渡現象が生じると、バリスタを通過
する電流は急峻に増加する。バリスタを通過する電流は
急峻に増大するので、過渡現象は強力に抑制されること
となる。
【０００４】
【発明が解決しようとする課題】公知の回路装置の欠点
は、過渡現象の発生に伴い入力ターミナル間の電圧（＝
バリスタの両端の電圧）が供給電圧の最大値よりもはる
かに大きい値まで上昇することである。これを補償する
には、例えば過渡現象抑制器に比較的多数の部品を加え
ることが可能であるが、これにより回路は比較的複雑か
つ高価となる。あるいは、過渡現象が生じた場合に入力
ターミナル間に生じる電圧に耐えることができるように
回路装置の部品の大きさを決定することも可能である。
しかし、このような対策も回路装置を高価にする。
は、過渡現象の発生に伴い入力ターミナル間の電圧（＝
バリスタの両端の電圧）が供給電圧の最大値よりもはる
かに大きい値まで上昇することである。これを補償する
には、例えば過渡現象抑制器に比較的多数の部品を加え
ることが可能であるが、これにより回路は比較的複雑か
つ高価となる。あるいは、過渡現象が生じた場合に入力
ターミナル間に生じる電圧に耐えることができるように
回路装置の部品の大きさを決定することも可能である。
しかし、このような対策も回路装置を高価にする。
【０００５】本発明はかかる点に鑑みてなされたもので
ある。すなわち、本発明の目的は、過渡現象およびその
他のパルス状電圧からの効率的な保護を比較的少数の比
較的高価でない部品によって実現する回路装置を提供す
ることにある。
ある。すなわち、本発明の目的は、過渡現象およびその
他のパルス状電圧からの効率的な保護を比較的少数の比
較的高価でない部品によって実現する回路装置を提供す
ることにある。
【０００６】
【課題を解決するための手段】本発明によれば、冒頭の
段落に記載の回路装置は、この目的のために、前記分岐
路がバリスタとＢＯＤとの直列回路を含むことを特徴と
する。
段落に記載の回路装置は、この目的のために、前記分岐
路がバリスタとＢＯＤとの直列回路を含むことを特徴と
する。
【０００７】ここで、「ＢＯＤ」なる用語はブレーク・
オーバ・ダイオード（ＢｒｅａｋＯｖｅｒ Ｄｉｏｄ
ｅ）型の半導体素子を示すものとする。本発明に係わる
回路装置の入力端子の間に生じる供給電圧に重なるよう
な過渡現象が発生すると、分岐路の両端の電圧は、ま
ず、ＢＯＤがブレークダウンする値まで上昇する。分岐
路の両端のこのような電圧の値は比較的高いものである
が、このような電圧の上昇は極めて短時間の間のみに終
了する。ＢＯＤのブレークダウン後、バリスタとＢＯＤ
の双方は電流を通過し、分岐路の両端の電圧は実質的に
バリスタによって決定される値まで低下する。この理由
は、導通状態になっているＢＯＤの両端の電圧降下は無
視できるほど小さいからである。ＢＯＤとバリスタの値
を適当な値に選択することにより、正常値の供給電圧に
おいては分岐路がほとんど電流を通過しない（すなわち
ＢＯＤがブレークダウンする分岐路の両端の電圧は供給
電圧の最大値よりも高くなっている）が、他方、過渡現
象中のＢＯＤのブレークダウン後の分岐路の両端の電圧
はＢＯＤがブレークダウンする電圧よりも低く、低周波
数の交流電圧の最大値よりも若干高くなるようにするこ
とが可能となる。この結果、過渡現象中の入力ターミナ
ル間の電圧の比較的高い振幅のみならず、ＢＯＤのブレ
ークダウン後の分岐路の両端の電圧の振幅に対しても、
この回路装置の部品の大きさを決定する必要がなくな
る。従って、本発明に係わる回路装置内の比較的簡単な
手段により極めて効率的な過渡現象抑制器が実現され
る。
オーバ・ダイオード（ＢｒｅａｋＯｖｅｒ Ｄｉｏｄ
ｅ）型の半導体素子を示すものとする。本発明に係わる
回路装置の入力端子の間に生じる供給電圧に重なるよう
な過渡現象が発生すると、分岐路の両端の電圧は、ま
ず、ＢＯＤがブレークダウンする値まで上昇する。分岐
路の両端のこのような電圧の値は比較的高いものである
が、このような電圧の上昇は極めて短時間の間のみに終
了する。ＢＯＤのブレークダウン後、バリスタとＢＯＤ
の双方は電流を通過し、分岐路の両端の電圧は実質的に
バリスタによって決定される値まで低下する。この理由
は、導通状態になっているＢＯＤの両端の電圧降下は無
視できるほど小さいからである。ＢＯＤとバリスタの値
を適当な値に選択することにより、正常値の供給電圧に
おいては分岐路がほとんど電流を通過しない（すなわち
ＢＯＤがブレークダウンする分岐路の両端の電圧は供給
電圧の最大値よりも高くなっている）が、他方、過渡現
象中のＢＯＤのブレークダウン後の分岐路の両端の電圧
はＢＯＤがブレークダウンする電圧よりも低く、低周波
数の交流電圧の最大値よりも若干高くなるようにするこ
とが可能となる。この結果、過渡現象中の入力ターミナ
ル間の電圧の比較的高い振幅のみならず、ＢＯＤのブレ
ークダウン後の分岐路の両端の電圧の振幅に対しても、
この回路装置の部品の大きさを決定する必要がなくな
る。従って、本発明に係わる回路装置内の比較的簡単な
手段により極めて効率的な過渡現象抑制器が実現され
る。
【０００８】この分岐路が、回路装置内で発生したパル
ス状電圧が供給電圧幹線内の過渡現象を引き起こさない
ように、本発明に係わる回路装置内のバリスタとＢＯＤ
との直列回路を含む分岐路を構成することも可能である
ことに留意されたい。誘導性素子（ｉｎｄｕｃｔｉｖｅ
ｅｌｅｍｅｎｔ）と容量性素子（ｃａｐａｃｉｔｉｖ
ｅ ｅｌｅｍｅｎｔ）との直列回路を含む回路装置は、
例えば回路装置のスイッチオフ時にパルス状の電圧を発
生することがある。誘導性素子と容量性素子の直列回路
をバリスタとＢＯＤの直列回路によってシャント（ｓｈ
ｕｎｔ）すれば、供給電圧幹線内での過渡現象の発生が
大幅に抑制されるよう、パルス状電圧のダンピングを行
うことができる。
ス状電圧が供給電圧幹線内の過渡現象を引き起こさない
ように、本発明に係わる回路装置内のバリスタとＢＯＤ
との直列回路を含む分岐路を構成することも可能である
ことに留意されたい。誘導性素子（ｉｎｄｕｃｔｉｖｅ
ｅｌｅｍｅｎｔ）と容量性素子（ｃａｐａｃｉｔｉｖ
ｅ ｅｌｅｍｅｎｔ）との直列回路を含む回路装置は、
例えば回路装置のスイッチオフ時にパルス状の電圧を発
生することがある。誘導性素子と容量性素子の直列回路
をバリスタとＢＯＤの直列回路によってシャント（ｓｈ
ｕｎｔ）すれば、供給電圧幹線内での過渡現象の発生が
大幅に抑制されるよう、パルス状電圧のダンピングを行
うことができる。
【０００９】低周波数の交流電圧を供給するのに適し
た、本発明に係わる回と装置により、良好な結果が得ら
れる。
た、本発明に係わる回と装置により、良好な結果が得ら
れる。
【００１０】本発明に係わる回路装置内の過渡現象抑制
器は極めて少数の部品によって形成されるが、過渡現象
を効率的に抑制するのでランプの給電に、本発明に係わ
る回路装置を使用することが特に有利であることが判っ
ている。ランプに給電するための回路装置は極めてコン
パクトな構造であることが多い。このことは、ランプに
給電する回路装置とランプとが一体化されているコンパ
クトな低圧水銀放電ランプに特に当てはまる。同じ理由
から、バリスタとＢＯＤを１つの物理的な部品Ｚとして
製造すると有利である。
器は極めて少数の部品によって形成されるが、過渡現象
を効率的に抑制するのでランプの給電に、本発明に係わ
る回路装置を使用することが特に有利であることが判っ
ている。ランプに給電するための回路装置は極めてコン
パクトな構造であることが多い。このことは、ランプに
給電する回路装置とランプとが一体化されているコンパ
クトな低圧水銀放電ランプに特に当てはまる。同じ理由
から、バリスタとＢＯＤを１つの物理的な部品Ｚとして
製造すると有利である。
【００１１】
【発明の実施の形態】以下、図面を参照しつつ本発明の
実施の形態について説明する。
実施の形態について説明する。
【００１２】図１において、Ｋ１およびＫ２は電源の両
極に接続するための入力ターミナルである。図１に示さ
れた実施形態における電源は５０Ｈｚの周波数および約
３１０Ｖの最大振幅の交流電圧を供給する交流電源によ
って形成される。入力ターミナルＫ１とＫ２とは、バリ
スタＶとＢＯＤ ＤＤとの直列回路によって形成された
分岐路によって相互接続されている。入力ターミナルＫ
１およびＫ２は、ダイオードブリッジＤのそれぞれの入
力端にも接続されている。ダイオードブリッジＤの第１
出力端はランプに給電するためのバラスト回路Ｂの第１
入力端に接続されている。ダイオードブリッジＤの第２
出力端は、バラスト回路Ｂの第２入力端に接続されてい
る。ダイオードブリッジの第１出力端と第２出力端は、
コンデンサＣによっても相互接続されている。バラスト
回路Ｂの出力ターミナルにはランプＬＡが接続されてい
る。
極に接続するための入力ターミナルである。図１に示さ
れた実施形態における電源は５０Ｈｚの周波数および約
３１０Ｖの最大振幅の交流電圧を供給する交流電源によ
って形成される。入力ターミナルＫ１とＫ２とは、バリ
スタＶとＢＯＤ ＤＤとの直列回路によって形成された
分岐路によって相互接続されている。入力ターミナルＫ
１およびＫ２は、ダイオードブリッジＤのそれぞれの入
力端にも接続されている。ダイオードブリッジＤの第１
出力端はランプに給電するためのバラスト回路Ｂの第１
入力端に接続されている。ダイオードブリッジＤの第２
出力端は、バラスト回路Ｂの第２入力端に接続されてい
る。ダイオードブリッジの第１出力端と第２出力端は、
コンデンサＣによっても相互接続されている。バラスト
回路Ｂの出力ターミナルにはランプＬＡが接続されてい
る。
【００１３】図１に示された回路装置の動作は次のとお
りである。入力ターミナルＫ１とＫ２との間に周波数５
０Ｈｚおよび振幅約３１０Ｖの交流電圧が与えられる
と、この電圧はダイオードブリッジＤにより整流され
る。整流された交流電圧はコンデンサＣを充電するので
定常動作（ｓｔａｔｉｏｎａｒｙ ｏｐｅｒａｔｉｏ
ｎ）の間、コンデンサＣの両端にＤＣ電圧が生じる。バ
ラスト回路Ｂは、このＤＣ電圧からランプＬＡを通過す
るランプ電流を発生する。入力ターミナル間に生じる交
流電圧に過渡電圧が重ねられると、バリスタＶとＢＯＤ
ＤＤとによって形成された分岐路の両端の間の電圧の
振幅は、過渡現象の開始時にＢＯＤ ＤＤのブレーク電
圧に達するまで上昇する。この結果、コンデンサＣの両
端の電圧も上昇する。ＢＯＤ ＤＤのブレークダウンの
直後に入力ターミナル間の電圧は、大部分がバリスタＶ
によって決定される値まで大きく低下し、この電圧は
（過渡現象の電圧の振幅が例外的に高くなければ）交流
電圧の最大振幅よりも若干高いだけである。この結果、
コンデンサＣの両端の電圧も低下する。このことは、過
渡現象の開始後に限った極めて短い時間の間にコンデン
サＣの両端の電圧は、過渡現象がない場合の値よりも高
い値に達することを意味する。この結果、過渡現象の発
生している間、バラスト回路Ｂの部品は回路装置にバリ
スタＶおよびＢＯＤＤＤを含む分岐路がなかった場合に
コンデンサＣの両端に発生するはずの高電圧を受けな
い。従って、バラスト回路Ｂを構成する部品について
は、ＢＯＤ ＤＤのブレークダウン後のコンデンサＣの
両端の電圧だけを考慮して大きさを決定すればよい。
りである。入力ターミナルＫ１とＫ２との間に周波数５
０Ｈｚおよび振幅約３１０Ｖの交流電圧が与えられる
と、この電圧はダイオードブリッジＤにより整流され
る。整流された交流電圧はコンデンサＣを充電するので
定常動作（ｓｔａｔｉｏｎａｒｙ ｏｐｅｒａｔｉｏ
ｎ）の間、コンデンサＣの両端にＤＣ電圧が生じる。バ
ラスト回路Ｂは、このＤＣ電圧からランプＬＡを通過す
るランプ電流を発生する。入力ターミナル間に生じる交
流電圧に過渡電圧が重ねられると、バリスタＶとＢＯＤ
ＤＤとによって形成された分岐路の両端の間の電圧の
振幅は、過渡現象の開始時にＢＯＤ ＤＤのブレーク電
圧に達するまで上昇する。この結果、コンデンサＣの両
端の電圧も上昇する。ＢＯＤ ＤＤのブレークダウンの
直後に入力ターミナル間の電圧は、大部分がバリスタＶ
によって決定される値まで大きく低下し、この電圧は
（過渡現象の電圧の振幅が例外的に高くなければ）交流
電圧の最大振幅よりも若干高いだけである。この結果、
コンデンサＣの両端の電圧も低下する。このことは、過
渡現象の開始後に限った極めて短い時間の間にコンデン
サＣの両端の電圧は、過渡現象がない場合の値よりも高
い値に達することを意味する。この結果、過渡現象の発
生している間、バラスト回路Ｂの部品は回路装置にバリ
スタＶおよびＢＯＤＤＤを含む分岐路がなかった場合に
コンデンサＣの両端に発生するはずの高電圧を受けな
い。従って、バラスト回路Ｂを構成する部品について
は、ＢＯＤ ＤＤのブレークダウン後のコンデンサＣの
両端の電圧だけを考慮して大きさを決定すればよい。
【００１４】図２において、図１に示された回路装置の
部品に対応する部品には図１と同じような参照番号がつ
けられている。図２に示された回路装置の構造は図１に
示された回路装置と大部分が同じである。違いは次のと
おりである。まず供給電圧をオンオフにスイッチングす
るために入力ターミナルＫとダイオードブリッジＤの第
１入力端との間にスイッチング素子Ｓが設けられてい
る。バリスタＶとＢＯＤＤＤの直列回路は、ここでは入
力端の代わりにダイオードブリッジＤの出力端を相互接
続している。更にダイオードブリッジＤの第１出力端と
バラスト回路Ｂとの間にコイルＬが接続されている。こ
のコイルＬはスイッチング素子Ｓによって電源電圧がオ
ンにスイッチングされる時に、コンデンサＣを充電する
電流の大きさを制限するように働く。
部品に対応する部品には図１と同じような参照番号がつ
けられている。図２に示された回路装置の構造は図１に
示された回路装置と大部分が同じである。違いは次のと
おりである。まず供給電圧をオンオフにスイッチングす
るために入力ターミナルＫとダイオードブリッジＤの第
１入力端との間にスイッチング素子Ｓが設けられてい
る。バリスタＶとＢＯＤＤＤの直列回路は、ここでは入
力端の代わりにダイオードブリッジＤの出力端を相互接
続している。更にダイオードブリッジＤの第１出力端と
バラスト回路Ｂとの間にコイルＬが接続されている。こ
のコイルＬはスイッチング素子Ｓによって電源電圧がオ
ンにスイッチングされる時に、コンデンサＣを充電する
電流の大きさを制限するように働く。
【００１５】図２に示された回路装置の動作は次のとお
りである。
りである。
【００１６】スイッチング素子Ｓが導通状態となり、入
力ターミナルＫ１とＫ２との間に周波数５０Ｈｚおよび
振幅約３１０Ｖの交流電圧が与えられると、この電圧は
ダイオードブリッジＤによって整流される。この整流さ
れた交流電圧はコンデンサＣを充電するので、定常動作
（ｓｔａｔｉｏｎａｒｙ ｏｐｅｒａｔｉｏｎ）中はコ
ンデンサＣの両端にＤＣ電圧が発生する。バラスト回路
ＢはこのＤＣ電圧からランプＬＡを通過するランプ電流
を発生する。スイッチング素子Ｓが非導通状態になるこ
とによってこの回路がスイッチングオフされると、コイ
ルＬとコンデンサＣとはパルス状電圧を発生し、このパ
ルス状電圧はダイオードブリッジの出力端に与えられ
る。このパルス状電圧の振幅がＢＯＤ ＤＤをブレーク
ダウンさせるほど大きい場合、バリスタＶとＢＯＤ Ｄ
Ｄとの直列回路は導通状態となり、これによりパルス状
電圧はかなりの程度ダンピングされる。このダンピング
はパルス状電圧により回路装置の接続されている電源電
圧幹線に過渡現象を発生させるのを、かなりの程度防止
する。
力ターミナルＫ１とＫ２との間に周波数５０Ｈｚおよび
振幅約３１０Ｖの交流電圧が与えられると、この電圧は
ダイオードブリッジＤによって整流される。この整流さ
れた交流電圧はコンデンサＣを充電するので、定常動作
（ｓｔａｔｉｏｎａｒｙ ｏｐｅｒａｔｉｏｎ）中はコ
ンデンサＣの両端にＤＣ電圧が発生する。バラスト回路
ＢはこのＤＣ電圧からランプＬＡを通過するランプ電流
を発生する。スイッチング素子Ｓが非導通状態になるこ
とによってこの回路がスイッチングオフされると、コイ
ルＬとコンデンサＣとはパルス状電圧を発生し、このパ
ルス状電圧はダイオードブリッジの出力端に与えられ
る。このパルス状電圧の振幅がＢＯＤ ＤＤをブレーク
ダウンさせるほど大きい場合、バリスタＶとＢＯＤ Ｄ
Ｄとの直列回路は導通状態となり、これによりパルス状
電圧はかなりの程度ダンピングされる。このダンピング
はパルス状電圧により回路装置の接続されている電源電
圧幹線に過渡現象を発生させるのを、かなりの程度防止
する。
【００１７】図３では横軸に入力電圧（Ｖin）が示さ
れ、縦軸に出力電圧（Ｖout ）が示されるように電圧が
プロットされている。実線で示される曲線は図２に示さ
れた回路装置におけるバリスタＶとＢＯＤ ＤＤの直列
回路の両端の電圧（Ｖout ）とダイオードブリッジＤの
出力端がバリスタＶとＢＯＤ ＤＤの直列回路によって
接続されていない場合に、スイッチング素子Ｓが非導通
状態となった時にダイオードブリッジＤの出力端の間に
発生するパルス状電圧（Ｖin）の振幅との関係を示す。
ここで使用されているバリスタはタイプＶＤＲ２３２２
５９３ ５１３１６（フィリップス）であり、ＢＯＤ
はタイプＢＲ２１１−２００（フィリップス）である。
この直列回路は回路装置が定常動作（ｓｔａｔｉｏｎａ
ｒｙ ｏｐｅｒａｔｉｏｎ）している間は無視できるほ
ど少量の電流しか流さない。Ｖinの振幅が約４２５Ｖま
で上昇すると、バリスタＶとＢＯＤ ＤＤの直列回路の
両端の電圧は約４２５Ｖまで上昇することが明らかであ
る。Ｖinの振幅がさらに高くなるとＢＯＤ ＤＤはブレ
ークダウンし、バリスタＶとＢＯＤ ＤＤの直列回路の
両端の電圧の振幅は、約３７０Ｖまで低下する。Ｖinの
振幅が更に増加するとバリスタＶとＢＯＤ ＤＤの直列
回路の両端の電圧Ｖout もゆっくりと上昇する。
れ、縦軸に出力電圧（Ｖout ）が示されるように電圧が
プロットされている。実線で示される曲線は図２に示さ
れた回路装置におけるバリスタＶとＢＯＤ ＤＤの直列
回路の両端の電圧（Ｖout ）とダイオードブリッジＤの
出力端がバリスタＶとＢＯＤ ＤＤの直列回路によって
接続されていない場合に、スイッチング素子Ｓが非導通
状態となった時にダイオードブリッジＤの出力端の間に
発生するパルス状電圧（Ｖin）の振幅との関係を示す。
ここで使用されているバリスタはタイプＶＤＲ２３２２
５９３ ５１３１６（フィリップス）であり、ＢＯＤ
はタイプＢＲ２１１−２００（フィリップス）である。
この直列回路は回路装置が定常動作（ｓｔａｔｉｏｎａ
ｒｙ ｏｐｅｒａｔｉｏｎ）している間は無視できるほ
ど少量の電流しか流さない。Ｖinの振幅が約４２５Ｖま
で上昇すると、バリスタＶとＢＯＤ ＤＤの直列回路の
両端の電圧は約４２５Ｖまで上昇することが明らかであ
る。Ｖinの振幅がさらに高くなるとＢＯＤ ＤＤはブレ
ークダウンし、バリスタＶとＢＯＤ ＤＤの直列回路の
両端の電圧の振幅は、約３７０Ｖまで低下する。Ｖinの
振幅が更に増加するとバリスタＶとＢＯＤ ＤＤの直列
回路の両端の電圧Ｖout もゆっくりと上昇する。
【００１８】破線はバリスタとＢＯＤとの直列回路の代
わりにダイオードブリッジの出力端の間に１つのバリス
タが設けられている場合におけるダイオードブリッジＤ
の出力端の間の電圧Ｖout とＶinの振幅との関係を示
す。このバリスタは回路装置が定常動作（ｓｔａｔｉｏ
ｎａｒｙ ｏｐｅｒａｔｉｏｎ）間に生じるダイオード
ブリッジＤの出力端の間の電圧値に対し、無視できるほ
ど少量の電流しか流さないような大きさとなっている。
このような条件を満たすには、３９０Ｖの電圧で１ｍＡ
の電流を流すバリスタを選択する必要があることが見出
されている。バリスタをＶＤＲ２３２２ ５９３ ５１
３１６タイプである場合の上記バリスタとＢＯＤの直列
回路では、２７５Ｖの電圧で１ｍＡの電流を流すバリス
タを用いると、この条件を満たすことができることが見
出されている。破線は、ダイオードブリッジＤの出力端
の間にバリスタが設けられていることにより、ダイオー
ドブリッジＤの出力端の間の電圧は約５５０Ｖよりも高
いＶinの振幅の値に対してはゆっくりとしか上昇しない
ことを示している。しかしながら、ダイオードブリッジ
Ｄの出力端の間の電圧はダイオードブリッジＤの出力端
の間にバリスタとＢＯＤの直列回路が設けられている場
合よりおかなり高くなることが、図３から明らかであ
る。バリスタしか含まない分岐路は、ダイオードブリッ
ジの出力端の間の電圧を、バリスタとＢＯＤの直列回路
よりも良好にダンピングしないので、電源電圧幹線にお
ける過渡現象をあまり抑制しない。
わりにダイオードブリッジの出力端の間に１つのバリス
タが設けられている場合におけるダイオードブリッジＤ
の出力端の間の電圧Ｖout とＶinの振幅との関係を示
す。このバリスタは回路装置が定常動作（ｓｔａｔｉｏ
ｎａｒｙ ｏｐｅｒａｔｉｏｎ）間に生じるダイオード
ブリッジＤの出力端の間の電圧値に対し、無視できるほ
ど少量の電流しか流さないような大きさとなっている。
このような条件を満たすには、３９０Ｖの電圧で１ｍＡ
の電流を流すバリスタを選択する必要があることが見出
されている。バリスタをＶＤＲ２３２２ ５９３ ５１
３１６タイプである場合の上記バリスタとＢＯＤの直列
回路では、２７５Ｖの電圧で１ｍＡの電流を流すバリス
タを用いると、この条件を満たすことができることが見
出されている。破線は、ダイオードブリッジＤの出力端
の間にバリスタが設けられていることにより、ダイオー
ドブリッジＤの出力端の間の電圧は約５５０Ｖよりも高
いＶinの振幅の値に対してはゆっくりとしか上昇しない
ことを示している。しかしながら、ダイオードブリッジ
Ｄの出力端の間の電圧はダイオードブリッジＤの出力端
の間にバリスタとＢＯＤの直列回路が設けられている場
合よりおかなり高くなることが、図３から明らかであ
る。バリスタしか含まない分岐路は、ダイオードブリッ
ジの出力端の間の電圧を、バリスタとＢＯＤの直列回路
よりも良好にダンピングしないので、電源電圧幹線にお
ける過渡現象をあまり抑制しない。
【図１】本発明に係わる回路装置の第１実施例の回路図
である。
である。
【図２】本発明に係わる回路装置の第２実施例の回路図
である。
である。
【図３】過渡現象の発生中の、図２に示された回路装置
の一部の両端における電圧の振幅勾配を示す。
の一部の両端における電圧の振幅勾配を示す。
Ｋ１、Ｋ２ 入力ターミナル Ｖ バリスタ ＤＤ ＢＯＤ Ｄ ダイオードブリッジ Ｃ コンデンサ Ｂ バラスト回路 ＬＡ ランプ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０５Ｂ 41/16 Ｈ０５Ｂ 41/16 Ｘ (71)出願人 590000248 Ｇｒｏｅｎｅｗｏｕｄｓｅｗｅｇ １, 5621 ＢＡ Ｅｉｎｄｈｏｖｅｎ， Ｔｈ ｅ Ｎｅｔｈｅｒｌａｎｄｓ
Claims (7)
- 【請求項１】給電電源の両極に接続するための入力ター
ミナルと、 前記入力ターミナルを相互接続し、バリスタを有する分
岐路と、を備えた負荷に給電するための回路装置におい
て、前記分岐路が、バリスタとＢＯＤとの直列回路を有
することを特徴とする回路装置。 - 【請求項２】誘導性素子と容量性素子とを含む直列回路
を備え、前記誘導性素子および前記容量性素子が前記バ
リスタと前記ＢＯＤとの前記直列回路によってシャント
されていることを特徴とする請求項１記載の回路装置。 - 【請求項３】低周波数の交流電圧の供給に適合している
ことを特徴とする請求項１または２に記載の回路装置。 - 【請求項４】ランプを設けるための接続ターミナルを有
することを特徴とする請求項１〜３のいずれか１つに記
載の回路装置。 - 【請求項５】前記ランプは、小型の低圧水銀放電ランプ
であることを特徴とする請求項４記載の回路装置。 - 【請求項６】前記バリスタと前記ＢＯＤとは１つの物理
的部品Ｚを形成するように構成されたことを特徴とする
請求項１〜５のいずれか１つに記載の回路装置。 - 【請求項７】バリスタとＢＯＤとが一体化されている物
理的部品Ｚ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| BE9600622A BE1010412A3 (nl) | 1996-07-09 | 1996-07-09 | Schakelinrichting. |
| BE9600622 | 1996-07-09 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH114538A true JPH114538A (ja) | 1999-01-06 |
Family
ID=3889867
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9179491A Pending JPH114538A (ja) | 1996-07-09 | 1997-07-04 | 回路装置および部品 |
Country Status (4)
| Country | Link |
|---|---|
| EP (1) | EP0818867A1 (ja) |
| JP (1) | JPH114538A (ja) |
| CN (1) | CN1173065A (ja) |
| BE (1) | BE1010412A3 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AUPS333302A0 (en) * | 2002-07-02 | 2002-07-25 | Fultec Pty Ltd | A protection and indication circuit |
| US7369387B2 (en) | 2004-11-09 | 2008-05-06 | Fultec Semiconductor, Inc. | Apparatus and method for temperature-dependent transient blocking |
| US7342433B2 (en) | 2004-11-09 | 2008-03-11 | Fultec Semiconductor, Inc. | Apparatus and method for enhanced transient blocking |
| US7646576B2 (en) | 2004-11-09 | 2010-01-12 | Bourns, Inc. | Apparatus and method for high-voltage transient blocking using low voltage elements |
| US7492566B2 (en) | 2005-01-14 | 2009-02-17 | Bourns, Inc. | Low resistance transient blocking unit |
| US7576962B2 (en) | 2005-06-16 | 2009-08-18 | Bourns, Inc. | Transient blocking apparatus with reset |
| FI122449B (fi) | 2009-08-18 | 2012-01-31 | Vacon Oyj | Suuntaajalaite |
| FR3004019A1 (fr) * | 2013-03-29 | 2014-10-03 | St Microelectronics Tours Sas | Composant de protection contre des surtensions |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1163795A (en) * | 1967-06-02 | 1969-09-10 | Ass Elect Ind | Over-Voltage Protection Circuit |
| US4563720A (en) * | 1984-04-17 | 1986-01-07 | General Semiconductor Industries, Inc. | Hybrid AC line transient suppressor |
| US4912589A (en) * | 1988-01-13 | 1990-03-27 | Tii Industries, Inc. | Surge suppression on AC power lines |
| US5038245A (en) * | 1989-09-15 | 1991-08-06 | Lennart Gronskog | Method and apparatus for suppressing electrical transients |
-
1996
- 1996-07-09 BE BE9600622A patent/BE1010412A3/nl not_active IP Right Cessation
-
1997
- 1997-07-01 EP EP97202002A patent/EP0818867A1/en not_active Withdrawn
- 1997-07-04 JP JP9179491A patent/JPH114538A/ja active Pending
- 1997-07-09 CN CN 97114508 patent/CN1173065A/zh active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| BE1010412A3 (nl) | 1998-07-07 |
| CN1173065A (zh) | 1998-02-11 |
| EP0818867A1 (en) | 1998-01-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5930130A (en) | Inrush protection circuit | |
| US5834924A (en) | In-rush current reduction circuit for boost converters and electronic ballasts | |
| US5796182A (en) | Capacator storage circuit for sustaining a DC converter | |
| EP0311424B1 (en) | High frequency ballast for gaseous discharge lamps | |
| US5550438A (en) | Circuit arrangement | |
| JPH114538A (ja) | 回路装置および部品 | |
| JP2004311435A (ja) | 容量性負荷の作動のためのインターフェース回路 | |
| EP0855132A1 (en) | Circuit arrangement | |
| CA2686271C (en) | Current in-rush limiting circuit using switchable current limiting arrangement | |
| AU609388B2 (en) | High frequency ballast for gaseous discharge lamps | |
| US5877614A (en) | Electronic switch-mode power supply | |
| US5719473A (en) | High frequency operating circuit with in-rush current protection for operation of discharge lamps | |
| JPH06215885A (ja) | 放電ランプ高周波点灯回路 | |
| US7321483B2 (en) | Power converter | |
| WO1997030569A1 (en) | In-rush surge limiting electronic ballast | |
| JPH1014134A (ja) | 安定化電源回路 | |
| US7994729B2 (en) | Optical element driving circuit | |
| EP0212817A1 (en) | Improvements in or relating to invertors | |
| KR100830244B1 (ko) | 역률 보상용 정류기 회로 | |
| EP0739545B1 (en) | Circuit arrangement | |
| EP1290776A1 (en) | Ac-dc converter | |
| JP3743141B2 (ja) | パルス発生装置および放電灯点灯装置 | |
| JPH11509971A (ja) | 回路装置 | |
| JPH11514795A (ja) | 回路装置 | |
| EP0580255B1 (en) | DC-AC converter with protection means, for supplying a discharge lamp |