JPH1145157A - データ転送装置、ディスク装置及びデータ転送方法 - Google Patents

データ転送装置、ディスク装置及びデータ転送方法

Info

Publication number
JPH1145157A
JPH1145157A JP9198728A JP19872897A JPH1145157A JP H1145157 A JPH1145157 A JP H1145157A JP 9198728 A JP9198728 A JP 9198728A JP 19872897 A JP19872897 A JP 19872897A JP H1145157 A JPH1145157 A JP H1145157A
Authority
JP
Japan
Prior art keywords
data transfer
data
error
host
mode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9198728A
Other languages
English (en)
Inventor
Masahiko Sato
昌彦 佐藤
Toshio Kakihara
俊男 柿原
Atsushi Kanamaru
淳 金丸
Hiroshi Oshikawa
浩 押川
Hideo Asano
秀夫 浅野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Priority to JP9198728A priority Critical patent/JPH1145157A/ja
Priority to US09/121,944 priority patent/US6209046B1/en
Publication of JPH1145157A publication Critical patent/JPH1145157A/ja
Priority to US09/784,538 priority patent/US20010016884A1/en
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0613—Improving I/O performance in relation to throughput
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0653—Monitoring storage devices or systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0674—Disk device
    • G06F3/0676—Magnetic disk device

Abstract

(57)【要約】 【課題】 Read ＤＭＡ Commandのデータ転送時に一時
的にＣＲＣエラーが頻発した場合などのコマンド再発行
による極端なスループットの低下及び最終的なシステム
停止を起こりにくくすることができ、信頼性の高いデー
タ転送と最小限のスループット低下を実現できるデータ
転送装置、ディスク装置及びデータ転送方法を提供する
ことを目的とする。 【解決手段】 ＨＤＤ１００及びホスト２００は、ＭＰ
Ｕ１０６は、ホストからの指示に従ってデータ転送速度
の異なる複数のデータ転送速度のうち、所定のデータ転
送速度でデータを転送するデータ転送手段と、転送され
たデータのエラーを検出するエラー検出手段と、エラー
検出手段により所定のエラーが検出されると、ホストか
らの指示に従って設定されたデータ転送速度より遅いデ
ータ転送速度でデータ転送を行うように制御する制御手
段とを有する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ハードディスクド
ライブ（ＨＤＤ）等に用いられるデータ転送装置、ディ
スク装置及びデータ転送方法に係り、詳細には、データ
転送機能を備えたデータ転送装置、ディスク装置及びデ
ータ転送方法に関する。
【０００２】
【従来の技術】Ultra ＡＴＡは、Fast ＡＴＡ-3の次期
バージョンとして規格化された高速な転送速度を実現す
るＥＩＤＥ（Enhanced Integrated Device Electronic
s）のインターフェイス規格である。
【０００３】Ultra ＡＴＡは、Ultra ＤＭＡ/33という
転送モードをサポートしており、最大データ転送速度は
３３ＭＢ／ｓｅｃである。ＤＭＡモードデータ転送によ
り、ＣＰＵを介さずに直接メインメモリとハードディス
クドライブ（ＨＤＤ）などの周辺機器でデータ転送が可
能になる。現在のUltra ＤＭＡ/33では、転送速度によ
ってUltra ＡＴＡ Mode0からMode2まで３つのモードが
規定されている。
【０００４】Ultra ＤＭＡ transfer modeは、Fast Ａ
ＴＡ-3のMulti-word ＤＭＡ transfer modeに対して表
１に示すようにデータの転送速度が２倍になっている。
【０００５】
【表１】
【０００６】また、Ultra ＡＴＡでは、データを取り込
むタイミングを決めるストローブ信号をデータを出す側
（例えば、リード：ドライブ，ライト：ホスト）がドラ
イブすることで、データ転送速度をデータを出す側でコ
ントロールできるようになっている。実際、ドライブ側
のデータ転送速度はホストからのSet features command
（EFh）によってセットされ、パワー・オン・リセット
かまたはハード・リセットを受けるとリセットされる。
【０００７】
【発明が解決しようとする課題】このように、Ultra Ｄ
ＭＡ transfer protocolでは、転送速度を２倍に上げて
いるためＩＤＥＩ／ＦＢｕｓ上でのデータ化けによるエ
ラーを検出する必要があり、転送されたデータのＣＲＣ
（cyclic redundancy check:巡回冗長検査符号）をホス
トとドライブの両方で計算しその結果を比較するという
ＣＲＣチェック機能が付け加えられている。
【０００８】このＣＲＣ機能でエラーが発見された場
合、ホストはそのコマンドを再度ドライブに対して発行
するだけである。しかし、何らかの理由で一時的にＩＤ
ＥＩ／ＦＢｕｓ上のシグナル品質が悪くなりＣＲＣエラ
ーが頻発した場合などでは、コマンド再発行が増加して
極端なスループットの低下が起こり、さらにコマンドの
再発行だけでは復旧できない場合、システム全体を停止
させてしまうことになる。
【０００９】本発明は、Ultra ＤＭＡ transfer modeに
おいて、現在のホスト側の機構を一切変更せず、ドライ
ブ側の変更だけにより、Read ＤＭＡ Commandのデータ
転送時に一時的にＣＲＣエラーが頻発した場合などのコ
マンド再発行による極端なスループットの低下及び最終
的なシステム停止を起こりにくくすることができ、信頼
性の高いデータ転送と最小限のスループット低下を実現
できるデータ転送装置、ディスク装置及びデータ転送方
法を提供することを目的とする。
【００１０】また、本発明は、Ultra ＤＭＡ transfer
modeにおいて、一時的にＣＲＣエラーが頻発した場合な
どのコマンド再発行による極端なスループットの低下及
び最終的なシステム停止を起こりにくくすることがで
き、信頼性の高いデータ転送を行い、スループット低下
を最小限に抑えることができるデータ転送装置、ディス
ク装置及びデータ転送方法を提供することを目的とす
る。
【００１１】さらに、本発明は、Ultra ＤＭＡ transfe
r modeにおいて、データ転送をエラーなく転送すること
ができるデータ転送装置、ディスク装置及びデータ転送
方法を提供することを目的とする。
【００１２】
【課題を解決するための手段】本発明に係るデータ転送
装置は、記憶装置とホスト間でデータをＤＭＡ転送する
データ転送装置において、データ転送速度の異なる複数
のデータ転送速度でデータを転送可能なデータ転送手段
と、転送されたデータのエラーを検出するエラー検出手
段と、第１のデータ転送速度で記憶装置とホスト間でデ
ータを転送するとともに、エラー検出手段により所定の
エラーが検出されると、第１のデータ転送速度より遅い
第２のデータ転送速度でデータ転送を行うように制御す
る制御手段とを備えたことを特徴とする。
【００１３】本発明に係るデータ転送装置は、記憶装置
とホスト間でデータをＤＭＡ転送するデータ転送装置に
おいて、記憶装置は、ホストからの指示に従ってデータ
転送速度の異なる複数のデータ転送速度のうち、第１の
データ転送速度でデータを転送するデータ転送手段と、
転送されたデータのエラーを検出するエラー検出手段
と、エラー検出手段により所定のエラーが検出されると
ホストへエラーを通知する手段と、ホストが第１のデー
タ転送速度より遅い第２のデータ転送速度で行うデータ
転送を受ける手段とを備えたことを特徴とする。
【００１４】本発明に係るデータ転送装置は、記憶装置
とホスト間でデータを転送するデータ転送装置におい
て、転送されたデータのエラーを検出するエラー検出手
段と、検出されたエラー発生の周期性を算出する算出手
段と、算出手段の出力に基づいてエラー発生の周期性を
避けるようにデータ間に所定のウェイトを挿入してデー
タ転送を行うように制御する制御手段とを備えたことを
特徴とする。
【００１５】上記データ転送装置において、データ転送
速度を元のデータ転送速度に戻す手段を備え、元のデー
タ転送速度に戻すタイミングは、所定時間が経過した
後、所定量のコマンドを受けた後、所定量のデータを転
送した後、またはこれらの組み合わせであってもよい。
【００１６】上記ＤＭＡ転送は、Ultra ＤＭＡ transfe
r modeに準拠するＤＭＡ転送であってもよい。
【００１７】本発明に係るディスク装置は、ホストとの
間でデータを転送するデータ転送機能を備えたディスク
装置であって、データ転送機能が、請求項１、２又は３
記載のデータ転送装置を用いたものであってもよい。
【００１８】本発明に係るデータ転送方法は、エラー検
出機構を有する記憶装置からホストにデータを転送する
データ転送方法であって、第１のデータ転送速度を設定
するステップと、第１のデータ転送速度で記憶装置から
ホストにデータを転送するステップと、転送されたデー
タのエラーを検出するステップと、エラーを検出するス
テップにおいて所定のエラーが検出されたとき、データ
転送速度を第１のデータ転送速度より遅い第２のデータ
転送速度にするステップと、第２のデータ転送速度で記
憶装置からホストにデータを転送するステップとを含む
ことを特徴とする。
【００１９】本発明に係るデータ転送方法は、エラー検
出機構を有するホストから記憶装置にデータを転送する
データ転送方法であって、第１のデータ転送速度を設定
するステップと、第１のデータ転送速度でホストから記
憶装置にデータを転送するステップと、転送されたデー
タのエラーを検出するステップと、エラーを検出するス
テップにおいて所定のエラーが検出されたとき、データ
転送速度を第１のデータ転送速度より遅い第２のデータ
転送速度にするステップと、第２のデータ転送速度でホ
ストから記憶装置にデータを転送するステップとを含む
ことを特徴とする。
【００２０】
【発明の実施の形態】本発明に係るディスクドライブ装
置は、ＩＤＥ（Integrated Device Electronics）イン
ターフェースを備えた小型ＨＤＤに適用することができ
る。
【００２１】第１の実施形態 図１は本発明の第１の実施形態に係るディスクドライブ
装置の構成を示すブロック図である。
【００２２】図１において、１００は磁気ディスク装置
（ＨＤＤ）、２００はホストとしてのパーソナル・コン
ピュータであり、例えばＩＤＥインターフェースにより
接続される。
【００２３】磁気ディスク装置（ＨＤＤ）１００は、デ
ータ記録媒体である磁気ディスク１０１、磁気ディスク
１０１を回転駆動するスピンドルモータを含むＶＣＭス
ピンドルドライバ１０２、磁気ディスク１０１にデータ
のリード／ライトを行うための磁気ヘッド１０３、磁気
ヘッド１０３を有するヘッドスライダを磁気ディスク１
０１表面上空及び退避位置に移動させるアクチュエータ
機構１０４、磁気ディスク１０１に対しデータの読み出
し／書き込み等の動作を制御するハードディスクコント
ローラ（Hard Disk Controller：ＨＤＣ）１０５及びＨ
ＤＣ１０５に対する制御を含む、ＨＤＤ全体の動作を制
御するＭＰＵ１０６から構成される。
【００２４】ＨＤＣ１０５は、制御用バスによりＭＰＵ
１０６に接続され、ＨＤＣ１０５はＩＤＥＩ／ＦＢｕｓ
１５０によりＨＤＤ外部のホストに接続される。ＨＤＣ
１０５は、データ転送に必要な情報をすべて格納できる
内部メモリを有し、ＭＰＵ１０６の介在なしにホストと
直接データ転送を行うＤＭＡモードデータ転送が可能で
ある。
【００２５】ＭＰＵ１０６は、制御プログラムを実行す
るマイクロプロセッサであり、制御プログラム、データ
を格納するメモリ等を備え、制御プログラムに従って処
理を実行してＨＤＤ全体の動作を制御し、ＨＤＣ１０５
及びホストから供給されるコマンド、制御データに基づ
いてＨＤＣ１０５の動作を制御する。
【００２６】一方、ホストとなるパーソナル・コンピュ
ータ２００は、ＣＰＵ２０１と、例えばＩＤＥインター
フェースを１チップ化したＩＤＥＩ／Ｆチップセット２
０２を有し、ＥＩＤＥで策定されたUltra ＡＴＡでＨＤ
Ｄ１００との間でデータ転送を行う。Ultra ＡＴＡおい
て下位互換性は維持されており、Fast ＡＴＡによるデ
ータ転送をサポートしている。
【００２７】このように、ＨＤＤ１００は、ＩＤＥイン
ターフェースを持ち、ＭＰＵ１０６は、ホストからの指
示に従ってデータ転送速度の異なる複数のデータ転送速
度のうち、所定のデータ転送速度でデータを転送するデ
ータ転送手段と、転送されたデータのエラーを検出する
エラー検出手段と、エラー検出手段により所定のエラー
が検出されると、ホストからの指示に従って設定された
データ転送速度より遅いデータ転送速度でデータ転送を
行うように制御する制御手段とを備えた構成となってい
る。
【００２８】以下、上述のように構成されたＨＤＤ１０
０の動作を説明する。
【００２９】まず、本発明の基本的な考え方について述
べる。
【００３０】Ultra ＤＭＡ transfer mode時のデータ転
送速度は、データを出す側（リード：ドライブ，ライ
ト：ホスト）によってコントロールできる仕様になって
いる。
【００３１】そこで本発明は、Ultra ＤＭＡ transfer
mode時のRead ＤＭＡ commandでＣＲＣエラーが発生し
た時、ドライブ側で自動的にその後のRead ＤＭＡ comm
andに対するデータ転送速度を遅くするようにする。
【００３２】すなわち、システム（ホスト）とＨＤＤ間
でデータ転送中に、ＨＤＤ側では計算したＣＲＣとデー
タ転送されたデータのＣＲＣとをコンペアしている。従
来例では、ＣＲＣエラーが発生した時にはＨＤＤはシス
テム側にその旨を通知して、システム側は同じコマンド
を同じ転送速度でＨＤＤ側に再送し、ＨＤＤでは同じオ
ペレーションを再度繰り返していた。
【００３３】これに対して本発明では、Ultra ＤＭＡ t
ransfer mode時は、データを出す側（リード時は、デー
タはＨＤＤからシステムに転送される）が速度をコント
ロールできることに着目し、ＨＤＤ側でＣＲＣエラーを
検出すると、ＨＤＤはその後のRead ＤＭＡ commandに
対するデータ転送速度を遅くしてシステム側に転送す
る。規約上、データ転送速度の遅いデータは必ず受け付
けなければならないので、システム側は何等の変更を行
うことなく受けることができる。
【００３４】これにより、リード時のＣＲＣエラーの頻
発を防ぎ、エラー時のコマンド再発行を減らすことがで
き、さらに、あるタイミングで初期のデータ転送速度へ
自動的に戻ることができるので、ＩＤＥＩ／ＦＢｕｓ上
の状況に応じた信頼性の高いデータ転送を行い、かつス
ループットの低下を最小限に抑えることができる。
【００３５】初期のデータ転送速度に戻すタイミング
は、ＣＲＣエラーをモニタするモードに入ってから、
（１）ある時間が経過した後、（２）ある量のコマンド
を受けた後、（３）ある量のデータを転送した後、
（４）これらの組み合わせによって決定することができ
る。さらに、これは現在のホスト側の機構には一切変更
がいらず、ドライブ側の変更だけで実現できる。
【００３６】次に、上記基本的な考え方に基づいてＨＤ
Ｄ１００の動作を詳細に説明する。
【００３７】Ultra ＤＭＡ transfer modeにセットされ
たＨＤＤ１００は、ホストから発行されたRead ＤＭＡ
Command（C8h:with retries,C9h:without retries）の
データ転送中にＣＲＣエラーが発生した場合、ホストに
ＣＲＣエラーを伝えると同時に、ＨＤＤ１００の内部で
自分自身のUltra ＤＭＡ transfer modeを現在のモード
よりも１レベル遅いモードにセットする。このときＣＲ
Ｃエラーをモニタするモードに切り替える。
【００３８】ホストから再発行されたコマンドでもＣＲ
Ｃエラーが発生した場合は、ＨＤＤ１００はさらに１レ
ベル遅いモードにセットし直す。これをＣＲＣエラーが
起こらなくなるかモードが０になるまでドライブの内部
で続ける。現在のUltra ＤＭＡ transfer modeの場合は
モードの変更はしない。
【００３９】Ultra ＤＭＡ transfer modeを変更した場
合、あるタイミングで初期のモードにセットし直し、そ
の後のRead ＤＭＡ commandで、ＣＲＣエラーが発生す
るかモニタする。ＣＲＣエラーが発生しなければ、ＣＲ
Ｃエラーのモニタモードから通常のモードに切り替え、
これ以降初期のUltra ＤＭＡ transfer modeでデータ転
送を行う。ＣＲＣエラーが発生すれば、上記と同様にモ
ードを１レベルずつ遅くしていく。
【００４０】初期のデータ転送速度に戻すタイミング
は、ＣＲＣエラーをモニタするモードに入ってから、
（１）ある時間が経過した後、（２）ある量のコマンド
を受けた後、（３）ある量のデータを転送した後、
（４）これらの組み合わせによって決定することができ
る。
【００４１】図２はＨＤＤ１００によるデータ転送速度
制御を示すフローチャートであり、本プログラムはＭＰ
Ｕにより所定タイミングで実行される。図中ＳＴはフロ
ーのステップを示し、楕円で囲んだ部分は各ＤＭＡ tra
nsfer mode状態を表す。
【００４２】まず、ステップＳＴ１でホスト側のコマン
ドセットに従ってＨＤＤ１００のデータ転送モード（Ul
tra ＤＭＡ ｘfer mode）をセットする。ＨＤＤ１００
がUltra ＤＭＡ transfer mode動作を行えるときはステ
ップＳＴ２以降のUltra ＤＭＡ transfer modeに移行
し、Ultra ＤＭＡ transfer mode動作を行えないときは
ステップＳＴ１３でデフォルトであるDefalt ＤＭＡ ｘ
fer mode Ndとする。すなわち、Ultra ＤＭＡ transfer
modeを備えたＨＤＤ１００は、電源投入直後等の初期
状態では、デフォルトであるMulti-word ＤＭＡ transf
er modeにあることが決められており、ホスト側からのU
ltra ＤＭＡ transfer mode要求にドライブが応え、ド
ライブの応答を受けたホストがUltra ＤＭＡ transfer
commandを出しこのコマンドをドライブが受け取ること
によりUltra ＤＭＡ transfer modeに移行することがで
きる。
【００４３】ステップＳＴ２では、ＨＤＤ１００のUltr
a ＤＭＡ transfer modeにおける初期化を行う（Initia
l Ultra ＤＭＡ ｘfer mode Ni）。ここで、ＰＯＲ（パ
ワー・オン・リセット）かハードリセットがあったとき
はステップＳＴ１３のデフォルトであるDefalt ＤＭＡ
ｘfer mode Ndに戻す。
【００４４】次いで、ステップＳＴ３でリードにおける
データ転送中にＣＲＣエラーが発生したか否かを判別
し、データ転送中にＣＲＣエラーが発生していなければ
ステップＳＴ２に戻って初期設定されたデータ転送速度
でデータ転送を続ける。
【００４５】データ転送中にＣＲＣエラーが発生したと
きはステップＳＴ４以降のステップでモードを１レベル
ずつ遅くする処理を行う。すなわち、ステップＳＴ４で
現在のUltra ＤＭＡ transfer modeが何のモードか（Ul
tra ＤＭＡ ｘfer mode Niが何か）を確認し、Niが０の
ときはUltra ＤＭＡ transfer modeにおける最低速モー
ドMode０（表１参照）であるからこれ以上の遅いモード
には設定できないと判断してステップＳＴ２に戻る。
【００４６】Niが０より大きい（Ni＞０）ときは、ステ
ップＳＴ５でＨＤＤ１００のUltraＤＭＡ ｘfer modeを
１レベル遅い転送モードにして（Ni＝Ni−１）リード処
理を行う。
【００４７】次いで、ステップＳＴ６で１レベル低い転
送モードにおいてデータ転送中のＣＲＣエラーの発生を
モニタし、ステップＳＴ７でリトライしたリードのデー
タ転送でＣＲＣエラーが発生したか否かを判別する。
【００４８】リトライしたデータ転送でＣＲＣエラーが
発生しなければステップＳＴ１０以降のステップで初期
のデータ転送速度に戻す処理に進み、リトライしたデー
タ転送でＣＲＣエラーが発生したときはステップＳＴ８
で現在のUltra ＤＭＡ transfer modeモードN（Ultra
ＤＭＡ ｘfer mode N）を確認し、Nが０のときはUltra
ＤＭＡ transfer modeにおける最低速モードMode０であ
るからこれ以上の遅いモードには設定できないと判断し
てステップＳＴ７に戻る。Nが０より大きい（N＞０）と
きは、ステップＳＴ９でＨＤＤ１００のUltra ＤＭＡ
ｘfer modeをさらに１レベル遅い転送モードにして（N
＝N−１）リード処理を行いステップＳＴ７に戻る。
【００４９】上記ステップＳＴ２〜ステップＳＴ９の処
理によりUltra ＤＭＡ ｘfer modeにおいて、Read ＤＭ
Ａ Commandのデータ転送時にＣＲＣエラーが発生する
と、エラーの発生がより少ない１レベル遅い転送モード
にしてコマンド再発行によるリトライが行われ、１レベ
ル遅い転送モードにしてもＣＲＣエラーが発生する時に
はさらに１レベル遅い転送モードにしてリトライが行わ
れる。これにより、データ転送時のＣＲＣエラーをでき
る限り減少させて確実なデータ転送を行うことができ
る。
【００５０】本実施形態では、ＣＲＣエラーの発生によ
り１レベルずつ遅い転送モードにするようにしてデータ
転送速度をなるべく下げすにＣＲＣエラーを減少させる
ようにしているが、ＣＲＣエラーの発生状況によって
は、直ちににUltra ＤＭＡ transfer modeにおける最低
速モードMode０にする態様をとるようにしてもよい。
【００５１】図２のフローに戻って、上記ステップＳＴ
７のあるデータ転送速度のデータ転送でＣＲＣエラーが
発生しなくなったときはステップＳＴ１０でそのUltra
ＤＭＡ ｘfer mode Nでリード処理を行うとともに、Ｃ
ＲＣエラーの発生がないデータ転送状態であると判断し
てステップＳＴ１１でシステム側がセットした元のデー
タ転送速度に戻す処理を行う。例えば、初期のデータ転
送速度に戻すタイミングは、ＣＲＣエラーをモニタする
モードに入ってから、（１）ある時間が経過した後、
（２）ある量のコマンド（コマンドをいくつ受けたか）
を受けた後、（３）ある量のデータを転送した後、
（４）これらの組み合わせによって決定する。なお、ス
テップＳＴ１０のＣＲＣエラーの発生がないデータ転送
状態でＰＯＲかハードリセットがあったときはステップ
ＳＴ１３のデフォルトであるDefalt ＤＭＡ ｘfer mode
Ndに戻す。
【００５２】ステップＳＴ１２では、初期のデータ転送
速度に戻した転送モードにおいてデータ転送中のＣＲＣ
エラーの発生をモニタし、前記ステップＳＴ３に戻る。
【００５３】一方、電源投入直後等の初期状態、ホスト
によりUltra ＤＭＡ transfer modeの許可がされていな
い時、各状態においてＰＯＲやハードリセットがあった
時はステップＳＴ１３でデフォルトであるDefalt ＤＭ
Ａ ｘfer mode Ndとする。
【００５４】以上説明したように、第１の実施形態に係
るＨＤＤ１００及びホスト２００は、ＩＤＥインターフ
ェースにより接続され、ＨＤＤ１００は、磁気ディスク
１０１、ＶＣＭスピンドルドライバ１０２、磁気ディス
ク１０１にデータのリード／ライトを行うための磁気ヘ
ッド１０３、アクチュエータ機構１０４、磁気ディスク
１０１に対しデータの読み出し／書き込み等の動作を制
御するＨＤＣ１０５及びＨＤＤ全体の動作を制御するＭ
ＰＵ１０６を備え、ＭＰＵ１０６は、ホストからの指示
に従ってデータ転送速度の異なる複数のデータ転送速度
のうち、所定のデータ転送速度でデータを転送するデー
タ転送手段と、転送されたデータのエラーを検出するエ
ラー検出手段と、エラー検出手段により所定のエラーが
検出されると、ホストからの指示に従って設定されたデ
ータ転送速度より遅いデータ転送速度でデータ転送を行
うように制御する制御手段とを有し、ＨＤＤ１００から
ホストにデータを転送する場合、まず、第１のデータ転
送速度を設定するステップと、第１のデータ転送速度で
ＨＤＤ１００からホストにデータを転送するステップ
と、転送されたデータのエラーを検出するステップと、
エラーを検出するステップにおいて所定のエラーが検出
されたとき、データ転送速度を第１のデータ転送速度よ
り遅い第２のデータ転送速度にするステップと、第２の
データ転送速度でＨＤＤ１００からホストにデータを転
送するステップとを含むデータ転送方法としたので、既
存のＣＲＣエラーのステイタスをモニタすることにより
ＩＤＥＩ／ＦＢｕｓの状況を知ることができるため、ハ
ードウェアの変更を必要とせず、かつ現在のホスト側の
機構を一切変更せず、ドライブ側の変更だけでリード時
の信頼性の高いデータ転送を実現でき、スループット低
下も最小限に抑えることができる。
【００５５】また、自動的に初期のモードに復帰するこ
とができるので、ＩＤΕＩ／ＦＢｕｓの状況を動的に反
映させ、その状況下での最速のリードデータ転送ができ
る。将来さらに高速なUltra ＤＭＡ/44，Ultra ＤＭＡ/
66のデータ転送が行われるようになれば本発明の効果は
さらに大きくなる。
【００５６】第１の実施形態では、ＨＤＤからホストに
データを出すリード時において、ＨＤＤ側でRead ＤＭ
Ａ commandに対するデータ転送速度を遅くしてホスト側
に転送する。したがって、ホスト側の機構には一切変更
がないため、例えばホストとなるパーソナル・コンピュ
ータ２００及びインターフェースのシステム変更は一切
必要としない。換言すれば、既存のシステムの変更なし
にシステム全体のスループットの向上及び信頼性の向上
を図ることができる。また、ＨＤＤ側においてもハード
的構成の追加・変更を必要とせずＭＰＵプログラム変更
のみで実現できる。
【００５７】第１の実施形態では、ＨＤＤからホストに
データを出すリード時において、適用した例であるが、
ホストからＨＤＤにWrite ＤＭＡ Commandを発行するラ
イト時はホスト側の機構の一部変更が必要となる。以
下、このライト時の速度制御を第２の実施形態により説
明する。
【００５８】第２の実施形態 本発明の第２の実施形態に係るディスクドライブ装置の
全体構成は、前記図１と同様であるためハード的構成の
説明を省略する。但し、図１のＣＰＵ２０１は、後述す
る図３の速度制御を実行する構成となっている。
【００５９】次に、上記ディスクドライブ装置の動作を
説明する。
【００６０】ホストからUltra ＤＭＡ transfer modeに
セットされたドライブに発行されたWrite ＤＭＡ Comma
nd（CAh:with retries,CBh:without retries）またはRe
adＤＭＡ Command（C8h:with retries,C9h:without ret
ries）のデータ転送中にＣＲＣエラーが発生し、ドライ
ブがホストにＣＲＣエラーを伝えると、ホストは自分自
身とドライブのUltra ＤＭＡ transfer modeを現在のモ
ードよりも１レベル遅いモードにセットして同じコマン
ドを再発行する。
【００６１】再発行したコマンドでもＣＲＣエラーが発
生した場合は、ホストは自分自身とドライブをさらに１
レベル遅いモードにセットし直して同じコマンドを再発
行する。これをＣＲＣエラーが起こらなくなるかモード
が０になるまで続ける。
【００６２】現在のUltra ＤＭＡ transfer modeがモー
ド０の場合はモードの変更はせずに同じコマンドを再発
行する。Ultra ＤＭＡ transfer modeを変更した場合、
その後あるタイミングで初期のモードにセットし直し、
ＣＲＣエラーが発生するかモニタする。ＣＲＣエラーが
発生しなければ、これ以降初期のモードでデータ転送を
行う。ＣＲＣエラーが発生すれば、上記と同様にモード
を１レベルずつ遅くしていく。
【００６３】初期のデータ転送速度に戻すタイミング
は、モードを変更してから、（１）ある時間が経過した
後、（２）ある量のコマンドを受けた後、（３）ある量
のデータを転送した後、（４）これらの組み合わせによ
って決定することができる。
【００６４】図３はホストであるシステム側におけるデ
ータ転送速度制御を示すフローチャートであり、本プロ
グラムはパーソナル・コンピュータ２００のＣＰＵ２０
１により所定タイミングで実行される。図中、楕円で囲
んだ部分は各ＤＭＡ transfer mode状態を表す。
【００６５】まず、ステップＳＴ２１でドライブ側の能
力に従ってデータ転送モード（Ultra ＤＭＡ ｘfer mod
e）をセットする。ＨＤＤ１００がUltra ＤＭＡ transf
er mode動作を行えるときはステップＳＴ２２以降のUlt
ra ＤＭＡ transfer modeに移行し、Ultra ＤＭＡ tran
sfer mode動作を行えないときはステップＳＴ３３でデ
フォルトであるDefalt ＤＭＡ ｘfer mode Ndとする。
すなわち、Ultra ＤＭＡ transfer modeを備えたＨＤＤ
１００は、電源投入直後等の初期状態では、デフォルト
であるMulti-word ＤＭＡ transfer modeにあることが
決められており、ホスト側からのUltra ＤＭＡ transfe
r mode要求にドライブが応え、ドライブの応答を受けた
ホストがUltra ＤＭＡ transfer commandを出しこのコ
マンドをドライブが受け取ることによりUltra ＤＭＡ t
ransfer modeに移行することができる。また、システム
側では、Ultra ＤＭＡ transfer mode、またはMulti-wo
rdＤＭＡ transfer modeを任意に設定することができ
る。
【００６６】ステップＳＴ２２では、ホストのUltra Ｄ
ＭＡ transfer modeにおける初期化を行う（Initial Ul
tra ＤＭＡ ｘfer mode Ni）。ここで、ＰＯＲ（パワー
・オン・リセット）かハードリセットがあったときはス
テップＳＴ３３のデフォルトであるDefalt ＤＭＡ ｘfe
r mode Ndに戻す。
【００６７】次いで、ステップＳＴ２３でライトにおけ
るデータ転送中にＣＲＣエラーが発生したか否かを判別
し、データ転送中にＣＲＣエラーが発生していなければ
ステップＳＴ２２に戻って初期設定されたデータ転送速
度でデータ転送を続ける。
【００６８】データ転送中にＣＲＣエラーが発生したと
きはステップＳＴ２４以降のステップでモードを１レベ
ルずつ遅くする処理を行う。すなわち、ステップＳＴ２
４で現在のUltra ＤＭＡ transfer modeが何のモードか
（Ultra ＤＭＡ ｘfer modeNiが何か）を確認し、Niが
０のときはUltra ＤＭＡ transfer modeにおける最低速
モードMode０（表１参照）であるからこれ以上の遅いモ
ードには設定できないと判断してステップＳＴ２２に戻
る。
【００６９】Niが０より大きい（Ni＞０）ときは、ステ
ップＳＴ２５でホストのUltra ＤＭＡ ｘfer modeを１
レベル遅い転送モードにして（Ni＝Ni−１）リード処理
を行う。
【００７０】次いで、ステップＳＴ２６で１レベル低い
転送モードにおいてデータ転送中のＣＲＣエラーの発生
をモニタし、ステップＳＴ２７でリトライしたライトの
データ転送でＣＲＣエラーが発生したか否かを判別す
る。
【００７１】リトライしたデータ転送でＣＲＣエラーが
発生しなければステップＳＴ３０以降のステップで初期
のデータ転送速度に戻す処理に進み、リトライしたデー
タ転送でＣＲＣエラーが発生したときはステップＳＴ２
８で現在のUltra ＤＭＡ transfer modeモードN（Ultra
ＤＭＡ ｘfer mode N）を確認し、Nが０のときはUltra
ＤＭＡ transfer modeにおける最低速モードMode０で
あるからこれ以上の遅いモードには設定できないと判断
してステップＳＴ２７に戻る。Nが０より大きい（N＞
０）ときは、ステップＳＴ２９でホストのUltra ＤＭＡ
ｘfer modeをさらに１レベル遅い転送モードにして（N
＝N−１）リード処理を行いステップＳＴ２７に戻る。
【００７２】上記ステップＳＴ２２〜ステップＳＴ２９
の処理によりUltra ＤＭＡ ｘfer modeにおいて、Read
ＤＭＡ Commandのデータ転送時にＣＲＣエラーが発生す
ると、エラーの発生がより少ない１レベル遅い転送モー
ドにしてコマンド再発行によるリトライが行われ、１レ
ベル遅い転送モードにしてもＣＲＣエラーが発生する時
にはさらに１レベル遅い転送モードにしてリトライが行
われる。これにより、データ転送時のＣＲＣエラーをで
きる限り減少させて確実なデータ転送を行うことができ
る。
【００７３】本実施形態では、ＣＲＣエラーの発生によ
り１レベルずつ遅い転送モードにするようにしてデータ
転送速度をなるべく下げすにＣＲＣエラーを減少させる
ようにしているが、ＣＲＣエラーの発生状況によって
は、直ちににUltra ＤＭＡ transfer modeにおける最低
速モードMode０にする態様をとるようにしてもよい。
【００７４】図３のフローに戻って、上記ステップＳＴ
２７のあるデータ転送速度のデータ転送でＣＲＣエラー
が発生しなくなったときはステップＳＴ３０でそのUltr
a ＤＭＡ ｘfer mode Nでリード処理を行うとともに、
ＣＲＣエラーの発生がないデータ転送状態であると判断
してステップＳＴ３１で初期のデータ転送速度に戻す処
理を行う。例えば、初期のデータ転送速度に戻すタイミ
ングは、ＣＲＣエラーをモニタするモードに入ってか
ら、（１）ある時間が経過した後、（２）ある量のコマ
ンド（コマンドをいくつ受けたか）を受けた後、（３）
ある量のデータを転送した後、（４）これらの組み合わ
せによって決定する。なお、ステップＳＴ３０のＣＲＣ
エラーの発生がないデータ転送状態でＰＯＲかハードリ
セットがあったときはステップＳＴ３３のデフォルトで
あるDefalt ＤＭＡ ｘfer mode Ndに戻す。
【００７５】ステップＳＴ３２では、初期のデータ転送
速度に戻した転送モードにおいてデータ転送中のＣＲＣ
エラーの発生をモニタし、前記ステップＳＴ２３に戻
る。
【００７６】一方、電源投入直後等の初期状態、ホスト
によりUltra ＤＭＡ transfer modeの許可がされていな
い時、各状態においてＰＯＲやハードリセットがあった
時はステップＳＴ３３でデフォルトであるDefalt ＤＭ
Ａ ｘfer mode Ndとする。
【００７７】以上説明したように、第２の実施形態に係
るＨＤＤ及びホストは、ホスト側において、第１のデー
タ転送速度を設定するステップと、第１のデータ転送速
度で記憶装置とホスト間でデータを転送するステップ
と、転送されたデータのエラーを検出するステップと、
エラーを検出するステップにおいて所定のエラーが検出
されたとき、データ転送速度を第１のデータ転送速度よ
り遅い第２のデータ転送速度にするステップと、第２の
データ転送速度で記憶装置とホスト間でデータを転送す
るステップとを含む転送方法としたので、ホストからＨ
ＤＤにWrite ＤＭＡ Commandを発行するライト時にあっ
ても、既存のＣＲＣエラーのステイタスをモニタするこ
とによりＩＤＥＩ／ＦＢｕｓの状況を知ることができる
ため、ハードウェアの変更を必要とせずより信頼性の高
いデータ転送を実現でき、ライト／リード時のデータ転
送のスループット低下も最小限に抑えることができる。
また、自動的に初期のモードに復帰することができるの
で、ＩＤＥＩ／ＦＢｕｓの状況を動的に反映させ、その
状況下での最速のデータ転送ができる。
【００７８】第３の実施形態本発明の第３の実施形態に
係るディスクドライブ装置の全体構成は、前記図１と同
様であるためハード的構成の説明を省略する。但し、図
１のＭＰＵ１０６及びＣＰＵ２０１は、後述する図５の
データ転送制御を実行する構成となっている。
【００７９】従来のＤＭＡコントローラでは、データ転
送を行うと同時にパリティ等によりデータ内容をチェッ
クする機能を持ち、正しいデータが送られなかった場合
データ送出側にその情報を送り、送出側はその情報を基
にデータを再送する。この場合、あらかじめ設定した回
数のリトライを行ってその後転送エラーとして報告す
る。
【００８０】上述のように従来は、ＣＲＣエラーが発生
すると単にリトライを行っていたため、システムや転送
経路の周囲にノイズ発生源が存在するような場合、ＣＲ
Ｃエラーが頻発しその度リトライを繰り返すことにな
り、その結果ＤＭＡ転送全体の処理速度が遅くなるとい
う問題があった。
【００８１】そこで本発明は、データ転送をエラーなく
行う手段を提供するものである。
【００８２】ＨＤＤのＡＴＡ ＩＮＴＦではUltra ＤＭ
Ａ Data転送中にエラーが発生すると、データ転送後に
ＣＲＣエラーチェックでエラーとなる。この時、従来で
はホストがリトライを行い同じコマンド転送を行ってい
た。
【００８３】本発明では、図４に示すようにこのＣＲＣ
エラーチェック時に、データ間にウェイト（Ｗａｉｔ）
を入れて相対的に転送スピートを変え、ノイズあるいは
エラーを起こした要因から逃げるようにするものであ
る。すなわち、非常にノイズの多い状況下で単にリトラ
イを繰り返すのではなく、エラーを検出すると次にリト
ライとして送るデータ転送のタイミングを変えて送るよ
うにするものである。特に、周期性のあるノイズ発生源
（モータ、発振器等）に起因するバーストノイズに対し
ては、そのノイズを避けたところでデータ転送を行うよ
うにする。
【００８４】次に、上記基本的な考え方に基づいてＨＤ
Ｄの動作を詳細に説明する。
【００８５】ＨＤＤまたはシステムがＣＲＣエラーを発
生させると、システムあるいはＨＤＤからデータ転送を
行う時に各データ間にウェイトを入れる。このウェイト
は、ＣＲＣエラーの発生状況に応じて挿入するが、例え
ばリトライに対してクロック単位でウェイト間隔を増や
していく。また、このエラー状態と復旧したウェイト間
隔を記憶しておき、次にＣＲＣエラーが発生すると記憶
した情報を基に同じウェイト間隔で行う。また、引き続
いてＣＲＣエラーが発生している場合には次のＰＯＲ
（パワー・オン・リセット）まで常にウェイトを挿入す
る。
【００８６】これらはリードならばＨＤＤが、ライトな
らばシステム内のコントローラがウェイトを入れること
を管理する。
【００８７】図５はＨＤＤ側及びシステム側で実行され
るデータ転送制御を示すフローチャートであり、リード
時はＨＤＤ側、ライト時はシステムがそれぞれ実行す
る。本プログラムは、具体的には前記図１のＨＤＤ１０
０のＭＰＵ１０６及びパーソナル・コンピュータ２００
のＣＰＵ２０１により所定タイミングで実行される。
【００８８】データ転送が開始されると、ステップＳＴ
４１で１セクタ単位でＣＲＣチェックを行いながらある
一定時間（例えば、１ｓｅｃ）データを送る。
【００８９】次いで、ステップＳＴ４２でどこのセクタ
がエラーであったかを求め、エラー発生の周期性を計算
する。例えば、１０セクタに１回はエラーが起こる、ま
たはエラーが起こりやすい等が計算される。
【００９０】次いで、ステップＳＴ４３で次回からはエ
ラー発生の周期性を避けるようにウェイトを入れてデー
タを送り、ステップＳＴ４２に戻って上記処理をデータ
転送終了まで繰り返す。例えば、図４において、周期性
のあるバーストノイズにより１０セクタに１回はエラー
が起こるような場合には、次からは１０セクタ送るたび
に１セクタ分の休み（データを送らない）でデータを送
る。
【００９１】上記ステップＳＴ４２及びステップＳＴ４
３は、データ転送終了まで繰り返し実行されるため、周
期性のある新たなバーストノイズが発生してもそのノイ
ズ発生を避けるようにしてウェイトが入るため、エラー
を起こした要因からできるだけ逃げることができ、結果
的にリトライ回数を減少させることができる。
【００９２】実際にシステム、ＨＤＤ及びそのデータ転
送経路が、周期性のあるノイズ源（例えば、モータや発
振源）の影響を受ける状況下で使用されることはありう
ることであり、このような場合、ウェイトを挿入による
遅延があったとしてもエラー発生頻度自体を減らすこと
によるリトライ回数の減少の効果は大きい。
【００９３】以上説明したように、第３の実施形態に係
るＨＤＤは、ＨＤＤ１００のＭＰＵ１０６及びパーソナ
ル・コンピュータ２００のＣＰＵ２０１が、転送された
データのエラーを検出するエラー検出手段と、検出され
たエラー発生の周期性を算出する算出手段と、算出手段
の出力に基づいてエラー発生の周期性を避けるようにデ
ータ間に所定のウェイトを挿入してデータ転送を行うよ
うに制御する制御手段とを備えているので、周期性のあ
るノイズ発生源（モータ、発振器等）に起因するバース
トノイズに対しては、そのノイズを避けたところでデー
タ転送を行うようにすることができ、データ転送をエラ
ーなく行うことができる。
【００９４】本実施形態では、第１、及び第２の実施形
態のようにデータ転送速度を全体に遅らせるのではなく
エラー発生箇所だけ避けるようにウェイトしているの
で、ノイズの発生状況等にもよるがデータ転送速度の低
下を最小限にできる。特に、エラー発生箇所を未然に避
けるようにできるためトータルの転送時間及びデータの
信頼性をより一層向上させることができる。また、本実
施形態と、前記第１、及び第２の実施形態を併用して用
いるようにすれば、相乗効果を期待できる。
【００９５】なお、上記各実施形態では、本発明をＨＤ
Ｄに適用した例を説明したが、これに限らず、データ転
送機能を備えた装置であればどのような装置にでも本発
明を適用できる。例えば、光磁気ディスク等ＨＤＤ以外
の外部記録装置に用いてもよく、上述の実施形態と同様
の効果を得ることができる。
【００９６】また、第１、第２の実施形態では、Ultra
ＤＭＡ transfer mode（例えば、ＡＴＡ／ＡＴＡＰＩ−
４ Ｔ１３／１１５３Ｄ Ｒｅｖｉｓｉｏｎ９）に準拠
するＤＭＡ転送に適用しているが、データ転送速度の異
なる複数のデータ転送速度でデータを転送可能なもので
あれば、ＤＭＡ転送に限らずどのような転送方法であっ
てもよい。
【００９７】さらに、上記ディスクドライブ装置を構成
するＨＤＣ、ＭＰＵ、インターフェイス等の種類、数な
どは上述した実施形態に限られないことは言うまでもな
い。
【００９８】
【発明の効果】本発明に係るデータ転送装置及びその転
送方法では、データ転送速度の異なる複数のデータ転送
速度でデータを転送可能なデータ転送手段と、転送され
たデータのエラーを検出するエラー検出手段と、第１の
データ転送速度で記憶装置とホスト間でデータを転送す
るとともに、エラー検出手段により所定のエラーが検出
されると、第１のデータ転送速度より遅い第２のデータ
転送速度でデータ転送を行うように制御する制御手段と
を備えているので、例えば、Ultra ＤＭＡ transfer mo
deにおいて、一時的にＣＲＣエラーが頻発した場合など
のコマンド再発行による極端なスループットの低下及び
最終的なシステム停止を起こりにくくすることができ、
信頼性の高いデータ転送を行い、スループット低下を最
小限に抑えることができる。
【００９９】本発明に係るデータ転送装置及びその転送
方法では、記憶装置が、ホストからの指示に従ってデー
タ転送速度の異なる複数のデータ転送速度のうち、第１
のデータ転送速度でデータを転送するデータ転送手段
と、転送されたデータのエラーを検出するエラー検出手
段と、エラー検出手段により所定のエラーが検出される
とホストへエラーを通知する手段と、ホストが第１のデ
ータ転送速度より遅い第２のデータ転送速度で行うデー
タ転送を受ける手段とを備えているので、例えば、Ultr
a ＤＭＡ transfer modeにおいて、現在のホスト側の機
構を一切変更せず、ドライブ側の変更だけにより、Read
ＤＭＡ Commandのデータ転送時に一時的にＣＲＣエラ
ーが頻発した場合などのコマンド再発行による極端なス
ループットの低下及び最終的なシステム停止を起こりに
くくすることができ、信頼性の高いデータ転送と最小限
のスループット低下を実現できる。
【０１００】本発明に係るデータ転送装置及びその転送
方法では、転送されたデータのエラーを検出するエラー
検出手段と、検出されたエラー発生の周期性を算出する
算出手段と、算出手段の出力に基づいてエラー発生の周
期性を避けるようにデータ間に所定のウェイトを挿入し
てデータ転送を行うように制御する制御手段とを備えて
いるので、エラー発生箇所を未然に避けることができ、
データ転送をエラーなく転送することができる。
【図面の簡単な説明】
【図１】本発明を適用した第１の実施形態に係るディス
ク装置の構成を示すブロック図である。
【図２】上記ディスク装置によるデータ転送速度制御を
示すフローチャートである。
【図３】本発明を適用した第２の実施形態に係るディス
ク装置のホストであるシステム側におけるデータ転送速
度制御を示すフローチャートである。
【図４】本発明を適用した第３の実施形態に係るディス
ク装置の動作を説明するためのタイミングチャートであ
る。
【図５】上記ディスク装置側及びシステム側で実行され
るデータ転送制御を示すフローチャートである。
【符号の説明】
１００ 磁気ディスク装置（ＨＤＤ）、２００ パーソ
ナル・コンピュータ（ホスト）、１０１ 磁気ディス
ク、１０２ ＶＣＭスピンドルドライバ、１０３磁気ヘ
ッド、１０４ アクチュエータ機構、１０５ ハードデ
ィスクコントローラ（ＨＤＣ）、１０６ ＭＰＵ（デー
タ転送手段、エラー検出手段、制御手段）
───────────────────────────────────────────────────── フロントページの続き (72)発明者 柿原 俊男 神奈川県藤沢市桐原町１番地 日本アイ・ ビー・エム株式会社 藤沢事業所内 (72)発明者 金丸 淳 神奈川県藤沢市桐原町１番地 日本アイ・ ビー・エム株式会社 藤沢事業所内 (72)発明者 押川 浩 神奈川県藤沢市桐原町１番地 日本アイ・ ビー・エム株式会社 藤沢事業所内 (72)発明者 浅野 秀夫 神奈川県藤沢市桐原町１番地 日本アイ・ ビー・エム株式会社 藤沢事業所内

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 記憶装置とホスト間でデータをＤＭＡ転
    送するデータ転送装置において、 データ転送速度の異なる複数のデータ転送速度でデータ
    を転送可能なデータ転送手段と、 転送されたデータのエラーを検出するエラー検出手段
    と、 第１のデータ転送速度で記憶装置とホスト間でデータを
    転送するとともに、 前記エラー検出手段により所定のエラーが検出される
    と、前記第１のデータ転送速度より遅い第２のデータ転
    送速度でデータ転送を行うように制御する制御手段とを
    備えたことを特徴とするデータ転送装置。
  2. 【請求項２】 記憶装置とホスト間でデータをＤＭＡ転
    送するデータ転送装置において、 前記記憶装置は、 前記ホストからの指示に従ってデータ転送速度の異なる
    複数のデータ転送速度のうち、第１のデータ転送速度で
    データを転送するデータ転送手段と、 転送されたデータのエラーを検出するエラー検出手段
    と、 前記エラー検出手段により所定のエラーが検出されると
    前記ホストへエラーを通知する手段と、 前記ホストが第１のデータ転送速度より遅い第２のデー
    タ転送速度で行うデータ転送を受ける手段とを備えたこ
    とを特徴とするデータ転送装置。
  3. 【請求項３】 記憶装置とホスト間でデータを転送する
    データ転送装置において、 転送されたデータのエラーを検出するエラー検出手段
    と、 前記検出されたエラー発生の周期性を算出する算出手段
    と、 前記算出手段の出力に基づいて前記エラー発生の周期性
    を避けるようにデータ間に所定のウェイトを挿入してデ
    ータ転送を行うように制御する制御手段とを備えたこと
    を特徴とするデータ転送装置。
  4. 【請求項４】 請求項１又は２記載のデータ転送装置に
    おいて、 データ転送速度を元のデータ転送速度に戻す手段を備
    え、 前記元のデータ転送速度に戻すタイミングは、 所定時間が経過した後、所定量のコマンドを受けた後、
    所定量のデータを転送した後、またはこれらの組み合わ
    せであることを特徴とするデータ転送装置。
  5. 【請求項５】 前記ＤＭＡ転送は、Ultra ＤＭＡ trans
    fer modeに準拠するＤＭＡ転送であることを特徴とする
    請求項１又は２記載のデータ転送装置。
  6. 【請求項６】 ホストとの間でデータを転送するデータ
    転送機能を備えたディスク装置であって、 前記データ転送機能は、請求項１、２又は３記載のデー
    タ転送装置を用いたことを特徴とするディスク装置。
  7. 【請求項７】 エラー検出機構を有する記憶装置からホ
    ストにデータを転送するデータ転送方法であって、 第１のデータ転送速度を設定するステップと、 前記第１のデータ転送速度で記憶装置からホストにデー
    タを転送するステップと、 前記転送されたデータのエラーを検出するステップと、 前記エラーを検出するステップにおいて所定のエラーが
    検出されたとき、データ転送速度を前記第１のデータ転
    送速度より遅い第２のデータ転送速度にするステップ
    と、 前記第２のデータ転送速度で記憶装置からホストにデー
    タを転送するステップとを含むことを特徴とするデータ
    転送方法。
  8. 【請求項８】 エラー検出機構を有するホストから記憶
    装置にデータを転送するデータ転送方法であって、 第１のデータ転送速度を設定するステップと、 前記第１のデータ転送速度でホストから記憶装置にデー
    タを転送するステップと、 前記転送されたデータのエラーを検出するステップと、 前記エラーを検出するステップにおいて所定のエラーが
    検出されたとき、データ転送速度を前記第１のデータ転
    送速度より遅い第２のデータ転送速度にするステップ
    と、 前記第２のデータ転送速度でホストから記憶装置にデー
    タを転送するステップとを含むことを特徴とするデータ
    転送方法。
JP9198728A 1997-07-24 1997-07-24 データ転送装置、ディスク装置及びデータ転送方法 Pending JPH1145157A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP9198728A JPH1145157A (ja) 1997-07-24 1997-07-24 データ転送装置、ディスク装置及びデータ転送方法
US09/121,944 US6209046B1 (en) 1997-07-24 1998-07-24 DMA transfer from a storage unit to a host using at least two transfer rates and cyclic error detection
US09/784,538 US20010016884A1 (en) 1997-07-24 2001-02-14 Data storage unit with cyclic error detection and avoidance

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9198728A JPH1145157A (ja) 1997-07-24 1997-07-24 データ転送装置、ディスク装置及びデータ転送方法

Publications (1)

Publication Number Publication Date
JPH1145157A true JPH1145157A (ja) 1999-02-16

Family

ID=16396008

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9198728A Pending JPH1145157A (ja) 1997-07-24 1997-07-24 データ転送装置、ディスク装置及びデータ転送方法

Country Status (2)

Country Link
US (2) US6209046B1 (ja)
JP (1) JPH1145157A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100736402B1 (ko) 2005-11-19 2007-07-09 삼성전자주식회사 데이터 전송방법과 상기 방법을 수행하는 하드디스크드라이브
US7418532B2 (en) 2001-10-09 2008-08-26 Matsushita Electric Industrial Co., Ltd. Data transfer device, data transfer system, and data transfer method
JP2008271075A (ja) * 2007-04-19 2008-11-06 Nikon Corp 電子機器、電子カメラおよびデータ転送プログラム
US7769966B2 (en) 2004-12-27 2010-08-03 Fujitsu Limited Apparatus and method for judging validity of transfer data
US10014983B2 (en) 2015-09-07 2018-07-03 Fujitsu Limited System, receiving device, and method

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8577205B2 (en) 1998-07-30 2013-11-05 Tivo Inc. Digital video recording system
US7558472B2 (en) 2000-08-22 2009-07-07 Tivo Inc. Multimedia signal processing system
US6233389B1 (en) 1998-07-30 2001-05-15 Tivo, Inc. Multimedia time warping system
US8380041B2 (en) * 1998-07-30 2013-02-19 Tivo Inc. Transportable digital video recorder system
AU7706500A (en) 1999-09-20 2001-04-24 Tivo, Inc. Closed caption tagging system
US6772245B1 (en) * 2000-03-29 2004-08-03 Intel Corporation Method and apparatus for optimizing data transfer rates between a transmitting agent and a receiving agent
US6567953B1 (en) 2000-03-29 2003-05-20 Intel Corporation Method and apparatus for host-based validating of data transferred between a device and a host
US6598189B1 (en) * 2000-04-28 2003-07-22 Nortel Networks Limited Method and apparatus for determining the rate and quality of received data in a variable rate digital communication system
JP2001331377A (ja) * 2000-05-22 2001-11-30 Hitachi Ltd 再生エラーの処理方法及びこれを用いたディスク装置
US6785752B2 (en) 2001-03-23 2004-08-31 International Business Machines Corporation Method for dynamically adjusting buffer utilization ratios in a hard disk drive system
US6970509B2 (en) * 2001-07-31 2005-11-29 Wis Technologies, Inc. Cell array and method of multiresolution motion estimation and compensation
US7085320B2 (en) * 2001-07-31 2006-08-01 Wis Technologies, Inc. Multiple format video compression
US7219173B2 (en) * 2001-07-31 2007-05-15 Micronas Usa, Inc. System for video processing control and scheduling wherein commands are unaffected by signal interrupts and schedule commands are transmitted at precise time
US6981073B2 (en) * 2001-07-31 2005-12-27 Wis Technologies, Inc. Multiple channel data bus control for video processing
US7035332B2 (en) * 2001-07-31 2006-04-25 Wis Technologies, Inc. DCT/IDCT with minimum multiplication
US20050207663A1 (en) * 2001-07-31 2005-09-22 Weimin Zeng Searching method and system for best matching motion vector
US7184101B2 (en) * 2001-07-31 2007-02-27 Micronas Usa, Inc. Address generation for video processing
US6996702B2 (en) * 2001-07-31 2006-02-07 Wis Technologies, Inc. Processing unit with cross-coupled ALUs/accumulators and input data feedback structure including constant generator and bypass to reduce memory contention
US7142251B2 (en) * 2001-07-31 2006-11-28 Micronas Usa, Inc. Video input processor in multi-format video compression system
US20030217204A1 (en) * 2002-05-20 2003-11-20 Toshiba Tec Kabushiki Kaisha Method for determining a data transmission mode of a hard disk drive
US20050038946A1 (en) * 2003-08-12 2005-02-17 Tadpole Computer, Inc. System and method using a high speed interface in a system having co-processors
DK2408202T3 (en) 2004-11-19 2017-08-28 Tivo Solutions Inc Method and device for secure transfer and playback of multimedia content
US7620746B2 (en) 2005-09-29 2009-11-17 Apple Inc. Functional DMA performing operation on DMA data and writing result of operation
US7496695B2 (en) 2005-09-29 2009-02-24 P.A. Semi, Inc. Unified DMA
EP1798642B1 (en) * 2005-12-19 2009-06-17 Seiko Epson Corporation Information processing device
US7661121B2 (en) 2006-06-22 2010-02-09 Tivo, Inc. In-band data recognition and synchronization system
US20080147908A1 (en) * 2006-12-13 2008-06-19 Microchip Technology Incorporated Direct Memory Access Controller with Error Check
US8069279B2 (en) * 2007-03-05 2011-11-29 Apple Inc. Data flow control within and between DMA channels
JPWO2009087976A1 (ja) * 2008-01-11 2011-05-26 パナソニック株式会社 光ディスク制御装置
KR20100091379A (ko) * 2009-02-10 2010-08-19 삼성전자주식회사 반도체 디스크 장치 및 그것의 프로그램 페일 처리 방법
US8438596B2 (en) 2009-04-08 2013-05-07 Tivo Inc. Automatic contact information transmission system
CN104364423A (zh) * 2012-04-13 2015-02-18 丹麦技术大学 用于h2o电解或将co2和h2o转化为燃料的高性能可逆电化电池
CN116193247A (zh) * 2018-06-28 2023-05-30 佳能株式会社 摄像设备、配件设备及其通信控制方法和存储介质

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5816668B2 (ja) * 1976-11-12 1983-04-01 富士通株式会社 フアクシミリ電送方式
US5826106A (en) * 1995-05-26 1998-10-20 National Semiconductor Corporation High performance multifunction direct memory access (DMA) controller
US6035425A (en) * 1997-09-29 2000-03-07 Lsi Logic Corporation Testing a peripheral bus for data transfer integrity by detecting corruption of transferred data

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7418532B2 (en) 2001-10-09 2008-08-26 Matsushita Electric Industrial Co., Ltd. Data transfer device, data transfer system, and data transfer method
US7769966B2 (en) 2004-12-27 2010-08-03 Fujitsu Limited Apparatus and method for judging validity of transfer data
KR100736402B1 (ko) 2005-11-19 2007-07-09 삼성전자주식회사 데이터 전송방법과 상기 방법을 수행하는 하드디스크드라이브
JP2008271075A (ja) * 2007-04-19 2008-11-06 Nikon Corp 電子機器、電子カメラおよびデータ転送プログラム
US8564692B2 (en) 2007-04-19 2013-10-22 Nikon Corporation Electronic device, electronic camera, and data transfer program for changing transfer rate and communication protocol
US10014983B2 (en) 2015-09-07 2018-07-03 Fujitsu Limited System, receiving device, and method

Also Published As

Publication number Publication date
US6209046B1 (en) 2001-03-27
US20010016884A1 (en) 2001-08-23

Similar Documents

Publication Publication Date Title
JPH1145157A (ja) データ転送装置、ディスク装置及びデータ転送方法
US6192492B1 (en) Fast ATA-compatible drive interface with error detection and/or error correction
KR100237141B1 (ko) 디스크 드라이브의 전력 관리 시스템 및 방법
US7475265B2 (en) Data storage device and control method for power-saving modes of serial interface thereof
JP3137293B2 (ja) ステートマシンを利用するａｔａインターフェースアーキテクチャ
JP2855019B2 (ja) 外部記憶装置のデータ保証方法及び外部記憶装置
US5742752A (en) Method for performing a RAID stripe write operation using a drive XOR command set
US7631117B2 (en) Method for communicating between host and storage device, storage device, host, and system comprising storage device and host
JP2001005724A (ja) ライト・キャッシュ転送の制御方法およびディスク装置
JPS62132270A (ja) 磁気デイスク装置
KR20020064142A (ko) 향상된 청각 및 시각 데이터 전송을 위한 디스크 드라이브
US20020069321A1 (en) Circuit and method for monitoring sector transfers to and from storage medium
JP2002297320A (ja) ディスクアレイ装置
JP2002354217A (ja) 画像形成装置および画像形成方法
US4600990A (en) Apparatus for suspending a reserve operation in a disk drive
JPH1139777A (ja) ディスク・ドライブ装置及びこれの制御方法
US20080005384A1 (en) Hard disk drive progressive channel interface
JP2606098B2 (ja) スタンバイ機能を持つフロッピィディスクコントローラ
JP2530113B2 (ja) デ―タ転送制御用インタ―フェ―ス回路及び磁気ディスク装置
US7308530B1 (en) Architecture for a data storage device
CN112885381B (zh) 电子通信装置、磁盘装置以及串行通信方法
US7032157B2 (en) Method for optimizing UDMA transfer signals using CRC errors
US20050262374A1 (en) Information processing apparatus and media storage apparatus using the same
JP3150242B2 (ja) ディスク装置
JPH05233513A (ja) データ転送制御用インタフェース回路

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20010123