JPH1141800A - サージ電圧抑制回路 - Google Patents
サージ電圧抑制回路Info
- Publication number
- JPH1141800A JPH1141800A JP19087697A JP19087697A JPH1141800A JP H1141800 A JPH1141800 A JP H1141800A JP 19087697 A JP19087697 A JP 19087697A JP 19087697 A JP19087697 A JP 19087697A JP H1141800 A JPH1141800 A JP H1141800A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- thyristor
- voltage
- surge
- surge absorber
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Rectifiers (AREA)
- Control Of Voltage And Current In General (AREA)
- Power Conversion In General (AREA)
- Electronic Switches (AREA)
- Emergency Protection Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】 装置の小形化と低価格化を可能にする。
【解決手段】 自己消弧素子を使用した高速半導体遮断
器１の負荷側（又は電源側）に接続される三相高圧整流
回路ＤＢの直流側に非線形抵抗特性を有するサージアブ
ソーバＡＬ１とサイリスタＴＨ１を直列に接続し、ＡＬ
１とＴＨ１に並列に電圧分担を行う抵抗Ｒ１１，Ｒ１２
を接続し、サイリスタＴＨ１のアノードとゲートとの間
に抵抗Ｒ１３とブレークオーバダイオードＢＯＤ１の直
列に接続してＴＨ１のゲート制御回路とする。高速半導
体遮断器１が遮断し、負荷側線間に過電圧が発生すると
任意レベルでＢＯＤ１がブレークし、ＴＨ１がＯＮし、
ＡＬ１により過電圧が吸収され、抑制される。直流電圧
が低下するとＴＨ１電流が保持電流以下となってＴＨ１
はＯＦＦする。この回路はサージ吸収にコンデンサを使
用していないので、小形化と低価格化が可能となる。
器１の負荷側（又は電源側）に接続される三相高圧整流
回路ＤＢの直流側に非線形抵抗特性を有するサージアブ
ソーバＡＬ１とサイリスタＴＨ１を直列に接続し、ＡＬ
１とＴＨ１に並列に電圧分担を行う抵抗Ｒ１１，Ｒ１２
を接続し、サイリスタＴＨ１のアノードとゲートとの間
に抵抗Ｒ１３とブレークオーバダイオードＢＯＤ１の直
列に接続してＴＨ１のゲート制御回路とする。高速半導
体遮断器１が遮断し、負荷側線間に過電圧が発生すると
任意レベルでＢＯＤ１がブレークし、ＴＨ１がＯＮし、
ＡＬ１により過電圧が吸収され、抑制される。直流電圧
が低下するとＴＨ１電流が保持電流以下となってＴＨ１
はＯＦＦする。この回路はサージ吸収にコンデンサを使
用していないので、小形化と低価格化が可能となる。
Description
【０００１】
【発明の属する技術分野】この発明は、半導体遮断器の
電流遮断時に発生するサージ電圧を抑制する半導体遮断
器のサージ電圧抑制回路に関するものである。
電流遮断時に発生するサージ電圧を抑制する半導体遮断
器のサージ電圧抑制回路に関するものである。
【０００２】
【従来の技術】高圧配電系において、機械式の遮断器で
電流を遮断する場合は、通過電流の瞬時値が大きいとこ
ろでは遮断されず、瞬時値が数アンペア位に小さくなっ
たところで急激に裁断される。サイリスタのような他励
形素子を用いた半導体遮断器の場合は半導体素子通過電
流の瞬時値が０になったところで遮断される。
電流を遮断する場合は、通過電流の瞬時値が大きいとこ
ろでは遮断されず、瞬時値が数アンペア位に小さくなっ
たところで急激に裁断される。サイリスタのような他励
形素子を用いた半導体遮断器の場合は半導体素子通過電
流の瞬時値が０になったところで遮断される。
【０００３】一方、ＧＴＯ等の自己消弧形素子を使用し
た高速半導体遮断器の場合は、半導体素子通過電流を数
十μ秒以内に遮断できる。
た高速半導体遮断器の場合は、半導体素子通過電流を数
十μ秒以内に遮断できる。
【０００４】電流を遮断した場合、遮断時のサージエネ
ルギーは、電源および負荷のインダクタンスと遮断電流
の２乗の積で表される。
ルギーは、電源および負荷のインダクタンスと遮断電流
の２乗の積で表される。
【０００５】機械式遮断器および他励形素子を使用した
半導体遮断器の場合は、電流を瞬時値の０近辺で遮断す
るため、サージエネルギーは小さいが、自己消弧形素子
を使用した高速半導体遮断器の場合は遮断電流が大きい
ため、非常に大きなサージエネルギーが半導体スイッチ
に印加されることになる。
半導体遮断器の場合は、電流を瞬時値の０近辺で遮断す
るため、サージエネルギーは小さいが、自己消弧形素子
を使用した高速半導体遮断器の場合は遮断電流が大きい
ため、非常に大きなサージエネルギーが半導体スイッチ
に印加されることになる。
【０００６】このエネルギーをスイッチ部で吸収しない
とスイッチ両端や負荷側に過電圧が発生し、半導体素子
および負荷機器を破損させることになる。
とスイッチ両端や負荷側に過電圧が発生し、半導体素子
および負荷機器を破損させることになる。
【０００７】図４に従来のサージ吸収回路の一例を示
す。このサージ吸収回路は半導体遮断器１の負荷側イン
ダクタンスが電源側に比べ大きいため、負荷側にダイオ
ードＤを用いた三相高圧整流回路ＤＢと、この整流出力
により充電される直流コンデンサＣおよび充電電流制限
抵抗ＲLおよび放電抵抗ＲDからなるサージ吸収回路３で
構成されている。
す。このサージ吸収回路は半導体遮断器１の負荷側イン
ダクタンスが電源側に比べ大きいため、負荷側にダイオ
ードＤを用いた三相高圧整流回路ＤＢと、この整流出力
により充電される直流コンデンサＣおよび充電電流制限
抵抗ＲLおよび放電抵抗ＲDからなるサージ吸収回路３で
構成されている。
【０００８】なお、半導体遮断器１を構成しているＧＴ
Ｏスイッチ２1〜２3の極間には半導体素子保護用の酸化
亜鉛素子を使用したサージ吸収回路が設置されている。
Ｏスイッチ２1〜２3の極間には半導体素子保護用の酸化
亜鉛素子を使用したサージ吸収回路が設置されている。
【０００９】
【発明が解決しようとする課題】ところで、上記従来の
サージ吸収回路３は、 （１）電圧を印加した場合に直流コンデンサＣに突入電
流が流れる。このため整流ダイオードＤＢはこの突入電
流に耐える容量が必要となる。現在、この突入電流に耐
える高圧回路に使用可能な高耐圧ダイオードＤとして適
切なものがなく、数十アンペア以上の比較的容量の大き
いダイオードを多数直列接続して使用することになる。
サージ吸収回路３は、 （１）電圧を印加した場合に直流コンデンサＣに突入電
流が流れる。このため整流ダイオードＤＢはこの突入電
流に耐える容量が必要となる。現在、この突入電流に耐
える高圧回路に使用可能な高耐圧ダイオードＤとして適
切なものがなく、数十アンペア以上の比較的容量の大き
いダイオードを多数直列接続して使用することになる。
【００１０】（２）線間電圧の過電圧レベルを２０％以
下に抑制しようとすると、直流コンデンサＣの容量を大
きくする必要がある。６．６ｋＶ系統の場合、直流コン
デンサは直流定格電圧が１０ｋＶのものを数百μＦ必要
であり、複数個を並列接続することとなる。
下に抑制しようとすると、直流コンデンサＣの容量を大
きくする必要がある。６．６ｋＶ系統の場合、直流コン
デンサは直流定格電圧が１０ｋＶのものを数百μＦ必要
であり、複数個を並列接続することとなる。
【００１１】したがって、この回路を用いたサージ吸収
装置は寸法が大きくなり、コストも高くなるという問題
があった。
装置は寸法が大きくなり、コストも高くなるという問題
があった。
【００１２】この発明は、従来のこのような問題点に鑑
みてなされたものであり、その目的とするところは、突
入電流がなく、装置の小形化と低価格化が可能となる半
導体遮断器のサージ電圧抑制回路を提供することにあ
る。
みてなされたものであり、その目的とするところは、突
入電流がなく、装置の小形化と低価格化が可能となる半
導体遮断器のサージ電圧抑制回路を提供することにあ
る。
【００１３】
【課題を解決するための手段】この発明のサージ電圧抑
制回路は、自己消弧形素子を使用した高速半導体遮断器
の負荷側あるいは電源側に接続されるダイオードを使用
した三相高圧整流回路と、この高圧整流回路の直流側に
接続された非線形抵抗特性を有するサージアブソーバと
サイリスタとの直列回路と、このサージアブソーバとサ
イリスタにそれぞれ並列に接続されサージアブソーバと
サイリスタの電圧分担を行う分担抵抗回路と、前記サイ
リスタのアノード、ゲート間に直列接続されたゲート電
流制限用抵抗，ブレークオーバダイオードからなるゲー
ト制御回路とからなる。
制回路は、自己消弧形素子を使用した高速半導体遮断器
の負荷側あるいは電源側に接続されるダイオードを使用
した三相高圧整流回路と、この高圧整流回路の直流側に
接続された非線形抵抗特性を有するサージアブソーバと
サイリスタとの直列回路と、このサージアブソーバとサ
イリスタにそれぞれ並列に接続されサージアブソーバと
サイリスタの電圧分担を行う分担抵抗回路と、前記サイ
リスタのアノード、ゲート間に直列接続されたゲート電
流制限用抵抗，ブレークオーバダイオードからなるゲー
ト制御回路とからなる。
【００１４】または、自己消弧素子を使用した高速半導
体遮断器の負荷側あるいは電源側の線間に接続される非
線形抵抗特性を有するサージアブソーバとサイリスタの
逆並列回路との直列回路と、このサージアブソーバ及び
サイリスタの逆並列回路にそれぞれ並列に接続されサー
ジアブソーバ及びサイリスタの電圧分担を行う分担抵抗
回路と、前記サイリスタの逆並列回路の各サイリスタの
アノードとゲートとの間にそれぞれ直列に接続された、
ゲート電流制限用抵抗，ブレークオーバダイオード，逆
電圧阻止用ダイオードからなる各ゲート制御回路とから
なるものである。
体遮断器の負荷側あるいは電源側の線間に接続される非
線形抵抗特性を有するサージアブソーバとサイリスタの
逆並列回路との直列回路と、このサージアブソーバ及び
サイリスタの逆並列回路にそれぞれ並列に接続されサー
ジアブソーバ及びサイリスタの電圧分担を行う分担抵抗
回路と、前記サイリスタの逆並列回路の各サイリスタの
アノードとゲートとの間にそれぞれ直列に接続された、
ゲート電流制限用抵抗，ブレークオーバダイオード，逆
電圧阻止用ダイオードからなる各ゲート制御回路とから
なるものである。
【００１５】
【発明の実施の形態】図１に実施の形態１にかかるサー
ジ電圧抑制回路を示す。図中、１はＧＴＯスイッチ２1
〜２3からなる高速半導体遮断器、３は自己消弧形素子
を使用した半導体遮断器１の負荷側に接続されたサージ
電圧抑制回路で、ヒューズＦ1〜Ｆ3と、このヒューズを
介して入力する配電線電圧を整流するダイオードＤを用
いた三相高圧整流器ＤＢと、この出力端子間に接続され
た、酸化亜鉛素子等の非線形抵抗で作られたサージアブ
ソーバＡＬ１とサイリスタＴＨ１の直列回路と、このサ
ージアブソーバＡＬ１及びサイリスタＴＨ１にはそれぞ
れ並列にサージアブソーバとサイリスタの電圧分担を行
う分担抵抗Ｒ１１及びＲ１２が接続され、サイリスタＴ
Ｈ１のアノードとゲートとの間には、ゲート制御回路と
して制限抵抗Ｒ１３とブレークオーバダイオードＢＯＤ
１が直列に接続されて構成されている。
ジ電圧抑制回路を示す。図中、１はＧＴＯスイッチ２1
〜２3からなる高速半導体遮断器、３は自己消弧形素子
を使用した半導体遮断器１の負荷側に接続されたサージ
電圧抑制回路で、ヒューズＦ1〜Ｆ3と、このヒューズを
介して入力する配電線電圧を整流するダイオードＤを用
いた三相高圧整流器ＤＢと、この出力端子間に接続され
た、酸化亜鉛素子等の非線形抵抗で作られたサージアブ
ソーバＡＬ１とサイリスタＴＨ１の直列回路と、このサ
ージアブソーバＡＬ１及びサイリスタＴＨ１にはそれぞ
れ並列にサージアブソーバとサイリスタの電圧分担を行
う分担抵抗Ｒ１１及びＲ１２が接続され、サイリスタＴ
Ｈ１のアノードとゲートとの間には、ゲート制御回路と
して制限抵抗Ｒ１３とブレークオーバダイオードＢＯＤ
１が直列に接続されて構成されている。
【００１６】上記サージ電圧抑制回路の動作について説
明する。常時は、抵抗Ｒ１１及びＲ１２に生ずる電圧で
サージアブソーバＡＬ１及びサイリスタＴＨ１の電圧を
分担しており、サージアブソーバＡＬ１及びサイリスタ
ＴＨ１はＯＦＦ状態にある。
明する。常時は、抵抗Ｒ１１及びＲ１２に生ずる電圧で
サージアブソーバＡＬ１及びサイリスタＴＨ１の電圧を
分担しており、サージアブソーバＡＬ１及びサイリスタ
ＴＨ１はＯＦＦ状態にある。
【００１７】半導体遮断器１が動作し電流遮断すると線
間電圧が上昇し、これに比例してサージアブソーバＡＬ
１及びサイリスタＴＨ１の分担電圧が上昇する。線間電
圧（瞬時値）があるレベルに到達すると、ブレークオー
バダイオードＢＯＤ１がブレークし、サージアブソーバ
ＡＬ１の電圧が上昇する。
間電圧が上昇し、これに比例してサージアブソーバＡＬ
１及びサイリスタＴＨ１の分担電圧が上昇する。線間電
圧（瞬時値）があるレベルに到達すると、ブレークオー
バダイオードＢＯＤ１がブレークし、サージアブソーバ
ＡＬ１の電圧が上昇する。
【００１８】サージアブソーバＡＬ１は非線形抵抗であ
り、過電圧が印加されると電流が多く流れ、これにより
サイリスタＴＨ１が点弧する。しかして、電流遮断時の
サージエネルギーは、サージアブソーバＡＬ１に蓄積さ
れ、サージ電圧は抑制される。
り、過電圧が印加されると電流が多く流れ、これにより
サイリスタＴＨ１が点弧する。しかして、電流遮断時の
サージエネルギーは、サージアブソーバＡＬ１に蓄積さ
れ、サージ電圧は抑制される。
【００１９】制限抵抗Ｒ１３は、ブレークオーバダイオ
ードＢＯＤ１がブレークしたときに過大なゲート電流が
サイリスタやブレークオーバダイオードに流れるのを制
限する。
ードＢＯＤ１がブレークしたときに過大なゲート電流が
サイリスタやブレークオーバダイオードに流れるのを制
限する。
【００２０】この回路はサイリスタＴＨ１に直流が印加
されるので、電流遮断後直流電圧が低下した場合に、サ
イリスタを流れる電流がサイリスタの保持電流以下にな
るように設計し、サイリスタをＯＦＦさせる必要があ
る。
されるので、電流遮断後直流電圧が低下した場合に、サ
イリスタを流れる電流がサイリスタの保持電流以下にな
るように設計し、サイリスタをＯＦＦさせる必要があ
る。
【００２１】この回路は、過電圧吸収にコンデンサを使
用していないため突入電流が発生しないので、整流ダイ
オード，ヒューズを小形化できる。なお、将来この回路
に適用可能な高耐圧ダイオード（１直列で適用可能な高
耐圧品）ができた場合は最も構成部品を低減でき、小形
化，低価格化が図れる。
用していないため突入電流が発生しないので、整流ダイ
オード，ヒューズを小形化できる。なお、将来この回路
に適用可能な高耐圧ダイオード（１直列で適用可能な高
耐圧品）ができた場合は最も構成部品を低減でき、小形
化，低価格化が図れる。
【００２２】実施の形態２ 図２，図３に実施の形態２にかかるサージ電圧抑制回路
を示す。図１において、１はＧＴＯスイッチ２1〜２3を
用いた高速半導体遮断器、４1〜４3はヒューズＦ1〜Ｆ3
を介して半導体遮断器１の負荷側の各線間に接続された
サージ電圧抑制回路である。
を示す。図１において、１はＧＴＯスイッチ２1〜２3を
用いた高速半導体遮断器、４1〜４3はヒューズＦ1〜Ｆ3
を介して半導体遮断器１の負荷側の各線間に接続された
サージ電圧抑制回路である。
【００２３】各サージ電圧抑制回路４（４1〜４3）はそ
れぞれ図３に示すように、端子ａ，ｂ間に非線形抵抗で
作られたサージアブソーバＡＬ２とサイリスタＴＨ２
１，ＴＨ２２のサイリスタ逆並列回路５が直列に接続さ
れ、このサージアブソーバＡＬ２とサイリスタＴＨ２
１，ＴＨ２２の逆並列回路５にはそれぞれ並列にサージ
アブソーバＡＬ２とサイリスタＴＨ２１，ＴＨ２２の電
圧分担を行う分担抵抗Ｒ２１とＲ２２が接続され、サイ
リスタＴＨ２１のアノードとゲートとの間には、ゲート
回路として制限抵抗Ｒ２３，ブレークオーバダイオード
ＢＯＤ２１，逆電圧ブロック用ダイオードＤ２１が直列
に接続され、同じく、サイリスタＴＨ２２のアノードと
ゲートとの間には、ゲート回路として制限抵抗Ｒ２４，
ブロックダイオードＢＯＤ２２，逆電圧ブロック用ダイ
オードＤ２２が直列に接続されて構成されている。
れぞれ図３に示すように、端子ａ，ｂ間に非線形抵抗で
作られたサージアブソーバＡＬ２とサイリスタＴＨ２
１，ＴＨ２２のサイリスタ逆並列回路５が直列に接続さ
れ、このサージアブソーバＡＬ２とサイリスタＴＨ２
１，ＴＨ２２の逆並列回路５にはそれぞれ並列にサージ
アブソーバＡＬ２とサイリスタＴＨ２１，ＴＨ２２の電
圧分担を行う分担抵抗Ｒ２１とＲ２２が接続され、サイ
リスタＴＨ２１のアノードとゲートとの間には、ゲート
回路として制限抵抗Ｒ２３，ブレークオーバダイオード
ＢＯＤ２１，逆電圧ブロック用ダイオードＤ２１が直列
に接続され、同じく、サイリスタＴＨ２２のアノードと
ゲートとの間には、ゲート回路として制限抵抗Ｒ２４，
ブロックダイオードＢＯＤ２２，逆電圧ブロック用ダイ
オードＤ２２が直列に接続されて構成されている。
【００２４】上記サージ電圧抑制回路の動作について説
明する。常時は抵抗Ｒ２１及びＲ２２に生ずる電圧でサ
ージアブソーバＡＬ２及びサイリスタＴＨ２１，ＴＨ２
２の電圧を分担する。半導体遮断器１が電流遮断すると
線間電圧が上昇し、これに比例して、サージアブソーバ
ＡＬ２及びサイリスタＴＨ２１，ＴＨ２２の分担電圧が
上昇する。線間電圧（瞬時値）があるレベルに到達する
と、ブレークオーバダイオードＢＯＤ２１又はＢＯＤ２
２がＯＮし、サージアブソーバＡＬ２の電圧が上昇す
る。
明する。常時は抵抗Ｒ２１及びＲ２２に生ずる電圧でサ
ージアブソーバＡＬ２及びサイリスタＴＨ２１，ＴＨ２
２の電圧を分担する。半導体遮断器１が電流遮断すると
線間電圧が上昇し、これに比例して、サージアブソーバ
ＡＬ２及びサイリスタＴＨ２１，ＴＨ２２の分担電圧が
上昇する。線間電圧（瞬時値）があるレベルに到達する
と、ブレークオーバダイオードＢＯＤ２１又はＢＯＤ２
２がＯＮし、サージアブソーバＡＬ２の電圧が上昇す
る。
【００２５】サージアブソーバＡＬ２は非線形抵抗であ
り、過電圧が印加されると電流が多く流れ、これにより
サイリスタＴＨ２１，ＴＨ２２が点弧する。しかして、
電流遮断時のサージエネルギーはサージアブソーバＡＬ
２に蓄積され、サージ電圧は抑制される。
り、過電圧が印加されると電流が多く流れ、これにより
サイリスタＴＨ２１，ＴＨ２２が点弧する。しかして、
電流遮断時のサージエネルギーはサージアブソーバＡＬ
２に蓄積され、サージ電圧は抑制される。
【００２６】この回路は端子ａ，ｂ間に交流が印加され
るので、サイリスタを逆並列に接続する必要がある。
るので、サイリスタを逆並列に接続する必要がある。
【００２７】制限抵抗Ｒ２３，Ｒ２４はブレークオーバ
ダイオードＢＯＤ２１，ＢＯＤ２２がブレークしたとき
過大なゲート電流がサイリスタやブレークオーバーダイ
オードに流れるのを制限する。また、逆電圧ブロック用
ダイオードＤ２１，Ｄ２２はブレークオーバダイオード
が逆方向電圧をブロックできないので必要である。
ダイオードＢＯＤ２１，ＢＯＤ２２がブレークしたとき
過大なゲート電流がサイリスタやブレークオーバーダイ
オードに流れるのを制限する。また、逆電圧ブロック用
ダイオードＤ２１，Ｄ２２はブレークオーバダイオード
が逆方向電圧をブロックできないので必要である。
【００２８】上記図１の回路では、電流遮断後にサイリ
スタをオフするため、通常の直流状態でサイリスタ通過
電流を保持電流以下にする必要があり、電流遮断時の線
間電圧サージ電圧を＋２０％以下に抑制することが困難
であるが、この回路（図２，図３）では＋１５％〜＋２
０％に抑制することができる。
スタをオフするため、通常の直流状態でサイリスタ通過
電流を保持電流以下にする必要があり、電流遮断時の線
間電圧サージ電圧を＋２０％以下に抑制することが困難
であるが、この回路（図２，図３）では＋１５％〜＋２
０％に抑制することができる。
【００２９】
１．請求項１ないし２の発明は、 （１）コンデンサがないため、高圧回路を印加した場合
に突入電流は発生しない。そのため、整流ダイオードな
いしヒューズの過電流責務が軽減され、ダイオード、ヒ
ューズを小形化することができる。また、突入電流がな
いため、系統に悪影響を及ぼさない。
に突入電流は発生しない。そのため、整流ダイオードな
いしヒューズの過電流責務が軽減され、ダイオード、ヒ
ューズを小形化することができる。また、突入電流がな
いため、系統に悪影響を及ぼさない。
【００３０】（２）直流回路部をサージアブソーバを１
個ないし複数並列したものと、サイリスタ１個、ブレー
クオーバダイオード等のゲート回路１個で構成できるの
で、低価格化，小形化することができる。
個ないし複数並列したものと、サイリスタ１個、ブレー
クオーバダイオード等のゲート回路１個で構成できるの
で、低価格化，小形化することができる。
【００３１】２．請求項３ないし４の発明は、 （１）コンデンサがないため、高圧回路を印加した場合
に突入電流は発生しない。そのためヒューズの過電流責
務が軽減され、ヒューズを小形化することができる。ま
た、突入電流がないため、系統に悪影響を及ぼさない。
に突入電流は発生しない。そのためヒューズの過電流責
務が軽減され、ヒューズを小形化することができる。ま
た、突入電流がないため、系統に悪影響を及ぼさない。
【００３２】（２）整流ダイオードを使用しないため、
装置の小形化，低価格が図れる。
装置の小形化，低価格が図れる。
【００３３】（３）電流遮断時の線間電圧サージを＋１
５％〜＋２０％に抑制することができる。
５％〜＋２０％に抑制することができる。
【図１】実施の形態１にかかるサージ電圧抑制回路。
【図２】実施の形態２にかかる相間用サージ電圧抑制回
路の接続を示すブロック図。
路の接続を示すブロック図。
【図３】同、相間用サージ電圧抑制回路図。
【図４】従来例にかかるサージ電圧吸収回路図。
１…自己消弧形素子を用いた高速半導体遮断器 ２1〜２3…高速半導体遮断器を構成するＧＴＯスイッチ ３…サージ電圧抑制回路 ４，４1〜４3…線間用サージ電圧抑制回路 ５…サイリスタ逆並列回路 ＤＢ…三相高圧整流回路 ＡＬ１，ＡＬ２…サージアブソーバ ＴＨ１，ＴＨ２１，ＴＨ２２…サイリスタ ＢＯＤ１，ＢＯＤ２１，ＢＯＤ２２…ブレークオーバダ
イオード。
イオード。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０３Ｋ 17/16 Ｈ０３Ｋ 17/16 Ｍ
Claims (4)
- 【請求項１】 自己消弧形素子を使用した高速半導体遮
断器の負荷側あるいは電源側に接続されるダイオードを
使用した三相高圧整流回路と、この高圧整流回路の直流
側に接続された非線形抵抗特性を有するサージアブソー
バとサイリスタとの直列回路と、 このサージアブソーバとサイリスタにそれぞれ並列に接
続されサージアブソーバとサイリスタの電圧分担を行う
分担抵抗回路と、 前記サイリスタのアノード、ゲート間に直列接続された
ゲート電流制限用抵抗，ブレークオーバダイオードから
なるゲート制御回路と、 を有し、線間電圧に過電圧が発生した場合に、任意レベ
ルでブレークオーバダイオードがブレークし、線間電圧
の過電圧をサージアブソーバで抑制することを特徴とす
るサージ電圧抑制回路。 - 【請求項２】 請求項１において、 前記高圧整流回路はヒューズを介して半導体遮断器の負
荷側または電源側に接続されることを特徴とするサージ
電圧抑制回路。 - 【請求項３】 自己消弧形素子を使用した高速半導体遮
断器の負荷側あるいは電源側の線間に接続される非線形
抵抗特性を有するサージアブソーバとサイリスタの逆並
列回路との直列回路と、 このサージアブソーバ及びサイリスタの逆並列回路にそ
れぞれ並列に接続され、サージアブソーバ及びサイリス
タの電圧分担を行う分担抵抗回路と、 前記サイリスタの逆並列回路の各サイリスタのアノード
とゲートとの間にそれぞれ直列に接続された、ゲート電
流制限用抵抗，ブレークオーバダイオード，逆電圧阻止
用ダイオードからなる各ゲート制御回路と、を有し、線
間電圧に過電圧が発生した場合に任意過電圧レベルでブ
レークオーバダイオードがブレークし、過電圧をサージ
アブソーバで抑制することを特徴とするサージ電圧抑制
回路。 - 【請求項４】 請求項３において、 前記サージ電圧抑制回路はヒューズを介して半導体遮断
器の負荷側または電源側に接続されることを特徴とする
サージ電圧抑制回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19087697A JP3757030B2 (ja) | 1997-07-16 | 1997-07-16 | サージ電圧抑制回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19087697A JP3757030B2 (ja) | 1997-07-16 | 1997-07-16 | サージ電圧抑制回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1141800A true JPH1141800A (ja) | 1999-02-12 |
| JP3757030B2 JP3757030B2 (ja) | 2006-03-22 |
Family
ID=16265229
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19087697A Expired - Lifetime JP3757030B2 (ja) | 1997-07-16 | 1997-07-16 | サージ電圧抑制回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3757030B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10221714A1 (de) * | 2002-05-16 | 2003-11-27 | Abb Patent Gmbh | Überspannungsschutz |
| CN102299512A (zh) * | 2011-07-18 | 2011-12-28 | 中国电力科学研究院 | 一种采用bod元件的大容量电容器过电压保护电路 |
| CN105247773A (zh) * | 2013-01-09 | 2016-01-13 | 中国长城计算机深圳股份有限公司 | 一种具有浪涌抑制功能的全控桥式整流装置 |
| CN112993943A (zh) * | 2021-03-25 | 2021-06-18 | 深圳市同昌汇能科技发展有限公司 | 真空断路器驱动保护电路 |
-
1997
- 1997-07-16 JP JP19087697A patent/JP3757030B2/ja not_active Expired - Lifetime
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10221714A1 (de) * | 2002-05-16 | 2003-11-27 | Abb Patent Gmbh | Überspannungsschutz |
| DE10221714B4 (de) * | 2002-05-16 | 2008-08-21 | Abb Ag | Überspannungsschutz |
| CN102299512A (zh) * | 2011-07-18 | 2011-12-28 | 中国电力科学研究院 | 一种采用bod元件的大容量电容器过电压保护电路 |
| CN105247773A (zh) * | 2013-01-09 | 2016-01-13 | 中国长城计算机深圳股份有限公司 | 一种具有浪涌抑制功能的全控桥式整流装置 |
| CN112993943A (zh) * | 2021-03-25 | 2021-06-18 | 深圳市同昌汇能科技发展有限公司 | 真空断路器驱动保护电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3757030B2 (ja) | 2006-03-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1058366A2 (en) | Surge suppression network responsive to the rate of change of power disturbances | |
| KR102227376B1 (ko) | 전류 경로를 분리하기 위한 스위칭 디바이스 | |
| RU2372707C2 (ru) | Гасящее устройство для преобразовательного моста с возвратом энергии | |
| SE518070C2 (sv) | VSC-strömriktare | |
| US5179510A (en) | Power converting apparatus capable of suppressing a fault current | |
| WO2012171995A1 (en) | Fast bypass device | |
| US3603843A (en) | Transient voltage protection circuit for gate turn on devices | |
| JPH0850518A (ja) | 過電流保護装置 | |
| JP3757030B2 (ja) | サージ電圧抑制回路 | |
| JPH10126961A (ja) | 限流装置 | |
| EP0446048A2 (en) | Power converter protection device | |
| US11888312B2 (en) | Solid state circuit breaker with reduced clamping voltage | |
| CN111987705A (zh) | 直流耗能系统、电力系统以及耗能方法 | |
| JPH0457249B2 (ja) | ||
| CN113394961B (zh) | 一种复合式耗能装置开关子模块及其防护方法 | |
| Schroder et al. | Solid-state circuit breakers and current-limiting devices for medium-voltage systems | |
| US4084207A (en) | Adjustable overvoltage protected circuit for high power thyristors | |
| US11289904B2 (en) | Apparatus for limiting voltage for a DC voltage network | |
| CN108666983B (zh) | 断路器、断路系统、电力系统以及操作方法 | |
| Almutairy et al. | A novel DC circuit breaker design using a magnetically coupled-inductor for DC applications | |
| RU2074472C1 (ru) | Устройство для защиты потребителя от перенапряжений в сетях переменного тока | |
| JP3296408B2 (ja) | 電力変換装置 | |
| JPS59202727A (ja) | 半導体スイツチの過電圧防止装置 | |
| RU2095906C1 (ru) | Устройство для защиты потребителя от перенапряжений в сетях переменного тока | |
| RU2068215C1 (ru) | Источник электропитания для устройств с двумя запитывающими вводами (варианты) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040413 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051213 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051220 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051226 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100106 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110106 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120106 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130106 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140106 Year of fee payment: 8 |
|
| EXPY | Cancellation because of completion of term |