JPH1140999A - Electronic component mounting method on multiply formed boards - Google Patents

Electronic component mounting method on multiply formed boards

Info

Publication number
JPH1140999A
JPH1140999A JP9193460A JP19346097A JPH1140999A JP H1140999 A JPH1140999 A JP H1140999A JP 9193460 A JP9193460 A JP 9193460A JP 19346097 A JP19346097 A JP 19346097A JP H1140999 A JPH1140999 A JP H1140999A
Authority
JP
Japan
Prior art keywords
circuit pattern
bad mark
bad
component mounting
mark
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9193460A
Other languages
Japanese (ja)
Inventor
Hiroki Yamamoto
裕樹 山本
Shigeki Imafuku
茂樹 今福
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP9193460A priority Critical patent/JPH1140999A/en
Publication of JPH1140999A publication Critical patent/JPH1140999A/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor

Landscapes

  • Supply And Installment Of Electrical Components (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide an electronic component mounting method by which a defective circuit pattern is identified, when plural circuit patterns formed on multiply formed boards have a defect, so as to avoid mounting component onto the defective circuit pattern. SOLUTION: In the check process before a multiply formed pattern 1 is supplied to an electronic component mounting device, when any defect is found out in the circuit patterns, a bad mark Ba or Bb is marked on a board, and a master bad mark MB denoting the presence of the defective circuit pattern is marked on the board. The electronic component mounting device, receiving the multiply formed board 1 mounts component on the entire circuit pattern when no master bad mark MB, is marked and identifies a defective circuit pattern based on the detection of the bad mark Ba or Bb , when the master bad mark MB is in existence for mounting component on the circuit patterns, except the defective circuit pattern.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【発明の属する技術分野】本発明は、電子部品実装機に
より電子部品を回路基板に装着する電子部品実装方法に
係り、特に１基板上に複数の回路パターンを形成した多
面取り基板に対する電子部品実装方法に関するものであ
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an electronic component mounting method for mounting an electronic component on a circuit board by an electronic component mounter, and more particularly, to mounting an electronic component on a multi-panel board having a plurality of circuit patterns formed on one board. It is about the method.

【０００２】[0002]

【従来の技術】個々に回路基板として完成される回路パ
ターンを１枚の基板上に複数に展開した多面取り基板を
電子部品実装機に搬入して、複数の回路パターンに対し
て一括して部品実装を実行することにより効率的な回路
基板生産を行うことができる。2. Description of the Related Art A multi-panel board in which circuit patterns completed individually as circuit boards are developed into a plurality of pieces on a single board is carried into an electronic component mounting machine, and components are collectively applied to a plurality of circuit patterns. By performing the mounting, efficient circuit board production can be performed.

【０００３】前記多面取り基板は、電子部品実装機に搬
入する以前の工程において個々の回路パターンについて
検査が実施され、不良が検出された回路パターンに対し
ては所定位置にバッドマークがマーキングされる。この
多面取り基板が搬入された電子部品実装機は、部品実装
の動作を開始する前に前記バッドマークの検出動作を行
って、バッドマークを検出すると、バッドマークのある
回路パターンに対しての部品実装を実行しないように制
御される。[0003] In the process of the above-mentioned multi-panel board, each circuit pattern is inspected in a process before being carried into the electronic component mounting machine, and a bad mark is marked at a predetermined position for the circuit pattern in which a defect is detected. . The electronic component mounting machine into which the multi-chip board is carried in performs the bad mark detection operation before starting the component mounting operation, and when the bad mark is detected, the component for the circuit pattern having the bad mark is detected. Controlled not to execute implementation.

【０００４】図５は、電子部品実装機の要部構成を示す
もので、Ｘ軸駆動部１１とＹ軸駆動部１２とによりＸ−
Ｙ平面上を自在移動するＸＹテーブル１３上の所定位置
に基板４が保持され、前記ＸＹテーブル１３の上方に配
置された装着ヘッド１４が装備する複数の吸着ノズル１
５から電子部品が基板４の所定位置に装着できるように
構成されている。また、ＸＹテーブル１３の上方に配置
されたカメラ１６は、電子部品装着位置補正のために基
板４上に記されたパターンマークを認識すると共に、前
記バッドマークの検出を行って、コントローラ１７に入
力する。コントローラ１７はメモリ１８に記憶された実
装対象基板の部品実装データに基づき電子部品実装機の
動作を制御する。FIG. 5 shows a main configuration of an electronic component mounting machine. An X-axis driving unit 11 and a Y-axis driving unit 12
The substrate 4 is held at a predetermined position on an XY table 13 that freely moves on a Y plane, and a plurality of suction nozzles 1 mounted on a mounting head 14 disposed above the XY table 13.
5 to 5 so that the electronic component can be mounted at a predetermined position on the substrate 4. The camera 16 arranged above the XY table 13 recognizes the pattern mark written on the substrate 4 for correcting the electronic component mounting position, detects the bad mark, and inputs the bad mark to the controller 17. I do. The controller 17 controls the operation of the electronic component mounter based on the component mounting data of the mounting target board stored in the memory 18.

【０００５】前記基板４は、多面取り基板として構成さ
れており、図６に多面取り基板の構成例を示すように、
基板４上に第１回路パターン４ａ及び第２回路パターン
４ｂの２面の回路パターンが形成されている。第１、第
２の各回路パターン４ａ、４ｂそれぞれの所定位置には
部品実装の位置決め基準となるパターンマークＰ1 〜Ｐ
4 が記されており、また、第１、第２の各回路パターン
４ａ、４ｂそれぞれの所定位置にバッドマークＢ1 、Ｂ
2 のマーキング位置が設定されており、電子部品実装機
に搬入される以前の回路パターンの検査工程において不
良が検出されたときには、このマーキング位置にバッド
マークＢ1 、Ｂ2 が図示するようにマーキングされる。[0005] The substrate 4 is configured as a multiple substrate, and as shown in FIG.
On the substrate 4, two circuit patterns of a first circuit pattern 4a and a second circuit pattern 4b are formed. First, second respective circuit patterns 4a, 4b each pattern mark P 1 becomes a positioning reference of the component mounted on the predetermined position ~P
4, and bad marks B 1 , B 1 are provided at predetermined positions of the first and second circuit patterns 4a, 4b, respectively.
Marking position 2 is set, and when a defect is detected in the circuit pattern inspection process before being carried into the electronic component mounting machine, bad marks B 1 and B 2 are marked at this marking position as shown in the figure. Is done.

【０００６】上記のように構成された基板４が電子部品
実装機に搬入され、ＸＹテーブル１３上に搬入される
と、メモリ１８に設定された動作手順に従って動作が開
始され、Ｘ軸駆動部１１及びＹ軸駆動部１２によりＸＹ
テーブル１３を移動させて、基板４の第１回路パターン
４ａのバッドマークＢ1 のマーキング位置をカメラ１６
の直下に移動させる。カメラ１６の直下に基板４の各マ
ーク位置を移動させる手順は、図６に示す矢印の順で、
図６の場合は、各バッドマークＢ1 、Ｂ2 のマーキング
位置にバッドマークＢ1 、Ｂ2 がない状態の場合で、い
ずれかのマーキング位置にバッドマークＢ1 またはＢ2
が検出された場合には、その検出結果はメモリ１８に記
憶されると共に、バッドマークＢ1 またはＢ2 が検出さ
れた第１回路パターン４ａまたは第２回路パターン４ｂ
に対するパターンマークＰ1 、Ｐ2またはＰ3 、Ｐ4 の
検出動作は行わず、部品実装の動作も実行されない。When the substrate 4 constructed as described above is carried into the electronic component mounter and carried on the XY table 13, the operation is started in accordance with the operation procedure set in the memory 18, and the X-axis driving unit 11 is started. XY by the Y-axis drive unit 12
By moving the table 13, the marking position of the bad mark B 1 of the first circuit pattern 4 a of the
To move directly below. The procedure for moving each mark position on the substrate 4 directly below the camera 16 is as follows, in the order of the arrows shown in FIG.
In the case of FIG. 6, in the case of the absence of the bad mark B 1, B 2 to the marking position of the bad mark B 1, B 2, bad marks B 1 to one of the marking locations or B 2
Together but when it is detected, the detection result is stored in the memory 18, the first circuit pattern 4a or the second circuit pattern 4b of the bad mark B 1 or B 2 is detected
No detection operation of pattern marks P 1 , P 2 or P 3 , P 4 is performed, and no component mounting operation is performed.

【０００７】[0007]

【発明が解決しようとする課題】上記バッドマークの検
出動作において、バッドマークの検出のために基板を各
回路パターンのマーキング位置に移動させる動作が必要
となるため移動距離が大きく、その必要時間の累積は電
子部品実装の生産性を低下させている問題点があった。In the above-described operation of detecting a bad mark, an operation of moving the substrate to the marking position of each circuit pattern for detecting the bad mark is required. There is a problem that the accumulation reduces the productivity of electronic component mounting.

【０００８】本発明の目的とするところは、バッドマー
ク検出を効率的に行う多面取り基板に対する部品実装方
法を提供することにある。It is an object of the present invention to provide a component mounting method for a multi-panel board which efficiently performs bad mark detection.

【０００９】[0009]

【課題を解決するための手段】上記目的を達成するため
の本願の第１発明は、電子部品実装機により部品実装を
行う回路基板が、１枚の基板上にそれぞれ独立した複数
の回路パターンを形成した多面取り基板であって、これ
を前記電子部品実装機に搬入する以前の回路パターン検
査工程において、不良の回路パターンが検出されたとき
には不良を示すバッドマークをマーキングし、この多面
取り基板が搬入された電子部品実装機において、前記バ
ッドマークを検出するバッドマーク検出動作を実行し、
バッドマークのある回路パターンへの部品実装動作を実
行しないように制御する多面取り基板に対する電子部品
実装方法において、前記回路パターン検査工程におい
て、不良検出された回路パターンがあったとき、その回
路パターン近傍の所定位置に不良回路パターンであるこ
とを示すバッドマークをマーキングすると共に、多面取
り基板の所定位置に複数の回路パターンの中に不良回路
パターンが存在することを示すマスターバッドマークを
マーキングし、前記電子部品実装機において、前記マス
ターバッドマークの検出動作を実行してマスターバッド
マークが検出されたときには、前記バッドマーク検出動
作を実行してバッドマークが検出された回路パターンを
除く他の回路パターンへの部品実装動作を実行し、マス
ターバッドマークが検出されなかったときにはバッドマ
ーク検出動作を中止して各回路パターンへの部品実装動
作を実行することを特徴とする。According to a first aspect of the present invention for achieving the above object, a circuit board for mounting components by an electronic component mounting machine includes a plurality of independent circuit patterns on a single board. In the circuit pattern inspection step before carrying this into the electronic component mounting machine, the formed multi-faced board is marked with a bad mark indicating a defect when a defective circuit pattern is detected, and the multi-faced board is In the loaded electronic component mounting machine, perform a bad mark detection operation for detecting the bad mark,
In the electronic component mounting method for a multiple-panel board that controls not to execute a component mounting operation on a circuit pattern having a bad mark, in the circuit pattern inspection step, when there is a circuit pattern detected as defective, the vicinity of the circuit pattern is detected. Along with marking a bad mark indicating a defective circuit pattern at a predetermined position, a master bad mark indicating that a defective circuit pattern is present in a plurality of circuit patterns at a predetermined position of the multi-surface board is marked, In the electronic component mounter, when a master bad mark is detected by performing the operation of detecting the master bad mark, the operation is performed to another circuit pattern except the circuit pattern in which the bad mark is detected by performing the bad mark detection operation. Execute the component mounting operation of When that was not issued and executes the component mounting operation to the circuit pattern and discontinue bad mark detection operation.

【００１０】上記第１発明に係る電子部品実装方法によ
れば、回路パターン検査工程において不良が検出された
ときには、バッドマークと共にマスターバッドマークが
所定位置にマーキングされるので、電子部品実装機で
は、前記マスターバッドマークを検出したときにのみバ
ッドマークの検出動作を実行すればよく、マスターバッ
ドマークが検出されなかったときにはバッドマークの検
出動作は省略できる。従って、１基板毎にバッドマーク
を検出するために要する無駄時間は削減され、部品実装
の生産性を向上させることができる。According to the electronic component mounting method of the first aspect, when a defect is detected in the circuit pattern inspection step, the master bad mark is marked at a predetermined position together with the bad mark. The operation of detecting the bad mark may be performed only when the master bad mark is detected, and the operation of detecting the bad mark can be omitted when the master bad mark is not detected. Therefore, the dead time required to detect a bad mark for each board is reduced, and the productivity of component mounting can be improved.

【００１１】また、本願の第２発明は、電子部品実装機
により部品実装を行う回路基板が、１枚の基板上にそれ
ぞれ独立した複数の回路パターンを形成した多面取り基
板であって、これを前記電子部品実装機に搬入する以前
の回路パターン検査工程において、不良の回路パターン
が検出されたときには不良を示すバッドマークをマーキ
ングし、この多面取り基板が搬入された電子部品実装機
において、前記バッドマークを検出するバッドマーク検
出動作を実行し、バッドマークのある回路パターンへの
部品実装動作を実行しないように制御する多面取り基板
に対する電子部品実装方法において、前記回路パターン
検査工程において、不良検出された回路パターンがあっ
たとき、多面取り基板の所定位置に不良検出された回路
パターンを識別でるような不良回路パターン識別バッド
マークを各回路パターン毎に隣り合うようにマーキング
し、前記電子部品実装機において、前記不良回路パター
ン識別バッドマーク検出動作を実行して不良回路パター
ン識別バッドマークが検出されたとき、不良回路パター
ン識別バッドマークから識別された回路パターンを除く
他の回路パターンへの部品実装動作を実行し、不良回路
パターン識別バッドマークが検出されなかったときには
各回路パターンへの部品実装動作を実行することを特徴
とする。According to a second aspect of the present invention, a circuit board on which components are mounted by an electronic component mounter is a multiple board in which a plurality of independent circuit patterns are formed on a single board. In the circuit pattern inspection step before the circuit board is carried into the electronic component mounter, when a defective circuit pattern is detected, a bad mark indicating a defect is marked. A bad mark detecting operation for detecting a mark is performed, and in the electronic component mounting method for a multi-panel board, which controls not to perform a component mounting operation on a circuit pattern having a bad mark, in the circuit pattern inspection step, a defect is detected. If there is a circuit pattern that has been detected, the circuit pattern that has been detected as defective at a predetermined position on the Such defective circuit pattern identification bad marks are marked so as to be adjacent to each other for each circuit pattern, and in the electronic component mounting machine, the defective circuit pattern identification bad mark detection operation is performed to detect the defective circuit pattern identification bad mark. When a defective circuit pattern identification bad mark is detected, a component mounting operation is performed on other circuit patterns except for the circuit pattern identified, and when a defective circuit pattern identification bad mark is not detected, a component mounting operation on each circuit pattern is performed. Is performed.

【００１２】上記第２発明に係る電子部品実装方法によ
れば、回路パターン検査工程において不良が検出された
ときには、多面取り基板の所定位置に不良判定された回
路パターンを識別できるような不良回路パターン識別バ
ッドマークがマーキングされるので、電子部品実装機で
は不良回路パターン識別バッドマークが検出されたと
き、この不良回路パターン識別バッドマークから識別で
きる回路パターンを除く他の回路パターンに対して部品
実装の動作を実行すればよく、不良回路パターン識別バ
ッドマークが検出されなかったときには全回路パターン
に対して部品実装を実行する。また、各回路パターン毎
の不良回路パターン識別バッドマークは、隣り合う位置
にマーキングされるので、これを検出するための移動距
離は小さくなる。従って、１基板毎にバッドマークを認
識するために要する無駄時間は削減され部品実装の生産
性を向上させることができる。According to the electronic component mounting method according to the second aspect of the present invention, when a defect is detected in the circuit pattern inspection step, a defective circuit pattern capable of identifying a circuit pattern determined to be defective at a predetermined position on the multiple substrate. Since the identification bad mark is marked, when a bad circuit pattern identification bad mark is detected in the electronic component mounting machine, the component mounting of the other circuit patterns except for the circuit pattern that can be identified from the bad circuit pattern identification bad mark is performed. The operation may be performed, and when the bad circuit pattern identification bad mark is not detected, component mounting is performed on all circuit patterns. In addition, since the bad circuit pattern identification bad mark for each circuit pattern is marked at an adjacent position, the moving distance for detecting this is reduced. Therefore, the dead time required for recognizing the bad mark for each board can be reduced, and the productivity of component mounting can be improved.

【００１３】更に、本願の第３発明は、電子部品実装機
により部品実装を行う回路基板が、１枚の基板上にそれ
ぞれ独立した複数の回路パターンを形成した多面取り基
板であって、これを前記電子部品実装機に搬入する以前
の回路パターン検査工程において、不良の回路パターン
が検出されたときには不良を示すバッドマークをマーキ
ングし、この多面取り基板が搬入された電子部品実装機
において、前記バッドマークを検出するバッドマーク検
出動作を実行し、バッドマークのある回路パターンへの
部品実装動作を実行しないように制御する多面取り基板
に対する電子部品実装方法において、前記回路パターン
検査工程において、不良検出された回路パターンがあっ
たとき、多面取り基板の所定位置に不良判定された回路
パターンを識別でるような不良回路パターン識別バッド
マークを回路パターン毎に隣り合う位置にマーキングす
ると共に、この不良回路パターン識別バッドマークに隣
り合う位置に複数の回路パターンの中に不良回路パター
ンが存在することを示すマスターバッドマークをマーキ
ングし、前記電子部品実装機において、前記マスターバ
ッドマークの検出動作を実行してマスターバッドマーク
が検出されたときには、前記不良回路パターン識別バッ
ドマークの検出動作を実行して不良回路パターン識別バ
ッドマークから識別された回路パターンを除く他の回路
パターンへの部品実装動作を実行し、マスターバッドマ
ークが検出されなかったときには、不良回路パターン識
別バッドマークの検出動作を中止して部品実装動作を実
行することを特徴とする。Further, according to a third aspect of the present invention, a circuit board on which components are mounted by an electronic component mounting machine is a multiple board in which a plurality of independent circuit patterns are formed on a single board. In the circuit pattern inspection step before being carried into the electronic component mounter, when a defective circuit pattern is detected, a bad mark indicating a defect is marked, and in the electronic component mounter into which the multi-surface board is carried, A bad mark detecting operation for detecting a mark is performed, and in the electronic component mounting method for a multi-panel board, which controls not to perform a component mounting operation on a circuit pattern having a bad mark, in the circuit pattern inspection step, a defect is detected. When there is a circuit pattern that has been determined, the circuit pattern determined to be defective at a predetermined position on the Such a bad circuit pattern identification bad mark is marked at a position adjacent to each circuit pattern, and a master indicating that a defective circuit pattern exists in a plurality of circuit patterns at a position adjacent to the bad circuit pattern identification bad mark. When a bad mark is marked, the electronic component mounter performs the operation of detecting the master bad mark to detect the master bad mark, and executes the operation of detecting the bad circuit pattern identification bad mark to execute the defective circuit pattern. Performs component mounting operation on other circuit patterns excluding the circuit pattern identified from the identification bad mark, and when the master bad mark is not detected, stops the detection operation of the bad circuit pattern identification bad mark and performs the component mounting operation. Is performed.

【００１４】上記第３発明に係る電子部品実装方法によ
れば、回路パターン検査工程において不良が検出された
ときには、マスターバッドマークがマーキングされると
共に、不良回路パターン識別バッドマークがマーキング
されるので、電子部品実装機では、前記マスターバッド
マークが検出されたときに不良回路パターン識別バッド
マークの検出動作を行って、この不良回路パターン識別
バッドマークから識別できる回路パターンを除く他の回
路パターンに対して部品実装の動作を実行すればよく、
マスターバッドマークが検出されなかったときには不良
回路パターン識別バッドマークの検出動作は省略でき
る。また、マスターバッドマーク及び各不良回路パター
ン識別バッドマークは互いに隣り合う位置にマーキング
されるので、これらを検出するための移動距離は小さく
なる。従って、１基板毎にバッドマークを認識するため
に要する無駄時間は大幅に削減され部品実装の生産性を
向上させることができる。According to the electronic component mounting method of the third aspect, when a defect is detected in the circuit pattern inspection step, the master bad mark is marked and the defective circuit pattern identification bad mark is marked. In the electronic component mounter, when the master bad mark is detected, a bad circuit pattern identification bad mark is detected, and a circuit pattern other than a circuit pattern that can be identified from the bad circuit pattern identification bad mark is detected. What is necessary is just to perform the operation of component mounting,
When the master bad mark is not detected, the operation of detecting the bad circuit pattern identification bad mark can be omitted. In addition, since the master bad mark and the bad circuit pattern identification bad mark are marked at positions adjacent to each other, the moving distance for detecting these is reduced. Therefore, the dead time required for recognizing the bad mark for each substrate is greatly reduced, and the productivity of component mounting can be improved.

【００１５】上記第２及び第３発明に係る電子部品実装
方法において、不良回路パターン識別バッドマークは、
各回路パターン個別の識別マークとしてマーキングする
ことにより、前記識別マークから不良の回路パターンが
識別でき、部品実装を実行しない回路パターンの判断を
迅速に行うことができる。In the electronic component mounting method according to the second and third inventions, the bad circuit pattern identification bad mark is
By marking each circuit pattern as an individual identification mark, a defective circuit pattern can be identified from the identification mark, and a circuit pattern that does not execute component mounting can be quickly determined.

【００１６】また、不良回路パターン識別バッドマーク
は、不良回路パターン識別バッドマーク検出動作の移動
経路上に隣り合って設定された各回路パターン別のマー
キング位置にマーキングされるバッドマークとすること
により、バッドマークがマーキングされた位置から不良
の回路パターンが識別でき、更に、これらのバッドマー
クのマーキング位置を隣り合うように設定しておくこと
によってバッドマークを検出するための移動動作が少な
くなり、部品実装を実行しない回路パターンの判断を迅
速に行うことができる。Further, the bad circuit pattern identification bad mark is a bad mark which is marked at a marking position for each circuit pattern set adjacently on the moving path of the defective circuit pattern identification bad mark detecting operation. Defective circuit patterns can be identified from the positions where the bad marks are marked, and further, by setting the marking positions of these bad marks so as to be adjacent to each other, the moving operation for detecting the bad marks is reduced, and the components are reduced. It is possible to quickly determine a circuit pattern that is not to be mounted.

【００１７】[0017]

【発明の実施の形態】以下、添付図面を参照して本発明
の一実施形態について説明し、本発明の理解に供する。
尚、従来構成と共通する要素には同一の符号を付し、そ
の説明は省略する。DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to the accompanying drawings to provide an understanding of the present invention.
Elements common to the conventional configuration are denoted by the same reference numerals, and description thereof is omitted.

【００１８】図１は、本発明の第１の実施形態に係る多
面取り基板１の各マーク配置とマーク検出手順とを示す
もので、多面取り基板１上に形成された第１、第２の各
回路パターン１ａ、１ｂそれぞれの所定位置には、部品
実装の位置決め基準とするパターンマークが、第１の回
路パターン１ａにはパターンマークＰ1 、Ｐ2 、第２の
回路パターン１ｂにはパターンマークＰ3 、Ｐ4 として
設けられている。また、電子部品実装機に搬入される以
前の回路パターン検査工程において不良が検出されたと
きには、不良検出された第１の回路パターン１ａまたは
第２の回路パターン１ｂの所定のマーキング位置にバッ
ドマークＢa またはＢb がマーキングされる。更に、マ
ーキング位置にバッドマークＢa またはＢb がマーキン
グされたときには、多面取り基板１の所定位置にマスタ
ーバッドマークＭＢがマーキングされる。FIG. 1 shows each mark arrangement and mark detection procedure of the multiple substrate 1 according to the first embodiment of the present invention. The first and second marks formed on the multiple substrate 1 are shown. At predetermined positions of the circuit patterns 1a and 1b, pattern marks serving as positioning references for component mounting are provided. The first circuit pattern 1a is provided with pattern marks P 1 and P 2 , and the second circuit pattern 1b is provided with pattern marks. P 3 and P 4 are provided. When a defect is detected in a circuit pattern inspection step before being carried into the electronic component mounting machine, a bad mark B is placed at a predetermined marking position of the first circuit pattern 1a or the second circuit pattern 1b where the defect is detected. a or Bb is marked. Further, when the bad mark Ba or Bb is marked at the marking position, the master bad mark MB is marked at a predetermined position on the multiple substrate 1.

【００１９】上記構成になる多面取り基板１に対して、
先に図５に示した電子部品実装機が行う部品実装の動作
手順について、図２のフローチャートを参照して説明す
る。For the multi-panel substrate 1 having the above structure,
The operation procedure of component mounting performed by the electronic component mounting machine shown in FIG. 5 will be described with reference to the flowchart of FIG.

【００２０】尚、同図に示すＳ１、Ｓ２…は、動作手順
を示すステップ番号であって、本文に添記する番号と一
致する。S1, S2,... Shown in the figure are step numbers indicating the operation procedure, and correspond to the numbers attached to the text.

【００２１】電子部品実装機のＸＹテーブル１３上に多
面取り基板１が搬入されると、Ｘ軸駆動部１１及びＹ軸
駆動部１２を駆動して、ＸＹテーブル１３上に保持され
た多面取り基板１のマスターバッドマークＭＢのマーキ
ング位置がカメラ１６の直下に位置するようにＸＹテー
ブル１３を移動させるマスターバッドマーク検出動作が
実行される（Ｓ１）。カメラ１６によるマスターバッド
マークＭＢの検出動作により（Ｓ２）、マスターバッド
マークＭＢが検出されたときには、コントローラ１７は
ＸＹテーブル１３の移動により、図１に破線で示すよう
に、第１の回路パターン１ａのバッドマークＢa のマー
キング位置をカメラ１６の直下に移動させ、カメラ１６
によるバッドマークＢa の検出動作の結果をメモリ１８
に記憶させる（Ｓ３）。続いて、第２の回路パターン１
ｂのバッドマークＢb のマーキング位置をカメラ１６の
直下に移動させ、カメラ１６によるバッドマークＢb の
検出動作の結果をメモリ１８に記憶させる（Ｓ４）。When the board 1 is carried in on the XY table 13 of the electronic component mounting machine, the X-axis drive unit 11 and the Y-axis drive unit 12 are driven, and the board is held on the XY table 13. A master bad mark detection operation of moving the XY table 13 such that the marking position of one master bad mark MB is located immediately below the camera 16 is executed (S1). When the camera 16 detects the master bad mark MB (S2), when the master bad mark MB is detected, the controller 17 moves the XY table 13 to move the first circuit pattern 1a as shown by a broken line in FIG. the marking position of the bad mark B a is moved directly below the camera 16, a camera 16
Memory the result of the detection operation of the bad mark B a by 18
(S3). Subsequently, the second circuit pattern 1
b of the marking locations of the bad mark B b is moved directly below the camera 16, and stores the result of the detection operation of the bad mark B b by the camera 16 in the memory 18 (S4).

【００２２】前記ステップＳ２の検出動作においてマス
ターバッドマークＭＢが検出されなかったときには、コ
ントローラ１７はメモリ１８に第１、第２の各回路パタ
ーン１ａ、１ｂにバッドマークＢa 、Ｂb 無しと記憶さ
せ（Ｓ５）、上記バッドマーク検出の動作は省略する。
従って、各バッドマークＢa 、Ｂb を検出するためのＸ
Ｙテーブル１３の移動動作、カメラ１６及びコントロー
ラ１７によるバッドマーク検出処理動作は、マスターバ
ッドマークＭＢが検出されたときにのみ実行すればよ
く、部品実装を開始するまでの無駄時間が削減される。When the master bad mark MB is not detected in the detecting operation in the step S2, the controller 17 stores the first and second circuit patterns 1a and 1b in the memory 18 as no bad marks B a and B b. (S5), and the operation of the bad mark detection is omitted.
Therefore, X for detecting each bad mark B a , B b
The moving operation of the Y table 13 and the bad mark detection processing operation by the camera 16 and the controller 17 only need to be executed when the master bad mark MB is detected, and the dead time until component mounting is started is reduced.

【００２３】以下、ステップＳ６〜ステップＳ１３の部
品装着動作は、上記マスターバッドマークＭＢまたはバ
ッドマークＢa 、Ｂb の検出動作の結果を記憶したメモ
リ１８の記憶データに基づくコントローラ１７の制御に
より実行される。Hereinafter, the component mounting operations in steps S6 to S13 are executed under the control of the controller 17 based on the data stored in the memory 18 in which the results of the operation for detecting the master bad mark MB or the bad marks B a and B b are stored. Is done.

【００２４】まず、第１の回路パターン１ａにバッドマ
ークＢa がないときは（Ｓ６）、図１に実線で示すよう
に、ＸＹテーブル１３を移動させて第１の回路パターン
１ａのパターンマークＰ1 、Ｐ2 の位置をカメラ１６の
直下に順次移動させ、カメラ１６のパターンマーク
Ｐ1 、Ｐ2 位置の認識から第１の回路パターン１ａの部
品装着位置を補正する（Ｓ７）。Firstly, if there is no bad mark B a in the first circuit pattern 1a (S6), as shown by the solid line in FIG. 1, the pattern mark P of the first circuit pattern 1a by moving the XY table 13 1, the position of P 2 is sequentially moved to the right under the camera 16, to correct the component mounting position of the first circuit pattern 1a from the recognition of the pattern marks P 1, P 2 position of the camera 16 (S7).

【００２５】第１の回路パターン１ａにバッドマークＢ
a があり、第２の回路パターン１ｂにバッドマークＢb
がないときは（Ｓ８）、第２の回路パターン１ｂのパタ
ーンマークＰ3 、Ｐ4 の位置をカメラ１６の直下に順次
移動させ、カメラ１６のパターンマークＰ3 、Ｐ4 位置
の認識から第２の回路パターン１ｂの部品装着位置を補
正する（Ｓ９）。第２回路パターン１ｂにバッドマーク
Ｂb があるときは、ステップＳ９の第２の回路パターン
１ｂのパターンマークＰ3 、Ｐ4 の認識動作は中止され
る。Bad marks B are formed on the first circuit pattern 1a.
a , and the second circuit pattern 1b has a bad mark B b
If there is no (S8), the positions of the pattern marks P 3 and P 4 of the second circuit pattern 1b are sequentially moved directly below the camera 16 and the second position is recognized from the recognition of the pattern marks P 3 and P 4 of the camera 16. The component mounting position of the circuit pattern 1b is corrected (S9). When there is bad marks B b to the second circuit pattern 1b, recognition operation of the second circuit pattern 1b pattern mark P 3 of, P 4 at step S9 is canceled.

【００２６】第１の回路パターン１ａにバッドマークＢ
a がないときは（Ｓ１０）、前記パターンマークＰ1 、
Ｐ2 位置の認識からの部品装着位置の補正データに基づ
いて第１の回路パターン１ａに対する部品実装が実行さ
れる（Ｓ１１）。同様に、第１の回路パターン１ａにバ
ッドマークＢa があり、第２の回路パターン１ｂにバッ
ドマークＢb がないときは（Ｓ１２）、パターンマーク
Ｐ3 、Ｐ4 位置の認識からの部品装着位置を補正データ
に基づいて第２の回路パターン１ｂに対する部品実装が
実行される（Ｓ１３）。第２回路パターン１ｂにバッド
マークＢb があるときは、第２回路パターン１ｂに対す
る部品実装は中止される。Bad marks B are formed on the first circuit pattern 1a.
If there is no a (S10), the pattern mark P 1 ,
Component mounting for the first circuit pattern 1a is performed based on the correction data of the component mounting position of the recognition of the P 2 position (S11). Similarly, there are bad mark B a to the first circuit pattern 1a, if there is no bad mark B b to the second circuit pattern 1b (S12), the pattern mark P 3, component placement from the recognition of P 4 position Component mounting is performed on the second circuit pattern 1b based on the correction data for the position (S13). When the bad mark Bb is present in the second circuit pattern 1b, the component mounting on the second circuit pattern 1b is stopped.

【００２７】以上の動作手順により、電子部品実装機に
よる１枚の多面取り基板１に対する電子部品実装が終了
するので、ＸＹテーブル１３上から多面取り基板１を搬
出し、次の多面取り基板１の搬入を受入れ、同様の動作
手順を繰り返す。上記動作手順では、マスターバッドマ
ークＭＢが検出されなかったときにはバッドマーク検出
動作を省略できるので、１枚の多面取り基板１に対する
処理動作時間が短縮され、生産性を向上させることがで
きる。According to the above operation procedure, the mounting of the electronic component on one multi-chip substrate 1 by the electronic component mounting machine is completed, so the multi-chip substrate 1 is carried out from the XY table 13 and the next multi-chip substrate 1 is mounted. Acceptance is carried in, and the same operation procedure is repeated. In the above operation procedure, when the master bad mark MB is not detected, the bad mark detection operation can be omitted, so that the processing operation time for one multi-panel substrate 1 can be shortened, and the productivity can be improved.

【００２８】次に、本発明の第２の実施形態について説
明する。図３は、第２の実施形態に係る多面取り基板２
の各マーク配置とマーク検出手順とを示すものである。
尚、先の実施形態の構成と共通する要素には同一の符号
を付し、その説明は省略する。Next, a second embodiment of the present invention will be described. FIG. 3 shows a multi-panel substrate 2 according to the second embodiment.
3 shows a mark arrangement and a mark detection procedure.
Note that the same reference numerals are given to the elements common to the configuration of the above embodiment, and the description thereof will be omitted.

【００２９】図３において、多面取り基板２上に形成さ
れた第１、第２の各回路パターン２ａ、２ｂそれぞれの
所定位置には、部品実装の位置決め基準とするパターン
マークが、第１の回路パターン２ａにはパターンマーク
Ｐ1 、Ｐ2 、第２の回路パターン２ｂにはパターンマー
クＰ3 、Ｐ4 として設けられている。また、電子部品実
装機に搬入される以前の回路パターン検査工程において
不良が検出されたときには、図示するように不良検出さ
れた第１の回路パターン２ａまたは第２の回路パターン
２ｂそれぞれが隣り合って設定された所定のマーキング
位置にバッドマーク（不良回路パターン識別バッドマー
ク）Ｂa またはＢb がマーキングされる。In FIG. 3, at predetermined positions of the first and second circuit patterns 2a and 2b formed on the multiple substrate 2, a pattern mark as a positioning reference for component mounting is provided on the first circuit pattern. The pattern 2a is provided as pattern marks P 1 and P 2 , and the second circuit pattern 2b is provided as pattern marks P 3 and P 4 . When a defect is detected in a circuit pattern inspection step before being carried into the electronic component mounter, the first circuit pattern 2a or the second circuit pattern 2b where the defect is detected is adjacent to each other as illustrated. A bad mark (bad circuit pattern identification bad mark) Ba or Bb is marked at a set predetermined marking position.

【００３０】上記構成になる多面取り基板２に対応する
電子部品実装機の動作について以下に説明する。The operation of the electronic component mounting machine corresponding to the multi-panel board 2 having the above configuration will be described below.

【００３１】電子部品実装機のＸＹテーブル１３上に多
面取り基板２が搬入されると、Ｘ軸駆動部１１及びＹ軸
駆動部１２を駆動して、まず、ＸＹテーブル１３上に保
持された多面取り基板１の第１の回路パターン２ａに該
当するバッドマークＢa のマーキング位置がカメラ１６
の直下に位置するようにＸＹテーブル１３を移動させ、
カメラ１６によるバッドマーク検出動作を実行する。次
に、第２の回路パターン２ｂに該当するバッドマークＢ
b のマーキング位置をカメラ１６の直下に移動させ、同
様にバッドマーク検出動作を実行する。When the multiple substrate 2 is loaded onto the XY table 13 of the electronic component mounting machine, the X-axis drive unit 11 and the Y-axis drive unit 12 are driven, bad marks B a marking position camera 16 corresponding to the first circuit pattern 2a of chamfering the substrate 1
Move the XY table 13 so that it is located immediately below
The bad mark detection operation by the camera 16 is executed. Next, the bad mark B corresponding to the second circuit pattern 2b
The marking position of b is moved immediately below the camera 16 and the bad mark detection operation is performed in the same manner.

【００３２】このバッドマーク検出動作により、バッド
マークＢa 、Ｂb のマーキング位置にバッドマークＢa
またはＢb がマーキングされていることをカメラ１６が
認識したときには、コントローラ１７は第１の回路パタ
ーン２ａまたは第２の回路パターン２ｂは不良であるこ
とをメモリ１８に記憶させる。バッドマークＢa 、Ｂb
のマーキング位置にバッドマークＢa またはＢb がマー
キングされていなかったときには、図３に実線で示すよ
うに、第１の回路パターン２ａのパターンマークＰ1 、
Ｐ2 、第２の回路パターン２ｂのパターンマークＰ3 、
Ｐ4 の認識動作を実行して、第１、第２の各回路パター
ン２ａ、２ｂの部品実装位置の補正を行い、部品実装の
動作を実行する。[0032] The bad mark detection operation, bad mark B a, bad marks for marking the position of the B b B a
Or when the camera 16 recognizes that the B b are marked, the controller 17 stores that the first circuit pattern 2a or the second circuit pattern 2b is defective in the memory 18. Bad mark B a , B b
When bad marks B a or B b has not been marked in the marking position of, as shown by the solid line in FIG. 3, the pattern marks P 1 of the first circuit pattern 2a,
P 2 , the pattern mark P 3 of the second circuit pattern 2b,
Run the recognition operation of the P 4, first, second respective circuit patterns 2a, it corrects the component mounting position of 2b, to perform the operation of the component mounting.

【００３３】バッドマークＢa 、Ｂb のマーキング位置
にバッドマークＢa またはＢb がマーキングされていた
ときには、コントローラ１７はメモリ１８の記憶データ
に基づきバッドマークＢa またはＢb が検出された側の
回路パターンへの部品実装を実行しないように制御す
る。図３に破線で示す例は、第１の回路パターン２ａが
不良である場合の動作経路で、第１の回路パターン２ａ
に対するパターンマークＰ1 、Ｐ2 の認識動作は中止し
て、第２の回路パターン２ｂのパターンマークＰ3 、Ｐ
4 の認識動作を実行している。The bad mark B a, when the bad marks B a or B b has been marked in the marking position of the B b, the controller 17 side bad marks B a or B b on the basis of the data stored in the memory 18 is detected Is controlled not to execute the component mounting on the circuit pattern. The example shown by the broken line in FIG. 3 is an operation path when the first circuit pattern 2a is defective, and the first circuit pattern 2a
The operation of recognizing the pattern marks P 1 and P 2 is stopped, and the pattern marks P 3 and P 2 of the second circuit pattern 2b are stopped.
4 recognition operation is performed.

【００３４】上記構成では、バッドマークＢa 、Ｂb は
多面取り基板２の所定位置に隣り合ってマーキングされ
ているので、バッドマーク検出動作のためにＸＹテーブ
ル１３を移動させる距離は短く、バッドマーク検出動作
のための動作時間は短縮される。In the above configuration, since the bad marks B a and B b are marked adjacent to a predetermined position on the multiple substrate 2, the distance for moving the XY table 13 for the bad mark detecting operation is short. The operation time for the mark detection operation is reduced.

【００３５】また、バッドマークＢa 、Ｂb は、それぞ
れマーキング位置による第１、第２の各回路パターン２
ａ、２ｂの識別でなく、マークの形状等の変化により第
１、第２の各回路パターン２ａ、２ｂを識別できるよう
にすることもできる。The bad marks B a and B b are the first and second circuit patterns 2 according to the marking positions, respectively.
The first and second circuit patterns 2a and 2b can be identified based on a change in the shape of the mark or the like instead of the identification of a and 2b.

【００３６】次いで、本発明の第３の実施形態について
説明する。図４は第３の実施形態に係る多面取り基板３
の各マーク配置とマーク検出手順とを示すものである。
尚、先の実施形態の構成と共通する要素には同一の符号
を付し、その説明は省略する。Next, a third embodiment of the present invention will be described. FIG. 4 shows a multiple substrate 3 according to the third embodiment.
3 shows a mark arrangement and a mark detection procedure.
Note that the same reference numerals are given to the elements common to the configuration of the above embodiment, and the description thereof will be omitted.

【００３７】図４において、多面取り基板３上に形成さ
れた第１、第２の各回路パターン３ａ、３ｂそれぞれの
所定位置には、部品実装の位置決め基準とするパターン
マークが、第１の回路パターン３ａにはパターンマーク
Ｐ1 、Ｐ2 、第２の回路パターン３ｂにはパターンマー
クＰ3 、Ｐ4 として設けられている。また、電子部品実
装機に搬入される以前の回路パターン検査工程において
不良が検出されたときには、図示するように不良検出さ
れた第１の回路パターン２ａまたは第２の回路パターン
２ｂそれぞれに隣り合って設定された所定のマーキング
位置にバッドマーク（不良回路パターン識別バッドマー
ク）Ｂa またはＢb がマーキングされる。更に、バッド
マークＢa またはＢb がマーキングされたときには、バ
ッドマークＢa 、Ｂb のマーキング位置と隣り合う所定
位置にマスターバッドマークＭＢがマーキングされる。In FIG. 4, at predetermined positions of the first and second circuit patterns 3a and 3b formed on the multiple substrate 3, a pattern mark as a positioning reference for component mounting is provided on the first circuit pattern. The pattern 3a is provided as pattern marks P 1 and P 2 , and the second circuit pattern 3b is provided as pattern marks P 3 and P 4 . Further, when a defect is detected in the circuit pattern inspection step before being carried into the electronic component mounting machine, as shown in the drawing, the defect is detected adjacent to the first circuit pattern 2a or the second circuit pattern 2b, respectively, in which the defect is detected. A bad mark (bad circuit pattern identification bad mark) Ba or Bb is marked at a set predetermined marking position. Further, when the bad marks B a or B b are marking bad mark B a, the master bad mark MB at a predetermined position adjacent to the marking position of the B b are marked.

【００３８】上記構成になる多面取り基板３に対応する
電子部品実装機の動作について以下に説明する。The operation of the electronic component mounter corresponding to the multi-panel substrate 3 having the above-described configuration will be described below.

【００３９】電子部品実装機のＸＹテーブル１３上に多
面取り基板３が搬入されると、Ｘ軸駆動部１１及びＹ軸
駆動部１２を駆動して、まず、ＸＹテーブル１３上に保
持された多面取り基板３のマスターバッドマークＭＢの
マーキング位置がカメラ１６の直下に位置するようにＸ
Ｙテーブル１３を移動させ、カメラ１６によるマスター
バッドマーク検出動作を実行する。When the multiple substrate 3 is loaded on the XY table 13 of the electronic component mounting machine, the X-axis driving unit 11 and the Y-axis driving unit 12 are driven, and the multi-unit substrate 3 is first held on the XY table 13. X so that the marking position of the master bad mark MB on the chamfered substrate 3 is located immediately below the camera 16.
The Y table 13 is moved, and the camera 16 performs a master bad mark detection operation.

【００４０】このマスターバッドマーク検出動作により
マスターバッドマークＭＢが検出されなかったときに
は、第１、第２の各回路パターン３ａ、３ｂに不良はな
いので、パターンマーク認識動作に移行し、パターンマ
ーク認識による部品実装位置の補正を行って部品実装の
動作を実行する。一方、マスターバッドマークＭＢが検
出されたときには、第１の回路パターン３ａまたは第２
の回路パターン３ｂに不良があるので、不良の回路パタ
ーンを識別するためにバッドマーク検出動作を実行す
る。即ち、マスターバッドマークＭＢ位置から第１の回
路パターン３ａに該当するバッドマークＢa のマーキン
グ位置がカメラ１６の直下に位置するようにＸＹテーブ
ル１３を移動させ、カメラ１６によるバッドマーク検出
動作を実行する。次に、第２の回路パターン３ｂに該当
するバッドマークＢb のマーキング位置をカメラ１６の
直下に移動させ、同様にバッドマーク検出動作を実行す
る。When the master bad mark MB is not detected by the master bad mark detecting operation, since there is no defect in the first and second circuit patterns 3a and 3b, the operation shifts to the pattern mark recognizing operation. Then, the component mounting position is corrected and the component mounting operation is executed. On the other hand, when the master bad mark MB is detected, the first circuit pattern 3a or the second
Since there is a defect in the circuit pattern 3b, a bad mark detection operation is performed to identify the defective circuit pattern. That is, the XY table 13 is moved as marking the position of the bad mark B a corresponding from the master bad mark MB position in the first circuit pattern 3a is positioned directly below the camera 16, executes a bad mark detection operation by the camera 16 I do. Next, move the marking position of the bad mark B b which corresponds to the second circuit pattern 3b directly below the camera 16, similarly executes the bad mark detection operation.

【００４１】このバッドマーク検出動作により、バッド
マークＢa 、Ｂb のマーキング位置にバッドマークＢa
またはＢb がマーキングされていることをカメラ１６が
認識したときには、コントローラ１７は第１の回路パタ
ーン３ａまたは第２の回路パターン３ｂは不良であるこ
とをメモリ１８に記憶させる。コントローラ１７はメモ
リ１８の記憶データに基づきバッドマークＢa またはＢ
b が検出された側の回路パターンへの部品実装を実行し
ないように制御する。[0041] The bad mark detection operation, bad mark B a, bad marks for marking the position of the B b B a
Or when the camera 16 recognizes that the B b are marked, the controller 17 stores that the first circuit pattern 3a or the second circuit pattern 3b is defective in the memory 18. The controller 17 determines whether the bad mark Ba or B
Control is performed so as not to execute component mounting on the circuit pattern on the side where b is detected.

【００４２】上記構成では、マスターバッドマークＭＢ
及びバッドマークＢa 、Ｂb は多面取り基板２の所定位
置に隣り合ってマーキングされているので、マスターバ
ッドマーク検出動作及びバッドマーク検出動作のために
ＸＹテーブル１３を移動させる距離は短く、バッドマー
ク検出動作のための動作時間は短縮される。また、マス
ターバッドマークＭＢが検出されなかったときには、バ
ッドマークＢa 、Ｂbの検出動作は省略できるので、各
マークのマーキング位置を隣り合う位置に設定したこと
と相まって部品実装を開始するまでの無駄時間が大幅に
短縮される。In the above configuration, the master bad mark MB
And the bad marks B a and B b are marked adjacent to a predetermined position on the multiple substrate 2, so that the distance for moving the XY table 13 for the master bad mark detecting operation and the bad mark detecting operation is short. The operation time for the mark detection operation is reduced. When the master bad mark MB is not detected, the operation of detecting the bad marks B a and B b can be omitted. Waste time is greatly reduced.

【００４３】また、バッドマークＢa 、Ｂb は、それぞ
れマーキング位置による第１、第２の各回路パターン２
ａ、２ｂの識別でなく、マークの形状等の変化により第
１、第２の各回路パターン２ａ、２ｂを識別できるよう
にすることもできる。The bad marks B a and B b are the first and second circuit patterns 2 according to the marking positions, respectively.
The first and second circuit patterns 2a and 2b can be identified based on a change in the shape of the mark or the like instead of the identification of a and 2b.

【００４４】以上説明した第１〜第３の実施形態に係る
電子部品実装機においては、ＸＹテーブル１３の移動に
より多面取り基板１〜３の所定位置をカメラ１６の直下
に移動させ、部品実装においても装着ヘッド１４の吸着
ノズル１５の直下に部品装着位置を移動させるように構
成されているが、多面取り基板１〜３を所定位置に位置
決め固定して、カメラまたは装着ヘッドの側を移動させ
るように構成された電子部品実装機においても同様に実
施することができる。In the electronic component mounters according to the first to third embodiments described above, the predetermined positions of the multiple boards 1 to 3 are moved directly below the camera 16 by moving the XY table 13 so that the components can be mounted. Is also configured to move the component mounting position directly below the suction nozzle 15 of the mounting head 14, but to position and fix the multi-faced substrates 1 to 3 at a predetermined position and move the camera or the mounting head side. The same can be applied to the electronic component mounting machine configured as described above.

【００４５】[0045]

【発明の効果】以上の説明の通り本願の第１発明によれ
ば、多面取り基板上に形成された複数の回路パターンに
不良の回路パターンがあるときには、バッドマークがマ
ーキングされると共に、所定位置に不良回路パターンの
存在を示すマスターバッドマークがマーキングされるの
で、電子部品実装機において前記マスターバッドマーク
を検出したときにのみ各回路パターン毎のバッドマーク
の検出動作を実行する。As described above, according to the first aspect of the present invention, when a plurality of circuit patterns formed on a multiple substrate have a defective circuit pattern, a bad mark is marked and a predetermined position is marked. The bad mark indicating the presence of the defective circuit pattern is marked on the electronic component mounting machine, so that the operation of detecting the bad mark for each circuit pattern is performed only when the master bad mark is detected in the electronic component mounter.

【００４６】従って、マスターバッドマークを検出しな
かったときにはバッドマーク検出動作は省略できるの
で、１基板毎にバッドマークを認識するために要する無
駄時間は大幅に削減され部品実装の生産性を向上させる
ことができる。Therefore, when no master bad mark is detected, the bad mark detecting operation can be omitted, so that the dead time required for recognizing the bad mark for each board is greatly reduced, and the productivity of component mounting is improved. be able to.

【００４７】また、本願の第２発明によれば、多面取り
基板上の回路パターンに不良の回路パターンがあるとき
には、多面取り基板の所定位置に不良判定された回路パ
ターンを識別できるような不良回路パターン識別バッド
マークが隣り合う所定位置にマーキングされるので、電
子部品実装機では不良回路パターン識別バッドマークを
検出したとき、この不良回路パターン識別バッドマーク
から識別できる回路パターンを除く他の回路パターンに
対して部品実装の動作を実行すればよく、不良回路パタ
ーン存在マークを検出しなかったときにはバッドマーク
認識動作は省略でき、また、各不良回路パターン識別バ
ッドマークは隣り合う位置にマーキングされるので、こ
れを検出するための移動距離は小さくなる。従って、１
基板毎にバッドマークを認識するために要する無駄時間
は削減され部品実装の生産性を向上させることができ
る。Further, according to the second aspect of the present invention, when there is a defective circuit pattern on the multiple substrate, a defective circuit capable of identifying the defective circuit pattern at a predetermined position on the multiple substrate. Since the pattern identification bad mark is marked at a predetermined adjacent position, when the electronic component mounting machine detects the defective circuit pattern identification bad mark, the electronic component mounting machine replaces the circuit pattern that can be identified from the defective circuit pattern identification bad mark with another circuit pattern. It is sufficient to execute the component mounting operation, and when the defective circuit pattern presence mark is not detected, the bad mark recognition operation can be omitted, and since each defective circuit pattern identification bad mark is marked at an adjacent position, The moving distance for detecting this becomes small. Therefore, 1
The dead time required for recognizing the bad mark for each board is reduced, and the productivity of component mounting can be improved.

【００４８】更に、本願の第３発明によれば、回路パタ
ーン検査工程において複数の回路パターンから不良が検
出されたときには多面取り基板の所定位置にマスターバ
ッドマークがマーキングされると共に、不良回路パター
ン識別バッドマークがマスターバッドマークと隣り合う
所定位置にマーキングされるので、電子部品実装機で
は、前記マスターバッドマークを検出したときに不良回
路パターン識別バッドマークの検出動作を行って、この
不良回路パターン識別バッドマークから識別できる回路
パターンを除く他の回路パターンに対して部品実装の動
作を実行すればよく、マスターバッドマークが検出され
なかったときにはバッドマーク認識動作は省略でき、ま
た、各マークは隣り合う位置にマーキングされているの
で、これを検出するための移動距離は小さくなる。従っ
て、１基板毎にバッドマークを検出するために要する無
駄時間は大幅に削減され部品実装の生産性を向上させる
ことができる。Further, according to the third aspect of the present invention, when a defect is detected from a plurality of circuit patterns in the circuit pattern inspection step, a master bad mark is marked at a predetermined position on the multiple substrate and the defective circuit pattern is identified. Since the bad mark is marked at a predetermined position adjacent to the master bad mark, when detecting the master bad mark, the electronic component mounter performs a bad circuit pattern identifying bad mark detecting operation to identify the bad circuit pattern. The component mounting operation may be performed on other circuit patterns except for the circuit pattern that can be identified from the bad mark. When no master bad mark is detected, the bad mark recognition operation can be omitted, and each mark is adjacent. Detect this as it is marked on the position The moving distance of the eye becomes smaller. Therefore, the dead time required to detect a bad mark for each board is greatly reduced, and the productivity of component mounting can be improved.

【図面の簡単な説明】[Brief description of the drawings]

【図１】本発明の第１の実施形態に係る多面取り基板上
の検出マーク位置と検出動作経路を示す平面図。FIG. 1 is a plan view showing a detection mark position and a detection operation path on a multiple substrate according to a first embodiment of the present invention.

【図２】第１の実施形態に係る電子部品実装機の動作手
順を示すフローチャート。FIG. 2 is a flowchart showing an operation procedure of the electronic component mounter according to the first embodiment.

【図３】本発明の第２の実施形態に係る多面取り基板上
の検出マーク位置と検出動作経路を示す平面図。FIG. 3 is a plan view showing a detection mark position and a detection operation path on a multiple substrate according to a second embodiment of the present invention.

【図４】本発明の第３の実施形態に係る多面取り基板上
の検出マーク位置と検出動作経路を示す平面図。FIG. 4 is a plan view showing a detection mark position and a detection operation path on a multiple substrate according to a third embodiment of the present invention.

【図５】電子部品実装機の要部構成を示す斜視図。FIG. 5 is a perspective view showing a configuration of a main part of the electronic component mounter.

【図６】従来例に係る多面取り基板上の検出マーク位置
と検出動作経路を示す平面図。FIG. 6 is a plan view showing a detection mark position and a detection operation path on a multiple substrate according to a conventional example.

【符号の説明】[Explanation of symbols]

１、２、３ 多面取り基板 １ａ、１ｂ、２ａ、２ｂ、３ａ、３ｂ 回路パターン Ｂa 、Ｂb バッドマーク ＭＢ マスターバッドマーク1, 2, 3 Multiple board 1a, 1b, 2a, 2b, 3a, 3b Circuit pattern B a , B b bad mark MB master bad mark

Claims (5)

【特許請求の範囲】[Claims] 【請求項１】 電子部品実装機により部品実装を行う回
路基板が、１枚の基板上にそれぞれ独立した複数の回路
パターンを形成した多面取り基板であって、これを前記
電子部品実装機に搬入する以前の回路パターン検査工程
において、不良の回路パターンが検出されたときには不
良を示すバッドマークをマーキングし、この多面取り基
板が搬入された電子部品実装機において、前記バッドマ
ークを検出するバッドマーク検出動作を実行し、バッド
マークのある回路パターンへの部品実装動作を実行しな
いように制御する多面取り基板に対する電子部品実装方
法において、 前記回路パターン検査工程において、不良検出された回
路パターンがあったとき、その回路パターン近傍の所定
位置に不良回路パターンであることを示すバッドマーク
をマーキングすると共に、多面取り基板の所定位置に複
数の回路パターンの中に不良回路パターンが存在するこ
とを示すマスターバッドマークをマーキングし、 前記電子部品実装機において、前記マスターバッドマー
クの検出動作を実行してマスターバッドマークが検出さ
れたときには、前記バッドマーク検出動作を実行してバ
ッドマークが検出された回路パターンを除く他の回路パ
ターンへの部品実装動作を実行し、マスターバッドマー
クが検出されなかったときにはバッドマーク検出動作を
中止して各回路パターンへの部品実装動作を実行するこ
とを特徴とする多面取り基板に対する電子部品実装方
法。A circuit board on which components are mounted by an electronic component mounting machine is a multi-panel board on which a plurality of independent circuit patterns are formed on a single board, and is loaded into the electronic component mounting machine. When a defective circuit pattern is detected in a circuit pattern inspection process before the defective mark is detected, a bad mark indicating a defect is marked, and the bad mark detection for detecting the bad mark is performed in the electronic component mounting machine into which the multi-surface board is carried. In the electronic component mounting method for a multi-panel board, which performs an operation and controls not to execute a component mounting operation on a circuit pattern having a bad mark, in the circuit pattern inspection step, when there is a circuit pattern detected as defective. A bad mark indicating a defective circuit pattern is marked at a predetermined position near the circuit pattern. King and marks a master bad mark indicating that a defective circuit pattern exists in a plurality of circuit patterns at a predetermined position on the multiple-surfaced board, and executes the operation of detecting the master bad mark in the electronic component mounter. Then, when a master bad mark is detected, the bad mark detecting operation is performed to perform a component mounting operation on other circuit patterns except the circuit pattern in which the bad mark is detected, and the master bad mark is not detected. A method for mounting an electronic component on a multi-panel board, wherein the bad mark detection operation is stopped and the component mounting operation on each circuit pattern is executed when the bad mark detection operation is performed. 【請求項２】 電子部品実装機により部品実装を行う回
路基板が、１枚の基板上にそれぞれ独立した複数の回路
パターンを形成した多面取り基板であって、これを前記
電子部品実装機に搬入する以前の回路パターン検査工程
において、不良の回路パターンが検出されたときには不
良を示すバッドマークをマーキングし、この多面取り基
板が搬入された電子部品実装機において、前記バッドマ
ークを検出するバッドマーク検出動作を実行し、バッド
マークのある回路パターンへの部品実装動作を実行しな
いように制御する多面取り基板に対する電子部品実装方
法において、 前記回路パターン検査工程において、不良検出された回
路パターンがあったとき、多面取り基板の所定位置に不
良検出された回路パターンを識別でるような不良回路パ
ターン識別バッドマークを各回路パターン毎に隣り合う
ようにマーキングし、 前記電子部品実装機において、前記不良回路パターン識
別バッドマーク検出動作を実行して不良回路パターン識
別バッドマークが検出されたとき、不良回路パターン識
別バッドマークから識別された回路パターンを除く他の
回路パターンへの部品実装動作を実行し、不良回路パタ
ーン識別バッドマークが検出されなかったときには各回
路パターンへの部品実装動作を実行することを特徴とす
る多面取り基板に対する電子部品実装方法。2. A circuit board on which components are mounted by an electronic component mounting machine is a multi-panel board on which a plurality of independent circuit patterns are formed on a single board, and is loaded into the electronic component mounting machine. When a defective circuit pattern is detected in a circuit pattern inspection process before the defective mark is detected, a bad mark indicating a defect is marked, and the bad mark detection for detecting the bad mark is performed in the electronic component mounting machine into which the multi-surface board is carried. In the electronic component mounting method for a multi-panel board, which performs an operation and controls not to execute a component mounting operation on a circuit pattern having a bad mark, in the circuit pattern inspection step, when there is a circuit pattern detected as defective. A defective circuit pattern that can identify a circuit pattern that has been detected as defective at a predetermined position on a multiple board. The identification bad mark is marked so as to be adjacent to each circuit pattern. In the electronic component mounting machine, when the defective circuit pattern identification bad mark detection operation is performed and the defective circuit pattern identification bad mark is detected, a defective circuit is detected. The component mounting operation is performed on other circuit patterns except the circuit pattern identified from the pattern identification bad mark, and the component mounting operation on each circuit pattern is performed when the bad circuit pattern identification bad mark is not detected. Characteristic method for mounting electronic components on multi-chip substrates. 【請求項３】 電子部品実装機により部品実装を行う回
路基板が、１枚の基板上にそれぞれ独立した複数の回路
パターンを形成した多面取り基板であって、これを前記
電子部品実装機に搬入する以前の回路パターン検査工程
において、不良の回路パターンが検出されたときには不
良を示すバッドマークをマーキングし、この多面取り基
板が搬入された電子部品実装機において、前記バッドマ
ークを検出するバッドマーク検出動作を実行し、バッド
マークのある回路パターンへの部品実装動作を実行しな
いように制御する多面取り基板に対する電子部品実装方
法において、 前記回路パターン検査工程において、不良検出された回
路パターンがあったとき、多面取り基板の所定位置に不
良判定された回路パターンを識別できるような不良回路
パターン識別バッドマークを回路パターン毎に隣り合う
位置にマーキングすると共に、この不良回路パターン識
別バッドマークに隣り合う位置に複数の回路パターンの
中に不良回路パターンが存在することを示すマスターバ
ッドマークをマーキングし、 前記電子部品実装機において、前記マスターバッドマー
クの検出動作を実行してマスターバッドマークが検出さ
れたときには、前記不良回路パターン識別バッドマーク
の検出動作を実行して不良回路パターン識別バッドマー
クから識別された回路パターンを除く他の回路パターン
への部品実装動作を実行し、マスターバッドマークが検
出されなかったときには、不良回路パターン識別バッド
マークの検出動作を中止して部品実装動作を実行するこ
とを特徴とする多面取り基板に対する電子部品実装方
法。3. A circuit board on which components are mounted by an electronic component mounting machine is a multi-panel board on which a plurality of independent circuit patterns are formed on a single board, and is loaded into the electronic component mounting machine. When a defective circuit pattern is detected in a circuit pattern inspection process before the defective mark is detected, a bad mark indicating a defect is marked, and the bad mark detection for detecting the bad mark is performed in the electronic component mounting machine into which the multi-surface board is carried. In the electronic component mounting method for a multi-panel board, which performs an operation and controls not to execute a component mounting operation on a circuit pattern having a bad mark, in the circuit pattern inspection step, when there is a circuit pattern detected as defective. A defective circuit pattern that can identify a circuit pattern determined to be defective at a predetermined position on a multi-surface board. In addition to marking the bad identification mark at a position adjacent to each circuit pattern, a master bad mark indicating that a defective circuit pattern exists in a plurality of circuit patterns at a position adjacent to the bad circuit pattern identification bad mark. In the electronic component mounter, when the operation of detecting the master bad mark is performed and the master bad mark is detected, the operation of detecting the bad circuit pattern identification bad mark is performed and the defective circuit pattern identification bad mark is detected. Perform the component mounting operation on other circuit patterns except the identified circuit pattern, and when no master bad mark is detected, stop the defective circuit pattern identification bad mark detection operation and execute the component mounting operation. Of electronic components for multi-panel substrates Method. 【請求項４】 不良回路パターン識別バッドマークが、
各回路パターン個別の識別マークである請求項２または
３記載の多面取り基板に対する電子部品実装方法。4. The bad circuit pattern identification bad mark includes:
4. The method according to claim 2, wherein each of the circuit patterns is an individual identification mark. 【請求項５】 不良回路パターン識別バッドマークが、
不良回路パターン識別バッドマーク検出動作の動作経路
上に隣り合って設定された各回路パターン別のマーキン
グ位置にマーキングされるバッドマークである請求項２
または３記載の多面取り基板に対する電子部品実装方
法。5. The bad circuit pattern identification bad mark includes:
3. A bad mark which is marked at a marking position for each circuit pattern set adjacently on an operation path of a bad circuit pattern identification bad mark detecting operation.
Or a method for mounting electronic components on a multi-surface board according to item 3.
JP9193460A 1997-07-18 1997-07-18 Electronic component mounting method on multiply formed boards Pending JPH1140999A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9193460A JPH1140999A (en) 1997-07-18 1997-07-18 Electronic component mounting method on multiply formed boards

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9193460A JPH1140999A (en) 1997-07-18 1997-07-18 Electronic component mounting method on multiply formed boards

Publications (1)

Publication Number Publication Date
JPH1140999A true JPH1140999A (en) 1999-02-12

Family

ID=16308382

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9193460A Pending JPH1140999A (en) 1997-07-18 1997-07-18 Electronic component mounting method on multiply formed boards

Country Status (1)

Country Link
JP (1) JPH1140999A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002014885A2 (en) * 2000-08-15 2002-02-21 Siemens Energy & Automation, Inc. Defective circuit scanning device and method
EP1213951A2 (en) * 2000-12-08 2002-06-12 Matsushita Electric Industrial Co., Ltd. Component-mounting method and component-mounting apparatus
JP2013120853A (en) * 2011-12-07 2013-06-17 Fuji Mach Mfg Co Ltd Operation machine for pair circuit board

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002014885A2 (en) * 2000-08-15 2002-02-21 Siemens Energy & Automation, Inc. Defective circuit scanning device and method
WO2002014885A3 (en) * 2000-08-15 2002-07-18 Siemens Energy & Automat Defective circuit scanning device and method
EP1213951A2 (en) * 2000-12-08 2002-06-12 Matsushita Electric Industrial Co., Ltd. Component-mounting method and component-mounting apparatus
JP2002176298A (en) * 2000-12-08 2002-06-21 Matsushita Electric Ind Co Ltd Method and device for mounting part
EP1213951A3 (en) * 2000-12-08 2004-04-21 Matsushita Electric Industrial Co., Ltd. Component-mounting method and component-mounting apparatus
US7020322B2 (en) 2000-12-08 2006-03-28 Matsushita Electric Industrial Co., Ltd. Component-mounting method and component-mounting apparatus
JP2013120853A (en) * 2011-12-07 2013-06-17 Fuji Mach Mfg Co Ltd Operation machine for pair circuit board
CN103153036B (en) * 2011-12-07 2017-06-09 富士机械制造株式会社 To working machine for circuit board

Similar Documents

Publication Publication Date Title
US20060174480A1 (en) Inspection method and apparatus for mounted electronic components
KR100730831B1 (en) Method of part mounting
JP4237158B2 (en) Mounting board manufacturing apparatus and manufacturing method
JP4514322B2 (en) Component mounting method and component mounting apparatus
JP7203307B2 (en) Screen printing device and screen printing method
JP2000124676A (en) Control device for surface-mounting system
US6861269B2 (en) Electric-circuit fabricating method and system, and electric-circuit fabricating program
JP2000326495A (en) Method for inspecting cream solder print
JP2000037846A (en) Solder paste printer
US6951175B2 (en) Method for forming printing inspection data
JPH1140999A (en) Electronic component mounting method on multiply formed boards
US6885905B2 (en) Electric-circuit fabricating system and method, and electric-circuit fabricating program
JPH0722787A (en) Electronic component mounting installation
KR20140096399A (en) Laser device having pcb array apparatus
US20220256751A1 (en) Mounting device and method for controlling mounting device
JP4381867B2 (en) Backup pin recognition device, screen printing device and surface mounting machine equipped with the recognition device
JP4436721B2 (en) Screen printing method, production line and program
JP4980857B2 (en) Machining failure prevention method in drilling machine
JPH10284887A (en) Method for detecting substrate mark
WO2024150410A1 (en) Substrate work machine
JP2001244695A (en) Board working apparatus
JP4126889B2 (en) Cream solder printing machine
JP2002100899A (en) Mounting method and surface mounting machine
JP2000174041A (en) Pellet bonder
JP2004311469A (en) Mounter and mounting method of electronic component

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040713

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060726

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060822

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20061219