JPH11355671A - 相関２重サンプリング装置及び相関２重サンプリング方法 - Google Patents

Abstract

(57)【要約】 【課題】 相関２重サンプリングによる低周波ノイズの
抑制を高速に実行することを可能にし、さらに回路規模
を削減して、安価に構成可能とする。 【解決手段】 外部ＣＣＤが出力するＣＣＤ出力信号の
中の基準信号が出力されるタイミングにおいて、第１Ａ
／Ｄ変換命令を出力し、ＣＣＤ出力信号の中のデータ信
号が出力されるタイミングにおいて、第２Ａ／Ｄ変換命
令を出力するＡ／Ｄ変換命令出力回路と、第１Ａ／Ｄ変
換命令に応じて基準信号を第１ディジタルデータにＡ／
Ｄ変換し、第２Ａ／Ｄ変換命令に応じてデータ信号を第
２ディジタルデータにＡ／Ｄ変換するＡ／Ｄ変換回路
と、第１ディジタルデータと第２ディジタルデータとの
差分を演算して出力する減算回路とを備えていることを
特徴とする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＣＣＤから出力さ
れるＣＣＤ出力信号の低周波ノイズを低減する相関２重
サンプリング装置及び相関２重サンプリング方法に関す
る。本発明は、特に、相関２重サンプリング装置の部品
点数を減らし、かつ相関２重サンプリングを高速化する
のに適した相関２重サンプリング装置及び相関２重サン
プリング方法に関する。

【０００２】

【従来の技術】ＣＣＤは、大きく分類してラインセンサ
とエリアセンサに分けられる。周知のように、ＣＣＤ
は、画像読取装置に用いられる。ラインセンサを使用し
た画像読取装置としては、透過原稿を読み取るフィルム
スキャナや反射原稿を読み取るフラットヘッドスキャナ
などがある。エリアセンサを使用した画像読取装置とし
ては、電子力メラやビデオ力メラなどがある。

【０００３】これらの画像読取装置は、読み取った画像
データをパソコンやテレビジョンなどに出力する。パソ
コンやテレビジョンは、前記画像データに基づいて、画
像読取装置が読み取った画像を表示する。図４は、ＣＣ
Ｄから出力されるＣＣＤ出力信号の具体例を示す波形図
である。図４において、期間Ｔ１はＣＣＤ出力信号にお
ける基準信号、期間Ｔ２はＣＣＤ出力信号におけるデー
タ信号を示している。

【０００４】ここで、前記基準信号のタイミングにおけ
る電位は、ＣＣＤが検出する明るさの基準となる電位で
あり、基準電位と呼ばれる。また、前記データ信号のタ
イミングにおける電位は、ＣＣＤが検出した明るさを表
す電位である。したがって、ＣＣＤが検出した明るさを
示すデータ値は、前記基準信号のタイミングにおける基
準電位から前記データ信号のタイミングにおける電位を
減算した電位差となる。具体的には、前記減算して得ら
れる電位差が大きいほど明るく（すなわち、白に近
い）、電圧差が小さいほど暗くなる（すなわち、黒に近
い）。

【０００５】ところで、ＣＣＤ出力信号には、通常、低
周波ノイズ（ゆらぎ）が重畳しており、画像品質に悪影
響を及ぼす。従来から、前記低周波ノイズを低減するた
め、相関２重サンプリング（ＣＤＳ：Ｃｏｒｒｅｌａｔ
ｅｄ Ｄｏｕｂｌｅ Ｓａｍｐｌｉｎｇ）と呼ばれる手
法が用いられている。相関２重サンプリングとは、ＣＣ
Ｄから出力されるＣＣＤ出力信号に重畳する低周波ノイ
ズを、前記基準信号と前記データ信号の相関関係を利用
して、低減する手法である。

【０００６】図５は、従来技術による相関２重サンプリ
ング処理を実行する回路の一例を示す図である。図５に
示すように、ＣＣＤ４１は、ＣＰＵ４０の制御に基づい
て、信号処理回路４２内の相関２重サンプリング装置４
２１に対して、ＣＣＤ出力信号を出力する。相関２重サ
ンプリング装置４２１は、ＣＰＵ４０の制御に基づい
て、ＣＣＤ出力信号の基準信号とデータ信号との相関関
係を利用して、低周波ノイズを低減したＣＣＤ出力信号
を生成する。相関２重サンプリング装置４２１は、ＣＰ
Ｕ４０の制御に基づいて、生成されたＣＣＤ出力信号を
ＯＰアンプ４２３へ出力する。

【０００７】他方において、信号処理回路４２内の黒レ
ベル調整回路４２２は、ＣＰＵ４０の制御に基づいて、
黒レベルのオフセット電圧値をＯＰアンプ４２３へ出力
する。ここで、黒レベルのオフセット電圧値とは、黒レ
ベルを示す電圧値を適切な値に調整するものである。す
なわち、ＣＣＤ４１が光を全く受けないときには、本
来、前記基準信号のタイミングにおける基準電位と前記
データ信号のタイミングにおける電位との電位差は、ゼ
ロになる。しかし、実際には、前記電位差がゼロになら
ないことがあるため、黒レベル調整のためのオフセット
電圧値が用いられる。

【０００８】ＯＰアンプ４２３は、低周波ノイズが除去
され、かつ黒レベルが調整されたＣＣＤ出力信号を、Ａ
／Ｄ変換回路４３に出力する。Ａ／Ｄ変換回路４３は、
ＣＰＵ４０の制御に基づいて、入力されるＣＣＤ出力信
号をディジタルデータに変換して出力する。図５に示す
相関２重サンプリング装置４２１としては、大別して、
クランプ方式の相関２重サンプリング装置と、減算方式
の相関２重サンプリング装置とがある。

【０００９】先ず、図５と図６と図７を用いて、クラン
プ方式の相関２重サンプリング装置について説明する。
図６は、クランプ方式の相関２重サンプリング装置の具
体例を示す図である。また、図７は、図６に示すクラン
プ方式の相関２重サンプリング装置の動作を示す波形図
である。

【００１０】図６に示す相関２重サンプリング装置は、
ＯＰアンプ５１，５４とコンデンサ５２とアナログスイ
ッチ５３とから構成される。図６に示すように、ＣＣＤ
４１から出力されるＣＣＤ出力信号は、ＯＰアンプ５１
を通して、コンデンサ５２とカップリングされる。ま
た、ＣＰＵ４０は、図７に示すように、ＣＣＤ出力信号
の前記基準信号のタイミングにおいて、アナログスイッ
チ５３のオン／オフ制御端子にクランプパルスを出力す
る。したがって、アナログスイッチ５３は、前記クラン
プパルスの入力タイミングから時刻ｔ１の遅延時間を経
てオンし、時刻ｔ２の遅延時間を経てオフする。アナロ
グスイッチ５３のオン／オフタイミングは、図７におい
て、実際のクランプタイミングとして示している。その
結果、ＣＣＤ出力信号における基準信号は、アナログス
イッチ５３を通じて基準電圧（図６の例では、グラン
ド）にクランプされる。

【００１１】ＣＣＤ出力信号における基準信号が基準電
圧にクランプされるため、ＣＣＤ出力信号の基準信号に
おける低周波ノイズ（ゆらぎ）が抑制される。また、前
記基準信号と相関関係のあるデータ信号における低周波
ノイズ（ゆらぎ）が、抑制される。低周波ノイズが抑制
されたＣＣＤ出力信号は、ＯＰアンプ５４を通して出力
される。

【００１２】その後、図５に示すように、黒レベル調整
回路４２２とＯＰアンプ４２３の働きにより、黒レベル
を調整した後、Ａ／Ｄ変換回路４３に入力される。Ａ／
Ｄ変換回路４３は、入力されるＣＣＤ出力信号をディジ
タル信号に変換して出力する。

【００１３】次に、図５と図８と図９を用いて、減算方
式の相関２重サンプリング装置について説明する。図８
は、減算方式の相関２重サンプリング装置の具体例を示
す図である。また、図９は、図８に示す減算方式の相関
２重サンプリング装置の動作を示す波形図である。

【００１４】図８に示す相関２重サンプリング装置は、
ＯＰアンプ６１とサンプルホールド回路６２，６３と差
動回路６４とから構成されている。図８において、サン
プルホールド回路６２，６３は、同一の構成を有してい
る。すなわち、サンプルホールド回路６２は、ＯＰアン
プ６２１，６２２とアナログスイッチ６２３とコンデン
サ６２４から構成されている。また、サンプルホールド
回路６３は、ＯＰアンプ６３１，６３２とアナログスイ
ッチ６３３とコンデンサ６３４から構成されている。

【００１５】図８に示すように、ＣＣＤ４１から出力さ
れるＣＣＤ出力信号は、ＯＰアンプ６１を通して、サン
プルホールド回路６２，６３に各々入力される。ＣＰＵ
４０は、図９に示すように、ＣＣＤ出力信号の前記基準
信号の出力タイミングにおいて、サンプルホールド回路
６２のアナログスイッチ６２３のオン／オフ制御端子
に、サンプルホールドパルスＳ／Ｈ１を出力する。

【００１６】したがって、サンプルホールド回路６２の
アナログスイッチ６２３は、図９に示すように、前記サ
ンプルホールドパルスＳ／Ｈ１の入力タイミングから時
刻ｔ３の遅延時間を経てオンし、時刻ｔ４の遅延時間を
経てオフする。アナログスイッチ６２３のオン／オフタ
イミングは、図９において、実際の基準信号サンプルホ
ールドタイミングとして示す。その結果、ＣＣＤ出力信
号の中の基準信号は、アナログスイッチ６２３とコンデ
ンサ６２４の働きにより、サンプルホールドされる。

【００１７】また、ＣＰＵ４０は、図９に示すように、
ＣＣＤ出力信号の前記データ信号の出力タイミングにお
いて、サンプルホールド回路６３のアナログスイッチ６
３３のオン／オフ制御端子に、サンプルホールドパルス
Ｓ／Ｈ２を出力する。したがって、サンプルホールド回
路６３のアナログスイッチ６３３は、図９に示すよう
に、前記サンプルホールドパルスＳ／Ｈ２の入力タイミ
ングから時刻ｔ５の遅延時間を経てオンし、時刻ｔ６の
遅延時間を経てオフする。アナログスイッチ６３３のオ
ン／オフタイミングは、図９において、実際のデータ信
号サンプルホールドタイミングとして示す。その結果、
ＣＣＤ出力信号の中のデータ信号は、アナログスイッチ
６３３とコンデンサ６３４の働きにより、サンプルホー
ルドされる。

【００１８】そして、サンプルホールドされた基準信号
とデータ信号は、差動回路６４に入力され、減算され
る。前記基準信号と前記データ信号は、相関のある低周
波成分（ゆらぎ）を含んでいるため、前記減算により、
低周波成分（ゆらぎ）を抑制することができる。低周波
ノイズが抑制されたＣＣＤ出力信号は、図５に示すよう
に、ＯＰアンプ４２３に入力される。その後、図５に示
すように、黒レベル調整回路４２２とＯＰアンプ４２３
の働きにより、黒レベルを調整した後、Ａ／Ｄ変換回路
４３に入力される。

【００１９】

【発明が解決しようとする課題】前記した従来技術に
は、次のような問題点がある。すなわち、クランプ方式
の相関２重サンプリング装置及び減算方式の相関２重サ
ンプリング装置は、共に、回路として複雑であり、高価
格になるという問題点がある。

【００２０】また、クランプ方式の相関２重サンプリン
グ装置においては、図７から明らかなように、クランプ
パルスの出力タイミングと実際のクランプタイミングの
間に、遅延時間ｔ１，ｔ２が存在する。しかも、前記遅
延時間ｔ1，ｔ２は、一定値ではなく、バラツキがあ
る。図７に示す遅延時間ｔ１，ｔ２のバラツキは、通
常、数十ｎｓ〜数百ｎｓ程度である。したがって、ＣＰ
Ｕは、前記遅延時間ｔ１，ｔ２の影響を考慮し、クラン
プ動作を正確に行うため、ＣＣＤの転送速度を遅くする
必要がある。そのため、従来技術においては、ＣＣＤの
読取時間を高速化できないという問題点があった。

【００２１】前記遅延時間に関する問題は、減算方式の
相関２重サンプリング装置においても、同様に生じる。
すなわち、図９から明らかなように、サンプルホールド
パルスＳ／Ｈ１の出力タイミングと実際の基準信号サン
プルホールドタイミングの間に、遅延時間ｔ３，ｔ４が
存在する。また、サンプルホールドパルスＳ／Ｈ２の出
力タイミングと実際のデータ信号サンプルホールドタイ
ミングの間に、遅延時間ｔ５，ｔ６が存在する。しか
も、前記遅延時間ｔ３，ｔ４，ｔ５，ｔ６は、各々一定
値ではなく、バラツキがある。したがって、ＣＰＵは、
前記遅延時間ｔ３，ｔ４，ｔ５，ｔ６の影響を考慮し、
サンプルホールド動作を正確に行うため、ＣＣＤの転送
速度を遅くする必要がある。そのため、従来技術におい
ては、ＣＣＤの読取時間を高速化できないという問題点
があった。

【００２２】画像読取装置の読取時間は、前記ＣＣＤの
転送速度によって大きく左右される。その結果、従来技
術による相関２重サンプリング装置は、画像読取装置の
高速な読み取りを実現する上で、大きな障害になってい
る。本発明の目的は、相関２重サンプリング装置の回路
規模を削減して、安価に構成できる相関２重サンプリン
グ装置を提供することにある。

【００２３】本発明の他の目的は、相関２重サンプリン
グによる低周波ノイズの抑制を高速に実行することを可
能にする相関２重サンプリング装置を提供することにあ
る。

【００２４】

【課題を解決するための手段】請求項１記載の相関２重
サンプリング装置によれば、外部ＣＣＤが出力するＣＣ
Ｄ出力信号の中の基準信号が出力されるタイミングにお
いて、第１Ａ／Ｄ変換命令を出力し、ＣＣＤ出力信号の
中のデータ信号が出力されるタイミングにおいて、第２
Ａ／Ｄ変換命令を出力するＡ／Ｄ変換命令出力回路と、
第１Ａ／Ｄ変換命令に応じて基準信号を第１ディジタル
データにＡ／Ｄ変換し、第２Ａ／Ｄ変換命令に応じてデ
ータ信号を第２ディジタルデータにＡ／Ｄ変換するＡ／
Ｄ変換回路と、第１ディジタルデータと第２ディジタル
データとの差分を演算して出力する減算回路とを備えて
いることを特徴とする。

【００２５】請求項２記載の相関２重サンプリング方法
によれば、外部ＣＣＤが出力するＣＣＤ出力信号の中の
基準信号が出力されるタイミングにおいて、第１Ａ／Ｄ
変換命令を出力する第１Ａ／Ｄ変換命令出力ステップ
と、ＣＣＤ出力信号の中のデータ信号が出力されるタイ
ミングにおいて、第２Ａ／Ｄ変換命令を出力する第２Ａ
／Ｄ変換命令出力ステップと、第１Ａ／Ｄ変換命令に応
じて基準信号を第１ディジタルデータにＡ／Ｄ変換する
第１Ａ／Ｄ変換実行ステップと、第２Ａ／Ｄ変換命令に
応じて前記データ信号を第２ディジタルデータにＡ／Ｄ
変換する第２Ａ／Ｄ変換実行ステップと、第１ディジタ
ルデータと第２ディジタルデータとの差分を演算して出
力する減算ステップとを有していることを特徴とする。

【００２６】（作用）請求項１記載の相関２重サンプリ
ング装置によれば、Ａ／Ｄ変換命令出力回路は、外部Ｃ
ＣＤが出力するＣＣＤ出力信号の中の基準信号が出力さ
れるタイミングにおいて、第１Ａ／Ｄ変換命令を出力
し、ＣＣＤ出力信号の中のデータ信号が出力されるタイ
ミングにおいて、第２Ａ／Ｄ変換命令を出力し、Ａ／Ｄ
変換回路は、第１Ａ／Ｄ変換命令に応じて基準信号を第
１ディジタルデータにＡ／Ｄ変換し、第２Ａ／Ｄ変換命
令に応じてデータ信号を第２ディジタルデータにＡ／Ｄ
変換し、減算回路は、第１ディジタルデータと第２ディ
ジタルデータとの差分を演算して出力する。

【００２７】したがって、請求項１記載の相関２重サン
プリング装置によれば、基準信号とデータ信号のサンプ
ルホールドが、Ａ／Ｄ変換回路に内蔵されるサンプルホ
ールド回路を利用して行われる。そのため、請求項１記
載の相関２重サンプリング装置は、従来技術と比較し
て、回路規模を大幅に縮小することが可能になる。ま
た、Ａ／Ｄ変換回路に内蔵されるサンプルホールド回路
は、ＩＣやＬＳＩを使用しているため、従来技術と比較
して、遅延時間のバラツキが小さい。そのため、請求項
１記載の相関２重サンプリング装置は、従来技術と比較
して、相関２重サンプリングを高速化することができ
る。したがって、ＣＣＤの転送速度を高速化することが
可能になり、ＣＣＤの読取時間を高速化することができ
る。

【００２８】請求項２記載の相関２重サンプリング方法
によれば、第１Ａ／Ｄ変換命令出力ステップにおいて、
外部ＣＣＤが出力するＣＣＤ出力信号の中の基準信号が
出力されるタイミングで、第１Ａ／Ｄ変換命令を出力
し、第２Ａ／Ｄ変換命令出力ステップにおいて、ＣＣＤ
出力信号の中のデータ信号が出力されるタイミングで、
第２Ａ／Ｄ変換命令を出力し、第１Ａ／Ｄ変換実行ステ
ップにおいて、第１Ａ／Ｄ変換命令に応じて基準信号を
第１ディジタルデータにＡ／Ｄ変換し、第２Ａ／Ｄ変換
実行ステップにおいて、第２Ａ／Ｄ変換命令に応じて前
記データ信号を第２ディジタルデータにＡ／Ｄ変換し、
減算ステップにおいて、第１ディジタルデータと第２デ
ィジタルデータとの差分を演算して出力する。

【００２９】したがって、請求項２記載の相関２重サン
プリング方法によれば、従来技術ではアナログ処理によ
り実行されていた処理を、ディジタル処理によって実行
することが可能になる。その結果、請求項２記載の相関
２重サンプリング方法を実行する装置は、Ａ／Ｄ変換回
路に内蔵されるサンプルホールド回路などを利用して基
準信号とデータ信号をサンプルホールドすることが可能
になる。そのため、請求項２記載の相関２重サンプリン
グ方法を実行する装置は、従来技術と比較して、回路規
模を大幅に縮小することが可能になる。

【００３０】また、Ａ／Ｄ変換回路に内蔵されるサンプ
ルホールド回路は、ＩＣやＬＳＩで構成されるため、従
来技術と比較して、遅延時間のバラツキが少ない。した
がって、請求項２記載の相関２重サンプリング方法を実
行する装置は、従来技術と比較して、相関２重サンプリ
ングを高速化することができる。そのため、請求項２記
載の相関２重サンプリング方法を実行する装置は、ＣＣ
Ｄの転送速度を高速化することが可能になり、ＣＣＤの
読取時間を高速化することができる。

【００３１】

【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して説明する。以下に説明する実施の形態
は、ラインセンサを使用するフィルムスキャナに本発明
を適用したものである。また、以下に説明する実施の形
態は、前記全ての請求項に対応する。

【００３２】図１は、本発明の相関２重サンプリング方
法と装置が適用される画像読取システムの一例を示すブ
ロック図である。図１に示す画像読取システムは、フィ
ルムスキャナ２０とパソコン３０とから構成される。図
１に示すように、フィルムスキャナ２０は、ＳＣＳＩイ
ンタフェース２を通してパソコン３０と接続されてい
る。パソコン３０は、モニタ３１と操作部３２を備えて
いる。モニタ３１は、パソコン３０の指示により表示を
するものであり、ＣＲＴや液晶ディスプレイから成る。
操作部３２は、キーボードやマウス等の入力機器であ
る。

【００３３】フィルムスキャナ２０のＣＰＵ１は、パソ
コン３０からの指示をＳＣＳＩインタフェース２を通し
て受けて、フィルムスキャナ２０の各部を制御する。こ
こで、ＣＰＵ１は、メモリ３に格納されているプログラ
ムに基づいて、各種の処理を行う。ＬＥＤ駆動回路５
は、ＣＰＵ１により制御され、ＬＥＤ光源１１を駆動す
る。ＬＥＤ光源１１は、フィルム原稿１７を照明する。
ＬＥＤ光源１１から発せられる光は、図示するように、
レンズ１２により集光され、ＣＣＤ１３に到達する。Ｃ
ＣＤ１３の結像面には、フィルム原稿１７の画像が結像
する。ＣＣＤ１３は、フィルム原稿１７上の画像を電気
的な画像信号に変換する。ここで、ＣＣＤ駆動回路６
は、ＣＰＵ１により制御され、ＣＣＤ１３を駆動する。

【００３４】また、フィルム原稿１７は、カートリッジ
１５からの送り出しと巻取りが可能である。すなわち、
原稿駆動モータ駆動回路９は、ＣＰＵ１により制御さ
れ、原稿駆動モータ１６を駆動する。ここで、ＣＰＵ１
が、原稿駆動モータ１６の回転方向や回転速度を制御す
ることにより、フィルム原稿１７の送り出しや巻き取り
が可能になる。また、フィルム原稿１７の位置は、ＣＰ
Ｕ１が、原稿位置センサ１４から出力される信号に基づ
いて検出する。

【００３５】ＣＣＤ１３は、フィルム原稿１７上の画像
を電気的な画像信号に変換する。ＣＣＤ１３から出力さ
れる画像信号は、信号処理回路７に入力される。信号処
理回路７は、ＣＰＵ１により制御され、入力された画像
信号に各種の信号処理を行い、Ａ／Ｄ変換回路８に出力
する。Ａ／Ｄ変換回路８は、ＣＰＵ１により制御され、
入力された画像信号をディジタル信号に変換する。

【００３６】Ａ／Ｄ変換回路８から出力された画像信号
は、メモリ３に記憶される。メモリ３に記憶された画像
信号は、ＳＣＳＩインタフェース２を通してパソコン３
０に出力される。パソコン３０は画像信号を受け取り、
モニタ３１に表示する。図２は、図１に示すフィルムス
キャナ２０に搭載されている相関２重サンプリング装置
の一実施の形態を示すブロック図である。

【００３７】図２に示す相関２重サンプリング装置と図
５に示す従来の相関２重サンプリング装置との相違点
は、次のとおりである。すなわち、図２に示す相関２重
サンプリング装置が、Ａ／Ｄ変換回路８の内蔵サンプル
ホールド回路８１（図中、内蔵Ｓ／Ｈと記載する）とＣ
ＰＵ１とを用いて実現されている点である。したがっ
て、図２に示す信号処理回路７は、図５に示す信号処理
回路４２と異なり、相関２重サンプリング装置を備えて
いない。なお、黒レベル調整回路７１とＯＰアンプ７２
の働きは、図５に示す従来技術と同様である。

【００３８】図３は、図２に示す前記相関２重サンプリ
ング装置の動作を説明するためのタイムチャートであ
る。図３から明らかなように、Ａ／Ｄ変換回路８の内蔵
サンプルホールド回路８１は、ＣＰＵ１から出力される
タイミング信号ＡＤＣＬＫが論理値“１”の時にＣＣＤ
出力信号の基準信号をサンプリングする。そして、Ａ／
Ｄ変換回路８の内蔵サンプルホールド回路８１は、前記
タイミング信号ＡＤＣＬＫが論理値“０”の時にサンプ
リングした基準信号をホールドする。

【００３９】また、図３から明らかなように、Ａ／Ｄ変
換回路８の内蔵サンプルホールド回路８１は、ＣＰＵ１
から出力されるタイミング信号ＡＤＣＬＫが論理値
“１”の時にＣＣＤ出力信号のデータ信号をサンプリン
グし、前記タイミング信号ＡＤＣＬＫが論理値“０”の
時にサンプリングしたデータ信号をホールドする。上記
基準信号のサンプリングとホールデング、及び上記デー
タ信号のサンプリングとホールデングが、交互に繰り返
し実行される。

【００４０】具体的に説明すると、図３に示すように、
ＣＣＤ出力信号の中のｎ画素の基準信号とデータ信号が
前記タイミングで順次ディジタルデータにＡ／Ｄ変換さ
れて、ＣＰＵ１に出力される。ＣＰＵ１は、ｎ画素の基
準信号のディジタルデータとｎ画素のデータ信号のディ
ジタルデータの差分演算を行なう。すなわち、ＣＣＤ１
３から入力された１画素分のＣＣＤ出力信号中、最初に
基準信号をＡ／Ｄ変換し、続いてデータ信号をＡ／Ｄ変
換する。そして、Ａ／Ｄ変換回路８は、Ａ／Ｄ変換され
た基準信号のデジタルデータとデータ信号のデジタルデ
ータをＣＰＵ１に出力する。ＣＰＵ１は、１画素中の基
準信号のデジタルデータとデータ信号のデジタル差分を
演算し、相関２重サンプリングを行う。こうして、ＣＣ
Ｄ１３から出力されるＣＣＤ出力信号に重畳している低
周波成分は、抑制される。

【００４１】以上の説明から明らかなように、本実施の
形態によれば、従来技術で述べた減算方式の相関２重サ
ンプリング装置が、Ａ／Ｄ変換回路８の内蔵サンプルホ
ールド回路８１とＣＰＵ１とで実現される。したがっ
て、本実施の形態によれば、従来技術と比較して、回路
の大幅な削減及びコストダウンが可能になる。

【００４２】さらに、本実施の形態によれば、ＣＣＤ１
３の転送速度を高速化することができる。すなわち、前
記したように、図７に示す遅延時間ｔ１，ｔ２のバラツ
キ、及び図９に示す遅延時間ｔ３，ｔ４，ｔ５，ｔ６の
バラツキは、通常、数十ｎｓ〜数百ｎｓ程度存在する。

【００４３】これに対して、図２に示す内蔵サンプルホ
ールド回路８１のオン／オフ遅延時間のバラツキは数ｎ
ｓ程度である。したがって、内蔵サンプルホールド回路
８１のオン／オフ遅延時間のバラツキは、従来技術のア
ナログスイッチの遅延時間のバラツキによりも非常に小
さい。このため、ＣＰＵ１が、ＣＣＤ１３の転送速度を
従来技術の転送速度より速く設定した場合でも、正確な
相関２重サンプリングを実行することが可能になる。

【００４４】画像読取装置の読取時間は、ＣＣＤ１３の
転送速度により大きく左右されるため、本実施の形態に
よれば、従来技術と比較して、高速な読み取りが可能に
なる。

【００４５】

【発明の効果】請求項１記載の相関２重サンプリング装
置によれば、基準信号とデータ信号のサンプルホールド
が、ＩＣ等で構成されるＡ／Ｄ変換回路に内蔵されるサ
ンプルホールド回路を利用して行われる。そのため、請
求項１記載の相関２重サンプリング装置は、従来技術と
比較して、回路規模を大幅に縮小することが可能にな
り、大幅なコストダウンが可能になる。

【００４６】また、ＩＣ等で構成されるＡ／Ｄ変換回路
に内蔵されるサンプルホールド回路は、従来技術におい
て用いられているサンプルホールド回路（アナログスイ
ッチ）と比較して、遅延時間のバラツキが大変小さい。
そのため、請求項１記載の相関２重サンプリング装置
は、従来技術と比較して、相関２重サンプリングを高速
化することができる。したがって、ＣＣＤの転送速度を
高速化することが可能になり、ＣＣＤの読取時間を高速
化することが可能になる。

【００４７】請求項２記載の相関２重サンプリング方法
によれば、従来技術ではアナログ処理により実行されて
いた相関２重サンプリングを、ディジタル処理によって
実行することが可能になる。その結果、請求項２記載の
相関２重サンプリング方法を実行する装置は、ＩＣ等に
設けられたＡ／Ｄ変換回路に内蔵されるサンプルホール
ド回路を利用して、基準信号とデータ信号をサンプルホ
ールドすることが可能になる。そのため、請求項２記載
の相関２重サンプリング方法を実行する装置は、従来技
術と比較して、相関２重サンプリングのためだけにサン
プルホールド回路を準備する必要がない。したがって、
請求項２記載の発明によれば方回路規模を大幅に縮小す
ることが可能になり、大幅なコストダウンが可能にな
る。

【００４８】また、ＩＣやＬＳＩ内Ａ／Ｄ変換回路に内
蔵されるサンプルホールド回路は、従来の相関２重サン
プリング装置に用いられるサンプルホールド回路（アナ
ログスイッチ）と比較して、遅延時間のバラツキが大変
少ない。したがって、請求項２記載の相関２重サンプリ
ング方法を実行する装置は、従来技術と比較して、相関
２重サンプリングを高速化することができる。そのた
め、請求項２記載の相関２重サンプリング方法を実行す
る装置は、ＣＣＤの転送速度を高速化することが可能に
なり、ＣＣＤの読取時間を高速化することが可能にな
る。

【図面の簡単な説明】

【図１】本発明の相関相関２重サンプリング装置が適用
される画像読取システムの一例を示すブロック図であ
る。

【図２】図１に示す画像読取システムに搭載される相関
２重サンプリング装置の一実施の形態を示すブロック図
である。

【図３】図２に示す前記相関２重サンプリング装置の動
作を説明するためのタイムチャートである。

【図４】ＣＣＤから出力されるＣＣＤ出力信号の具体例
を示す波形図である。

【図５】従来技術による相関２重サンプリング処理を実
行する回路の一例を示す図である。

【図６】クランプ方式の相関２重サンプリング装置の具
体例を示す図である。

【図７】図６に示すクランプ方式の相関２重サンプリン
グ装置の動作を示す波形図である。

【図８】減算方式の相関２重サンプリング装置の具体例
を示す図である。

【図９】図８に示す減算方式の相関２重サンプリング装
置の動作を示す波形図である。

【符号の説明】

１，４０ ＣＰＵ ２ ＳＣＳＩインタフェース ３ フラッシュメモリ ５ ＬＥＤ駆動回路 ６ ＣＣＤ駆動回路 ７，４２ 信号処理回路 ８，４３ Ａ／Ｄ変換回路 ９ 原稿駆動モータ駆動回路 １１ ＬＥＤ光源 １２ レンズ １３，４１ ＣＣＤ １４ 原稿位置センサ １５ カートリッジ １６ 原稿駆動モータ １７ フィルム原稿 ２０ フィルムスキャナ ３０ パソコン ３１ モニタ ３２ 操作部 ４２ 信号処理回路 ４２１ 相関２重サンプリング装置 ５１，５４，６１，７２，４２３，６２１，６２２，６
３１，６３２ ＯＰアンプ ５３，６２３，６３３ アナログスイッチ ６２，６３ サンプルホールド回路 ６４ 差動回路 ７１，４２２ 黒レベル調整回路 ８１ 内蔵サンプルホールド回路（内蔵Ｓ／Ｈ） ６２４，６３４ コンデンサ

Claims (2)

【特許請求の範囲】
1. 【請求項１】 外部ＣＣＤが出力するＣＣＤ出力信号の
   中の基準信号が出力されるタイミングにおいて、第１Ａ
   ／Ｄ変換命令を出力し、前記ＣＣＤ出力信号の中のデー
   タ信号が出力されるタイミングにおいて、第２Ａ／Ｄ変
   換命令を出力するＡ／Ｄ変換命令出力回路と、 前記第１Ａ／Ｄ変換命令に応じて前記基準信号を第１デ
   ィジタルデータにＡ／Ｄ変換し、前記第２Ａ／Ｄ変換命
   令に応じて前記データ信号を第２ディジタルデータにＡ
   ／Ｄ変換するＡ／Ｄ変換回路と、 前記第１ディジタルデータと前記第２ディジタルデータ
   との差分を演算して出力する減算回路とを備えているこ
   とを特徴とする相関２重サンプリング装置。
2. 【請求項２】 外部ＣＣＤが出力するＣＣＤ出力信号の
   中の基準信号が出力されるタイミングにおいて、第１Ａ
   ／Ｄ変換命令を出力する第１Ａ／Ｄ変換命令出力ステッ
   プと、 前記ＣＣＤ出力信号の中のデータ信号が出力されるタイ
   ミングにおいて、第２Ａ／Ｄ変換命令を出力する第２Ａ
   ／Ｄ変換命令出力ステップと、 前記第１Ａ／Ｄ変換命令に応じて前記基準信号を第１デ
   ィジタルデータにＡ／Ｄ変換する第１Ａ／Ｄ変換実行ス
   テップと、 前記第２Ａ／Ｄ変換命令に応じて前記データ信号を第２
   ディジタルデータにＡ／Ｄ変換する第２Ａ／Ｄ変換実行
   ステップと、 前記第１ディジタルデータと前記第２ディジタルデータ
   との差分を演算して出力する減算ステップとを有してい
   ることを特徴とする相関２重サンプリング方法。