JPH11344952A

JPH11344952A - 表示装置の駆動回路

Info

Publication number: JPH11344952A
Application number: JP10153059A
Authority: JP
Inventors: Kunio Takayama; 邦夫高山; Kenji Awamoto; 健司粟本; Yasunobu Hashimoto; 康宣橋本
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1998-06-02
Filing date: 1998-06-02
Publication date: 1999-12-14
Anticipated expiration: 2018-06-02
Also published as: JP4240241B2

Abstract

(57)【要約】【課題】この発明は、表示装置の駆動回路に関し、特
に、発光に寄与しない無効電力を有効に再利用し、低消
費電力化を図ることのできる駆動回路を提供することを
課題とする。【解決手段】制御電極と維持電極に電圧を交互に印加
する維持回路部と、制御回路部とからなり、前記維持回
路部が、一対の制御電極と維持電極との間に形成される
電極間容量の両端に直列に接続された第１及び第２のス
イッチング素子と、第１及び第２のスイッチング素子の
間に直列に接続された共振コイルとからなる共振回路部
と、電源ラインと接地ラインとの間に直列接続された２
つのスイッチング素子からなる２組のスイッチング回路
部とからなり、各スイッチング回路部のスイッチング素
子間の接続点と、前記第１及び第２のスイッチング素子
のコイルが接続されていない側の接続点とがそれぞれ接
続されることを特徴とする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、表示装置の駆動
回路に関し、特に、プラズマディスプレイパネルにおい
て、表示発光に寄与しない無効電力を低減した表示装置
の駆動回路に関する。

【０００２】

【従来の技術】ＡＣ型のプラズマディスプレイパネル
（以下、ＰＤＰと呼ぶ）は、壁電荷を利用して点灯状態
を維持するために主電極を誘電体で被覆した構造のＰＤ
Ｐである。このＰＤＰではマトリクス状に並んだ各セル
を選択的に発光させるが、平行配置される２本の主電極
（Ｘ電極，Ｙ電極）と、主電極と交差する方向に延びた
アドレス電極（Ａ電極）とからなる３電極面放電構造を
有する。表示を行う場合には、Ａ電極とＹ電極に順次ス
キャンパルスを印加し、発光すべきセルのみが帯電した
状態を形成し、その後、すべてのセルに対して、Ｘ電極
とＹ電極に交互に維持放電パルスを印加する。

【０００３】図１２に、従来のＰＤＰの構成図を示す。
ここで、ＰＤＰは、主として実際に表示を行うパネル部
１００と駆動回路部１１０の２つから構成される。パネ
ル部１００には、平行配置された２種類のパネル電極で
あるＸ電極１０１，Ｙ電極１０２、これらの電極と直交
する方向に配置されたＡ電極１０３とが形成されてい
る。

【０００４】駆動回路部１１０は、Ｙ電極１０２を制御
するＹ側ドライバ１１１と、Ｘ電極を制御するＸ側ドラ
イバ１１２、Ａ電極を制御するＡ側ドライバ１１３、こ
れらのドライバを制御する制御回路１１４とから構成さ
れる。

【０００５】Ｙ側ドライバは各Ｙ電極ごとに駆動電圧を
印加するためのスキャンドライバ１１５、全てのＹ電極
に一斉に維持放電パルスを印加するための共通ドライバ
１１６からなる。Ｘ側ドライバ１１２は、Ｙ側ドライバ
１１１の共通ドライバ１１６と同じ回路構成の共通ドラ
イバ１１７からなる。

【０００６】このような構成を持つ従来のＰＤＰでは、
まず、スキャンドライバ１１５によってＹ電極に順次ス
キャンパルスを印加すると同時に、Ａ電極１０３に表示
データに基づいて点灯させるべきセルに対してアドレス
パルスを印加し、アドレス放電を行わせて発光させたい
セルに壁電荷を蓄積させる。次に、Ｘ電極１０１とＹ電
極１０２とに交互に維持放電パルスを印加すると、壁電
荷の蓄積されたセルのみが、維持放電を持続し発光す
る。

【０００７】ところで、このようなＰＤＰのＸ電極１０
１とＹ電極１０２との間には、容量性負荷が形成されて
いるので、維持放電パルスを印加することにより、電極
間容量の充放電が起こる。ここで、維持放電パルスの立
ち上がり時に電源から供給されるエネルギーＷは、次式
で表わされる。Ｗ＝Ｃ_pＶ_s ² ……（１）Ｖ_sは電源電圧、Ｃ_pはパネル容量である。このエネルギ
ーＷは、ＰＤＰの放電及び発光には、寄与しないもので
ある。したがって、維持放電パルスの１周期に対して、
Ｗだけ無効電力を消費するので、実駆動時の無効電力Ｐ
は、駆動周波数をｆとすると、次式で表わされる。Ｐ＝Ｃ_pＶ_s ²ｆ ……（２）

【０００８】ＰＤＰの駆動回路において、消費電力を低
減させるために、このような無効電力Ｐを効率よく再利
用することが必要となる。そこで、ＰＤＰの駆動回路の
消費電力を低減させる技術が、たとえば特開昭６３−１
０１８９７号公報，特開平８−１５２８６５号公報に開
示されている。

【０００９】図１３に、従来のＰＤＰの駆動回路の共通
ドライバ（１１６，１１７）の内部に設けられる維持放
電パルス発生回路を示す。ここで、符号Ｐ２で代表され
るＸ電極と、符号Ｐ１で代表されるＹ電極との間にパネ
ル容量Ｃ_pが存在する。図１３では、パネル容量Ｃ_pに対
して、直列にコイルＬ（インダクタンスＬ）を設けて、
このＣ_pとＬにより共振回路を形成している。

【００１０】Ｙ電極に維持放電パルスを印加するため、
維持放電パルスの立ち上がりによるパネル容量Ｃ_pの充
電をする場合には、まず、Ｑ₃をＯＮにして電荷回収用
コンデンサＣ₁から電力を供給した後、Ｑ₁をＯＮにして
出力パルス電圧をＶ_sにクランプする。次に、出力パル
ス立ち下がりのパネル容量Ｃ_p放電時には、Ｑ₄をＯＮに
してパネル容量Ｃ_pからの放電電流を電荷回収用コンデ
ンサＣ₁に回収した後、Ｑ ₂をＯＮにして出力パルス電圧
を接地電圧にクランプする。Ｘ電極に維持放電パルスを
印加する時も、同様な動作を行う。以上の一連の動作制
御を行うことにより、パネル容量Ｃ_pの充放電に伴う無
効電力を回収、再利用し、電源Ｖ_sから供給する電力を
削減する。

【００１１】ここで、維持放電パルス１周期での電力損
失Ｐ_Tおよび共振周波数によって決まる維持放電パルス
の立ち上がり時間ｔ_rについて考える。共振回路が作動
している場合には、スイッチング素子Ｑ₃およびダイオ
ードＤ₁のＯＮ抵抗とパネル電極（Ｘ電極，Ｙ電極）ま
での配線抵抗およびパネル電極の抵抗成分の和を直列抵
抗Ｒで表すことができる。従って、維持放電パルス１周
期での電極損失Ｐ_Tは、次式で表わされる。

【数１】ここで、Ｒが小さくＬが大きいほど損失Ｐ_Tが少なくな
る。

【００１２】また、維持放電パルスの立ち上がり時間ｔ
_rは、次式で表わされる。

【数２】これによれば、立ち上がりの急峻な維持放電パルスを得
るには、Ｒが小さいほうが良い。また、上記（４）式お
よび（３）式を考慮すると、Ｃ_p＜＜Ｌが望ましい。

【００１３】次に、図１４に、特開平８−１５２８６５
号公報に記載された従来のＰＤＰの構成図を示す。ここ
では、図１２と異なり、Ｘ電極及びＹ電極を駆動する共
通ドライバが一つで構成される。図１５に、図１４の共
通ドライバに設けられる維持放電パルス発生回路を示
す。

【００１４】図１５は、共振回路を用いて、パネル容量
Ｃ_pの充放電に伴う無効電力を再利用するという点で、
図１３のものと原理的に等価である。ただし、パネル容
量Ｃ_pの放電時に発生する共振電流を回収用コンデンサ
Ｃ₁には回収せずに、コイルＬとパネル容量Ｃ_pの並列共
振回路で直接パネル容量Ｃ_pを逆極性に再充電する、と
いう構成をもつ点で、図１３のものと異なる。

【００１５】図１５において、スイッチＱ₁〜Ｑ₄はパネ
ル容量Ｃ_pの端子電圧を電源電圧値（−Ｖ_s）および電源
電圧値の逆極性値（Ｖ_s）にクランプするためのスイッ
チである。一方、Ｑ₅およびＱ₆は、パネル容量Ｃ_pとイ
ンダクタンスＬの共振回路ループを形成するためのスイ
ッチであり、Ｄ₁およびＤ₂は逆方向電流阻止用のダイオ
ードである。また、インダクタンスＬに並列接続されて
いる抵抗Ｒは、波形の振動を防止するために設けられた
ダンピング抵抗である。

【００１６】

【発明が解決しようとする課題】ところで、ＰＤＰが大
画面になればなるほど、パネル容量Ｃ_pは大きくなる。
パネル容量Ｃ_pが大きくなると、前記した（３）式によ
れば、電力損失Ｐ_Tが大きくなり、（４）式によれば、
維持放電パルスの立ち上がり時間ｔ_rが大きくなる。こ
こで、この立ち上がり時間ｔ_rが大きくなった場合、立
ち上がりの途中で弱放電が起こり、パネルの表示品質が
劣化することが知られている。

【００１７】一方、前記した図１３の維持放電パルス発
生回路では、電荷回収用コンデンサＣ₁は、大容量、高
耐圧かつ高周波の充放電電流を流せる能力が必要とされ
るので、高価な電解コンデンサ等が用いられる。また、
電源投入時には、電荷回収用コンデンサＣ₁の蓄積電荷
は０であり充電に時間がかかる。したがって、この充電
のために、電圧Ｖ_s／２を供給する別系統の外部電源を
設ける必要がある。さらに、この外部電源は、Ｘ側共通
ドライバ用とＹ側共通ドライバ用の２つ必要であり、共
振用コイルＬも２つ必要となる。

【００１８】他方、図１５の維持放電パルス発生回路で
は、振動防止用ダンピング抵抗Ｒが存在し、前記した式
（３）の中のＲに加算されるため、消費電力の損失とな
る。また、図１５においては、Ｘ電極とＹ電極を１つの
共通ドライバで共通駆動する構成であるため、実駆動時
には、回路配線が長くなる。したがって配線抵抗が大き
くなるので、消費電力の損失が増大する。また、回路配
線が長いため、維持放電パルスの伝搬特性が劣化し、パ
ネルに表示される画像に雑音が生じる。これと同時に、
輻射雑音が発生するため、周辺機器の動作にも影響を与
えるおそれがある。

【００１９】以上のような問題点は、ＰＤＰが大画面に
なればなるほど、著しく現れる。また、図１５におい
て、出力端子Ｐ₁及びＰ₂から、維持放電パルス発生回路
を見ると、その回路素子の構成が非対称であり、Ｘ電極
に加えられる維持放電パルス波形と、Ｙ電極に加えられ
る維持放電パルス波形が異なるので、ＰＤＰの放電品質
及び表示品質が悪化する。

【００２０】この発明は、以上のような事情を考慮して
なされたものであり、大画面の表示装置であっても、表
示品質を下げることなく、無効電力を低減させ、少ない
部品点数で省電力化を図ることのできる表示装置の駆動
回路を提供することを課題とする。

【００２１】

【課題を解決するための手段】この発明は、制御電極と
維持電極からなる一対の電極を複数個備えた表示装置の
駆動回路であって、前記制御電極と維持電極に電圧を交
互に印加する維持回路部と、制御回路部とからなり、前
記維持回路部が、一対の制御電極と維持電極との間に形
成される電極間容量の両端に直列に接続された第１及び
第２のスイッチング素子と、第１のスイッチング素子と
第２のスイッチング素子の間に直列に接続された共振コ
イルとから構成される共振回路部と、電源ラインと接地
ラインとの間に直列接続された２つのスイッチング素子
から構成される第１及び第２のスイッチング回路部とか
らなり、第１及び第２のスイッチング回路部のスイッチ
ング素子間の接続点と、前記第１及び第２のスイッチン
グ素子のコイルが接続されていない側の接続点とがそれ
ぞれ接続され、前記制御回路部が、前記維持回路部の各
スイッチング素子を制御することを特徴とする表示装置
の駆動回路を提供するものである。

【００２２】

【発明の実施の形態】この発明の駆動回路が適用される
表示装置は、主として、ＰＤＰを対象とするが、これに
限定されるものではない。制御電極とは従来のＰＤＰに
おけるＹ電極に相当する電極であり、維持電極とはＸ電
極に相当する電極である。また、維持回路部は、ＰＤＰ
の選択されたセルの放電を維持するためのパルス電圧を
生成する「維持放電パルス発生回路」に相当する。制御
回路部は、ＰＤＰの制御電極，維持電極及びアドレス電
極（Ａ電極）に加えるパルス電圧の出力タイミングを制
御する複数のスイッチング素子をオン又はオフするタイ
ミング制御信号を生成する部分である。

【００２３】また、前記第１及び第２のスイッチング素
子それぞれに並列接続される第３及び第４のスイッチン
グ素子をさらに備えたことを特徴とする駆動回路を提供
するものである。さらに、前記第１，第２，第３及び第
４のスイッチング素子それぞれにダイオードが直列接続
され、このダイオードの向きが、電極間容量の端子へ向
かう順方向の向きであることを特徴とする駆動回路を提
供するものである。

【００２４】また、この発明は、前記共振回路部の前記
第１及び第２のスイッチング素子それぞれに直列に第１
及び第２のダイオードを接続し、前記第１のスイッチン
グ素子と共振コイルとの接続点と前記第２のスイッチン
グ回路部のスイッチング素子間の接続点との間に、直列
接続された第５のスイッチング素子と第３のダイオード
を接続し、前記第２スイッチング素子と共振コイルとの
接続点と前記第１のスイッチング回路部のスイッチング
素子間の接続点との間に、直列接続された第６のスイッ
チング素子と第４のダイオードを接続し、さらに前記第
１のダイオードと第２のダイオードの向きが等しく、前
記第３のダイオードと第４のダイオードの向きが等し
く、前記第１のダイオードと第３のダイオードの向きが
異なることを特徴とする駆動回路を提供するものであ
る。

【００２５】また、この発明は、表示装置に係るもので
あり、表示パネルと、前記したような構成のいずれかを
持つ駆動回路とからなる表示装置であって、前記表示パ
ネルが複数個の領域に分割され、前記駆動回路が、それ
ぞれの分割領域内に存在する制御電極及び維持電極を分
割領域ごとに別々に制御することを特徴とする表示装置
を提供するものである。

【００２６】さらに、複数個の領域に分割された表示パ
ネルと、表示パネルの制御電極及び維持電極を分割領域
ごとにそれぞれ制御する複数の駆動回路と、１つのイン
ダクタ素子とからなり、前記各駆動回路が、前記したよ
うな第３または第４の構成を持つ駆動回路の中に含まれ
る第１及び第２のスイッチング素子間の接続点に、共通
的に前記インダクタ素子が直列接続されることを特徴と
する表示装置を提供するものである。ここで、前記各駆
動回路が、制御電極及び維持電極を制御する際に前記イ
ンダクタ素子を流れる共振電流のタイミングが互いに異
なってもよい。

【００２７】この発明は、同数の制御電極と維持電極と
が交互に平行配置される表示パネルと、表示パネルの一
方の側面に引き出された所定数の前記制御電極からなる
第１の制御電極群と所定数の前記維持電極からなる第１
の維持電極群とが接続された第１の制御部と、表示パネ
ルの他方の側面に引き出された所定数の前記制御電極か
らなる第２の制御電極群と所定数の前記維持電極からな
る第２の維持電極群とが接続された第２の制御部とから
構成され、前記第１の制御部が、前記第１の制御電極群
に属する制御電極のそれぞれに選択電圧を加える第１走
査部と、前記第１の維持電極群に属する維持電極に維持
出力電圧を加える第１駆動部とからなり、前記第２の制
御部が、前記第２の制御電極群に属する制御電極のそれ
ぞれに選択電圧を加える第２走査部と、前記第２の維持
電極群に属する維持電極に維持出力電圧を加える第２駆
動部とからなり、前記第１及び第２駆動部が前記したい
ずれかの駆動回路からなることを特徴とする表示装置で
ある。

【００２８】また、この発明の表示装置において、前記
第１の走査部に接続された第１の制御電極群が奇数番目
の制御電極であり、前記第１の駆動部に接続された第１
の維持電極群が偶数番目の維持電極であり、前記第２の
走査部に接続された第２の制御電極群が偶数番目の制御
電極であり、前記第２の駆動部に接続された第２の維持
電極群が奇数番目の維持電極であり、前記第１の制御電
極群に加えられる選択電圧は前記第１駆動部から第１走
査部に与えられたものであり、前記第２の制御電極群に
加えられる選択電圧は前記第２駆動部から第２走査部に
与えられたものとしてもよい。

【００２９】

【実施例】図１に、この発明の実施例におけるＰＤＰの
構成図を示す。図１において、この発明のＰＤＰは、パ
ネル２と、パネルの駆動回路とから構成される。パネル
２自体は、従来のものと同様に、互いに平行に配置され
た制御電極（Ｙ電極１０）と維持電極（電極１１）とか
らなる一対の主電極と、これらの電極に垂直な方向に延
びたアドレス電極（Ａ電極９）とからなり、主電極とア
ドレス電極の交差部分がいわゆる画素となる。

【００３０】パネルの駆動回路は、Ｙ電極の制御を行う
スキャンドライバ７，Ｘ電極及びＹ電極に交互に電圧を
かけて放電の維持を行わせる維持放電パルス発生回路
８，表示アドレスを選択するＡ電極を駆動するＡ側ドラ
イバ６，及びスキャンドライバ７，維持放電パルス発生
回路８，Ａ側ドライバ６をそれぞれ制御する制御回路１
とから構成される。

【００３１】制御回路１は、スキャンドライバ７を制御
するスキャンドライバ制御部３，Ａ側ドライバ６を制御
する表示データ制御部４，維持放電パルス発生回路８を
制御するパルス制御部５とから構成される。パルス制御
部５から維持放電パルス発生回路８に対して、タイミン
グ制御信号（ＩＮ１〜ＩＮ６）が出力される。このタイ
ミング制御信号（ＩＮ１〜ＩＮ６）は、後述する維持放
電パルス発生回路８に含まれるスイッチング素子のオ
ン，オフを制御する信号である。このような構成を持つ
この発明のＰＤＰにおいて、特に維持放電パルス発生回
路８の内部構成及び制御方法に特徴を有する。以下、維
持放電パルス発生回路８の内部構成の実施例について説
明する。

【００３２】第１実施例図２に、この発明の第１実施例の維持放電パルス発生回
路の構成図を示す。この回路は、図１に示した維持放電
パルス発生回路８に対応するものであり、図１４に示し
た従来のＰＤＰの共通ドライバ１１７にも適用できる。
図２において、図１５に示した従来の回路と同様に、Ｘ
電極及びＹ電極を電源電圧Ｖ_sあるいは接地電圧にクラ
ンプするためのスイッチング素子Ｑ₁，Ｑ₂，Ｑ₃及びＱ₄
を設ける。スイッチング素子Ｑ₁とＱ₂とが電源電圧Ｖ_s
と接地電圧との間に直列接続され、スイッチング素子Ｑ
₃とＱ₄とが電源電圧Ｖ_sと接地電圧との間に直列接続さ
れる。スイッチング素子Ｑ₁，Ｑ₂，Ｑ₃及びＱ₄は、スイ
ッチング回路部を構成する。

【００３３】この発明の第１実施例では、図２に示すよ
うな、コイルＬ、スイッチング素子Ｑ₅及びＱ₆で構成さ
れる共振回路部を備える点を特徴とする。図２では、共
振回路部にダイオードＤ₁及びＤ₂を含んでいるが、この
ダイオードは必ずしも必要ではない。この共振回路部
は、Ｘ電極とＹ電極間に蓄積された電極間容量（パネル
容量Ｃ _p）を放電する際に発生する電流を共振させるた
めのものである。

【００３４】図２に示すように、スイッチング素子
Ｑ₅，Ｑ₆とコイルＬとは直列接続され、スイッチング素
子Ｑ₅とＱ₆のそれぞれの一端がパネル容量Ｃ_Pの両端に
接続される。コイルＬは、スイッチング素子Ｑ₅とＱ₆の
間に配置される。また、スイッチング素子Ｑ₅の他の一
端は、スイッチング素子Ｑ₁及びＱ₂の接続点Ｐ₅と接続
され、スイッチング素子Ｑ₆の他の一端はスイッチング
素子Ｑ₃及びＱ₄の接続点Ｐ₆と接続される。ダイオード
Ｄ₁は接続点Ｐ₅の方向へ向き、ダイオードＤ₂は接続点
Ｐ₆の方向へ向いている。図２のＩＮ１からＩＮ６は、
各スイッチング素子のオン／オフを制御するためのタイ
ミング制御信号の入力端子であり、これらの端子は、制
御回路１に接続される。

【００３５】スイッチング素子Ｑ₁からＱ₆は、通常ＭＯ
ＳＦＥＴを用いるが、これに限るものではなく他のタ
イプのＦＥＴやトランジスタを用いてもよい。また、ス
イッチング素子Ｑ₅及びＱ₆に並列接続されるダイオード
Ｄ₁及びＤ₂は、放電電流の逆流防止用に設けられるもの
であるが、スイッチング素子Ｑ₅及びＱ₆が持つリカバリ
ーダイオードが利用できる場合には不要である。

【００３６】次に、図２に示したこの発明の維持放電パ
ルス発生回路の制御動作について説明する。図４に、各
スイッチング素子に対するタイミング制御信号（ＩＮ１
〜ＩＮ６）と、Ｘ電極及びＹ電極（図２のＰ₁，Ｐ₂）に
出力される信号のタイムチャートを示す。初期状態にお
いて、すべてのスイッチング素子Ｑ₁〜Ｑ₆がオフ状態に
あるとする。また、図２において、スイッチング素子Ｑ
₁，Ｑ₂に放電電流を供給する電源をＶ_s（１）とし、ス
イッチング素子Ｑ₃，Ｑ₄に放電電流を供給する電源をＶ
_s（２）とする。供給する電源電圧の値は、いずれもＶ_s
とする。

【００３７】まず、制御回路１からタイミング制御信号
ＩＮ１，ＩＮ４がそれぞれスイッチング素子Ｑ₁，Ｑ₄に
与えられ、スイッチング素子Ｑ₁，Ｑ₄をオン状態にす
る。ここでＩＮ１は“Ｌ”論理信号であり、Ｌｏｗレベ
ルでスイッチング素子がオンになるものとする。また、
ＩＮ４は“Ｈ”論理信号であり、Ｈｉｇｈレベルでスイ
ッチング素子がオンになるものとする。

【００３８】スイッチング素子Ｑ₁とＱ₄がオンになる
と、パネル容量Ｃ_pが充電され、このパネル容量の両端
（Ｐ₁−Ｐ₂間）にかかる電圧はＶ_sに固定される。すな
わち、パネル容量Ｃ_pの端子Ｐ₁にかかる出力１が＋Ｖ_s
となる。これによって、Ａ電極によって選択されていた
セル内に放電が起こり、放電電流が流れる。この放電電
流は、電源Ｖ_s（１）から供給されたものである。

【００３９】次に、スイッチング素子Ｑ₁及びＱ₄をオフ
とした後、タイミング制御信号ＩＮ５をＬｏｗとしてス
イッチング素子Ｑ₅をオンにする。Ｑ₅をオンにすること
により、パネル容量Ｃ_pとコイルＬとが共振回路を形成
し、パネル容量Ｃ_pに蓄積されていた電荷が共振電流と
して流れ出し、この後、コイルＬを介してパネル容量Ｃ
_pが逆極性に再充電される。すなわち、端子Ｐ₂にかかる
出力２の電圧値が正の方向に増加する。

【００４０】次に、Ｑ₅をオフにした後、タイミング制
御信号ＩＮ２及びＩＮ３によってスイッチング素子Ｑ₂
及びＱ₃をオンにすると、パネル容量Ｃ_pの端子間（Ｐ₁
−Ｐ₂）電圧が−Ｖ_sに固定される。すなわち、パネル容
量Ｃ_pの端子Ｐ₂にかかる出力２が＋Ｖ_sとなる。このと
きの放電電流は、電源Ｖ_s（２）から供給されたもので
ある。次に、Ｑ₂及びＱ₃をオフにした後、スイッチング
素子Ｑ₆をオンにする。これにより、前記したようにパ
ネル容量Ｃ_pとコイルＬによって共振回路が形成され、
パネル容量Ｃ_pが再充電される。

【００４１】このように、この発明では、共振回路を構
成するスイッチング素子Ｑ₅及びＱ₆を用いてパネル容量
の再充電をしているので、この再充電のための供給電力
を削減でき、パネル表示に必要な消費電力を低減でき
る。また、この実施例では、共振用のコイルＬは１つ設
ければよいので、Ｘ側共通ドライバとＹ側共通ドライバ
を別々に備える場合に比べて、部品点数の削減ができ
る。

【００４２】さらに、パネル容量の端子Ｐ₁，Ｐ₂から見
ると、この維持放電パルス発生回路の素子構成は左右対
称であり、かつＸ電極とＹ電極に加えられる維持放電パ
ルス波形（出力１及び出力２）は正負交互に対称とな
る。したがってＰＤＰの放電品質、表示品質が長期間維
持できる。

【００４３】また、図２の実施例では、制御信号ＩＮ
５，ＩＮ６の“Ｌｏｗ”レベルの時間を、回路素子で決
まる共振周期に等しくなるよう調節すると、電流の振動
を防止できるので、従来の図１５のようなダンピング抵
抗Ｒが不要となる。図２のスイッチング素子Ｑ₁〜Ｑ₆の
オン抵抗の和は最大で３Ω程度であり、回路配線の抵抗
及び電極抵抗はパネルサイズと配線長に依存するが、３
Ω程度である。一方、従来のダンピング抵抗Ｒは、一般
的に、十数Ωから数十Ω程度である。したがって、この
発明の第１実施例では、ダンピング抵抗Ｒが不要となる
ために、前記（３）式に示した電力損失を４割以下に抑
えることができ、低消費電力化を図ることができる。

【００４４】第２実施例図３に、この発明の第２実施例の維持放電パルス発生回
路の構成図を示す。図３において、図２のダイオードＤ
₁，Ｄ₂の代わりに、スイッチング素子Ｑ₇及びＱ₈がそれ
ぞれスイッチング素子Ｑ₅及びＱ₆と並列に設けられる点
が、図２と異なる。また、スイッチング素子Ｑ₇，Ｑ₈は
それぞれタイミング制御信号ＩＮ７，ＩＮ８によってオ
ン，オフの制御がされるものとする。すなわち、コイル
Ｌの一方の端子は、スイッチング素子Ｑ₅及びＱ₇に接続
され、コイルＬの他方の端子はスイッチング素子Ｑ₆及
びＱ₈に接続される。

【００４５】図５に、図３の第２実施例のタイミング制
御信号（ＩＮ１〜ＩＮ８）と出力信号（出力１，出力
２）のタイムチャートを示す。図５において、ＩＮ１か
らＩＮ６のオン及びオフのタイミングは、図４と同じで
ある。図５においては、スイッチング素子Ｑ₅と同じタ
イミングで、ＩＮ８によりスイッチング素子Ｑ₈をオン
し、スイッチング素子Ｑ₆と同じタイミングで、ＩＮ７
によりスイッチング素子Ｑ₇をオンする。スイッチング
素子Ｑ₈，Ｑ₇のオフについても同様である。このような
スイッチング制御により、図４と同じような共振回路を
形成し、パネル容量Ｃ_pの再充電を行う。この第２実施
例では、図５に示すように、図４と同じような出力が得
られるため、第１実施例と同様に、放電品質及び表示品
質の維持等の効果を奏する。

【００４６】さらに、第２実施例では、スイッチング素
子Ｑ₅，Ｑ₆，Ｑ₇及びＱ₈をオン・オフするタイミングを
調整することによって、維持放電パルス波形（出力１及
び出力２）の立ち上がり時間を短縮できる。たとえば、
Ｑ₅をオンにするタイミングを、Ｑ₈をオンにするタイミ
ングよりもわずかに（たとえば、０．１μｓｅｃ）前と
し、さらにＱ₆をオンにするタイミングを、Ｑ₇をオンに
するタイミングよりもわずかに（たとえば、０．１μｓ
ｅｃ）前とすれば、維持放電パルス波形（出力１及び出
力２）の立ち上がりが速くなる。これは、あらかじめコ
イルＬに逆起電力を貯えておくことにより、共振電流の
伝搬時間が短縮されるからである。

【００４７】ダイオード及びスイッチング素子をオンに
する瞬間には、これらの素子は等価的に容量で表わされ
るので、スイッチング時間は有限な値となる。ダイオー
ド及びスイッチング素子のスイッチング時間が等しけれ
ば、スイッチングのタイミングを調整することによっ
て、立ち上がり時間を最高で１／２に短縮できる。ま
た、この立ち上がり時間が１／２になると、電力損失も
１／２になることが知られている。このように維持放電
パルス波形の立ち上がりが速くなると、維持放電パルス
立ち上がり途中で発生していた弱放電が低減できるの
で、ＰＤＰの表示品質の劣化を防止できる。

【００４８】第３実施例図６に、この発明の第３実施例の維持放電パルス発生回
路の構成図を示す。図６において、スイッチング素子Ｑ
₅からＱ₈のそれぞれに対して、直列に逆電流阻止用ダイ
オードＤ₁からＤ₄を設ける点が、図３と異なる。ここ
で、ダイオードＤ₁，Ｄ₄は、接続点Ｐ₅からパネル容量
端子Ｐ₂への順方向の向きに接続され、ダイオードＤ₂，
Ｄ₃は、接続点Ｐ₆からパネル容量端子Ｐ₁への順方向の
向きに接続される。この図６の構成においても、図５と
同様なタイミングの維持放電パルスを発生することがで
き、第２実施例と同様の効果を奏することができる。

【００４９】第４実施例図７に、この発明の第４実施例の維持放電パルス発生回
路の構成図を示す。図７において、コイルＬの一方の端
子Ｐ₃がスイッチング素子Ｑ₅とＱ₆に共通の接続点と接
続され、コイルＬの他方の端子Ｐ₄が、スイッチング素
子Ｑ₇とＱ₈に共通の接続点と接続される点が図６と異な
る。また、この図７の維持放電パルス発生回路では共振
回路の経路も図６と異なるが、図５と同様なタイミング
でタイミング制御信号を制御することで、第２実施例と
同様の効果を奏することができる。

【００５０】第５実施例図８に、前記した図１のＰＤＰの構成とは異なるこの発
明のＰＤＰの構成図を示す。前記したＰＤＰでは、Ｘ電
極とＹ電極とを１つの共通ドライバで制御する構成につ
いて示したが、図８では、表示パネルの左右両側に、各
セルに対応するＸ電極とＹ電極を分離して構成し、かつ
表示パネルの左右両側にそれぞれ独立した維持放電パル
ス発生回路及びスキャンドライバを設ける。スキャンド
ライバ（７ａ，７ｂ）は、前記した第１走査部、第２走
査部に相当し、維持放電パルス発生回路（８ａ，８ｂ）
は第１駆動部、第２駆動部に相当する。維持放電パルス
発生回路には、前記した第１実施例から第４実施例に示
した回路のうちいずれかを用いることができる。

【００５１】図８において、パネル２の左側にＹ電極１
５を制御するスキャンドライバ７ａと、維持放電パルス
発生回路８ａを設ける。維持放電パルス発生回路８ａの
パネル容量に接続される端子のうち一方の端子Ｐ₁₂はス
キャンドライバ７ａと接続され、さらにそれぞれのＹ電
極１５（Ｙ₁，Ｙ₃，…）と接続される。また、他方の端
子Ｐ₂₂はパネル左側のＸ電極１７（Ｘ₂，Ｘ₄，…）と接
続される。

【００５２】同様に、パネル２の右側には、Ｙ電極１６
を制御するスキャンドライバ７ｂと、維持放電パルス発
生回路８ｂを設け、維持放電パルス発生回路８ｂの端子
Ｐ₁₁はスキャンドライバ７ｂ及びＹ電極１６（Ｙ₂，
Ｙ₄，…）に接続され、端子Ｐ₂₁はパネル右側のＸ電極
１８（Ｘ₁，Ｘ₃，…）と接続される。

【００５３】図８の構成では、あるセルに対応するＸ電
極とＹ電極は、互いにパネルの異なる方向から延びてい
る。たとえば、パネル２の左方向から延びたＹ電極（Ｙ
₁，Ｙ₃）に対しては、パネル２の右側方向から延びたＸ
電極（Ｘ₁，Ｘ₃）とが対応する。

【００５４】このような構成を採用することにより、従
来のような共通ドライバを用いた場合にパネルの左右間
に長く引きまわされていた配線をなくすことができる。
したがって、Ｘ電極及びＹ電極を制御する配線長を短く
できるので、配線抵抗が小さくなり、共振電流の減衰を
低減できると共に、ＰＤＰ全体としての消費電力を削減
できる。

【００５５】第６実施例ここでは、この発明の維持放電パルス発生回路を利用し
て、ＰＤＰパネルを分割駆動する実施例を示す。図９
に、パネル分割駆動をする場合のＰＤＰの構成図を示
す。ここで、パネル２を４つのブロック（Ｃ_p1，Ｃ_p2，
Ｃ_p3，Ｃ_p4）に分割して表示させる場合の実施例を示し
ているが、これに限定するものでなく、分割数は任意の
自然数でよい。

【００５６】図９において、分割したパネルブロック
（Ｃ_p1，Ｃ_p2，Ｃ_p3，Ｃ_p4）ごとに、この発明の維持放
電パルス発生回路（８１，８２，８３，８４）を接続す
る。各維持放電パルス発生回路は、前記した第１実施例
から第４実施例のうちいずれかを用いることができる。
各維持放電パルス発生回路（８１，８２，８３，８４）
は、図１に示したものと同様に、対応する各パネル領域
のＸ電極及びＹ電極に接続され、制御回路１中のパルス
制御部５からのタイミング制御信号によって図４又は図
５に示したようなタイミングでそれぞれ制御される。な
お、図９においては、説明のためにパネル内のＡ電極及
びＡ側ドライバ、制御回路内の表示データ制御部を省略
しているが、図１に示したものと同様に備える必要があ
る。

【００５７】ところで、図９において、均等に４分割し
た各ブロックのパネル容量（Ｃ_p1〜Ｃ_p4）は、それぞれ
パネル容量全体の１／４となる。前記した式（３）にお
いて、直列抵抗Ｒの値が一定であるとすると、各ブロッ
クのパネル容量がそれぞれ１／４となるので、各ブロッ
クの電力損失は、それぞれ１／２となる。すなわち、図
９のように、ＰＤＰパネルを４つに分割して駆動させた
場合は、パネル２の全体としても、電力損失は１／２に
低減することができる。

【００５８】したがって、ＰＤＰパネルを分割駆動させ
た場合は、分割数に応じて維持放電パルス発生回路が必
要となるが、パネル全体の消費電力を低減させることが
できる。

【００５９】第７実施例ここでは、第６実施例のようにＰＤＰパネルを分割駆動
する場合に、各維持放電パルス発生回路に含まれるコイ
ルＬを共通利用する場合の構成を示す。すなわち、ただ
一つのコイルＬを維持放電パルス発生回路の外部に設
け、各維持放電パルス発生回路内部には共振用のコイル
Ｌは設けない構成の実施例を示す。

【００６０】図１０に、この発明の第７実施例のＰＤＰ
の構成図を示す。ここで、維持放電パルス発生回路９
１，９２，９３，９４は、図６又は図７の端子Ｐ₃とＰ₄
間に接続されたコイルＬを除いて、第３実施例又は第４
実施例で示したものを用いる。

【００６１】図１０において、コイルＬはただ一つだけ
設けられ、コイルＬの一方の端子は各維持放電パルス発
生回路（９１，９２，９３，９４）の端子Ｐ₃に接続さ
れ、コイルＬの他方の端子は、各コイルＬの他方の端子
は、各維持放電パルス発生回路（９１，９２，９３，９
４）の端子Ｐ₄に接続される。パネル２、スキャンドラ
イバ７、制御回路１などは、図９と同様である。なお、
図１０も４分割駆動の場合の構成を示しているが、分割
数はこれに限るものではない。

【００６２】ところで、各維持放電パルス発生回路（９
１，９２，９３，９４）は、対応する分割ブロックの放
電を維持するために共通化したコイルＬを用いる。コイ
ルＬは１つしかないので、維持放電パルス発生回路すべ
てが同じタイミングでコイルＬを利用することはできな
いが、各分割ブロックのＸ，Ｙ電極に加える出力信号の
タイミングをずらすことで、１つのコイルＬを共通利用
することが可能となる。

【００６３】図１１に、この発明の第７実施例の構成に
おける各信号のタイムチャートを示す。ここで、Ｘ₁，
Ｘ₂，Ｘ₃，Ｘ₄は、各維持放電パルス発生回路の端子Ｐ₂
から出力され、各分割ブロックのパネルのＸ電極に加え
られる出力信号の波形を示し、Ｙ₁，Ｙ₂，Ｙ₃，Ｙ₄は、
各維持放電パルス発生回路の端子Ｐ₁から出力され、ス
キャンドライバ７に与えられる出力信号の波形を示す。
また、Ｖ_Lは、共通化されたコイルＬに加えられるコイ
ル電圧波形である。図１１において、信号Ｙ₁、信号Ｘ₁
は、それぞれ図４及び図５の出力１、出力２に対応する
ものであり、交互に正電圧Ｖ_Sのパルス信号が加えられ
ている。

【００６４】前記したように、図２、図６等のスイッチ
ング素子Ｑ₅をオンとしたとき、コイルＬを介してパネ
ル容量Ｃ_pを再充電するための共振電流Ｖ_Lが流れるが、
スイッチング素子Ｑ₅をオンするタイミングは、図１１
においては、信号Ｙ₁の立ち下がり、信号Ｘ₁の立ち上が
りのタイミングに相当する。すなわち、このタイミング
で、コイルＬに図１１に示すようなＶ_L1の波形の信号が
流れる。

【００６５】言い換えれば、信号Ｘ₁と信号Ｙ₁によって
制御される分割ブロックの維持放電の制御をする際に、
コイルＬを利用するのは、このＶ_L1のタイミングだけで
あり、他の分割ブロックの維持放電の制御をするタイミ
ング（たとえばＶ_L2，Ｖ_L3，Ｖ_L4等の出力時）には、コ
イルＬに信号を流さない。

【００６６】図１１においては、各維持放電パルス発生
回路から出力される信号Ｙ₁，Ｙ₂，Ｙ₃，Ｙ₄の出力タイ
ミング及び信号Ｘ₁，Ｘ₂，Ｘ₃，Ｘ₄の出力タイミングを
一定間隔でずらしている。このようにタイミングをずら
すことで、各維持放電パルス発生回路から出力される信
号Ｘ₂，Ｙ₂によって発生されるコイル電圧Ｖ_L2、信号Ｘ
₃，Ｙ₃によって発生されるコイル電圧Ｖ_L3、信号Ｘ₄，
Ｙ₄によって発生されるコイル電圧Ｖ_L4は異なるタイミ
ングで出力される。すなわち、各維持放電パルス発生回
路がコイルＬを利用するタイミングが重なることがな
い。

【００６７】したがって、図１０のように構成したＰＤ
Ｐの分割駆動を行う場合には、コイルＬの数を減らせる
ので、図９の場合に比べて、より少ない部品点数でＰＤ
Ｐの駆動回路を構成することができる。さらに、各維持
放電パルス発生回路によってコイルＬに加えられるコイ
ル電圧Ｖ_Lのタイミングが分散し、コイルＬにかかる電
圧値が低くおさえられるので、雑音輻射を低減させるこ
とができる。

【００６８】なお、第５実施例のように、各分割ブロッ
クごとに、表示パネルの左右に維持放電パルス発生回路
を別々に設けて左右独立に共振回路を構成してもよい。
この場合には、さらに配線長が短くなることによる効果
が得られる。

【００６９】

【発明の効果】この発明によれば、表示パネルの容量を
充放電する場合に発生する、発光に寄与しない無効電力
を有効に再利用することができ、かつ少ない部品点数
で、表示パネルの消費電力を低減できる。また、この発
明によれば、主電極に加えられる維持放電パルス信号の
立ち上がり時間を速くすることができるので、表示パネ
ルの表示品質の劣化を防止できる。

【００７０】さらに、スキャンドライバと表示パネルの
駆動回路を表示パネルの左右両側にそれぞれ独立に配置
して、表示パネルの左側に延伸された維持電極と制御電
極は左側の駆動回路及びスキャンドライバに接続され表
示パネルの右側に延伸された維持電極と制御電極は右側
の駆動回路及びスキャンドライバに接続されているの
で、表示パネルの左右間を結ぶ配線をなくし、配線長を
短くすることができ、配線抵抗の減少、共振電流の低減
及び消費電力の抑制が可能となる。

【００７１】また、この発明の駆動回路が共振回路部を
複数個備えて表示パネルを分割駆動する場合には、表示
パネルの容量値を下げることができるので、より低消費
電力化が可能となる。さらに、共振回路部の共振コイル
を共有化し、かつ分割駆動するタイミングを分散させる
ことにより、部品点数の削減と雑音輻射の低減ができ
る。

【図面の簡単な説明】

【図１】この発明の実施例のＰＤＰの構成図である。

【図２】この発明の第１実施例の維持放電パルス発生回
路の構成図である。

【図３】この発明の第２実施例の維持放電パルス発生回
路の構成図である。

【図４】この発明の第１実施例のタイミング制御信号の
タイムチャートである。

【図５】この発明の第２実施例のタイミング制御信号の
タイムチャートである。

【図６】この発明の第３実施例の維持放電パルス発生回
路の構成図である。

【図７】この発明の第４実施例の維持放電パルス発生回
路の構成図である。

【図８】この発明の第５実施例におけるＰＤＰの構成図
である。

【図９】この発明の第６実施例において、パネル分割駆
動をする場合のＰＤＰの構成図である。

【図１０】この発明の第７実施例において、パネル分割
駆動をする場合のＰＤＰの構成図である。

【図１１】この発明の第７実施例におけるタイミング制
御信号のタイムチャートである。

【図１２】従来のＰＤＰの構成図である。

【図１３】従来の維持放電パルス発生回路の構成図であ
る。

【図１４】従来のＰＤＰの構成図である。

【図１５】図１４のＰＤＰに備えられた維持放電パルス
発生回路の構成図である。

【符号の説明】

１制御回路２パネル３スキャンドライバ制御部４表示データ制御部５パルス制御部６Ａ側ドライバ７スキャンドライバ８維持放電パルス発生回路９Ａ電極１０Ｙ電極１１Ｘ電極Ｑ１，……Ｑ８スイッチング素子Ｄ１，……Ｄ４ダイオードＬコイルＣｐパネル容量ＩＮ１，……ＩＮ８タイミング制御信号Ｖｓ電源電圧

Claims

【特許請求の範囲】

【請求項１】制御電極と維持電極からなる一対の電極
を複数個備えた表示装置の駆動回路であって、前記制御
電極と維持電極に電圧を交互に印加する維持回路部と、
制御回路部とからなり、前記維持回路部が、一対の制御電極と維持電極との間に
形成される電極間容量の両端に直列に接続された第１及
び第２のスイッチング素子と、第１のスイッチング素子
と第２のスイッチング素子の間に直列に接続された共振
コイルとから構成される共振回路部と、電源ラインと接
地ラインとの間に直列接続された２つのスイッチング素
子から構成される第１及び第２のスイッチング回路部と
からなり、第１及び第２のスイッチング回路部のスイッ
チング素子間の接続点と、前記第１及び第２のスイッチ
ング素子のコイルが接続されていない側の接続点とがそ
れぞれ接続され、前記制御回路部が、前記維持回路部の
各スイッチング素子を制御することを特徴とする表示装
置の駆動回路。
【請求項２】前記第１及び第２のスイッチング素子そ
れぞれに並列接続される第３及び第４のスイッチング素
子をさらに備えたことを特徴とする請求項１記載の表示
装置の駆動回路。
【請求項３】前記第１，第２，第３及び第４のスイッ
チング素子それぞれにダイオードが直列接続され、この
ダイオードの向きが、電極間容量の端子へ向かう順方向
の向きであることを特徴とする請求項２記載の表示装置
の駆動回路。
【請求項４】前記共振回路部の前記第１及び第２のス
イッチング素子それぞれに直列に第１及び第２のダイオ
ードを接続し、前記第１のスイッチング素子と共振コイ
ルとの接続点と前記第２のスイッチング回路部のスイッ
チング素子間の接続点との間に、直列接続された第５の
スイッチング素子と第３のダイオードを接続し、前記第
２スイッチング素子と共振コイルとの接続点と前記第１
のスイッチング回路部のスイッチング素子間の接続点と
の間に、直列接続された第６のスイッチング素子と第４
のダイオードを接続し、さらに前記第１のダイオードと
第２のダイオードの向きが等しく、前記第３のダイオー
ドと第４のダイオードの向きが等しく、前記第１のダイ
オードと第３のダイオードの向きが異なることを特徴と
する請求項１記載の表示装置の駆動回路。
【請求項５】表示パネルと、前記請求項１，２，３ま
たは４に記載したいずれかの駆動回路とからなる表示装
置であって、前記表示パネルが複数個の領域に分割さ
れ、前記駆動回路が、それぞれの分割領域内に存在する
制御電極及び維持電極を分割領域ごとに別々に制御する
ことを特徴とする表示装置。
【請求項６】複数個の領域に分割された表示パネル
と、表示パネルの制御電極及び維持電極を分割領域ごと
にそれぞれ制御する複数の駆動回路と、１つのインダク
タ素子とからなり、前記各駆動回路が、前記請求項３または請求項４記載の
駆動回路の中に含まれる共振コイルを除いた構成を持
ち、かつ各駆動回路に含まれる第１及び第２のスイッチ
ング素子間の接続点に、共通的に前記インダクタ素子が
直列接続されることを特徴とする表示装置。
【請求項７】前記各駆動回路が制御電極及び維持電極
を制御する際に、前記インダクタ素子を流れる共振電流
のタイミングが互いに異なることを特徴とする請求項６
記載の表示装置。
【請求項８】同数の制御電極と維持電極とが交互に平
行配置される表示パネルと、表示パネルの一方の側面に
引き出された所定数の前記制御電極からなる第１の制御
電極群と所定数の前記維持電極からなる第１の維持電極
群とが接続された第１の制御部と、表示パネルの他方の
側面に引き出された所定数の前記制御電極からなる第２
の制御電極群と所定数の前記維持電極からなる第２の維
持電極群とが接続された第２の制御部とから構成され、前記第１の制御部が、前記第１の制御電極群に属する制
御電極のそれぞれに選択電圧を加える第１走査部と、前
記第１の維持電極群に属する維持電極に維持出力電圧を
加える第１駆動部とからなり、前記第２の制御部が、前
記第２の制御電極群に属する制御電極のそれぞれに選択
電圧を加える第２走査部と、前記第２の維持電極群に属
する維持電極に維持出力電圧を加える第２駆動部とから
なり、前記第１及び第２駆動部が前記請求項１，２，３
または４に記載したいずれかの駆動回路からなることを
特徴とする表示装置。
【請求項９】前記第１の走査部に接続された第１の制
御電極群が奇数番目の制御電極であり、前記第１の駆動
部に接続された第１の維持電極群が偶数番目の維持電極
であり、前記第２の走査部に接続された第２の制御電極
群が偶数番目の制御電極であり、前記第２の駆動部に接
続された第２の維持電極群が奇数番目の維持電極であ
り、前記第１の制御電極群に加えられる選択電圧は前記
第１駆動部から第１走査部に与えられたものであり、前
記第２の制御電極群に加えられる選択電圧は前記第２駆
動部から第２走査部に与えられたものであることを特徴
とする請求項８記載の表示装置。