JPH11317637A

JPH11317637A - 可聴周波増幅システム及び信号の利得更新方法

Info

Publication number: JPH11317637A
Application number: JP988499A
Authority: JP
Inventors: Prashant P Gandi; ピー．ガンジープラシャント; Sterling Smith; スミススターリング; James R Hochschild; アール．ホクスチャイルドジェームズ; Steve Yang; ヤングスチーブ
Original assignee: Texas Instruments Inc
Current assignee: Texas Instruments Inc
Priority date: 1998-01-15
Filing date: 1999-01-18
Publication date: 1999-11-16
Also published as: EP0932253A2; EP0932253A3

Abstract

(57)【要約】【課題】可聴周波増幅において線形領域で定ステップ
又は定時間で自動利得掃引を行い可聴印象を改善する等
の優れた性能の利得更新を達成する。【解決手段】定ステップ利得更新プロセッサ（図１１
参照）は、旧利得値と新利得値とを比較し（１０１
０）、比較差が０でなければ、カウンタｎを０にセット
し（１０１４）、前記両値間の中間利得値Ｇ_n を現在利
得値Ｇとして出力し（１０１８）、次いで、比較差の正
又は負に応じて（１０２４）、Ｇ_n を或る数のステッ
プ、Ｄだけ、それぞれ、ステップ・アップ（１０２８）
又はステップ・ダウン（１０２６）してＧとして出力
し、次いで、ｎを１だけ増分し（１０２０）、比較差が
０になるまで処理を継続する（１０２２）。定時間利得
更新では、瞬時利得関数を濾波して得る定時間利得関数
を用いてハードウェアを簡単化する。これらの利得更新
は、一次よりも二次利得更新の方が性能が良い。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、可聴周波（ａｕｄ
ｉｏ）増幅における利得の更新、特に、ディジタル信号
プロセッサ（ｄｉｇｉｔａｌｓｉｇｎａｌｐｒｏｃ
ｅｓｓｏｒ；ＤＳＰ）として知られた複雑な集積回路
における利得の更新に関する。

【０００２】

【従来の技術】背景：可聴周波利得更新通例では、オーディオの分野においては利得又はボリュ
ームは、更新命令が利得プロセッサに受け取られると、
瞬時に更新される。しかしながら、この利得がその現在
値Ｇ_old から新値Ｇ_new へ変更されるとき、可聴周波信
号は、遷移の瞬間に突然のジャンプ又は飛び越し（すな
わち「不連続性」）を現す。利得更新は、ボリューム変
更を加えられることになる信号が零値とちょうど交差す
るときまで遅延させることがまたできる。これが「零交
差」利得更新である。零交差利得は、もし信号の零交差
が所定時間、約１００ｍｓ以内に起こらないならば、利
得更新を強制するタイムアウト・モードで、通常、動作
する。定信号又は直流信号に対しては、瞬時更新及び零
交差更新共、同じ結果を産む。

【０００３】図３は、定データ信号ｘ（ｎ）＝ｃを乗ぜ
られる利得信号ｇ（ｎ）に因るこの時間領域現象を示
す。利得印加信号ｙ（ｎ）＝ｘ（ｎ）ｇ（ｎ）が生じ
る。時刻０における不連続性が明らかに現れる。

【０００４】直流信号の場合は、瞬時利得更新は急激な
遷移を引き起こし、この遷移のエネルギーは全可聴帯域

【外１】にわたって分布されて不快な可聴影響を引き起こす。図
４は、利得信号Ｇ（ｆ）に因る周波数領域における現象
を示し、

【外２】で、定データ信号ｘ（ｆ）＝ｃδ（ｆ）すなわち、ｘ
（ｎ）の離散時間フーリエ変換が乗ぜられている。次の
利得印加信号が生じる。

【０００５】

【数１】

【０００６】しかしながら、ほとんどの信号は、それら
が時間に連れて変動すると云う点で定信号でない。先行
技術のハードウェア・ベース解決方法は零交差利得更新
方法論を採用してきており、この方法論は変動（ｎｏｎ
−ｃｏｎｓｔａｎｔ）信号に対しては瞬時利得更新方法
より僅かながら良い可聴性能をもたらす。ｘ（ｎ）の零
交差中に変動信号に新利得を印加することは、可聴アー
チファクトを低程度へ減少させる助けとなる。

【０００７】

【発明が解決しようとする課題】図５は、瞬時利得更新
及び零交差利得更新の結果を示す。利得更新命令５０２
が瞬時利得更新５０４及び零交差利得更新５０６の両方
に同時に受け取られる。瞬時利得更新では、利得は命令
が受け取られる時刻５０８に更新される。この即座の更
新が信号スパイク５１０を生じ、このスパイクが可聴ア
ーチファクトを引き起こす。零交差更新では、利得更新
は、命令が受け取られた後、いったん信号が零値５１２
の近くになると、更新される。しかしながら、信号は、
依然、零交差で瞬時的に更新され、やはり時刻５１４に
可聴アーチファクトを生じる。

【０００８】「ソフト・ミュート（ｓｏｆｔｍｕｔ
ｅ）」は、他の現在行われている利得更新の実現であ
る。ソフト・ミュート利得更新では、利得レベルが聴取
者に容易に知覚可能な時間フレーム（例えば、数秒）に
わたって漸次零（デシベル領域で−∞）へ低減させられ
る。この実現は、瞬時更新又は零交差更新によって作ら
れる可聴アーチファクトを減少させるように働く。しか
しながら、利得更新時間は、聴取者によって感知可能で
ある。

【０００９】

【課題を解決するための手段】ソフト利得更新本願は自動ソフト利得更新アーキテクチャを説明し、こ
のアーキテクチャでは聴取者に知覚不可能である時間間
隔にわたって線形領域で利得が値Ｇ_old から値Ｇ_new へ
自動的に掃引される。このような利得掃引は、デシベル
領域で行われる瞬時更新又は零交差更新中の不連続性に
よって引き起こされる不快な可聴影響を減少させ、かつ
利用者が更新の長さを知覚するのを回避する。２つの特
定ソフト（ｓｏｆｔ）利得更新の実現、すなわち、一次
（すなわち、「線形」）更新及び二次更新を説明する。

【００１０】一次利得関数は連続である。しかしなが
ら、その導関数は０及びＮ₁ で不連続である。線形利得
更新は、定ステップ・アプローチ又は定時間アプローチ
のどちらかで実現することができる。定ステップ・アプ
ローチでは、利得は、Ｇ_old 及びＧ_new によって決定さ
れる或る数のステップにわたって線形に自動的に掃引さ
れる。ステップの数は、利得掃引を完成するのに要する
時間を決定する。定時間アプローチでは、利得は、Ｇ
_old からＧ_new へ線形に自動的に掃引される。これは、
Ｇ_old とＧ_new と間のステップの数にかかわらず、指定
時間間隔にわたって遂行される。線形利得更新に要する
掃引時間はＴ₁ であり、ここにＴ₁ ＝Ｎ₁ Ｔｓであり、
Ｎ₁ は利得掃引に必要とされるステップの数であり、及
びＴｓは標本化周期である。

【００１１】二次利得関数及びその一階導関数は、共に
連続である。しかしながら、その二階導関数は、不連続
である。二次定時間利得更新実施例では、利得は、ラン
ピング関数（ｒａｍｐｉｎｇｆｕｎｃｔｉｏｎ）に従
って、自動的に掃引される。Ｇ_old からＧ_new への利得
掃引の持続時間もまた同様にかなり重要なものである。
二次利得更新に対する掃引時間はＴ₂ であり、ここにＴ
₂ ＝Ｎ₂ Ｔｓであり、Ｎ₂ はその利得掃引に必要とされ
るステップの数を表示し、Ｔｓは標本化周期である。

【００１２】利点本開示の１利点は、多項式利得更新手順によって可聴ア
ーチファクトをかなり減少することがかなえられること
である。本開示の他の利点は、多項式利得更新を線形
（一次）様式、又は二次様式、又は高次様式で遂行する
ことができることである。他の利点は、ミュートから全
目盛（ｆｕｌｌ）利得更新に至るまで、線形領域での濾
波（ｆｉｌｔｅｒｅｄ）利得更新手順がデシベル領域で
の瞬時更新又は零交差利得更新又はステップ・ベース利
得更新に聴感上優る性能をもたらすことである。他の利
点は、利得誤り又は利得近似がないと云う点での完全利
得更新の保証である。すなわち、利得値Ｇ_new は、Ｇ
_new から２％又はそれ以上逸脱するかもしれないアナロ
グ表示と対照的に、正確に達成される。

【００１３】

【発明の実施の形態】好適実施例の詳細な説明本願の数々の革新的教示を特に現在の好適実施例を参照
して説明する。しかしながら、云うまでもなく、実施例
のこの種類は、本願における革新的教示の多くの利点に
富む用途の少数例を提供するに過ぎない。一般に、本願
の明細書においてなされた陳述は、種々請求された発明
のどれをも必ずしも限定しない。なおまた、或る陳述は
或る発明特徴に適用されることがあるが、しかし他の発
明特徴には当てはまらないことがありうる。

【００１４】概観本願は、可聴上平滑である利得更新を生じるために利得
が或る時間間隔にわたってＧ_old からＧ_new へ自動的に
掃引される利得更新方式を提供する。種々の実施例で、
利得がその間にわたって掃引される時間間隔は、２つの
方法で導出される。下に説明する第１の方法は、定ステ
ップ方法である。定ステップ方法では、ミュート目盛と
全目盛との間の利得の範囲が複数のステップに分割され
る。利得を更新するために必要とされる時間は、各ステ
ップに対して同じである。したがって、Ｇ_old とＧ_new
との間に大きな差ある場合の利得更新は小さな差の場合
の更新よりも完成するのに長くかかる。線形定ステップ
・ソフト（ｓｏｆｔ）利得更新の応答は、図８に示され
ている。線形定ステップ・ソフト利得更新は、利得更新
中の可聴アーチファクトの減少を達成する。

【００１５】下に説明する第２の方法は、定時間方法で
ある。定時間方法では、Ｇ_old からＧ_new へ利得を更新
するために必要とされる時間は、Ｇ_old とＧ_new との間
の差にかかわらず各更新に対して一定である。線形定時
間ソフト利得更新の応答が図１２Ａ及び１２Ｂに示され
ている。線形定ステップ利得更新のように、線形定時間
ソフト利得更新は、可聴アーチファクトの減少を達成す
る。しかしながら、図１に示されたように、二次定時間
ソフト利得更新は、Ｇ_new でのその一次連続性に因り可
聴アーチファクトの更に顕著な減少をもたらす。

【００１６】ミュートから最大利得まで掃引するとき、
線形利得更新に要する約９０ｍｓの掃引時間及び二次利
得更新に要する約４５ｍｓの掃引時間が最も快適な聴取
経験を与えることが判っている。例えば、１６ビットオ
ーディオ応用では、最大利得更新は、ミュートｙ（ｎ）
＝０から全目盛｜ｙ（ｎ）｜＝２¹⁵−１＝３２６６７へ
である。それぞれ、４４．１ｋＨｚ及び４８ｋＨｚの標
本化速度に対するＮ_i及びＴ_i の値、ただしｉ＝１又は
２、を下に示す。

【００１７】

【表１】

【００１８】１つの値から他の値への線形掃引は、ソフ
トウェア及びハードウェアで実現されてきている。しか
しながら、このような掃引機能は、非最適時間間隔にわ
たって又はデシベル領域で典型的に行われる。このよう
な掃引機能は、可聴ひずみを引き起こす。一次（線形）
利得更新に要する約９０ｍｓの更新時間及び二次利得更
新に要する約４５ｍｓの更新時間は、掃引時間に因る最
少可聴ひずみを生じ、なおまた二次利得更新は線形一次
利得更新よりかなり優れた性能を有する。

【００１９】現在好適と考えられる実施例でまた重要な
のは、利得掃引が線形領域で起こるのであって、デシベ
ル領域においてではないことであり、ここに

【外３】である。もし利得が、定ｄＢステップで、例えば、１ｄ
Ｂのステップで−９０ｄＢから０ｄＢへ掃引されるなら
ば、図６に示されたのと同じようなデシベル応答が生じ
る。

【００２０】図６のものと等価な線形領域応答が図７に
示されている。ｇ_dB（ｎ）に定ステップ更新を加えると
それは線形領域における指数利得更新に変換され、特に
Ｇ_ne _w ６０２に達するとき顕著な可聴アーチファクトを
生じる。この応答差は、聴取者が利得更新中は実際の線
形領域利得値に主観的に敏感である一方、利得の定常状
態中はｄＢ値に敏感であるために、有意味である。利得
更新問題に取り組むとき、線形利得値がかなり重要なも
のになる傾向があることは、技術の熟練者によって充分
に理解されておりかつオーディオ関係の文献に文書化さ
れている。

【００２１】可聴周波ミューティング（ａｕｄｉｏｍ
ｕｔｉｎｇ）は、利得更新が或る非零Ｇ_old から０であ
るＧ_new へ行われると云う点で利得更新の特殊な場合で
ある。したがって、同じソフト利得更新をソフト・ミュ
ート機能を実現するために使用してよい。

【００２２】一次利得更新定ステップ利得更新図８は、定ステップ・ソフト利得更新の応答を示す。定
ステップ利得更新では、ステップ寸法Ｄは、ミュートの
値と全目盛すなわち最大利得（ｍａｘｇａｉｎ）の値と
を結ぶ線８１４の「離散時間傾斜（ｄｉｓｃｒｅｔｅ−
ｔｉｍｅｓｌｏｐｅ）」である。１６ビット２の補数
系で、ミュート＝０かつ全目盛＝２¹⁵−１＝３２７６７
の場合、Ｄが８ならば４０９６ステップを生じ、これは
数２に最も近い整数である。

【００２３】

【数２】

【００２４】したがって、利得更新をＧ_old ＝ミュート
からＧ_new ＝全目盛へ線形に掃引するとき、Ｎ₁ ＝４０
９６の利得ステップが利用され、４４．１ｋＨｚの標本
化速度が与えられているなら８５．３３ｍｓの更新時間
Ｔ₁ を得る。しかしながら、ステップ寸法が一定にされ
ているので、特別の利得更新に対するステップの実際の
数Ｎ₁ ’はＮ₁ と異なり得る。図９は、１／２全目盛か
ら全目盛への利得更新の応答を示す。もしＧ_old ＝全目
盛／２かつＧ_new ＝全目盛ならば、Ｎ₁ ’＝Ｎ₁／２、
すなわち、２０４８ステップのみ必要である。

【００２５】このような定ステップ・アプローチは、線
形又は二次のどちらにしろ、定時間利得更新ほどには平
滑でない。例えば、（０ｄＢ）の最大目盛即ち最大ユニ
ティ利得を持つ１６ビット系を想定する。２つの利得更
新、すなわち、１）Ｇ_old ＝０＝−∞ｄＢ（ミュート）
及びＧ_new ＝最大利得／２＝１／２＝−６ｄＢでＮ₁’
＝Ｎ_1/2 ＝２０４８ステップ；２）Ｇ_old ＝最大目盛
／２＝１／２＝−６ｄＢ及びＧ_new ＝最大利得＝１＝０
ｄＢで、Ｎ₁ ’＝Ｎ_1/2 ＝２０４８ステップを考える。
前者の利得更新が８４ｄＢ範囲にわたっているのに対し
て、後者の更新は６ｄＢ範囲にわたっているに過ぎな
い。しかもなお、両更新は同じＮ₁ ’にわたって行われ
かつ結果として同じＴ₁ ’にわたり、ここにＴ₁ ’＝Ｎ
₁ Ｔｓ＝４２．６７ｍｓである。

【００２６】図１０は、線形定ステップ利得更新プロセ
スを制御するアルゴリズムを形成する流れ図を示す。も
し利得プロセッザが使用中（ｂｕｓｙ）ならば（１００
２）、同プロセッサは利得更新を現在処理中でありかつ
新利得値は受理されない。もし利得プロセッザが使用中
でなければ、新値Ｇ_new がＧ_hostインタフェースによっ
て受理される（１００４）。次に、もし利得プロセッサ
がバイパス・モードに入っているならば（１００６）、
Ｇ_new が直ちに印加される（１００８）。もし利得プロ
セッサがバイパス・モードに入っていないならば、Ｇ
_new がＧ_old と比較され（１０１０）、もしその差が０
ならば、使用中フラグ（ｂｕｓｙｆｌａｇ）がリセッ
トされ（１０１２）かつプロセッサは終了する（１０３
２）。もしその差が０でないならば、使用中フラグがセ
ットされかつステップカウンタｎが０にセットされる
（１０１４）。新中間利得値Ｇ_n がＧ₀ にセットされ
（１０１６）かつ現在利得値Ｇとして出力される（１０
１８）。ｎの値が、もしＧ_new −Ｇ_old ＞０ならば、Ｄ
だけ増分され、又は、もしＧ_new −Ｇ_old ＜０ならば、
Ｄだけ減分される（１０２０）。Ｇ_new −Ｇ_old の絶対
値＝０ならば、使用中フラグがリセットされかつＧ_old
の値がＧ_new にセットされ（１０３０）かつプロセッサ
は終了する（１０３２）。Ｇ_new −Ｇ_old の絶対値≠０
である間、中間利得値Ｇ_n がステップ・アップ又はステ
ップ・ダウンされる。すなわち、もしＧ_new−Ｇ_old ＜
０ならば（１０２４）、Ｇ_n は或る数のステップ、つま
り、Ｄだけステップ・ダウンされる（１０２６）。もし
Ｇ_new −Ｇ_old ＞０ならば（１０２４）、Ｇ_n は或る数
のステップ、Ｄだけステップ・アップされる（１０２
８）。どちらの場合も、新中間利得値Ｇ_n が現在利得値
Ｇとして出力される（１０１８）。次いで、ｎの値が１
だけ増分され（１０２０）かつ利得更新決定が終了又は
継続される（１０２２）。

【００２７】図１１は、上のアルゴリズムを実現する利
得プロセッサを示す。利得プロセッサ用ホスト・インタ
フェースＧ_hostが、ホスト・プロセッサから利得更新信
号を受け取る。バイパス・モードでは、新利得値Ｇ_new
がマルチプレクサ１１０４を通してレジスタ１１０６へ
転送され、このレジスタは値Ｇ_new を保持する。次い
で、この新利得値は、マルチプレクサ１１０８を通して
値Ｇ_old を保持するレジスタ１１１０に渡される。次い
で、新利得値は、マルチプレクサ１１１８を通してレジ
スタ１１２０に渡される。レジスタ１１２０からのＧ
_new 値が新利得出力値１１２２になる。使用中モードで
は、レジスタ１１０６の値は更新されず、かつ利得更新
な行われない。定ステップ・モードでは、値Ｇ_n を保持
するレジスタ１１１４が加算器１１１６でＧ_old からＧ
_new へとＤ刻みで増分されるようにステップされる。各
ステップの後、レジスタ１１１４の値Ｇ_n がマルチプレ
クサ１１１８を通してレジスタ１１２０に渡される。レ
ジスタ１１２０からの値が新利得出力値となる。コント
ローラ１１２４が利得プロセッサのバイパス信号及び使
用中信号を制御する。コントローラ１１２４はまた、ス
テップカウンタｎを維持し、かつレジスタ１１０６、１
１１０、及び１１１４をロードする。

【００２８】定時間利得更新定時間利得更新では、Ｇ_old 及びＧ_new の選択にかかわ
らず、更新ステップの数Ｎ₁ （かつ、したがって、更新
時間Ｔ₁ ）が一定に保たれる。定時間利得更新では、Ｎ
₁ を一定に維持させるためにＧ_old とＧ_new の異なる対
に対してステップ寸法Ｄが変化する。図１２Ａ及び１２
Ｂは、定時間利得更新におけるＮ₁ の性質を示す。図１
２Ａで、Ｇ_old ＝０からＧ_new ＝最大利得へ掃引する利
得更新がＮ₁ ステップを取る。もしＮ₁ ＝４０９６なら
ば、ステップ寸法、すなわち、利得掃引の傾斜Ｄ（１２
０２で指示される）＝８である。同様に、図１２Ｂで、
Ｇ _old ＝最大利得／２からＧ_new ＝最大利得へ掃引する
利得更新もまたＮ₁ ステップを取る。しかしながら、後
者の例では、Ｎ₁ ＝４０９６のとき、１２０２で指示さ
れる傾斜Ｄ＝４である。

【００２９】一般に、定時間可変ステップ寸法利得更新
は、Δが利得値Ｇ_old 及びＧ_new に依存するようにされ
ているのでかなり複雑なハードウェアを必要とすること
になる。しかしながら、開示した方法は、「瞬時」利得
更新関数を「フィルタ」して定時間利得更新を伴う一次
利得更新関数を産む。

【００３０】図１３は、所望の線形定時間フィルタ掛け
出力を表す。Ｇ_old からＧ_new への入力利得変更要求
は、段階関数を単に指定する。しかしながら、開示した
利得プロセッサは、これを、図１３に示した線形応答の
ような、平滑化更新に自動的に変換することになる。

【００３１】くし形フィルタは、

【外４】ではｈ（ｎ）＝１／Ｎ₁ の、それ以外ではｈ（ｎ）＝０
のインパルス応答を有するか、又は次のようなｚ領域伝
達関数

【００３２】

【数３】

【００３３】を有するものであって、図１３に示された
ような所望応答曲線を生じる。係数１／Ｎ₁ がこのフィ
ルタの伝達関数から除去されると、このフィルタは、次
のような時間領域差分方程式で表される関数を産む。

【００３４】

【数４】

【００３５】これらの差分方程式を実現するために、そ
の項ｘ（ｎ−Ｎ₁ ）が、例として、Ｎ₁ ＝４０９６に対
してｘ（ｎ−４０９６）になるとすると、４０９６入力
信号を記憶することが必要であることになる。しかしな
がら、入力信号ｘ（ｎ）が２つの値Ｇ_old とＧ_new のみ
を取り、かつ図１３に示された階段関数曲線を有するこ
とに着目し、状態変数ｘ（ｎ−Ｎ₁ ）を発生するために
簡単な外部制御回路を設計することができる。

【００３６】図１４は、上の差分方程式を実現する概略
的回路図を示す。更新中、バイパス信号＝０のとき、レ
ジスタｘ_n 、ｘ_n-1 、及びｙ_n-1 の初期設定及び値は、
次の通りである。

【００３７】

【表２】

【００３８】ホスト・インタフェースＧ_hostがそのホス
トから利得更新命令を受け取る。利得コントローラが利
得プロセッサに関する使用中標識及びバイパス標識を維
持する。利得コントローラはまた、掃引更新を追跡しか
つ使用中モードを維持するために内部カウンタを維持す
る。利得コントローラはまた、レジスタ１４１０、１４
１２、１４１８をロードし、これらのレジスタは、それ
ぞれ、ｘ_n、ｘ_n-N1及びｙ_n-1 に対する値を保持する。
レジスタ１４１０及び１４１２は、最初、値Ｇ _old を保
持する。利得コントローラによって維持されたカウンタ
が、いったん０を通過して増分すると、利得コントロー
ラはレジスタ１４１０をＧ_new でロードする。レジスタ
１４１２の値は、利得更新プロセス中変化しない。加算
器１４１４は、レジスタ１４１０の値からレジスタ１４
１２の値を減算する。加算器１４１６は、Ｇ_old ＊Ｎ₁
で初期的にロードされているレジスタ１４１８の値を加
算器１４１４の出力に加算する。また、利得コントロー
ラによって維持されるカウンタが、いったん、０を通過
して増分すると、利得コントローラ１４０４がレジスタ
１４１８を値ｙ_n-1 でロードする。そのカウンタがステ
ップの数Ｎ₁ に等しいとき、レジスタ１４１８は値Ｇ
_new ＊Ｎ₁ を保持する。値ｙ_n がその値を加算器１４１
６の結果から取る。シフト１４２２は、右シフタ（ｒｉ
ｇｈｔｓｈｉｆｔｅｒ）であって、これは値ｙ_n をＮ
₁ で除算して出力Ｇ_n を生じる。

【００３９】利得コントーラによって維持されるカウン
タは、０からＮ₁ −１の値のみを取る。ｎ＝Ｎ₁ の場合
は、カウンタが０へロールすると共にＧ_old がＧ_new に
よって置換されると解釈することができる。利得コント
ローラは、

【外５】中、使用中モードにあることになり、したがって、ホス
トからなんら新利得更新を受理しないことになる。

【００４０】Ｎ₁ ＝４０９６かつ１６ビットの出力利得
ｇ（ｎ）に対して、加算演算ｘ（ｎ）−ｘ（ｎ−１）
は、レジスタ１４１０及び１４１２が各々１６ビットで
あるので１７ビットの加算器１４１４を必要とする。フ
ィードバック加算演算は、レジスタ１４１８が３０ビッ
ト寸法であるので、３０ビットの加算器１４１６を必要
とする。

【００４１】二次利得更新上に説明した線形、一次、定時間更新のアルゴリズム
は、二次利得更新を達成するように拡張される。この場
合、図１に示された二次フィルタ応答が望まれる。Ｇ
_old からＧ_new への入力利得変更要求は、段階関数を単
に指定する。しかしながら、開示した利得プロセッサ
は、図１に示され二次応答のような、平滑化更新を自動
的に発生することになる。その応答は、Ｍ＝Ｎ₂ ／２に
よって特性表示された二次くし形フィルタを使用するこ
とによって得ることができ、ここにＭは更新におけるス
テップの数の中点を表す。

【００４２】多項式適合（ｐｏｌｙｎｏｍｉｎａｌｆ
ｉｔ）が２つ時間範囲、すなわち、

【外６】上で実施される。曲線の中点Ｎが（Ｇ_new ＋Ｇ_old）／
２によって定義される。曲線

【外７】Ｎ上の値に対して、ｇ（ｎ）＝α₀ ｎ² ＋α₁ ここにｇ
（０）＝Ｇ_old かつｇ（Ｎ）＝Ｇ_new である。したがっ
て、α₀ ＝（Ｇ_new −Ｇ_old ）／２かつα₁ ＝Ｇ _old で
ある。曲線

【外８】上の値に対してｇ（ｎ）＝β₀ （ｎ−２Ｎ）² ＋β₁ こ
こにｇ（Ｎ）＝Ｇ_new −Ｇ_old かつｇ（２Ｎ）＝Ｇ_new
である。したがって、β₀ ＝−（Ｇ_new −Ｇ_old ）／２
ｏｒ−α ₀ かつβ₁ ＝Ｇ_new である。

【００４３】図１に示された応答を生じるくし形フィル
タの時間領域伝達関数は、次の通りである。

【００４４】

【数５】

【００４５】くし形フィルタとしての上の時間領域伝達
関数の例示実現は、次のｍａｔｌａｂコードで説明され
る。

【００４６】comb2.m % 二次くし形フィルタの実現（implementation of the
2nd-order comb filter） % 積分器は、二次セクションとして実現される（integr
ator is implementedas a second-order section） % % プランシャント・Ｐ・ガンドハイ，１９９７年８月
（Prashant P. Gandhi,August 1997） % アルゴリズム実現コード（Algorithm Implementation
Code） %

【００４７】

【表３】

【００４８】

【表４】

【００４９】

【表５】

【００５０】Ｍ＝１０２４に対して、ｘ（ｎ−Ｍ）及び
ｘ（ｎ−２Ｍ）は、２０４８入力信号値を記憶すること
を必要とすることになる。しかしながら、下の表に示し
たアルゴリズムによって、状態変数を発生する外部コン
トローラが１６ビット利得値に対する４キロバイト語記
憶要件を除去することがかなえられる。

【００５１】

【表６】

【００５２】

【外８】に対して、カウンタは、０にリセットされると共にＧ
_old ←Ｇ_new 、及びＧ_new←Ｇ_hostである。

【００５３】図１５は、上のアルゴリズム表を実現する
利得プロセッサの実例を示し、ここにＭ＝１０２４又は
Ｎ₂ ＝２０４８である。値ｘ_n を保持するレジスタ１５
０２が値Ｇ_new で初期的にロードされる。それぞれ、値
ｘ_n-M 及びｘ_n-2Mを保持するレジスタ１５０４及び１５
０６が値Ｇ_old で初期的にロードされる。第１ステップ
ｎ＝０でのｙ_n-1 及びｙ_n-2 の値は、Ｇ_old ＊Ｍ² であ
る。出力ｇ（ｎ）は、Ｇ_old である。したがって、カウ
ンタｎが利得掃引中のステップの数２Ｍの１／２以下で
ある間、レジスタ１５０２、１５０４、及び１５０６
は、不変のままである。乗算器１５０８がレジスタ１５
０４の値を２倍する。加算器１５１０がレジスタ１５０
２の値から乗算器１５０８による積を減算する。加算器
１５１２が加算器１５１０の結果をレジスタ１５０６の
値に加算する。ｙ_n-1 の値がｙ（ｎ）のフィードバック
・ループと単位遅延（ｕｎｉｔｄｅｌａｙ）１５１４
によって発生される。ｙ_n-1 の値は、乗算器１５１８で
２倍される。ｙ_n-2 の値がｙ（ｎ）のフィードバック・
ループ内で単位遅延１５２０によって発生される。加算
器１５２４が乗算器１５１８による積からｙ_n-2 の値を
減算する。加算器１５２６が加算器１５１２の結果を加
算器１５２４の結果に加算する。加算器１５２６の結果
は、ｙ（ｎ）である。この結果がシフト１５３０、すな
わち、右シフタ内へ入力され、このシフタは値ｙ_n をＭ
² で除算して出力利得信号ｇ（ｎ）を生じる。カウンタ
ｎは、各一連の演算の後に増分される。カウンタｎが利
得掃引のステップ数２Ｍの１／２以上である間、レジス
タ１５０４はＧ_new にセットされている。上のステップ
は、不変のままである。カウンタｎが、いったん、２Ｍ
に到達すると、レジスタ１５０２、１５０４、及び１５
０６、及びｇ（ｎ）は、値Ｇ_new を与えられる。

【００５４】図１５に示された利得プロセッサに対する
コントローラは、好適には、次の特徴を実現する。すな
わち、電源投入の際、０（ミュート）利得を印加する。
利得更新中は使用中状態を維持して、利得が変更される
の防止する。定常状態の間、印加された利得がＧ_old に
強制的に等しくされて、線路上の雑音、故障給電、又は
物理装置内の誤りによって引き起こされることがあり得
る「希な（ｒａｒｅ）」利得誤りからの回復を図る。Ｇ
_old ＝Ｇ_new ＝Ｇ_hostであると共に印加利得がＧ_old で
あるようなバイパス状態を維持する。

【００５５】図１６は、単一加算器を用いて上の表アル
ゴリズムを実現するマイクロコード・サイクルベースＤ
ＳＰを示す。そのフィルタは、例えば、２０ビットで表
されたｇ（ｎ）及びＭ＝１０２４、すなわち、標本化速
度ｆｓ＝４４．１ｋＨｚでＮ ₂ ＝２０４８、つまり、Ｔ
₂ ＝４６．４４ｍｓで以て、効率的に実現される。ＤＳ
ＰのＲＡＭ語は、この実施例では、次のように割り当て
られる。Ｇ_old 、Ｇ_new ＝ｘ_n 、ｘ_n-M 、及びｘ_n-2M：３２ビ
ットの下側２０ビットは利得値でありかつ上側１２ビッ
トは０にセットされる。値ｙ_n 、ｙ_n-1 、及びｙ_n-2 は
各々次の２つのＲＡＭ語を割り当てられる：最下位語Ｌ
ＳＷ及び最上位語ＭＳＷ。ｙ_n 、ｙ_n-1 、及びｙ_n-2 の
ＭＳＷの下側２０ビットはＧ_old にセットされる一方、
残りの上側１２ビットばかりでなくｙ_n 、ｙ_n-1 、及び
ｙ_n-2 のＬＳＷの全て３２ビットが初期化中０にセット
される。ｙ_n ＝ｇ_n のＭＳＷは下側２０ビットが有効ｇ
_n である。

【００５６】利得コントローラによって制御されるマル
チプレクサ１６０２が上に説明されたＲＡＭ語へ入力を
供給するデータ選択器として使用される。レジスタ１６
０４、１６０６、及び１６０８は３２ビット・レジスタ
であって、これらはフィルタの適当なステップを遂行す
るために必要とされるに従ってＲＡＭからの値ｘ_n 、ｘ
_n-M 、ｘ_n-2M、ｙ_n 、ｙ_n-1 、及びｙ_n-2 でロードされ
る。マルチプレクサ１６１０は、データ選択器として使
用され、どの値を加算器１６１２及び１６１６内へロー
ドするか決定する。２つのフィードフォーワド加算（ｘ
（ｎ）＋（−２ｘ（ｎ−Ｍ））＋ｘ（ｎ−２Ｍ）が正規
条件として実施される。他方、各フィードバック加算１
５２４及び１５２６が２つのクロック・サイクルに実施
される。すなわち、１つのサイクルはＬＳＷどうしを加
算し、他のサイクルはＭＳＷどうしを加算する。ＬＳＷ
演算及びＭＳＷ演算用に特別の加算／減算命令が使用さ
れる。ＬＳＷ加算が遂行されるとき、２０ビット加算器
１６１６のＣｏｕｔがフリップフロップＣ２０内へ記憶
される。フリップフロップＣ２０の値は、ＭＳＷ加算演
算中２０ビット加算器１６１６へのＣｉｎとして使用さ
れる。値２＋ｙ_n+1は、ｙ_n-1 の２つのＬＳＷを加算
し、加算器１６１６のＣｏｕｔをフリップフロップＣ２
０に記憶し、それを次のクロックに１２ビット加算器１
６１２のＣｉｎとして渡し、かつｙ_n-1 の２つのＭＳＷ
を加算することによって、実現される。シフタ１６２８
が乗算器１５０８及び１５１８の２で乗算する演算と１
５３０のシフト機能を実施する。レジスタ１６２６が出
力用に値ｇ（ｎ）を保持する。

【００５７】現在の好適実施例では、このＤＳＰは４０
ビット未満であるデータ経路（ｄａｔａｐａｔｈ）寸法
を用いて実現される。この３２ビット実現は、プロセッ
サ領域を２５〜３３％減少させることを図る。しかしな
がら、フィードバック処理には、２倍多い加算演算及び
２倍多いＲＡＭ記憶語が必要とされる。もしＤＳＰ領域
費用が心配でないならば、上の実現を４０ビット又はそ
れ以上のデータ経路に適応するように変更してよい。

【００５８】図２は、ソフト利得更新を有利に利用する
例示可聴周波システムの信号処理経路のブロック図であ
る。等化器、可聴周波音制御、及びボリユーム制御はデ
ィジタル信号処理ハードウェアの各部分であり、このハ
ードウェアはまたＤＳＰ制御プロセッサ、制御回路２１
８、及びメモリを含む。等化器はディジタル可聴周波デ
ータを受け取る。このデータはＤＳＰハードウェアによ
って処理される。ディジタル・アナログ変換回路は、信
号をアナログ可聴周波として出力するように変換する。
利得更新命令をＤＳＰ制御プロセッサが利用者入力から
受け取ると、ＤＳＰ制御プロセッサは、ＤＳＰ制御回路
を経由して、ボリューム制御ブロックに命令して、これ
に従って利得を更新させる。ボリューム制御ブロック
は、ソフト利得更新を利用する。

【００５９】線形定時間ソフト利得更新の例示実現で
は、掃引時間として現在考えられている最良モードは、
９０ｍｓの近旁にある。二次定時間ソフト利得更新の例
示実現では、掃引時間として現在考えられている最良モ
ードは、４５ｍｓの近旁にある。７０ｍｓと１１０ｍｓ
との間の線形掃引時間及び３５ｍｓと５５ｍｓとの間の
二次掃引時間が好適であって、その理由はこれらの掃引
時間が聴取者に快適な利得更新応答を与えることであ
る。７０ｍｓより短い又は１１０ｍｓより長い線形掃引
時間及び３５ｍｓより短い又は５５ｍｓより長い二次掃
引時間は、このような掃引時間が使用されるときかなり
の量の可聴周波アーチファクトを引き起こすために、余
り好ましくない。

【００６０】修正態様及び変形態様技術の熟練者によって認めらるように、本願に説明され
た革新的概念は、極めて広い範囲にわたって修正及び変
形することができ、したがって、特許となった主題の範
囲は与えた特定の例証的教示のどれによっても限定され
るものではなく、公告された特許請求の範囲によっての
み限定される。

【００６１】好適実施例では、１６ビット可聴周波応用
を考えている。しかしながら、さまざまなビット解像度
の可聴周波応用が本開示の利点を活用することができ
る。

【００６２】好適実施例におけるミュートと最大利得と
の間のステップの数は、４０９６である（３２７６８レ
ベル、傾斜Ｄが８）。しかしながら、傾斜は、より急峻
又はより平坦な応答を生じるために、２のべき又は或る
他の数だけ、変動させることができる。

【００６３】傾斜と同様に、標本化速度ｆｓは、可聴周
波応用の間で異なることができる。標本化速度が変化す
るに従って、定ステップ・ソフト利得更新に対する掃引
時間が変動することになる。

【００６４】上に説明したソフト利得更新は、一次関数
及び二次関数のみに限定されない。更新は、より高次の
関数をまた充分に使用することができ、各関数はＧ_new
及びＣ_old でより良い連続性を有する。したがって、各
高次関数が利得更新に当たって生じるアーチファクトは
ずっと少ないことになる。しかしながら、このような高
次関数の実現には、より多量のＤＳＰ資源が要求される
ことになる。高次関数に要する好適掃引時間は、その次
に低い関数に要する好適掃引時間の半分の近旁にある。
すなわち、好適三次ソフト利得更新掃引時間は、２２．
５ｍｓ（二次利得更新に要する好適掃引時間４５ｍｓの
１／２）の近旁にあることになる。

【００６５】注意をまた要するのは、上の主要な実施例
は全てを尽くすのではなく、他のアルゴリズムを平滑自
動更新に使用することができることである。

【００６６】以上の説明に関して更に以下の項を開示す
る。

【００６７】（１）可聴周波増幅回路と、ディジタル
信号プロセッサ・ベース・コントローラであって、前記
増幅回路の利得を制御するように接続され、かつ、利得
変更命令に応答して、所定ランピング関数に従って、前
記利得変更命令の終端後に起こる複数のステップを含む
多重ステップで前記増幅回路の利得を変更するようにプ
ログラムされる前記ディジタル信号プロセッサ・ベース
・コントローラとを含む可聴周波増幅システム。

【００６８】（２）第１項記載のシステムにおいて、
前記コントローラが前記増幅回路と共に集積されるシス
テム。

【００６９】（３）第１項記載のシステムにおいて、
前記コントローラがまた自動車用ラジオ制御機能を含む
システム。

【００７０】（４）第１項記載のシステムにおいて、
前記コントローラが入出力機能用特注周辺装置と共に集
積されるＤＳＰコアを含むシステム。

【００７１】（５）第１項記載のシステムにおいて、
前記利得変更が１１０ｍｓより短い時間内に行われるシ
ステム。

【００７２】（６）第１項記載のシステムにおいて、
前記利得変更が５５ｍｓより短い時間内に行われるシス
テム。

【００７３】（７）第１項記載のシステムにおいて、
前記コントローラが前記増幅回路の利得を自動的に変更
しつつある間は前記コントローラが引き続いて起こる前
記利得変更命令に応答しないシステム。

【００７４】（８）可聴周波増幅回路と、コントロー
ラであって、前記増幅回路の利得を制御するように接続
され、かつ、利得変更命令に応答して、所定ランピング
関数に従って、前記命令によって指定されていない所定
かつ延長持続時間にわたって前記増幅回路の利得を平滑
に自動的に変更する前記コントローラとを含む可聴周波
増幅システム。

【００７５】（９）第８項記載のシステムにおいて、
前記コントローラが前記増幅回路と共に集積されるシス
テム。

【００７６】（１０）第８項記載のシステムにおい
て、前記コントローラがまた自動車用ラジオ制御機能を
含むシステム。

【００７７】（１１）第８項記載のシステムにおい
て、前記コントローラが入出力機能用特注周辺装置と共
に集積されるＤＳＰコアを含むシステム。

【００７８】（１２）第８項記載のシステムにおい
て、前記利得変更が１１０ｍｓより短い時間内に行われ
るシステム。

【００７９】（１３）第８項記載のシステムにおい
て、前記利得変更が５５ｍｓより短い時間内に行われる
システム。

【００８０】（１４）第８項記載のシステムにおい
て、前記コントローラが前記増幅回路の利得を自動的に
変更しつつある間は前記コントローラが引き続いて起こ
る前記利得変更命令に応答しないシステム。

【００８１】（１５）可聴周波増幅回路と、コントロ
ーラであって、前記増幅回路の利得を制御するように接
続され、かつ、利得変更命令に応答して、所定ランピン
グ関数に従って、前記命令によって指定されていない所
定数のステップにわたって前記増幅回路の利得を平滑に
自動的に変更する前記コントローラとを含む可聴周波増
幅システム。

【００８２】（１６）第１５項記載のシステムにおい
て、前記コントローラが前記増幅回路と共に集積される
システム。

【００８３】（１７）第１５項記載のシステムにおい
て、前記コントローラがまた自動車用ラジオ制御機能を
含むシステム。

【００８４】（１８）第１５項記載のシステムにおい
て、前記コントローラが入出力機能用特注周辺装置と共
に集積されるＤＳＰコアを含むシステム。

【００８５】（１９）第１５項記載のシステムにおい
て、前記利得変更が１１０ｍｓより短い時間内に行われ
るシステム。

【００８６】（２０）第１５項記載のシステムにおい
て、前記コントローラが前記増幅回路の利得を自動的に
変更しつつある間は前記コントローラが引き続いて起こ
る前記利得変更命令に応答しないシステム。

【００８７】（２１）可聴周波増幅回路と、コントロ
ーラであって、前記増幅回路の利得を制御するように接
続され、かつ、利得変更命令に応答して、少なくとも二
次の所定平滑化関数に従って前記増幅回路の利得を自動
的に変更する前記コントローラとを含む可聴周波増幅シ
ステム。

【００８８】（２２）第２１項記載のシステムにおい
て、前記コントローラが前記増幅回路と共に集積される
システム。

【００８９】（２３）第２１項記載のシステムにおい
て、前記コントローラがまた自動車用ラジオ制御機能を
含むシステム。

【００９０】（２４）第２１項記載のシステムにおい
て、前記コントローラが入出力機能用特注周辺装置と共
に集積されるＤＳＰコアを含むシステム。

【００９１】（２５）第２１項記載のシステムにおい
て、前記利得変更が５５ｍｓより短い時間内に行われる
システム。

【００９２】（２６）第２１項記載のシステムにおい
て、前記コントローラが前記増幅回路の利得を自動的に
変更しつつある間は前記コントローラが引き続いて起こ
る前記利得変更命令に応答しないシステム。

【００９３】（２７）信号の利得更新方法であって、
（ａ）利得変更命令を受信するステップと、（ｂ）
所定ランピング関数に従って、多重ステップで前記信号
の利得を自動的に変更させるステップとを含む方法。

【００９４】（２８）第２７項記載の方法において、
前記利得変更が１１０ｍｓより短い時間内に行われる方
法。

【００９５】（２９）第２７項記載の方法において、
ステップ（ｂ）が行われつつある間ステップ（ｂ）が阻
止される方法。

【００９６】（３０）本発明は、音声／通話応用及び
１０％可聴周波応用においてソフトな方法でボリューム
（又は利得）を更新（又は変更）することに関する。ミ
ュート利得更新から全目盛利得更新に至るまで、（線形
領域での）フィルタ掛け利得更新手順は、デシベル領域
での瞬時利得更新又は零交差利得更新又はステップ・ベ
ース利得更新に実施的に優る性能をもたらすことが判
る。特に、一次（線形）利得更新に要する約９０ｍｓの
更新時間及び二次利得更新に要する約４５ｍｓの更新時
間は最少可聴ひずみを生じ、なおまた二次利得更新は線
形一次利得更新よりもかなり優れた性能を有することが
判る。両フィルタ掛け利得更新共、線形領域で実施され
るのであって、デシベル領域においてはない。

【図面の簡単な説明】

【図１】本発明の実施例による二次定時間濾波ソフト利
得更新の応答曲線図。

【図２】本発明の実施例によるソフト利得更新を利用す
る可聴周波数方式の信号処理経路のブロック図。

【図３】定データ信号を乗ぜられる利得信号に因る時間
領域現象を示す応答曲線図。

【図４】定データ信号を乗ぜられる利得信号に因る周波
数領域現象を示すエネルギー分布図。

【図５】先行技術による瞬時利得更新及び零交差利得更
新の結果を示す応答曲線図。

【図６】デシベル領域での線形ソフト利得更新の応答曲
線図。

【図７】線形領域での線形ソフト利得更新の応答曲線
図。

【図８】本発明の実施例による定ステップ・ソフト利得
更新の応答曲線図。

【図９】本発明の実施例による１／２全目盛から全目盛
への利得更新の応答曲線図。

【図１０】本発明の実施例による線形定ステップ利得更
新プロセスのアルゴリズムを形成する流れ図。

【図１１】本発明の実施例による定ステップ線形掃引利
得制御を実現する利得プロセッサの回路図。

【図１２】本発明の実施例による定時間利得更新におけ
るＮ₁ の定特性を示す応答曲線図であって、Ａはミュー
トから最大利得へ掃引する場合の図、Ｂは最大利得／２
から最大利得へ掃引する場合の図。

【図１３】本発明の実施例による所望線形定時間フィル
タ出力波形図。

【図１４】本発明の実施例による線形定時間差分方程式
を実現する回路ブロック図。

【図１５】本発明の実施例による二次定時間掃引利得更
新を実現する利得プロセッサの回路ブロック図。

【図１６】本発明の実施例による単一加算器を用いて表
アルゴリズムを実現するマイクロコード・サイクルベー
スＤＳＰの回路ブロック図。

【符号の説明】

２１８制御回路８１４ステップ寸法、すなわち、離散時間傾斜Ｄ１１０４マルチプレクサ１１０６レジスタ１１０８マルチプレクサ１１１０レジスタ１１１４レジスタ１１１６加算器１１１８マルチプレクサ１１２０レジスタ１１２４コントローラ１２０２ステップ寸法、すなわち、離散時間傾斜Ｄ１４１０レジスタ１４１２レジスタ１４１４加算器１４１６加算器１４１８レジスタ１４２２シフト１５０２レジスタ１５０４レジスタ１５０６レジスタ１５０８乗算器１５１０加算器１５１２加算器１５１４単位遅延１５１８乗算器１５２０単位遅延１５２４加算器１５２６加算器１５３０シフト１６０２マルチプレクサ１６０４レジスタ１６０６レジスタ１６０８レジスタ１６１０マルチプレクサ１６１２加算器１６１６加算器１６２６レジスタ１６２８シフタＣ２０フリップフロップ

───────────────────────────────────────────────────── フロントページの続き (72)発明者ジェームズアール．ホクスチャイルドアメリカ合衆国テキサス州プラノ，マリポササークル 2617 (72)発明者スチーブヤングアメリカ合衆国テキサス州プラノ，ブリーナウェイ 4020

Claims

【特許請求の範囲】

【請求項１】可聴周波増幅回路と、ディジタル信号プロセッサ・ベース・コントローラであ
って、前記増幅回路の利得を制御するように接続され、かつ、利得変更命令に応答して、所定ランピング関数に従っ
て、前記利得変更命令の終端後に起こる複数のステップ
を含む多重ステップで前記増幅回路の利得を変更するよ
うにプログラムされる前記ディジタル信号プロセッサ・
ベース・コントローラとを含む可聴周波増幅システム。
【請求項２】信号の利得更新方法であって、（ａ）利得変更命令を受け取るステップと、（ｂ）所定ランピング関数に従って、多重ステップで
前記信号の利得を自動的に変更するステップとを含む方
法。