JPH11317455A - Semiconductor device and its manufacture - Google Patents

Semiconductor device and its manufacture

Info

Publication number
JPH11317455A
JPH11317455A JP3682499A JP3682499A JPH11317455A JP H11317455 A JPH11317455 A JP H11317455A JP 3682499 A JP3682499 A JP 3682499A JP 3682499 A JP3682499 A JP 3682499A JP H11317455 A JPH11317455 A JP H11317455A
Authority
JP
Japan
Prior art keywords
film
copper
barrier metal
wiring
adjacent
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3682499A
Other languages
Japanese (ja)
Other versions
JP3504175B2 (en
Inventor
Tomio Iwasaki
富生 岩崎
Hideo Miura
英生 三浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP3682499A priority Critical patent/JP3504175B2/en
Publication of JPH11317455A publication Critical patent/JPH11317455A/en
Application granted granted Critical
Publication of JP3504175B2 publication Critical patent/JP3504175B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To obtain a highly reliable semiconductor device, in which voids and disconnection are hard to occur by forming a barrier metal which is formed in contact with copper-film wiring of a ruthenium film and copper wiring in a laminated structure of a sputtered copper film and a plate copper film. SOLUTION: In a laminated structure 6 composed of a conductive film 4 and an adjacent film 5 laminated upon the film 4 cove in contact with the film 4, the materials of the films 4 and 5 are selected so that the difference, |ap -an |/ap }×100=A (%), between the short side ap of the rectangular lattice constituting the minimum free energy surface of the conductive film 4 and the short side an of the rectangular lattice constituting the minimum free energy surface of the adjacent film 5, and the difference between |bp -bn |/bp }×100=B (%) between the long side bp of the rectangular lattice constituting the minimum free energy surface of the film 4 and the long side bn of the rectangular lattice constituting the minimum free energy surface of the film 5 satisfies the inequality, A+B(ap /bp )<13.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は半導体装置に関し、
特に配線構造が積層配線構造からなる半導体装置に関す
る。
The present invention relates to a semiconductor device,
In particular, the present invention relates to a semiconductor device having a wiring structure having a stacked wiring structure.

【0002】[0002]

【従来の技術】近年の半導体装置の高集積化、高速化に
伴い、従来のアルミニウム(Al)配線に比べて低い電気抵
抗を持つ銅(Cu)配線が導入されつつある。しかし、銅(C
u)原子が拡散してシリコン(Si)基板や絶縁膜に入り込む
とデバイス特性を劣化させる恐れがあり、銅(Cu)原子の
拡散を防ぐための拡散防止膜が銅(Cu)膜に隣接して形成
されている。この拡散防止膜の材料として,日経マイク
ロデバイス(1992年6月号74〜77ページ)に記載されてい
るように窒化チタン(TiN)膜、タングステン(W)膜、タン
タル(Ta)膜などの高融点金属膜が検討されている。
2. Description of the Related Art With the recent increase in the degree of integration and speed of semiconductor devices, copper (Cu) wiring having lower electric resistance than conventional aluminum (Al) wiring is being introduced. However, copper (C
u) If the atoms diffuse into the silicon (Si) substrate or insulating film, device characteristics may be degraded, and a diffusion prevention film for preventing the diffusion of copper (Cu) atoms is adjacent to the copper (Cu) film. It is formed. As described in Nikkei Micro Devices (June 1992, pp. 74-77), a material such as titanium nitride (TiN) film, tungsten (W) film, tantalum (Ta) film, etc. Melting point metal films are being considered.

【0003】[0003]

【発明が解決しようとする課題】高集積化のために微細
化された半導体装置には高密度の電流が流れるため,電
子の流れとそれによって発生した熱によって原子が拡散
し、ボイドや断線が発生するといういわゆるエレクトロ
マイグレーションの問題がある。銅(Cu)膜は、アルミニ
ウム(Al)膜に比べて融点が高いために拡散を起こしにく
く、エレクトロマイグレーション耐性が優れていること
が期待される。しかし、拡散防止膜として窒化チタン(T
iN)膜、タングステン(W)膜、タンタル(Ta)膜などを銅(C
u)膜に接触させた積層配線構造では十分なエレクトロマ
イグレーション耐性が得らず、ボイドや断線が発生しや
すいという問題がある。本発明の目的は、積層配線構造
にボイドや断線の生じにくい、信頼性の高い半導体装置
を提供することにある。
Since a high-density current flows in a semiconductor device miniaturized for high integration, atoms are diffused by the flow of electrons and the heat generated thereby, and voids and disconnections are caused. There is a problem of so-called electromigration that occurs. The copper (Cu) film has a higher melting point than the aluminum (Al) film, so that it hardly causes diffusion and is expected to have excellent electromigration resistance. However, titanium nitride (T
iN) film, tungsten (W) film, tantalum (Ta) film, etc.
u) The layered wiring structure in contact with the film has a problem that sufficient electromigration resistance cannot be obtained and voids and disconnections are likely to occur. An object of the present invention is to provide a highly reliable semiconductor device in which voids and disconnections are less likely to occur in a laminated wiring structure.

【0004】[0004]

【課題を解決するための手段】発明者らは、拡散防止膜
として窒化チタン(TiN)膜、タングステン(W)膜、タンタ
ル(Ta)膜などを銅(Cu)膜に接触させた積層配線構造にお
いては,拡散防止膜材料と銅(Cu)の単位結晶格子の辺の
長さが大きく異なるために界面の原子配列に乱れが生
じ、拡散が活発になるためにボイドや断線が生じやすい
こと明らかにした。したがって、銅(Cu)配線のボイドや
断線を防止するためには、銅(Cu)と単位結晶格子の辺の
長さの差が小さい材料を隣接した膜に用いることにより
拡散を抑制すれば良い。発明者らは、導電性膜と該導電
性膜に接触して隣接膜が積層された積層配線構造におい
て、前記導電性膜の自由エネルギー最小面を構成する長
方格子の短辺apと前記隣接膜の自由エネルギー最小面を
構成する長方格子の短辺anの差{|ap-an|/ap}×100=A
(%)が13%未満であり,なおかつ前記導電性膜の自由
エネルギー最小面を構成する長方格子の長辺bpと前記隣
接膜の自由エネルギー最小面を構成する長方格子の長辺
bnの差{|bp-bn|/bp}×100=B(%)に(ap/bp)を乗じ
た量が13未満である場合に導電性膜の拡散が抑えられ、
ボイドや断線が抑制されることを明らかにした。また、
特にA、Bが{A+B×(ap/bp)}<13なる不等式を満足する場
合により好ましいことを明らかにした。上記において、
長方格子の短辺aと長辺bの定義は図6に示すものであ
る。
Means for Solving the Problems The inventors of the present invention have proposed a laminated wiring structure in which a titanium nitride (TiN) film, a tungsten (W) film, a tantalum (Ta) film, etc. are brought into contact with a copper (Cu) film as a diffusion preventing film. In, it is clear that the atomic arrangement at the interface is disturbed because the lengths of the sides of the diffusion barrier film material and the unit crystal lattice of copper (Cu) are significantly different, and voids and disconnections are likely to occur due to active diffusion. I made it. Therefore, in order to prevent voids and disconnection of the copper (Cu) wiring, diffusion may be suppressed by using a material having a small difference in the length of the sides of the unit crystal lattice between the copper (Cu) and the adjacent film. . In a stacked wiring structure in which a conductive film and an adjacent film are stacked in contact with the conductive film, a short side a p of a rectangular lattice forming a free energy minimum surface of the conductive film is defined by the inventors. the difference of the short sides a n of rectangular lattice that constitute the minimum free energy surfaces of adjacent film {| a p -a n | / a p} × 100 = a
(%) Is less than 13%, yet the long sides of the rectangular lattice that constitute the minimum free energy surface of the adjacent layer with the long side b p of rectangular lattice that constitute the minimum free energy surface of the conductive film
When the difference of b n {| b p -b n | / b p } × 100 = B (%) multiplied by (a p / b p ) is less than 13, diffusion of the conductive film is suppressed. ,
Clarified that voids and disconnections are suppressed. Also,
In particular, it has been clarified that it is more preferable that A and B satisfy the inequality {A + B × (a p / b p )} <13. In the above,
The definition of the short side a and the long side b of the rectangular lattice is as shown in FIG.

【0005】したがって、上記の目的は、半導体基板上
に導電性膜と該導電性膜に接触して隣接膜が積層された
積層配線構造を有する半導体装置において、前記導電性
膜の自由エネルギー最小面を構成する長方格子の短辺ap
と前記隣接膜の自由エネルギー最小面を構成する長方格
子の短辺anの差{|ap-an|/ap}×100=A(%)と前記導
電性膜の自由エネルギー最小面を構成する長方格子の長
辺bpと前記隣接膜の自由エネルギー最小面を構成する長
方格子の長辺bnの差{|bp-bn|/bp}×100=B(%)が{A
+B×(ap/bp)}<13なる不等式を満足するように前記導電
性膜と前記隣接膜の材料を選択することにより達成され
る。
SUMMARY OF THE INVENTION Accordingly, an object of the present invention is to provide a semiconductor device having a laminated wiring structure in which a conductive film and an adjacent film are stacked on and in contact with the conductive film on a semiconductor substrate. The short side a p of the rectangular lattice
Free energy minimum of {/ a p | | a p -a n} × 100 = A (%) and the conductive film wherein the difference of the short side a n of rectangular lattice that constitute the minimum free energy surfaces of adjacent film and the difference of the long sides b n of rectangular lattice constituting the long side b p of rectangular lattice that constitute the surface free energy minimum surface of the adjacent film {| b p -b n | / b p} × 100 = B (%) Is {A
+ B × (a p / b p )} <13 is achieved by selecting the materials of the conductive film and the adjacent film so as to satisfy the inequality:

【0006】また、上記の目的は、半導体基板上に銅(C
u)膜と該銅(Cu)膜に接触して隣接膜が積層された積層配
線構造を有する半導体装置において、隣接膜をロジウム
(Rh)膜、ルテニウム(Ru)膜、イリジウム(Ir)膜、オスミウ
ム(Os)膜または白金(Pt)膜とすることにより達成され
る。
Another object of the present invention is to provide copper (C) on a semiconductor substrate.
u) a semiconductor device having a laminated wiring structure in which a film and an adjacent film are stacked in contact with the copper (Cu) film;
(Rh) film, ruthenium (Ru) film, iridium (Ir) film, osmium (Os) film or platinum (Pt) film.

【0007】また、上記の目的は、半導体基板上に白金
(Pt)膜と該白金(Pt)膜に接触して隣接膜が積層された積
層配線構造を有する半導体装置において、隣接膜をロジ
ウム(Rh)膜、ルテニウム(Ru)膜、イリジウム(Ir)膜または
オスミウム(Os)膜とすることにより達成される。
Another object of the present invention is to provide a semiconductor substrate comprising platinum.
In a semiconductor device having a stacked wiring structure in which an adjacent film is stacked in contact with the (Pt) film and the platinum (Pt) film, the adjacent film is formed of a rhodium (Rh) film, a ruthenium (Ru) film, and an iridium (Ir) film. Alternatively, it is achieved by using an osmium (Os) film.

【0008】具体的には下記の構成をとることが望まし
い。半導体基板の一主面側に形成された銅(Cu)膜配線
と、該銅(Cu)膜配線に接触して形成されたバリヤメタル
とを有する積層構造を備えた半導体装置において、前記
バリヤメタルはルテニウム(Ru)膜であり、前記銅(Cu)膜
配線はスパッタリングを用いて形成された銅(Cu)膜とメ
ッキを用いて形成された銅(Cu)膜との積層構造を備えて
いること。 半導体基板の一主面側に形成された銅(Cu)膜配線と、該
銅(Cu)膜配線に接触して形成されたバリヤメタルとを有
する積層構造を備えた半導体装置において、前記バリヤ
メタルはルテニウム(Ru)膜であり、前記銅(Cu)膜配線は
物理蒸着(PVD)を用いて形成された銅(Cu)膜と化学気相
成長法(CVD)を用いて形成された銅(Cu)膜との積層構造
を備えていること。 半導体基板の一主面側に形成された銅(Cu)膜配線と、該
銅(Cu)膜配線に接触して形成されたバリヤメタルとを有
する積層構造を備えた半導体装置において、前記バリヤ
メタルはスパッタリングを用いて形成されたルテニウム
(Ru)膜であり、前記銅(Cu)膜配線はスパッタリングを用
いて形成された銅(Cu)膜とメッキまたは化学気相成長法
(CVD)を用いて形成された銅(Cu)膜との積層構造を備え
ていること。 半導体基板の一主面側に形成された銅(Cu)膜配線と、該
銅(Cu)膜配線に接触して形成されたプラグとを有する構
造を備えた半導体装置において、前記プラグはロジウム
(Rh)膜、ルテニウム(Ru)膜、イリジウム(Ir)膜、オスミウ
ム(Os)膜、白金(Pt)膜からなる群から選ばれる一種類の
膜であり、前記銅(Cu)膜配線と前記プラグの少なくとも
一方には物理蒸着(PVD)を用いて形成された層が含まれ
ていること。 半導体基板の一主面側に形成された銅(Cu)膜配線と、該
銅(Cu)膜配線に接触して形成されたバリヤメタルと、該
バリヤメタルに接触して形成されたプラグとを有する構
造を備えた半導体装置において、前記バリヤメタルはル
テニウム(Ru)膜であり、前記プラグはルテニウム(Ru)膜
であり、前記銅(Cu)膜配線と前記プラグの少なくとも一
方には物理蒸着(PVD)を用いて形成された層が含まれて
いること。半導体基板の一主面側に形成された銅(C
u)膜配線と、該銅(Cu)膜配線に接触して形成された第
一バリヤメタルと、該第一バリヤメタルに接触して形成
されたプラグと、該プラグおよび前記第一バリヤメタル
に接触して形成された第二バリヤメタルとを有する構造
を備えた半導体装置において、前記第一バリヤメタルは
ルテニウム(Ru)膜であり、前記プラグはルテニウム(Ru)
膜であり、前記第二バリヤメタルは窒化チタン(TiN)膜
であり、前記銅(Cu)膜配線と前記第一バリヤメタルの少
なくとも一方はスパッタリングを用いて形成された膜で
あること。 半導体基板の一主面側に形成された白金(Pt)電極膜と、
該白金(Pt)電極膜に接触して形成された隣接膜とを有す
る構造を備えた半導体装置において、前記隣接膜はロジ
ウム(Rh)膜、ルテニウム(Ru)膜、イリジウム(Ir)膜、オス
ミウム(Os)膜からなる群から選ばれる一種類の膜であ
り、前記白金(Pt)電極膜と前記隣接膜の少なくとも一方
はスパッタリングを用いて形成された膜であること。 半導体装置の製造方法において下記の工程を備えたこ
と。
Specifically, it is desirable to adopt the following configuration. In a semiconductor device having a laminated structure having a copper (Cu) film wiring formed on one main surface side of a semiconductor substrate and a barrier metal formed in contact with the copper (Cu) film wiring, the barrier metal is ruthenium. (Ru) film, wherein the copper (Cu) film wiring has a laminated structure of a copper (Cu) film formed by sputtering and a copper (Cu) film formed by plating. In a semiconductor device having a laminated structure having a copper (Cu) film wiring formed on one main surface side of a semiconductor substrate and a barrier metal formed in contact with the copper (Cu) film wiring, the barrier metal is ruthenium. (Ru) film, the copper (Cu) film wiring is a copper (Cu) film formed using physical vapor deposition (PVD) and copper (Cu) formed using chemical vapor deposition (CVD) Having a laminated structure with a film. In a semiconductor device having a laminated structure having a copper (Cu) film wiring formed on one main surface side of a semiconductor substrate and a barrier metal formed in contact with the copper (Cu) film wiring, the barrier metal is formed by sputtering. Ruthenium formed using
(Ru) film, the copper (Cu) film wiring is formed by sputtering copper (Cu) film and plating or chemical vapor deposition
It has a laminated structure with a copper (Cu) film formed by using (CVD). In a semiconductor device having a structure having a copper (Cu) film wiring formed on one main surface side of a semiconductor substrate and a plug formed in contact with the copper (Cu) film wiring, the plug is formed of rhodium.
(Rh) film, ruthenium (Ru) film, iridium (Ir) film, osmium (Os) film, one kind of film selected from the group consisting of platinum (Pt) film, the copper (Cu) film wiring and the At least one of the plugs contains a layer formed using physical vapor deposition (PVD). Structure having a copper (Cu) film wiring formed on one main surface side of a semiconductor substrate, a barrier metal formed in contact with the copper (Cu) film wiring, and a plug formed in contact with the barrier metal In the semiconductor device having, the barrier metal is a ruthenium (Ru) film, the plug is a ruthenium (Ru) film, and at least one of the copper (Cu) film wiring and the plug is formed by physical vapor deposition (PVD). Include layers formed using. Copper (C) formed on one principal surface side of the semiconductor substrate
u) film wiring, a first barrier metal formed in contact with the copper (Cu) film wiring, a plug formed in contact with the first barrier metal, and a plug in contact with the plug and the first barrier metal. In a semiconductor device having a structure having a second barrier metal formed, the first barrier metal is a ruthenium (Ru) film, and the plug is ruthenium (Ru).
Wherein the second barrier metal is a titanium nitride (TiN) film, and at least one of the copper (Cu) film wiring and the first barrier metal is a film formed by sputtering. A platinum (Pt) electrode film formed on one main surface side of the semiconductor substrate,
In a semiconductor device having a structure having an adjacent film formed in contact with the platinum (Pt) electrode film, the adjacent film is a rhodium (Rh) film, a ruthenium (Ru) film, an iridium (Ir) film, an osmium (Os) a film selected from the group consisting of films, and at least one of the platinum (Pt) electrode film and the adjacent film is a film formed by sputtering. The method of manufacturing a semiconductor device includes the following steps.

【0009】・半導体基板の一主面側にスパッタリング
を用いてルテニウム(Ru)膜を形成する工程。
A step of forming a ruthenium (Ru) film on one main surface side of the semiconductor substrate by sputtering.

【0010】・前記ルテニウム(Ru)膜に接するようにス
パッタリングを用いて第一の銅(Cu)膜を形成する工程。
A step of forming a first copper (Cu) film by sputtering so as to be in contact with the ruthenium (Ru) film;

【0011】・前記第一の銅(Cu)膜に接するようにメッ
キまたは化学気相成長法(CVD)を用いて第二の銅(Cu)膜
を形成する工程。
A step of forming a second copper (Cu) film by plating or chemical vapor deposition (CVD) so as to be in contact with the first copper (Cu) film;

【0012】[0012]

【発明の実施の形態】以下、本発明の実施の形態につい
て図を参照して説明する。まず、本発明における第一の
実施形態である半導体装置における積層配線構造部分の
断面構造を図1に示す。本実施形態の半導体装置におけ
る積層配線構造は、図1に示すように、シリコン基板1
の上に例えば酸化シリコンからなる絶縁膜2が形成さ
れ、該絶縁膜2に形成されたコンタクトホールを通じて
隣接膜3、導電性膜4、隣接膜5からなる第一積層配線
構造6が接続されている。第一積層配線構造6の上には
例えば酸化シリコンからなる絶縁膜7が形成され、該絶
縁膜7に形成されたビアホールには例えばタングステン
(W)からなるビア8が形成される。このビアを通じて隣
接膜9、導電性膜10、隣接膜11からなる第二積層配
線構造12が接続されている。ここで、第一積層配線構
造6については、導電性膜4の自由エネルギー最小面を
構成する長方格子の短辺apと隣接膜3、5の自由エネル
ギー最小面を構成する長方格子の短辺anの差{|ap-an
/ap}×100=A(%)と前記導電性膜4の自由エネルギー
最小面を構成する長方格子の長辺bpと前記隣接膜3、5
の自由エネルギー最小面を構成する長方格子の長辺bn
差{|bp-bn|/bp}×100=B(%)が{A+B×(ap/bp)}<13
なる不等式を満足する材料の組合せで隣接膜3、導電性
膜4、隣接膜5が形成されていることを特徴とする。具
体的には、導電性膜4として銅(Cu)膜を用いた場合、隣
接膜3、5としてはロジウム(Rh)膜、ルテニウム(Ru)膜、
イリジウム(Ir)膜、オスミウム(Os)膜または白金(Pt)膜
を用いればよい。また、導電性膜4として白金(Pt)膜を
用いた場合、隣接膜3、5としてはロジウム(Rh)膜、ル
テニウム(Ru)膜、イリジウム(Ir)膜またはオスミウム(O
s)膜を用いればよい。
Embodiments of the present invention will be described below with reference to the drawings. First, FIG. 1 shows a cross-sectional structure of a laminated wiring structure in a semiconductor device according to a first embodiment of the present invention. As shown in FIG. 1, the laminated wiring structure in the semiconductor device of the present embodiment has a silicon substrate 1
An insulating film 2 made of, for example, silicon oxide is formed thereon, and a first laminated wiring structure 6 made up of an adjacent film 3, a conductive film 4, and an adjacent film 5 is connected through a contact hole formed in the insulating film 2. I have. An insulating film 7 made of, for example, silicon oxide is formed on the first laminated wiring structure 6, and a via hole formed in the insulating film 7 is made of, for example, tungsten.
A via 8 made of (W) is formed. Through this via, a second laminated wiring structure 12 composed of an adjacent film 9, a conductive film 10, and an adjacent film 11 is connected. Here, regarding the first laminated wiring structure 6, the short side a p of the rectangular lattice forming the minimum free energy plane of the conductive film 4 and the rectangular lattice forming the minimum free energy plane of the adjacent films 3 and 5 are formed. Difference of short side a n {| a p -a n |
/ a p} × 100 = A (%) and said rectangular lattice that constitute the minimum free energy surface of the conductive film 4 long side b p and the neighboring films 3 and 5
The difference in the rectangular lattice that constitute the minimum free energy surface of the long sides b n {| b p -b n | / b p} × 100 = B (%) is {A + B × (a p / b p)} < 13
The adjacent film 3, the conductive film 4, and the adjacent film 5 are formed of a combination of materials satisfying the following inequality. Specifically, when a copper (Cu) film is used as the conductive film 4, the adjacent films 3 and 5 include a rhodium (Rh) film, a ruthenium (Ru) film,
An iridium (Ir) film, an osmium (Os) film, or a platinum (Pt) film may be used. When a platinum (Pt) film is used as the conductive film 4, the adjacent films 3, 5 are rhodium (Rh), ruthenium (Ru), iridium (Ir), or osmium (O).
s) A film may be used.

【0013】また、第二積層配線構造12についても同
様に、導電性膜10の自由エネルギー最小面を構成する
長方格子の短辺apと隣接膜9、11の自由エネルギー最
小面を構成する長方格子の短辺anの差{|ap-an|/ap
100=A(%)と前記導電性膜10の自由エネルギー最小
面を構成する長方格子の長辺bpと前記隣接膜9、11の
自由エネルギー最小面を構成する長方格子の長辺bnの差
{|bp-bn|/bp}×100=B(%)が{A+B×(ap/bp)}<13な
る不等式を満足する材料の組合せで隣接膜9、導電性膜
10、隣接膜11が形成されていることを特徴とする。
具体的には、導電性膜10として銅(Cu)膜を用いた場
合、隣接膜9、11としてはロジウム(Rh)膜、ルテニウ
ム(Ru)膜、イリジウム(Ir)膜、オスミウム(Os)膜または白
金(Pt)膜を用いればよい。また、導電性膜10として白
金(Pt)膜を用いた場合、隣接膜9、11としてはロジウ
ム(Rh)膜、ルテニウム(Ru)膜、イリジウム(Ir)膜またはオ
スミウム(Os)膜を用いればよい。
Similarly, the second laminated wiring structure 12 also forms the short side a p of the rectangular lattice forming the free energy minimum plane of the conductive film 10 and the free energy minimum plane of the adjacent films 9 and 11. the difference of the short sides a n of a rectangular lattice {| a p -a n | / a p} ×
100 = A (%) and the long side b of rectangular lattice that constitute the minimum free energy surface of the long sides b p and the neighboring layer 9, 11 of the rectangular lattice that constitute the minimum free energy surface of the conductive film 10 n difference
{| B p -b n | / b p } × 100 = B (%) is a combination of materials satisfying the inequality of {A + B × (a p / b p )} <13. And the adjacent film 11 is formed.
Specifically, when a copper (Cu) film is used as the conductive film 10, the adjacent films 9 and 11 are rhodium (Rh) film, ruthenium (Ru) film, iridium (Ir) film, and osmium (Os) film. Alternatively, a platinum (Pt) film may be used. When a platinum (Pt) film is used as the conductive film 10, a rhodium (Rh) film, a ruthenium (Ru) film, an iridium (Ir) film or an osmium (Os) film is used as the adjacent films 9 and 11. Good.

【0014】以下、本実施形態の半導体装置の効果につ
いて説明する。筆者らは、自由エネルギー最小面を構成
する長方格子の短辺a、長辺bの導電性膜と隣接膜の間の
差に着目し、この差が拡散係数に与える影響を計算機シ
ミュレーションにより調べた。具体的には、導電性膜と
該導電性膜に接触して隣接膜が積層された積層配線構造
において、前記導電性膜の自由エネルギー最小面を構成
する長方格子の短辺apと前記隣接膜の自由エネルギー最
小面を構成する長方格子の短辺anの差{|ap-an|/ap
100=A(%)を横軸にとり、前記導電性膜の自由エネル
ギー最小面を構成する長方格子の長辺bpと前記隣接膜の
自由エネルギー最小面を構成する長方格子の長辺bnの差
{|bp-bn|/bp}×100=B(%)に(ap/bp)を乗じた量を
縦軸にとったマップを作成し、このマップを網羅するよ
うにAとBを設定して計算機シミュレーションにより前記
導電性膜における拡散係数の値を計算した。
Hereinafter, effects of the semiconductor device of the present embodiment will be described. The authors focused on the difference between the conductive film and the adjacent film on the short side a and long side b of the rectangular lattice forming the minimum free energy plane, and examined the effect of this difference on the diffusion coefficient by computer simulation. Was. Specifically, in a laminated wiring structure in which a conductive film and an adjacent film are stacked in contact with the conductive film, a short side a p of a rectangular lattice forming a free energy minimum surface of the conductive film and the the difference of the short sides a n of rectangular lattice that constitute the minimum free energy surfaces of adjacent film {| a p -a n | / a p} ×
100 = A (%) of horizontal axis, the long side b of rectangular lattice that constitute the minimum free energy surface of the adjacent layer with the long side b p of rectangular lattice that constitute the minimum free energy surface of the conductive film n difference
{| B p -b n | / b p } × 100 = Create a map with the vertical axis representing the amount obtained by multiplying B (%) by (a p / b p ). And B were set, and the value of the diffusion coefficient in the conductive film was calculated by computer simulation.

【0015】まず、導電性膜として銅(Cu)膜を用いた場
合の温度700Kにおけるシミュレーションを行った。この
場合、面心立方格子である銅(Cu)の自由エネルギー最小
面は(111)面である。この場合のシミュレーション結果
を図2に示す。図2の境界線を境にして銅(Cu)膜の拡散
係数が急激に増大するという結果を得た。境界線の内
側、すなわち、原点よりの領域は、拡散係数が小さくボ
イド等の発生しにくい領域であり、境界線の外側の領域
は、拡散係数が大きくボイド等の発生しやすい領域であ
る。この様子を詳細に見るために、銅(Cu)膜の拡散係数
を図2の破線に沿って調べた結果を図3に示す。ただ
し、Dは銅(Cu)膜の拡散係数であり、D0はバルクの銅(C
u)における拡散係数である。境界線を境に拡散係数が急
激に増大し、その先に従来隣接膜として用いられていた
窒化チタン(TiN)などが位置することがわかる。図2を
見るとタングステン(W)膜、タンタル(Ta)膜も境界線の
外側にあることがわかる。一方、図2の境界線の内側、
すなわち原点側にはロジウム(Rh)膜、ルテニウム(Ru)膜、
イリジウム(Ir)膜、オスミウム(Os)膜、白金(Pt)膜が位
置し、これらが銅(Cu)膜の拡散抑制に有効であることが
わかる。これらの材料は、AおよびB×(ap/bp)がともに1
3%未満の領域にある。図2の境界線を直線近似すると{A
+B×(ap/bp)}=13となる。したがって、{A+B×(ap/
bp)}<13なる不等式を満足する材料の組合せで導電性膜
と隣接膜が形成されている場合に拡散が抑えられ、ボイ
ドや断線が抑制される。ここでは、銅(Cu)膜の拡散係数
に着目し、これが小さいほど銅(Cu)膜でボイド等が発生
しにくいという判定をしたが,隣接膜でもボイド等が発
生しにくいほうが良く、このためには隣接膜は融点の高
い材料からなることがより好ましい。例えば、白金(融
点が1769 ℃)に比べて、融点の高いロジウム(融点が196
0 ℃)、ルテニウム(融点が2310 ℃)、イリジウム(融点
が2443 ℃)、オスミウム(融点が3045 ℃)がより好まし
い。
First, a simulation was conducted at a temperature of 700 K when a copper (Cu) film was used as the conductive film. In this case, the minimum free energy plane of copper (Cu), which is a face-centered cubic lattice, is the (111) plane. FIG. 2 shows a simulation result in this case. A result was obtained in which the diffusion coefficient of the copper (Cu) film rapidly increased at the boundary of FIG. The region inside the boundary, that is, the region from the origin is a region where the diffusion coefficient is small and voids are unlikely to occur, and the region outside the boundary is a region where the diffusion coefficient is large and voids and the like are likely to occur. FIG. 3 shows the result of examining the diffusion coefficient of the copper (Cu) film along the broken line in FIG. 2 to see this state in detail. Where D is the diffusion coefficient of the copper (Cu) film, and D 0 is the bulk copper (C
This is the diffusion coefficient in u). It can be seen that the diffusion coefficient sharply increases at the boundary, and titanium nitride (TiN), etc., which has been conventionally used as an adjacent film, is located ahead of the diffusion coefficient. FIG. 2 shows that the tungsten (W) film and the tantalum (Ta) film are also outside the boundary. On the other hand, inside the boundary of FIG.
That is, rhodium (Rh) film, ruthenium (Ru) film,
The iridium (Ir) film, the osmium (Os) film, and the platinum (Pt) film are located, and it is understood that these are effective in suppressing the diffusion of the copper (Cu) film. These materials have both A and B × (a p / b p ) of 1
It is in the area of less than 3%. When the boundary line in Fig. 2 is approximated by a straight line, {A
+ B × (a p / b p )} = 13. Therefore, {A + B × (a p /
When the conductive film and the adjacent film are formed by a combination of materials satisfying the inequality of b p )} <13, diffusion is suppressed, and voids and disconnection are suppressed. Here, attention was paid to the diffusion coefficient of the copper (Cu) film, and it was determined that the smaller the diffusion coefficient, the less the occurrence of voids and the like in the copper (Cu) film. It is more preferable that the adjacent film be made of a material having a high melting point. For example, rhodium (having a melting point of 196 ° C) has a higher melting point than platinum (having a melting point of 1769 ° C).
0 ° C.), ruthenium (melting point 2310 ° C.), iridium (melting point 2443 ° C.), and osmium (melting point 3045 ° C.) are more preferred.

【0016】次に、導電性膜として白金(Pt)を用いたシ
ミュレーションを行った。白金(Pt)も面心立方格子であ
り、自由エネルギー最小面は(111)面である。この場合
のシミュレーション結果を図4、5に示す。図4の結果
は図2と同様であり、境界線の内側、すなわち、原点よ
りの領域は、拡散係数が小さくボイド等の発生しにくい
領域であり、境界線の外側の領域は、拡散係数が大きく
ボイド等の発生しやすい領域である。この様子を詳細に
見るために、白金(Pt)膜の拡散係数を図4の破線に沿っ
て調べた結果を図5に示す。図5において、 Dは白金(P
t)膜の拡散係数であり、D0はバルクの白金(Pt)における
拡散係数である。境界線を境に拡散係数が急激に増大す
ることがわかる。図4の境界線の内側にはロジウム(Rh)
膜、ルテニウム(Ru)膜、イリジウム(Ir)膜、オスミウム(O
s)膜が位置し、白金(Pt)膜の拡散抑制にはこれらの材料
が有効であることを示している。これらの材料は、 Aお
よびB×(ap/bp)がともに13%未満の領域にある。図4の
境界線の位置は、銅(Cu)膜の場合と良く一致することが
わかる。これらの境界線は直線近似すると{A+B×(ap/b
p)}=13となる。したがって、{A+B×(ap/bp)}<13なる
不等式を満足する材料の組合せで導電性膜と隣接膜が形
成されている場合に拡散が抑えられ、ボイドや断線が抑
制される。
Next, a simulation was performed using platinum (Pt) as the conductive film. Platinum (Pt) is also a face-centered cubic lattice, and the minimum free energy plane is the (111) plane. The simulation results in this case are shown in FIGS. The result of FIG. 4 is the same as that of FIG. 2; the area inside the boundary, that is, the area from the origin is an area where the diffusion coefficient is small and voids are unlikely to occur, and the area outside the boundary is the area where the diffusion coefficient is small. This is a region where voids and the like are likely to occur. FIG. 5 shows the result of examining the diffusion coefficient of the platinum (Pt) film along the broken line in FIG. 4 to see this state in detail. In FIG. 5, D is platinum (P
t) The diffusion coefficient of the film, and D 0 is the diffusion coefficient of bulk platinum (Pt). It can be seen that the diffusion coefficient sharply increases at the boundary. Rhodium (Rh) is inside the boundary of Fig. 4.
Film, ruthenium (Ru) film, iridium (Ir) film, osmium (O
s) The film is located, indicating that these materials are effective in suppressing the diffusion of the platinum (Pt) film. These materials have both A and B × (a p / b p ) in the region of less than 13%. It can be seen that the position of the boundary line in FIG. 4 matches well with the case of the copper (Cu) film. When these boundaries are approximated by a straight line, {A + B × (a p / b
p )} = 13. Therefore, when the conductive film and the adjacent film are formed by a combination of materials satisfying the inequality {A + B × (a p / b p )} <13, diffusion is suppressed, and voids and disconnection are suppressed.

【0017】次に、本発明における第二の実施形態であ
る半導体装置における積層配線構造部分の断面構造を図
7に示す。本実施形態の半導体装置における積層配線構
造は、図7に示すように、シリコン基板1の上に例えば
酸化シリコンからなる絶縁膜2が形成され、該絶縁膜2
に形成されたコンタクトホールを通じて拡散防止膜1
3、隣接膜3、導電性膜4、隣接膜5、拡散防止膜14
からなる第一積層配線構造6が接続されている。第一積
層配線構造6の上には例えば酸化シリコンからなる絶縁
膜7が形成され、該絶縁膜7に形成されたビアホールに
は例えばタングステン(W)からなるビア8が形成され
る。このビアを通じて拡散防止膜15、隣接膜9、導電
性膜10、隣接膜11、拡散防止膜16からなる第二積
層配線構造12が接続されている。ここで、拡散防止膜
13、14、15、16は、例えば窒化チタン(TiN)や
タングステン(W)、タンタル(Ta)からなる。第一積層配
線構造6については、導電性膜4の自由エネルギー最小
面を構成する長方格子の短辺apと隣接膜3、5の自由エ
ネルギー最小面を構成する長方格子の短辺anの差{|ap-
an|/ap}×100=A(%)と前記導電性膜4の自由エネル
ギー最小面を構成する長方格子の長辺bpと前記隣接膜
3、5の自由エネルギー最小面を構成する長方格子の長
辺bnの差{|bp-bn|/bp}×100=B(%)が{A+B×(ap/b
p)}<13なる不等式を満足する材料の組合せで隣接膜3、
導電性膜4、隣接膜5が形成されていることを特徴とす
る。具体的には、導電性膜4として銅(Cu)膜を用いた場
合、隣接膜3、5としてはロジウム(Rh)膜、ルテニウム
(Ru)膜、イリジウム(Ir)膜、オスミウム(Os)膜または白金
(Pt)膜を用いればよい。また、導電性膜4として白金(P
t)膜を用いた場合、隣接膜3、5としてはロジウム(Rh)
膜、ルテニウム(Ru)膜、イリジウム(Ir)膜またはオスミウ
ム(Os)膜を用いればよい。
Next, FIG. 7 shows a sectional structure of a laminated wiring structure portion in a semiconductor device according to a second embodiment of the present invention. In the laminated wiring structure in the semiconductor device of the present embodiment, as shown in FIG. 7, an insulating film 2 made of, for example, silicon oxide is formed on a silicon substrate 1, and the insulating film 2
Anti-diffusion film 1 through contact holes formed in
3, adjacent film 3, conductive film 4, adjacent film 5, diffusion prevention film 14
Is connected. An insulating film 7 made of, for example, silicon oxide is formed on the first laminated wiring structure 6, and a via 8 made of, for example, tungsten (W) is formed in a via hole formed in the insulating film 7. Through this via, the second laminated wiring structure 12 composed of the diffusion prevention film 15, the adjacent film 9, the conductive film 10, the adjacent film 11, and the diffusion prevention film 16 is connected. Here, the diffusion prevention films 13, 14, 15, 16 are made of, for example, titanium nitride (TiN), tungsten (W), or tantalum (Ta). For the first stacked wiring structure 6, the short side a p of the rectangular lattice forming the minimum free energy plane of the conductive film 4 and the short side a of the rectangular lattice forming the minimum free energy plane of the adjacent films 3, 5 n difference {| a p-
configure / a p} × 100 = A (%) and the long side b p a minimum free energy surface of the adjacent films 3 and 5 of the rectangular lattice that constitute the minimum free energy surface of the conductive film 4 | a n The difference between the long sides b n of the rectangular lattice {| b p −b n | / b p } × 100 = B (%) is {A + B × (a p / b
p )} <13
The conductive film 4 and the adjacent film 5 are formed. Specifically, when a copper (Cu) film is used as the conductive film 4, a rhodium (Rh) film, a ruthenium film is used as the adjacent films 3 and 5.
(Ru) film, iridium (Ir) film, osmium (Os) film or platinum
A (Pt) film may be used. Platinum (P) is used as the conductive film 4.
t) When a film is used, rhodium (Rh) is used as the adjacent films 3 and 5.
A film, a ruthenium (Ru) film, an iridium (Ir) film, or an osmium (Os) film may be used.

【0018】また、第二積層配線構造12についても同
様に、導電性膜10の自由エネルギー最小面を構成する
長方格子の短辺apと隣接膜9、11の自由エネルギー最
小面を構成する長方格子の短辺anの差{|ap-an|/ap
100=A(%)と前記導電性膜10の自由エネルギー最小
面を構成する長方格子の長辺bpと前記隣接膜9、11の
自由エネルギー最小面を構成する長方格子の長辺bnの差
{|bp-bn|/bp}×100=B(%)が{A+B×(ap/bp)}<13な
る不等式を満足する材料の組合せで隣接膜9、導電性膜
10、隣接膜11が形成されていることを特徴とする。
具体的には、導電性膜10として銅(Cu)膜を用いた場
合、隣接膜9、11としてはロジウム(Rh)膜、ルテニウ
ム(Ru)膜、イリジウム(Ir)膜、オスミウム(Os)膜または白
金(Pt)膜を用いればよい。また、導電性膜10として白
金(Pt)膜を用いた場合、隣接膜9、11としてはロジウ
ム(Rh)膜、ルテニウム(Ru)膜、イリジウム(Ir)膜またはオ
スミウム(Os)膜を用いればよい。
Similarly, the second laminated wiring structure 12 also forms the short side a p of the rectangular lattice forming the minimum free energy plane of the conductive film 10 and the minimum free energy plane of the adjacent films 9 and 11. the difference of the short sides a n of a rectangular lattice {| a p -a n | / a p} ×
100 = A (%) and the long side b of rectangular lattice that constitute the minimum free energy surface of the long sides b p and the neighboring layer 9, 11 of the rectangular lattice that constitute the minimum free energy surface of the conductive film 10 n difference
{| B p -b n | / b p } × 100 = B (%) is a combination of materials satisfying the inequality of {A + B × (a p / b p )} <13. And the adjacent film 11 is formed.
Specifically, when a copper (Cu) film is used as the conductive film 10, the adjacent films 9 and 11 are rhodium (Rh) film, ruthenium (Ru) film, iridium (Ir) film, and osmium (Os) film. Alternatively, a platinum (Pt) film may be used. When a platinum (Pt) film is used as the conductive film 10, a rhodium (Rh) film, a ruthenium (Ru) film, an iridium (Ir) film or an osmium (Os) film is used as the adjacent films 9 and 11. Good.

【0019】次に、本発明における第三の実施形態であ
る半導体装置における主要部分の断面構造を図8に示
す。本実施例の半導体装置は、図8に示すように、シリ
コン基板101の上に拡散層102、103、104、
105が形成され、この上にゲ−ト絶縁膜106、10
7およびゲ−ト電極108、109が形成されることに
よってMOSトランジスタが構成されている。ゲート絶縁
膜106、107は、例えばシリコン酸化膜あるいは窒
化珪素膜であり、ゲート電極108、109は、例えば
多結晶シリコン膜や金属薄膜、あるいは金属シリサイド
膜あるいはこれらの積層構造である。 MOSトランジスタ
は、例えばシリコン酸化膜からなる素子分離膜110に
よって分離されている。前記ゲート電極108、109
の上部および側壁には例えばシリコン酸化膜からなる絶
縁膜111、112が形成されている。 MOSトランジス
タの上部全面には、例えばBPSG(Boron−Doped Phospho
Silicate Glass)膜やSOG(Spin On Glass)膜、あるいは
化学気相成長法(英語ではChemical Vapor Deposision、
略してCVD)や物理蒸着(英語ではPhysical Vapor Deposi
tion、略してPVD)で形成したシリコン酸化膜や窒化膜等
からなる絶縁膜113が形成されている。絶縁膜113
に形成されたコンタクトホールには拡散防止用の隣接膜
114a、114bに被覆された導電体膜115からなる
プラグが形成され、拡散層102、103、104、1
05に接続されている。このプラグを通じて、バリヤメ
タル(拡散防止膜)としての隣接膜116a、116bに被
覆された導電性膜117からなる積層配線が接続されて
いる。この積層配線は、例えば、絶縁膜118に配線用
の溝を形成し、その上に隣接膜116aを形成した後、
導電性膜117を形成し、さらにその上に隣接膜116
bを形成する。バリヤメタルとしての隣接膜116a、1
16bと導電性膜117を形成する際には、通常行われ
ているように、バリヤメタルとしての隣接膜116a、
116bと導電性膜117のうちの少なくとも一つは少
なくとも物理蒸着(英語ではPhysical Vapor Depositio
n、略してPVD)を用いて形成される。物理蒸着を用いて
導電性膜117膜を形成する場合には、通常行われてい
るように、はじめにスパッタリング等の物理蒸着で成膜
し、その後、別の成膜法(例えば、狭い溝に膜を形成す
る上で優れているメッキや化学気相成長法)に切換えて
もよい。成膜法を切換えた場合のエレクトロマイグレー
ション耐性は特に重要である。別の成膜法に切換えずに
物理蒸着を使用し続けてもよい。この上には、絶縁膜1
21に形成されたビアホールにバリヤメタルとしての隣
接膜119a、119bに被覆された導電性膜120から
なるプラグが形成され、前記積層配線に接続されてい
る。このプラグを通じて、バリヤメタルとしての隣接膜
122a、122bに被覆された導電性膜123からなる
第二の積層配線が接続されている。この第二の積層配線
の形成については、例えば、絶縁膜124に配線用の溝
を形成し、その上に隣接膜122aを例えば化学気相成
長法により形成し、その上に導電性膜123を形成し、
その上に隣接膜122bを例えば化学気相成長法により
形成する。また、第二の積層配線を形成する工程は、絶
縁膜124を形成する前であってもよい。導電性膜12
3の成膜は、例えば、物理蒸着を用いた後、別の成膜法
(例えば、メッキや化学気相成長法)に切換えることによ
り行う。また、隣接膜119a、119bに被覆された導
電性膜120からなるプラグと第二の積層配線を形成す
る際には、絶縁膜121、124に溝を形成し、隣接膜
119a、119bと隣接膜122aを一括して成膜し、
その後導電性膜120と導電性膜123を形成するとい
った方法を用いてもよい。絶縁膜125は、例えばシリ
コン酸化膜からなる。
Next, FIG. 8 shows a sectional structure of a main part in a semiconductor device according to a third embodiment of the present invention. As shown in FIG. 8, the semiconductor device of this embodiment has diffusion layers 102, 103, 104,
A gate insulating film 106, 10 and 10 are formed thereon.
7 and gate electrodes 108 and 109 are formed to form a MOS transistor. The gate insulating films 106 and 107 are, for example, a silicon oxide film or a silicon nitride film, and the gate electrodes 108, 109 are, for example, a polycrystalline silicon film, a metal thin film, a metal silicide film, or a laminated structure thereof. The MOS transistors are separated by an element isolation film 110 made of, for example, a silicon oxide film. The gate electrodes 108 and 109
The insulating films 111 and 112 made of, for example, a silicon oxide film are formed on the upper portion and the side walls of the substrate. On the entire upper surface of the MOS transistor, for example, BPSG (Boron-Doped Phospho
Silicate Glass) film, SOG (Spin On Glass) film, or chemical vapor deposition (in English, Chemical Vapor Deposision,
CVD for short) and physical vapor deposition (in English, Physical Vapor Deposi
An insulating film 113 made of a silicon oxide film, a nitride film, or the like, formed by the option (PVD for short). Insulating film 113
Is formed in the contact hole formed of the conductor film 115 covered with the adjacent films 114a and 114b for preventing diffusion, and the diffusion layers 102, 103, 104 and 1 are formed.
05. Through this plug, a laminated wiring made of a conductive film 117 covered by adjacent films 116a and 116b as barrier metal (diffusion prevention film) is connected. This laminated wiring is formed, for example, by forming a wiring groove in the insulating film 118 and forming an adjacent film 116a thereon,
A conductive film 117 is formed, and an adjacent film 116 is further formed thereon.
Form b. Adjacent film 116a as barrier metal, 1
When the conductive film 117 and the conductive film 117 are formed, the adjacent film 116a as a barrier metal,
At least one of the conductive film 117b and the conductive film 117 has at least physical vapor deposition (in English, Physical Vapor Depositio).
n, abbreviated as PVD). When the conductive film 117 is formed using physical vapor deposition, as usual, a film is first formed by physical vapor deposition such as sputtering, and then another film forming method (for example, a film is formed in a narrow groove). (E.g., plating or chemical vapor deposition), which are excellent in forming a film. Electromigration resistance when the film forming method is switched is particularly important. Physical vapor deposition may be continued without switching to another film formation method. On top of this, an insulating film 1
A plug made of a conductive film 120 covered with an adjacent film 119a, 119b as a barrier metal is formed in a via hole formed in 21, and is connected to the laminated wiring. Through this plug, a second laminated wiring made of the conductive film 123 covered by the adjacent films 122a and 122b as barrier metal is connected. For the formation of the second laminated wiring, for example, a groove for wiring is formed in the insulating film 124, the adjacent film 122a is formed thereon by, for example, a chemical vapor deposition method, and the conductive film 123 is formed thereon. Forming
An adjacent film 122b is formed thereon by, for example, a chemical vapor deposition method. Further, the step of forming the second stacked wiring may be performed before the formation of the insulating film 124. Conductive film 12
The film formation of No. 3 is performed, for example, by using physical vapor deposition and then using another film formation method.
(For example, plating or chemical vapor deposition). Further, when forming a plug made of the conductive film 120 covered with the adjacent films 119a and 119b and the second laminated wiring, a groove is formed in the insulating films 121 and 124, and the adjacent films 119a and 119b and the adjacent film are formed. 122a is collectively formed into a film,
After that, a method of forming the conductive films 120 and 123 may be used. The insulating film 125 is made of, for example, a silicon oxide film.

【0020】この第三の実施形態において、隣接膜11
6a、116bに被覆された導電性膜117と隣接膜12
2a、122bに被覆された導電性膜123のうちの少な
くとも一方は、拡散を抑えてマイグレーションによるボ
イド発生等を防止するために、隣接膜の自由エネルギー
最小面を構成する長方格子の短辺anと前記導電性膜の自
由エネルギー最小面を構成する長方格子の短辺apの差
{|ap-an|/ap}×100=A(%)と、前記隣接膜の自由エ
ネルギー最小面を構成する長方格子の長辺bnと前記導電
性膜の自由エネルギー最小面を構成する長方格子の長辺
bpの差{|bp-bn|/bp}×100=B(%)が{A+B×(ap/
bp)}<13%なる不等式を満足する材料の組合せで形成す
る。具体的には、例えば、導電性膜117として銅(Cu)
膜を用いた場合、隣接膜116a、116bとしては、ロ
ジウム(Rh)膜、ルテニウム(Ru)膜、イリジウム(Ir)膜、
オスミウム(Os)膜、白金(Pt)膜からなる群から選ばれる
一種類の膜を用いる。プラグの導電性膜115、120
は導電性膜117と隣接するので、導電性膜115、1
20を導電性膜117の隣接膜とみなすことができるた
め、導電性膜117として銅(Cu)膜を用いた場合、導電
性膜115、120としては、ロジウム(Rh)膜、ルテニ
ウム(Ru)膜、イリジウム(Ir)膜、オスミウム(Os)膜、白
金(Pt)膜からなる群から選ばれる一種類の膜を用いるこ
とによって、導電性膜117の拡散を抑え、マイグレー
ションによるボイド発生等を防止する。このようにする
と、ロジウム(Rh)膜、ルテニウム(Ru)膜、イリジウム(I
r)膜、オスミウム(Os)膜、白金(Pt)膜は銅(Cu)膜に比べ
て融点が高いので、プラグの導電性膜115、120と
して銅(Cu)膜を用いた場合に比べて、プラグの耐熱性が
向上するという効果も付加される。この場合、導電性膜
115、120の隣接膜114a、114b、119a、
119bとしては、窒化チタン(TiN)膜を用いると絶縁膜
113、121との密着性が良いので好ましい。密着性
を問題にしない場合には隣接膜114a、114b、11
9a、119bは存在しなくてもよい。プラグの耐熱性よ
りもプラグの電気抵抗の低さを重視するような場合に
は、プラグの導電性膜115、120として銅(Cu)膜を
用い、導電性膜115、120の隣接膜114a、11
4b、119a、119bとしては、ロジウム(Rh)膜、ル
テニウム(Ru)膜、イリジウム(Ir)膜、オスミウム(Os)
膜、白金(Pt)膜からなる群から選ばれる一種類の膜を用
いる。また、図8には示さないが、隣接膜116a、1
16b、122a、122b、114a、114b、119
a、119bのそれぞれと、絶縁膜の間には、図7の場合
と同様に一層以上の別の膜が形成されていてもよい。
In the third embodiment, the adjacent film 11
The conductive film 117 and the adjacent film 12 coated on 6a and 116b
At least one of the conductive films 123 covered with 2a and 122b has at least one short side a of a rectangular lattice forming a free energy minimum plane of an adjacent film in order to suppress diffusion and to prevent generation of voids due to migration. Difference between n and the short side a p of the rectangular lattice constituting the free energy minimum plane of the conductive film
{| A p -a n | / a p } × 100 = A (%), the long side b n of the rectangular lattice constituting the free energy minimum surface of the adjacent film, and the free energy minimum surface of the conductive film Long side of the rectangular lattice
The difference in b p {| b p -b n | / b p } × 100 = B (%) is {A + B × (a p /
b p )} <13%. Specifically, for example, copper (Cu) is used as the conductive film 117.
When a film is used, as the adjacent films 116a and 116b, a rhodium (Rh) film, a ruthenium (Ru) film, an iridium (Ir) film,
One type of film selected from the group consisting of an osmium (Os) film and a platinum (Pt) film is used. Plug conductive films 115 and 120
Are adjacent to the conductive film 117, so that the conductive films 115, 1
20 can be regarded as a film adjacent to the conductive film 117. Therefore, when a copper (Cu) film is used as the conductive film 117, a rhodium (Rh) film, a ruthenium (Ru) film is used as the conductive films 115 and 120. By using one type of film selected from the group consisting of a film, an iridium (Ir) film, an osmium (Os) film, and a platinum (Pt) film, diffusion of the conductive film 117 is suppressed, and generation of voids due to migration is prevented. I do. In this way, a rhodium (Rh) film, a ruthenium (Ru) film, an iridium (I
r) film, osmium (Os) film, platinum (Pt) film has a higher melting point than copper (Cu) film, so compared to the case where copper (Cu) film is used as the conductive films 115 and 120 of the plug. Also, the effect of improving the heat resistance of the plug is added. In this case, the adjacent films 114a, 114b, 119a of the conductive films 115, 120,
It is preferable to use a titanium nitride (TiN) film as 119b because adhesion to the insulating films 113 and 121 is good. When the adhesion is not a problem, the adjacent films 114a, 114b, 11
9a and 119b may not be present. In the case where importance is placed on the low electrical resistance of the plug rather than the heat resistance of the plug, a copper (Cu) film is used as the conductive films 115 and 120 of the plug, and the adjacent films 114a and 114a of the conductive films 115 and 120 are used. 11
Rhodium (Rh) film, ruthenium (Ru) film, iridium (Ir) film, osmium (Os)
One type of film selected from the group consisting of a film and a platinum (Pt) film is used. Also, although not shown in FIG.
16b, 122a, 122b, 114a, 114b, 119
One or more other films may be formed between each of a and 119b and the insulating film as in the case of FIG.

【0021】なお、図8には示さないが、導電性膜11
7、123の側壁から原子が絶縁膜中に拡散するのを防
止するため導電性膜117と導電性膜123の側壁にも
バリアメタルがあった方が好ましい。
Although not shown in FIG. 8, the conductive film 11
In order to prevent atoms from diffusing into the insulating film from the side walls of the conductive films 117 and 123, it is preferable that the conductive film 117 and the side wall of the conductive film 123 also include a barrier metal.

【0022】また、本発明は、配線、バリヤメタル、プ
ラグに限定されるものではなく、電極に適用してもよ
い。例えば、ゲート電極108、109が導電性膜と隣
接膜の積層構造である場合には、拡散を抑えてマイグレ
ーションによるボイド発生等を防止するために、隣接膜
の自由エネルギー最小面を構成する長方格子の短辺an
前記導電性膜の自由エネルギー最小面を構成する長方格
子の短辺apの差{|ap-an|/ap}×100=A(%)と、前記
隣接膜の自由エネルギー最小面を構成する長方格子の長
辺bnと前記導電性膜の自由エネルギー最小面を構成する
長方格子の長辺bpの差{|bp-bn|/bp}×100=B(%)が
{A+B×(ap/bp)}<13%なる不等式を満足する材料の組
合せで形成する。具体的には、例えば、導電性膜として
銅(Cu)膜を用いた場合、隣接膜としては、ロジウム(Rh)
膜、ルテニウム(Ru)膜、イリジウム(Ir)膜、オスミウム
(Os)膜、白金(Pt)膜からなる群から選ばれる一種類の膜
を用いる。また、導電性膜として白金(Pt)膜を用いた場
合、隣接膜としては、ロジウム(Rh)膜、ルテニウム(Ru)
膜、イリジウム(Ir)膜、オスミウム(Os)膜からなる群か
ら選ばれる一種類の膜を用いる。また、ゲート電極10
8、109とゲート絶縁膜106、107の間には窒化
チタン等の別の膜があってもよい。
The present invention is not limited to wiring, barrier metal, and plugs, but may be applied to electrodes. For example, in the case where the gate electrodes 108 and 109 have a laminated structure of a conductive film and an adjacent film, a rectangular structure forming the minimum free energy surface of the adjacent film is used in order to suppress diffusion and prevent generation of voids due to migration. and {/ a p | | a p -a n} × 100 = a (%), the difference between the short sides a p of rectangular lattice that constitute the short sides a n lattice free energy minimum surface of the conductive film difference {long side b p of rectangular lattice that constitute the minimum free energy surface of the long sides b n and the conductive film of the rectangular lattice that constitute the minimum free energy surface of the adjacent film | b p -b n | / b p } × 100 = B (%)
It is formed of a combination of materials satisfying the inequality of {A + B × (a p / b p )} <13%. Specifically, for example, when using a copper (Cu) film as the conductive film, as the adjacent film, rhodium (Rh)
Film, ruthenium (Ru) film, iridium (Ir) film, osmium
One type of film selected from the group consisting of an (Os) film and a platinum (Pt) film is used. When a platinum (Pt) film is used as the conductive film, a rhodium (Rh) film, a ruthenium (Ru) film is used as an adjacent film.
One kind of film selected from the group consisting of a film, an iridium (Ir) film, and an osmium (Os) film is used. In addition, the gate electrode 10
There may be another film such as titanium nitride between the gate insulating films 8 and 109 and the gate insulating films 106 and 107.

【0023】以上において、導電性膜として銅(Cu)膜を
用いた場合、拡散を抑制するために、隣接膜としては、
ロジウム(Rh)膜、ルテニウム(Ru)膜、イリジウム(Ir)
膜、オスミウム(Os)膜、白金(Pt)膜からなる群から選ば
れる一種類の膜を用いるとしてきたが、融点が高く、な
おかつ加工しやすい点を考慮すると、ルテニウム(Ru)膜
が隣接膜として最も好ましいといえる。
In the above, when a copper (Cu) film is used as the conductive film, the adjacent film is
Rhodium (Rh) film, ruthenium (Ru) film, iridium (Ir)
Although one type of film selected from the group consisting of a film, an osmium (Os) film, and a platinum (Pt) film has been described as being used, the ruthenium (Ru) film is an adjacent film in consideration of its high melting point and easy processing. It can be said that this is the most preferable.

【0024】第三の実施形態のうちで、機能的に特に好
ましい構造を図9を用いて説明する。図8との構造的な
違いは、隣接膜116aと絶縁膜113の間に隣接膜1
26aが形成されており、隣接膜116bと絶縁膜121
の間に隣接膜126bが形成されており、隣接膜122a
と絶縁膜121の間に隣接膜127aが形成されてお
り、隣接膜122bと絶縁膜121の間に隣接膜127b
が形成されている点である。配線となる導電性膜11
7、123は、デバイスの高速性を良くするために、電
気抵抗の低い銅(Cu)膜からなる。そしてこの銅(Cu)膜配
線のマイグレーション耐性を優れたものとするために、
銅(Cu)膜117、123のバリヤメタルとしての隣接膜
116a、116b、122a、122bはルテニウム(Ru)
膜からなる。銅(Cu)膜117、123と隣接するプラグ
115、120は、マイグレーション耐性を優れたもの
とするために、ルテニウム(Ru)膜からなる。例えばマテ
リアルズリサーチソサイエティ(Materials Research So
siety、略してMRS)のシンポジウムプロシーディングズ
(Symposium Proceedings)の428巻として発行されている
マテリアルズ リライアビリティ イン マイクロエレク
トロニクス(Materials Reliability in Microelectroni
cs)の81ページから86ページまでに記載されているよう
に、プラグ付近のエレクトロマイグレーション耐性は特
に重要である。ルテニウム(Ru)のプラグは耐熱性が良い
という利点もある。以上より、プラグ115とバリヤメ
タル116aは、両方ともルテニウム(Ru)膜からなるの
で、これらを一括して成膜すると製造が簡単になるので
より好ましい。同様に、プラグ120とバリヤメタル1
27aは、両方ともルテニウム(Ru)膜からなるので、こ
れらも一括して成膜すると製造が簡単になるのでより好
ましい。これらのルテニウム(Ru)膜と絶縁膜の密着性を
向上させるために、バリヤメタル126a、126b、1
27a、127b、114a、114b、119a、119b
は窒化チタン(TiN)膜からなる。これにより、バリヤメ
タル114a、114bとバリヤメタル126aは、両方
とも窒化チタン(TiN)膜からなるので、これらは一括し
て成膜すると製造が簡単になるのでより好ましい。同様
に、バリヤメタル119a、119bとバリヤメタル12
7aは、両方とも窒化チタン(TiN)膜からなるので、これ
らを一括して成膜すると製造が簡単になるのでより好ま
しい。以上において、銅膜、バリヤメタルのうちの少な
くとも一つは、少なくともスパッタリングを用いて形成
される。また、バリヤメタル114aと拡散層104の
間には金属シリサイド膜等のコンタクト抵抗の低い膜が
あるとより好ましい。
A functionally particularly preferred structure of the third embodiment will be described with reference to FIG. The structural difference from FIG. 8 is that the adjacent film 1a is located between the adjacent film 116a and the insulating film 113.
26a are formed, and the adjacent film 116b and the insulating film 121 are formed.
Adjacent film 126b is formed between adjacent films 122a
An adjacent film 127 a is formed between the insulating film 121 and the adjacent film 127 b between the adjacent film 122 b and the insulating film 121.
Is formed. Conductive film 11 serving as wiring
Reference numerals 7 and 123 are made of a copper (Cu) film having a low electric resistance in order to improve the speed of the device. And in order to make the migration resistance of this copper (Cu) film wiring excellent,
Adjacent films 116a, 116b, 122a and 122b as barrier metals of copper (Cu) films 117 and 123 are made of ruthenium (Ru).
Consists of a membrane. The plugs 115 and 120 adjacent to the copper (Cu) films 117 and 123 are made of a ruthenium (Ru) film in order to improve migration resistance. For example, Materials Research So
siety (MRS for short) Symposium Proceedings
(Symposium Proceedings), Volume 428, Materials Reliability in Microelectroni
As described on pages 81 to 86 of cs), the electromigration resistance near the plug is particularly important. Ruthenium (Ru) plugs also have the advantage of good heat resistance. As described above, since both the plug 115 and the barrier metal 116a are made of a ruthenium (Ru) film, it is more preferable to collectively form these films because the manufacturing is simplified. Similarly, plug 120 and barrier metal 1
Since both 27a are made of a ruthenium (Ru) film, it is more preferable to collectively form these films because the manufacturing is simplified. In order to improve the adhesion between the ruthenium (Ru) film and the insulating film, barrier metals 126a, 126b, 1
27a, 127b, 114a, 114b, 119a, 119b
Consists of a titanium nitride (TiN) film. Thus, since the barrier metals 114a and 114b and the barrier metal 126a are both made of a titanium nitride (TiN) film, it is more preferable to collectively form them so that the manufacturing is simplified. Similarly, barrier metals 119a and 119b and barrier metal 12
7a is made of a titanium nitride (TiN) film, so that it is more preferable to collectively form these films because the manufacturing is simplified. In the above, at least one of the copper film and the barrier metal is formed using at least sputtering. It is more preferable that a film having a low contact resistance such as a metal silicide film is provided between the barrier metal 114a and the diffusion layer 104.

【0025】なお、図9には示さないが、銅(Cu)膜11
7、123の側壁から銅(Cu)原子が絶縁膜中に拡散する
ことを防止するために銅(Cu)膜117と銅(Cu)膜123
の側壁にもバリアメタル形成した方が好ましい。
Although not shown in FIG. 9, the copper (Cu) film 11
The copper (Cu) film 117 and the copper (Cu) film 123 are used to prevent copper (Cu) atoms from diffusing into the insulating film from the side walls of the gates 7 and 123.
It is preferable to form a barrier metal also on the side wall of.

【0026】図2、3、4、5に示した計算機シミュレ
ーションの結果は、分子動力学シミュレーションにより
得た結果である。分子動力学シミュレーションとは、例
えばジャーナルオブアプライドフィジックス(Journal o
f Applied Physics)の第54巻(1983年発行)の48
64ページから4878ページまでに記述されているよ
うに、原子間ポテンシャルを通して各原子に働く力を計
算し、この力を基にニュートンの運動方程式を解くこと
によって各時刻における各原子の位置を算出する方法で
ある。また、分子動力学シミュレーションにより拡散係
数を計算する方法については、例えばフィジカルレビュ
ーB(Physical Review B)の第29巻(1984年発行)
の5363ページから5371ページまでに記述されて
いる。さらに、銅(Cu)の拡散が抑制されるとエレクトロ
マイグレーション耐性が向上することはよく知られてい
ることであり、例えばマテリアルズリサーチソサイエテ
ィ(Materials Research Sosiety、略してMRS)のシンポ
ジウムプロシーディングズ(Symposium Proceedings)の4
28巻として発行されているマテリアルズ リライアビリ
ティ イン マイクロエレクトロニクス(Materials Relia
bility in Microelectronics)の43ページから60ページ
までに記載されている。前述したように、図2、3、
4、5は温度が700 Kにおけるシミュレーションの結果
であるが、ここで示された効果は、温度等のシミュレー
ション条件を変えても示すことができる。
The results of the computer simulation shown in FIGS. 2, 3, 4, and 5 are the results obtained by the molecular dynamics simulation. Molecular dynamics simulation refers to, for example, Journal of Applied Physics (Journal
f Applied Physics), Volume 54 (issued in 1983), 48
As described on pages 64 to 4878, the force acting on each atom through the interatomic potential is calculated, and the position of each atom at each time is calculated by solving Newton's equation of motion based on this force. Is the way. Regarding a method of calculating a diffusion coefficient by molecular dynamics simulation, for example, Physical Review B (Vol. 29, published in 1984)
Pages 5363 to 5371. Furthermore, it is well known that the suppression of diffusion of copper (Cu) improves the electromigration resistance. (Symposium Proceedings) 4
Materials Reliability in Microelectronics, published as Volume 28
abilities in Microelectronics) on pages 43-60. As described above, FIGS.
4 and 5 are the results of the simulation at a temperature of 700 K, but the effects shown here can be shown by changing the simulation conditions such as the temperature.

【0027】また、図6に、バルクの結晶において自由
エネルギー最小の結晶面を構成する長方格子を示し、長
方格子の短辺aと長辺bの定義を示したが、以下に、これ
についてもう少し詳細に説明する。短辺aは、バルクの
結晶における最近接原子間距離のことであり、例えば、
固体物理学入門上巻第5版(チャールズ・キッテル著、1
978年に丸善株式会社より発行)の28ページに記載されて
いる。長辺bは、面心立方構造、または最密六方構造を
持つ結晶については短辺aの約1.73倍であり、体心立方
構造を持つ結晶については短辺aの約1.41倍である。例
えば、面心立方構造を持つ銅(Cu)の自由エネルギー最小
面は(111)面であり、その短辺aCuは約0.26 nmであり、
長辺bCuは約0.44 nmである。最密六方構造を持つルテニ
ウム(Ru)の自由エネルギー最小面は(001)面であり、そ
の短辺aRuは約0.27 nmであり、長辺bRuは約0.46 nmであ
る。
FIG. 6 shows a rectangular lattice forming a crystal plane having a minimum free energy in a bulk crystal, and the definition of the short side a and the long side b of the rectangular lattice is shown below. Will be described in more detail. The short side a is a distance between nearest neighbor atoms in a bulk crystal.
Introduction to Solid State Physics Vol.5 (Charles Kittel, 1
(Issued by Maruzen Co., Ltd. in 978) on page 28. The long side b is about 1.73 times the short side a for a crystal having a face-centered cubic structure or a close-packed hexagonal structure, and about 1.41 times the short side a for a crystal having a body-centered cubic structure. For example, the free energy minimum plane of copper (Cu) having a face-centered cubic structure is a (111) plane, and its short side a Cu is about 0.26 nm,
The long side b Cu is about 0.44 nm. The minimum free energy plane of ruthenium (Ru) having a close-packed hexagonal structure is the (001) plane, and its short side a Ru is about 0.27 nm and its long side b Ru is about 0.46 nm.

【0028】本発明の結果に基づいて、発明者らは先行
技術調査を行った。その結果、銅(Cu)配線とそのバリヤ
メタルに関するものとして、特開平10−229084号公報を
見つけ出した。しかし、これは、以下に説明するよう
に、本発明と明確に異なるものである。特開平10−2290
84号公報は、アスペクト比の高い接続孔にバリヤメタル
および銅(Cu)膜配線を形成しやすくすることを課題とし
ているため、バリヤメタルおよび銅(Cu)膜配線の両方
を、スパッタリング等の物理蒸着(PVD)を用いずにメッ
キまたは化学気相成長法(CVD)を用いて形成する配線構
造を対象としている。これに対して本発明では、通常の
配線構造と同じように、バリヤメタルと銅(Cu)膜配線の
うちの少なくとも一方が物理蒸着を使用して形成される
配線構造を対象としている。そして物理蒸着を使用した
場合に特に重要となるエレクトロマイグレーション耐性
の向上を課題としている。通常のバリヤメタルと銅(Cu)
膜配線の形成においては、バリヤメタルと銅(Cu)膜配線
のうちの少なくとも一方がスパッタリング等の物理蒸着
を使用して形成されていることが、例えば月刊セミコン
ダクターワールド(株式会社プレスジャーナル発行、199
8年2月号91〜96ページ)に記述されている。この中に記
載されているように、銅(Cu)膜配線をメッキまたは化学
気相成長法(CVD)で形成する際には、通常、はじめにス
パッタリング等の物理蒸着(PVD)で銅(Cu)膜のシード層
を形成し、この後メッキまたは化学気相成長法(CVD)に
切換えるという方法がとられる。したがって、特開平10
−229084号公報のように、バリヤメタルおよび銅(Cu)膜
配線の両方を、スパッタリング等の物理蒸着(PVD)を用
いずにメッキまたは化学気相成長法(CVD)を用いて形成
することは、アスペクト比の高い接続孔に形成するとい
う目的を達成する上では好ましいが、現状ではほとんど
行われていない。現状ではほとんど行われていない理由
としては、例えば月刊セミコンダクターワールド(株式
会社プレスジャーナル発行、1998年2月号86〜96ペー
ジ)に記載されているように、物理蒸着(PVD)で形成され
たの銅(Cu)膜のシード層は化学気相成長法(CVD)で形成
された銅(Cu)膜のシード層と比較して密着性に優れてい
ることや、メッキで銅(Cu)膜を直接バリヤメタルの上に
形成することがほぼ不可能であることや、化学気相成長
法(CVD)で形成されたバリヤメタルは高抵抗か低バリヤ
性のいずれかの欠点を持っている、などが挙げられる。
物理蒸着(PVD)の中でも最もよく用いられているスパッ
タリングは、例えば薄膜ハンドブック(オーム社発行、
日本学術振興会編集)の171ページから195ページに記載
されているように、アルゴン(Ar)、キセノン(Xe)、クリ
プトン(Kr)、ネオン(Ne)等の希ガス元素(貴ガス元素と
も呼ばれる)を用いるために、膜の中に希ガス元素が0.0
001%以上含まれてしまうが、メッキや化学気相成長法
(CVD)で成膜された膜に比べて密着性が良いので好まし
いといえる。
Based on the results of the present invention, the inventors conducted a prior art search. As a result, Japanese Patent Application Laid-Open No. 10-229084 was found as a copper (Cu) wiring and its barrier metal. However, this is clearly different from the present invention, as described below. JP 10-2290A
No. 84 is directed to making it easy to form barrier metal and copper (Cu) film wiring in connection holes having a high aspect ratio.Therefore, both barrier metal and copper (Cu) film wiring are formed by physical vapor deposition such as sputtering. It is intended for wiring structures formed by plating or chemical vapor deposition (CVD) without using PVD). On the other hand, the present invention is directed to a wiring structure in which at least one of a barrier metal and a copper (Cu) film wiring is formed using physical vapor deposition, as in a normal wiring structure. Another object is to improve electromigration resistance, which is particularly important when using physical vapor deposition. Normal barrier metal and copper (Cu)
In the formation of film wiring, at least one of the barrier metal and copper (Cu) film wiring is formed using physical vapor deposition such as sputtering, for example, monthly Semiconductor World (published by Press Journal Inc., 199
Feb. 8, pp. 91-96). As described therein, when copper (Cu) film wiring is formed by plating or chemical vapor deposition (CVD), copper (Cu) is usually first formed by physical vapor deposition (PVD) such as sputtering. A method of forming a seed layer of the film and then switching to plating or chemical vapor deposition (CVD) is used. Therefore, JP 10
As disclosed in JP-A-229084, it is possible to form both the barrier metal and the copper (Cu) film wiring by plating or chemical vapor deposition (CVD) without using physical vapor deposition (PVD) such as sputtering. Although it is preferable to achieve the purpose of forming a connection hole having a high aspect ratio, it is hardly used at present. The reason why it is rarely used at present is that, as described in, for example, Monthly Semiconductor World (published by Press Journal Inc., February 1998, pages 86 to 96), it was formed by physical vapor deposition (PVD). The seed layer of the copper (Cu) film has better adhesion than the seed layer of the copper (Cu) film formed by chemical vapor deposition (CVD), and the copper (Cu) film is plated by plating. It is almost impossible to form directly on barrier metal, and barrier metal formed by chemical vapor deposition (CVD) has the disadvantage of either high resistance or low barrier property. Can be
The most commonly used sputtering in physical vapor deposition (PVD) is, for example, a thin film handbook (Ohm Company,
As described on pages 171 to 195 of the Japan Society for the Promotion of Science, rare gas elements such as argon (Ar), xenon (Xe), krypton (Kr), and neon (Ne) (also called noble gas elements) ), The rare gas element in the film is 0.0
More than 001% is included, but plating and chemical vapor deposition
This can be said to be preferable because it has better adhesion than a film formed by (CVD).

【0029】なお、ここでバリヤメタルとは、本来は、
銅(Cu)等の配線材料の拡散を防止するためのバリヤ金属
という意味を持ち、例えば、導電性膜117として銅(C
u)膜を用いた場合の隣接膜116a、116bのことをバ
リヤメタルと言う。バリヤメタルには密着性を向上させ
る役割や、結晶配向性を制御する役割や、結晶粒の大き
さを制御する役割などを持つ場合があり、主たる役割が
拡散防止でない場合もある。本明細書では、拡散防止以
外の目的で使用している場合でも、隣接膜116a、1
16b、114a、114b、のように導電性膜に隣接し
て用いられる導電性の膜をバリヤメタルと記載してい
る。
[0029] The barrier metal here is originally
It has the meaning of a barrier metal for preventing the diffusion of wiring materials such as copper (Cu). For example, copper (C) is used as the conductive film 117.
u) When the film is used, the adjacent films 116a and 116b are called barrier metal. The barrier metal may have a role of improving adhesion, a role of controlling crystal orientation, a role of controlling crystal grain size, and the like, and the main role may not be diffusion prevention. In this specification, even when the adjacent films 116a, 1a are used for purposes other than diffusion prevention.
A conductive film used adjacent to the conductive film, such as 16b, 114a, 114b, is described as a barrier metal.

【0030】また、銅(Cu)膜と呼んでいるものは、主構
成元素が銅(Cu)である膜のことであり、これに他の元素
が含まれていても、上記と同様の効果を示すことができ
る。ルテニウム(Ru)膜等についても同様である。
Also, what is called a copper (Cu) film is a film in which the main constituent element is copper (Cu). Even if this contains other elements, the same effect as described above can be obtained. Can be shown. The same applies to a ruthenium (Ru) film and the like.

【0031】[0031]

【発明の効果】本発明によれば半導体基板上に導電性膜
と該導電性膜に接触して隣接膜が積層された積層配線構
造を有する半導体装置において、導電性膜の拡散を抑え
ることができる。したがって、積層配線構造においてボ
イドや断線を起こしにくい、信頼性の高い半導体装置が
提供される。
According to the present invention, it is possible to suppress diffusion of a conductive film in a semiconductor device having a laminated wiring structure in which a conductive film and an adjacent film are stacked in contact with the conductive film on a semiconductor substrate. it can. Therefore, a highly reliable semiconductor device which is less likely to cause voids and disconnections in the stacked wiring structure is provided.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明における第一の実施形態である半導体装
置の積層配線構造の断面図である。
FIG. 1 is a sectional view of a laminated wiring structure of a semiconductor device according to a first embodiment of the present invention.

【図2】銅(Cu)膜を導電性膜とした場合の拡散係数に対
する隣接膜材料の効果を示す図である。
FIG. 2 is a diagram showing an effect of an adjacent film material on a diffusion coefficient when a copper (Cu) film is used as a conductive film.

【図3】銅(Cu)膜を導電性膜とした場合の拡散係数に対
する隣接膜材料の効果を図2の破線に沿って示した特性
図である。
FIG. 3 is a characteristic diagram showing an effect of an adjacent film material on a diffusion coefficient when a copper (Cu) film is used as a conductive film along a broken line in FIG. 2;

【図4】白金(Pt)膜を導電性膜とした場合の拡散係数に
対する隣接膜材料の効果を示す特性図である。
FIG. 4 is a characteristic diagram showing an effect of an adjacent film material on a diffusion coefficient when a platinum (Pt) film is used as a conductive film.

【図5】白金(Pt)膜を導電性膜とした場合の拡散係数に
対する隣接膜材料の効果を図4の破線に沿って示した特
性図である。
5 is a characteristic diagram showing an effect of an adjacent film material on a diffusion coefficient when a platinum (Pt) film is used as a conductive film along a broken line in FIG. 4;

【図6】長方格子における原子配列と短辺および長辺を
示した図である。
FIG. 6 is a diagram showing an atomic arrangement and a short side and a long side in a rectangular lattice.

【図7】本発明における第二の実施形態である半導体装
置の積層配線構造の断面図である。
FIG. 7 is a sectional view of a laminated wiring structure of a semiconductor device according to a second embodiment of the present invention.

【図8】本発明における第三の実施形態である半導体装
置の主要部分の断面図である。
FIG. 8 is a sectional view of a main part of a semiconductor device according to a third embodiment of the present invention.

【図9】本発明における第三の実施形態である半導体装
置の中でも、機能的に特に好ましい構造を持つ半導体装
置の主要部分の断面図である。
FIG. 9 is a cross-sectional view of a main part of a semiconductor device having a functionally particularly preferable structure among the semiconductor devices according to the third embodiment of the present invention.

【符号の説明】[Explanation of symbols]

1…シリコン基板、2…絶縁膜、3…隣接膜、4…導電
性膜、5…隣接膜、6…第一積層配線構造、7…絶縁
膜、8…ビア、9…隣接膜、10…導電性膜、11…隣
接膜、12…第二積層配線構造、13、14、15、1
6…拡散防止膜、101…シリコン基板、102、10
3、104、105…拡散層、106、107、…ゲー
ト絶縁膜、108、109、110…素子分離膜、11
1、112、113、118、121、124、125
…絶縁膜、114a、114b、116a、116b、
119a、119b 、122a、122b、126a、
126b、127a、127b…隣接膜、115、11
7、120、123…導電性膜。
DESCRIPTION OF SYMBOLS 1 ... Silicon substrate, 2 ... Insulating film, 3 ... Adjacent film, 4 ... Conductive film, 5 ... Adjacent film, 6 ... First laminated wiring structure, 7 ... Insulating film, 8 ... Via, 9 ... Adjacent film, 10 ... Conductive film, 11 adjacent film, 12 second laminated wiring structure, 13, 14, 15, 1
6: diffusion prevention film, 101: silicon substrate, 102, 10
3, 104, 105: diffusion layer, 106, 107, gate insulating film, 108, 109, 110: element isolation film, 11
1, 112, 113, 118, 121, 124, 125
... Insulating film, 114a, 114b, 116a, 116b,
119a, 119b, 122a, 122b, 126a,
126b, 127a, 127b ... adjacent films, 115, 11
7, 120, 123 ... conductive film.

Claims (8)

【特許請求の範囲】[Claims] 【請求項1】 半導体基板の一主面側に形成された銅(C
u)膜配線と、該銅(Cu)膜配線に接触して形成されたバリ
ヤメタルとを有する積層構造を備えた半導体装置におい
て、前記バリヤメタルはルテニウム(Ru)膜であり、前記
銅(Cu)膜配線はスパッタリングを用いて形成された銅(C
u)膜とメッキを用いて形成された銅(Cu)膜との積層構造
を備えていることを特徴とする半導体装置。
A copper (C) formed on one principal surface side of a semiconductor substrate
u) film wiring, in a semiconductor device having a laminated structure having a barrier metal formed in contact with the copper (Cu) film wiring, wherein the barrier metal is a ruthenium (Ru) film, the copper (Cu) film Wiring is copper (C
u) A semiconductor device having a laminated structure of a film and a copper (Cu) film formed by plating.
【請求項2】 半導体基板の一主面側に形成された銅(C
u)膜配線と、該銅(Cu)膜配線に接触して形成されたバリ
ヤメタルとを有する積層構造を備えた半導体装置におい
て、前記バリヤメタルはルテニウム(Ru)膜であり、前記
銅(Cu)膜配線は物理蒸着(PVD)を用いて形成された銅(C
u)膜と化学気相成長法(CVD)を用いて形成された銅(Cu)
膜との積層構造を備えていることを特徴とする半導体装
置。
2. Copper (C) formed on one main surface side of a semiconductor substrate.
u) film wiring, in a semiconductor device having a laminated structure having a barrier metal formed in contact with the copper (Cu) film wiring, wherein the barrier metal is a ruthenium (Ru) film, the copper (Cu) film Wiring is copper (C) formed using physical vapor deposition (PVD).
u) Film and copper (Cu) formed using chemical vapor deposition (CVD)
A semiconductor device having a laminated structure with a film.
【請求項3】 半導体基板の一主面側に形成された銅(C
u)膜配線と、該銅(Cu)膜配線に接触して形成されたバリ
ヤメタルとを有する積層構造を備えた半導体装置におい
て、前記バリヤメタルはスパッタリングを用いて形成さ
れたルテニウム(Ru)膜であり、前記銅(Cu)膜配線はスパ
ッタリングを用いて形成された銅(Cu)膜とメッキまたは
化学気相成長法(CVD)を用いて形成された銅(Cu)膜との
積層構造を備えていることを特徴とする半導体装置。
3. A copper (C) formed on one principal surface side of a semiconductor substrate.
u) film wiring, in a semiconductor device having a laminated structure having a barrier metal formed in contact with the copper (Cu) film wiring, the barrier metal is a ruthenium (Ru) film formed by using sputtering. The copper (Cu) film wiring has a laminated structure of a copper (Cu) film formed using sputtering and a copper (Cu) film formed using plating or chemical vapor deposition (CVD). A semiconductor device.
【請求項4】 半導体基板の一主面側に形成された銅(C
u)膜配線と、該銅(Cu)膜配線に接触して形成されたプラ
グとを有する構造を備えた半導体装置において、前記プ
ラグはロジウム(Rh)膜、ルテニウム(Ru)膜、イリジウム(I
r)膜、オスミウム(Os)膜、白金(Pt)膜からなる群から選
ばれる一種類の膜であり、前記銅(Cu)膜配線と前記プラ
グの少なくとも一方には物理蒸着(PVD)を用いて形成さ
れた層が含まれていることを特徴とする半導体装置。
4. A copper (C) formed on one main surface side of a semiconductor substrate.
u) In a semiconductor device having a structure having a film wiring and a plug formed in contact with the copper (Cu) film wiring, the plug is a rhodium (Rh) film, a ruthenium (Ru) film, an iridium (I
r) film, osmium (Os) film, is a type of film selected from the group consisting of platinum (Pt) film, using physical vapor deposition (PVD) for at least one of the copper (Cu) film wiring and the plug. A semiconductor device comprising a layer formed by:
【請求項5】 半導体基板の一主面側に形成された銅(C
u)膜配線と、該銅(Cu)膜配線に接触して形成されたバリ
ヤメタルと、該バリヤメタルに接触して形成されたプラ
グとを有する構造を備えた半導体装置において、前記バ
リヤメタルはルテニウム(Ru)膜であり、前記プラグはル
テニウム(Ru)膜であり、前記銅(Cu)膜配線と前記プラグ
の少なくとも一方には物理蒸着(PVD)を用いて形成され
た層が含まれていることを特徴とする半導体装置。
5. A copper (C) formed on one main surface side of a semiconductor substrate.
u) a semiconductor device having a structure having a film wiring, a barrier metal formed in contact with the copper (Cu) film wiring, and a plug formed in contact with the barrier metal, wherein the barrier metal is ruthenium (Ru ) Film, the plug is a ruthenium (Ru) film, and at least one of the copper (Cu) film wiring and the plug includes a layer formed using physical vapor deposition (PVD). Characteristic semiconductor device.
【請求項6】 半導体基板の一主面側に形成された銅(C
u)膜配線と、該銅(Cu)膜配線に接触して形成された第一
バリヤメタルと、該第一バリヤメタルに接触して形成さ
れたプラグと、該プラグおよび前記第一バリヤメタルに
接触して形成された第二バリヤメタルとを有する構造を
備えた半導体装置において、前記第一バリヤメタルはル
テニウム(Ru)膜であり、前記プラグはルテニウム(Ru)膜
であり、前記第二バリヤメタルは窒化チタン(TiN)膜で
あり、前記銅(Cu)膜配線と前記第一バリヤメタルの少な
くとも一方はスパッタリングを用いて形成された膜であ
ることを特徴とする半導体装置。
6. Copper (C) formed on one main surface side of a semiconductor substrate.
u) film wiring, a first barrier metal formed in contact with the copper (Cu) film wiring, a plug formed in contact with the first barrier metal, and in contact with the plug and the first barrier metal In a semiconductor device having a structure having a second barrier metal formed, the first barrier metal is a ruthenium (Ru) film, the plug is a ruthenium (Ru) film, and the second barrier metal is titanium nitride (TiN). A) a film, wherein at least one of the copper (Cu) film wiring and the first barrier metal is a film formed by using sputtering.
【請求項7】 半導体基板の一主面側に形成された白金
(Pt)電極膜と、該白金(Pt)電極膜に接触して形成された
隣接膜とを有する構造を備えた半導体装置において、前
記隣接膜はロジウム(Rh)膜、ルテニウム(Ru)膜、イリジウ
ム(Ir)膜、オスミウム(Os)膜からなる群から選ばれる一
種類の膜であり、前記白金(Pt)電極膜と前記隣接膜の少
なくとも一方はスパッタリングを用いて形成された膜で
あることを特徴とする半導体装置。
7. Platinum formed on one main surface side of a semiconductor substrate
(Pt) electrode film, in a semiconductor device having a structure having an adjacent film formed in contact with the platinum (Pt) electrode film, the adjacent film is a rhodium (Rh) film, a ruthenium (Ru) film, An iridium (Ir) film and an osmium (Os) film are one type of film selected from the group consisting of films, and at least one of the platinum (Pt) electrode film and the adjacent film is a film formed by using sputtering. A semiconductor device characterized by the above-mentioned.
【請求項8】 下記の工程を備えたことを特徴とする半
導体装置の製造方法。 ・半導体基板の一主面側にスパッタリングを用いてルテ
ニウム(Ru)膜を形成する工程。 ・前記ルテニウム(Ru)膜に接するようにスパッタリング
を用いて第一の銅(Cu)膜を形成する工程。 ・前記第一の銅(Cu)膜に接するようにメッキまたは化学
気相成長法(CVD)を用いて第二の銅(Cu)膜を形成する工
程。
8. A method for manufacturing a semiconductor device, comprising the following steps. A step of forming a ruthenium (Ru) film on one main surface side of the semiconductor substrate by sputtering; A step of forming a first copper (Cu) film by sputtering so as to be in contact with the ruthenium (Ru) film; A step of forming a second copper (Cu) film by plating or chemical vapor deposition (CVD) so as to be in contact with the first copper (Cu) film;
JP3682499A 1998-02-23 1999-02-16 Semiconductor device and manufacturing method thereof Expired - Fee Related JP3504175B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3682499A JP3504175B2 (en) 1998-02-23 1999-02-16 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP10-39992 1998-02-23
JP3999298 1998-02-23
JP3682499A JP3504175B2 (en) 1998-02-23 1999-02-16 Semiconductor device and manufacturing method thereof

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2003346478A Division JP2004048066A (en) 1998-02-23 2003-10-06 Semiconductor device and method for manufacturing the same

Publications (2)

Publication Number Publication Date
JPH11317455A true JPH11317455A (en) 1999-11-16
JP3504175B2 JP3504175B2 (en) 2004-03-08

Family

ID=26375930

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3682499A Expired - Fee Related JP3504175B2 (en) 1998-02-23 1999-02-16 Semiconductor device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP3504175B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000042651A1 (en) * 1999-01-13 2000-07-20 Hitachi, Ltd. Semiconductor device
WO2009001896A1 (en) * 2007-06-28 2008-12-31 Tokyo Electron Limited Filming method, and treating system

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000042651A1 (en) * 1999-01-13 2000-07-20 Hitachi, Ltd. Semiconductor device
US6624513B1 (en) 1999-01-13 2003-09-23 Hitachi, Ltd. Semiconductor device with multilayer conductive structure formed on a semiconductor substrate
US7012312B2 (en) 1999-01-13 2006-03-14 Hitachi, Ltd. Semiconductor device with multilayer conductive structure formed on a semiconductor substrate
WO2009001896A1 (en) * 2007-06-28 2008-12-31 Tokyo Electron Limited Filming method, and treating system

Also Published As

Publication number Publication date
JP3504175B2 (en) 2004-03-08

Similar Documents

Publication Publication Date Title
US7253103B2 (en) Method for producing semiconductor devices that includes forming a copper film in contact with a ruthenium film
KR910007108B1 (en) Intergrate semiconductor circuit comprising at least two metallization levels composed of aluminium or aluminium compounds and a method for the manufacture of same
US6624513B1 (en) Semiconductor device with multilayer conductive structure formed on a semiconductor substrate
TW200416800A (en) Semiconductor device and method for manufacturing same
US6617689B1 (en) Metal line and method of suppressing void formation therein
JP2004040101A (en) Alloying and/or local-doping of metallization for improving wiring performance
JP2005050903A (en) Semiconductor device and its manufacturing method
JP5089850B2 (en) Semiconductor device
JP3021996B2 (en) Aluminum wiring and method of forming the same
JP4236778B2 (en) Semiconductor device
JP3504175B2 (en) Semiconductor device and manufacturing method thereof
JP3104843B2 (en) Anti-fuse type semiconductor integrated circuit device
JPH10209156A (en) Semiconductor device and its manufacture
JP2004048066A (en) Semiconductor device and method for manufacturing the same
JP7470798B2 (en) Silicon-containing layer for reducing bit line resistance
JPH05102154A (en) Semiconductor device
JP4437293B2 (en) Semiconductor device
JPH0228320A (en) Manufacture of semiconductor device
JP2998454B2 (en) Method for manufacturing semiconductor device
JPH03262125A (en) Semiconductor device
JPH05102156A (en) Semiconductor device
KR20000048449A (en) Interconnects with increased electromigration lifetime
JP2001110749A (en) Semiconductor device and manufacturing method therefor

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20031202

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20031209

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071219

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081219

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081219

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091219

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101219

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101219

Year of fee payment: 7

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101219

Year of fee payment: 7

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101219

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111219

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121219

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121219

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131219

Year of fee payment: 10

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees