JPH11317454A - Semiconductor device and manufacture thereof - Google Patents

Semiconductor device and manufacture thereof

Info

Publication number
JPH11317454A
JPH11317454A JP3369199A JP3369199A JPH11317454A JP H11317454 A JPH11317454 A JP H11317454A JP 3369199 A JP3369199 A JP 3369199A JP 3369199 A JP3369199 A JP 3369199A JP H11317454 A JPH11317454 A JP H11317454A
Authority
JP
Japan
Prior art keywords
fluorine
insulating film
silicon
film
rich
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3369199A
Other languages
Japanese (ja)
Other versions
JP3215382B2 (en
Inventor
Hiroshi Yuasa
寛 湯浅
Satoshi Ueda
聡 上田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP3369199A priority Critical patent/JP3215382B2/en
Publication of JPH11317454A publication Critical patent/JPH11317454A/en
Application granted granted Critical
Publication of JP3215382B2 publication Critical patent/JP3215382B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

PROBLEM TO BE SOLVED: To prevent the deterioration of a metal wiring by the fluorine contained in a fluorine-containing silicon oxide film, and to improve the close contact state between the metal wiring and an interlayer insulating film, in spite of the interposition of the interlayer insulating film having a fluorine- containing silicon oxide film between the lower layer of metal wiring and the upper layer of metal wiring. SOLUTION: A lower layer of metal wiring 12, consisting of a first titanium film 12a, a first aluminum alloy film 12b and a first titanium nitride film 12c, is formed on the insulating film 11 on a semiconductor substrate 10. The first silicon rich oxide film 13, a fluorine-containing silicon oxide film 14, a second silicon rich oxide film 15 and a silicon oxide film 16 are formed on the lower layer of metal wiring 12. An upper layer of a metal wiring 17, consisting of a second titanium film 17a, a second aluminum alloy film 17b and a second titanium nitride film 17c, is formed above the silicon oxide film 16.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体装置、特
に、金属配線同士の間に、フッ素がドープされた絶縁膜
からなるフッ素含有絶縁膜を有する半導体装置及び該半
導体装置の製造方法に関する。
The present invention relates to a semiconductor device, and more particularly to a semiconductor device having a fluorine-containing insulating film made of a fluorine-doped insulating film between metal wirings, and a method of manufacturing the semiconductor device.

【0002】[0002]

【従来の技術】以下、図9を参照しながら、金属配線同
士の間に、フッ素がドープされた絶縁膜からなるフッ素
含有絶縁膜を有する半導体装置について説明する。
2. Description of the Related Art A semiconductor device having a fluorine-containing insulating film made of an insulating film doped with fluorine between metal wirings will be described below with reference to FIG.

【0003】図9に示すように、半導体基板1の上にシ
リコン酸化膜からなる絶縁膜2が形成されている。絶縁
膜2の上には、順次積層された、第1のチタン膜3a、
第1のアルミニウム合金膜3b及び第1の窒化チタン膜
3cからなる下層の金属配線3が形成されていると共
に、下層の金属配線3同士の間及び下層の金属配線3の
上には、シリコン酸化膜にフッ素がドープされてなるフ
ッ素含有シリコン酸化膜4が形成されている。
[0003] As shown in FIG. 9, an insulating film 2 made of a silicon oxide film is formed on a semiconductor substrate 1. On the insulating film 2, a first titanium film 3a sequentially laminated,
A lower metal wiring 3 composed of a first aluminum alloy film 3b and a first titanium nitride film 3c is formed, and a silicon oxide film is formed between the lower metal wirings 3 and on the lower metal wiring 3. A fluorine-containing silicon oxide film 4 is formed by doping the film with fluorine.

【0004】フッ素含有シリコン酸化膜4の上には通常
のシリコン酸化膜5が形成され、該シリコン酸化膜5の
上には、順次積層された、第2のチタン膜6a、第2の
アルミニウム合金膜6b及び第2の窒化チタン膜6cか
らなる上層の金属配線6が形成されている。
A normal silicon oxide film 5 is formed on the fluorine-containing silicon oxide film 4, and a second titanium film 6 a and a second aluminum alloy are sequentially stacked on the silicon oxide film 5. An upper metal wiring 6 composed of the film 6b and the second titanium nitride film 6c is formed.

【0005】[0005]

【発明が解決しようとする課題】ところで、シリコン酸
化膜にフッ素がドープされたフッ素含有シリコン酸化膜
は、フッ素がドープされていない通常のシリコン酸化膜
に比べて比誘電率が低いので、下層の金属配線3同士の
間及び下層の金属配線3の上に、フッ素含有シリコン酸
化膜4を有する層間絶縁膜を形成すると、下層の金属配
線3同士の間の寄生容量、及び下層の金属配線3と上層
の金属配線6との間の寄生容量が低減して、信号の遅延
が低減するので、より高い周波数を持つ信号を用いるこ
とが可能になる。
The fluorine-containing silicon oxide film in which the silicon oxide film is doped with fluorine has a lower relative dielectric constant than a normal silicon oxide film in which fluorine is not doped. When an interlayer insulating film having a fluorine-containing silicon oxide film 4 is formed between the metal wirings 3 and on the lower metal wiring 3, the parasitic capacitance between the lower metal wirings 3 and the lower metal wiring 3 Since the parasitic capacitance between the metal wiring 6 and the upper layer metal wiring 6 is reduced and the signal delay is reduced, it is possible to use a signal having a higher frequency.

【0006】ところが、下層の金属配線3と上層の金属
配線6との間にフッ素含有シリコン酸化膜4が介在する
と、後に行なわれる熱処理工程において、フッ素含有シ
リコン酸化膜4に含まれるフッ素がシリコン酸化膜5中
に拡散する現象(オートドープ現象)が起きる。シリコ
ン酸化膜5中にフッ素が拡散すると、上層の金属配線6
を構成する第2のチタン膜6aにおけるシリコン酸化膜
5との界面において変質層が形成されるので、上層の金
属配線6とシリコン酸化膜5との密着性が低下してしま
い、半導体装置の信頼性が低下するという問題が発生す
る。
However, if the fluorine-containing silicon oxide film 4 is interposed between the lower metal wiring 3 and the upper metal wiring 6, the fluorine contained in the fluorine-containing silicon oxide film 4 will be oxidized in a subsequent heat treatment step. A phenomenon of diffusion into the film 5 (auto doping phenomenon) occurs. When fluorine diffuses into the silicon oxide film 5, the upper metal wiring 6
The deteriorated layer is formed at the interface between the second titanium film 6a and the silicon oxide film 5 in the second titanium film 6a, so that the adhesion between the upper metal wiring 6 and the silicon oxide film 5 is reduced, and the reliability of the semiconductor device is reduced. The problem that the performance is reduced occurs.

【0007】前記に鑑み、本発明は、下層の金属配線同
士の間及び下層の金属配線と上層の金属配線との間にフ
ッ素含有シリコン酸化膜が介在するにも拘わらず、フッ
素含有シリコン酸化膜に含まれるフッ素が金属配線を変
質させることを防止して、上層の金属配線と層間絶縁膜
との密着性を向上させることを目的とする。
In view of the foregoing, the present invention provides a fluorine-containing silicon oxide film despite the presence of a fluorine-containing silicon oxide film between lower metal wires and between a lower metal wire and an upper metal wire. It is an object of the present invention to prevent the fluorine contained in the metal from deteriorating the metal wiring and improve the adhesion between the upper metal wiring and the interlayer insulating film.

【0008】[0008]

【課題を解決するための手段】前記の目的を達成するた
め、本発明に係る半導体装置は、半導体基板上に形成さ
れた下層の金属配線と、半導体基板上における下層の金
属配線同士の間に形成され、フッ素がドープされた絶縁
膜からなる第1のフッ素含有絶縁膜と、下層の金属配線
及び第1のフッ素含有絶縁膜の上に形成された層間絶縁
膜と、層間絶縁膜の上に形成された上層の金属配線とを
備え、層間絶縁膜は、フッ素がドープされた絶縁膜から
なる第2のフッ素含有絶縁膜と、シリコンの含有量が化
学量論理組成よりも大きいシリコンリッチ絶縁膜とを有
している。
In order to achieve the above-mentioned object, a semiconductor device according to the present invention is provided between a lower metal wiring formed on a semiconductor substrate and a lower metal wiring formed on the semiconductor substrate. A first fluorine-containing insulating film formed of a fluorine-doped insulating film, an interlayer insulating film formed on a lower metal wiring and the first fluorine-containing insulating film, and a first fluorine-containing insulating film formed on the first fluorine-containing insulating film. A second fluorine-containing insulating film made of a fluorine-doped insulating film; and a silicon-rich insulating film having a silicon content larger than the stoichiometric composition. And

【0009】本発明の半導体装置によると、下層の金属
配線同士の間に第1のフッ素含有シリコン絶縁膜が形成
されていると共に、下層の金属配線と上層の金属配線と
の間に第2のフッ素含有シリコン絶縁膜が介在している
ため、下層の金属配線同士の間の寄生容量及び下層の金
属配線と上層の金属配線との間の寄生容量が低減するの
で、信号の遅延が低減する。
According to the semiconductor device of the present invention, the first fluorine-containing silicon insulating film is formed between the lower metal wires, and the second fluorine-containing silicon insulating film is formed between the lower metal wire and the upper metal wire. Since the fluorine-containing silicon insulating film is interposed, the parasitic capacitance between the lower metal wirings and the parasitic capacitance between the lower metal wiring and the upper metal wiring are reduced, so that the signal delay is reduced.

【0010】また、層間絶縁膜は、シリコンの含有量が
化学量論理組成よりも大きいシリコンリッチ絶縁膜を有
しているため、後に行なわれる熱処理工程において、第
1のフッ素含有シリコン絶縁膜又は第2のフッ素含有シ
リコン絶縁膜に含まれるフッ素原子が拡散しようとする
際、フッ素原子は、シリコンリッチ絶縁膜に含まれ結合
手が余っているシリコン原子にトラップされ、シリコン
リッチ絶縁膜を通過しなくなるので、上層の金属配線に
到達しなくなる。
Further, since the interlayer insulating film has a silicon-rich insulating film in which the silicon content is larger than the stoichiometric composition, the first fluorine-containing silicon insulating film or the first When fluorine atoms contained in the fluorine-containing silicon insulating film of No. 2 are about to diffuse, the fluorine atoms are trapped by silicon atoms contained in the silicon-rich insulating film and having excess bonds, and do not pass through the silicon-rich insulating film. Therefore, it does not reach the upper metal wiring.

【0011】尚、シリコンリッチ絶縁膜が第2のフッ素
含有絶縁膜の上側に形成されている場合には、シリコン
リッチ絶縁膜は、第1のフッ素含有絶縁膜及び第2のフ
ッ素含有絶縁膜に含まれるフッ素原子が上層の金属配線
に到達することを阻止し、シリコンリッチ絶縁膜が第2
のフッ素含有絶縁膜の下側に形成されている場合には、
シリコンリッチ絶縁膜は、第1のフッ素含有絶縁膜に含
まれるフッ素原子が上層の金属配線に到達すること及び
第2のフッ素含有絶縁膜に含まれるフッ素原子が下層の
金属配線に到達することを阻止する。
When the silicon-rich insulating film is formed above the second fluorine-containing insulating film, the silicon-rich insulating film is formed on the first fluorine-containing insulating film and the second fluorine-containing insulating film. Fluorine atoms contained therein are prevented from reaching the upper metal wiring, and a silicon-rich insulating film is formed.
When formed below the fluorine-containing insulating film,
The silicon-rich insulating film prevents the fluorine atoms contained in the first fluorine-containing insulating film from reaching the upper metal wiring and the fluorine atoms contained in the second fluorine-containing insulating film from reaching the lower metal wiring. Block.

【0012】本発明の半導体装置において、シリコンリ
ッチ絶縁膜は、第2のフッ素含有絶縁膜の下側に形成さ
れた第1のシリコンリッチ絶縁膜と、第2のフッ素含有
絶縁膜の上側に形成された第2のシリコンリッチ絶縁膜
とからなることが好ましい。
In the semiconductor device of the present invention, the silicon-rich insulating film is formed on the first silicon-rich insulating film formed below the second fluorine-containing insulating film and on the second fluorine-containing insulating film. Preferably, the second silicon-rich insulating film is formed.

【0013】本発明の半導体装置において、シリコンリ
ッチ絶縁膜は、シリコンの含有量が化学量論理組成より
も大きいシリコンリッチ酸化膜であることが好ましい。
In the semiconductor device of the present invention, the silicon-rich insulating film is preferably a silicon-rich oxide film having a silicon content larger than the stoichiometric composition.

【0014】この場合、シリコンリッチ酸化膜の屈折率
は1.48以上であることが好ましい。
In this case, the refractive index of the silicon-rich oxide film is preferably 1.48 or more.

【0015】本発明の半導体装置において、シリコンリ
ッチ絶縁膜は、シリコンの含有量が化学量論理組成より
も大きいシリコンリッチ窒化膜であることが好ましい。
In the semiconductor device of the present invention, the silicon-rich insulating film is preferably a silicon-rich nitride film having a silicon content larger than the stoichiometric composition.

【0016】この場合、シリコンリッチ窒化膜の屈折率
は2.05以上であることが好ましい。
In this case, the refractive index of the silicon-rich nitride film is preferably 2.05 or more.

【0017】本発明の半導体装置において、第1のフッ
素含有絶縁膜及び第2のフッ素含有絶縁膜は、シリコン
酸化膜にフッ素がドープされたフッ素含有シリコン酸化
膜であることが好ましい。
In the semiconductor device of the present invention, it is preferable that the first fluorine-containing insulating film and the second fluorine-containing insulating film are fluorine-containing silicon oxide films in which a silicon oxide film is doped with fluorine.

【0018】本発明に係る半導体装置の製造方法は、半
導体基板の上に、下層の金属配線と、該下層の金属配線
同士の間に介在しフッ素がドープされた絶縁膜からなる
第1のフッ素含有絶縁膜とを形成する工程と、下層の金
属配線及び第1のフッ素含有絶縁膜の上に層間絶縁膜を
形成する工程と、層間絶縁膜の上に上層の金属配線を形
成する工程とを備え、層間絶縁膜を形成する工程は、フ
ッ素がドープされた絶縁膜からなる第2のフッ素含有絶
縁膜を形成する工程と、シリコンの含有量が化学量論理
組成よりも大きいシリコンリッチ絶縁膜を形成する工程
とを含む。
The method of manufacturing a semiconductor device according to the present invention is characterized in that a first fluorine-containing insulating film interposed between lower metal wires and an insulating film doped with fluorine is provided on the semiconductor substrate. Forming an inter-layer insulating film on the lower metal wiring and the first fluorine-containing insulating film; and forming an upper metal wiring on the inter-layer insulating film. The step of forming an interlayer insulating film includes the step of forming a second fluorine-containing insulating film made of a fluorine-doped insulating film and the step of forming a silicon-rich insulating film in which the silicon content is greater than the stoichiometric composition. Forming.

【0019】本発明の半導体装置の製造方法において、
層間絶縁膜を形成する工程は、下層の金属配線の上に第
1のシリコンリッチ絶縁膜を形成する工程と、第1のシ
リコンリッチ絶縁膜の上に第2のフッ素含有絶縁膜を形
成する工程と、第2のフッ素含有絶縁膜の上に第2のシ
リコンリッチ絶縁膜を形成する工程とを含むことが好ま
しい。
In the method of manufacturing a semiconductor device according to the present invention,
The step of forming an interlayer insulating film includes a step of forming a first silicon-rich insulating film on a lower metal wiring and a step of forming a second fluorine-containing insulating film on the first silicon-rich insulating film And a step of forming a second silicon-rich insulating film on the second fluorine-containing insulating film.

【0020】本発明の半導体装置の製造方法において、
シリコンリッチ絶縁膜は、シリコンの含有量が化学量論
理組成よりも大きいシリコンリッチ酸化膜であることが
好ましい。
In the method of manufacturing a semiconductor device according to the present invention,
The silicon-rich insulating film is preferably a silicon-rich oxide film having a silicon content higher than the stoichiometric composition.

【0021】本発明の半導体装置の製造方法において、
シリコンリッチ絶縁膜は、シリコンの含有量が化学量論
理組成よりも大きいシリコンリッチ窒化膜であることが
好ましい。
In the method of manufacturing a semiconductor device according to the present invention,
The silicon-rich insulating film is preferably a silicon-rich nitride film in which the content of silicon is greater than the stoichiometric composition.

【0022】本発明の半導体装置の製造方法において、
第1のフッ素含有絶縁膜及び第2のフッ素含有絶縁膜
は、シリコン酸化膜にフッ素がドープされたフッ素含有
シリコン酸化膜であることが好ましい。
In the method for manufacturing a semiconductor device according to the present invention,
The first fluorine-containing insulating film and the second fluorine-containing insulating film are preferably a fluorine-containing silicon oxide film in which a silicon oxide film is doped with fluorine.

【0023】この場合、フッ素含有シリコン酸化膜は、
415℃〜460℃の温度下でプラズマCVD法により
堆積することが好ましい。
In this case, the fluorine-containing silicon oxide film is
It is preferable to deposit by a plasma CVD method at a temperature of 415 ° C. to 460 ° C.

【0024】[0024]

【発明の実施の形態】(第1の実施の形態)以下、本発
明の第1の実施形態に係る半導体装置について、図1を
参照しながら説明する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS (First Embodiment) A semiconductor device according to a first embodiment of the present invention will be described below with reference to FIG.

【0025】図1は第1の実施形態に係る半導体装置の
断面構造を示しており、図1に示すように、半導体基板
10の上にシリコン酸化膜からなる絶縁膜11が形成さ
れており、該絶縁膜11の上には、順次積層された、例
えば50nmの膜厚を有する第1のチタン膜12a、例
えば500nmの膜厚を有する第1のアルミニウム合金
膜12b及び例えば50nmの膜厚を有する第1の窒化
チタン膜12cからなる下層の金属配線12が形成され
ている。尚、第1のアルミニウム合金膜12bとして
は、エレクトロマイグレーションを防止するために、ア
ルミニウムに銅が含まれた合金(Al−0.5at%C
u)であることが好ましい。
FIG. 1 shows a cross-sectional structure of the semiconductor device according to the first embodiment. As shown in FIG. 1, an insulating film 11 made of a silicon oxide film is formed on a semiconductor substrate 10. On the insulating film 11, a first titanium film 12a having a thickness of, for example, 50 nm, a first aluminum alloy film 12b having a thickness of, for example, 500 nm, and a thickness of, for example, 50 nm are sequentially laminated. A lower metal wiring 12 made of the first titanium nitride film 12c is formed. In addition, as the first aluminum alloy film 12b, in order to prevent electromigration, an alloy containing copper in aluminum (Al-0.5 at% C
u) is preferred.

【0026】下層の金属配線12を覆うように、シリコ
ンの含有量が化学量論理組成よりも大きい例えば20n
mの膜厚を有する第1のシリコンリッチ酸化膜13が形
成され、該第1のシリコンリッチ酸化膜13の上には、
シリコン酸化膜にフッ素がドープされた(フッ素濃度は
例えば5.0at%である)フッ素含有シリコン酸化膜
14が形成されている。この場合、フッ素含有シリコン
酸化膜14は、下層の金属配線12同士の間及び下層の
金属配線12の上側の両方に形成されていると共に、フ
ッ素含有シリコン酸化膜14における下層の金属配線1
2の上側部分の膜厚としては例えば600nm程度が好
ましい。また、フッ素含有シリコン酸化膜14の上に
は、シリコンの含有量が化学量論理組成よりも大きい例
えば20nmの膜厚を有する第2のシリコンリッチ酸化
膜15が形成され、該第2のシリコンリッチ酸化膜15
の上には、フッ素がドープされていない例えば400n
mの膜厚を有するシリコン酸化膜16が形成されてい
る。以上説明した、第1のシリコンリッチ酸化膜13、
フッ素含有シリコン酸化膜14、第2のシリコンリッチ
酸化膜15及びシリコン酸化膜16によって層間絶縁膜
が構成されている。
The silicon content is larger than the stoichiometric composition, for example, 20 n so as to cover the lower metal wiring 12.
A first silicon-rich oxide film 13 having a thickness of m is formed, and on the first silicon-rich oxide film 13,
A fluorine-containing silicon oxide film 14 in which fluorine is doped into the silicon oxide film (the fluorine concentration is, for example, 5.0 at%) is formed. In this case, the fluorine-containing silicon oxide film 14 is formed both between the lower metal wires 12 and above the lower metal wire 12, and the lower metal wire 1 in the fluorine-containing silicon oxide film 14 is formed.
The film thickness of the upper part of 2 is preferably, for example, about 600 nm. On the fluorine-containing silicon oxide film 14, a second silicon-rich oxide film 15 having a thickness of, for example, 20 nm, in which the silicon content is larger than the stoichiometric composition, is formed. Oxide film 15
Is undoped with fluorine, for example, 400 n
A silicon oxide film 16 having a thickness of m is formed. As described above, the first silicon-rich oxide film 13,
The fluorine-containing silicon oxide film 14, the second silicon-rich oxide film 15, and the silicon oxide film 16 form an interlayer insulating film.

【0027】シリコン酸化膜16の上には、順次積層さ
れた、例えば50nmの膜厚を有する第2のチタン膜1
7a、例えば500nmの膜厚を有する第2のアルミニ
ウム合金膜17b及び例えば50nmの膜厚を有する第
2の窒化チタン膜17cからなる上層の金属配線17が
形成されている。尚、第2のアルミニウム合金膜17b
も、エレクトロマイグレーションを防止するために、ア
ルミニウムに銅が含まれた合金(Al−0.5at%C
u)であることが好ましい。
On the silicon oxide film 16, the second titanium film 1 having a thickness of, for example, 50 nm, which is sequentially laminated.
7a, a second aluminum alloy film 17b having a thickness of, for example, 500 nm and an upper metal wiring 17 composed of a second titanium nitride film 17c having a thickness of, for example, 50 nm are formed. The second aluminum alloy film 17b
Also, in order to prevent electromigration, alloys containing copper in aluminum (Al-0.5 at% C
u) is preferred.

【0028】第1のチタン膜12a及び第2のチタン膜
17aは、金属配線とコンタクト(タングステンプラ
グ)との接触抵抗を低減する機能を有し、第1の窒化チ
タン膜12c及び第2のチタン膜17cは金属膜をパタ
ーニングして金属配線を形成する際の反射防止膜として
の機能を有し、シリコン酸化膜16はフッ素含有シリコ
ン酸化膜14と上層の金属配線17との密着性を向上さ
せる機能を有している。
The first titanium film 12a and the second titanium film 17a have a function of reducing the contact resistance between the metal wiring and the contact (tungsten plug), and the first titanium film 12c and the second titanium film The film 17c has a function as an antireflection film when a metal film is patterned to form a metal wiring, and the silicon oxide film 16 improves adhesion between the fluorine-containing silicon oxide film 14 and the upper metal wiring 17. Has a function.

【0029】第1の実施形態においては、フッ素含有シ
リコン酸化膜14の下側に第1のシリコンリッチ酸化膜
13が形成されていると共に、フッ素含有シリコン酸化
膜14の上側に第2のシリコンリッチ酸化膜15が形成
されているため、後に行なわれる熱処理工程において、
フッ素含有シリコン酸化膜14に含まれるフッ素原子が
下側及び上側に拡散しようとするが、第1のシリコンリ
ッチ酸化膜13及び第2のシリコンリッチ酸化膜15に
おいては、結合手が余っている(未結合手を有する)シ
リコン原子が多く存在するので、フッ素原子は第1のシ
リコンリッチ酸化膜13及び第2のシリコンリッチ酸化
膜15に含まれる、結合手が余っているシリコン原子に
トラップされる。このため、フッ素含有シリコン酸化膜
14に含まれるフッ素原子は下層の金属配線12及び上
層の金属配線17には殆ど到達しないので、下層の金属
配線12及び上層の金属配線17における層間絶縁膜と
の界面には変質層は形成されず、これによって、下層の
金属配線12及び上層の金属配線17と層間絶縁膜との
密着性は向上する。
In the first embodiment, the first silicon-rich oxide film 13 is formed below the fluorine-containing silicon oxide film 14, and the second silicon-rich oxide film 13 is formed above the fluorine-containing silicon oxide film 14. Since oxide film 15 is formed, in a heat treatment step performed later,
Fluorine atoms contained in the fluorine-containing silicon oxide film 14 tend to diffuse downward and upward, but the first silicon-rich oxide film 13 and the second silicon-rich oxide film 15 have excess bonds ( Since there are many silicon atoms (having dangling bonds), the fluorine atoms are trapped by the remaining silicon atoms contained in the first silicon-rich oxide film 13 and the second silicon-rich oxide film 15 that have excess bonds. . For this reason, the fluorine atoms contained in the fluorine-containing silicon oxide film 14 hardly reach the lower metal wiring 12 and the upper metal wiring 17, so that the fluorine atoms in the lower metal wiring 12 and the upper metal wiring 17 may not reach the interlayer insulating film. No deteriorated layer is formed at the interface, whereby the adhesion between the lower metal wiring 12 and the upper metal wiring 17 and the interlayer insulating film is improved.

【0030】ここで、第1のシリコンリッチ酸化膜13
及び第2のシリコンリッチ酸化膜15に含まれるシリコ
ンの量について検討する。化学量論的組成を持つシリコ
ン酸化膜(SiO2 )におけるSiのat%は約33.
3%(=1/3)であるのに対して、第1のシリコンリ
ッチ酸化膜13及び第2のシリコンリッチ酸化膜15に
含まれるSiのat%は、約35.0%以上、例えば約
36.2%程度が好ましい。その理由は、Siのat%
が約35.0%以上であると、フッ素濃度が例えば5.
0at%であるフッ素含有シリコン酸化膜14に含まれ
るフッ素原子の通過を確実に防止できるためである。
Here, the first silicon-rich oxide film 13
Then, the amount of silicon contained in the second silicon-rich oxide film 15 will be discussed. At% of Si in a silicon oxide film (SiO 2 ) having a stoichiometric composition is about 33.
The at% of Si contained in the first silicon-rich oxide film 13 and the second silicon-rich oxide film 15 is about 35.0% or more, for example, about 35.0% (= 1/3). About 36.2% is preferable. The reason is at% of Si
Is about 35.0% or more, the fluorine concentration becomes, for example, 5.0.
This is because it is possible to reliably prevent the passage of fluorine atoms contained in the fluorine-containing silicon oxide film 14 of 0 at%.

【0031】ところで、シリコン酸化膜に含まれるシリ
コンの濃度の測定には、シリコン酸化膜に含まれるシリ
コンの濃度のバロメーターとして屈折率が用いられるこ
とが多く、屈折率が高いほどシリコン酸化膜に含まれる
シリコンの濃度は高くなる。例えば、Siのat%が3
5.0%であるときには、シリコン酸化膜の屈折率は
1.48であり、Siのat%が36.2%であるとき
には、シリコン酸化膜の屈折率は1.50である。従っ
て、シリコンリッチ酸化膜の屈折率が1.48以上であ
ると、シリコンリッチ酸化膜に含まれるSiのat%は
35.0%以上になるので、フッ素含有シリコン酸化膜
に含まれるフッ素原子の通過を確実に防止することがで
きる。 (第1の製造方法)以下、本発明の第1の実施形態に係
る半導体装置の第1の製造方法について、図2及び図3
を参照しながら説明する。
In measuring the concentration of silicon contained in the silicon oxide film, the refractive index is often used as a barometer of the concentration of silicon contained in the silicon oxide film. The concentration of silicon is higher. For example, at% of Si is 3
When it is 5.0%, the refractive index of the silicon oxide film is 1.48. When the at% of Si is 36.2%, the refractive index of the silicon oxide film is 1.50. Therefore, when the refractive index of the silicon-rich oxide film is 1.48 or more, the at% of Si contained in the silicon-rich oxide film becomes 35.0% or more, so that the fluorine atom contained in the fluorine-containing silicon oxide film has Passage can be reliably prevented. (First Manufacturing Method) Hereinafter, a first manufacturing method of a semiconductor device according to the first embodiment of the present invention will be described with reference to FIGS.
This will be described with reference to FIG.

【0032】まず、図2(a)に示すように、シリコン
からなる半導体基板100における素子分離領域にトレ
ンチ溝を形成した後、例えばCVD法によりトレンチ溝
にシリコン酸化膜を埋め込んで素子分離絶縁膜101を
形成する。
First, as shown in FIG. 2A, after forming a trench in an element isolation region of a semiconductor substrate 100 made of silicon, a silicon oxide film is buried in the trench by, for example, a CVD method to form an element isolation insulating film. 101 is formed.

【0033】次に、図2(b)に示すように、半導体基
板100の上に、不純物拡散領域、ゲート絶縁膜、ゲー
ト電極及びサイドウォールを有するトランジスタ素子1
02を形成する。この場合、図2(b)において中央に
位置するトランジスタ素子102は素子分離絶縁膜10
1の前後において半導体基板100と接続されている。
その後、図2(c)に示すように、半導体基板100の
上に全面に亘って、シリコン酸化膜からなる絶縁膜10
3を形成する。
Next, as shown in FIG. 2B, a transistor element 1 having an impurity diffusion region, a gate insulating film, a gate electrode, and sidewalls on a semiconductor substrate 100 is formed.
02 is formed. In this case, the transistor element 102 located at the center in FIG.
1 and before and after the semiconductor substrate 100.
Thereafter, as shown in FIG. 2C, the insulating film 10 made of a silicon oxide film is formed over the entire surface of the semiconductor substrate 100.
Form 3

【0034】次に、図3(a)に示すように、絶縁膜1
03に形成されたコンタクトホールに例えばCVD法に
よりタングステンを埋め込んで第1のコンタクト104
を形成した後、絶縁膜103の上に、例えば50nmの
膜厚を有する第1のチタン膜105a、例えば500n
mの膜厚を有する第1のアルミニウム合金膜105b及
び例えば50nmの膜厚を有する第1の窒化チタン膜1
05cを順次積層した後、これら第1のチタン膜105
a、第1のアルミニウム合金膜105b及び第1の窒化
チタン膜105cをパターニングして下層の金属配線1
05を形成する。
Next, as shown in FIG.
For example, tungsten is buried in the contact hole formed in the first contact 104 by the CVD method.
Is formed, a first titanium film 105a having a thickness of, for example, 50 nm, for example, 500 n
The first aluminum alloy film 105b having a thickness of 50 m and the first titanium nitride film 1 having a thickness of, for example, 50 nm
After sequentially laminating the first titanium films 105c,
a, patterning the first aluminum alloy film 105b and the first titanium nitride film 105c to form a lower metal interconnection 1
05 is formed.

【0035】次に、SiH4 ガスとO2 ガスとArガス
との混合ガスを用いるプラズマCVD法を行なって、下
層の金属配線105を覆うように、シリコンの含有量が
化学量論理組成よりも大きい例えば20nmの膜厚を有
する第1のシリコンリッチ酸化膜106(屈折率:1.
50)を堆積する。
Next, a plasma CVD method using a mixed gas of SiH 4 gas, O 2 gas, and Ar gas is performed so that the silicon content is lower than the stoichiometric composition so as to cover the lower metal wiring 105. The first silicon-rich oxide film 106 having a large film thickness of, for example, 20 nm (refractive index: 1.
50) is deposited.

【0036】次に、例えば380℃の温度下において、
SiH4 ガスとO2 ガスとSiF4ガスとArガスとの
混合ガスを用いるプラズマCVD法を行なって、第1の
シリコンリッチ酸化膜106の上に、シリコン酸化膜に
フッ素がドープされフッ素濃度が例えば5.0at%で
あるフッ素含有シリコン酸化膜107(比誘電率:3.
6)を堆積する。
Next, for example, at a temperature of 380 ° C.
By performing a plasma CVD method using a mixed gas of SiH 4 gas, O 2 gas, SiF 4 gas, and Ar gas, on the first silicon-rich oxide film 106, the silicon oxide film is doped with fluorine and the fluorine concentration is reduced. For example, the fluorine-containing silicon oxide film 107 having a relative dielectric constant of 5.0 at% (3.
6) is deposited.

【0037】次に、SiH4 ガスとO2 ガスとArガス
との混合ガスを用いるプラズマCVD法を行なって、フ
ッ素含有シリコン酸化膜107の上に、シリコンの含有
量が化学量論理組成よりも大きい例えば20nmの膜厚
を有する第2のシリコンリッチ酸化膜108(屈折率:
1.50)を堆積する。
Next, a plasma CVD method using a mixed gas of SiH 4 gas, O 2 gas and Ar gas is performed, and the silicon content on the fluorine-containing silicon oxide film 107 becomes smaller than the stoichiometric logical composition. The second silicon-rich oxide film 108 having a large thickness of, for example, 20 nm (refractive index:
1.50).

【0038】次に、SiH4 ガスとN2OガスとN2
スとの混合ガスを用いるプラズマCVD法を行なって、
第2のシリコンリッチ酸化膜108の上に、例えば20
00nmの膜厚を有するシリコン酸化膜109(屈折
率:1.46)を堆積した後、該シリコン酸化膜109
を例えばCMP法により全体の厚さが1000nm程度
になるように研磨して、第1のシリコンリッチ酸化膜1
06、フッ素含有シリコン酸化膜107、第2のシリコ
ンリッチ酸化膜108及びシリコン酸化膜109からな
り、表面が平坦な層間絶縁膜を形成する。
Next, a plasma CVD method using a mixed gas of SiH 4 gas, N 2 O gas and N 2 gas is performed,
On the second silicon-rich oxide film 108, for example, 20
After depositing a silicon oxide film 109 having a thickness of 00 nm (refractive index: 1.46), the silicon oxide film 109
Is polished by, for example, a CMP method so that the entire thickness becomes about 1000 nm, and the first silicon-rich oxide film 1 is polished.
06, a fluorine-containing silicon oxide film 107, a second silicon-rich oxide film 108, and a silicon oxide film 109, forming an interlayer insulating film having a flat surface.

【0039】次に、図3(b)に示すように、層間絶縁
膜に形成されたコンタクトホールに例えばCVD法によ
りタングステンを埋め込んで第2のコンタクト110を
形成した後、シリコン酸化膜109の上に、例えば50
nmの膜厚を有する第2のチタン膜111a、例えば5
00nmの膜厚を有する第2のアルミニウム合金膜11
1b及び例えば50nmの膜厚を有する第2の窒化チタ
ン膜111cを順次積層した後、これら第2のチタン膜
111a、第2のアルミニウム合金膜111b及び第2
の窒化チタン膜111cをパターニングして上層の金属
配線111を形成すると、第1の実施形態に係る半導体
装置が得られる。 (第2の製造方法)以下、本発明の第1の実施形態に係
る半導体装置の第2の製造方法について説明する。
Next, as shown in FIG. 3B, a second contact 110 is formed by burying tungsten in a contact hole formed in the interlayer insulating film by, for example, a CVD method, and then a second contact 110 is formed on the silicon oxide film 109. To, for example, 50
second titanium film 111a having a thickness of 5 nm, for example, 5 nm.
Second aluminum alloy film 11 having a thickness of 00 nm
1b and a second titanium nitride film 111c having a thickness of, for example, 50 nm, are sequentially laminated, and then, the second titanium film 111a, the second aluminum alloy film 111b, and the second
By patterning the titanium nitride film 111c to form the upper metal wiring 111, the semiconductor device according to the first embodiment is obtained. (Second Manufacturing Method) Hereinafter, a second manufacturing method of the semiconductor device according to the first embodiment of the present invention will be described.

【0040】第2の製造方法は、フッ素含有シリコン酸
化膜107の堆積方法に特徴を有し、他の工程について
は、第1の製造方法と同様であるので、ここでは、フッ
素含有シリコン酸化膜107の堆積方法についてのみ説
明する。
The second manufacturing method has a feature in the method of depositing the fluorine-containing silicon oxide film 107, and the other steps are the same as those of the first manufacturing method. Only the deposition method of 107 will be described.

【0041】第2の製造方法においては、415℃〜4
60℃の温度下において、SiH4ガスとO2 ガスとS
iF4 ガスとArガスとの混合ガスを用いるプラズマC
VD法を行なって、シリコン酸化膜にフッ素がドープさ
れたフッ素濃度が例えば5.0at%であるフッ素含有
シリコン酸化膜107を堆積する。以下、プラズマCV
D法の温度範囲を415℃〜460℃に設定する理由に
ついて説明する。
In the second manufacturing method, the temperature ranges from 415.degree.
At a temperature of 60 ° C., SiH 4 gas, O 2 gas and S
Plasma C using a mixed gas of iF 4 gas and Ar gas
By performing the VD method, a fluorine-containing silicon oxide film 107 in which fluorine is doped into the silicon oxide film and the fluorine concentration is, for example, 5.0 at% is deposited. Hereinafter, plasma CV
The reason for setting the temperature range of the method D to 415 ° C. to 460 ° C. will be described.

【0042】図4(a)〜(c)は、プラズマCVD法
により堆積されたフッ素含有シリコン酸化膜107中に
おける、Si原子、O原子及びF原子の結合状態を示し
ている。図4(a)は、隣り合うSi原子にO原子とF
原子とが交互に結合した状態を示し、図4(b)は、隣
り合うSi原子にはO原子を介してF原子が結合した状
態を示し、図4(c)は、隣り合うSi原子にF原子が
直接に結合した状態を示している。図4(a)に示すよ
うに、Si原子にO原子とF原子とが交互に結合してい
ると、F原子とSi原子との結合力は大きい。これに対
して、図4(b)に示すように、Si原子にO原子を介
してF原子が結合していると、F原子とO原子との結合
が切れやすくなり、また、図4(c)に示すように、隣
り合うSi原子にF原子が結合していると、Si原子と
F原子との結合が切れやすいことが知られている。
FIGS. 4A to 4C show the bonding state of Si atoms, O atoms and F atoms in the fluorine-containing silicon oxide film 107 deposited by the plasma CVD method. FIG. 4A shows that adjacent Si atoms have O atoms and F atoms.
FIG. 4B shows a state in which atoms are alternately bonded to each other, FIG. 4B shows a state in which F atoms are bonded to adjacent Si atoms via O atoms, and FIG. This shows a state in which F atoms are directly bonded. As shown in FIG. 4A, when O atoms and F atoms are alternately bonded to Si atoms, the bonding force between the F atoms and the Si atoms is large. On the other hand, as shown in FIG. 4B, when the F atom is bonded to the Si atom via the O atom, the bond between the F atom and the O atom is easily broken. As shown in c), it is known that when an F atom is bonded to an adjacent Si atom, the bond between the Si atom and the F atom is easily broken.

【0043】我々は、種々の温度下でプラズマCVD法
を行なってみたところ、415℃以上の温度でプラズマ
CVD法を行なうと、図4(a)に示す結合状態が増加
すると共に図4(b)及び(c)に示す結合状態が減少
すること、及び、410℃以下の温度でプラズマCVD
法を行なうと、図4(b)又は図4(c)に示す結合状
態が増加することを見い出した。この場合、プラズマC
VD法の温度が高くなるほど、図4(a)に示す結合状
態が増加することも分かった。
When we performed the plasma CVD method at various temperatures, when the plasma CVD method was performed at a temperature of 415 ° C. or more, the coupling state shown in FIG. ) And (c) decrease, and plasma CVD at a temperature of 410 ° C. or less.
It has been found that when the method is performed, the bonding state shown in FIG. 4 (b) or FIG. 4 (c) increases. In this case, the plasma C
It was also found that the higher the temperature of the VD method, the more the bonding state shown in FIG.

【0044】一方、プラズマCVD法の温度が460℃
を超えると、下層の金属配線105を構成する第1のア
ルミニウム合金膜105bが溶融しやすくなるので、下
層の金属配線105の断面形状が乱れてくる。
On the other hand, the temperature of the plasma CVD method is 460 ° C.
Is exceeded, the first aluminum alloy film 105b constituting the lower metal wiring 105 is easily melted, and the cross-sectional shape of the lower metal wiring 105 is disturbed.

【0045】従って、プラズマCVD法の温度範囲とし
ては415℃〜460℃が好ましい。
Therefore, the temperature range of the plasma CVD method is preferably 415 ° C. to 460 ° C.

【0046】図5は、従来の方法により得られた層間絶
縁膜(従来例)、第1の製造方法により得られた層間絶
縁膜(ex.1)及び第2の製造方法により得られた層
間絶縁膜(ex.2)における、表面から深さ方向に対
するフッ素濃度の変化を示している。尚、図5は、二次
イオン分析測定方法(SIMS)により得られた測定デ
ータであって、SiO2 (5)(16) はフッ素がドープされ
ていないシリコン酸化膜の領域を示し、SiO2 (15)は
シリコンリッチ酸化膜の領域を示し、SiOF(4)(14)
はフッ素含有シリコン酸化膜の領域を示している。
FIG. 5 shows an interlayer insulating film obtained by the conventional method (conventional example), an interlayer insulating film (ex. 1) obtained by the first manufacturing method, and an interlayer insulating film obtained by the second manufacturing method. 10 shows a change in the fluorine concentration in the insulating film (ex. 2) from the surface to the depth direction. Incidentally, FIG. 5 is a measurement data obtained by the secondary ion mass spectrometry measurement method (SIMS), SiO 2 (5 ) (16) indicates the area of the silicon oxide film which fluorine is not doped, SiO 2 (15) indicates a region of the silicon-rich oxide film, and SiOF (4) (14)
Indicates a region of the fluorine-containing silicon oxide film.

【0047】図5から、第1の実施形態(ex.1及び
ex.2)によると、従来例に比べて、フッ素含有シリ
コン酸化膜におけるフッ素の濃度が高いこと、及び表面
からの深さが同じ部位においてはシリコン酸化膜におけ
るフッ素の濃度が低いことが分かると共に、第1の実施
形態(ex.1及びex.2)においては、シリコンリ
ッチ酸化膜の領域においてフッ素濃度が大きく変化して
いることが分かる。また、ex.1はex.2に比べ
て、表面からの深さが同じ部位においてはシリコン酸化
膜におけるフッ素の濃度が低いことが分かる。
As shown in FIG. 5, according to the first embodiment (ex. 1 and ex. 2), the fluorine concentration in the fluorine-containing silicon oxide film is higher and the depth from the surface is lower than in the conventional example. It can be seen that the concentration of fluorine in the silicon oxide film is low at the same portion, and in the first embodiment (ex. 1 and ex. 2), the fluorine concentration changes greatly in the region of the silicon-rich oxide film. You can see that. Also, ex. 1 is ex. 2, it can be seen that the concentration of fluorine in the silicon oxide film is lower at a portion having the same depth from the surface.

【0048】以上のことから、第1の実施形態により得
られる層間絶縁膜においては従来の層間絶縁膜に比べて
F原子のシリコン酸化膜への拡散が少ないこと、及び第
2の製造方法により得られる層間絶縁膜においては第1
の製造方法により得られる層間絶縁膜に比べてF原子の
シリコン酸化膜への拡散が少ないことが確認された。 (第2の実施形態)以下、本発明の第2の実施形態に係
る半導体装置の製造方法について図6を参照しながら説
明する。
As described above, in the interlayer insulating film obtained by the first embodiment, the diffusion of F atoms into the silicon oxide film is smaller than that of the conventional interlayer insulating film, and the interlayer insulating film obtained by the second manufacturing method. In the interlayer insulating film to be formed, the first
It was confirmed that the diffusion of F atoms into the silicon oxide film was smaller than that of the interlayer insulating film obtained by the method of (1). (Second Embodiment) Hereinafter, a method for manufacturing a semiconductor device according to a second embodiment of the present invention will be described with reference to FIG.

【0049】図6は第2の実施形態に係る半導体装置の
断面構造を示しており、図6に示すように、半導体基板
20の上に、シリコン酸化膜にフッ素がドープされフッ
素濃度が例えば5.0at%である第1のフッ素含有シ
リコン酸化膜21が形成されており、該第1のフッ素含
有シリコン酸化膜21に、窒化チタン膜又は窒化タンタ
ル膜からなる第1のバリア層22aと第1の銅膜22b
とからなる下層の金属配線22が埋め込まれている。
FIG. 6 shows a cross-sectional structure of the semiconductor device according to the second embodiment. As shown in FIG. 6, a silicon oxide film is doped with fluorine on a semiconductor substrate 20 to have a fluorine concentration of, for example, 5%. A first fluorine-containing silicon oxide film 21 of 0.0 at% is formed. The first fluorine-containing silicon oxide film 21 has a first barrier layer 22 a made of a titanium nitride film or a tantalum nitride film and a first fluorine-containing silicon oxide film 21. Copper film 22b
Are embedded in the lower metal wiring 22 consisting of

【0050】第1のフッ素含有シリコン酸化膜21及び
下層の金属配線22の上には全面に亘って、シリコンの
含有量が化学量論理組成よりも大きいシリコンリッチ窒
化膜23が形成されている。
A silicon-rich nitride film 23 having a silicon content larger than the stoichiometric composition is formed over the entire surface of the first fluorine-containing silicon oxide film 21 and the lower metal wiring 22.

【0051】シリコンリッチ窒化膜23の上には、シリ
コン酸化膜にフッ素がドープされフッ素濃度が例えば
5.0at%である第2のフッ素含有シリコン酸化膜2
4が形成されており、該第2のフッ素含有シリコン酸化
膜24に、窒化チタン膜又は窒化タンタル膜からなる第
2のバリア層25aと第2の銅膜25bとからなる上層
の金属配線25が埋め込まれている。
On the silicon-rich nitride film 23, a second fluorine-containing silicon oxide film 2 having a silicon oxide film doped with fluorine and having a fluorine concentration of, for example, 5.0 at% is provided.
In the second fluorine-containing silicon oxide film 24, an upper metal wiring 25 made of a second barrier layer 25a made of a titanium nitride film or a tantalum nitride film and a second copper film 25b is formed. Embedded.

【0052】第2の実施形態においては、第2のフッ素
含有シリコン酸化膜24の下側にシリコンリッチ窒化膜
23が形成されているため、後に行なわれる熱処理工程
において、第2のフッ素含有シリコン酸化膜24に含ま
れるフッ素原子が下側に拡散しようとしても、フッ素原
子は、シリコンリッチ窒化膜23に含まれ結合手が余っ
ているシリコン原子にトラップされる。このため、第2
のフッ素含有シリコン酸化膜24に含まれるフッ素原子
は下層の金属配線22には殆ど到達しないので、下層の
金属配線22における層間絶縁膜との界面には変質層は
形成されず、これによって、下層の金属配線22と層間
絶縁膜との密着性は向上する。
In the second embodiment, since silicon-rich nitride film 23 is formed below second fluorine-containing silicon oxide film 24, the second fluorine-containing silicon oxide film Even if the fluorine atoms contained in the film 24 try to diffuse downward, the fluorine atoms are trapped by the silicon atoms contained in the silicon-rich nitride film 23 and having excess bonds. Therefore, the second
Since the fluorine atoms contained in the fluorine-containing silicon oxide film 24 hardly reach the lower metal wiring 22, no deteriorated layer is formed at the interface between the lower metal wiring 22 and the interlayer insulating film. The adhesion between the metal wiring 22 and the interlayer insulating film is improved.

【0053】特に、第2の実施形態においては、第1の
実施形態におけるシリコンリッチ酸化膜(密度:2.3
g/cm3 )に代えて、膜質が緻密であるシリコンリッ
チ窒化膜(密度:2.7g/cm3 )を形成したため、
第2のフッ素含有シリコン酸化膜24に含まれるフッ素
原子はシリコンリッチ窒化膜23を通過し難い。
In particular, in the second embodiment, the silicon-rich oxide film (density: 2.3) in the first embodiment is used.
g / cm 3 ) instead of a silicon-rich nitride film (density: 2.7 g / cm 3 ) having a dense film quality.
Fluorine atoms contained in the second fluorine-containing silicon oxide film 24 hardly pass through the silicon-rich nitride film 23.

【0054】ここで、シリコンリッチ窒化膜23に含ま
れるシリコンの量について検討する。化学量論的組成を
持つシリコン窒化膜(Si34)におけるSiのat%
は約43%(=3/7)であるのに対して、シリコンリ
ッチ酸化膜23に含まれるSiのat%は約45%以上
であることが好ましい。その理由は、Siのat%が約
45%以上であると、フッ素濃度が例えば5.0at%
である第2のフッ素含有シリコン酸化膜24に含まれる
フッ素原子の拡散を確実に防止することができるためで
ある。
Here, the amount of silicon contained in the silicon-rich nitride film 23 will be examined. Si at% in silicon nitride film (Si 3 N 4 ) having stoichiometric composition
Is about 43% (= 3/7), whereas the at% of Si contained in the silicon-rich oxide film 23 is preferably about 45% or more. The reason is that when the at% of Si is about 45% or more, the fluorine concentration becomes, for example, 5.0 at%.
This is because the diffusion of fluorine atoms contained in the second fluorine-containing silicon oxide film 24 can be surely prevented.

【0055】シリコン酸化膜の場合について前述したよ
うに、シリコン窒化膜に含まれるシリコンの濃度の測定
には、シリコン窒化膜に含まれるシリコンの濃度のバロ
メーターとして屈折率が用いられることが多い。Siの
at%が45%であるときには、屈折率は2.05であ
る。従って、シリコンリッチ窒化膜の屈折率が2.05
以上であると、シリコンリッチ窒化膜に含まれるSiの
at%は45%以上になるので、フッ素含有シリコン窒
化膜に含まれるフッ素原子の通過を確実に防止すること
ができる。
As described above in the case of the silicon oxide film, in measuring the concentration of silicon contained in the silicon nitride film, the refractive index is often used as a barometer of the concentration of silicon contained in the silicon nitride film. When the at% of Si is 45%, the refractive index is 2.05. Therefore, the refractive index of the silicon-rich nitride film is 2.05
With the above, the at% of Si contained in the silicon-rich nitride film becomes 45% or more, so that the passage of fluorine atoms contained in the fluorine-containing silicon nitride film can be surely prevented.

【0056】尚、第1のバリア層22a及び第2のバリ
ア層25aは、第1又は第2のフッ素含有シリコン酸化
膜21、24に含まれる酸素原子が第1又は第2の銅膜
22b、25bに拡散したり、第1又は第2の銅膜22
b、25bに含まれる銅原子が第1又は第2のフッ素含
有シリコン酸化膜21、24に拡散したりすることを防
止するために設けられているが、第1のバリア層22a
及び第2のバリア層25aは、緻密な窒化チタン膜又は
窒化タンタル膜からなるため、第1のフッ素含有シリコ
ン酸化膜21に含まれるフッ素原子が下層の金属配線2
2の第1の銅膜22bに拡散すること及び第2のフッ素
含有シリコン酸化膜24に含まれるフッ素原子が上層の
金属配線25の第2の銅膜25bに拡散することをも防
止する。 (製造方法)以下、本発明の第2の実施形態に係る半導
体装置の製造方法について、図7及び図8を参照しなが
ら説明する。
The first barrier layer 22a and the second barrier layer 25a are formed such that oxygen atoms contained in the first or second fluorine-containing silicon oxide films 21 and 24 are the first or second copper film 22b. 25b or the first or second copper film 22
The first barrier layer 22a is provided to prevent copper atoms contained in the first and second fluorine-containing silicon oxide films 21 and 24 from diffusing into the first and second fluorine-containing silicon oxide films 21 and 24.
Since the second barrier layer 25a is made of a dense titanium nitride film or a tantalum nitride film, the fluorine atoms contained in the first fluorine-containing silicon oxide film 21 have the lower metal interconnection 2
This prevents diffusion of the fluorine atoms contained in the second first copper film 22b and diffusion of fluorine atoms contained in the second fluorine-containing silicon oxide film 24 into the second copper film 25b of the upper metal wiring 25. (Manufacturing Method) A method of manufacturing a semiconductor device according to the second embodiment of the present invention will be described below with reference to FIGS.

【0057】まず、図7(a)に示すように、SiH4
ガスとO2 ガスとSiF4 ガスとArガスとの混合ガス
を用いるプラズマCVD法を行なって、シリコンからな
る半導体基板200の上に、シリコン酸化膜にフッ素が
ドープされたフッ素濃度が例えば5.0at%である第
1のフッ素含有シリコン酸化膜201を堆積した後、該
第1のフッ素含有シリコン酸化膜201における配線形
成領域に第1の配線溝201aを形成する。
[0057] First, as shown in FIG. 7 (a), SiH 4
By performing a plasma CVD method using a mixed gas of a gas, an O 2 gas, a SiF 4 gas, and an Ar gas, a silicon oxide film is doped on a silicon substrate with a fluorine concentration of, for example, 5. After depositing the first fluorine-containing silicon oxide film 201 of 0 at%, a first wiring groove 201a is formed in a wiring formation region of the first fluorine-containing silicon oxide film 201.

【0058】次に、図7(b)に示すように、チタン又
はタンタルからなるターゲットを用いるスパッタリング
法を窒素雰囲気中で行なって、第1の配線溝201aを
含む半導体基板200の上に全面に亘って、窒化チタン
膜又は窒化タンタル膜からなる第1のバリア層202を
堆積した後、メッキ法により第1のバリア層202の上
に第1の銅膜203を全面に亘って堆積する。
Next, as shown in FIG. 7B, a sputtering method using a target made of titanium or tantalum is performed in a nitrogen atmosphere to cover the entire surface of the semiconductor substrate 200 including the first wiring groove 201a. After depositing a first barrier layer 202 made of a titanium nitride film or a tantalum nitride film over the entire surface, a first copper film 203 is deposited over the entire surface of the first barrier layer 202 by a plating method.

【0059】次に、図7(c)に示すように、例えばC
MP法により、第1のバリア層202及び第1の銅膜2
03における半導体基板200の表面上に露出している
部分を除去して、第1のバリア層202及び第1の銅膜
203からなる下層の金属配線204を形成する。
Next, as shown in FIG.
The first barrier layer 202 and the first copper film 2 are formed by the MP method.
A portion of the semiconductor substrate 200 exposed on the surface of the semiconductor substrate 200 is removed to form a lower metal wiring 204 including a first barrier layer 202 and a first copper film 203.

【0060】次に、図8(a)に示すように、SiH4
ガスとNH3 ガスとN2 ガスとの混合ガスを用いるプラ
ズマCVD法を行なって、下層の金属配線204の上を
含む半導体基板200の上に全面に亘って、シリコンの
含有量が化学量論理組成よりも大きいシリコンリッチ窒
化膜205(屈折率:2.05)を堆積する。
Next, as shown in FIG. 8 (a), SiH 4
By performing a plasma CVD method using a mixed gas of a gas, an NH 3 gas, and a N 2 gas, the silicon content becomes stoichiometric over the entire surface of the semiconductor substrate 200 including the lower metal wiring 204. A silicon-rich nitride film 205 (refractive index: 2.05) larger than the composition is deposited.

【0061】次に、SiH4 ガスとO2 ガスとSiF4
ガスとArガスとの混合ガスを用いるプラズマCVD法
を行なって、シリコン酸化膜にフッ素がドープされフッ
素濃度が例えば5.0at%である第2のフッ素含有シ
リコン酸化膜206を堆積した後、該第2のフッ素含有
シリコン酸化膜206における配線形成領域に第2の配
線溝206aを形成する。
Next, SiH 4 gas, O 2 gas and SiF 4
After performing a plasma CVD method using a mixed gas of a gas and an Ar gas to deposit a second fluorine-containing silicon oxide film 206 in which the silicon oxide film is doped with fluorine and has a fluorine concentration of, for example, 5.0 at%, A second wiring groove 206a is formed in a wiring formation region of the second fluorine-containing silicon oxide film 206.

【0062】次に、図8(b)に示すように、チタン又
はタンタルからなるターゲットを用いるスパッタリング
法を窒素雰囲気中で行なって、第2の配線溝206aを
含む半導体基板200の上に全面に亘って、窒化チタン
膜又は窒化タンタル膜からなる第2のバリア層208を
堆積した後、メッキ法により第2のバリア層208の上
に第2の銅膜209を全面に亘って堆積する。その後、
例えばCMP法により、第2のバリア層208及び第2
の銅膜209における第2のフッ素含有シリコン酸化膜
206の表面上に露出している部分を除去して、第2の
バリア層208及び第2の銅膜209からなる上層の金
属配線を形成すると、図6に示す第2の実施形態に係る
半導体装置が得られる。
Next, as shown in FIG. 8B, a sputtering method using a target made of titanium or tantalum is performed in a nitrogen atmosphere to cover the entire surface of the semiconductor substrate 200 including the second wiring groove 206a. After depositing a second barrier layer 208 made of a titanium nitride film or a tantalum nitride film over the entire surface, a second copper film 209 is deposited on the entire surface of the second barrier layer 208 by plating. afterwards,
For example, the second barrier layer 208 and the second
When a portion of the copper film 209 exposed on the surface of the second fluorine-containing silicon oxide film 206 is removed to form an upper metal wiring composed of the second barrier layer 208 and the second copper film 209, Thus, the semiconductor device according to the second embodiment shown in FIG. 6 is obtained.

【0063】尚、第1の実施形態及び第2の実施形態に
おいては、フッ素がドープされたフッ素含有絶縁膜とし
て、シリコン酸化膜にフッ素がドープされたフッ素含有
シリコン酸化膜を用いたが、これに代えて、シリコン窒
化膜にフッ素がドープされたフッ素含有シリコン窒化膜
を用いてもよい。
In the first and second embodiments, the fluorine-containing silicon oxide film in which the silicon oxide film is doped with fluorine is used as the fluorine-containing insulating film in which fluorine is doped. Instead, a fluorine-containing silicon nitride film in which a silicon nitride film is doped with fluorine may be used.

【0064】[0064]

【発明の効果】本発明に係る半導体装置によると、第1
のフッ素含有シリコン絶縁膜又は第2のフッ素含有シリ
コン絶縁膜に含まれるフッ素原子は、拡散しようとして
も、シリコンリッチ絶縁膜に含まれ結合手が余っている
シリコン原子にトラップされてしまい、シリコンリッチ
絶縁膜を殆ど通過することができないため、フッ素原子
は下層又は上層の金属配線に到達しないので、下層又は
上層の金属配線における層間絶縁膜との界面において変
質層が形成されず、これにより、下層又は上層の金属配
線と層間絶縁膜との密着性は向上する。
According to the semiconductor device of the present invention, the first
The fluorine atoms contained in the fluorine-containing silicon insulating film or the second fluorine-containing silicon insulating film are trapped by the silicon atoms that are included in the silicon-rich insulating film and have excess bonds, even if they are to be diffused. Since the fluorine atoms can hardly pass through the insulating film, the fluorine atoms do not reach the lower metal wiring or the upper metal wiring, so that the deteriorated layer is not formed at the interface between the lower metal wiring and the upper metal wiring with the interlayer insulating film. Alternatively, the adhesion between the upper metal wiring and the interlayer insulating film is improved.

【0065】従って、本発明に係る半導体装置による
と、下層の金属配線同士及び下層の金属配線と上層の金
属配線との間の寄生容量を低減できると共に、下層又は
上層の金属配線と層間絶縁膜との密着性を向上させるこ
とができるので、信頼性の高い半導体装置を実現するこ
とができる。
Therefore, according to the semiconductor device of the present invention, the parasitic capacitance between the lower metal wires and between the lower metal wire and the upper metal wire can be reduced, and the lower or upper metal wire and the interlayer insulating film can be reduced. Therefore, a highly reliable semiconductor device can be realized.

【0066】本発明の半導体装置において、シリコンリ
ッチ絶縁膜が、第2のフッ素含有絶縁膜の下側の第1の
シリコンリッチ絶縁膜と、第2のフッ素含有絶縁膜の上
側の第2のシリコンリッチ絶縁膜とからなると、第1の
フッ素含有絶縁膜に含まれるフッ素原子は上層の金属配
線に到達しなくなると共に、第2のフッ素含有シリコン
絶縁膜に含まれるフッ素原子は上層の金属配線及び下層
の金属配線のいずれにも到達しなくなる。
In the semiconductor device according to the present invention, the silicon-rich insulating film may be a first silicon-rich insulating film below the second fluorine-containing insulating film and a second silicon film above the second fluorine-containing insulating film. With the rich insulating film, the fluorine atoms contained in the first fluorine-containing insulating film do not reach the upper metal wiring, and the fluorine atoms contained in the second fluorine-containing silicon insulating film are removed from the upper metal wiring and the lower metal wiring. To reach any of the metal wirings.

【0067】本発明の半導体装置において、シリコンリ
ッチ絶縁膜が、1.48以上の屈折率を有するシリコン
リッチ酸化膜であると、フッ素原子がシリコンリッチ酸
化膜を通過する事態を確実に防止することができる。
In the semiconductor device of the present invention, when the silicon-rich insulating film is a silicon-rich oxide film having a refractive index of 1.48 or more, it is possible to reliably prevent a situation where fluorine atoms pass through the silicon-rich oxide film. Can be.

【0068】本発明の半導体装置において、シリコンリ
ッチ絶縁膜が、2.05以上の屈折率を有するシリコン
リッチ窒化膜であると、フッ素原子がシリコンリッチ窒
化膜を通過する事態を確実に防止することができる。
In the semiconductor device of the present invention, when the silicon-rich insulating film is a silicon-rich nitride film having a refractive index of 2.05 or more, it is possible to reliably prevent a situation in which fluorine atoms pass through the silicon-rich nitride film. Can be.

【0069】本発明の半導体装置において、第1のフッ
素含有絶縁膜及び第2のフッ素含有絶縁膜がフッ素含有
シリコン酸化膜であると、下層の金属配線同士及び下層
の金属配線と上層の金属配線との間の寄生容量を確実に
低減することができる。
In the semiconductor device of the present invention, when the first fluorine-containing insulating film and the second fluorine-containing insulating film are fluorine-containing silicon oxide films, the lower metal wirings and the lower metal wiring and the upper metal wiring are formed. Can be reliably reduced.

【0070】本発明の半導体装置の製造方法によると、
層間絶縁膜を形成する工程は、フッ素がドープされた絶
縁膜からなる第2のフッ素含有絶縁膜を形成する工程
と、シリコンの含有量が化学量論理組成よりも大きいシ
リコンリッチ絶縁膜を形成する工程とを含むため、フッ
素がドープされた絶縁膜からなる第2のフッ素含有絶縁
膜と、シリコンの含有量が化学量論理組成よりも大きい
シリコンリッチ絶縁膜とを有する層間絶縁膜を確実に形
成することができる。
According to the method of manufacturing a semiconductor device of the present invention,
The step of forming the interlayer insulating film includes the step of forming a second fluorine-containing insulating film made of a fluorine-doped insulating film and the step of forming a silicon-rich insulating film in which the silicon content is higher than the stoichiometric composition. And forming a second fluorine-containing insulating film made of a fluorine-doped insulating film and a silicon-rich insulating film having a silicon content larger than the stoichiometric composition. can do.

【0071】本発明の半導体装置の製造方法において、
第1のフッ素含有絶縁膜及び第2のフッ素含有絶縁膜
が、415℃〜460℃の温度下でプラズマCVD法に
より堆積されたフッ素含有シリコン酸化膜であると、フ
ッ素含有シリコン酸化膜に含まれるフッ素原子はシリコ
ン原子から切れ難くなるので、フッ素原子の拡散を一層
防止することができる。
In the method of manufacturing a semiconductor device according to the present invention,
When the first fluorine-containing insulating film and the second fluorine-containing insulating film are fluorine-containing silicon oxide films deposited by a plasma CVD method at a temperature of 415 ° C. to 460 ° C., they are included in the fluorine-containing silicon oxide film. Since fluorine atoms are hardly cut from silicon atoms, diffusion of fluorine atoms can be further prevented.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施形態に係る半導体装置の断
面図である。
FIG. 1 is a sectional view of a semiconductor device according to a first embodiment of the present invention.

【図2】(a)〜(c)は本発明の第1の実施形態に係
る半導体装置の第1の製造方法の各工程を示す断面図で
ある。
FIGS. 2A to 2C are cross-sectional views illustrating respective steps of a first method for manufacturing a semiconductor device according to the first embodiment of the present invention.

【図3】(a)及び(b)は本発明の第1の実施形態に
係る半導体装置の第1の製造方法の各工程を示す断面図
である。
FIGS. 3A and 3B are cross-sectional views illustrating respective steps of a first method for manufacturing a semiconductor device according to the first embodiment of the present invention. FIGS.

【図4】(a)〜(c)は、プラズマCVD法により堆
積されたフッ素含有シリコン酸化膜中における、Si原
子、O原子及びF原子の結合状態を示す模式図である。
FIGS. 4A to 4C are schematic diagrams showing a bonding state of Si atoms, O atoms, and F atoms in a fluorine-containing silicon oxide film deposited by a plasma CVD method.

【図5】従来、第1の製造方法及び第2の製造方法によ
り得られた層間絶縁膜における、表面から深さ方向に対
するフッ素濃度の変化を示す図である。
FIG. 5 is a diagram showing a change in fluorine concentration from the surface to the depth direction in an interlayer insulating film obtained by a first manufacturing method and a second manufacturing method.

【図6】本発明の第2の実施形態に係る半導体装置の断
面図である。
FIG. 6 is a sectional view of a semiconductor device according to a second embodiment of the present invention.

【図7】(a)〜(c)は本発明の第2の実施形態に係
る半導体装置の製造方法の各工程を示す断面図である。
FIGS. 7A to 7C are cross-sectional views illustrating steps of a method for manufacturing a semiconductor device according to a second embodiment of the present invention.

【図8】(a)及び(b)は本発明の第2の実施形態に
係る半導体装置の製造方法の各工程を示す断面図であ
る。
FIGS. 8A and 8B are cross-sectional views illustrating steps of a method for manufacturing a semiconductor device according to a second embodiment of the present invention.

【図9】従来半導体装置の断面図である。FIG. 9 is a cross-sectional view of a conventional semiconductor device.

【符号の説明】[Explanation of symbols]

10 半導体基板 11 絶縁膜 12 下層の金属配線 12a 第1のチタン膜 12b 第1のアルミニウム合金膜 12c 第1の窒化チタン膜 13 第1のシリコンリッチ酸化膜 14 フッ素含有シリコン酸化膜 15 第2のシリコンリッチ酸化膜 16 シリコン酸化膜 17 上層の金属配線 17a 第2のチタン膜 17b 第2のアルミニウム合金膜 17c 第2の窒化チタン膜 20 半導体基板 21 第1のフッ素含有シリコン酸化膜 22 下層の金属配線 22a 第1のバリア層 22b 第1の銅膜 23 シリコンリッチ窒化膜 24 第2のフッ素含有シリコン酸化膜 25 上層の金属配線 25a 第2のバリア層 25b 第2の銅膜 100 半導体基板 101 素子分離絶縁膜 102 トランジスタ素子 103 絶縁膜 104 第1のコンタクト 105 下層の金属配線 105a 第1のチタン膜 105b 第1のアルミニウム合金膜 105c 第1の窒化チタン膜 106 第1のシリコンリッチ酸化膜 107 フッ素含有シリコン酸化膜 108 第2のシリコンリッチ酸化膜 109 シリコン酸化膜 110 第2のコンタクト 111 上層の金属配線 111a 第2のチタン膜 111b 第2のアルミニウム合金膜 111c 第2の窒化チタン膜 200 半導体基板 201 第1のフッ素含有シリコン酸化膜 201a 第1の配線溝 202 第1のバリア層 203 第1の銅膜 204 下層の金属配線 205 シリコンリッチ窒化膜 206 第2のフッ素含有シリコン酸化膜 206a 第2の配線溝 208 第2のバリア層 209 第2の銅膜 DESCRIPTION OF SYMBOLS 10 Semiconductor substrate 11 Insulating film 12 Lower metal wiring 12a First titanium film 12b First aluminum alloy film 12c First titanium nitride film 13 First silicon-rich oxide film 14 Fluorine-containing silicon oxide film 15 Second silicon Rich oxide film 16 Silicon oxide film 17 Upper metal wiring 17a Second titanium film 17b Second aluminum alloy film 17c Second titanium nitride film 20 Semiconductor substrate 21 First fluorine-containing silicon oxide film 22 Lower metal wiring 22a First barrier layer 22b First copper film 23 Silicon-rich nitride film 24 Second fluorine-containing silicon oxide film 25 Upper metal wiring 25a Second barrier layer 25b Second copper film 100 Semiconductor substrate 101 Element isolation insulating film Reference Signs List 102 transistor element 103 insulating film 104 first contact 105 Layer metal wiring 105a First titanium film 105b First aluminum alloy film 105c First titanium nitride film 106 First silicon-rich oxide film 107 Fluorine-containing silicon oxide film 108 Second silicon-rich oxide film 109 Silicon oxide film 110 second contact 111 upper metal wiring 111a second titanium film 111b second aluminum alloy film 111c second titanium nitride film 200 semiconductor substrate 201 first fluorine-containing silicon oxide film 201a first wiring groove 202 1st barrier layer 203 1st copper film 204 Lower metal wiring 205 Silicon rich nitride film 206 2nd fluorine containing silicon oxide film 206a 2nd wiring groove 208 2nd barrier layer 209 2nd copper film

【手続補正書】[Procedure amendment]

【提出日】平成11年2月16日[Submission date] February 16, 1999

【手続補正1】[Procedure amendment 1]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0009[Correction target item name] 0009

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【0009】本発明の半導体装置によると、下層の金属
配線同士の間に第1のフッ素含有絶縁膜が形成されてい
ると共に、下層の金属配線と上層の金属配線との間に第
2のフッ素含有絶縁膜が介在しているため、下層の金属
配線同士の間の寄生容量及び下層の金属配線と上層の金
属配線との間の寄生容量が低減するので、信号の遅延が
低減する。
[0009] According to the semiconductor device of the present invention, the second fluorocarbon between with the first fluorine-containing insulating film between the adjacent lower metal wiring is formed, the underlying metal interconnect and an upper metal wiring Since the contained insulating film is interposed, the parasitic capacitance between the lower metal wirings and the parasitic capacitance between the lower metal wiring and the upper metal wiring are reduced, so that the signal delay is reduced.

【手続補正2】[Procedure amendment 2]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0010[Correction target item name] 0010

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【0010】また、層間絶縁膜は、シリコンの含有量が
化学量論理組成よりも大きいシリコンリッチ絶縁膜を有
しているため、後に行なわれる熱処理工程において、第
1のフッ素含有絶縁膜又は第2のフッ素含有絶縁膜に含
まれるフッ素原子が拡散しようとする際、フッ素原子
は、シリコンリッチ絶縁膜に含まれ結合手が余っている
シリコン原子にトラップされ、シリコンリッチ絶縁膜を
通過しなくなるので、上層の金属配線に到達しなくな
る。
Further, since the interlayer insulating film has a silicon-rich insulating film in which the content of silicon is greater than the stoichiometric composition, the first fluorine-containing insulating film or the second When the fluorine atoms contained in the fluorine-containing insulating film are about to diffuse, the fluorine atoms are trapped by the remaining silicon atoms contained in the silicon-rich insulating film and have excess bonds, and do not pass through the silicon-rich insulating film. It does not reach the upper metal wiring.

【手続補正3】[Procedure amendment 3]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0047[Correction target item name] 0047

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【0047】図5から、第1の実施形態(ex.1及び
ex.2)によると、従来例に比べて、フッ素含有シリ
コン酸化膜におけるフッ素の濃度が高いこと、及び表面
からの深さが同じ部位においてはシリコン酸化膜におけ
るフッ素の濃度が低いことが分かると共に、第1の実施
形態(ex.1及びex.2)においては、シリコンリ
ッチ酸化膜の領域においてフッ素濃度が大きく変化して
いることが分かる。また、ex.2ex.1に比べ
て、表面からの深さが同じ部位においてはシリコン酸化
膜におけるフッ素の濃度が低いことが分かる。
As shown in FIG. 5, according to the first embodiment (ex. 1 and ex. 2), the fluorine concentration in the fluorine-containing silicon oxide film is higher and the depth from the surface is lower than in the conventional example. It can be seen that the concentration of fluorine in the silicon oxide film is low at the same portion, and in the first embodiment (ex. 1 and ex. 2), the fluorine concentration changes greatly in the region of the silicon-rich oxide film. You can see that. Also, ex. 2 is ex. It can be seen that the concentration of fluorine in the silicon oxide film is lower at a portion having the same depth from the surface as compared with the case of No. 1 .

【手続補正4】[Procedure amendment 4]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0064[Correction target item name] 0064

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【0064】[0064]

【発明の効果】本発明に係る半導体装置によると、第1
フッ素含有絶縁膜又は第2のフッ素含有絶縁膜に含ま
れるフッ素原子は、拡散しようとしても、シリコンリッ
チ絶縁膜に含まれ結合手が余っているシリコン原子にト
ラップされてしまい、シリコンリッチ絶縁膜を殆ど通過
することができないため、フッ素原子は下層又は上層の
金属配線に到達しないので、下層又は上層の金属配線に
おける層間絶縁膜との界面において変質層が形成され
ず、これにより、下層又は上層の金属配線と層間絶縁膜
との密着性は向上する。
According to the semiconductor device of the present invention, the first
The fluorine atoms contained in the fluorine-containing insulating film or the second fluorine-containing insulating film are trapped by the silicon atoms contained in the silicon-rich insulating film and having excess bonds, even when trying to diffuse, and the silicon-rich insulating film , Fluorine atoms do not reach the lower or upper metal wiring, so that a deteriorated layer is not formed at the interface between the lower or upper metal wiring and the interlayer insulating film. The adhesion between the metal wiring and the interlayer insulating film is improved.

【手続補正5】[Procedure amendment 5]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0066[Correction target item name] 0066

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【0066】本発明の半導体装置において、シリコンリ
ッチ絶縁膜が、第2のフッ素含有絶縁膜の下側の第1の
シリコンリッチ絶縁膜と、第2のフッ素含有絶縁膜の上
側の第2のシリコンリッチ絶縁膜とからなると、第1の
フッ素含有絶縁膜に含まれるフッ素原子は上層の金属配
線に到達しなくなると共に、第2のフッ素含有絶縁膜
含まれるフッ素原子は上層の金属配線及び下層の金属配
線のいずれにも到達しなくなる。
In the semiconductor device according to the present invention, the silicon-rich insulating film may be a first silicon-rich insulating film below the second fluorine-containing insulating film and a second silicon film above the second fluorine-containing insulating film. With the rich insulating film, the fluorine atoms contained in the first fluorine-containing insulating film do not reach the upper metal wiring, and the fluorine atoms contained in the second fluorine-containing insulating film are removed from the upper metal wiring and the lower metal wiring. It does not reach any of the metal wirings.

Claims (13)

【特許請求の範囲】[Claims] 【請求項1】 半導体基板上に形成された下層の金属配
線と、 前記半導体基板上における前記下層の金属配線同士の間
に形成され、フッ素がドープされた絶縁膜からなる第1
のフッ素含有絶縁膜と、 前記下層の金属配線及び第1のフッ素含有絶縁膜の上に
形成された層間絶縁膜と、 前記層間絶縁膜の上に形成された上層の金属配線とを備
え、 前記層間絶縁膜は、フッ素がドープされた絶縁膜からな
る第2のフッ素含有絶縁膜と、シリコンの含有量が化学
量論理組成よりも大きいシリコンリッチ絶縁膜とを有し
ていることを特徴とする半導体装置。
A first metal interconnection formed between the lower metal interconnection formed on the semiconductor substrate and the lower metal interconnection formed on the semiconductor substrate, the first metal interconnection comprising a fluorine-doped insulating film;
A fluorine-containing insulating film, an interlayer insulating film formed on the lower metal wiring and the first fluorine-containing insulating film, and an upper metal wiring formed on the interlayer insulating film, The interlayer insulating film has a second fluorine-containing insulating film made of a fluorine-doped insulating film and a silicon-rich insulating film having a silicon content larger than the stoichiometric composition. Semiconductor device.
【請求項2】 前記シリコンリッチ絶縁膜は、前記第2
のフッ素含有絶縁膜の下側に形成された第1のシリコン
リッチ絶縁膜と、前記第2のフッ素含有絶縁膜の上側に
形成された第2のシリコンリッチ絶縁膜とからなること
を特徴とする請求項1に記載の半導体装置。
2. The semiconductor device according to claim 2, wherein the silicon-rich insulating film is
A first silicon-rich insulating film formed below the fluorine-containing insulating film, and a second silicon-rich insulating film formed above the second fluorine-containing insulating film. The semiconductor device according to claim 1.
【請求項3】 前記シリコンリッチ絶縁膜は、シリコン
の含有量が化学量論理組成よりも大きいシリコンリッチ
酸化膜であることを特徴とする請求項1に記載の半導体
装置。
3. The semiconductor device according to claim 1, wherein the silicon-rich insulating film is a silicon-rich oxide film having a silicon content higher than a stoichiometric composition.
【請求項4】 前記シリコンリッチ酸化膜の屈折率は
1.48以上であることを特徴とする請求項3に記載の
半導体装置。
4. The semiconductor device according to claim 3, wherein the silicon-rich oxide film has a refractive index of 1.48 or more.
【請求項5】 前記シリコンリッチ絶縁膜は、シリコン
の含有量が化学量論理組成よりも大きいシリコンリッチ
窒化膜であることを特徴とする請求項1に記載の半導体
装置。
5. The semiconductor device according to claim 1, wherein the silicon-rich insulating film is a silicon-rich nitride film having a silicon content larger than a stoichiometric composition.
【請求項6】 前記シリコンリッチ窒化膜の屈折率は
2.05以上であることを特徴とする請求項5に記載の
半導体装置。
6. The semiconductor device according to claim 5, wherein a refractive index of said silicon-rich nitride film is 2.05 or more.
【請求項7】 前記第1のフッ素含有絶縁膜及び第2の
フッ素含有絶縁膜は、シリコン酸化膜にフッ素がドープ
されたフッ素含有シリコン酸化膜であることを特徴とす
る請求項1に記載の半導体装置。
7. The method according to claim 1, wherein the first fluorine-containing insulating film and the second fluorine-containing insulating film are a fluorine-containing silicon oxide film in which a silicon oxide film is doped with fluorine. Semiconductor device.
【請求項8】 半導体基板の上に、下層の金属配線と、
該下層の金属配線同士の間に介在しフッ素がドープされ
た絶縁膜からなる第1のフッ素含有絶縁膜とを形成する
工程と、 前記下層の金属配線及び第1のフッ素含有絶縁膜の上に
層間絶縁膜を形成する工程と、 前記層間絶縁膜の上に上層の金属配線を形成する工程と
を備え、 前記層間絶縁膜を形成する工程は、フッ素がドープされ
た絶縁膜からなる第2のフッ素含有絶縁膜を形成する工
程と、シリコンの含有量が化学量論理組成よりも大きい
シリコンリッチ絶縁膜を形成する工程とを含むことを特
徴とする半導体装置の製造方法。
8. A lower metal wiring on a semiconductor substrate;
Forming a first fluorine-containing insulating film comprising an insulating film doped with fluorine interposed between the lower metal wirings; and forming a first fluorine-containing insulating film on the lower metal wiring and the first fluorine-containing insulating film. A step of forming an interlayer insulating film; and a step of forming an upper metal wiring on the interlayer insulating film. The step of forming the interlayer insulating film comprises a second step of forming a fluorine-doped insulating film. A method for manufacturing a semiconductor device, comprising: a step of forming a fluorine-containing insulating film; and a step of forming a silicon-rich insulating film having a silicon content higher than a stoichiometric composition.
【請求項9】 前記層間絶縁膜を形成する工程は、前記
下層の金属配線の上に第1のシリコンリッチ絶縁膜を形
成する工程と、前記第1のシリコンリッチ絶縁膜の上に
前記第2のフッ素含有絶縁膜を形成する工程と、前記第
2のフッ素含有絶縁膜の上に第2のシリコンリッチ絶縁
膜を形成する工程とを含むことを特徴とする請求項8に
記載の半導体装置の製造方法。
9. The step of forming the interlayer insulating film includes: forming a first silicon-rich insulating film on the lower metal wiring; and forming the second silicon-rich insulating film on the first silicon-rich insulating film. 9. The method according to claim 8, further comprising the steps of: forming a fluorine-containing insulating film; and forming a second silicon-rich insulating film on the second fluorine-containing insulating film. Production method.
【請求項10】 前記シリコンリッチ絶縁膜は、シリコ
ンの含有量が化学量論理組成よりも大きいシリコンリッ
チ酸化膜であることを特徴とする請求項8に記載の半導
体装置の製造方法。
10. The method according to claim 8, wherein the silicon-rich insulating film is a silicon-rich oxide film having a silicon content greater than a stoichiometric composition.
【請求項11】 前記シリコンリッチ絶縁膜は、シリコ
ンの含有量が化学量論理組成よりも大きいシリコンリッ
チ窒化膜であることを特徴とする請求項8に記載の半導
体装置の製造方法。
11. The method according to claim 8, wherein the silicon-rich insulating film is a silicon-rich nitride film having a silicon content larger than a stoichiometric composition.
【請求項12】 前記第1のフッ素含有絶縁膜及び第2
のフッ素含有絶縁膜は、シリコン酸化膜にフッ素がドー
プされたフッ素含有シリコン酸化膜であることを特徴と
する請求項8に記載の半導体装置の製造方法。
12. The first fluorine-containing insulating film and the second fluorine-containing insulating film.
9. The method according to claim 8, wherein the fluorine-containing insulating film is a fluorine-containing silicon oxide film in which a silicon oxide film is doped with fluorine.
【請求項13】 前記フッ素含有シリコン酸化膜は、4
15℃〜460℃の温度下でプラズマCVD法により堆
積することを特徴とする請求項12に記載の半導体装置
の製造方法。
13. The fluorine-containing silicon oxide film according to claim 4, wherein
The method according to claim 12, wherein the deposition is performed by a plasma CVD method at a temperature of 15 ° C. to 460 ° C.
JP3369199A 1998-02-17 1999-02-12 Semiconductor device and manufacturing method thereof Expired - Fee Related JP3215382B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3369199A JP3215382B2 (en) 1998-02-17 1999-02-12 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP3515298 1998-02-17
JP10-35152 1998-02-17
JP3369199A JP3215382B2 (en) 1998-02-17 1999-02-12 Semiconductor device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JPH11317454A true JPH11317454A (en) 1999-11-16
JP3215382B2 JP3215382B2 (en) 2001-10-02

Family

ID=26372436

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3369199A Expired - Fee Related JP3215382B2 (en) 1998-02-17 1999-02-12 Semiconductor device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP3215382B2 (en)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2367426A (en) * 2000-04-04 2002-04-03 Agere Syst Guardian Corp Silicon rich oxides and fluorinated silicon oxide insulating layers
JP2002176057A (en) * 2000-12-08 2002-06-21 Sony Corp Semiconductor device and method of manufacturing it
US6586838B2 (en) 2001-02-26 2003-07-01 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
JP2004193491A (en) * 2002-12-13 2004-07-08 Renesas Technology Corp Method for manufacturing semiconductor device, and the semiconductor device
JP2005050958A (en) * 2003-07-31 2005-02-24 Sharp Corp Semiconductor device and manufacturing method therefor
US6893960B2 (en) 2001-08-14 2005-05-17 Oki Electric Industry Co., Ltd. Method for manufacturing a semiconductor device
JP2006147846A (en) * 2004-11-19 2006-06-08 Renesas Technology Corp Manufacturing method of semiconductor device
JP2008205239A (en) * 2007-02-21 2008-09-04 Fujitsu Ltd Semiconductor device and its manufacturing method
KR100945500B1 (en) * 2006-12-29 2010-03-09 주식회사 하이닉스반도체 Method of manufacturing semiconductor device
JP2010062578A (en) * 2009-10-28 2010-03-18 Renesas Technology Corp Method of manufacturing semiconductor device
US8008730B2 (en) 2008-08-26 2011-08-30 Renesas Electronics Corporation Semiconductor device, and manufacturing method thereof
JP2014112746A (en) * 2014-03-27 2014-06-19 Spansion Llc Method for manufacturing semiconductor device
KR20160039546A (en) * 2014-10-01 2016-04-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Wiring layer and manufacturing method therefor

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2367426A (en) * 2000-04-04 2002-04-03 Agere Syst Guardian Corp Silicon rich oxides and fluorinated silicon oxide insulating layers
JP2002176057A (en) * 2000-12-08 2002-06-21 Sony Corp Semiconductor device and method of manufacturing it
US6586838B2 (en) 2001-02-26 2003-07-01 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
US6893960B2 (en) 2001-08-14 2005-05-17 Oki Electric Industry Co., Ltd. Method for manufacturing a semiconductor device
US7705462B2 (en) 2002-12-13 2010-04-27 Renesas Technology Corp. Semiconductor device and a method of manufacturing the same
JP2004193491A (en) * 2002-12-13 2004-07-08 Renesas Technology Corp Method for manufacturing semiconductor device, and the semiconductor device
JP4489345B2 (en) * 2002-12-13 2010-06-23 株式会社ルネサステクノロジ Manufacturing method of semiconductor device
JP2005050958A (en) * 2003-07-31 2005-02-24 Sharp Corp Semiconductor device and manufacturing method therefor
JP2006147846A (en) * 2004-11-19 2006-06-08 Renesas Technology Corp Manufacturing method of semiconductor device
JP4583892B2 (en) * 2004-11-19 2010-11-17 ルネサスエレクトロニクス株式会社 Manufacturing method of semiconductor device
KR100945500B1 (en) * 2006-12-29 2010-03-09 주식회사 하이닉스반도체 Method of manufacturing semiconductor device
JP2008205239A (en) * 2007-02-21 2008-09-04 Fujitsu Ltd Semiconductor device and its manufacturing method
US8008730B2 (en) 2008-08-26 2011-08-30 Renesas Electronics Corporation Semiconductor device, and manufacturing method thereof
JP4627335B2 (en) * 2009-10-28 2011-02-09 ルネサスエレクトロニクス株式会社 Manufacturing method of semiconductor device
JP2010062578A (en) * 2009-10-28 2010-03-18 Renesas Technology Corp Method of manufacturing semiconductor device
JP2014112746A (en) * 2014-03-27 2014-06-19 Spansion Llc Method for manufacturing semiconductor device
KR20160039546A (en) * 2014-10-01 2016-04-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Wiring layer and manufacturing method therefor
JP2016072633A (en) * 2014-10-01 2016-05-09 株式会社半導体エネルギー研究所 Wiring layer and manufacturing method of the same
US10644039B2 (en) 2014-10-01 2020-05-05 Semiconductor Energy Laboratory Co., Ltd. Wiring layer and manufacturing method therefor
US11211408B2 (en) 2014-10-01 2021-12-28 Semiconductor Energy Laboratory Co., Ltd. Wiring layer and manufacturing method therefor
US11616085B2 (en) 2014-10-01 2023-03-28 Semiconductor Energy Laboratory Co., Ltd. Wiring layer and manufacturing method therefor
US11901372B2 (en) 2014-10-01 2024-02-13 Semiconductor Energy Laboratory Co., Ltd. Wiring layer and manufacturing method therefor

Also Published As

Publication number Publication date
JP3215382B2 (en) 2001-10-02

Similar Documents

Publication Publication Date Title
US6365959B2 (en) Semiconductor device and method for fabricating the same
US5907784A (en) Method of making multi-layer gate structure with different stoichiometry silicide layers
EP0643421B1 (en) Semiconductor device and associated fabrication method
US6995471B2 (en) Self-passivated copper interconnect structure
JP3215382B2 (en) Semiconductor device and manufacturing method thereof
US5677238A (en) Semiconductor contact metallization
JP2002500445A (en) Novel passivation structure and its manufacturing method
US7187080B2 (en) Semiconductor device with a conductive layer including a copper layer with a dopant
US6455891B2 (en) Semiconductor device and method for manufacturing the same
JPH05267211A (en) Method of forming barrier metallic layer
JP2002509354A (en) Electric integrated circuit and method of manufacturing the electric integrated circuit
JP3435186B2 (en) Semiconductor device
JP3228981B2 (en) Semiconductor device
JP3109269B2 (en) Method for manufacturing semiconductor device
JP3325714B2 (en) Semiconductor device and method of manufacturing semiconductor device
JP3249071B2 (en) Method for manufacturing semiconductor device
KR100460086B1 (en) Method for producing semiconductor device using intermediate metal film of the same material within one of diffusion barrier
JPH0888224A (en) Semiconductor device and its manufacture
JP2764932B2 (en) Semiconductor device and manufacturing method thereof
JPH1027793A (en) Semiconductor device and its manufacturing method
JPH09213942A (en) Semiconductor device and manufacture thereof
JPH0722346A (en) Semiconductor device and manufacture thereof
JP2001102383A (en) Semiconductor device and manufactuing method therefor
JP2000323476A (en) Wiring structure and its manufacture
JPH07130732A (en) Semiconductor device and its manufacture

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070727

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 7

Free format text: PAYMENT UNTIL: 20080727

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090727

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 8

Free format text: PAYMENT UNTIL: 20090727

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100727

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110727

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110727

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 11

Free format text: PAYMENT UNTIL: 20120727

LAPS Cancellation because of no payment of annual fees