JP3435186B2 - Semiconductor device - Google Patents
Semiconductor deviceInfo
- Publication number
- JP3435186B2 JP3435186B2 JP08888093A JP8888093A JP3435186B2 JP 3435186 B2 JP3435186 B2 JP 3435186B2 JP 08888093 A JP08888093 A JP 08888093A JP 8888093 A JP8888093 A JP 8888093A JP 3435186 B2 JP3435186 B2 JP 3435186B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon oxide
- oxide film
- film
- wiring
- dielectric constant
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Description
【０００１】[0001]
【産業上の利用分野】本発明は、半導体装置の絶縁膜の
改良に関し、特に、配線層間における絶縁膜の比誘電率
の低減及び防水性の向上を図るものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an improvement of an insulating film of a semiconductor device, and more particularly to a reduction of the relative dielectric constant of the insulating film between wiring layers and an improvement of waterproof property.
【０００２】[0002]
【従来の技術】従来、ＬＳＩ等の高密度集積回路にあっ
ては半導体素子同士やパッド電極等との接続を行うた
め、配線を２層以上にした多層配線が用いられる。この
多層配線における配線層間の絶縁のために層間絶縁膜が
形成され、層間絶縁膜にはシリコン酸化膜が用いられ
る。この場合のシリコン酸化膜は、例えば主原料ガスに
テトラエトキシランを用いてプラズマＣＶＤ法により作
成される。このプラズマＣＶＤ法で形成した不純物を含
まないシリコン酸化膜は比誘電率が４．１程度ある。最
も比誘電率の低いシリコン酸化膜は、熱酸化法によって
形成したシリコン酸化膜であり、３．９である。2. Description of the Related Art Conventionally, in a high-density integrated circuit such as an LSI, semiconductor elements are connected to each other and pad electrodes and the like, so that a multilayer wiring having two or more wiring layers is used. An interlayer insulating film is formed for insulation between wiring layers in the multilayer wiring, and a silicon oxide film is used as the interlayer insulating film. In this case, the silicon oxide film is formed by the plasma CVD method using, for example, tetraethoxylane as the main raw material gas. The silicon oxide film containing no impurities formed by the plasma CVD method has a relative dielectric constant of about 4.1. The silicon oxide film having the lowest relative dielectric constant is a silicon oxide film formed by the thermal oxidation method and has a value of 3.9.
【０００３】[0003]
【発明が解決しようとする課題】ところで、半導体装置
にはより動作の高速化が求められており、このために
は、比誘電率の低い絶縁膜を形成して配線における容量
を低減することが有効である。By the way, semiconductor devices are required to operate at higher speed. To this end, it is necessary to form an insulating film having a low relative dielectric constant to reduce the capacitance in wiring. It is valid.
【０００４】しかしながら、上記したように熱酸化法に
よってシリコン酸化膜を形成しても比誘電率が３．９が
限界である。また、プラズマＣＶＤ法によるシリコン酸
化膜の堆積では比誘電率が４．１よりも下がらない。ま
た、このシリコン酸化膜を大気中に放置しておくと大気
中の水分を吸収する。水分を吸収したシリコン酸化膜
は、比誘電率が更に高くなってＬＳＩの配線相互間の線
間容量が大きくなりＬＳＩの動作速度を低下させる。シ
リコン酸化膜が大気中の水分を吸収し、その水分がトラ
ンジスタ領域まで拡散すると、トランジスタ部分でホッ
トキャリアによる信頼性を劣化させてしまうという問題
も生ずる。よって、本発明は、誘電率がより小さく信頼
性の高い絶縁膜を備える半導体装置を提供することを目
的とする。However, even if the silicon oxide film is formed by the thermal oxidation method as described above, the relative dielectric constant is limited to 3.9. Further, the relative permittivity does not drop below 4.1 when the silicon oxide film is deposited by the plasma CVD method. If this silicon oxide film is left in the atmosphere, it absorbs moisture in the atmosphere. The silicon oxide film that has absorbed water has a higher relative dielectric constant and a larger line-to-line capacitance between wirings of the LSI, which reduces the operation speed of the LSI. If the silicon oxide film absorbs moisture in the atmosphere and the moisture diffuses to the transistor region, there arises a problem that reliability is deteriorated due to hot carriers in the transistor portion. Therefore, an object of the present invention is to provide a semiconductor device including an insulating film having a smaller dielectric constant and high reliability.
【０００５】[0005]
【課題を解決するための手段】上記目的を達成するた
め、本発明に係る半導体装置は、複数の半導体素子が表
面に形成される半導体基板と、上記半導体基板上に形成
され、上記半導体素子を接続して電気回路を形成する複
数の配線膜と、上記配線膜上に形成され、窒素を含むシ
リコン酸化膜と、上記窒素を含むシリコン酸化膜上に形
成され、上記配線膜相互間を絶縁する、弗素を含むシリ
コン酸化膜と、上記弗素を含むシリコン酸化膜上に形成
され、窒素を含むシリコン酸化膜と、を備えていること
を特徴とする。上記各窒素を含むシリコン酸化膜中に
は、窒素−水素（Ｎ−Ｈ）結合が形成されているものと
するとよい。上記弗素を含むシリコン酸化膜は、上面が
平坦化されているものとするとよい。In order to achieve the above object, a semiconductor device according to the present invention includes a semiconductor substrate having a plurality of semiconductor elements formed on its surface, and a semiconductor substrate formed on the semiconductor substrate. A plurality of wiring films connected to each other to form an electric circuit, formed on the wiring film, formed on the silicon oxide film containing nitrogen and the silicon oxide film containing nitrogen, and insulating the wiring films from each other. A silicon oxide film containing fluorine, and a silicon oxide film containing nitrogen formed on the silicon oxide film containing fluorine. It is preferable that a nitrogen-hydrogen (NH) bond be formed in the silicon oxide film containing each nitrogen. The upper surface of the silicon oxide film containing fluorine is preferably flattened.
【０００６】[0006]
【作用】不純物として弗素を含ませて比誘電率を３．９
よりも小さくしたシリコン酸化膜と、不純物として、例
えば窒素を含ませて防水性を備えたシリコン酸化膜と、
を積層した複合構造のシリコン酸化膜を配線相互間の絶
縁膜として用いることにより、絶縁膜の比誘電率を小さ
くし、かつ、絶縁膜への大気中からの水分の吸収と透過
を防ぐことが可能となる。この結果、配線容量を低減し
て半導体装置の動作速度を向上することが可能となる。[Function] By adding fluorine as an impurity, the relative dielectric constant is 3.9.
A silicon oxide film that is smaller than that, and a silicon oxide film that contains nitrogen as an impurity and is waterproof.
By using a silicon oxide film with a composite structure of laminated layers as an insulating film between wirings, it is possible to reduce the relative permittivity of the insulating film and prevent absorption and transmission of moisture from the atmosphere into the insulating film. It will be possible. As a result, it is possible to reduce the wiring capacitance and improve the operation speed of the semiconductor device.
【０００７】[0007]
【実施例】以下、本発明の実施例について図面を参照し
て説明する。図１は、本発明を適用した半導体装置にお
ける層間絶縁膜構造の第１の参考例を示している。同図
において、知られている方法によってトランジスタ素子
等が表面に形成された半導体基板１上にアルミニウムや
銅等による金属配線２が形成されている。この半導体基
板１の表面及び金属配線２を覆うように、弗素を含むシ
リコン酸化膜３がプラズマＣＶＤ法によって堆積され
る。シリコン酸化膜３は、例えば、主原料ガスとしてテ
トラエトキシシランを用い、不純物として弗素を加え
る。ここで、弗素を加えるのは、シリコン酸化膜中に弗
素を微量加えると比誘電率が低下することを見出したか
らである。不純物として加える弗素の量を後述するよう
に適当に選定することによって、従来製法によるシリコ
ン酸化膜の比誘電率の限界値である、比誘電率３．９よ
りも容易に小さい値にすることができる。この不純物と
して弗素を含むシリコン酸化膜３の堆積に続いて、例え
ば、窒素を含むシリコン酸化膜４の堆積を行う。シリコ
ン酸化膜４の形成は、ＣＶＤ装置の真空を維持したま
ま、すなわち、シリコン酸化膜３を形成した基板が大気
に触れないようにして、シリコン酸化膜３の形成に引続
いて連続したプラズマＣＶＤ法によって行われる。シリ
コン酸化膜４を形成するプラズマＣＶＤ法では、例え
ば、主原料ガスとしてテトラエトキシシランを用い、不
純物として窒素を加える。窒素を含むシリコン酸化膜４
は、酸化膜中に、窒素−水素（Ｎ−Ｈ）結合が形成さ
れ、シリコン酸化膜３及び４中への水分の吸収、拡散を
防止する。このような工程によって図１に示すシリコン
酸化膜による層間絶縁膜構造が得られる。Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 shows a first reference example of an interlayer insulating film structure in a semiconductor device to which the present invention is applied. In the figure, a metal wiring 2 made of aluminum, copper or the like is formed on a semiconductor substrate 1 on the surface of which transistor elements and the like are formed by a known method. A silicon oxide film 3 containing fluorine is deposited by plasma CVD so as to cover the surface of the semiconductor substrate 1 and the metal wiring 2. For the silicon oxide film 3, for example, tetraethoxysilane is used as a main raw material gas and fluorine is added as an impurity. Here, the reason why fluorine is added is that it has been found that the relative dielectric constant decreases when a small amount of fluorine is added to the silicon oxide film. By appropriately selecting the amount of fluorine added as an impurity as described later, it is possible to easily make the value smaller than the relative dielectric constant of 3.9 which is the limit value of the relative dielectric constant of the silicon oxide film by the conventional manufacturing method. it can. Following the deposition of the silicon oxide film 3 containing fluorine as the impurity, for example, the silicon oxide film 4 containing nitrogen is deposited. The silicon oxide film 4 is formed by continuously performing plasma CVD after the formation of the silicon oxide film 3 while maintaining the vacuum of the CVD apparatus, that is, the substrate on which the silicon oxide film 3 is formed is not exposed to the atmosphere. Done by law. In the plasma CVD method for forming the silicon oxide film 4, for example, tetraethoxysilane is used as a main material gas and nitrogen is added as an impurity. Silicon oxide film containing nitrogen 4
Form a nitrogen-hydrogen (N—H) bond in the oxide film to prevent absorption and diffusion of water into the silicon oxide films 3 and 4. Through these steps, the interlayer insulating film structure of the silicon oxide film shown in FIG. 1 is obtained.
【０００８】後述するように、防水を目的とするシリコ
ン酸化膜４は、低比誘電率のシリコン酸化膜３に水分が
侵入して比誘電率が増加することを防止できるように形
成されていれば良く、直接シリコン酸化膜３上に形成さ
れる場合の他、シリコン酸化膜３及び４間に他の薄膜が
介在する構造であっても良い。なお、窒素を含むシリコ
ン酸化膜４の主たる役割は水分の酸化膜への侵入防止で
あり、同じ機能を果たす、好ましくは比誘電率の低い別
種の絶縁膜を用いることができる。As will be described later, the silicon oxide film 4 for the purpose of waterproofing is formed so as to prevent the relative dielectric constant from increasing due to the intrusion of water into the silicon oxide film 3 having a low relative dielectric constant. In addition to the case where it is directly formed on the silicon oxide film 3, another thin film may be interposed between the silicon oxide films 3 and 4. Note that the main role of the silicon oxide film 4 containing nitrogen is to prevent moisture from entering the oxide film, and it is possible to use another type of insulating film having the same function and preferably having a low relative dielectric constant.
【０００９】図６は、プラズマＣＶＤ法によるシリコン
酸化膜の形成において、弗素をシリコン酸化膜に加えた
ときの比誘電率の変化を示している。同図において、縦
軸は比誘電率、横軸はシリコン酸化膜中におけるシリコ
ン・弗素結合（Ｓｉ−Ｆ）とシリコン・酸素結合（Ｓｉ
−Ｏ）との比率を示している。この図に示される関係に
より、弗素をシリコン酸化膜中に微量含ませるだけで比
誘電率の低下が生じ、しかも、加えられる弗素量の増加
に応じて比誘電率が減少する。従って、単一のシリコン
酸化膜による絶縁膜、同種或いは異種の複数のシリコン
酸化膜を積層して形成される絶縁膜の比誘電率をある範
囲内で低い値に選定することが可能である。FIG. 6 shows changes in the relative dielectric constant when fluorine is added to the silicon oxide film in the formation of the silicon oxide film by the plasma CVD method. In the figure, the vertical axis represents the relative permittivity, and the horizontal axis represents the silicon-fluorine bond (Si-F) and silicon-oxygen bond (Si-F) in the silicon oxide film.
-O). According to the relationship shown in this figure, the relative dielectric constant is lowered only by including a trace amount of fluorine in the silicon oxide film, and further, the relative dielectric constant is decreased in accordance with the increase of the amount of added fluorine. Therefore, it is possible to select a low relative dielectric constant of an insulating film formed of a single silicon oxide film or an insulating film formed by laminating a plurality of silicon oxide films of the same kind or different kinds within a certain range.
【００１０】図７は、各種シリコン酸化膜の比誘電率の
比較を示している。従来のプラズマＣＶＤ法によるシリ
コン酸化膜の比誘電率は４．１程度である。熱酸化によ
って形成した最も低いシリコン酸化膜の誘電率は３．９
程度である。これに対し、本発明の弗素を含むシリコン
酸化膜３の比誘電率は約３．４６、窒素を含むシリコン
酸化膜４の比誘電率４は約３．９である。更に、シリコ
ン酸化膜３及び４による積層構造によって形成されるシ
リコン酸化膜の比誘電率は約３．５である。これは、同
図に示す従来のプラズマＣＶＤ法や熱酸化法によって形
成されるシリコン酸化膜に比べて十分に小さい値であ
る。このように積層構造の酸化膜の比誘電率が低いの
は、弗素を含むシリコン酸化膜の比誘電率が特に低いこ
と、弗素を含むシリコン酸化膜は配線間の絶縁を目的と
して厚く堆積され、窒素を含むシリコン酸化膜は薄く堆
積されるので、弗素を含むシリコン酸化膜の誘電率がよ
り大きく影響すること、窒素を含むシリコン酸化膜によ
って絶縁層の表面が被覆された結果、シリコン酸化膜中
への水分の侵入が遮断され、シリコン酸化膜中の水分が
極めて少ないために低い比誘電率が維持されるためであ
る。前述したように、図７に示される本発明の積層構造
のシリコン酸化膜における比誘電率３．５は、図６に示
すようにシリコン酸化膜中の弗素の含有量によって調整
可能である。FIG. 7 shows a comparison of relative dielectric constants of various silicon oxide films. The relative permittivity of the silicon oxide film formed by the conventional plasma CVD method is about 4.1. The lowest silicon oxide film formed by thermal oxidation has a dielectric constant of 3.9.
It is a degree. In contrast, the relative dielectric constant of the silicon oxide film 3 containing fluorine of the present invention is about 3.46, and the relative dielectric constant 4 of the silicon oxide film 4 containing nitrogen is about 3.9. Further, the relative dielectric constant of the silicon oxide film formed by the laminated structure of the silicon oxide films 3 and 4 is about 3.5. This is a sufficiently smaller value than the silicon oxide film formed by the conventional plasma CVD method or thermal oxidation method shown in FIG. Thus, the low relative permittivity of the oxide film of the laminated structure is that the relative permittivity of the silicon oxide film containing fluorine is particularly low, and the silicon oxide film containing fluorine is deposited thick for the purpose of insulating between wirings. Since the silicon oxide film containing nitrogen is deposited thinly, the dielectric constant of the silicon oxide film containing fluorine has a greater effect, and the silicon oxide film containing nitrogen covers the surface of the insulating layer. This is because the invasion of water into the silicon oxide film is blocked and the low relative dielectric constant is maintained because the water content in the silicon oxide film is extremely small. As described above, the relative dielectric constant of 3.5 in the silicon oxide film of the laminated structure of the present invention shown in FIG. 7 can be adjusted by the content of fluorine in the silicon oxide film as shown in FIG.
【００１１】シリコン酸化膜における水分の吸収、拡散
を図８を参照して説明する。同図において、縦軸は水の
分子数に比例した相対的な目盛を、横軸はシリコン酸化
膜の種類を示している。従来のプラズマＣＶＤ法によっ
て形成した不純物を含まないシリコン酸化膜から放出さ
れる水分の量に比べて、本発明による窒素を含むシリコ
ン酸化膜４は水分の放出（吸収、拡散）が極めて少ない
ことが分かる。窒素を含むシリコン酸化膜４において
は、Ｎ−Ｈ結合とＳｉ−Ｏ結合との比（Ｎ−Ｈ）／（Ｓ
ｉ−Ｏ）が増加するにつれて水分の拡散に対するバリア
性は増加する。窒素が僅かに入っているだけでバリア性
は発揮され、例えばＮ−Ｈ結合が１．５％以上あれば良
い。同図に示すように、この窒素を含むシリコン酸化膜
を弗素を含むシリコン酸化膜上に形成して、シリコン酸
化膜中への水分の吸収、拡散の防止を図った本発明の積
層構造のシリコン酸化膜も水分の放出量が極めて少な
い。従って、表面が窒素を含むシリコン酸化膜４で被覆
された本発明の層間絶縁膜の構造によれば外部からの水
分の侵入による比誘電率の上昇を防止することが可能で
ある。このような構造を有するシリコン酸化膜を、例え
ば多層配線の層間絶縁膜としてＬＳＩに用いると、配線
に付随するキャパシタが減少してＬＳＩの動作速度はよ
り早くなる。例えば、配線膜間での層間絶縁膜の比誘電
率を３．５程度まで低減することができ、こうした場合
には、従来構造の絶縁膜を用いた場合に比して配線間容
量を約１３％低減することができる。この容量の低減に
よって配線部分が複雑でかつ配線量が多いＬＳＩを動作
させたときの伝送速度は、従来の酸化膜による従来膜構
造の場合に比して約１０％の向上が見られる。The absorption and diffusion of water in the silicon oxide film will be described with reference to FIG. In the figure, the vertical axis represents a relative scale proportional to the number of water molecules, and the horizontal axis represents the type of silicon oxide film. Compared with the amount of water released from the silicon oxide film containing no impurities formed by the conventional plasma CVD method, the silicon oxide film 4 containing nitrogen according to the present invention may release much less water (absorption, diffusion). I understand. In the silicon oxide film 4 containing nitrogen, the ratio of N—H bond to Si—O bond (N−H) / (S
The barrier property against diffusion of water increases as i-O) increases. The barrier property is exhibited even if a small amount of nitrogen is contained, and it is preferable that the N—H bond is 1.5% or more. As shown in the figure, the silicon oxide film containing nitrogen is formed on the silicon oxide film containing fluorine to prevent the absorption and diffusion of moisture in the silicon oxide film. The oxide film also releases very little water. Therefore, according to the structure of the interlayer insulating film of the present invention whose surface is covered with the silicon oxide film 4 containing nitrogen, it is possible to prevent the increase of the relative dielectric constant due to the intrusion of moisture from the outside. When a silicon oxide film having such a structure is used in an LSI as, for example, an interlayer insulating film of a multi-layer wiring, the number of capacitors associated with the wiring is reduced, and the operation speed of the LSI is further increased. For example, the relative dielectric constant of the interlayer insulating film between the wiring films can be reduced to about 3.5. In such a case, the inter-wiring capacitance is about 13 as compared with the case where the insulating film having the conventional structure is used. % Can be reduced. Due to this capacitance reduction, the transmission speed when operating an LSI having a complicated wiring portion and a large amount of wiring is improved by about 10% as compared with the case of the conventional film structure using the conventional oxide film.
【００１２】図２は、本発明の第１の実施例を示してい
る。同図において図１と対応する部分には同一符号を付
し、かかる部分の説明は省略する。この実施例では、半
導体基板１及び金属配線２の上に不純物として窒素を含
むシリコン酸化膜４1 をプラズマＣＶＤ法によって形成
する。その上に不純物として弗素を比誘電率が３．９よ
りも小さくなるような量で加えてシリコン酸化膜３をプ
ラズマＣＶＤ法によって形成する。更に、その上に窒素
を含むシリコン膜４2 をプラズマＣＶＤ法によって形成
している。これ等のプロセスは、プラズマＣＶＤ装置に
よって、大気に触れることなく、連続的に行うことが可
能である。FIG. 2 shows a first embodiment of the present invention. In the figure, parts corresponding to those in FIG. 1 are designated by the same reference numerals, and description of such parts will be omitted. In this embodiment, the silicon oxide film 4 1 containing nitrogen as an impurity on the semiconductor substrate 1 and the metal wiring 2 is formed by a plasma CVD method. Further, fluorine is added as an impurity in an amount such that the relative dielectric constant is smaller than 3.9, and the silicon oxide film 3 is formed by the plasma CVD method. Further a silicon film 4 2 containing nitrogen is formed by plasma CVD thereon. These processes can be continuously performed by the plasma CVD apparatus without contact with the atmosphere.
【００１３】この弗素を含むシリコン酸化膜３を窒素を
含むシリコン酸化膜４1 及び４2 で挟む積層構造では、
次の利点がある。すなわち、図１に示すＬＳＩの製造工
程においてシリコン酸化膜３及び４にビア開孔し、金属
配線２にコンタクトをとるとき、ビアホール側壁からシ
リコン酸化膜３に水分が侵入してしまう。この水分の下
地トランジスタ部への拡散が、配線部及び下地トランジ
スタ部の上に形成された窒素を含むシリコン酸化膜４1
によって防止される。勿論、開孔部以外では第１の参考
例と同様に大気中に放置していても、最上層の窒素を含
むシリコン酸化膜４2 の効果により水分の侵入はない。
このためＬＳＩの信頼性を劣化させることはない。In the laminated structure in which the silicon oxide film 3 containing fluorine is sandwiched by the silicon oxide films 4 1 and 4 2 containing nitrogen,
It has the following advantages: That is, when a via hole is formed in the silicon oxide films 3 and 4 and a contact is made with the metal wiring 2 in the process of manufacturing the LSI shown in FIG. 1, moisture penetrates into the silicon oxide film 3 from the side wall of the via hole. Diffusion to the underlying transistor portion of the water, the silicon oxide film 4 1 containing nitrogen is formed on the wiring portion and the underlying transistor portions
Is prevented by. Of course, even outside opening is not left in the air as in the first reference example, there is no penetration of moisture by the silicon oxide film 4 2 effects including top layer of nitrogen.
Therefore, the reliability of the LSI is not deteriorated.
【００１４】図３は、本願発明の第２の参考例を示して
いる。同図において図２と対応する不部には同一符号を
付し、かかる部分の説明は省略する。この参考例では、
低比誘電率のシリコン酸化膜及び防水性のシリコン酸化
膜を２組積層する構成としている。すなわち、半導体基
板１及び金属配線２の上に不純物として弗素を含むシリ
コン酸化膜３1 が形成され、その上に不純物として窒素
を含むシリコン酸化膜４1 が形成されている。その上に
不純物として弗素を含むシリコン酸化膜３2 が形成さ
れ、更に、その上に窒素を含むシリコン膜４2 が形成さ
れている。FIG. 3 shows a second reference example of the present invention. In the figure, the same reference numerals are given to the non-corresponding parts corresponding to those in FIG. In this reference example,
Two sets of a low relative dielectric constant silicon oxide film and a waterproof silicon oxide film are laminated. That is, the silicon oxide film 3 1 containing fluorine as an impurity is formed on the semiconductor substrate 1 and the metal wiring 2, a silicon oxide film 4 1 containing nitrogen is formed as an impurity thereon. Silicon oxide film 3 2 containing fluorine as an impurity is formed thereon, further, the silicon film 4 2 containing nitrogen is formed thereon.
【００１５】このような積層構造は、層間絶縁膜の形成
途中に、シリコン酸化膜３が比較的に長い時間大気にさ
らされるような場合、例えば、層間絶縁膜を平坦化する
工程が入るような場合に、水分の侵入を可及的に防止で
きる工程を実現できる利点がある。In such a laminated structure, when the silicon oxide film 3 is exposed to the atmosphere for a relatively long time during the formation of the interlayer insulating film, for example, a step of flattening the interlayer insulating film is performed. In this case, there is an advantage that it is possible to realize a process capable of preventing the entry of water as much as possible.
【００１６】例えば、ＬＳＩの多層配線製造工程におい
ては、信頼性の高い配線膜を形成することを目的として
層間絶縁膜の平坦化が行われる。この平坦化は、例え
ば、絶縁膜を厚く堆積した後、この上にフォトレジスト
層を塗布して平坦な表面を形成し、フォトレジスト及び
絶縁膜に対するエッチング速度が等しい溶液を用いて絶
縁膜中までエッチングを行って平坦な絶縁膜を得るレジ
ストエッチバック法、或いは物理的研磨によって絶縁膜
表面を平坦化する方法等によって行われる。このような
平坦化工程は一般的に長時間を要する。長い時間大気中
にさらされると、この間に大気中の水分が半導体基板表
面に形成されている膜から内部に侵入する。For example, in an LSI multilayer wiring manufacturing process, the interlayer insulating film is flattened for the purpose of forming a highly reliable wiring film. This flattening is performed by, for example, depositing a thick insulating film, applying a photoresist layer on this to form a flat surface, and using a solution having the same etching rate for the photoresist and the insulating film to reach the inside of the insulating film. The etching is performed by a resist etch back method for obtaining a flat insulating film by etching or a method for flattening the insulating film surface by physical polishing. Such a flattening process generally requires a long time. When exposed to the atmosphere for a long time, moisture in the atmosphere intrudes into the inside from the film formed on the surface of the semiconductor substrate during this period.
【００１７】このため、図３に示すように、半導体素子
が形成されている半導体基板１に金属配線膜２を形成し
た後、弗素を含むシリコン酸化膜３1 をプラズマＣＶＤ
法によって堆積し、この上に窒素を含むシリコン酸化膜
４1 をプラズマＣＶＤ法によって堆積して、低比誘電率
の酸化膜３1 及び防水性の酸化膜４1 を１組積層する。
更に、シリコン酸化膜４1 の上にプラズマＣＶＤ法によ
って弗素を含むシリコン酸化膜３2 を厚く堆積し、前述
した平坦化工程を行う。この平坦化工程では、窒素を含
む防水性のシリコン酸化膜４1 をエッチングしない、或
いは削り取らないようにする。平坦化されたシリコン酸
化膜３2 上に、プラズマＣＶＤ法によって、水分を含ま
ず、弗素を含むシリコン酸化膜３2 を更に堆積して必要
な膜厚にする。この酸化膜３2 の上にプラズマＣＶＤ法
によって窒素を含むシリコン酸化膜４2 を堆積する。Therefore, as shown in FIG. 3, after the metal wiring film 2 is formed on the semiconductor substrate 1 on which the semiconductor element is formed, the silicon oxide film 3 1 containing fluorine is plasma-CVD.
Then, a silicon oxide film 4 1 containing nitrogen is deposited thereon by a plasma CVD method to stack one set of a low relative dielectric constant oxide film 3 1 and a waterproof oxide film 4 1 .
Further, a silicon oxide film 3 2 containing fluorine is thickly deposited on the silicon oxide film 4 1 by the plasma CVD method, and the above-described flattening step is performed. In the planarization process, does not etch silicon oxide film 4 1 waterproof containing nitrogen, or so as to not cut away. On the silicon oxide film 3 2 which is flattened, by a plasma CVD method, free of moisture, to the film thickness necessary to further deposit a silicon oxide film 3 2 containing fluorine. Depositing a silicon oxide film 4 2 containing nitrogen by plasma CVD on the oxide film 3 2.
【００１８】こうして、低比誘電率の酸化膜及び防水性
の酸化膜を２組積層する多層膜構造（３1 及び４1 、３
2 及び４2 ）、或いは製造工程であれば、層間絶縁膜形
成の途中に層間膜の平坦化工程のような水分の侵入しや
すい状態が介在する場合にも水分の侵入を可及的に防止
することが可能となる。In this way, a multilayer film structure (3 1 and 4 1 , 3) in which two sets of low dielectric constant oxide film and waterproof oxide film are laminated.
2 and 4 2 ), or if it is a manufacturing process, even if there is an easy-to-penetrate state such as an interlayer flattening process during the formation of an interlayer insulating film, the intrusion of water is prevented as much as possible. It becomes possible to do.
【００１９】図４は、本発明の第３の参考例を示してい
る。この参考例では、図１に示す多層酸化膜を形成した
状態から、更に、金属配線２上にシリコン酸化膜３及び
４をエッチングしてビアホールを開孔し、この後、窒素
を含むシリコン酸化膜４ｃをビアホールの側壁及びシリ
コン酸化膜４上に堆積している。FIG. 4 shows a third reference example of the present invention. In this reference example, from the state where the multilayer oxide film shown in FIG. 1 is formed, the silicon oxide films 3 and 4 are further etched on the metal wiring 2 to open via holes, and thereafter, the silicon oxide film containing nitrogen is formed. 4c is deposited on the sidewall of the via hole and on the silicon oxide film 4.
【００２０】こうすると、窒素を含むシリコン酸化膜４
ｃによって酸化膜に開口したビアホールの側壁から酸化
膜中への水分の侵入・透過を防止することができる。こ
れにより、例えば、側壁から侵入した水分に起因するビ
アホール部分での導通不良の発生を防止することが可能
となる。By doing so, the silicon oxide film 4 containing nitrogen is formed.
By c, it is possible to prevent the penetration and permeation of water into the oxide film from the side wall of the via hole opened in the oxide film. Accordingly, for example, it is possible to prevent the conduction failure from occurring in the via hole portion due to the moisture that has entered from the side wall.
【００２１】図５は、本発明の第２の実施例を示してい
る。この実施例では、図２に示すシリコン酸化膜の積層
構造を繰り返してアルミニウムや銅等の配線膜２1 〜２
3 が多層（３層）配線されている。FIG. 5 shows a second embodiment of the present invention. In this embodiment, the wiring film 2 1 to 2 such as aluminum or copper by repeating a stacked structure of silicon oxide film shown in FIG. 2
3 is wired in multiple layers (three layers).
【００２２】同図において、第１層の配線膜２1 の上
に、窒素を含むシリコン酸化膜４1 が形成される。この
上に弗素を含むシリコン酸化膜３1 及び窒素を含むシリ
コン酸化膜４2 が形成される。配線膜２1 上のシリコン
酸化膜４2 、３1 及び４1 にビアホールを開孔してタン
グステン６1 を堆積する。タングステン６1 及びシリコ
ン酸化膜４2 の一部に第２層の配線膜２2 を形成する。
この配線膜２2 及びシリコン酸化膜４2 上に、窒素を含
むシリコン酸化膜４3 、弗素を含むシリコン酸化膜３2
及び窒素を含むシリコン酸化膜４4 を形成する。配線膜
２2 上のシリコン酸化膜４4 、３2 及び４3 にビアホー
ルを開孔してタングステン６2 を堆積する。タングステ
ン６2 及びシリコン酸化膜４4 の一部に第３層の配線膜
２3 を形成する。配線膜２3 及びシリコン酸化膜４4 上
に、弗素を含むシリコン酸化膜３3及びシリコン窒化膜
７を形成する。In the figure, a silicon oxide film 4 1 containing nitrogen is formed on the first-layer wiring film 2 1 . A silicon oxide film 3 1 containing fluorine and a silicon oxide film 4 2 containing nitrogen are formed thereon. And opening a via hole in the silicon oxide film 4 2, 3 1 and 4 1 on the wiring layer 2 1 is deposited tungsten 6 1. A second wiring film 2 2 is formed on the tungsten 6 1 and a part of the silicon oxide film 4 2 .
On the wiring layer 2 2 and the silicon oxide film 4 2, a silicon oxide film 4 3 containing nitrogen, a silicon oxide film 3 2 containing fluorine
And forming a silicon oxide film 4 4 containing nitrogen. Via holes are opened in the silicon oxide films 4 4 , 3 2 and 4 3 on the wiring film 2 2 to deposit tungsten 6 2 . A third wiring film 2 3 is formed on the tungsten 6 2 and a part of the silicon oxide film 4 4 . A silicon oxide film 3 3 containing fluorine and a silicon nitride film 7 are formed on the wiring film 2 3 and the silicon oxide film 4 4 .
【００２３】この例では、最上層には表面保護膜として
防水性に優れるシリコン窒化膜７が使用されている。低
誘電率の弗素を含むシリコン酸化膜３1 〜３3 を配線膜
間に用いるために線間容量が少ない。また、シリコン酸
化膜３1 〜３3 の各々は防水性のシリコン酸化膜４1 〜
４4 、シリコン窒化膜７によって挟まれる構造であるた
め、水分が絶縁層に侵入し難く、絶縁層のシリコン酸化
膜間を水分が拡散することも防止される。In this example, a silicon nitride film 7 having an excellent waterproof property is used as the surface protective film in the uppermost layer. Since the silicon oxide films 3 1 to 3 3 containing fluorine having a low dielectric constant are used between the wiring films, the line capacitance is small. Further, each of the silicon oxide films 3 1 to 3 3 is a waterproof silicon oxide film 4 1 to 3 3
4 4, since a structure is sandwiched by the silicon nitride film 7, moisture hardly penetrates into the insulating layer, the water between the silicon oxide film of the insulating layer is also prevented from diffusing.
【００２４】こうして、層間絶縁膜として本発明の弗素
を含むシリコン酸化膜を用いると、配線間の絶縁物の比
誘電率を低くすることが可能となるため、配線量の増大
に伴う配線容量の増大を減らすことが可能となる。In this way, when the fluorine-containing silicon oxide film of the present invention is used as the interlayer insulating film, the relative permittivity of the insulating material between the wirings can be lowered, so that the wiring capacitance is increased as the wiring amount increases. It is possible to reduce the increase.
【００２５】なお、必要な絶縁膜の特性、或いは積層構
造によっては、防水を目的とする窒素を含むシリコン酸
化膜４、４1 〜４4 を、シリコン酸化膜ＳｉＯ2 やその
他のシリコン酸化膜、他の防水膜で置換えることが可能
であり、また、場合によっては省略することも可能であ
る。また、実施例では金属配線膜を用いているが配線材
料として低抵抗のポリシリコンを用いることができる。
また、シリサイドやバリアメタルを用いることも可能で
ある。[0025] The characteristic of the necessary insulating films, or a laminated structure, a silicon oxide film 4, 4 1-4 4 containing nitrogen for the purpose of waterproof, silicon oxide film SiO 2 and other silicon oxide film, It can be replaced with another waterproof film, or can be omitted in some cases. Further, although a metal wiring film is used in the embodiment, low resistance polysilicon can be used as a wiring material.
It is also possible to use silicide or barrier metal.
【００２６】[0026]
【発明の効果】以上説明したように本発明の半導体装置
では、ＬＳＩの層間絶縁膜を、弗素を含むシリコン酸化
膜と窒素を含むシリコン酸化膜との積層構造を基本とし
て形成し、弗素を含むシリコン酸化膜で低い比誘電率を
確保し、かつこのシリコン酸化膜への大気中の水分の拡
散及び透過を窒素を含むシリコン酸化膜で防いでいるの
で、低い比誘電率を維持することが可能となる。例え
ば、配線膜間での層間絶縁膜の比誘電率を３．５程度ま
で低減することが可能であり、こうすると、従来構造の
絶縁膜を用いた場合に比して配線間容量を約１３％低減
することができる。この容量の低減によって配線部分が
複雑でかつ配線量が多いＬＳＩを動作させたときの伝送
速度は、従来の酸化膜による従来膜構造の場合に比して
約１０％の向上が見られる。また、信頼性の面でも、酸
化膜に吸収された水分がトランジスタ部に移動してホッ
トキャリアを発生させるという不具合が解消するので、
ＬＳＩの信頼性が向上する。As described above, in the semiconductor device of the present invention, the interlayer insulating film of the LSI is formed based on the laminated structure of the silicon oxide film containing fluorine and the silicon oxide film containing nitrogen, and contains the fluorine. The silicon oxide film ensures a low relative dielectric constant, and the diffusion and permeation of moisture in the atmosphere into and from this silicon oxide film is prevented by the silicon oxide film containing nitrogen, so a low relative dielectric constant can be maintained. Becomes For example, it is possible to reduce the relative permittivity of the interlayer insulating film between the wiring films to about 3.5, which makes the inter-wiring capacitance about 13 compared with the case where the insulating film having the conventional structure is used. % Can be reduced. Due to this capacitance reduction, the transmission speed when operating an LSI having a complicated wiring portion and a large amount of wiring is improved by about 10% as compared with the case of the conventional film structure using the conventional oxide film. Also in terms of reliability, since the problem that the moisture absorbed in the oxide film moves to the transistor portion to generate hot carriers is eliminated,
The reliability of the LSI is improved.
【図１】本発明の第１の参考例を示す断面図である。FIG. 1 is a sectional view showing a first reference example of the present invention.
【図２】本発明の第１の実施例を示す断面図である。FIG. 2 is a cross-sectional view showing a first embodiment of the present invention.
【図３】本発明の第２の参考例を示す断面図である。FIG. 3 is a sectional view showing a second reference example of the present invention.
【図４】本発明の第３の参考例を示す断面図である。FIG. 4 is a cross-sectional view showing a third reference example of the present invention.
【図５】本発明の第２の実施例を示す断面図である。FIG. 5 is a cross-sectional view showing a second embodiment of the present invention.
【図６】シリコン酸化膜における、弗素の含有量と比誘
電率との関係を示すグラフである。FIG. 6 is a graph showing a relationship between a fluorine content and a relative dielectric constant in a silicon oxide film.
【図７】各種シリコン酸化膜の比誘電率を示すグラフで
ある。FIG. 7 is a graph showing the relative permittivity of various silicon oxide films.
【図８】各種シリコン酸化膜からの水分の放出量を相対
値で示すグラフである。FIG. 8 is a graph showing relative amounts of moisture released from various silicon oxide films.
１ 半導体基板 ２ 金属配線膜 ３ 弗素を含むシリコン酸化膜 ４ 窒素を含むシリコン酸化膜 1 Semiconductor substrate 2 Metal wiring film 3 Silicon oxide film containing fluorine 4 Silicon oxide film containing nitrogen
───────────────────────────────────────────────────── フロントページの続き (72)発明者 西 山 幸 男 神奈川県川崎市幸区小向東芝町１ 株式 会社東芝 研究開発センター内 (56)参考文献 特開 平５−90249（ＪＰ，Ａ) 特開 平６−333919（ＪＰ，Ａ) 特開 平５−198690（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/31 - 21/3213 H01L 21/768 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Yukio Nishiyama 1 Komukai Toshiba-cho, Kouki-ku, Kawasaki-shi, Kanagawa, Ltd. Within Toshiba Research and Development Center (56) Reference JP-A-5-90249 (JP, A) JP-A-6-333919 (JP, A) JP-A-5-198690 (JP, A) (58) Fields investigated (Int. Cl. 7 , DB name) H01L 21/31-21/3213 H01L 21/768
Claims (3)
体基板と、 前記半導体基板上に形成され、前記半導体素子を接続し
て電気回路を形成する複数の配線膜と、 前記配線膜上に形成され、窒素を含むシリコン酸化膜
と、 前記窒素を含むシリコン酸化膜上に形成され、前記配線
膜相互間を絶縁する、弗素を含むシリコン酸化膜と、 前記弗素を含むシリコン酸化膜上に形成され、窒素を含
むシリコン酸化膜と、を備えていることを特徴とする半
導体装置。1. A semiconductor substrate on which a plurality of semiconductor elements are formed, a plurality of wiring films formed on the semiconductor substrate and connecting the semiconductor elements to form an electric circuit, and a plurality of wiring films on the wiring film. A silicon oxide film containing nitrogen, a silicon oxide film containing fluorine, which is formed on the silicon oxide film containing nitrogen and insulates the wiring films from each other, and formed on the silicon oxide film containing fluorine. And a silicon oxide film containing nitrogen.
窒素−水素（Ｎ−Ｈ）結合が形成されていることを特徴
とする請求項１に記載の半導体装置。2. In the silicon oxide film containing each nitrogen,
The semiconductor device according to claim 1, wherein a nitrogen-hydrogen (N-H) bond is formed.
平坦化されていることを特徴とする請求項１又は２に記
載の半導体装置。3. The semiconductor device according to claim 1, wherein the silicon oxide film containing fluorine has a flat upper surface.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08888093A JP3435186B2 (en) | 1993-04-15 | 1993-04-15 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08888093A JP3435186B2 (en) | 1993-04-15 | 1993-04-15 | Semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06302704A JPH06302704A (en) | 1994-10-28 |
| JP3435186B2 true JP3435186B2 (en) | 2003-08-11 |
Family
ID=13955321
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP08888093A Expired - Fee Related JP3435186B2 (en) | 1993-04-15 | 1993-04-15 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3435186B2 (en) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2917897B2 (en) * | 1996-03-29 | 1999-07-12 | 日本電気株式会社 | Method for manufacturing semiconductor device |
| US6277730B1 (en) | 1998-02-17 | 2001-08-21 | Matsushita Electronics Corporation | Method of fabricating interconnects utilizing fluorine doped insulators and barrier layers |
| JP2002329720A (en) * | 2001-04-27 | 2002-11-15 | Samco International Inc | Protective film for device and its manufacturing method |
| JP2003017490A (en) * | 2001-07-02 | 2003-01-17 | Semiconductor Leading Edge Technologies Inc | Method of forming insulation film and semiconductor device |
| JP3967567B2 (en) | 2001-07-30 | 2007-08-29 | 株式会社東芝 | Semiconductor device and manufacturing method thereof |
| JP5253853B2 (en) * | 2008-03-21 | 2013-07-31 | シャープ株式会社 | Solid-state imaging device, method for manufacturing solid-state imaging device, and electronic information device |
| JP2010056156A (en) | 2008-08-26 | 2010-03-11 | Renesas Technology Corp | Semiconductor device, and manufacturing method thereof |
| WO2012077330A1 (en) * | 2010-12-06 | 2012-06-14 | シャープ株式会社 | Semiconductor device, method for manufacturing same, solid-state imaging device, method for manufacturing same, and electronic information device |
| CN110158052B (en) | 2019-05-17 | 2021-05-14 | 江苏菲沃泰纳米科技股份有限公司 | Low dielectric constant film and method for producing the same |
| CN110129769B (en) * | 2019-05-17 | 2021-05-14 | 江苏菲沃泰纳米科技股份有限公司 | Hydrophobic low dielectric constant film and method for preparing same |
-
1993
- 1993-04-15 JP JP08888093A patent/JP3435186B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06302704A (en) | 1994-10-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100286126B1 (en) | Process for forming air gaps using a multilayer passivation in a dielectric between interconnections | |
| US7119441B2 (en) | Semiconductor interconnect structure | |
| JP4068072B2 (en) | Semiconductor device and manufacturing method thereof | |
| KR100194912B1 (en) | Manufacturing Method of Semiconductor Device | |
| US7642185B2 (en) | Insulating film forming method capable of enhancing adhesion of silicon carbide film, etc. and semiconductor device | |
| KR100447915B1 (en) | Method for manufacturing semiconductor device | |
| JP3193335B2 (en) | Method for manufacturing semiconductor device | |
| US7579277B2 (en) | Semiconductor device and method for fabricating the same | |
| JP3696055B2 (en) | Manufacturing method of semiconductor device | |
| JP3435186B2 (en) | Semiconductor device | |
| US20010030344A1 (en) | Semiconductor device and method for manufacturing the same | |
| TW200308049A (en) | Integrated, active, moisture and oxygen getter layers | |
| JPH07335753A (en) | Semiconductor device and its manufacture thereof | |
| JPH05218015A (en) | Semiconductor device | |
| JP3186998B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| JP3097839B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP3113957B2 (en) | Semiconductor device | |
| JP3123512B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP4108189B2 (en) | Wiring structure and method for forming the same | |
| JP2001144180A (en) | Multilayer wiring structure and manufacturing method therefor | |
| JP2001230254A (en) | Semiconductor device and its manufacturing method | |
| JPH05234991A (en) | Semiconductor device | |
| JPH11111845A (en) | Semiconductor device and its manufacture | |
| JP2810649B2 (en) | Semiconductor device | |
| KR20070048820A (en) | Wiring structure in a semiconductor device and method of manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090530 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090530 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100530 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110530 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110530 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120530 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |