JPH1131158A - 処理時間見積装置 - Google Patents

処理時間見積装置

Info

Publication number
JPH1131158A
JPH1131158A JP9186770A JP18677097A JPH1131158A JP H1131158 A JPH1131158 A JP H1131158A JP 9186770 A JP9186770 A JP 9186770A JP 18677097 A JP18677097 A JP 18677097A JP H1131158 A JPH1131158 A JP H1131158A
Authority
JP
Japan
Prior art keywords
processing time
source
components
calculating
time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP9186770A
Other languages
English (en)
Inventor
Kuniharu Onuma
国治 尾沼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP9186770A priority Critical patent/JPH1131158A/ja
Publication of JPH1131158A publication Critical patent/JPH1131158A/ja
Withdrawn legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】 本発明は、LSIの設計に必要な処理時間を
見積る処理時間見積装置に関し、機能記述言語などで記
述されたソースをもとにLSIを設計する際に必要な論
理合成に必要な処理時間を構成要素数をもとに過去の実
績を参照して推定し、論理合成に要する処理時間を正確
に予測し、設計スケジュールの立案を実現すると共に論
理合成に使用する環境に合致した処理時間の見積りを実
現することを目的とする。 【解決手段】 機能記述言語で記述されたソースをもと
に、論理合成する構成要素の数を算出する手段と、過去
の実際にソースより論理合成したときの処理時間とその
ときの構成要素の数に関する情報を蓄積する手段と、算
出された構成要素の数と蓄積された情報に基づいて処理
時間を算出する手段とを備えるように構成する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、LSIの設計に必
要な処理時間を見積る処理時間見積装置に関するもので
ある。
【0002】
【従来の技術】従来、機能記述言語で記述されたソース
をもとに、LSIを設計する場合、論理合成を長時間か
けて行っている。この際、論理合成に要する処理時間
は、実際に論理合成を実行してみないと不明のため、処
理時間の見積りができなかった。
【0003】
【発明が解決しようとする課題】このため、機能記述言
語で記述されたソースをもとにLSIを設計するための
論理合成を行う処理時間が不明で処理時間の見積りがで
きなく、設計スケジュールを立てられないという問題が
あった。
【0004】本発明は、これらの問題を解決するため、
機能記述言語などで記述されたソースをもとにLSIを
設計する際に必要な論理合成に必要な処理時間を構成要
素数をもとに過去の実績を参照して推定し、論理合成に
要する処理時間を正確に予測し、設計スケジュールの立
案を実現すると共に論理合成に使用する環境に合致した
処理時間の見積りを実現することを目的としている。
【0005】
【課題を解決するための手段】図1を参照して課題を解
決するための手段を説明する。図1において、機能記述
言語で記述したソース1は、論理合成しようとするLS
Iの機能を言語で記述したソースである。
【0006】選択手段3は、機能記述言語で記述したソ
ース1中の論理式あるいは当該論理式を合成した後の論
理式のいずれかを選択し、処理装置11に通知するもの
である。
【0007】履歴手段6は、論理合成したときの処理時
間と構成要素の数などの履歴を履歴DB15に蓄積する
ものである。構成要素算出手段12は、ソース中から構
成要素の数をそれぞれ算出するものである。
【0008】処理時間算出手段13は、ソース中の構成
要素の数をもとに処理時間を算出するものである。推定
処理時間出力手段14は、処理時間算出手段13によっ
て算出された処理時間を表示装置16上に表示するもの
である。
【0009】履歴DB15は、論理合成したのときの処
理時間とそのときの構成要素の数を蓄積したものであ
る。次に、動作を説明する。
【0010】構成要素算出手段12が機能記述言語で記
述されたソースあるいは当該ソースを合成した後のソー
スから論理合成する構成要素の数をそれぞれ算出し、履
歴手段6が過去の実際に論理合成したときの処理時間と
そのときの構成要素の数をそれぞれ履歴として蓄積して
おき、処理時間算出手段13が算出された構成要素のそ
れぞれの数をもとに履歴を検索して最も類似するものの
処理時間を見つけ、この処理時間をソースの論理合成に
要する処理時間として見積もるようにしている。
【0011】また、構成要素算出手段12が機能記述言
語で記述されたソースあるいは当該ソースを合成した後
のソースをもとに論理合成する構成要素の数をそれぞれ
算出し、履歴手段6が過去の実際に論理合成したときの
処理時間とそのときの構成要素の数をそれぞれ蓄積し、
処理時間算出手段13が履歴をもとに各構成要素にそれ
ぞれ重みを乗算してその総和を処理時間としたときの当
該重みをそぞれ算出し、算出された構成要素のそれぞれ
の数に算出した重みをそれぞれ乗算してその総和を処理
時間として算出し、この処理時間をソースの論理合成に
要する処理時間として見積もるようにしている。
【0012】これらの際に、構成要素として、リテラル
数、状態数、AND数、OR数、INV数、EOR数の
うちの複数の必要なものとするようにしている。また、
構成要素を構成するEOR数、AND数、OR数、IN
V数、状態数、リテラル数の優先順位で、履歴を検索し
て最も類似するものの処理時間を見つけるようにしてい
る。
【0013】従って、機能記述言語などで記述されたソ
ースをもとにLSIを設計する際に論理合成に必要な処
理時間を構成要素数をもとに過去の実績を参照して論理
合成に必要な処理時間を推定することにより、論理合成
に要する処理時間を正確に見積もることができ、その結
果、設計スケジュールの立案が可能になると共に論理合
成に使用する環境に合致した処理時間の正確な見積りが
可能になる。
【0014】
【発明の実施の形態】次に、図1から図8を用いて本発
明の実施の形態および動作を順次詳細に説明する。
【0015】図1は、本発明のシステム構成図を示す。
図1において、機能記述言語で記述したソース1は、論
理合成しようとするLSIの機能を汎用的な機能記述言
語(VHDLなど)で記述したソースである。
【0016】CAD2は、機能記述言語で記述したソー
ス1をもとに、論理合成してネットリストを出力するも
のであって、ここでは、選択手段3、翻訳手段4、合成
手段5、および履歴手段6などから構成されるものであ
る。
【0017】選択手段3は、機能記述言語で記述したソ
ース1中の論理式あるいは当該論理式を合成した後の論
理式のいずれかを選択し、処理装置11に通知するもの
である。通常、LSIの実装面積を優先あるいは遅延時
間を優先するかのいずれかを指定し、実装面積を優先す
ると指定された場合には面積が小さくなるように複数の
論理式を合成してそれよりも少ない論理式にした後に処
理装置11に通知し、一方、遅延時間を優先すると指定
された場合には遅延時間が小さくなるように複数の論理
式を合成することなくそのまま処理装置11に通知する
ようにしている。例えば X:=A∧B Y:=C∧X の2つの論理式がソースであったとき、 ・面積優先の場合には、 Y:=C∧(A∧B) を通知し、 ・遅延時間優先の場合には、 X:=A∧B Y:=C∧X のソースを通知する。
【0018】翻訳手段4は、機能記述言語のソースをC
ADシステム用の言語のソースに翻訳するものである。
尚、翻訳時に後述する構成要素算出手段12に代わっ
て、ソースの構成要素(リテラル数、状態数、AND
数、OR数など)を算出するようにしてもよい。この場
合には、後述する構成要素算出手段12が不要で当該翻
訳手段4内に構成要素算出手段12が含まれることとな
る。
【0019】合成手段5は、論理合成を行うものであ
る。履歴手段6は、合成手段5によって論理合成したと
きの処理時間とそのときの構成要素の数を履歴として履
歴DB15に蓄積するものである。
【0020】処理装置11は、CAD2から論理技術言
語で記述されたソースをもとに、論理合成する際の処理
時間を見積もるものであって、ここでは、構成要素算出
手段12、処理時間算出手段13、推定処理時間出力手
段14などから構成されるものである。
【0021】構成要素算出手段12は、機能記述言語で
記述したソース中の構成要素毎の数を算出するものであ
る。処理時間算出手段13は、構成要素算出手段12に
よって算出した構成要素毎の数をもとに、履歴DB15
を参照して論理合成に必要な処理時間を見積もるもので
ある。
【0022】推定処理時間出力手段14は、処理時間算
出手段13によって算出された処理時間を表示装置16
上に表示するものである。履歴DB15は、論理合成し
たときの処理時間とそのときの構成要素の数を履歴とし
て蓄積したものである。
【0023】表示装置16は、処理時間などを表示する
ものである。次に、図2ないし図8を参照し、図1の構
成の動作を順次詳細に説明する。図2は、本発明の説明
図(その1)を示す。
【0024】図2において、S1は、機能記述言語で記
述したソースの例を示す。ここでは、図示の下記のソー
スを、論理合成してネットリストを出力しようとする。 X:=A∧B Y:=C∧X S2は、前合成を行う。これは、S1のソースを前合成
を行い、S3に示す下記のように前合成する。
【0025】Y:=C∧(A∧B) S4は、選択手段がS5の面積優先か遅延時間優先かの
指定をもとに、下記のいずれかを選択する。
【0026】・面積優先が指定された場合、面積を小さ
くする前合成後のソース Y:=C∧(A∧B) を、S6に示すように選択する。
【0027】・遅延時間優先が指定された場合、遅延時
間を小さくする前合成しないソース X:=A∧B Y:=C∧X を、S7に示すように選択する。
【0028】S6あるいはS7で選択されたソース中に
含まれる構成要素である、リテラル数、状態数、AND
数、OR数などの数をそれぞれ算出する。S8は、処理
時間を予測する。これは、S6あるいはS7で算出した
ソース中に含まれる構成要素の数をもとに、過去の実際
に論理合成した処理時間とそのときの構成要素の数を参
照し、論理合成するときの処理時間を予測(推定)する
(図4、図5を用いて予測の方法を詳細する)。
【0029】以上によって、機能既述言語で記述したソ
ースあるいは当該ソースを前合成したソースについて構
成要素の数を算出し、当該構成要素の数をもとに履歴D
B15を参照して、論理合成するときの処理時間を予測
することが可能となる。以下処理時間の予測について詳
細に説明する。
【0030】図3は、本発明の説明図(その2)を示
す。これは、ソースを前合成し、前合成後のソースつい
て構成要素の数を算出したものである。図3において、
S11は、ソースの記述例を示す。ここでは、モジュー
ル module AA(A.B.C.Y) X:=A∧B Y:=C∧X endmoodule 中のX:=、Y:=は図示のように出力ピンを表し、
A、Cは入力ピンを表し、、∧はANDという構成要素
を表す。
【0031】S12は、前合成した例を示す。ここで
は、S11のモジュール中の2つの論理式を1つの下記
の論理式の前合成している。 Y:=C∧(A∧B) S13は、S12で前合成した後の論理式(ソース)お
よびそれと等価の論理式(図示の合成の欄に記載したこ
こでは4つの等価の論理式)について、構成要素 ・リテラル数(変数の文字の数): ・AND数(論理式のANDの数): ・OR数(論理式のORの数): ・INV数(論理式のインバートの数): をそれぞれ図示のように算出する。
【0032】以上によって、ソース中に含まれる論理式
について前合成した論理式および等価の論理式について
それぞれ構成要素数を算出できたこととなる。図4は、
本発明の説明図(その3)を示す。これは、図3で求め
たソースの構成要素数をもとに、履歴DB15を参照し
て優先順位に従って最も類似するものの処理時間を見つ
けるものである。
【0033】図4の(a)は、履歴DB15の例を示
す。ここでは、過去の実際に論理合成を実行したときの
処理時間とそのときの構成要素の数を図示のように蓄積
したものである。
【0034】図4の(b)は、図4の(a)の構成要素
が処理時間に与える性質を示す。図示のように、 ・リテラル数がふえれば、処理時間はふえる。
【0035】・AND数、OR数は数に処理時間が比例
する。 ・EOR数は、数の2乗に比例する。 以上のように構成要素のそれぞれが処理時間に与える性
質を持つため、図3で算出したソースの構成要素の数を
もとに、図4の(a)の履歴DB15中から最も類似す
るものを見つけるときの優先順位として、構成要素の数
が処理時間に与える影響が大きいものから優先的に類似
するものを見つけるようにする。このときの優先順位と
して例えばは図4の(c)に記載したようにする。
【0036】図4の(c)は、優先順位の例を示す。こ
こでは、 EOR>AND>OR>状態>リテラル の順に、履歴DB15との類似度を順次検索し、最も一
致するエントリ(一致するときはそのエントリ、一致し
ないときはその前後のエントリの処理時間を内分あるい
は外分する)を見つけ、その処理時間を論理式を論理合
成するときに必要な処理時間と予測する(見積もる)。
【0037】以上によって、ソース中の論理式あるいは
論理式を前合成した後の論理式(等価の論理式を含む)
について構成要素数を算出し、この算出した構成要素数
をもとに履歴DB15について優先順位(EOR>AN
D>OR>状態>リテラル)をもとに最も類似するもの
(一致するものがないときは前後のものの内分あるいは
外分)を見つけて処理時間を予測することにより、論理
合成に要する処理時間を過去の履歴をもとに正確に予測
することが可能となった。
【0038】図5は、本発明の説明図(その4)を示
す。これは、図4と異なる他の論理合成に要する処理時
間を予測する例であって、処理時間Tを図示の下記の式
で表すように各構成要素に重みを乗算した総和で求め、
これら重みを過去のデータ(実際に論理合成したときの
処理時間と各構成要素数)から算出しておき、当該重み
に論理合成しようとする構成要素数をそれぞれ乗算して
その総和を求めて処理時間Tとしたものである。
【0039】図5の(a)は、処理時間Tを求める式を
表す。 T=αE1+βE2+γE3+εE4+・・・ ここで、Tは処理時間、αはリテラルの重み、β状態の
重み、γはANDの重み、εはORの重みをそれぞれ表
す。
【0040】図5の(b)は、今回の値を入力して、処
理時間を算出する。これは、図5の(a)の式に、今回
の値(例えば記述した図3のS13の各論理式毎の構成
要素の数)を代入し、処理時間Tを求める。
【0041】以上によって、過去の実際の論理合成した
ときの処理時間とそのときの構成要素数をもとに図5の
(a)の式の各重みを求めておき、今回の論理合成しよ
うとする構成要素数をこの式に代入して処理時間Tを求
めて予測することが可能となる。
【0042】図6は、本発明のモジュール説明図を示
す。モジュールは、図示の下記のように module M(A,B,C) ・・・ endmodule で囲まれた範囲の記述である。図示の例では、2つのモ
ジュールの記述が記載されている。これら論理合成しよ
うとするモジュール毎あるいは複数のモジュール毎に既
述した構成要素数を求め、図4あるいは図5によって処
理時間を予測することが可能となる。
【0043】図7は、本発明のモジュール毎の状態遷移
図を示す。図7の(a)は、S1、S2、S3という状
態の遷移を模式的に表したものであって、図示のように
値(x1、x2、x3)のときに矢印の方向に状態(S
1、S2、S3)が遷移するものである。
【0044】図7の(b)は、図7の(a)の模式的に
表したように状態(S1、S2、S3)が遷移するとき
の論理記述例を示す。例えば (000) S1:if x1 then S2 は、「もしS1の状態で値がx1となったならば、状態
s2に遷移する」を表す。他の論理記述例を同様であ
る。
【0045】図8は、本発明の構成要素の説明図を示
す。これは、既述した構成要素(AND、OR、INV
など)の詳細情報を示し、ここでは、図示のように、例
えばANDは、ベーシックセル数が2、消費電力が0.
5W、遅延時間が5msという基本的な情報を持つもの
である。これら各構成要素の情報をもとに例えば既述し
た図2のS5の遅延時間優先が選択された場合には遅延
時間を小さくする論理式(例えばAND数を少ない論理
式)が優先的に選択されることとなる。
【0046】
【発明の効果】以上説明したように、本発明によれば、
機能記述言語などで記述されたソースをもとにLSIを
設計する際に必要な論理合成に必要な処理時間を構成要
素数をもとに過去の実績を参照して処理時間を推定する
構成を採用しているため、論理合成に要する処理時間を
正確に見積もることができ、その結果、設計スケジュー
ルの立案が可能になると共に論理合成に使用する環境に
合致した処理時間の正確な見積りが可能になった。
【図面の簡単な説明】
【図1】本発明のシステム構成図である。
【図2】本発明の説明図(その1)である。
【図3】本発明の説明図(その2)である。
【図4】本発明の説明図(その3)である。
【図5】本発明の説明図(その4)である。
【図6】本発明のモジュール説明図である。
【図7】本発明のモジュール毎の状態遷移図である。
【図8】本発明の構成要素の説明図である。
【符号の説明】
1:機能記述言語で記述されたソース 2:CAD 3:選択手段 4:翻訳手段 5:合成手段 6:履歴手段 11:処理装置 12:構成要素算出手段 13:処理時間算出手段 14:推定処理時間出力手段 15:履歴DB 16:表示装置

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】機能記述言語で記述されたソースをもと
    に、論理合成する構成要素の数を算出する手段と、 過去の実際にソースより論理合成したときの処理時間と
    そのときの構成要素の数に関する情報を蓄積する手段
    と、 上記算出された構成要素の数と、上記蓄積された情報に
    基づいて処理時間を算出する手段とを備えたことを特徴
    とする処理時間見積装置。
  2. 【請求項2】機能記述言語で記述されたソース、論理合
    成する複数種類の構成要素のそれぞれの数を算出する手
    段と、 過去の実際にソースより論理合成したときの処理時間と
    そのときの複数種類の構成要素のそれぞれの数に関する
    情報をもとに各構成要素のそれぞれ重みを算出する手段
    と、 上記算出された各構成要素のそれぞれの数と、上記算出
    した重みとに基づいて処理時間を算出する手段とを備え
    たことを特徴とする処理時間見積装置。
  3. 【請求項3】上記構成要素として、リテラル数、状態
    数、AND数、OR数、INV数、EOR数のうちの複
    数の必要なものとしたことを特徴とする請求項1あるい
    は請求項2記載の処理時間見積装置。
  4. 【請求項4】コンピュータを動作させて、 機能記述言語で記述されたソースをもとに、論理合成す
    る構成要素の数を算出する手段と、 過去の実際にソースより論理合成したときの処理時間と
    そのときの構成要素の数に関する情報を蓄積する手段
    と、 上記算出された構成要素の数と、上記蓄積された情報に
    基づいて処理時間を算出する手段とを機能させるプログ
    ラムを格納した記録媒体。
  5. 【請求項5】コンピュータを動作させて、 機能記述言語で記述されたソース、論理合成する複数種
    類の構成要素のそれぞれの数を算出する手段と、 過去の実際にソースより論理合成したときの処理時間と
    そのときの複数種類の構成要素のそれぞれの数に関する
    情報をもとに各構成要素のそれぞれ重みを算出する手段
    と、 上記算出された各構成要素のそれぞれの数と、上記算出
    した重みとに基づいて処理時間を算出する手段とを機能
    させるプログラムを格納した記録媒体。
JP9186770A 1997-07-11 1997-07-11 処理時間見積装置 Withdrawn JPH1131158A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9186770A JPH1131158A (ja) 1997-07-11 1997-07-11 処理時間見積装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9186770A JPH1131158A (ja) 1997-07-11 1997-07-11 処理時間見積装置

Publications (1)

Publication Number Publication Date
JPH1131158A true JPH1131158A (ja) 1999-02-02

Family

ID=16194334

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9186770A Withdrawn JPH1131158A (ja) 1997-07-11 1997-07-11 処理時間見積装置

Country Status (1)

Country Link
JP (1) JPH1131158A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6572284B2 (en) * 2001-09-12 2003-06-03 Hewlett-Packard Development Company, L.P. Queue management for photo minilabs
JP2006003951A (ja) * 2004-06-15 2006-01-05 Daikin Ind Ltd 情報処理装置、および、情報処理方法、プログラム、並びに、情報処理システム

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6572284B2 (en) * 2001-09-12 2003-06-03 Hewlett-Packard Development Company, L.P. Queue management for photo minilabs
JP2006003951A (ja) * 2004-06-15 2006-01-05 Daikin Ind Ltd 情報処理装置、および、情報処理方法、プログラム、並びに、情報処理システム
JP4645880B2 (ja) * 2004-06-15 2011-03-09 ダイキン工業株式会社 情報処理装置、および、情報処理方法、プログラム、並びに、情報処理システム

Similar Documents

Publication Publication Date Title
US7096438B2 (en) Method of using clock cycle-time in determining loop schedules during circuit design
EP1192559B1 (en) Updating placement during technology mapping
Lou et al. Dynamic-ofa: Runtime dnn architecture switching for performance scaling on heterogeneous embedded platforms
US8635576B2 (en) Method for determining wire lengths between nodes using a rectilinear steiner minimum tree (RSMT) with existing pre-routes algorithm
Youssef et al. Bounds on net delays for VLSI circuits
Torbey et al. High-level synthesis of digital circuits using genetic algorithms
JP7065794B2 (ja) グラフベースの類似度検索を用いたfpga実装のインクリメンタル方式による生成
WO2000073925A2 (en) Using budgeted required time during technology mapping
US6601226B1 (en) Tightloop method of timing driven placement
Soyata et al. Integration of clock skew and register delays into a retiming algorithm
US20220405455A1 (en) Methods and systems for congestion prediction in logic synthesis using graph neural networks
JPH1131158A (ja) 処理時間見積装置
US20200089729A1 (en) Optimization problem arithmetic method and optimization problem arithmetic apparatus
Ajami et al. Post-layout timing-driven cell placement using an accurate net length model with movable steiner points
JPH05324728A (ja) 情報検索装置
Chakraborty et al. Approximate algorithms for time separation of events
Song et al. Extended dynamic partial-overlapping batch means estimators for steady-state simulations
JPH11213004A (ja) データ処理装置及びその方法、及びそのプログラムを記憶した記憶媒体
JPH05266085A (ja) 動的概念辞書を用いた類似検索方法及びその装置
JP2902006B2 (ja) 情報提示装置
Moreno et al. Register estimation in unscheduled dataflow graphs
JP2000048002A (ja) 鋼材の相変態図推定装置、鋼材の相変態図予測方法及び記録媒体
US7240315B1 (en) Automated local clock placement for FPGA designs
Van Der Byl et al. A many processing element framework for the discrete fourier transform
Shirazi et al. Quantitative analysis of FPGA-based database searching

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20041005