JPH11307564A - Semiconductor device - Google Patents
Semiconductor deviceInfo
- Publication number
- JPH11307564A JPH11307564A JP10111695A JP11169598A JPH11307564A JP H11307564 A JPH11307564 A JP H11307564A JP 10111695 A JP10111695 A JP 10111695A JP 11169598 A JP11169598 A JP 11169598A JP H11307564 A JPH11307564 A JP H11307564A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- semiconductor chip
- circuit board
- printed circuit
- stress concentration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3511—Warping
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】この発明は、半導体装置に係
わり、特に、半導体装置の半田ボールやパッドの実装技
術に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device, and more particularly to a technique for mounting solder balls and pads on a semiconductor device.
【０００２】[0002]
【従来の技術】近年、電子機器においては、半導体装置
の高密度実装が要求されている。高密度実装が実現でき
る半導体装置の一つとして、ＢＧＡ（ボールグリッドア
レイ）型の半導体装置が広く用いられている。図６を参
照して、ＢＧＡ型の半導体装置について説明する。図６
（ａ）は従来のＢＧＡ型の半導体装置を、半田ボールを
備えた面から見た図である。６０１は後述する半導体チ
ップや図示しない回路などからなる半導体装置である。
このＢＧＡ型の半導体装置は回路基板と、この回路基板
の第一の面に実装された半導体チップ６０２と、この回
路基板の同じ面に設けられたパッドに半田付けされた複
数の半田ボール６０３とを備えている。第一の面に実装
された半導体チップは、保護のために樹脂パッケージに
より覆われる。このような構成を持つＢＧＡ型の半導体
パッケージは、電極を回路基板の面上に広く配置するこ
とができ、高密度実装を可能とする。図６（ｂ）は図６
（ａ）中のＣ―Ｃ’線に沿って矢印方向に見た断面図で
ある。６０４は半田ボールである。６０５は半田ボール
と接合するパッドである。６０６は半導体チップであ
り、先に述べた半導体チップ６０２と同じ物である。2. Description of the Related Art In recent years, in electronic equipment, high-density mounting of semiconductor devices has been required. As one of the semiconductor devices capable of realizing high-density mounting, a BGA (ball grid array) type semiconductor device is widely used. A BGA type semiconductor device will be described with reference to FIG. FIG.
(A) is a diagram of a conventional BGA type semiconductor device viewed from a surface provided with solder balls. Reference numeral 601 denotes a semiconductor device including a semiconductor chip and a circuit (not shown) described later.
The BGA type semiconductor device includes a circuit board, a semiconductor chip 602 mounted on a first surface of the circuit board, and a plurality of solder balls 603 soldered to pads provided on the same surface of the circuit board. It has. The semiconductor chip mounted on the first surface is covered with a resin package for protection. In the BGA type semiconductor package having such a configuration, the electrodes can be widely arranged on the surface of the circuit board, and high-density mounting is possible. FIG. 6B shows FIG.
It is sectional drawing seen in the arrow direction along CC 'in (a). 604 is a solder ball. Reference numeral 605 denotes a pad to be joined to the solder ball. A semiconductor chip 606 is the same as the semiconductor chip 602 described above.
【０００３】ＢＧＡ型の半導体装置の他に、ＢＧＡ型の
半導体装置が用いられる以前から普及していたＱＦＰ
（クワッドフラットパック）型の半導体装置がある。こ
のＱＦＰ型の半導体装置は、樹脂パッケージの側縁から
導出した多数のリード端子を有している。ＢＧＡ型の半
導体装置はＱＦＰ型の半導体装置と比べて、電極間隔を
広く設定できるとともに、高密度実装が可能となる、と
いった利点がある。[0003] In addition to the BGA type semiconductor device, the QFP which has been widely used before the BGA type semiconductor device is used.
There is a (quad flat pack) type semiconductor device. This QFP type semiconductor device has a large number of lead terminals derived from the side edges of the resin package. The BGA type semiconductor device has advantages over the QFP type semiconductor device in that the electrode spacing can be set wider and high-density mounting is possible.
【０００４】このような半導体装置をプリント回路基板
に実装するには、リフローはんだ付けが行われる。ま
ず、プリント回路基板のパッド上に半田ペーストを塗布
する。次に、半導体装置の半田ボールが、プリント回路
基板上の所定の位置にあるパッドに接触するように半導
体装置を載置する。続いてリフロー炉に収容し、半導体
装置とプリント回路基板を加熱して、前記半田ペースト
を溶かす。溶けた半田ペーストにより半田ボールとパッ
ドを接合することで、半導体装置はプリント回路基板に
実装される。In order to mount such a semiconductor device on a printed circuit board, reflow soldering is performed. First, a solder paste is applied on the pads of the printed circuit board. Next, the semiconductor device is mounted so that the solder balls of the semiconductor device come into contact with pads at predetermined positions on the printed circuit board. Subsequently, the semiconductor device and the printed circuit board are heated in a reflow furnace to melt the solder paste. The semiconductor device is mounted on a printed circuit board by joining the solder balls and the pads with the melted solder paste.
【０００５】実装された半導体装置は電流を流して使用
すると発熱する。この発熱による温度上昇で、半導体装
置やプリント回路基板は膨張する。膨張の度合いは、半
導体装置やプリント回路基板、それぞれの材質の線膨張
係数による。半導体装置の回路基板に用いられる耐熱性
樹脂や、ポリイミド、セラミックなどの線膨張係数と、
プリント回路基板に用いられるガラスエポキシなどの線
膨張係数は異なる。このように線膨張係数が異なる場
合、その差が応力として装置、特に半田ボールの部分に
かかる。[0005] The mounted semiconductor device generates heat when used by passing a current. The semiconductor device and the printed circuit board expand due to the temperature rise due to the heat generation. The degree of expansion depends on the linear expansion coefficient of the semiconductor device, the printed circuit board, and each material. Linear expansion coefficients of heat-resistant resin, polyimide, ceramic, etc. used for circuit boards of semiconductor devices,
Linear expansion coefficients of glass epoxy and the like used for printed circuit boards are different. When the linear expansion coefficients are different as described above, the difference is applied as stress to the device, particularly to the solder ball portion.
【０００６】また、導通テストのために半導体装置が実
装されたプリント回路基板を導通テスト装置へ脱着させ
たりする場合や、製品製造時にプリント回路基板を取り
付ける場合に、プリント回路基板を反った状態にするこ
とが頻繁におこる。このような外部からの力は半田部の
応力集中を伴う。In addition, when a printed circuit board on which a semiconductor device is mounted is detached from a continuity test apparatus for a continuity test, or when the printed circuit board is attached at the time of manufacturing a product, the printed circuit board is bent. It happens frequently. Such external force is accompanied by stress concentration of the solder portion.
【０００７】従来の半導体装置における応力集中につい
て図７を参照して以下の通り説明する。従来のＢＧＡ型
半導体装置の場合、半田ボールは正方形などの矩形に配
置されていた。図７に、半導体装置での応力集中による
半田ボールの破壊の様子を示す。半田ボールを従来のよ
うに矩形に配置すると、４つの角の部分に応力が集中
し、図７に示すような半田ボールの損傷や、破壊がおこ
ることもある。[0007] Stress concentration in a conventional semiconductor device will be described below with reference to FIG. In the case of a conventional BGA type semiconductor device, the solder balls are arranged in a rectangle such as a square. FIG. 7 shows how a solder ball is broken by stress concentration in a semiconductor device. When the solder balls are arranged in a rectangular shape as in the related art, stress is concentrated on the four corners, and the solder balls may be damaged or broken as shown in FIG.
【０００８】このような問題は、半導体装置をプリント
回路基板に実装する際に他の手段を用いても生じる。例
えばＰＧＡ（ピングリッドアレイ）型の半導体装置の場
合はピンと、プリント回路基板上のソケットを用いて実
装するが、やはりピンの配置が矩形である場合は、４つ
の角の部分に応力が集中してしまう。[0008] Such a problem also occurs when other means are used when mounting a semiconductor device on a printed circuit board. For example, in the case of a PGA (pin grid array) type semiconductor device, mounting is performed using pins and sockets on a printed circuit board. However, when the pin arrangement is rectangular, stress concentrates on the four corners. Would.
【０００９】[0009]
【発明が解決しようとする課題】従来のＢＧＡ型の半導
体装置は、実装された半導体装置の発熱や、実装時など
のプリント回路基板の反りなどにより、角の部分の半田
ボールに応力が集中しやすく、半田ボールが損傷した
り、破壊されたりする、という問題があった。また、こ
のような応力集中の問題は、半田ボール以外の実装手段
を用いる半導体装置一般にもあてはまるものである。In the conventional BGA type semiconductor device, stress is concentrated on the solder balls at the corners due to heat generation of the mounted semiconductor device and warpage of the printed circuit board during mounting. Therefore, there is a problem that the solder ball is easily damaged or broken. Such a problem of stress concentration also applies to general semiconductor devices using mounting means other than solder balls.
【００１０】そこで、本発明は上記の問題を解決するた
めになされたものであり、応力集中を抑え、プリント回
路基板への機械的、電気的な接続の信頼性が高い半導体
装置を提供することを目的とする。SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and it is an object of the present invention to provide a semiconductor device in which stress concentration is suppressed and mechanical and electrical connections to a printed circuit board are highly reliable. With the goal.
【００１１】[0011]
【課題を解決するための手段】この発明は、半導体チッ
プと、複数個の電極を具備した半導体装置であって、前
記複数個の電極に対応した、基板に実装するための複数
個の実装手段を具備し、この実装手段は半導体装置上に
円弧状に配置されていることを特徴とする。このような
構成によれば、機械的、電気的な接続の信頼性が高い半
導体装置を提供することが可能となる。SUMMARY OF THE INVENTION The present invention relates to a semiconductor device having a semiconductor chip and a plurality of electrodes, and a plurality of mounting means for mounting on a substrate corresponding to the plurality of electrodes. Wherein the mounting means is arranged in an arc on the semiconductor device. According to such a configuration, it is possible to provide a semiconductor device with high mechanical and electrical connection reliability.
【００１２】[0012]
【発明の実施の形態】以下、図１、図２を参照してこの
発明の第一の実施形態を説明する。図１（ａ）は本発明
の実施形態の半田ボール配置を示す図である。１０１は
後述する半導体チップや図示しない回路などからなる半
導体装置である。半導体装置１０１は回路基板と、この
回路基板の第一の面に実装された半導体チップ１０２
と、この回路基板の同じ面に設けられたパッドに半田付
けされた複数の半田ボール１０３とを備えている。半田
ボール１０３は図に示すように、半導体チップ１０２を
中心として略円形を描くように配置される。従来技術の
ように角になる部分がないので、応力集中を防ぐことが
できる。この配置で、半田ボールの間隔を等間隔にすれ
ば、さらに特定の半田ボールに対する応力集中を防ぐこ
とができる。第一の面に実装された半導体チップは、保
護のために樹脂パッケージにより覆われる。図１（ｂ）
は図１（ａ）中のＡ―Ａ’線に沿って矢印方向に見た断
面図である。１０４は半田ボールである。１０５は半田
ボールと接合するパッドである。１０６は半導体チップ
であり、先に述べた半導体チップ１０２と同じ物であ
る。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A first embodiment of the present invention will be described below with reference to FIGS. FIG. 1A is a diagram showing a solder ball arrangement according to the embodiment of the present invention. Reference numeral 101 denotes a semiconductor device including a semiconductor chip and a circuit (not shown) described later. The semiconductor device 101 includes a circuit board and a semiconductor chip 102 mounted on a first surface of the circuit board.
And a plurality of solder balls 103 soldered to pads provided on the same surface of the circuit board. As shown in the figure, the solder balls 103 are arranged so as to draw a substantially circular shape with the semiconductor chip 102 as the center. Since there is no corner portion as in the prior art, stress concentration can be prevented. With this arrangement, if the intervals between the solder balls are made equal, stress concentration on a specific solder ball can be further prevented. The semiconductor chip mounted on the first surface is covered with a resin package for protection. FIG. 1 (b)
FIG. 2 is a cross-sectional view taken along the line AA ′ in FIG. 104 is a solder ball. Numeral 105 is a pad to be joined to the solder ball. Reference numeral 106 denotes a semiconductor chip, which is the same as the semiconductor chip 102 described above.
【００１３】図２はプリント回路基板に半導体装置を実
装した状態を示す断面図である。２０１は半導体装置で
あり、半導体チップ２０５と、図示しない回路などから
なる。２０２は半田ボールであり、半導体装置２０１の
パッド２０３と後述するプリント回路基板２０４に具備
されたパッド２０３とをはんだ付けする。２０４はプリ
ント回路基板である。絶縁材からなり、基板上には銅箔
などで図示しない導電パターンが形成される。プリント
回路基板２０４上のパッド２０３の配置は、装着する半
導体装置２０１の半田ボール２０２に対応して行われ
る。なお、本実施形態においては、接合方法などは従来
技術を流用することができる。FIG. 2 is a sectional view showing a state where the semiconductor device is mounted on the printed circuit board. Reference numeral 201 denotes a semiconductor device, which includes a semiconductor chip 205 and a circuit (not shown). Reference numeral 202 denotes a solder ball for soldering a pad 203 of the semiconductor device 201 to a pad 203 provided on a printed circuit board 204 described later. Reference numeral 204 denotes a printed circuit board. It is made of an insulating material, and a conductive pattern (not shown) is formed on the substrate with a copper foil or the like. The arrangement of the pads 203 on the printed circuit board 204 is performed corresponding to the solder balls 202 of the semiconductor device 201 to be mounted. In the present embodiment, a conventional technique can be used for the bonding method and the like.
【００１４】本実施形態では、図１（ａ）に示すよう
に、半導体装置１０１の四隅の部分にスペースができる
が、更なる高密度実装を望む場合はこの部分に円弧を描
くように半田ボールを配置することも可能である。In this embodiment, as shown in FIG. 1A, spaces are formed at the four corners of the semiconductor device 101. If further high-density mounting is desired, the solder balls are drawn so as to draw an arc at these portions. Can also be arranged.
【００１５】本発明の第二の実施形態について図３を参
照して以下の通り説明する。図３は本発明の第二の実施
形態の半導体装置を半田ボールを備えた面から見た図で
ある。３０１は半導体装置である。３０２は半導体チッ
プである。３０３は半田ボールである。いずれも第一の
実施形態と同様の機能を果たす。本実施形態において
は、半田ボール３０３の配置が、最外周の略円形の配置
を除いて、 その内側の半田ボールの配置を従来技術と同
様に矩形にしている。A second embodiment of the present invention will be described below with reference to FIG. FIG. 3 is a view of a semiconductor device according to a second embodiment of the present invention as viewed from a surface provided with solder balls. Reference numeral 301 denotes a semiconductor device. Reference numeral 302 denotes a semiconductor chip. 303 is a solder ball. Each performs the same function as the first embodiment. In the present embodiment, the arrangement of the solder balls 303 is rectangular, similar to the prior art, except for the outermost, substantially circular arrangement.
【００１６】本発明の第三の実施形態について図４を参
照して以下の通り説明する。図４は、本発明の第三の実
施形態の半導体装置を半田ボールを備えた面から見た図
である。４０１は半導体装置である。４０２は半導体チ
ップである。本実施形態においては、半導体装置４０１
や、半導体チップ４０２は略長方形となっている。４０
３は半田ボールである。特に言及しない限り、いずれも
第一の実施形態と同様の機能を果たす。本実施形態にお
いては、半導体装置４０１や半導体チップ４０２の形が
略長方形なので、半田ボールの配置を略楕円形としてい
る。これまで述べた実施形態と同様に、半田ボールに対
する応力集中を防ぐことができる。このように、半導体
装置の形状が変わっても、半田ボールを円弧状に配置す
ることで応力集中を防ぐことができる。A third embodiment of the present invention will be described below with reference to FIG. FIG. 4 is a view of a semiconductor device according to a third embodiment of the present invention as viewed from a surface provided with solder balls. Reference numeral 401 denotes a semiconductor device. Reference numeral 402 denotes a semiconductor chip. In the present embodiment, the semiconductor device 401
In addition, the semiconductor chip 402 is substantially rectangular. 40
3 is a solder ball. All perform the same functions as the first embodiment unless otherwise specified. In the present embodiment, since the semiconductor device 401 and the semiconductor chip 402 are substantially rectangular, the arrangement of the solder balls is substantially elliptical. As in the above-described embodiments, stress concentration on the solder balls can be prevented. Thus, even if the shape of the semiconductor device changes, stress concentration can be prevented by arranging the solder balls in an arc shape.
【００１７】本発明の第四の実施形態として、ＢＧＡ型
半導体装置以外の、例えばＰＧＡ型半導体装置などの複
数の実装手段を具備した半導体装置について、図５を参
照して以下の通り説明する。図５（ａ）は本発明の第四
の実施形態の半導体装置をピンを備えた面から見た図で
ある。５０１は半導体装置である。５０２は半導体チッ
プである。５０３は半導体装置の実装手段である、ピン
である。また、図５（ｂ）は図５（ａ）のＢ―Ｂ’線に
沿って、矢印方向から見た断面図である。５０４はピン
である。実装時には配線板上のソケットに差し込まれ
る。５０５はパッドである。５０６は半導体チップであ
る。特に言及しない限り、いずれも第一の実施形態と同
様の機能を果たす。他の実施形態における半田ボールと
同様に、ピン５０３を円弧を描くように配置すること
で、応力集中を防ぐことができる。このように、異なる
実装手段でも、その実装手段を円弧状に配置すること
で、特定の実装手段に応力が集中することを防ぐことが
できる。As a fourth embodiment of the present invention, a semiconductor device having a plurality of mounting means such as a PGA type semiconductor device other than a BGA type semiconductor device will be described below with reference to FIG. FIG. 5A is a view of the semiconductor device according to the fourth embodiment of the present invention as viewed from a surface provided with pins. Reference numeral 501 denotes a semiconductor device. Reference numeral 502 denotes a semiconductor chip. Reference numeral 503 denotes a pin, which is a mounting unit of the semiconductor device. FIG. 5B is a cross-sectional view taken along the line BB ′ of FIG. 504 is a pin. At the time of mounting, it is inserted into the socket on the wiring board. 505 is a pad. 506 is a semiconductor chip. All perform the same functions as the first embodiment unless otherwise specified. As in the case of the solder balls according to the other embodiments, stress concentration can be prevented by arranging the pins 503 in a circular arc. Thus, even if different mounting means are arranged in an arc shape, it is possible to prevent stress from being concentrated on a specific mounting means.
【００１８】[0018]
【発明の効果】以上説明したように、この発明によれ
ば、プリント回路基板への機械的、電気的な接続の信頼
性が高い半導体装置を提供することができる。As described above, according to the present invention, it is possible to provide a semiconductor device having high reliability of mechanical and electrical connection to a printed circuit board.
【図面の簡単な説明】[Brief description of the drawings]
【図１】本発明の第一の実施形態に係わる、半導体チッ
プと、半田ボールを該半導体装置の第一の面に配置した
状態を示す図。FIG. 1 is a view showing a state in which a semiconductor chip and solder balls are arranged on a first surface of a semiconductor device according to a first embodiment of the present invention.
【図２】本発明の第一の実施形態に係わる、半導体装置
をプリント回路基板に実装したときの断面図。FIG. 2 is a cross-sectional view when the semiconductor device according to the first embodiment of the present invention is mounted on a printed circuit board.
【図３】本発明の第二の実施形態に係わる、半導体チッ
プと、半田ボールを該半導体装置の第一の面に、最外周
の分を円弧状に配置した状態を示す図。FIG. 3 is a view showing a state in which a semiconductor chip and solder balls are arranged on a first surface of the semiconductor device in an arc shape at an outermost periphery according to a second embodiment of the present invention;
【図４】本発明の第三の実施形態に係わる、半導体チッ
プと、半田ボールを該半導体装置の第一の面に、略楕円
状に配置した状態を示す図。FIG. 4 is a view showing a state in which a semiconductor chip and solder balls are arranged in a substantially elliptical shape on a first surface of the semiconductor device according to a third embodiment of the present invention.
【図５】本発明の第四の実施形態に係わる、半導体チッ
プと、ピンを該半導体装置の第一の面に配置した状態を
示す図。FIG. 5 is a view showing a state in which a semiconductor chip and pins are arranged on a first surface of the semiconductor device according to a fourth embodiment of the present invention.
【図６】従来のＢＧＡ型半導体装置と、その半田ボール
配置を示す図。FIG. 6 is a diagram showing a conventional BGA type semiconductor device and its solder ball arrangement.
【図７】従来の半導体装置における、応力集中による半
田ボールの破壊を示す断面図。FIG. 7 is a cross-sectional view showing breakage of a solder ball due to stress concentration in a conventional semiconductor device.
１０１…半導体装置、１０２…半導体チップ、１０３…
半田ボール、１０４…半田ボール、１０５…パッド、１
０６…半導体チップ、２０１…半導体装置、２０２…半
田ボール、２０３…パッド、２０４…プリント回路基
板、２０５…半導体チップ、３０１…半導体装置、３０
２…半導体チップ、３０３…半田ボール、４０１…半導
体装置、４０２…半導体チップ、４０３…半田ボール、
５０１…半導体装置、５０２…半導体チップ、５０３…
ピン、５０４…ピン、５０５…パッド、５０６…半導体
チップ、６０１…半導体装置、６０２…半導体チップ、
６０３…半田ボール、６０４…半田ボール、６０５…パ
ッド、６０６…半導体チップ101 semiconductor device, 102 semiconductor chip, 103
Solder ball, 104: solder ball, 105: pad, 1
06: semiconductor chip, 201: semiconductor device, 202: solder ball, 203: pad, 204: printed circuit board, 205: semiconductor chip, 301: semiconductor device, 30
2 semiconductor chip, 303 solder ball, 401 semiconductor device, 402 semiconductor chip, 403 solder ball,
501: semiconductor device, 502: semiconductor chip, 503 ...
Pin, 504: Pin, 505: Pad, 506: Semiconductor chip, 601: Semiconductor device, 602: Semiconductor chip,
603: solder ball, 604: solder ball, 605: pad, 606: semiconductor chip
Claims (7)
た半導体装置において、 前記複数個の電極に対応した、基板に実装するための複
数個の実装手段を具備し、この実装手段は半導体装置上
に円弧状に配置されていることを特徴とする半導体装
置。1. A semiconductor device comprising a semiconductor chip and a plurality of electrodes, comprising: a plurality of mounting means corresponding to the plurality of electrodes for mounting on a substrate, wherein the mounting means is a semiconductor device. A semiconductor device characterized by being arranged in an arc shape on the top.
うになされることを特徴とする請求項１記載の半導体装
置。2. The semiconductor device according to claim 1, wherein the mounting means is arranged in a substantially circular shape.
ようになされることを特徴とする請求項１記載の半導体
装置。3. The semiconductor device according to claim 1, wherein said mounting means is arranged so as to draw a substantially elliptical shape.
周の配置が円弧状になされることを特徴とする請求項１
記載の半導体装置。4. The arrangement of said mounting means, wherein at least the outermost arrangement is in an arc shape.
13. The semiconductor device according to claim 1.
段は、円弧上の配置が等間隔になされていることを特徴
とする請求項１記載の半導体装置。5. The semiconductor device according to claim 1, wherein the plurality of mounting means arranged in an arc shape are arranged at equal intervals on an arc.
特徴とする請求項１記載の半導体装置。6. The semiconductor device according to claim 1, wherein said mounting means is a solder ball.
する請求項１記載の半導体装置。7. The semiconductor device according to claim 1, wherein said mounting means is a pin.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10111695A JPH11307564A (en) | 1998-04-22 | 1998-04-22 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10111695A JPH11307564A (en) | 1998-04-22 | 1998-04-22 | Semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11307564A true JPH11307564A (en) | 1999-11-05 |
Family
ID=14567831
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10111695A Pending JPH11307564A (en) | 1998-04-22 | 1998-04-22 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11307564A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010165923A (en) * | 2009-01-16 | 2010-07-29 | Renesas Electronics Corp | Semiconductor device, and method of manufacturing the same |
| US7944049B2 (en) | 2008-03-04 | 2011-05-17 | Elpida Memory, Inc. | Semiconductor device and manufacturing method thereof |
-
1998
- 1998-04-22 JP JP10111695A patent/JPH11307564A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7944049B2 (en) | 2008-03-04 | 2011-05-17 | Elpida Memory, Inc. | Semiconductor device and manufacturing method thereof |
| JP2010165923A (en) * | 2009-01-16 | 2010-07-29 | Renesas Electronics Corp | Semiconductor device, and method of manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5773884A (en) | Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto | |
| KR0141067B1 (en) | Electronic package with a thermally conductive support member having a thin circuitized substrate | |
| JP2814966B2 (en) | Semiconductor device | |
| KR100719384B1 (en) | Low profile interconnect structure and interconnecting method | |
| JP2000165007A (en) | Printed circuit board, electronic component and its mounting method | |
| US20050062151A1 (en) | Semiconductor integrated circuit and electronic apparatus having the same | |
| US5107329A (en) | Pin-grid array semiconductor device | |
| JPH10313089A (en) | Electronic parts and mounting structure therefor | |
| US6830462B1 (en) | Electrical connector housing | |
| US6434817B1 (en) | Method for joining an integrated circuit | |
| KR0146063B1 (en) | Semiconductor package and the manufacture method | |
| US5946195A (en) | Semiconductor device, method of making the same and mounting the same, circuit board and flexible substrate | |
| JPH11307564A (en) | Semiconductor device | |
| JPH11220055A (en) | Bga-type semiconductor device, and stiffener used for the device | |
| JP3394479B2 (en) | Semiconductor device | |
| US20040080034A1 (en) | Area array semiconductor device and electronic circuit board utilizing the same | |
| JPH08148526A (en) | Semiconductor device | |
| JP2004172260A (en) | Wiring board | |
| JPH08191128A (en) | Electronic device | |
| JPH07297236A (en) | Film and structure for mounting semiconductor element thereon | |
| JPH1092965A (en) | Surface mount semiconductor package | |
| JP2001223325A (en) | Semiconductor device | |
| KR200331875Y1 (en) | Semiconductor Ball Grid Array Package | |
| CN105075410A (en) | Printed wiring board and semiconductor device provided with same | |
| JPS62244156A (en) | Surface mounting package |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050414 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050606 |
|
| A072 | Dismissal of procedure |
Free format text: JAPANESE INTERMEDIATE CODE: A072 Effective date: 20050816 |