JPH11220055A - BGA type semiconductor device and stiffener used in the device - Google Patents
BGA type semiconductor device and stiffener used in the deviceInfo
- Publication number
- JPH11220055A JPH11220055A JP10019199A JP1919998A JPH11220055A JP H11220055 A JPH11220055 A JP H11220055A JP 10019199 A JP10019199 A JP 10019199A JP 1919998 A JP1919998 A JP 1919998A JP H11220055 A JPH11220055 A JP H11220055A
- Authority
- JP
- Japan
- Prior art keywords
- stiffener
- wiring board
- semiconductor device
- solder ball
- type semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
- H10W70/68—Shapes or dispositions thereof
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07541—Controlling the environment, e.g. atmosphere composition or temperature
- H10W72/07551—Controlling the environment, e.g. atmosphere composition or temperature characterised by changes in properties of the bond wires during the connecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/551—Materials of bond wires
- H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
- H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】基板実装時及び実使用時に半田ボールにかかる
応力を小さくし、半田ボールと実装基板との間、または
半田ボールとBGAパッケージ本体との間に剥がれが生
じないBGA型半導体装置を提供することにある。
【解決手段】TABテープ5上にスティフナー1を配設
したパッケージの下面に半田ボール6を格子状に配列
し、該半田ボール6を使用して基板実装を行なうBGA
型半導体装置において、スティフナー1のTABテープ
5側の面に関し、その少なくとも半田ボール6の直上に
位置するスティフナー部分を除去してディンプル2又は
貫通孔3を形成し、これによって半田ボール6とスティ
フナー1との間に弾性を持たせる。
(57) Abstract: A BGA that reduces stress applied to solder balls at the time of board mounting and actual use, and does not peel off between the solder balls and the mounting board or between the solder balls and the BGA package body. To provide a semiconductor device. A BGA in which solder balls (6) are arranged in a lattice pattern on the lower surface of a package having a stiffener (1) disposed on a TAB tape (5), and a board is mounted using the solder balls (6).
In the die-shaped semiconductor device, at least a portion of the stiffener 1 on the side of the TAB tape 5 which is located immediately above the solder ball 6 is removed to form a dimple 2 or a through hole 3, thereby forming the solder ball 6 and the stiffener 1. Give elasticity between them.
Description
【0001】[0001]
【発明の属する技術分野】本発明は、半田ボールにより
基板実装を行なうBGA(Ball Grid Array )型半導体
装置及び該装置に用いるスティフナーに関するものであ
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a BGA (Ball Grid Array) type semiconductor device which is mounted on a substrate using solder balls, and to a stiffener used in the device.
【0002】[0002]
【従来の技術】近年、電子機器の小型化、高機能化が進
展し、これを支えるためLSIの高機能化に伴うパッケ
ージの高密度化、多ピン化が進んでいる。これに対応し
て、実装基板とパッケージとの接続リードとしてボール
バンプを用いるべく、パッケージ裏面に格子状に半田ボ
ールを配置したBGA型半導体装置の実用化が盛んに進
められている。2. Description of the Related Art In recent years, electronic devices have been reduced in size and improved in function, and in order to support these, the density of packages and the number of pins have been increased in accordance with the enhancement of functions of LSIs. In response, BGA-type semiconductor devices in which solder balls are arranged in a lattice pattern on the back surface of a package have been actively developed in order to use ball bumps as connection leads between a mounting substrate and a package.
【0003】このBGA型半導体装置の特徴は、パッケ
ージの平面全面で基板との電気的接続が可能となるた
め、QFP(Quad Flat Package )等パッケージの各辺
で接続するものと比較して、リード間ピッチを狭くする
ことなく多ピン化を図ることができる点である。また、
この利点を生かしパッケ−ジの小型化が可能となること
である。[0003] The feature of this BGA type semiconductor device is that electrical connection with the substrate can be made over the entire surface of the package. The point is that it is possible to increase the number of pins without narrowing the inter-pitch. Also,
Taking advantage of this advantage, the size of the package can be reduced.
【0004】一方、このBGA型半導体装置では、半導
体チップの高集積化に伴って半導体チップの発熱量が増
えてきていることから、放熱性のよい構造であることが
要求される。また、BGA型半導体装置の特徴は、パッ
ケージの平面全体に半田ボールを付けたことにより、こ
れを電気的外部接続端子として、比較的広いピッチのま
ま多ピン化が可能となることにあるが、従来技術では、
半導体チップの電極と半田ボールとを接続するために、
ガラスエポキシ樹脂またはポリイミド樹脂等を基材とし
た多層配線基板を用いなければならい。この多層配線基
板として、ポリイミド樹脂等、剛性の弱い材料を基材と
したフレキシブル配線基板を用いる場合には、パッケー
ジの組立及び実装でパッケージにおける半田ボール面で
の平坦性が問題となる。そこで、パッケージの半田ボー
ル面での平坦性を確保するため及び放熱性を良くするた
めに、パッケージ本体の頂面にスティフナーを貼るのが
普通である。On the other hand, this BGA type semiconductor device is required to have a structure with good heat dissipation since the heat generation of the semiconductor chip is increasing with the increase in the degree of integration of the semiconductor chip. Also, the feature of the BGA type semiconductor device is that, by attaching solder balls to the entire surface of the package, it becomes possible to increase the number of pins while maintaining a relatively wide pitch by using these as electric external connection terminals. In the prior art,
To connect the electrodes of the semiconductor chip and the solder balls,
A multilayer wiring board based on glass epoxy resin or polyimide resin must be used. When a flexible wiring board made of a material having low rigidity such as a polyimide resin is used as the multilayer wiring board, flatness on the solder ball surface of the package becomes a problem in assembling and mounting the package. Therefore, a stiffener is usually attached to the top surface of the package body in order to ensure flatness on the solder ball surface of the package and to improve heat dissipation.
【0005】スティフナーを設けた従来のBGA型半導
体装置の構造を図3に示す。図中、(a)はそのBGA
型半導体装置の上面図、そして(b)は断面図である。FIG. 3 shows the structure of a conventional BGA type semiconductor device provided with a stiffener. In the figure, (a) shows the BGA
FIG. 2 is a top view of the semiconductor device, and FIG.
【0006】所定の高い熱伝導率の金属板から成るステ
ィフナー1の下面中央部に段差をもって半導体チップ搭
載用の凹部が形成され、該凹部の底面中央部にAgペー
スト10を介して半導体チップ7が直接固定されてい
る。また、この凹部周囲において、スティフナー1の下
面には、絶縁性及び高熱伝導性の接着剤4を介してフレ
キシブル配線基板であるTAB(Tape Automated Bondi
ng)テープ5が固着されている。A recess for mounting a semiconductor chip is formed at the center of the lower surface of the stiffener 1 made of a metal plate having a predetermined high thermal conductivity with a step, and the semiconductor chip 7 is placed at the center of the bottom of the recess via an Ag paste 10. Directly fixed. Around the concave portion, a TAB (Tape Automated Bonded), which is a flexible wiring board, is provided on the lower surface of the stiffener 1 with an adhesive 4 having an insulating property and a high thermal conductivity.
ng) The tape 5 is fixed.
【0007】TABテープ5には図示してない複数のス
ルーホールが設けられ、その両面及びスルーホール内に
銅箔などの配線パターンが形成され、このスルーホール
を覆うように半田ボール6が設けられている。半導体チ
ップ7上の端子とTABテープ5上の回路パターン(端
子)とは、Auワイヤ8でボンディングされ、また、半
導体チップ7を含むスティフナー1の凹部は、封止樹脂
9で覆われている。A plurality of through holes (not shown) are provided in the TAB tape 5, wiring patterns such as copper foil are formed on both sides and in the through holes, and solder balls 6 are provided so as to cover the through holes. ing. The terminals on the semiconductor chip 7 and the circuit patterns (terminals) on the TAB tape 5 are bonded with Au wires 8, and the recess of the stiffener 1 including the semiconductor chip 7 is covered with a sealing resin 9.
【0008】上記のように構成された半導体装置では、
半導体チップ7が発生する熱はスティフナー1に伝わ
り、ここから放熱される。また、外部接続用バンプとし
てTABテープ5に設けた半田ボール6により実装基板
との電気的接続がなされる。In the semiconductor device configured as described above,
The heat generated by the semiconductor chip 7 is transmitted to the stiffener 1 and is radiated therefrom. Electrical connection with the mounting board is made by solder balls 6 provided on the TAB tape 5 as external connection bumps.
【0009】[0009]
【発明が解決しようとする課題】ところで、上記スティ
フナーには、通常、パッケージの平坦性(剛性)の確保
及び放熱性の確保を目的として、銅またはステンレスな
どの熱伝導率の高い金属板が用いられる。By the way, as the stiffener, a metal plate having high thermal conductivity such as copper or stainless steel is usually used for the purpose of securing flatness (rigidity) of the package and heat radiation. Can be
【0010】しかしながら、これら銅またはステンレス
などの金属板は、実装基板との熱膨張が合わず、かつ半
田ボールの部分はQFP等リードフレームを使用したパ
ッケージのリードに比べてバネ性(弾性)が小さい。こ
のため、基板実装時及び実使用時には、スティフナーと
実装基板の熱膨張の差によって半田ボールに相当な応力
がかかることになり、半田ボールと実装基板との間、ま
たは半田ボールとBGAパッケージ本体との間で、剥が
れが生じる可能性があり問題である。However, these metal plates made of copper or stainless steel do not match the thermal expansion of the mounting board, and the solder ball portions have a resiliency (elasticity) as compared with the leads of a package using a lead frame such as a QFP. small. For this reason, at the time of board mounting and actual use, a considerable stress is applied to the solder ball due to a difference in thermal expansion between the stiffener and the mounting board, and between the solder ball and the mounting board or between the solder ball and the BGA package body. Is a problem because peeling may occur between the two.
【0011】そこで、本発明の目的は、上記課題を解決
し、基板実装時及び実使用時に半田ボールにかかる応力
を小さくし、半田ボールと実装基板との間、または半田
ボールとBGAパッケージ本体との間に剥がれが生じな
いBGA型半導体装置の構造及び該装置に用いるスティ
フナーを提供することにある。Therefore, an object of the present invention is to solve the above-mentioned problems, to reduce the stress applied to the solder balls at the time of board mounting and actual use, and to reduce the stress between the solder balls and the mounting board or between the solder balls and the BGA package body. It is an object of the present invention to provide a structure of a BGA type semiconductor device which does not cause separation between the semiconductor devices and a stiffener used for the device.
【0012】[0012]
【課題を解決するための手段】本発明の要旨は、半田ボ
ールの直上に位置するスティフナー部分を除去すること
にあり、これによって半田ボールとBGAパッケージ本
体との間に弾性を持たせ、BGAパッケージ本体と実装
基板の間の熱膨張差による応力の緩和を図るものであ
る。SUMMARY OF THE INVENTION The gist of the present invention is to remove a stiffener portion located immediately above a solder ball, whereby elasticity is provided between the solder ball and the BGA package body, and a BGA package is provided. The purpose is to alleviate the stress due to the difference in thermal expansion between the main body and the mounting board.
【0013】具体的に説明すると、上記目的を達成する
ため、請求項1のBGA型半導体装置は、配線基板上に
スティフナーを配設したパッケージの下面に、外部接続
端子となる半田ボールを格子状に配列し、該半田ボール
を使用して基板実装を行なうBGA型半導体装置におい
て、前記スティフナーの配線基板側の面に関し、その少
なくとも半田ボールの直上に位置するスティフナー部分
を除去して空間部を形成し、これによって半田ボールと
スティフナーとの間に弾性を持たせたものである。More specifically, in order to achieve the above object, in the BGA type semiconductor device according to the first aspect, a solder ball serving as an external connection terminal is formed on a lower surface of a package having a stiffener disposed on a wiring board in a lattice shape. In a BGA type semiconductor device in which the stiffener is mounted on a substrate using the solder balls, a space is formed by removing at least a stiffener portion of the surface of the stiffener immediately above the solder balls. Thus, elasticity is provided between the solder ball and the stiffener.
【0014】また、請求項2のBGA型半導体装置は、
前記空間部が、前記スティフナーの配線基板側の面に開
口部を有し半田ボールの配列ピッチと同一の配列ピッチ
で設けられたディンプルから成るものである。Further, the BGA type semiconductor device of claim 2 is
The space portion is formed of dimples having openings on the surface of the stiffener on the wiring board side and provided at the same pitch as the pitch of the solder balls.
【0015】請求項3のBGA型半導体装置は、前記空
間部が、前記スティフナーの配線基板側の面から他面に
貫通する貫通孔から成り、該貫通孔が半田ボールと同一
の配列ピッチで網目状に設けられた構成としたものであ
る。According to a third aspect of the present invention, in the BGA type semiconductor device, the space portion is formed of a through hole penetrating from the surface of the stiffener on the wiring board side to the other surface, and the through hole is meshed at the same arrangement pitch as the solder balls. This is a configuration provided in a shape.
【0016】請求項4のBGA型半導体装置は、前記ス
ティフナーが、その前記配線基板側の面に、半導体チッ
プ搭載用の凹部を有し、その凹部の周囲における前記配
線基板側の面に前記空間部が配設されている構成のもの
である。According to a fourth aspect of the present invention, in the BGA type semiconductor device, the stiffener has a concave portion for mounting a semiconductor chip on a surface on the wiring substrate side, and the space around the concave portion on the wiring substrate side around the concave portion. This is a configuration in which the units are arranged.
【0017】上記BGA型半導体装置において、スティ
フナーは、半導体チップ回避用の穴の開いたスティフナ
ーであっても良いし、半導体チップ回避用の穴の開いて
いないスティフナーであっても良い。後者には、スティ
フナーの配線基板側の面に半導体チップ搭載用の凹部を
有し、その凹部の周囲における前記配線基板側の面に前
記ディンプル又は貫通孔が配設された形態が含まれる。In the BGA type semiconductor device, the stiffener may be a stiffener having a hole for avoiding a semiconductor chip or a stiffener having no hole for avoiding a semiconductor chip. The latter includes an embodiment in which a concave portion for mounting a semiconductor chip is provided on the surface of the stiffener on the wiring substrate side, and the dimple or the through hole is provided on the surface on the wiring substrate side around the concave portion.
【0018】次に、請求項5に記載のスティフナーは、
配線基板上に配設されるスティフナーであって、配線基
板下面に格子状に配列された半田ボールにより基板実装
を行うBGA型半導体装置用のスティフナーにおいて、
スティフナーの前記配線基板側の面に、その配線基板を
挟んで前記半田ボールと1対1で対向するように前記半
田ボール側に開口部を持つディンプルを設けたものであ
る。Next, the stiffener according to claim 5 is
A stiffener for a BGA type semiconductor device, wherein the stiffener is disposed on a wiring board and is mounted on the lower surface of the wiring board by solder balls arranged in a grid pattern on the lower surface of the wiring board.
A dimple having an opening on the solder ball side is provided on a surface of the stiffener on the wiring board side so as to face the solder ball on a one-to-one basis with the wiring board interposed therebetween.
【0019】また、請求項6に記載のスティフナーは、
前記ディンプルの代わりに、スティフナーを貫通する貫
通孔を設けたものである。Further, the stiffener according to claim 6 is:
In place of the dimple, a through-hole penetrating the stiffener is provided.
【0020】更に、請求項7に記載のスティフナーは、
その前記配線基板側の面に、半導体チップ搭載用の凹部
を有し、その凹部の周囲における前記配線基板側の面に
前記ディンプル又は貫通孔が配設されている構成とした
ものである。Further, the stiffener according to claim 7 is:
The surface on the wiring board side has a concave portion for mounting a semiconductor chip, and the dimple or the through hole is provided on the surface on the wiring substrate side around the concave portion.
【0021】このスティフナーも、半導体チップ回避用
の穴の開いたスティフナーであってもよいし、又は、半
導体チップ回避用の穴の開いていないスティフナーであ
ってもよい。後者には、スティフナーの配線基板側の面
に半導体チップ搭載用の凹部を有し、その凹部の周囲に
おける前記配線基板側の面に前記ディンプル又は貫通孔
が配設された形態が含まれる。The stiffener may be a stiffener having a hole for avoiding a semiconductor chip or a stiffener having no hole for avoiding a semiconductor chip. The latter includes an embodiment in which a concave portion for mounting a semiconductor chip is provided on the surface of the stiffener on the wiring substrate side, and the dimple or the through hole is provided on the surface on the wiring substrate side around the concave portion.
【0022】本発明のBGA型半導体装置及び該装置に
用いるスティフナーは、その半田ボールの接合部位と対
向する部分つまり半田ボールの直上に位置するスティフ
ナー部分を除去して、ディンプル、貫通孔といった空間
部を形成し、これによって半田ボールとスティフナーと
の間に弾性を持たせ、半田ボールを半固定化した構成で
あるので、半田ボールは空間部側に変位して半田ボール
にかかる応力を逃がすことができる。従って、基板実装
時及び実使用時においてスティフナーと実装基板の熱膨
張の差によって発生する半田ボールへの応力が緩和さ
れ、先の従来技術で問題となっていた半田ボールと実装
基板の間または半田ボールとBGAパッケージ本体との
間での剥がれが防止され、実装(接合)の高い信頼性を
確保することが可能となる。The BGA type semiconductor device of the present invention and the stiffener used in the device have a space portion such as a dimple or a through hole by removing a portion opposed to a joint portion of the solder ball, that is, a stiffener portion located immediately above the solder ball. Is formed, thereby providing elasticity between the solder ball and the stiffener, so that the solder ball is semi-fixed, so that the solder ball can be displaced to the space side to release the stress applied to the solder ball. it can. Therefore, the stress applied to the solder ball caused by the difference in thermal expansion between the stiffener and the mounting board during the mounting of the board and during actual use is reduced, and the problem between the solder ball and the mounting board or the Peeling between the ball and the BGA package body is prevented, and high reliability of mounting (joining) can be ensured.
【0023】[0023]
【発明の実施の形態】以下、本発明を図示の実施形態に
基づいて説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described below based on the illustrated embodiment.
【0024】図1は本発明の一実施形態に係るBGA型
半導体装置の上面及び断面を示したものである。FIG. 1 shows a top view and a cross section of a BGA type semiconductor device according to an embodiment of the present invention.
【0025】同図において、半導体装置は所定の高い熱
伝導率の材質から成るスティフナー1を有する。スティ
フナー1には、その片側の面つまり下面の中央部に、半
導体チップ7を搭載するための凹部が設けられ、更にこ
の半導体チップ搭載用の凹部の周囲におけるスティフナ
ー下面には、半田ボール6の接合部位に対向する位置
に、従ってその面の拡がり方向に見た半田ボール6の配
置位置に相当する位置に、空間部としてのディンプル
(窪み)2が形成されている。このディンプル2は、そ
れぞれスティフナー1の配線基板側となる面に開口部を
有する半円球状断面に形成され、半田ボール6の配列ピ
ッチと同一の配列ピッチで設けられている。In FIG. 1, the semiconductor device has a stiffener 1 made of a material having a predetermined high thermal conductivity. The stiffener 1 is provided with a concave portion for mounting the semiconductor chip 7 on one surface thereof, that is, in the center of the lower surface. Further, the lower surface of the stiffener around the concave portion for mounting the semiconductor chip is joined with a solder ball 6. Dimples (hollows) 2 as spaces are formed at positions opposed to the parts, that is, at positions corresponding to the arrangement positions of the solder balls 6 as viewed in the direction in which the surface spreads. The dimples 2 are each formed in a semi-spherical cross section having an opening on the surface of the stiffener 1 on the wiring board side, and are provided at the same pitch as the pitch of the solder balls 6.
【0026】スティフナー1の材質には、パッケージの
平坦性を確保するための剛性と良好な熱伝導性とを考慮
し、銅を用いた。しかし、スティフナー1は所定の高い
熱伝導率を有する材質のものであれば良く、例えば、ス
ティフナー1はアルミニウム等の高熱伝導性金属で構成
することができる。金属以外にも、アルミナ、AlN、
SiC、SiWなどのセラミックを用いてスティフナー
1を構成してもよい。Copper is used as the material of the stiffener 1 in consideration of rigidity for ensuring the flatness of the package and good thermal conductivity. However, the stiffener 1 only needs to be made of a material having a predetermined high thermal conductivity. For example, the stiffener 1 can be made of a highly heat conductive metal such as aluminum. Besides metal, alumina, AlN,
The stiffener 1 may be formed using ceramics such as SiC and SiW.
【0027】ディンプル2の大きさは半田ボール6の直
径よりも若干大きいものとし、深さは半田ボール6の半
径と同一とした。これは、スティフナー1の配線基板側
の面に関し、その少なくとも半田ボール6の直上に位置
するスティフナー部分を除去して空間部を形成し、これ
によって半田ボール6とスティフナー1との間に弾性を
持たせ半固定化した構成とするためであり、半田ボール
6とスティフナー1との間に弾性を持たせることができ
るならば、半田ボールの直径以下の大きさにすることも
できる。The size of the dimple 2 was slightly larger than the diameter of the solder ball 6, and the depth was the same as the radius of the solder ball 6. This means that at least the stiffener portion of the surface of the stiffener 1 on the wiring board side which is located immediately above the solder ball 6 is removed to form a space, thereby providing elasticity between the solder ball 6 and the stiffener 1. This is for the purpose of providing a semi-fixed structure, and if the elasticity can be provided between the solder ball 6 and the stiffener 1, the size may be smaller than the diameter of the solder ball.
【0028】上記の如く構成されたスティフナー1に
は、フレキシブル配線基板であるTABテープ5が、絶
縁性及び高熱伝導性の接着剤4によって接着されてい
る。ディンプル2の中にはシリコン樹脂等の高弾性樹脂
2aが充填されている。TABテープ5には図示してな
い複数のスルーホールが設けられ、その両面及びスルー
ホール内に銅箔などの配線パターンが形成され、このス
ルーホールを覆うように半田ボール6が設けられてい
る。A TAB tape 5 as a flexible wiring board is adhered to the stiffener 1 configured as described above with an adhesive 4 having an insulating property and a high thermal conductivity. The dimple 2 is filled with a highly elastic resin 2a such as a silicone resin. The TAB tape 5 is provided with a plurality of through holes (not shown), wiring patterns such as copper foil are formed on both sides and in the through holes, and solder balls 6 are provided so as to cover the through holes.
【0029】スティフナー1の下面中央部に段差をもっ
て形成された凹部の底面中央部には、lCチップ等の半
導体チップ7が直接固定されている。半導体チップ7は
Agペースト10等でスティフナー1に接合されてお
り、半導体チップ7上の端子とTABテープ5上の図示
してない配線パターン(端子)とは、Auワイヤ8によ
ってボンディングされ、電気的に接続されている。A semiconductor chip 7 such as an IC chip is directly fixed to the center of the bottom surface of the recess formed at the center of the lower surface of the stiffener 1 with a step. The semiconductor chip 7 is bonded to the stiffener 1 with an Ag paste 10 or the like. The terminals on the semiconductor chip 7 and the wiring patterns (terminals) (not shown) on the TAB tape 5 are bonded by Au wires 8 to electrically connect the terminals. It is connected to the.
【0030】また、半導体チップ7を含むスティフナー
1の凹部において、半導体チップ7の回路面側、並び
に、半導体チップ7とTABテープ5との空隙部分は、
封止樹脂9によって覆われて保護されている。In the recess of the stiffener 1 including the semiconductor chip 7, the circuit surface side of the semiconductor chip 7 and the gap between the semiconductor chip 7 and the TAB tape 5 are:
It is covered and protected by the sealing resin 9.
【0031】上記構成の半導体装置は、半田ボール面を
実装面として、図示してない実装基板に接合され実装さ
れる。その際、スティフナー1を備えているため所望の
剛性を有し、半田ボール面側の平坦性が確保される。こ
のため、図3で説明した従来技術の如くスティフナー1
の下面側が平坦のままである場合、つまり半導体ボール
6の接合配置位置に対応するスティフナー部分が平坦の
ままでありディンプル2のような空間部がない場合に
は、スティフナー1と実装基板との熱膨張の差によっ
て、半田ボール6に相当な応力がかかると予想される。The semiconductor device having the above structure is mounted on a mounting board (not shown) by using the solder ball surface as a mounting surface. At this time, since the stiffener 1 is provided, the stiffener has a desired rigidity and flatness on the solder ball surface side is ensured. For this reason, as in the prior art described with reference to FIG.
If the lower surface of the stiffener 1 remains flat, that is, if the stiffener portion corresponding to the bonding position of the semiconductor ball 6 remains flat and there is no space like the dimple 2, the heat between the stiffener 1 and the mounting substrate It is expected that a considerable stress will be applied to the solder ball 6 due to the difference in expansion.
【0032】しかし、この実施形態では、スティフナー
1の下面において半田ボールの接合部位に対向する位置
にディンプル2を設けたので、半田ボール6は、ディン
プル2の空間、正確には高弾性樹脂2a内に変位して、
半田ボール6にかかる応力を逃がすことができる。この
意味で、半田ボール6とスティフナー1との間には弾性
が与えられ、半田ボール6は半固定化されている。従っ
て、この実施形態によれば、基板実装時及び実使用時に
おいてスティフナーと実装基板の熱膨張の差によって発
生する半田ボール6への応力が緩和され、先の従来技術
で問題となっていた半田ボール6と実装基板との間にお
いて、または半田ボール6とBGAパッケージ本体との
間において、剥がれの発生を防止し、高い実装(接合)
の信頼性を確保することができる。However, in this embodiment, since the dimple 2 is provided on the lower surface of the stiffener 1 at a position facing the joint portion of the solder ball, the solder ball 6 is formed in the space of the dimple 2, more precisely, in the high elastic resin 2 a. Displaced to
The stress applied to the solder ball 6 can be released. In this sense, elasticity is provided between the solder ball 6 and the stiffener 1, and the solder ball 6 is semi-fixed. Therefore, according to this embodiment, the stress on the solder balls 6 generated due to the difference in thermal expansion between the stiffener and the mounting board during the mounting of the board and the actual use is reduced, and the soldering which has been a problem in the prior art is reduced. Prevention of peeling between the ball 6 and the mounting board or between the solder ball 6 and the BGA package body, and high mounting (joining)
Reliability can be ensured.
【0033】図2は、本発明の他の実施形態に係る半導
体装置の上面及び断面を示したものである。FIG. 2 shows a top view and a cross section of a semiconductor device according to another embodiment of the present invention.
【0034】この実施形態は、図1のディンプル2を貫
通孔3に代えたものである。即ち、スティフナー1の下
面にディンプル2を設ける代わりに、各半田ボール6の
接合部位に対向する位置に、ティフナー1を上下方向に
貫く貫通孔3を設けたものである。この貫通孔3の配列
ピッチは半田ボール6の配列ピッチと同じである。In this embodiment, the dimple 2 in FIG. That is, instead of providing the dimples 2 on the lower surface of the stiffener 1, a through-hole 3 is provided at a position facing the joint portion of each solder ball 6 so as to penetrate the stiffener 1 vertically. The arrangement pitch of the through holes 3 is the same as the arrangement pitch of the solder balls 6.
【0035】従って、この実施形態のスティフナー1に
おいては、その下面の半導体チップ搭載用の凹部の周辺
には、半田ボールの接合部位に対向する貫通孔3が、半
田ボール6と同じ配列ピッチで網目状に配列されてい
る。その他の構成は図1の実施形態と同じである。Therefore, in the stiffener 1 of this embodiment, the through holes 3 facing the joint portion of the solder ball are formed around the concave portion for mounting the semiconductor chip on the lower surface of the stiffener 1 at the same arrangement pitch as the solder ball 6. It is arranged in a shape. Other configurations are the same as the embodiment of FIG.
【0036】この実施形態の場合、貫通孔3は断面が長
方形をした同一断面形状のものから成り、図2(a)の
上面図から見て、それらの長方形が規則正しい網目状
(メッシュ形状)に配列されている。しかし、貫通孔3
の断面形状や配置の仕方には制約がなく、半田ボール6
の配置や大きさに対応して設ければ足りる。なお、これ
らの貫通孔3の大きさは半田ボール6の直径よりも若干
大きめに定めるのが好ましい。In the case of this embodiment, the through-holes 3 have the same cross-sectional shape with a rectangular cross-section, and when viewed from the top view of FIG. 2A, the rectangles have a regular mesh shape (mesh shape). Are arranged. However, through hole 3
There is no restriction on the cross-sectional shape and arrangement of the solder balls.
It suffices if it is provided in accordance with the arrangement and size of. It is preferable that the size of these through holes 3 is slightly larger than the diameter of the solder ball 6.
【0037】図2の実施形態も図1の実施形態の場合と
同様に、半田ボール6の直上に当たるスティフナー1部
分には剛体部分が存在せず、半田ボール6が応力に応じ
て変位し得るようにするための空間部が貫通孔3により
形成されている。このため、基板実装時及び実使用時の
スティフナー1と実装基板の熱膨張の差によって発生す
る半田ボールへの応力の緩和が可能である。In the embodiment of FIG. 2, as in the case of the embodiment of FIG. 1, there is no rigid portion in the stiffener 1 portion directly above the solder ball 6, so that the solder ball 6 can be displaced in response to stress. Is formed by the through-hole 3. For this reason, it is possible to reduce the stress on the solder balls generated due to the difference in thermal expansion between the stiffener 1 and the mounting board when the board is mounted and actually used.
【0038】上記実施形態では、半導体チップ回避用の
穴の開いていないスティフナーを例にして説明したが、
スティフナーは半導体チップ回避用の穴の開いたスティ
フナーであってもよい。In the above embodiment, the stiffener having no hole for avoiding the semiconductor chip has been described as an example.
The stiffener may be a stiffener having a hole for avoiding a semiconductor chip.
【0039】[0039]
【発明の効果】以上説明したように本発明によれば、次
のような優れた効果が得られる。As described above, according to the present invention, the following excellent effects can be obtained.
【0040】(1)請求項1、2、3又は4に記載のB
GA型半導体装置によれば、スティフナーの配線基板側
の面に関し、その少なくとも半田ボールの直上に位置す
るスティフナー部分を除去して、そこにディンプル又は
貫通孔といった空間部を形成し、これによって半田ボー
ルとスティフナーとの間に弾性を持たせ、半田ボールを
半固定化した構成としたので、基板実装時及び実使用時
においてスティフナーと実装基板の熱膨張の差によって
発生する半田ボールへの応力を緩和し、従来技術で問題
となっていた半田ボールと実装基板の間または半田ボー
ルとBGAパッケージ本体の間での剥がれの発生を防止
し、高い実装の信頼性を確保することができる。(1) B according to claim 1, 2, 3 or 4
According to the GA type semiconductor device, at least the stiffener portion of the stiffener on the wiring board side which is located immediately above the solder ball is removed, and a space such as a dimple or a through hole is formed there. The elasticity between the stiffener and the stiffener allows the solder ball to be semi-fixed, so the stress on the solder ball caused by the difference in thermal expansion between the stiffener and the mounting board during board mounting and actual use is reduced. However, peeling between the solder ball and the mounting board or between the solder ball and the BGA package body, which has been a problem in the prior art, can be prevented, and high mounting reliability can be ensured.
【0041】(2)請求項5、6、7に記載のスティフ
ナーによれば、その配線基板側の面に、その配線基板を
挟んで前記半田ボールと1対1で対向するように半田ボ
ール側に開口部を持つディンプル又は貫通孔を有するた
め、配線基板上に配設してBGA型半導体装置を構成し
基板実装を行った場合、スティフナーと実装基板との熱
膨張の差によって、パッケージの下面に格子状に配列さ
れた半田ボールに応力が発生したときにも、半田ボール
の直上に当たるスティフナー部分には、剛体部分が存在
しないため、半田ボールにかかる応力を緩和することが
できる。またパッケージの下面の剛性は、スティフナー
自体により所望の強さに保持されるので、パッケージの
剛性を弱めることもない。(2) According to the stiffener according to the fifth, sixth, and seventh aspects, the solder ball is provided on the surface on the wiring board side so as to face the solder ball on a one-to-one basis with the wiring board interposed therebetween. When a BGA type semiconductor device is mounted on a wiring board and mounted on a substrate, the difference in the thermal expansion between the stiffener and the mounting substrate causes the lower surface of the package to be provided. Even when stress is generated in the solder balls arranged in a lattice pattern, the stiffener portion directly above the solder ball does not have a rigid portion, so that the stress applied to the solder ball can be reduced. The rigidity of the lower surface of the package is maintained at a desired level by the stiffener itself, so that the rigidity of the package is not reduced.
【図1】本発明の一実施態様に係るBGA型半導体装置
の構造を示した図であり、(a)はその上面図そして
(b)は断面図である。FIG. 1 is a diagram showing a structure of a BGA type semiconductor device according to an embodiment of the present invention, wherein FIG. 1 (a) is a top view and FIG. 1 (b) is a cross-sectional view.
【図2】本発明の他の実施態様に係るBGA型半導体装
置の構造を示した図であり、(a)はその上面図そして
(b)は断面図である。2A and 2B are diagrams showing a structure of a BGA type semiconductor device according to another embodiment of the present invention, wherein FIG. 2A is a top view and FIG. 2B is a cross-sectional view.
【図3】従来技術によるBGA型半導体装置の構造を示
した図であり、(a)はその上面図そして(b)は断面
図である。3A and 3B are diagrams showing the structure of a BGA type semiconductor device according to the related art, wherein FIG. 3A is a top view and FIG. 3B is a cross-sectional view.
1 スティフナー 2 ディンプル(空間部) 2a 高弾性樹脂 3 貫通孔(空間部) 4 接着剤 5 TABテープ(配線基板) 6 半田ボール 7 半導体チップ 8 Auワイヤ 9 封止樹脂 10 Agペースト DESCRIPTION OF SYMBOLS 1 Stiffener 2 Dimple (space part) 2a High elastic resin 3 Through-hole (space part) 4 Adhesive 5 TAB tape (wiring board) 6 Solder ball 7 Semiconductor chip 8 Au wire 9 Sealing resin 10 Ag paste
Claims (7)
ケージの下面に、外部接続端子となる半田ボールを格子
状に配列し、該半田ボールを使用して基板実装を行なう
BGA型半導体装置において、前記スティフナーの配線
基板側の面に関し、その少なくとも半田ボールの直上に
位置するスティフナー部分を除去して空間部を形成し、
これによって半田ボールとスティフナーとの間に弾性を
持たせたことを特徴とするBGA型半導体装置。1. A BGA type semiconductor device in which solder balls serving as external connection terminals are arranged in a grid pattern on the lower surface of a package having a stiffener disposed on a wiring board, and the board is mounted using the solder balls. With respect to the surface of the stiffener on the wiring board side, a space is formed by removing at least the stiffener portion located immediately above the solder ball,
A BGA type semiconductor device wherein elasticity is provided between the solder ball and the stiffener.
板側の面に開口部を有し半田ボールの配列ピッチと同一
の配列ピッチで設けられたディンプルから成ることを特
徴とする請求項1記載のBGA型半導体装置。2. The stiffener according to claim 1, wherein the stiffener is formed of dimples having openings on the surface of the stiffener on the wiring board side and arranged at the same pitch as the pitch of the solder balls. BGA type semiconductor device.
板側の面から他面に貫通する貫通孔から成り、該貫通孔
が半田ボールと同一の配列ピッチで網目状に設けられて
いることを特徴とする請求項1記載のBGA型半導体装
置。3. The method according to claim 1, wherein the space portion is formed of a through hole penetrating from the surface on the wiring board side of the stiffener to the other surface, and the through holes are provided in a mesh at the same arrangement pitch as the solder balls. 2. The BGA type semiconductor device according to claim 1, wherein:
の面に、半導体チップ搭載用の凹部を有し、その凹部の
周囲における前記配線基板側の面に前記空間部が配設さ
れていることを特徴とする請求項1、2又は3記載のB
GA型半導体装置。4. The stiffener has a recess for mounting a semiconductor chip on a surface thereof on the wiring board side, and the space is provided on a surface of the wiring board side around the recess. B according to claim 1, 2 or 3, wherein
GA type semiconductor device.
って、配線基板下面に格子状に配列された半田ボールに
より基板実装を行うBGA型半導体装置用のスティフナ
ーにおいて、スティフナーの前記配線基板側の面に、そ
の配線基板を挟んで前記半田ボールと1対1で対向する
ように前記半田ボール側に開口部を持つディンプルを設
けたことを特徴とするスティフナー。5. A stiffener for a BGA type semiconductor device, wherein the stiffener is disposed on a wiring board and is mounted on a lower surface of the wiring board by solder balls arranged in a lattice pattern on a lower surface of the wiring board. A dimple having an opening on the solder ball side so as to face the solder ball on a one-to-one basis with the wiring substrate interposed therebetween.
を貫通する貫通孔を設けたことを特徴とする請求項5記
載のスティフナー。6. The stiffener according to claim 5, wherein a through-hole penetrating the stiffener is provided in place of the dimple.
の面に、半導体チップ搭載用の凹部を有することを特徴
とする請求項5又は6記載のスティフナー。7. The stiffener according to claim 5, wherein the stiffener has a recess for mounting a semiconductor chip on a surface on the wiring board side.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01919998A JP3587043B2 (en) | 1998-01-30 | 1998-01-30 | BGA type semiconductor device and stiffener used for the device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01919998A JP3587043B2 (en) | 1998-01-30 | 1998-01-30 | BGA type semiconductor device and stiffener used for the device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11220055A true JPH11220055A (en) | 1999-08-10 |
| JP3587043B2 JP3587043B2 (en) | 2004-11-10 |
Family
ID=11992694
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP01919998A Expired - Fee Related JP3587043B2 (en) | 1998-01-30 | 1998-01-30 | BGA type semiconductor device and stiffener used for the device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3587043B2 (en) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1333490A2 (en) * | 2002-02-01 | 2003-08-06 | Broadcom Corporation | Ball grid array package with patterned stiffener layer |
| US6707151B2 (en) | 2000-05-24 | 2004-03-16 | Oki Electric Industry Co., Ltd. | Semiconductor device |
| JP2008053751A (en) * | 2002-08-23 | 2008-03-06 | Shinko Electric Ind Co Ltd | Semiconductor package |
| WO2008105069A1 (en) * | 2007-02-27 | 2008-09-04 | Fujitsu Limited | Printed board unit and semiconductor package |
| US7538420B2 (en) | 2005-02-02 | 2009-05-26 | Fujitsu Limited | Package mounted module |
| US7998797B2 (en) | 2008-12-09 | 2011-08-16 | Infineon Technologies Ag | Semiconductor device |
| JP2011187863A (en) * | 2010-03-11 | 2011-09-22 | Shinko Electric Ind Co Ltd | Wiring board, and method of manufacturing the same |
-
1998
- 1998-01-30 JP JP01919998A patent/JP3587043B2/en not_active Expired - Fee Related
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6707151B2 (en) | 2000-05-24 | 2004-03-16 | Oki Electric Industry Co., Ltd. | Semiconductor device |
| EP1333490A2 (en) * | 2002-02-01 | 2003-08-06 | Broadcom Corporation | Ball grid array package with patterned stiffener layer |
| JP2008053751A (en) * | 2002-08-23 | 2008-03-06 | Shinko Electric Ind Co Ltd | Semiconductor package |
| US7538420B2 (en) | 2005-02-02 | 2009-05-26 | Fujitsu Limited | Package mounted module |
| WO2008105069A1 (en) * | 2007-02-27 | 2008-09-04 | Fujitsu Limited | Printed board unit and semiconductor package |
| US8023268B2 (en) | 2007-02-27 | 2011-09-20 | Fujitsu Limited | Printed circuit board unit and semiconductor package |
| JP4846019B2 (en) * | 2007-02-27 | 2011-12-28 | 富士通株式会社 | Printed circuit board unit and semiconductor package |
| US7998797B2 (en) | 2008-12-09 | 2011-08-16 | Infineon Technologies Ag | Semiconductor device |
| JP2011187863A (en) * | 2010-03-11 | 2011-09-22 | Shinko Electric Ind Co Ltd | Wiring board, and method of manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3587043B2 (en) | 2004-11-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6734557B2 (en) | Semiconductor device | |
| US5367124A (en) | Compliant lead for surface mounting a chip package to a substrate | |
| KR100698526B1 (en) | A wiring board having a heat dissipation layer and a semiconductor package using the same | |
| JPH0964099A (en) | Semiconductor device and its mounting structure | |
| WO2006132151A1 (en) | Interposer and semiconductor device | |
| JP2000077563A (en) | Semiconductor device and method of manufacturing the same | |
| JPH0917919A (en) | Semiconductor device | |
| WO2006014418A2 (en) | Encapsulated semiconductor device with reliable down bonds | |
| JP3724954B2 (en) | Electronic device and semiconductor package | |
| JP2005005629A (en) | Electronic equipment | |
| CN101194360A (en) | Connectors and Semiconductor Devices | |
| JP3587043B2 (en) | BGA type semiconductor device and stiffener used for the device | |
| CN1316606C (en) | Semiconductor device | |
| JPH0883865A (en) | Resin-sealed semiconductor device | |
| JPH09326450A (en) | Semiconductor device and manufacturing method thereof | |
| JP2768315B2 (en) | Semiconductor device | |
| JPH08288316A (en) | Semiconductor device | |
| JP3394479B2 (en) | Semiconductor device | |
| JP2000183275A (en) | Semiconductor device | |
| JPH09331004A (en) | Semiconductor device | |
| JPH10154768A (en) | Semiconductor device and manufacturing method thereof | |
| JP3684517B2 (en) | Semiconductor device | |
| JPH10150065A (en) | Chip size package | |
| JPH08107127A (en) | Semiconductor device | |
| JP3063733B2 (en) | Semiconductor package |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040420 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040621 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040720 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040802 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080820 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090820 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |