JPH11307533A - Semiconductor device and producing method therefor - Google Patents

Semiconductor device and producing method therefor

Info

Publication number
JPH11307533A
JPH11307533A JP11021332A JP2133299A JPH11307533A JP H11307533 A JPH11307533 A JP H11307533A JP 11021332 A JP11021332 A JP 11021332A JP 2133299 A JP2133299 A JP 2133299A JP H11307533 A JPH11307533 A JP H11307533A
Authority
JP
Japan
Prior art keywords
layer
tinx
film
composition ratio
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11021332A
Other languages
Japanese (ja)
Inventor
Masahisa Sonoda
真久 園田
Hiroaki Tsunoda
弘昭 角田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP11021332A priority Critical patent/JPH11307533A/en
Publication of JPH11307533A publication Critical patent/JPH11307533A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

PROBLEM TO BE SOLVED: To provide a highly-reliable semiconductor device capable of preventing the release of a protecting film and the disconnection of wiring or the like caused by inert gas generated from an antireflection film. SOLUTION: For a semiconductor device covering a wiring layer (data line 31DL) having a TiNx layer 31C as the antireflection film on the top layer with a protecting film 32, a nitrogen composition ratio (x) of the TiNx layer 31C is adjusted to be less than 1.1. Since the TiNx layer 31C contains nitrogen, while lowering the reflection factor in the surface and maintaining an antireflection function, the generation of nitrogen gas can be decreased. A plasma CVD film, capable of improving information holding characteristics in a nonvolatile storage device, is used for the protecting film 32.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体装置及びそ
の製造方法に関する。特に本発明は、少なくとも最上層
に反射防止膜を有する配線層が保護膜で覆われる構造を
備えた半導体装置及びその製造方法に関する。
The present invention relates to a semiconductor device and a method for manufacturing the same. In particular, the present invention relates to a semiconductor device having a structure in which a wiring layer having an antireflection film on at least the uppermost layer is covered with a protective film, and a method for manufacturing the same.

【0002】[0002]

【従来の技術】ユーザサイドで記憶情報の書換えが自由
に行える半導体記憶装置として、紫外線消去型不揮発性
記憶装置(EPROM)、電気的消去型不揮発性記憶装
置(EEPROM)等の不揮発性記憶装置が知られてい
る。
2. Description of the Related Art As a semiconductor memory device in which stored information can be freely rewritten on a user side, nonvolatile memory devices such as an ultraviolet erasing nonvolatile memory device (EPROM) and an electrically erasing nonvolatile memory device (EEPROM) are known. Are known.

【0003】図12は従来技術に係る不揮発性記憶装置
において不揮発性記憶素子を示す断面構造図である。不
揮発性記憶装置はp型単結晶珪素基板からなる半導体基
板1を主体に構成され、不揮発性記憶素子Mは素子間分
離用絶縁膜(フィールド絶縁膜)2で周囲を囲まれた領
域内において半導体基板1の主面部に形成される。
FIG. 12 is a sectional view showing a nonvolatile memory element in a conventional nonvolatile memory device. The nonvolatile memory device is mainly composed of a semiconductor substrate 1 made of a p-type single crystal silicon substrate, and the nonvolatile memory element M is a semiconductor in a region surrounded by an element isolation insulating film (field insulating film) 2. It is formed on the main surface of the substrate 1.

【0004】不揮発性記憶素子Mは、チャンネル形成領
域、第1ゲート絶縁膜3、浮遊ゲート電極4、第2ゲー
ト絶縁膜5、制御ゲート電極6、ソース領域及びドレイ
ン領域として使用される一対のn型半導体領域8を備え
て構成される。前記チャネル形成領域は半導体基板1の
表面部分で形成される。また少なくとも浮遊ゲート電極
4は情報保持特性を向上するために緻密な膜質の酸化珪
素膜7で被覆される。
The nonvolatile memory element M includes a channel forming region, a first gate insulating film 3, a floating gate electrode 4, a second gate insulating film 5, a control gate electrode 6, and a pair of n used as a source region and a drain region. It is configured to include a mold semiconductor region 8. The channel formation region is formed on the surface of the semiconductor substrate 1. At least the floating gate electrode 4 is covered with a dense silicon oxide film 7 in order to improve information retention characteristics.

【0005】前記不揮発性記憶素子Mは、ワード線6W
Lとデータ線11DLとの交差部分に配置され、ワード
線6WL、データ線11DLのそれぞれに電気的に接続
される。ワード線6WLは、不揮発性記憶素子Mの制御
ゲート電極6に一体に形成され、制御ゲート電極6と同
一導電層で形成される。データ線11DLは、不揮発性
記憶素子Mを覆う層間絶縁膜9上に形成され、この層間
絶縁膜9に形成された接続孔10を通してドレイン領域
として使用されるn型半導体領域8に接続される。
The nonvolatile memory element M has a word line 6W
It is arranged at the intersection of L and data line 11DL, and is electrically connected to each of word line 6WL and data line 11DL. The word line 6WL is formed integrally with the control gate electrode 6 of the nonvolatile memory element M, and is formed of the same conductive layer as the control gate electrode 6. The data line 11DL is formed on an interlayer insulating film 9 covering the nonvolatile memory element M, and is connected to an n-type semiconductor region 8 used as a drain region through a connection hole 10 formed in the interlayer insulating film 9.

【0006】前記データ線11DL上にはこのデータ線
11DL及び不揮発性記憶素子Mを覆う保護膜(パッシ
ベーション膜)12が形成される。不揮発性記憶装置に
おいて、保護膜12には緻密な膜質を有し低温度で成膜
が行えるプラズマCVD法で形成したプラズマCVD酸
化珪素膜が使用され、不揮発性記憶素子Mに記憶された
情報の保持特性が高められる。
On the data line 11DL, a protective film (passivation film) 12 covering the data line 11DL and the nonvolatile memory element M is formed. In the non-volatile memory device, a plasma CVD silicon oxide film formed by a plasma CVD method having a dense film quality and capable of forming a film at a low temperature is used as the protective film 12. Retention characteristics are enhanced.

【0007】図13乃至図15は前述の不揮発性記憶装
置の製造方法を説明する各製造工程毎に示す断面構造図
である。まず、図13に示すように、半導体基板1の主
面部に周知の方法によって不揮発性記憶素子Mを形成す
る。次に、前記不揮発性記憶素子Mを覆う層間絶縁膜9
を形成し、図14に示すように、不揮発性記憶素子Mの
ドレイン領域として使用されるn型半導体領域8上にお
いて層間絶縁膜9に接続孔10を形成する。
FIGS. 13 to 15 are cross-sectional structural views showing the respective manufacturing steps for explaining the method of manufacturing the above-mentioned nonvolatile memory device. First, as shown in FIG. 13, a nonvolatile memory element M is formed on the main surface of the semiconductor substrate 1 by a known method. Next, an interlayer insulating film 9 covering the nonvolatile memory element M
Then, as shown in FIG. 14, a connection hole 10 is formed in the interlayer insulating film 9 on the n-type semiconductor region 8 used as the drain region of the nonvolatile memory element M.

【0008】次に、図15に示すように、前記接続孔1
0を通してn型半導体領域8に電気的に接続するデータ
線11DLを層間絶縁膜9上に形成する。データ線11
DLはアルミニウム合金膜11A及びこのアルミニウム
合金膜11Aの表面上に積層されたTiN層11Bの少
なくとも2層構造で形成される。アルミニウム合金膜1
1Aは、スパッタ法で堆積され、800nmの膜厚で形
成される。TiN層11Bは、データ線11DLをパタ
ーンニングするエッチングマスクをフォトリソグラフィ
技術で形成する際に、アルミニウム合金膜11Aの表面
の反射で生じるハレーション現象によって過剰な露光を
防止する、反射防止膜として使用される。TiN層11
Bは、同様にスパッタ法で堆積され、30nmの膜厚で
形成される。アルミニウム合金膜11A、TiN層11
Bはいずれも堆積後にRIE法を用いたエッチングによ
りパターンニングされる。
[0008] Next, as shown in FIG.
A data line 11DL electrically connected to the n-type semiconductor region 8 through 0 is formed on the interlayer insulating film 9. Data line 11
The DL has at least a two-layer structure of an aluminum alloy film 11A and a TiN layer 11B laminated on the surface of the aluminum alloy film 11A. Aluminum alloy film 1
1A is deposited by a sputtering method and has a thickness of 800 nm. The TiN layer 11B is used as an anti-reflection film that prevents excessive exposure due to a halation phenomenon caused by reflection of the surface of the aluminum alloy film 11A when an etching mask for patterning the data line 11DL is formed by photolithography. You. TiN layer 11
B is similarly deposited by a sputtering method and is formed with a thickness of 30 nm. Aluminum alloy film 11A, TiN layer 11
After deposition, B is patterned by etching using the RIE method.

【0009】次に、前述の図12に示すように、データ
線11DLを覆う保護膜12を形成する。保護膜12に
は、基板温度400℃、SiH4ガス、N20ガス及び
N2ガスをプラズマ状態で反応させて成膜したプラズマ
CVD酸化シリコン膜が使用される。
Next, as shown in FIG. 12, a protective film 12 covering the data line 11DL is formed. As the protective film 12, a plasma CVD silicon oxide film formed by reacting SiH4 gas, N20 gas and N2 gas in a plasma state at a substrate temperature of 400 ° C. is used.

【0010】そして、前記データ線11DLのアルミニ
ウム合金膜11AのAlの結晶粒を大きくして、配線抵
抗を下げるため、シンタリングを行う。シンタリング
は、400〜450℃の熱処理温度において、フォーミ
ングガス雰囲気中、約5分間行われる。フォーミングガ
スにはH2:N2=1:9が使用される。これらの一連
の製造工程が終了すると、不揮発性記憶装置が完成す
る。
Then, sintering is performed in order to increase the crystal grains of Al in the aluminum alloy film 11A of the data line 11DL and reduce the wiring resistance. The sintering is performed at a heat treatment temperature of 400 to 450 ° C. in a forming gas atmosphere for about 5 minutes. H2: N2 = 1: 9 is used as the forming gas. When these series of manufacturing steps are completed, the nonvolatile memory device is completed.

【0011】[0011]

【発明が解決しようとする課題】前述の不揮発性記憶装
置においては、以下の点について配慮がなされていな
い。大容量化、情報読出し動作速度の高速化に伴いデー
タ線11DLのパターンが微細化され、この微細化には
データ線11DLの表面層に形成された反射防止膜とし
てのTiN層11Bが必須である。このTiN層11B
の窒素組成比が高くなると、TiN層11B表面の反射
率が低下し、反射防止膜としての性能が高くなる。そこ
で、通常、TiN層11Bのスパッタリング時にN2ガ
スを大量に供給し、TiN層11Bの窒素組成比を高め
る処理が行われる。
In the above-mentioned nonvolatile memory device, no consideration is given to the following points. The pattern of the data line 11DL is miniaturized with the increase in the capacity and the speed of the information reading operation, and the TiN layer 11B as an antireflection film formed on the surface layer of the data line 11DL is essential for the miniaturization. . This TiN layer 11B
When the nitrogen composition ratio becomes high, the reflectance of the surface of the TiN layer 11B decreases, and the performance as an antireflection film increases. Therefore, usually, a large amount of N2 gas is supplied during the sputtering of the TiN layer 11B to increase the nitrogen composition ratio of the TiN layer 11B.

【0012】しかしながら、TiN層11Bの窒素組成
比を高めて反射防止機能を促進した場合、保護膜12を
形成した後に行われるシンタリングによってTiN層1
1BからN2ガスが離脱又は気化され、このN2ガスの
発生に伴い保護膜12の剥がれやデータ線11DLの断
線が発生する可能性が高いという問題があった。図16
は不良箇所の拡大断面構造図である。図16に示すよう
に、TiN層11Bから発生したN2ガスはデータ線1
1DLと保護膜12との間の界面において保護膜12を
押し上げ、キャビティ13を生成することによって保護
膜12がデータ線12DLから剥がれる。また、TiN
層11Bから発生したN2ガスの急激な圧力によりデー
タ線11DLがえぐられ断線する。なお、TiN層11
Bから発生するガスには、N2ガスの他にスパッタリン
グ時にプラズマ雰囲気を生成するArがTiN層11B
中に取り込まれ、この取り込まれたArがArガスとし
て放出される。
However, if the antireflection function is promoted by increasing the nitrogen composition ratio of the TiN layer 11B, the TiN layer 1B is formed by sintering performed after forming the protective film 12.
There has been a problem that the N2 gas is separated or vaporized from 1B, and the generation of the N2 gas has a high possibility of peeling of the protective film 12 and disconnection of the data line 11DL. FIG.
3 is an enlarged sectional structural view of a defective portion. As shown in FIG. 16, the N2 gas generated from the TiN layer 11B is
The protective film 12 is lifted up at the interface between the 1DL and the protective film 12 to form the cavity 13, whereby the protective film 12 is separated from the data line 12DL. Also, TiN
The data line 11DL is cut off by the rapid pressure of the N2 gas generated from the layer 11B and disconnected. The TiN layer 11
As the gas generated from B, in addition to the N2 gas, Ar which generates a plasma atmosphere during sputtering is used as the TiN layer 11B.
Ar is taken in, and the taken Ar is released as Ar gas.

【0013】特に、不揮発性記憶装置においては、情報
保持特性の向上を目的として保護膜12に緻密な膜質を
有するプラズマCVD酸化珪素膜が使用されるので、N
2ガス、Arガスのいずれの不活性ガスも放出経路が失
われる。このため、前述の保護膜12の剥がれ、データ
線11DLの断線は不揮発性記憶装置では顕著に現れ
る。
In particular, in a nonvolatile memory device, a plasma CVD silicon oxide film having a dense film quality is used for the protective film 12 for the purpose of improving information retention characteristics.
Either the inert gas 2 or the Ar gas loses the release path. Therefore, the peeling of the protective film 12 and the disconnection of the data line 11DL appear remarkably in the nonvolatile memory device.

【0014】さらに、前述の保護膜12の剥がれ、デー
タ線11DLの断線を防止するため、本願発明者は、デ
ータ線11DLのパターンニング後に約400℃程度の
熱処理を行い、TiN層11Bの窒素組成比の減少を試
みた。この結果、保護膜12の剥がれ、データ線11D
Lの断線は抑制できるものの、熱処理工程の追加によっ
てデータ線11DLのアルミニウム合金膜11Aにアル
ミニウムヒルロックが発生するという問題が新たに発生
した。図17は不良箇所の拡大断面構造図である。図1
7に示すように、アルミニウムヒルロック11aはアル
ミニウム合金膜11Aのパターンニングされた側壁から
横方向に成長する。成長の度合いが大きい場合には、ア
ルミニウムヒルロック11aによって隣接データ線11
DL間が短絡する。
Further, in order to prevent peeling of the protective film 12 and disconnection of the data line 11DL, the inventor of the present application performed a heat treatment at about 400 ° C. after patterning the data line 11DL, and performed a nitrogen composition of the TiN layer 11B. An attempt was made to decrease the ratio. As a result, the protection film 12 is peeled off, and the data line 11D
Although the disconnection of L can be suppressed, the problem that aluminum hillrock occurs in the aluminum alloy film 11A of the data line 11DL newly occurs due to the addition of the heat treatment step. FIG. 17 is an enlarged sectional structural view of a defective portion. FIG.
As shown in FIG. 7, the aluminum hillock 11a grows laterally from the patterned side wall of the aluminum alloy film 11A. When the degree of growth is large, the adjacent data line 11
Short circuit between DL.

【0015】本発明は上記課題を解決するためになされ
たものであり、本発明の目的は、反射防止膜から発生す
る不活性ガスに起因する保護膜の剥がれ、配線の断線等
が防止できる信頼性が高い半導体装置を提供することで
ある。
SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problems, and an object of the present invention is to provide a reliability capable of preventing peeling of a protective film and disconnection of wiring due to an inert gas generated from an anti-reflection film. It is to provide a semiconductor device having high reliability.

【0016】さらに、本発明の他の目的は、反射防止膜
から発生する不活性ガスに起因する保護膜の剥がれ、配
線の断線等を防止しつつ、情報保持特性が向上できる信
頼性が高い不揮発性記憶装置を提供することである。
Still another object of the present invention is to provide a highly reliable non-volatile memory capable of improving information retention characteristics while preventing peeling of a protective film and disconnection of wiring due to an inert gas generated from an anti-reflection film. Sexual storage device.

【0017】さらに、本発明の他の目的は、ヒルロック
の発生による配線間の短絡を防止しつつ、前述の目的が
達成でき、製造上の歩留まりが向上できる半導体装置の
製造方法を提供することである。
Still another object of the present invention is to provide a method of manufacturing a semiconductor device which can achieve the above-mentioned object and improve the production yield while preventing a short circuit between wirings due to the occurrence of hilllock. is there.

【0018】さらに、本発明の他の目的は、ヒルロック
の発生による配線間の短絡を防止しつつ、前述の目的が
達成でき、製造上の歩留まりが向上できる不揮発性記憶
装置の製造方法を提供することである。
Still another object of the present invention is to provide a method of manufacturing a nonvolatile memory device capable of achieving the above-mentioned object and improving a manufacturing yield while preventing a short circuit between wirings due to generation of hilllock. That is.

【0019】[0019]

【課題を解決するための手段】上記課題を解決するため
に、第1の発明は、半導体装置において、最上層に反射
防止膜としてのTiNx層を有する配線層が基板上に形
成され、配線層及びTiNx層が保護膜で覆われ、Ti
Nx層の窒素組成比xが1.1以下で形成されたことを
特徴とする。TiNx層の窒素組成比xは好ましくは
0.8以上1.1以下で形成される。さらに好ましく
は、TiNx層の窒素組成比xは好ましくは1.01以上
1.1以下で形成される。
According to a first aspect of the present invention, in a semiconductor device, a wiring layer having a TiNx layer as an anti-reflection film on an uppermost layer is formed on a substrate. And TiNx layer are covered with a protective film,
The Nx layer has a nitrogen composition ratio x of 1.1 or less. The TiNx layer preferably has a nitrogen composition ratio x of 0.8 or more and 1.1 or less. More preferably, the nitrogen composition ratio x of the TiNx layer is preferably 1.01 or more and 1.1 or less.

【0020】このように構成される半導体装置において
は、配線の最上層に形成されたTiNx層は窒素組成比
xが適度に確保され表面の反射率が減少できるので反射
防止機能を維持しつつ、TiNx層の窒素組成比xが
1.1以下に調節されたので、TiNx層から離脱若し
くは気化されるN2ガス量が減少でき、このN2ガスの
発生に伴う保護膜の剥がれ、配線層の断線等が防止でき
る。この結果、保護膜の剥がれ、配線層の断線等を防止
した信頼性の高い半導体装置が提供できる。
In the semiconductor device configured as described above, the TiNx layer formed on the uppermost layer of the wiring can maintain the antireflection function while maintaining the antireflection function because the nitrogen composition ratio x is appropriately secured and the surface reflectance can be reduced. Since the nitrogen composition ratio x of the TiNx layer has been adjusted to 1.1 or less, the amount of N2 gas released or vaporized from the TiNx layer can be reduced, the protective film peels off due to the generation of the N2 gas, and the wiring layer is disconnected. Can be prevented. As a result, a highly reliable semiconductor device in which peeling of the protective film and disconnection of the wiring layer are prevented can be provided.

【0021】第2の発明は、半導体装置において、最上
層に反射防止膜としてのTiNx層を有する配線層が不
揮発性記憶素子上に形成され、不揮発性記憶素子、配線
層及びTiNx層が保護膜で覆われるとともに、TiN
x層の窒素組成比xが1.1以下で形成され、保護膜が
プラズマCVD法により形成されたプラズマCVD膜で
形成されたことを特徴とする。好ましくは、配線層がア
ルミニウム合金膜及びその上層に積層されたTiNx層
で形成され、TiNx層の窒素組成比xが0.8以上
1.1以下より詳しくは1.01以上1.1 以下で形成され、
保護膜がSi−H結合を有するガスを原料ガスに含むプ
ラズマCVD法により形成したプラズマCVD酸化珪素
膜で形成される。
According to a second aspect of the present invention, in the semiconductor device, a wiring layer having a TiNx layer as an antireflection film on the uppermost layer is formed on the nonvolatile memory element, and the nonvolatile memory element, the wiring layer, and the TiNx layer are formed of a protective film. Covered with TiN
The nitrogen composition ratio x of the x layer is 1.1 or less, and the protective film is formed by a plasma CVD film formed by a plasma CVD method. Preferably, the wiring layer is formed of an aluminum alloy film and a TiNx layer laminated thereon, and the nitrogen composition ratio x of the TiNx layer is 0.8 or more and 1.1 or less, more specifically 1.01 or more and 1.1 or less,
The protective film is formed of a plasma CVD silicon oxide film formed by a plasma CVD method including a gas having a Si—H bond as a source gas.

【0022】このように構成される半導体装置において
は、配線層の最上層に形成されたTiNx層は窒素組成
比xが適度に確保され表面の反射率が減少できるので反
射防止機能を維持しつつ、TiNx層の窒素組成比xが
1.1以下に調節されるので、TiNx層から離脱若し
くは気化されるN2ガス量が減少でき、このN2ガスの
発生に伴う保護膜の剥がれ、配線層の断線等が防止でき
る。特に、不揮発性記憶素子の情報保持特性を高める保
護膜として緻密な膜質を有し情報となる電荷のリークが
減少できるプラズマCVD膜が使用されると、TiNx
層から離脱若しくは気化されるN2ガスの放出経路が保
護膜で遮断される。TiNx層と保護膜との界面におい
て放出経路が失われたN2ガスは、保護膜を押し上げ、
保護膜に剥がれを発生させる。また、N2ガスは、急激
な圧力の発生により配線層を断線させる。これらの現象
がプラズマCVD膜により保護膜が形成された場合に顕
著に現れる。従って、窒素組成比xを最適に制御するこ
とにより、本来の反射防止機能を維持しつつ、保護膜の
剥がれや配線層の断線を防止でき、さらに保護膜として
緻密な膜質を有するプラズマCVD膜が使用できるの
で、不揮発性記憶素子の情報保持特性が向上できる。
In the semiconductor device configured as described above, the TiNx layer formed on the uppermost layer of the wiring layer can maintain an antireflection function while maintaining a proper nitrogen composition ratio x and reducing the surface reflectance. , The nitrogen composition ratio x of the TiNx layer is adjusted to 1.1 or less, so that the amount of N2 gas released or vaporized from the TiNx layer can be reduced, the protective film is peeled off due to the generation of the N2 gas, and the wiring layer is disconnected. Etc. can be prevented. In particular, when a plasma CVD film having a dense film quality and capable of reducing the leakage of electric charges serving as information is used as a protective film for improving the information retention characteristics of the nonvolatile memory element, TiNx
The release path of the N2 gas released or vaporized from the layer is blocked by the protective film. The N2 gas whose emission path has been lost at the interface between the TiNx layer and the protective film pushes up the protective film,
Peeling occurs on the protective film. Further, the N2 gas breaks the wiring layer due to generation of a sudden pressure. These phenomena appear remarkably when the protective film is formed by the plasma CVD film. Therefore, by optimally controlling the nitrogen composition ratio x, peeling of the protective film and disconnection of the wiring layer can be prevented while maintaining the original antireflection function, and a plasma CVD film having a dense film quality as the protective film can be obtained. Since it can be used, the information retention characteristics of the nonvolatile memory element can be improved.

【0023】第3の発明は、半導体装置の製造方法にお
いて、基板上にアルミニウム膜又はアルミニウム合金膜
を含む配線層を形成し、この配線層上に反射防止膜とし
てのTiNx層を形成し、前記TiNx層、配線層のそ
れぞれを順次パターンニングする工程と、配線層及びT
iNx層を覆う保護膜を形成する工程と、配線層のアル
ミニウム膜又はアルミニウム合金膜に熱処理を行う工程
と、を備え、TiNx層の形成時に、熱処理を行いTi
Nx層の窒素組成比x1.1以下に調整する工程を備え
たことを特徴とする。TiNx層の窒素組成比xの調節
はTiNx層の形成時に原料ガスのN2割合を調節する
ことにより行う。さらに、半導体装置の製造方法におい
て、TiNx層の形成後でアルミニウム膜又はアルミニ
ウム合金膜をパターンニングする前に、熱処理を行いT
iNx層の窒素組成比xを1.1以下に調整する工程を
備えたことを特徴とする。さらに好ましくは、半導体装
置の製造方法は不揮発性記憶装置の製造方法であり、配
線層及びTiNx層は半導体基板の主面に形成された不
揮発性記憶素子上に形成される。保護膜は、不揮発性記
憶素子、配線層及びTiNx層を覆い、Si−H結合を
有するガスを原料ガスに含むプラズマCVD法により形
成される。
According to a third aspect, in the method of manufacturing a semiconductor device, a wiring layer including an aluminum film or an aluminum alloy film is formed on a substrate, and a TiNx layer as an antireflection film is formed on the wiring layer. A step of sequentially patterning each of the TiNx layer and the wiring layer;
a step of forming a protective film covering the iNx layer; and a step of performing heat treatment on the aluminum film or the aluminum alloy film of the wiring layer.
The method includes a step of adjusting the nitrogen composition ratio of the Nx layer to be equal to or less than x1.1. Adjustment of the nitrogen composition ratio x of the TiNx layer is performed by adjusting the N2 ratio of the source gas at the time of forming the TiNx layer. Further, in the method of manufacturing a semiconductor device, after forming the TiNx layer and before patterning the aluminum film or the aluminum alloy film, a heat treatment is performed.
a step of adjusting the nitrogen composition ratio x of the iNx layer to 1.1 or less. More preferably, the method for manufacturing a semiconductor device is a method for manufacturing a nonvolatile memory device, wherein the wiring layer and the TiNx layer are formed on the nonvolatile memory element formed on the main surface of the semiconductor substrate. The protective film covers the nonvolatile memory element, the wiring layer, and the TiNx layer, and is formed by a plasma CVD method including a source gas including a gas having a Si—H bond.

【0024】このような半導体装置の製造方法において
は、いずれも熱処理を行いTiNx層の窒素組成比xの
調整を行う工程が配線層のパターンニング前に行われ
る。従って、配線層のパターンニング後に配線層のパタ
ーンニングされた側壁から横方向に成長する横方向ヒル
ロックの発生が防止でき、隣接配線間の短絡が防止でき
るので、半導体装置の製造上の歩留まりが向上できる。
In such a method of manufacturing a semiconductor device, a step of performing heat treatment to adjust the nitrogen composition ratio x of the TiNx layer is performed before patterning the wiring layer. Therefore, it is possible to prevent the occurrence of lateral hilllock that grows laterally from the patterned side wall of the wiring layer after the wiring layer is patterned, and it is possible to prevent a short circuit between adjacent wirings, thereby improving the manufacturing yield of the semiconductor device. it can.

【0025】さらに、半導体装置の製造方法において
は、TiNx層の形成後でアルミニウム膜又はアルミニ
ウム合金膜をパターンニングした後に、熱処理を行いT
iNx層の窒素組成比xを1.1以下に調整する工程を
備えたことを特徴とする。
Further, in the method of manufacturing a semiconductor device, after the TiNx layer is formed, the aluminum film or the aluminum alloy film is patterned, and then heat treatment is performed.
a step of adjusting the nitrogen composition ratio x of the iNx layer to 1.1 or less.

【0026】[0026]

【発明の実施の形態】実施の形態1 以下、図面を参照して本発明の実施の形態を詳細に説明
する。図1は本発明の実施の形態1に係る不揮発性記憶
装置において不揮発性記憶素子を示す断面構造図、図2
は前記不揮発性記憶素子の平面構造図である。なお、図
1に示す不揮発性記憶素子は図2に示すF1−F1切断
線部分で切った断面図である。
Embodiment 1 Hereinafter, an embodiment of the present invention will be described in detail with reference to the drawings. FIG. 1 is a sectional structural view showing a nonvolatile memory element in the nonvolatile memory device according to Embodiment 1 of the present invention.
FIG. 3 is a plan view of the nonvolatile memory element. Note that the nonvolatile memory element illustrated in FIG. 1 is a cross-sectional view taken along a section line F1-F1 illustrated in FIG.

【0027】不揮発性記憶装置はp型単結晶珪素基板か
らなる半導体基板21を主体に構成される。なお、半導
体基板21には、p型単結晶珪素基板の主面部に若干不
純物濃度が高いp型ウエル領域を形成した半導体基板、
又はn型単結晶珪素基板の主面部にp型ウエル領域を形
成した半導体基板がいずれも使用できる。不揮発性記憶
素子Mは素子間分離用絶縁膜22で周囲を囲まれた領域
内において半導体基板21の主面部に形成される。
The nonvolatile memory device is mainly composed of a semiconductor substrate 21 made of a p-type single crystal silicon substrate. The semiconductor substrate 21 includes a p-type single crystal silicon substrate and a semiconductor substrate having a p-type well region with a slightly higher impurity concentration formed on the main surface thereof;
Alternatively, any semiconductor substrate in which a p-type well region is formed on the main surface of an n-type single crystal silicon substrate can be used. The nonvolatile memory element M is formed on the main surface of the semiconductor substrate 21 in a region surrounded by the element isolation insulating film 22.

【0028】不揮発性記憶素子Mは、チャンネル形成領
域、第1ゲート絶縁膜23、浮遊ゲート電極(フローテ
ィングゲート電極)24、第2ゲート絶縁膜25、制御
ゲート電極(コントロールゲート電極)26、ソース領
域及びドレイン領域として使用される一体のn型半導体
領域28を備えて構成される。前記チャネル形成領域は
半導体基板1の表面部分にしきい値電圧調整用不純物を
導入して形成される。
The nonvolatile memory element M includes a channel forming region, a first gate insulating film 23, a floating gate electrode (floating gate electrode) 24, a second gate insulating film 25, a control gate electrode (control gate electrode) 26, and a source region. And an integrated n-type semiconductor region 28 used as a drain region. The channel forming region is formed by introducing a threshold voltage adjusting impurity into a surface portion of the semiconductor substrate 1.

【0029】浮遊ゲート電極24は情報となる電荷を保
持する情報蓄積部として形成される。浮遊ゲート電極2
4は例えば多結晶珪素膜で形成され、この多結晶珪素膜
には導電性を確保する不純物好ましくはP(燐)がドー
プされる。また、少なくとも浮遊ゲート電極24は情報
となる電荷のリークを防止し情報保持特性を向上するた
めに緻密な酸化珪素膜27で被覆される。
The floating gate electrode 24 is formed as an information storage unit for holding electric charges serving as information. Floating gate electrode 2
Numeral 4 is formed of, for example, a polycrystalline silicon film, and this polycrystalline silicon film is doped with an impurity for securing conductivity, preferably P (phosphorus). Further, at least the floating gate electrode 24 is covered with a dense silicon oxide film 27 in order to prevent leakage of electric charges serving as information and improve information retention characteristics.

【0030】制御ゲート電極26には、情報書込み動
作、情報の読出し動作、電気的消去型不揮発性記憶素子
Mにおいては情報の消去動作に必要な電位が印加され
る。制御ゲート電極26は不揮発性記憶素子Mに電気的
に接続されるワード線26WLにゲート幅方向において
一体的に形成される。制御ゲート電極26は多結晶珪素
膜及びこの多結晶珪素膜の表面上に積層されたシリサイ
ド膜からなる複合膜(いわゆるポリサイド膜)で形成さ
れる。多結晶珪素膜には導電性を確保する不純物好まし
くはPがドープされる。シリサイド膜には例えばWSi
2膜、TiSi2膜、MoSi2膜等の高融点金属と珪
素との化合物膜が使用される。
The control gate electrode 26 is applied with a potential necessary for an information writing operation, an information reading operation, and in the electrically erasing type nonvolatile memory element M, an erasing operation of information. The control gate electrode 26 is formed integrally with the word line 26WL electrically connected to the nonvolatile memory element M in the gate width direction. The control gate electrode 26 is formed of a polycrystalline silicon film and a composite film (a so-called polycide film) composed of a silicide film laminated on the surface of the polycrystalline silicon film. The polycrystalline silicon film is doped with an impurity for ensuring conductivity, preferably P. For example, WSi is used for the silicide film.
For example, a compound film of silicon and a high melting point metal such as a TiSi2 film, a MoSi2 film, or the like is used.

【0031】n型半導体領域28は、それぞれ拡散速度
が異なるAs(砒素)及びPのn型不純物をドープして
形成され、2重拡散構造で形成される。また、n型半導
体領域28はLDD(Lightly Doped D
rain)構造で形成してもよい。
The n-type semiconductor region 28 is formed by doping n-type impurities of As (arsenic) and P, which have different diffusion rates, and has a double diffusion structure. In addition, the n-type semiconductor region 28 has a lightly doped D (LDD).
(rain) structure.

【0032】ドレイン領域として使用されるn型半導体
領域28にはデータ線(ビット線)31DLが電気的に
接続される。データ線31DLは、不揮発性記憶素子M
を覆う層間絶縁膜29上に形成され、この層間絶縁膜2
9に形成された接続孔30を通してn型半導体領域28
に接続される。データ線31DLはバリアメタル膜31
A、アルミニウム合金膜31B、TiNx層31Cのそ
れぞれを順次積層した複合膜で形成される。
A data line (bit line) 31DL is electrically connected to the n-type semiconductor region 28 used as a drain region. The data line 31DL is connected to the nonvolatile memory element M
Formed on an interlayer insulating film 29 covering
9 through the connection hole 30 formed in the n-type semiconductor region 28.
Connected to. The data line 31DL is a barrier metal film 31
A, an aluminum alloy film 31B, and a TiNx layer 31C are each formed of a composite film in which layers are sequentially laminated.

【0033】バリアメタル膜31Aはアロイスパイク現
象を防止する目的で形成され、好ましくはTiNx層と
の複合膜が使用される。アルミニウム合金膜31Bは不
揮発性記憶装置で使用される導体中で最も抵抗値が小さ
く配線主体膜として使用される。アルミニウム合金膜3
1Bはアルミニウムにアロイスパイクを制御するSi、
エレクトロマイグレーションを抑制するCu等の添加物
が添加される。なお、アルミニウム合金膜31Bに代え
てピュアなアルミニウム膜が使用できる。
The barrier metal film 31A is formed for the purpose of preventing the alloy spike phenomenon, and a composite film with a TiNx layer is preferably used. The aluminum alloy film 31B has the smallest resistance value among conductors used in the nonvolatile memory device and is used as a wiring main film. Aluminum alloy film 3
1B is Si for controlling alloy spikes on aluminum,
An additive such as Cu that suppresses electromigration is added. Note that a pure aluminum film can be used instead of the aluminum alloy film 31B.

【0034】TiNx層31Cは、フェトリングラフィ
技術で形成されデータ線31DLをパターンニングする
エッチングマスクのハレーション現象による過剰露光を
防止する反射防止膜として使用される。TiNx層31
Cの窒素組成比xが高い方がTiNx層31C表面の反
射率が低くなり反射防止機能としては性能が高い。しか
しながら、TiNx層31Cの窒素組組成比xが高すぎ
ると製造プロセス中に含まれるシンタリング工程(熱処
理工程)の際にTiNx層31CからN2ガス、Arガ
ス等の不活性ガスが発生し、保護膜32の剥がれ、デー
タ線31DLの断線の原因になる。
The TiNx layer 31C is formed by a fetrinography technique and is used as an anti-reflection film for preventing an excessive exposure due to a halation phenomenon of an etching mask for patterning the data line 31DL. TiNx layer 31
The higher the nitrogen composition ratio x of C, the lower the reflectance of the surface of the TiNx layer 31C, and the higher the antireflection function. However, if the nitrogen composition ratio x of the TiNx layer 31C is too high, an inert gas such as N2 gas or Ar gas is generated from the TiNx layer 31C during the sintering step (heat treatment step) included in the manufacturing process, and the protection is performed. This causes peeling of the film 32 and disconnection of the data line 31DL.

【0035】図3(a)はTiNx層の窒素組成比xと
保護膜の剥がれ発生率との間の関係図である。同図3
(a)に示すように、窒素組成比xが1.1を境に保護
膜の剥がれ発生率が実質的にゼロになる。従って、Ti
Nx層31Cの窒素組成比xはシンタリング工程前まで
に1.1以下に調節される。逆に、TiNx層31Cの
窒素組成比xは、反射率を減少するために高い方が好ま
しく、充分な反射防止機能を維持するためには0.8以
上に調節されることが好ましい。すなわち、本実施の形
態にかかわるTiNx層31Cの窒素組成比xは0.8
以上1.1以下に設定される。
FIG. 3A is a graph showing the relationship between the nitrogen composition ratio x of the TiNx layer and the rate of occurrence of peeling of the protective film. FIG. 3
As shown in (a), the peeling rate of the protective film becomes substantially zero when the nitrogen composition ratio x is 1.1. Therefore, Ti
The nitrogen composition ratio x of the Nx layer 31C is adjusted to 1.1 or less before the sintering step. Conversely, the nitrogen composition ratio x of the TiNx layer 31C is preferably higher in order to reduce the reflectance, and is preferably adjusted to 0.8 or more in order to maintain a sufficient antireflection function. That is, the nitrogen composition ratio x of the TiNx layer 31C according to the present embodiment is 0.8
It is set to at least 1.1.

【0036】本発明者は、さらなる検討の結果、図3
(b)に示すようにTiNx層31Cの窒素組成比X が
0.8 以上1.0 未満の場合にはTiNx層を安定な組成比
で成膜させることが難しく、TiNx層31CはTi膜
に近い高反射率になってしまい、さらにTiNx層31
Cの窒素組成比X が1.0 の場合には安定な組成比で成膜
させることができ、反射率を急激に減少させられること
が、判明した。さらに、TiNx層31Cの窒素組成比
X を1.0 よりも高く設定することで一定の低反射率を得
られることが判明した。具体的にはTiNx層31Cの
窒素組成比X が1.01以上であれば一定の低反射率が得ら
れる。すなわち、もっとも最適なTiNx層31Cの窒
素組成比X は1.01以上1.1 以下になる。
As a result of further study, the present inventor found that FIG.
As shown in (b), the nitrogen composition ratio X of the TiNx layer 31C is
If the ratio is 0.8 or more and less than 1.0, it is difficult to form a TiNx layer with a stable composition ratio, and the TiNx layer 31C has a high reflectance close to that of the Ti film.
It has been found that when the nitrogen composition ratio X of C is 1.0, a film can be formed with a stable composition ratio, and the reflectance can be rapidly reduced. Further, the nitrogen composition ratio of the TiNx layer 31C
It was found that by setting X higher than 1.0, a constant low reflectance could be obtained. Specifically, if the nitrogen composition ratio X of the TiNx layer 31C is 1.01 or more, a constant low reflectance can be obtained. That is, the most optimal nitrogen composition ratio X of the TiNx layer 31C is 1.01 or more and 1.1 or less.

【0037】ソース領域として使用されるn型半導体領
域28は、隣接する他の不揮発性記憶素子Mのn型半導
体領域28と一体的に形成され、グランド線として使用
される。
The n-type semiconductor region 28 used as a source region is formed integrally with the n-type semiconductor region 28 of another adjacent nonvolatile memory element M, and is used as a ground line.

【0038】データ線31DL上にはこのデータ31D
L及び不揮発性記憶素子Mを覆う保護膜32が形成され
る。保護膜32には緻密な膜質を有し低温度で成膜が行
えるプラズマCVD法で形成したプラズマCVD酸化珪
素膜が使用され、不揮発性記憶素子Mに記憶された情報
の保持特性が高められる。
The data 31D is displayed on the data line 31DL.
A protective film 32 covering the L and the nonvolatile memory element M is formed. As the protective film 32, a plasma CVD silicon oxide film formed by a plasma CVD method having a dense film quality and capable of forming a film at a low temperature is used, and retention characteristics of information stored in the nonvolatile memory element M are improved.

【0039】次に、前述の不揮発性記憶装置の製造方法
について説明する。図4乃至図8は不揮発性記憶装置の
製造方法を説明する各製造工程毎に示す断面構造図であ
る。 (1)まず、半導体基板1の不揮発性記憶素子M間に素
子間分離用絶縁膜22を形成する。素子間分離用絶縁膜
22には選択酸化法により半導体基板1の主面を酸化し
て形成した酸化珪素膜が使用され、この酸化珪素膜は例
えば400−600nmの膜厚で形成される。
Next, a method for manufacturing the above-mentioned nonvolatile memory device will be described. 4 to 8 are cross-sectional structural views showing the respective manufacturing steps for explaining the method of manufacturing the nonvolatile memory device. (1) First, an inter-element isolation insulating film 22 is formed between the nonvolatile memory elements M of the semiconductor substrate 1. As the element isolation insulating film 22, a silicon oxide film formed by oxidizing the main surface of the semiconductor substrate 1 by a selective oxidation method is used, and the silicon oxide film is formed to a thickness of, for example, 400 to 600 nm.

【0040】(2)不揮発性記憶素子Mの形成領域にお
いて、半導体基板1の主面上に第1ゲート絶縁膜23を
形成する。第1ゲート絶縁膜23には熱酸化法により半
導体基板1の主面を熱酸化して形成した酸化珪素膜が使
用され、この酸化珪素膜は例えば8−15nmの膜厚で
形成される。
(2) A first gate insulating film 23 is formed on the main surface of the semiconductor substrate 1 in the formation region of the nonvolatile memory element M. As the first gate insulating film 23, a silicon oxide film formed by thermally oxidizing the main surface of the semiconductor substrate 1 by a thermal oxidation method is used, and the silicon oxide film is formed to a thickness of, for example, 8 to 15 nm.

【0041】(3)第1ゲート絶縁膜23の表面上にお
いて、浮遊ゲート電極24を形成する(図4参照)。浮
遊ゲート電極24にはCVD法で堆積した多結晶珪素膜
が使用され、この多結晶珪素膜は例えば100−250
nmの膜厚で形成される。多結晶珪素膜にはPOCl3
雰囲気中において導電性を確保するPがドープされる。
浮遊ゲート電極24は堆積後に予めゲート幅を決定する
第1回目のパターンニングが行われる。
(3) A floating gate electrode 24 is formed on the surface of the first gate insulating film 23 (see FIG. 4). As the floating gate electrode 24, a polycrystalline silicon film deposited by a CVD method is used.
It is formed with a thickness of nm. POCl3 for the polycrystalline silicon film
P is doped in the atmosphere to ensure conductivity.
After the deposition, the first patterning of the floating gate electrode 24 for determining the gate width is performed in advance.

【0042】(4)浮遊ゲート電極24の表面上に第2
ゲート絶縁膜25を形成する第2ゲート絶縁膜25には
熱酸化法により浮遊ゲート電極24の表面を酸化して形
成した酸化珪素膜が使用され、この酸化珪素膜は例えば
15−35nmの膜厚で形成される。
(4) On the surface of the floating gate electrode 24, a second
As the second gate insulating film 25 forming the gate insulating film 25, a silicon oxide film formed by oxidizing the surface of the floating gate electrode 24 by a thermal oxidation method is used, and the silicon oxide film has a thickness of, for example, 15 to 35 nm. Is formed.

【0043】(5)前記第2ゲート絶縁膜25の表面上
において、制御ゲート電極26を形成する(図4参
照)。制御ゲート電極26にはCVD法で堆積した多結
晶珪素膜及びスパッタ法で堆積したシリサイド膜を有す
る複合膜が使用される。多結晶珪素膜は例えば100−
250nmの膜厚で形成され、シリサイド膜は例えば5
0−300nmの膜厚で形成される。多結晶珪素膜には
POCl3雰囲気中において導電性を確保するPがドー
プされる。制御ゲート電極25は堆積後にゲート長を決
定する第2回目のパターンニングが行われ、この第2回
目のパターンニングは制御ゲート電極25のゲート長を
決定するとともに浮遊ゲート電極24のゲート長を決定
する。すなわち、第2回目のパターンニングによって制
御ゲート電極26、浮遊ゲート電極24のそれぞれが重
ね切りされ、絶縁ゲート型電界効果トランジスタとして
のゲート長が決定される。制御ゲート電極26の形成と
同時にワード線26WLが形成される。第2回目のパタ
ーンニングはRIE法を用いた異方性エッチングにより
行われる。
(5) A control gate electrode 26 is formed on the surface of the second gate insulating film 25 (see FIG. 4). As the control gate electrode 26, a composite film having a polycrystalline silicon film deposited by a CVD method and a silicide film deposited by a sputtering method is used. The polycrystalline silicon film is, for example, 100-
It is formed with a thickness of 250 nm, and the silicide film is, for example, 5 nm.
It is formed with a thickness of 0-300 nm. The polycrystalline silicon film is doped with P for ensuring conductivity in a POCl3 atmosphere. After the control gate electrode 25 is deposited, a second patterning for determining the gate length is performed. This second patterning determines the gate length of the control gate electrode 25 and the gate length of the floating gate electrode 24. I do. That is, each of the control gate electrode 26 and the floating gate electrode 24 is cut off by the second patterning, and the gate length of the insulated gate field effect transistor is determined. A word line 26WL is formed simultaneously with the formation of the control gate electrode 26. The second patterning is performed by anisotropic etching using the RIE method.

【0044】(6)前記制御ゲート電極26及び浮遊ゲ
ート電極24に対して自己整合で半導体基板1の主面部
にソース領域及びドレイン領域として使用される一対の
n型半導体領域28を形成する(図4参照)。n型半導
体領域28は、制御ゲート電極26又はこの制御ゲート
電極26をパターンニングしたマスク及び素子間分離用
絶縁膜22をマスクとして使用し、半導体基板1の主面
部にイオン注入法でn型不純物を導入することにより形
成される。n型不純物には拡散係数が異なるAs及びP
が使用され、n型半導体領域28は2重拡散構造で形成
される。このn型半導体領域28を形成することによっ
て、不揮発性記憶素子Mが完成する。
(6) A pair of n-type semiconductor regions 28 used as a source region and a drain region are formed on the main surface of the semiconductor substrate 1 by self-alignment with the control gate electrode 26 and the floating gate electrode 24 (FIG. 4). 4). The n-type semiconductor region 28 is formed by using the control gate electrode 26 or a mask formed by patterning the control gate electrode 26 and the insulating film 22 for element isolation as a mask, and implanting n-type impurities into the main surface of the semiconductor substrate 1 by ion implantation. Is formed. As and P have different diffusion coefficients for n-type impurities.
Is used, and the n-type semiconductor region 28 is formed with a double diffusion structure. By forming the n-type semiconductor region 28, the nonvolatile memory element M is completed.

【0045】(7)図4に示すように、前記制御ゲート
電極26、浮遊ゲート電極24のそれぞれの表面を覆う
酸化珪素膜27を形成する。酸化珪素膜27は、情報保
持特性を向上するために、緻密な膜質を有する熱酸化法
で形成される。
(7) As shown in FIG. 4, a silicon oxide film 27 covering the respective surfaces of the control gate electrode 26 and the floating gate electrode 24 is formed. The silicon oxide film 27 is formed by a thermal oxidation method having a dense film quality in order to improve information retention characteristics.

【0046】(8)図5に示すように、不揮発性記憶M
を覆う層間絶縁膜29を基板全面に形成する。層間絶縁
膜29にはBPSG膜が使用され、このBPSG膜は堆
積後にグラスフローを施し表面を平坦化する。
(8) As shown in FIG.
Is formed on the entire surface of the substrate. A BPSG film is used for the interlayer insulating film 29, and the BPSG film is subjected to a glass flow after the deposition to flatten the surface.

【0047】(9)図6に示すように、不揮発性記憶素
子Mのドレイン領域として使用されるn型半導体領域2
8上において、層間絶縁膜29に接続孔30を形成す
る。接続孔30はRIE法を用いた異方性エッチングに
より形成される。
(9) As shown in FIG. 6, an n-type semiconductor region 2 used as a drain region of the nonvolatile memory element M
On 8, a connection hole 30 is formed in the interlayer insulating film 29. The connection hole 30 is formed by anisotropic etching using the RIE method.

【0048】(10)図7に示すように、層間絶縁膜2
9上において基板全面に配線層を形成するバリアメタア
ル膜31A、アルミニウム合金膜31B、TiNx層3
1Cのそれぞれを順次堆積する。バリアメタル膜31A
には例えばTi層及びTiNx層の複合膜が使用され、
Ti層は10−50nmの膜厚で、TiNx層は50−
100nmの膜厚でそれぞれ形成される。アルミニウム
合金膜31Bは、スパッタ法によって形成され、例えば
700−800nmの膜厚で形成される。TiNx層3
1Cは、スパッタ法によって形成され、例えば20−3
0nmの膜厚で形成される。
(10) As shown in FIG. 7, the interlayer insulating film 2
9, a barrier metal film 31A, an aluminum alloy film 31B, and a TiNx layer 3 for forming a wiring layer over the entire surface of the substrate.
Each of 1C is sequentially deposited. Barrier metal film 31A
For example, a composite film of a Ti layer and a TiNx layer is used,
The Ti layer has a thickness of 10-50 nm, and the TiNx layer has a thickness of 50-50 nm.
Each is formed with a thickness of 100 nm. The aluminum alloy film 31B is formed by a sputtering method, and has a thickness of, for example, 700 to 800 nm. TiNx layer 3
1C is formed by a sputtering method, for example, 20-3
It is formed with a thickness of 0 nm.

【0049】このTiNx層31Cにおいては、反射防
止機能を維持しつつ、後に形成される保護膜32の剥が
れ等を防止するために、窒素組成比xがスパッタリング
時に同時に調整される。TiNx層31CはTiターゲ
ットを使用しArガス及びN2ガス雰囲気中におけるス
パッタリングにより形成されるが、このスパッタリング
時のN2ガスの割合が約50%以下に設定され、成膜後
のTiNx層31Cの窒素組成比xが1.1以下に調節
される。好ましくは、前述のとおり、窒素組成比xが
0.8以上1.1以下に調節される。そして、この窒素
組成比xの調整がアルミニウム合金膜31Bのパターン
ニング前に実施されるので、アルミニウム合金膜31B
のパターンニングされた側壁に成長する横方向アルミニ
ウムヒルロックの発生が防止できる。
In the TiNx layer 31C, the nitrogen composition ratio x is simultaneously adjusted at the time of sputtering in order to prevent the protective film 32 formed later from peeling off while maintaining the antireflection function. The TiNx layer 31C is formed by sputtering using a Ti target in an atmosphere of Ar gas and N2 gas. The ratio of N2 gas at the time of this sputtering is set to about 50% or less, and nitrogen of the TiNx layer 31C after film formation is formed. The composition ratio x is adjusted to 1.1 or less. Preferably, as described above, the nitrogen composition ratio x is adjusted to 0.8 or more and 1.1 or less. Since the adjustment of the nitrogen composition ratio x is performed before the patterning of the aluminum alloy film 31B, the aluminum alloy film 31B is adjusted.
Of lateral aluminum hill rocks growing on the patterned sidewalls can be prevented.

【0050】(11)図8に示すように、TiNx層3
1C、アルミニウム合金膜31膜B、バリアメタル膜3
1Aのそれぞれを順次パターンニングし、データ線31
DLを形成する。パターンニングは、フォトリソグラフ
ィ技術で形成したエッチングマスク(フォトレジストマ
スク)を使用し、RIE法を用いた異方性エッチングに
より行われる。パターンニングに際して、データ線31
DLの最上層には反射防止膜としてのTiNx層31C
が形成されているので、アルミニウム合金膜31Bの表
面の反射で生じるハレーション現象による過剰な露光が
防止でき、データ線31DLの微細加工が実現できる。
(11) As shown in FIG. 8, the TiNx layer 3
1C, aluminum alloy film 31, film B, barrier metal film 3
1A is sequentially patterned, and data lines 31
Form a DL. The patterning is performed by anisotropic etching using RIE using an etching mask (photoresist mask) formed by photolithography. When patterning, the data line 31
A TiNx layer 31C as an anti-reflection film is formed on the uppermost layer of the DL.
Is formed, excessive exposure due to the halation phenomenon caused by the reflection of the surface of the aluminum alloy film 31B can be prevented, and fine processing of the data line 31DL can be realized.

【0051】(12)前述の図1に示すように、データ
線31DLを覆う保護膜32を形成する。保護膜32に
は、基板温度400℃、Arプラズマ雰囲気中におい
て、SiH4ガス、N2Oガス及びN2ガスを反応させ
て成膜したプラズマCVD酸化珪素膜が使用される。
(12) As shown in FIG. 1, a protective film 32 covering the data line 31DL is formed. As the protective film 32, a plasma CVD silicon oxide film formed by reacting SiH4 gas, N2O gas and N2 gas in an Ar plasma atmosphere at a substrate temperature of 400 ° C. is used.

【0052】(13)そして、前記データ線31DLの
アルミニウム合金膜31Bのダメージ回復のために、シ
ンタリング(熱処理)を行う。シンタリングは、450
℃の熱処理温度において、フォーミングガス雰囲気中、
約5間行われる。フォーミングガスにはH2:N2=
1:9が使用される。このシンタリング工程において
は、データ線31DLのTiNx層31Cの窒素組成比
xが適正に調節されているので、TiNx層31Cから
N2ガスやArガスの発生が実質的に問題なくなる。す
なわち、保護膜32の剥がれ、データ線31DLの断線
が防止できる。
(13) Sintering (heat treatment) is performed to recover the damage of the aluminum alloy film 31B of the data line 31DL. Sintering is 450
At a heat treatment temperature of ℃, in a forming gas atmosphere,
It takes about 5 minutes. H2: N2 =
1: 9 is used. In this sintering step, since the nitrogen composition ratio x of the TiNx layer 31C of the data line 31DL is appropriately adjusted, generation of N2 gas or Ar gas from the TiNx layer 31C substantially does not pose a problem. That is, peeling of the protection film 32 and disconnection of the data line 31DL can be prevented.

【0053】これらの一連の製造工程が終了すると、本
実施の形態に係る不揮発性記憶装置が完成する。 実施の形態2 本実施の形態2は、不揮発性記憶装置の製造方法におい
て、TiNx層の堆積後、保護膜の形成工程前に窒素組
成比を調整した場合について説明する。図9及び図10
は本発明の実施の形態2に係る不揮発性記憶装置の製造
方法を説明する各製造工程毎に示す断面構造図である。
When these series of manufacturing steps are completed, the nonvolatile memory device according to the present embodiment is completed. Second Embodiment A second embodiment describes a case where the nitrogen composition ratio is adjusted after depositing a TiNx layer and before forming a protective film in a method of manufacturing a nonvolatile memory device. 9 and 10
FIG. 7 is a cross-sectional structure diagram illustrating each manufacturing process for describing a method for manufacturing a nonvolatile memory device according to Embodiment 2 of the present invention.

【0054】(1)前述の実施の形態1に係る不揮発性
記憶装置の製造方法において図6に示す接続孔30を形
成した後に、図9に示すように、層間絶縁膜29上にお
いて基板全面に配線層を形成するバリアメタル膜31
A、アルミニウム合金膜31B、TiNx層31Cのそ
れぞれを順次堆積する。この時点においては、TiNx
層31Cの窒素組成比xは調整されていない。
(1) After forming the connection hole 30 shown in FIG. 6 in the method of manufacturing the nonvolatile memory device according to the first embodiment, as shown in FIG. Barrier metal film 31 for forming wiring layer
A, an aluminum alloy film 31B, and a TiNx layer 31C are sequentially deposited. At this point, TiNx
The nitrogen composition ratio x of the layer 31C is not adjusted.

【0055】(2)図10に示すように、前記TiNx
層31Cに熱処理を施し、TiNx層31Cの窒素組成
比xを調節する。熱処理は380−420℃の温度範囲
で、好ましくは400℃の温度で行われ、TiNx層3
1Cの窒素組成比xが1.1以下に調節される。
(2) As shown in FIG. 10, the TiNx
Heat treatment is performed on the layer 31C to adjust the nitrogen composition ratio x of the TiNx layer 31C. The heat treatment is performed in a temperature range of 380-420 ° C., preferably at a temperature of 400 ° C.
The nitrogen composition ratio x of 1C is adjusted to 1.1 or less.

【0056】(3)この後、前述の図8に示すパターン
ニング工程によりデータ線31DLを形成し、これ以後
の工程を同様に実施することにより、本実施の形態に係
る不揮発性記憶装置が完成する。
(3) Thereafter, the data line 31DL is formed by the patterning step shown in FIG. 8 described above, and the subsequent steps are performed in the same manner to complete the nonvolatile memory device according to the present embodiment. I do.

【0057】実施の形態2に係る不揮発性記憶装置にお
いては、実施の形態1に係る不揮発性記憶装置と同様
に、反射防止機能を維持しつつ、保護膜32の剥がれや
データ線31DLの断線が防止でき、さらに横方向アル
ミニウムヒルロックの発生が防止できる。
In the nonvolatile memory device according to the second embodiment, similar to the nonvolatile memory device according to the first embodiment, the protection film 32 is peeled and the data line 31DL is disconnected while maintaining the anti-reflection function. And the occurrence of lateral aluminum hill rocks can be prevented.

【0058】実施の形態3 本実施の形態3は、不揮発性記憶装置の製造方法におい
て、TiNx層のパターンニング後、アルミニウム合金
膜のパーンニング前に窒素組成比を調整した場合につい
て説明する。図11は本発明の実施の形態3に係る不揮
発性記憶装置の製造方法を説明する所定製造工程におけ
る断面構造図である。
Third Embodiment In a third embodiment, a case will be described in which a nitrogen composition ratio is adjusted after patterning a TiNx layer and before patterning an aluminum alloy film in a method for manufacturing a nonvolatile memory device. FIG. 11 is a sectional structural view in a predetermined manufacturing step for explaining the method for manufacturing the nonvolatile memory device according to Embodiment 3 of the present invention.

【0059】(1)前述の実施の形態2に係る不揮発性
記憶装置の製造方法において図9に示す基板全面に配線
層を形成するバイアメタル膜31A、アルミニウム合金
膜31B、TiNx層31Cのそれぞれを順次堆積した
後に、図11に示すように、TiNx層31Cだけをデ
ータ線31DLの形状にパターンニングする。この時点
においては、TiNx層31Cの窒素組成比xは調節さ
れていない。
(1) In the method of manufacturing the nonvolatile memory device according to the second embodiment, the via metal film 31A, the aluminum alloy film 31B and the TiNx layer 31C for forming a wiring layer over the entire surface of the substrate shown in FIG. After the sequential deposition, as shown in FIG. 11, only the TiNx layer 31C is patterned into the shape of the data line 31DL. At this point, the nitrogen composition ratio x of the TiNx layer 31C has not been adjusted.

【0060】(2)この後、パターンニングされたTi
Nx層31Cに熱処理を施し、TiNx層31Cの窒素
組成比xを調節する。熱処理は380−420℃の温度
範囲で、好ましくは400℃の温度で行われ、TiNx
層31Cの窒素組成比xが1.1以下に調節される。
(2) Thereafter, the patterned Ti
A heat treatment is performed on the Nx layer 31C to adjust the nitrogen composition ratio x of the TiNx layer 31C. The heat treatment is performed in a temperature range of 380-420 ° C., preferably at a temperature of 400 ° C.
The nitrogen composition ratio x of the layer 31C is adjusted to 1.1 or less.

【0061】(3)この後、引き続きアルミニウム合金
膜31B、バリアメタル膜31Aのそれぞれを順次パタ
ーンニングし、データ線31DLを形成する。そして、
これ以後の工程を同様に実施することにより、本実施の
形態に係る不揮発性記憶装置が完成する。
(3) Thereafter, the aluminum alloy film 31B and the barrier metal film 31A are sequentially patterned to form data lines 31DL. And
By performing the subsequent steps in the same manner, the nonvolatile memory device according to the present embodiment is completed.

【0062】実施の形態3に係る不揮発性記憶装置にお
いては、実施の形態2に係る不揮発性記憶装置と同様
に、反射防止機能を維持しつつ、保護膜32の剥がれや
データ線31DLの断線が防止でき、さらに横方向アル
ミニウムヒルロックの発生が防止できる。
In the nonvolatile memory device according to the third embodiment, similar to the nonvolatile memory device according to the second embodiment, the protection film 32 is peeled off and the data line 31DL is disconnected while maintaining the antireflection function. And the occurrence of lateral aluminum hill rocks can be prevented.

【0063】以上、本発明を前述の実施の形態に基づき
具体的に説明したが、本発明は前述の実施の形態に限定
されない。例えば、前述の実施の形態に係る不揮発性記
憶素子Mは浮遊ゲート電極24を有する1トランジスタ
構造で構成されるが、本発明は情報記憶用トランジスタ
及びセル選択用トランジスタを有する2トランジスタ構
造で構成される不揮発性記憶素子を備えた不揮発性記憶
装置に適用できる。さらに、本発明は、MNOS構造で
構成された不揮発性記憶素子を備えた不揮発性記憶装
置、フラッシュメモリ(不揮発性記憶装置)のいずれか
にも適用できる。
Although the present invention has been specifically described based on the above-described embodiment, the present invention is not limited to the above-described embodiment. For example, the nonvolatile memory element M according to the above embodiment has a one-transistor structure having a floating gate electrode 24, but the present invention has a two-transistor structure having an information storage transistor and a cell selection transistor. The present invention can be applied to a nonvolatile storage device having a nonvolatile storage element. Further, the present invention can be applied to either a nonvolatile memory device having a nonvolatile memory element having an MNOS structure or a flash memory (nonvolatile memory device).

【0064】さらに、本発明は、不揮発性記憶装置に限
らず、配線層の最上層に反射防止膜を有するDRAM、
SRAM等の半導体記憶装置、LOGIC等の半導体集
積回路装置にも適用できる。
Further, the present invention is not limited to a nonvolatile memory device, but a DRAM having an antireflection film on the uppermost layer of a wiring layer,
The present invention can be applied to a semiconductor storage device such as an SRAM and a semiconductor integrated circuit device such as a LOGIC.

【0065】さらに、本発明は、マザーボード、ドータ
ボード、プリント配線基板等の配線基板にも適用でき
る。これらの配線基板には半導体装置が実装される本発
明においては、配線の配線主体膜が必ずしもアルミニウ
ム膜若しくはアルミニウム合金膜である必要はなく、C
u膜又はCu合金膜であってもよい。この場合、ヒルロ
ックの発生は実質的に問題にならないので、窒素組成比
の調整はTiNx層の堆積時から保護膜の堆積前までの
範囲内、すなわち範囲内、すわわち配線のパターンニン
グ後であってもよい。
Further, the present invention can be applied to a wiring board such as a motherboard, a daughter board, and a printed wiring board. In the present invention in which the semiconductor device is mounted on these wiring boards, the wiring main film of the wiring does not necessarily need to be an aluminum film or an aluminum alloy film,
It may be a u film or a Cu alloy film. In this case, the generation of hillocks does not substantially matter, so the adjustment of the nitrogen composition ratio is within the range from the time of depositing the TiNx layer to before the deposition of the protective film, that is, within the range, that is, after patterning the wiring. There may be.

【0066】[0066]

【発明の効果】本発明は、反射防止膜から発生する不活
性ガスに起因する保護膜の剥がれ、配線の断線等が防止
できる信頼性が高い半導体装置を提供できる。さらに、
本発明は、反射防止膜から発生する不活性ガスに起因す
る保護膜の剥がれ、配線の断線等を防止しつつ、情報保
持特性が向上できる信頼性が高い不揮発生記憶装置を提
供できる。
According to the present invention, it is possible to provide a highly reliable semiconductor device capable of preventing peeling of a protective film and disconnection of wiring due to an inert gas generated from an antireflection film. further,
According to the present invention, it is possible to provide a highly reliable non-volatile memory device capable of improving information retention characteristics while preventing peeling of a protective film and disconnection of wiring due to an inert gas generated from an anti-reflection film.

【0067】さらに、本発明は、ヒルロックの発生によ
る配線間の短格を防止しつつ、製造上の歩留まりが向上
できる半導体装置の製造方法、不揮発性記憶装置の製造
方法を提供できる。
Further, the present invention can provide a method for manufacturing a semiconductor device and a method for manufacturing a nonvolatile memory device, which can improve the yield in manufacturing while preventing shortage of wiring due to generation of hilllock.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本発明の実施形態1に係る不揮発性記憶装置
において不揮発性記憶素子を示す断面構造図である。
FIG. 1 is a sectional structural view showing a nonvolatile memory element in a nonvolatile memory device according to Embodiment 1 of the present invention.

【図2】 前記不揮発性記憶素子の平面構造図である。FIG. 2 is a plan view of the nonvolatile memory element.

【図3】 (a)は、TiNx層の窒素組成比xと保護
膜の剥がれ発生率との間の関係図である。(b)は、T
iNx層の窒素組成比XとTiNx層の反射率との間の
関係図である。
FIG. 3A is a relationship diagram between a nitrogen composition ratio x of a TiNx layer and a peeling rate of a protective film. (B) shows T
FIG. 4 is a relationship diagram between a nitrogen composition ratio X of an iNx layer and a reflectance of a TiNx layer.

【図4】 前記不揮発性記憶装置の製造方法を説明する
第1製造工程における断面構造図である。
FIG. 4 is a sectional structural view in a first manufacturing step for explaining a method of manufacturing the nonvolatile memory device.

【図5】 第2製造における断面構造図である。FIG. 5 is a sectional structural view in a second manufacturing.

【図6】 第3製造工程における断面構造図である。FIG. 6 is a sectional structural view in a third manufacturing step.

【図7】 第4製造工程における断面構造図である。FIG. 7 is a sectional structural view in a fourth manufacturing step.

【図8】 第5製造工程における断面構造図である。FIG. 8 is a sectional structural view in a fifth manufacturing step.

【図9】 本発明の実施の形態2に係る不揮発性記憶装
置の製造方法を説明する第1製造工程における断面構造
図である。
FIG. 9 is a sectional structural view in a first manufacturing step for describing a method for manufacturing the nonvolatile memory device according to Embodiment 2 of the present invention.

【図10】 第2製造工程における断面構造図である。FIG. 10 is a sectional structural view in a second manufacturing step.

【図11】 本発明の実施の形態3に係る不揮発性記憶
装置の製造方法を説明する所定製造工程における断面構
造図である。
FIG. 11 is a sectional structural view in a predetermined manufacturing step for explaining the method for manufacturing the nonvolatile memory device according to Embodiment 3 of the present invention.

【図12】 従来技術に係る不揮発性記憶装置において
不揮発性記憶素子を示す断面構造図である。
FIG. 12 is a sectional structural view showing a nonvolatile memory element in a nonvolatile memory device according to a conventional technique.

【図13】 従来技術に係る不揮発性記憶装置の製造方
法を説明する第1製造工程における断面構造図である。
FIG. 13 is a sectional structural view in a first manufacturing step for describing a method for manufacturing a nonvolatile memory device according to a conventional technique.

【図14】 第2製造工程における断面構造図である。FIG. 14 is a sectional structural view in a second manufacturing step.

【図15】 第3製造工程における断面構造図である。FIG. 15 is a sectional structural view in a third manufacturing step.

【図16】 不良箇所の拡大断面構造図である。FIG. 16 is an enlarged sectional structural view of a defective portion.

【図17】 不良箇所の拡大断面構造図である。FIG. 17 is an enlarged sectional structural view of a defective portion.

【符号の説明】 21 半導体基板 22 素子間分離用絶縁膜 23、25 ゲート絶縁膜 24 浮遊ゲート電極 26 制御ゲート電極 26WL ワード線 28 n型半導体領域 29 層間絶縁膜 30 接続孔 31DL データ線 31A バリアメタル膜 31B アルミニウム合金膜 31C TiNx層 32 保護膜 M 不揮発性記憶素子[Description of Reference Numerals] 21 semiconductor substrate 22 inter-element isolation insulating film 23, 25 gate insulating film 24 floating gate electrode 26 control gate electrode 26WL word line 28 n-type semiconductor region 29 interlayer insulating film 30 connection hole 31DL data line 31A barrier metal Film 31B Aluminum alloy film 31C TiNx layer 32 Protective film M Non-volatile memory element

Claims (16)

【特許請求の範囲】[Claims] 【請求項1】最上層に反射防止膜としてのTiNx層を
有する配線層が基板上に形成され、前記配線層及びTi
Nx層が保護膜で覆われ、前記TiNx層の窒素組成比
xが1.1以下で形成されたことを特徴とする半導体装
置。
A wiring layer having a TiNx layer as an anti-reflection film on the uppermost layer is formed on a substrate.
A semiconductor device, wherein an Nx layer is covered with a protective film, and a nitrogen composition ratio x of the TiNx layer is 1.1 or less.
【請求項2】前記TiNx層の窒素組成比xは0.8以
上1.1以下で形成されたことを特徴とする請求項1に
記載の半導体装置。
2. The semiconductor device according to claim 1, wherein said TiNx layer has a nitrogen composition ratio x of 0.8 or more and 1.1 or less.
【請求項3】前記TiNx層の窒素組成比xは1.01
以上1.1以下で形成されたことを特徴とする請求項1
に記載の半導体装置。
3. The TiNx layer has a nitrogen composition ratio x of 1.01.
2. The method according to claim 1, wherein the first and second portions are formed in a range of 1.1 or less.
3. The semiconductor device according to claim 1.
【請求項4】最上層に反射防止膜としてのTiNx層を
有する配線層が不揮発性記憶素子上に形成され、前記不
揮発性記憶素子及び配線層が保護膜で覆われるととも
に、前記TiNx層の窒素組成比xが1.1以下で形成
され、前記保護膜がプラズマCVD法により形成された
プラズマCVD膜で形成されたことを特徴とする半導体
装置。
4. A wiring layer having a TiNx layer as an anti-reflection film on the uppermost layer is formed on the nonvolatile memory element, and the nonvolatile memory element and the wiring layer are covered with a protective film. A semiconductor device having a composition ratio x of 1.1 or less, and wherein the protective film is formed of a plasma CVD film formed by a plasma CVD method.
【請求項5】前記配線層はアルミニウム合金膜及びその
上層に積層されたTiNx層で形成され、前記TiNx
層の窒素組成比xは0.8以上1.1以下で形成され、
前記保護膜はSi−H結合を有するガスを原料ガスに含
むプラズマCVD法により形成したプラズマCVD酸化
珪素膜であることを特徴とする請求項4に記載の半導体
装置。
5. The wiring layer is formed of an aluminum alloy film and a TiNx layer laminated on the aluminum alloy film.
The layer is formed with a nitrogen composition ratio x of 0.8 or more and 1.1 or less,
5. The semiconductor device according to claim 4, wherein the protective film is a plasma CVD silicon oxide film formed by a plasma CVD method including a gas having a Si-H bond in a source gas.
【請求項6】前記配線層はアルミニウム合金膜及びその
上層に積層されたTiNx層で形成され、前記TiNx
層の窒素組成比xは1.01以上1.1以下で形成さ
れ、前記保護膜はSi−H結合を有するガスを原料ガス
に含むプラズマCVD法により形成したプラズマCVD
酸化珪素膜であることを特徴とする請求項4に記載の半
導体装置。
6. The wiring layer is formed of an aluminum alloy film and a TiNx layer laminated on the aluminum alloy film.
The layer is formed with a nitrogen composition ratio x of 1.01 or more and 1.1 or less, and the protective film is formed by a plasma CVD method using a gas having a Si—H bond as a source gas.
The semiconductor device according to claim 4, wherein the semiconductor device is a silicon oxide film.
【請求項7】基板上にアルミニウム又はアルミニウム合
金を含む配線層を形成し、この配線層上に反射防止膜と
してのTiNx層を形成し、前記TiNx層、配線層の
それぞれを順次パターンニングする工程と、前記配線層
及びTiNx層を覆う保護膜を形成する工程と、前記配
線のアルミニウム又はアルミニウム合金に熱処理を行う
工程と、を備え、前記TiNx層の形成時に、熱処理を
行い前記TiNx層の窒素組成比xを1.1以下にする
工程を備えたことを特徴とする半導体装置の製造方法。
7. A step of forming a wiring layer containing aluminum or an aluminum alloy on a substrate, forming a TiNx layer as an antireflection film on the wiring layer, and sequentially patterning each of the TiNx layer and the wiring layer. Forming a protective film covering the wiring layer and the TiNx layer; and performing a heat treatment on the aluminum or aluminum alloy of the wiring, wherein a heat treatment is performed during the formation of the TiNx layer to form a nitrogen gas on the TiNx layer. A method for manufacturing a semiconductor device, comprising a step of setting a composition ratio x to 1.1 or less.
【請求項8】前記TiNx層の形成時に原料ガスのN2
割合を調節し、前記TiNx層の窒素組成比xを1.1
以下にする工程を備えたことを特徴とする請求項7に記
載の半導体装置の製造方法。
8. The method according to claim 8, wherein a source gas of N2
The ratio was adjusted so that the nitrogen composition ratio x of the TiNx layer was 1.1.
The method for manufacturing a semiconductor device according to claim 7, further comprising:
【請求項9】前記TiNx層の形成時に、熱処理を行い
前記TiNx層の窒素組成比xを1.1以下にする工程
は、前記TiNx層の形成時に、熱処理を行い前記Ti
Nx層の窒素組成比xを1.01以上1.1以下にする
工程であることを特徴とする請求項7または8記載の半
導体装置の製造方法。
9. A step of performing a heat treatment during the formation of the TiNx layer to reduce the nitrogen composition ratio x of the TiNx layer to 1.1 or less, wherein the heat treatment is performed during the formation of the TiNx layer.
9. The method of manufacturing a semiconductor device according to claim 7, wherein the step of setting the nitrogen composition ratio x of the Nx layer to 1.01 or more and 1.1 or less.
【請求項10】基板上にアルミニウム又はアルミニウム
合金を含む配線層を形成し、この配線層上に反射防止膜
としてのTiNx層を形成し、前記TiNx層、配線層
のそれぞれを順次パターンニングする工程と、前記配線
層及びTiNx層を覆う保護膜を形成する工程と、前記
配線層のアルミニウム又はアルミニウム合金に熱処理を
行う工程と、を備え、前記TiNx層の形成後で配線層
をパターンニングする前に、熱処理を行い前記TiNx
層の窒素組成比xを1.1以下にする工程を備えたこと
を特徴とする半導体装置の製造方法。
10. A step of forming a wiring layer containing aluminum or an aluminum alloy on a substrate, forming a TiNx layer as an antireflection film on the wiring layer, and sequentially patterning each of the TiNx layer and the wiring layer. Forming a protective film covering the wiring layer and the TiNx layer; and performing a heat treatment on aluminum or an aluminum alloy of the wiring layer, and before patterning the wiring layer after the formation of the TiNx layer. And heat treating the TiNx
A method for manufacturing a semiconductor device, comprising a step of setting a nitrogen composition ratio x of a layer to 1.1 or less.
【請求項11】前記TiNx層の形成後で配線層をパタ
ーンニングする前に、熱処理を行い前記TiNx層の窒
素組成比xを1.1以下にする工程は、前記TiNx層
の形成後で配線層をパターンニングする前に、熱処理を
行い前記TiNx層の窒素組成比xを0.8 以上1.1以
下にする工程であることを特徴とする請求項10記載の
半導体装置の製造方法。
11. A step of performing heat treatment to reduce the nitrogen composition ratio x of the TiNx layer to 1.1 or less after patterning the wiring layer after the formation of the TiNx layer, 11. The method of manufacturing a semiconductor device according to claim 10, wherein a heat treatment is performed before patterning the layer so that the nitrogen composition ratio x of the TiNx layer is 0.8 or more and 1.1 or less.
【請求項12】前記TiNx層の形成後で配線層をパタ
ーンニングする前に、熱処理を行い前記TiNx層の窒
素組成比xを1.1以下にする工程は、前記TiNx層
の形成後で配線層をパターンニングする前に、熱処理を
行い前記TiNx層の窒素組成比xを1.01以上1.1以
下にする工程であることを特徴とする請求項10記載の
半導体装置の製造方法。
12. A step of performing a heat treatment to reduce the nitrogen composition ratio x of the TiNx layer to 1.1 or less after patterning the wiring layer after the formation of the TiNx layer, 11. The method of manufacturing a semiconductor device according to claim 10, wherein a heat treatment is performed before patterning the layer so that the nitrogen composition ratio x of the TiNx layer is 1.01 or more and 1.1 or less.
【請求項13】前記配線層及びTiNx層は、半導体基
板の主面に形成された不揮発性記憶素子上に形成され、
前記保護膜は、前記不揮発性記憶素子、配線及びTiN
x層を覆い、Si−H結合を有するガスを原料ガスに含
むプラズマCVD法により形成されることを特徴とする
請求項5又は請求項6に記載の半導体装置の製造方法。
13. The wiring layer and the TiNx layer are formed on a nonvolatile memory element formed on a main surface of a semiconductor substrate.
The protection film includes the nonvolatile memory element, wiring, and TiN
The method of manufacturing a semiconductor device according to claim 5, wherein the x-layer is formed by a plasma CVD method that includes a gas having a Si—H bond as a source gas.
【請求項14】基板上にアルミニウム又はアルミニウム
合金を含む配線層を形成し、この配線層上に反射防止膜
としてのTiNx層を形成し、前記TiNx層、配線層
のそれぞれを順次パターンニングする工程と、前記配線
層及びTiNx層を覆う保護膜を形成する工程と、前記
配線層のアルミニウム又はアルミニウム合金に熱処理を
行う工程と、を備え、前記TiNx層の形成後で配線層
をパターンニングした後に、熱処理を行い前記TiNx
層の窒素組成比xを1.1以下にする工程を備えたこと
を特徴とする半導体装置の製造方法。
14. A step of forming a wiring layer containing aluminum or an aluminum alloy on a substrate, forming a TiNx layer as an antireflection film on the wiring layer, and sequentially patterning each of the TiNx layer and the wiring layer. Forming a protective film covering the wiring layer and the TiNx layer; and performing a heat treatment on aluminum or an aluminum alloy of the wiring layer, after patterning the wiring layer after forming the TiNx layer. , Heat treatment and the TiNx
A method for manufacturing a semiconductor device, comprising a step of setting a nitrogen composition ratio x of a layer to 1.1 or less.
【請求項15】前記TiNx層の形成後で配線層をパタ
ーンニングした後に、熱処理を行い前記TiNx層の窒
素組成比xを1.1以下にする工程は、前記TiNx層
の形成後で配線層をパターンニングした後に、熱処理を
行い前記TiNx層の窒素組成比xを0.8 以上1.1以
下にする工程であることを特徴とする請求項14記載の
半導体装置の製造方法。
15. The step of performing a heat treatment to reduce the nitrogen composition ratio x of the TiNx layer to 1.1 or less after patterning the wiring layer after the formation of the TiNx layer, 15. The method of manufacturing a semiconductor device according to claim 14, further comprising a step of performing a heat treatment to pattern the TiNx layer so that the nitrogen composition ratio x of the TiNx layer is 0.8 or more and 1.1 or less after patterning.
【請求項16】前記TiNx層の形成後で配線層をパタ
ーンニングした後に、熱処理を行い前記TiNx層の窒
素組成比xを1.1以下にする工程は、前記TiNx層
の形成後で配線層をパターンニングした後に、熱処理を
行い前記TiNx層の窒素組成比xを1.01以上1.1以
下にする工程であることを特徴とする請求項14記載の
半導体装置の製造方法。
16. The step of patterning the wiring layer after the formation of the TiNx layer and then performing a heat treatment to reduce the nitrogen composition ratio x of the TiNx layer to 1.1 or less includes the step of forming the wiring layer after the formation of the TiNx layer. 15. The method of manufacturing a semiconductor device according to claim 14, further comprising a step of performing a heat treatment to pattern the TiNx layer so that the nitrogen composition ratio x of the TiNx layer is 1.01 or more and 1.1 or less.
JP11021332A 1998-02-18 1999-01-29 Semiconductor device and producing method therefor Pending JPH11307533A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11021332A JPH11307533A (en) 1998-02-18 1999-01-29 Semiconductor device and producing method therefor

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP3636798 1998-02-18
JP10-36367 1998-02-18
JP11021332A JPH11307533A (en) 1998-02-18 1999-01-29 Semiconductor device and producing method therefor

Publications (1)

Publication Number Publication Date
JPH11307533A true JPH11307533A (en) 1999-11-05

Family

ID=26358364

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11021332A Pending JPH11307533A (en) 1998-02-18 1999-01-29 Semiconductor device and producing method therefor

Country Status (1)

Country Link
JP (1) JPH11307533A (en)

Similar Documents

Publication Publication Date Title
US6737318B2 (en) Semiconductor integrated circuit device having switching misfet and capacitor element and method of producing the same, including wiring therefor and method of producing such wiring
US6074915A (en) Method of making embedded flash memory with salicide and sac structure
US4935380A (en) Method for manufacturing semiconductor device
EP1494276A2 (en) Semiconductor device including nonvolatile memory and method for fabricating the same
JP3389112B2 (en) Nonvolatile semiconductor memory device and method of manufacturing the same
GB2434486A (en) Semiconductor device and manufacturing method thereof
JP2000307086A (en) Semiconductor device and manufacture thereof
JP2925416B2 (en) Method for manufacturing semiconductor integrated circuit device
JP2006041215A (en) Semiconductor memory and its manufacturing method
KR100295382B1 (en) Semiconductor memory device and fabrication method thereof
JP2819972B2 (en) Method for manufacturing semiconductor device
JPH07183403A (en) Semiconductor device and manufacture thereof
US20020096700A1 (en) Non-volatile semiconductor memory device and method of manufacturing the same
US6291886B1 (en) Semiconductor device having wirings with reflection preventing film and method of manufacturing the same
US6607979B1 (en) Semiconductor device and method of producing the same
US20040014323A1 (en) Method of fabricating semiconductor device
JPH11307533A (en) Semiconductor device and producing method therefor
JP2001007224A (en) Semiconductor device and manufacture thereof
JPH03194967A (en) Manufacture of semiconductor non-volatile memory
KR100461331B1 (en) Method for forming conductive wiring in semiconductor device
JPH09162392A (en) Semiconductor device
KR100236059B1 (en) Method of forming silicide layer and method of fabricating semiconductor device therewith
JP3388679B2 (en) Method for manufacturing semiconductor device
KR100721195B1 (en) Method of manufacturing dual damascene metal layer of semiconductor device
KR20010008614A (en) Method of forming gate electrode of flash EEPROM

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050308

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20050414

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20050606

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080411

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080912