JPH11304585A - 電波誤動作禁止回路及びこれを用いたインターフェース回路及びセンサ装置 - Google Patents
電波誤動作禁止回路及びこれを用いたインターフェース回路及びセンサ装置Info
- Publication number
- JPH11304585A JPH11304585A JP10113543A JP11354398A JPH11304585A JP H11304585 A JPH11304585 A JP H11304585A JP 10113543 A JP10113543 A JP 10113543A JP 11354398 A JP11354398 A JP 11354398A JP H11304585 A JPH11304585 A JP H11304585A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- electric field
- transistor
- series
- diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Photometry And Measurement Of Optical Pulse Characteristics (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【課題】 サブストレート型ＰＮＰトランジスタを用い
ることなく強電界下にあるかどうかを検出する電波誤動
作禁止回路を提供すること。 【解決手段】 ＩＣ回路内にダイオード接続されたトラ
ンジスタＴｒ１，Ｔｒ２から成る直列回路を設ける。強
電界下ではこれらのトランジスタＴｒ１，Ｔｒ２順方向
降下電圧が低下するため、この電圧低下を検出するため
にスイッチングトランジスタＴｒ３を設ける。こうすれ
ば比較的簡単な構成で強電界を検出することができる。
又このスイッチ出力に基づいて種々の誤動作禁止回路を
構成することができる。
ることなく強電界下にあるかどうかを検出する電波誤動
作禁止回路を提供すること。 【解決手段】 ＩＣ回路内にダイオード接続されたトラ
ンジスタＴｒ１，Ｔｒ２から成る直列回路を設ける。強
電界下ではこれらのトランジスタＴｒ１，Ｔｒ２順方向
降下電圧が低下するため、この電圧低下を検出するため
にスイッチングトランジスタＴｒ３を設ける。こうすれ
ば比較的簡単な構成で強電界を検出することができる。
又このスイッチ出力に基づいて種々の誤動作禁止回路を
構成することができる。
Description
【０００１】
【発明の属する技術分野】本発明はＩＣ回路内において
強電界中の誤動作を防止する電波誤動作禁止回路及びこ
れを用いたインターフェース回路及びセンサ装置に関す
るものである。
強電界中の誤動作を防止する電波誤動作禁止回路及びこ
れを用いたインターフェース回路及びセンサ装置に関す
るものである。
【０００２】
【従来の技術】ＩＣ内の電子回路に一定以上の強電界が
印加されるとＩＣ内のトランジスタの動作が異常となる
ため、所望の動作が得られなくなる。このような強電界
中の誤動作を防止するために出力を所定のレベルに固定
させる禁止回路を付加することが考えられている。例え
ば特開平４−142110号では、フォトＩＣにおいてサブス
トレート型ＰＮＰトランジスタをエミッタフォロワ回路
として用いて、電波が加わった場合において異常な出力
が出ないようにしたフォトＩＣが提案されている。
印加されるとＩＣ内のトランジスタの動作が異常となる
ため、所望の動作が得られなくなる。このような強電界
中の誤動作を防止するために出力を所定のレベルに固定
させる禁止回路を付加することが考えられている。例え
ば特開平４−142110号では、フォトＩＣにおいてサブス
トレート型ＰＮＰトランジスタをエミッタフォロワ回路
として用いて、電波が加わった場合において異常な出力
が出ないようにしたフォトＩＣが提案されている。
【０００３】
【発明が解決しようとする課題】しかしこのような従来
の電波誤動作禁止回路においては、誤動作にいたる電界
を検知レベルとしているが、出力を禁止する検知レベル
を調整することができないという欠点があった。又トラ
ンジスタ素子を敷きつめて配線工程だけで個別素子を作
るマスタスライス方式のＩＣでは、前述のようなフォト
ＩＣに用いられているサブストレート型ＰＮＰトランジ
スタは用意されていないという欠点があった。
の電波誤動作禁止回路においては、誤動作にいたる電界
を検知レベルとしているが、出力を禁止する検知レベル
を調整することができないという欠点があった。又トラ
ンジスタ素子を敷きつめて配線工程だけで個別素子を作
るマスタスライス方式のＩＣでは、前述のようなフォト
ＩＣに用いられているサブストレート型ＰＮＰトランジ
スタは用意されていないという欠点があった。
【０００４】本発明はこのような従来の電波誤動作禁止
回路の問題点に着目してなされたものであって、サブス
トレート型ＰＮＰトランジスタを用いることなく強電界
下の種々の回路の誤動作を防止するようにした電波誤動
作禁止回路とこれを用いたインターフェース回路、及び
センサ装置を提供することを目的とする。
回路の問題点に着目してなされたものであって、サブス
トレート型ＰＮＰトランジスタを用いることなく強電界
下の種々の回路の誤動作を防止するようにした電波誤動
作禁止回路とこれを用いたインターフェース回路、及び
センサ装置を提供することを目的とする。
【０００５】
【課題を解決するための手段】本願の請求項１の発明
は、順方向にバイアスされ、ダイオード接続された複数
のトランジスタ素子から成る直列回路と、前記直列回路
に直列に接続される抵抗と、前記直列回路及び前記抵抗
の共通接続点に接続され、所定の電界下における前記ダ
イオード接続されたトランジスタの順方向降下電圧の低
下によって動作するスイッチング回路と、を有すること
を特徴とするものである。
は、順方向にバイアスされ、ダイオード接続された複数
のトランジスタ素子から成る直列回路と、前記直列回路
に直列に接続される抵抗と、前記直列回路及び前記抵抗
の共通接続点に接続され、所定の電界下における前記ダ
イオード接続されたトランジスタの順方向降下電圧の低
下によって動作するスイッチング回路と、を有すること
を特徴とするものである。
【０００６】本願の請求項２の発明は、スイッチの信号
を制御回路に伝送するインターフェース回路であって、
順方向にバイアスされ、ダイオード接続された複数のト
ランジスタ素子から成る直列回路と、前記直列回路に直
列に接続される抵抗と、前記直列回路及び前記抵抗の共
通接続点に接続され、所定の電界下における前記ダイオ
ード接続されたトランジスタの順方向降下電圧の低下に
よって動作するスイッチング回路と、前記スイッチング
回路によって電界が検知されたときに前記スイッチから
の入力信号を所定の論理レベルとして制御回路への出力
するゲート回路と、を具備することを特徴とするもので
ある。
を制御回路に伝送するインターフェース回路であって、
順方向にバイアスされ、ダイオード接続された複数のト
ランジスタ素子から成る直列回路と、前記直列回路に直
列に接続される抵抗と、前記直列回路及び前記抵抗の共
通接続点に接続され、所定の電界下における前記ダイオ
ード接続されたトランジスタの順方向降下電圧の低下に
よって動作するスイッチング回路と、前記スイッチング
回路によって電界が検知されたときに前記スイッチから
の入力信号を所定の論理レベルとして制御回路への出力
するゲート回路と、を具備することを特徴とするもので
ある。
【０００７】本願の請求項３の発明は、発振回路と、前
記発振回路の振幅レベルを閾値と比較する比較回路を有
し、金属体を検出するセンサ装置であって、順方向にバ
イアスされ、ダイオード接続された複数のトランジスタ
素子から成る直列回路と、前記直列回路に直列に接続さ
れる抵抗と、前記直列回路及び前記抵抗の共通接続点に
接続され、所定の電界下における前記ダイオード接続さ
れたトランジスタの順方向降下電圧の低下によって動作
するスイッチング回路と、前記スイッチング回路によっ
て電界が検知されたときに前記比較回路の出力を所定の
論理レベルとしたことを特徴とするものである。
記発振回路の振幅レベルを閾値と比較する比較回路を有
し、金属体を検出するセンサ装置であって、順方向にバ
イアスされ、ダイオード接続された複数のトランジスタ
素子から成る直列回路と、前記直列回路に直列に接続さ
れる抵抗と、前記直列回路及び前記抵抗の共通接続点に
接続され、所定の電界下における前記ダイオード接続さ
れたトランジスタの順方向降下電圧の低下によって動作
するスイッチング回路と、前記スイッチング回路によっ
て電界が検知されたときに前記比較回路の出力を所定の
論理レベルとしたことを特徴とするものである。
【０００８】本願の請求項４の発明は、受光素子と、受
光素子の出力を電流出力として出力するセンサ装置であ
って、順方向にバイアスされ、ダイオード接続された複
数のトランジスタ素子から成る直列回路と、前記直列回
路に直列に接続される抵抗と、前記トランジスタ直列回
路及び前記抵抗の共通接続点に接続され、所定の電界下
における前記ダイオード接続されたトランジスタの順方
向降下電圧の低下によって動作するスイッチング回路
と、前記スイッチング回路によって電界が検知されたと
きに前記受光素子の電流出力を所定値としたことを特徴
とするものである。
光素子の出力を電流出力として出力するセンサ装置であ
って、順方向にバイアスされ、ダイオード接続された複
数のトランジスタ素子から成る直列回路と、前記直列回
路に直列に接続される抵抗と、前記トランジスタ直列回
路及び前記抵抗の共通接続点に接続され、所定の電界下
における前記ダイオード接続されたトランジスタの順方
向降下電圧の低下によって動作するスイッチング回路
と、前記スイッチング回路によって電界が検知されたと
きに前記受光素子の電流出力を所定値としたことを特徴
とするものである。
【０００９】
【発明の実施の形態】図１は本発明の第１の実施の形態
による電波誤動作禁止回路の構成を示す回路図である。
本図においてトランジスタＴｒ１，Ｔｒ２はＮＰＮトラ
ンジスタがダイオード接続されたトランジスタであり、
これを直列接続してトランジスタＴｒ１のコレクタを電
源Ｖccに接続し、トランジスタＴｒ２のエミッタ端と接
地端間に抵抗Ｒ１を接続している。又トランジスタＴｒ
２と抵抗Ｒ１の共通接続点（点Ａ）にトランジスタＴｒ
３のベースを接続する。トランジスタＴｒ３はエミッタ
が電源に接続されたＮＰＮ型トランジスタであり、その
コレクタは抵抗Ｒ２を介して接地されている。
による電波誤動作禁止回路の構成を示す回路図である。
本図においてトランジスタＴｒ１，Ｔｒ２はＮＰＮトラ
ンジスタがダイオード接続されたトランジスタであり、
これを直列接続してトランジスタＴｒ１のコレクタを電
源Ｖccに接続し、トランジスタＴｒ２のエミッタ端と接
地端間に抵抗Ｒ１を接続している。又トランジスタＴｒ
２と抵抗Ｒ１の共通接続点（点Ａ）にトランジスタＴｒ
３のベースを接続する。トランジスタＴｒ３はエミッタ
が電源に接続されたＮＰＮ型トランジスタであり、その
コレクタは抵抗Ｒ２を介して接地されている。
【００１０】トランジスタＴｒ３，抵抗Ｒ２はトランジ
スタＴｒ１，Ｔｒ２の順方向降下電圧の低下を検出する
スイッチング回路を構成している。このように構成した
電波誤動作禁止回路では、通常時にはトランジスタＴｒ
１，Ｔｒ２は順方向にバイアスされており、電界のない
ときのトランジスタＴｒ１，Ｔｒ２の順方向降下電圧を
ＶF0とすると、点ＡはＶcc−２ＶF0の電圧となってい
る。従ってトランジスタＴｒ３はオン状態であり、Ｂ点
の電圧は電源Ｖccに近い電圧（Ｈレベル）である。さて
この電波誤動作禁止回路に強電界が印加されると、徐々
にトランジスタＴｒ１，Ｔｒ２の順方向降下電圧ＶF が
小さくなり、点Ａの電圧レベルはＶccに近い値まで上昇
する。そしてトランジスタＴｒ３のエミッタ・ベース間
電圧をＶBE3 ≒ＶF0とすると、２ＶF ＜ＶBE3 、即ち点
Ａの電圧がＶcc−ＶF0以上となると、トランジスタＴｒ
３はオフとなって点Ｂの電圧はＬレベルとなる。従って
点Ｂの電圧によって電界が印加されているかどうかが判
別される。
スタＴｒ１，Ｔｒ２の順方向降下電圧の低下を検出する
スイッチング回路を構成している。このように構成した
電波誤動作禁止回路では、通常時にはトランジスタＴｒ
１，Ｔｒ２は順方向にバイアスされており、電界のない
ときのトランジスタＴｒ１，Ｔｒ２の順方向降下電圧を
ＶF0とすると、点ＡはＶcc−２ＶF0の電圧となってい
る。従ってトランジスタＴｒ３はオン状態であり、Ｂ点
の電圧は電源Ｖccに近い電圧（Ｈレベル）である。さて
この電波誤動作禁止回路に強電界が印加されると、徐々
にトランジスタＴｒ１，Ｔｒ２の順方向降下電圧ＶF が
小さくなり、点Ａの電圧レベルはＶccに近い値まで上昇
する。そしてトランジスタＴｒ３のエミッタ・ベース間
電圧をＶBE3 ≒ＶF0とすると、２ＶF ＜ＶBE3 、即ち点
Ａの電圧がＶcc−ＶF0以上となると、トランジスタＴｒ
３はオフとなって点Ｂの電圧はＬレベルとなる。従って
点Ｂの電圧によって電界が印加されているかどうかが判
別される。
【００１１】アナログＩＣ回路ではカレントミラー回路
や差動増幅回路の能動負荷、定電圧回路等でトランジス
タをダイオード接続した回路が広く用いられている。強
電界下ではダイオードの順方向降下電圧が正常に出なく
なることに起因して誤動作が生じる。このような電波誤
動作禁止回路では、ＩＣ回路が誤動作し始めるのと同一
レベルの電界強度で禁止出力を得ることができる。
や差動増幅回路の能動負荷、定電圧回路等でトランジス
タをダイオード接続した回路が広く用いられている。強
電界下ではダイオードの順方向降下電圧が正常に出なく
なることに起因して誤動作が生じる。このような電波誤
動作禁止回路では、ＩＣ回路が誤動作し始めるのと同一
レベルの電界強度で禁止出力を得ることができる。
【００１２】図２は本発明の第２の実施の形態による電
波誤動作禁止回路を示す回路図である。この実施の形態
では図１のトランジスタＴｒ２に加えて更にダイオード
接続されたトランジスタＴｒ４を直列接続したものであ
り、その他の構成は第１の実施の形態と同様である。こ
の場合には点Ａの電圧は正常時にはＶcc−３ＶF であ
り、強電界がかかってこの電圧がＶcc−ＶF0となるとト
ランジスタＴｒ３からの出力（点Ｂの出力）はＬレベル
となる。このため図１の実施の形態に比べて感度を低く
して誤動作禁止出力を得ることができる。更に多数のト
ランジスタを直列接続すれば更に低感度化することがで
きる。
波誤動作禁止回路を示す回路図である。この実施の形態
では図１のトランジスタＴｒ２に加えて更にダイオード
接続されたトランジスタＴｒ４を直列接続したものであ
り、その他の構成は第１の実施の形態と同様である。こ
の場合には点Ａの電圧は正常時にはＶcc−３ＶF であ
り、強電界がかかってこの電圧がＶcc−ＶF0となるとト
ランジスタＴｒ３からの出力（点Ｂの出力）はＬレベル
となる。このため図１の実施の形態に比べて感度を低く
して誤動作禁止出力を得ることができる。更に多数のト
ランジスタを直列接続すれば更に低感度化することがで
きる。
【００１３】図３は本発明の第３の実施の形態による電
波誤動作禁止回路を示す回路図である。この実施の形態
では図１の構成に加えてトランジスタＴｒ３のエミッタ
と電源Ｖccの間に抵抗Ｒ３を接続したものである。この
場合には正常時にトランジスタＴｒ３に流れる電流をｉ
とすると、２ＶF ＜ＶBE3 ＋ｉ・Ｒ３となればトランジ
スタＴｒ３がオフとなってＢ点の電圧がＬレベルとな
る。従って図１に示す第１の実施の形態に比べてより高
感度で電波の誤動作禁止出力を得ることができる。この
場合には抵抗Ｒ３の抵抗値を変化させることによって感
度を調整することができることはいうまでもない。従っ
て使用される環境下において図１〜図３のいずれかの回
路を選択して誤動作禁止出力を得ることができる。
波誤動作禁止回路を示す回路図である。この実施の形態
では図１の構成に加えてトランジスタＴｒ３のエミッタ
と電源Ｖccの間に抵抗Ｒ３を接続したものである。この
場合には正常時にトランジスタＴｒ３に流れる電流をｉ
とすると、２ＶF ＜ＶBE3 ＋ｉ・Ｒ３となればトランジ
スタＴｒ３がオフとなってＢ点の電圧がＬレベルとな
る。従って図１に示す第１の実施の形態に比べてより高
感度で電波の誤動作禁止出力を得ることができる。この
場合には抵抗Ｒ３の抵抗値を変化させることによって感
度を調整することができることはいうまでもない。従っ
て使用される環境下において図１〜図３のいずれかの回
路を選択して誤動作禁止出力を得ることができる。
【００１４】図４は第４の実施の形態による電波誤動作
禁止回路の構成を示している。この実施の形態は前述し
た第１の実施の形態のトランジスタＴｒ１，Ｔｒ２をＰ
ＮＰ型のトランジスタＴｒ５，Ｔｒ６としたものであ
る。又図５は本発明の第５の実施の形態による電波誤動
作禁止回路の構成を示している。この実施の形態は前述
した第３の実施の形態のトランジスタＴｒ３をＮＰＮ型
トランジスタＴｒ７としたものであり、それに伴って抵
抗Ｒ１と直列接続されるトランジスタＴｒ１，Ｔｒ２の
接続を変化させている。本実施の形態では、通常時にＬ
レベル、高電界が加わったときにＨレベルの出力が得ら
れる。尚トランジスタの種類によって電界によるＶF の
変動特性は異なり、ＶBEも異なる。従ってこの誤動作禁
止回路をＩＣ回路に用いる場合には、誤動作に到る最も
弱い部分で誤動作する前に禁止回路から出力が得られる
ようにすることが必要となる。
禁止回路の構成を示している。この実施の形態は前述し
た第１の実施の形態のトランジスタＴｒ１，Ｔｒ２をＰ
ＮＰ型のトランジスタＴｒ５，Ｔｒ６としたものであ
る。又図５は本発明の第５の実施の形態による電波誤動
作禁止回路の構成を示している。この実施の形態は前述
した第３の実施の形態のトランジスタＴｒ３をＮＰＮ型
トランジスタＴｒ７としたものであり、それに伴って抵
抗Ｒ１と直列接続されるトランジスタＴｒ１，Ｔｒ２の
接続を変化させている。本実施の形態では、通常時にＬ
レベル、高電界が加わったときにＨレベルの出力が得ら
れる。尚トランジスタの種類によって電界によるＶF の
変動特性は異なり、ＶBEも異なる。従ってこの誤動作禁
止回路をＩＣ回路に用いる場合には、誤動作に到る最も
弱い部分で誤動作する前に禁止回路から出力が得られる
ようにすることが必要となる。
【００１５】図６は本発明の第６の実施の形態による電
子スイッチのインターフェース回路について示してい
る。この実施の形態では直流２線式電子スイッチ１１の
出力をＣＰＵに入力するためのインターフェース回路で
ある。このインターフェース回路では電子スイッチ１１
の出力を抵抗Ｒ１，Ｒ２から成る電圧変換回路１２によ
って電圧を変換し、抵抗Ｒ３，コンデンサＣ１から成る
ノイズ除去回路１３に入力する。ノイズ除去回路１３の
出力はヒステリシス付の比較回路１４を介して出力回路
１５に入力される。出力回路１５はトライステートバッ
ファで構成され、その出力状態を制御するゲート回路１
６を有しており、出力回路１５の出力端にはＣＰＵ１７
が接続される。このゲート回路１６にはマイクロコンピ
ュータ１７からのイネーブル信号及び図１に示す電波誤
動作禁止回路１８Ａの禁止出力が入力される。ここでイ
ンターフェース回路を構成する電圧変換回路１２から出
力回路１５及びゲート回路１６と電波誤動作禁止回路１
７を全てＩＣ回路として構成しておく。
子スイッチのインターフェース回路について示してい
る。この実施の形態では直流２線式電子スイッチ１１の
出力をＣＰＵに入力するためのインターフェース回路で
ある。このインターフェース回路では電子スイッチ１１
の出力を抵抗Ｒ１，Ｒ２から成る電圧変換回路１２によ
って電圧を変換し、抵抗Ｒ３，コンデンサＣ１から成る
ノイズ除去回路１３に入力する。ノイズ除去回路１３の
出力はヒステリシス付の比較回路１４を介して出力回路
１５に入力される。出力回路１５はトライステートバッ
ファで構成され、その出力状態を制御するゲート回路１
６を有しており、出力回路１５の出力端にはＣＰＵ１７
が接続される。このゲート回路１６にはマイクロコンピ
ュータ１７からのイネーブル信号及び図１に示す電波誤
動作禁止回路１８Ａの禁止出力が入力される。ここでイ
ンターフェース回路を構成する電圧変換回路１２から出
力回路１５及びゲート回路１６と電波誤動作禁止回路１
７を全てＩＣ回路として構成しておく。
【００１６】こうすれば通常の動作では電波誤動作禁止
回路１８ＡのトランジスタＴｒ１，Ｔｒ２はオン状態で
あり、トランジスタＴｒ３もオン状態であるため、ゲー
ト回路１６に出力される電圧はＨレベルである。このと
きＣＰＵ１７からの出力によってトライステートバッフ
ァの出力状態が制御され、電子スイッチ１１の出力がＣ
ＰＵ１７に伝えられる。即ちイネーブル端子ａがＬレベ
ルであれば端子ｃもＬレベルとなり、比較回路１４の出
力が出力回路１５を介してＣＰＵ１７に伝えられる。Ｃ
ＰＵ１７からのイネーブル信号がＨレベルであれば出力
回路１５からＣＰＵ１７への入力が禁止される。又この
インターフェース回路の近傍に電界が生じれば、トラン
ジスタＴｒ３がオフ状態となってＬレベルの信号がゲー
ト回路１６に与えられる。従って出力状態が禁止され、
トライステートバッファのイネーブル端子ｃがＨレベル
となる。こうして出力回路１５からＣＰＵ１７に与えら
れる出力を禁止することができる。
回路１８ＡのトランジスタＴｒ１，Ｔｒ２はオン状態で
あり、トランジスタＴｒ３もオン状態であるため、ゲー
ト回路１６に出力される電圧はＨレベルである。このと
きＣＰＵ１７からの出力によってトライステートバッフ
ァの出力状態が制御され、電子スイッチ１１の出力がＣ
ＰＵ１７に伝えられる。即ちイネーブル端子ａがＬレベ
ルであれば端子ｃもＬレベルとなり、比較回路１４の出
力が出力回路１５を介してＣＰＵ１７に伝えられる。Ｃ
ＰＵ１７からのイネーブル信号がＨレベルであれば出力
回路１５からＣＰＵ１７への入力が禁止される。又この
インターフェース回路の近傍に電界が生じれば、トラン
ジスタＴｒ３がオフ状態となってＬレベルの信号がゲー
ト回路１６に与えられる。従って出力状態が禁止され、
トライステートバッファのイネーブル端子ｃがＨレベル
となる。こうして出力回路１５からＣＰＵ１７に与えら
れる出力を禁止することができる。
【００１７】図７は本発明の第７の実施の形態による金
属球検出センサを示す回路図である。本図において共振
回路２１のコイルは金属球を通過する通過経路に設けら
れている。発振回路２２は共振回路２１の共振周波数で
発振する発振回路であり、その出力はトランジスタＴｒ
１を介して比較回路２３に与えられる。比較回路２３は
その内部に一定の定電圧源２４を有しており、定電圧源
２４の電圧Ｖｏを越える発振レベルが得られたときにト
ランジスタＴｒ２，Ｔｒ３がオン状態となって検知信号
を出力するものである。さてこの実施の形態による金属
球検出センサには前述した電波誤動作禁止回路１８Ｂが
設けられる。電波誤動作禁止回路１８Ｂは図１と同様に
トランジスタＴｒ４〜Ｔｒ６及びＴｒ７，Ｔｒ８を含ん
で構成されており、トランジスタＴｒ８のコレクタがト
ランジスタＴｒ１のコレクタに接続されている。さて強
電界が印加されていない状態ではトランジスタＴｒ７及
びＴｒ８はオフ状態となっている。そして金属球が接近
していなければトランジスタＴｒ１及びＴｒ３がオン状
態となって、比較回路２３の出力Ｖout はＨレベルとな
る。又金属球がコイルに近接すると発振回路２２の発振
が停止するため、トランジスタＴｒ１のコレクタは閾値
Ｖｏ以上となり、トランジスタＴｒ２はオフ、トランジ
スタＴｒ３もオフとなって金属球の通過を検出できる。
そして強電界下では、トランジスタＴｒ６はオフ状態と
なり、Ｔｒ７，Ｔｒ８はオン状態となるため、金属球を
検出しない場合と同様に比較回路２３への入力は低いレ
ベルとなる。従って金属球の有無にかかわらずトランジ
スタＴｒ２，Ｔｒ３はオンとなってＶout はＨレベル、
即ち金属球なしの状態が検出されることとなる。このよ
うに強電界下ではセンサの出力を所定の論理レベルに固
定することができる。
属球検出センサを示す回路図である。本図において共振
回路２１のコイルは金属球を通過する通過経路に設けら
れている。発振回路２２は共振回路２１の共振周波数で
発振する発振回路であり、その出力はトランジスタＴｒ
１を介して比較回路２３に与えられる。比較回路２３は
その内部に一定の定電圧源２４を有しており、定電圧源
２４の電圧Ｖｏを越える発振レベルが得られたときにト
ランジスタＴｒ２，Ｔｒ３がオン状態となって検知信号
を出力するものである。さてこの実施の形態による金属
球検出センサには前述した電波誤動作禁止回路１８Ｂが
設けられる。電波誤動作禁止回路１８Ｂは図１と同様に
トランジスタＴｒ４〜Ｔｒ６及びＴｒ７，Ｔｒ８を含ん
で構成されており、トランジスタＴｒ８のコレクタがト
ランジスタＴｒ１のコレクタに接続されている。さて強
電界が印加されていない状態ではトランジスタＴｒ７及
びＴｒ８はオフ状態となっている。そして金属球が接近
していなければトランジスタＴｒ１及びＴｒ３がオン状
態となって、比較回路２３の出力Ｖout はＨレベルとな
る。又金属球がコイルに近接すると発振回路２２の発振
が停止するため、トランジスタＴｒ１のコレクタは閾値
Ｖｏ以上となり、トランジスタＴｒ２はオフ、トランジ
スタＴｒ３もオフとなって金属球の通過を検出できる。
そして強電界下では、トランジスタＴｒ６はオフ状態と
なり、Ｔｒ７，Ｔｒ８はオン状態となるため、金属球を
検出しない場合と同様に比較回路２３への入力は低いレ
ベルとなる。従って金属球の有無にかかわらずトランジ
スタＴｒ２，Ｔｒ３はオンとなってＶout はＨレベル、
即ち金属球なしの状態が検出されることとなる。このよ
うに強電界下ではセンサの出力を所定の論理レベルに固
定することができる。
【００１８】図８は本発明によるフォトＩＣに電波誤動
作禁止回路を適用したものである。この実施の形態では
図８に示すようにフォトダイオードＰＤにトランジスタ
Ｔｒ１，Ｔｒ２から成るカレントミラー回路が接続さ
れ、フォトダイオードＰＤの光の受光出力がトランジス
タＴｒ１，Ｔｒ２を介してトランジスタＴｒ３に供給さ
れる。トランジスタＴｒ３，Ｔｒ４はこの電流を増幅
し、トランジスタＴｒ４の負荷抵抗として接続されてい
る抵抗Ｒ４の両端の電圧変化として外部に出力するもの
である。このようなフォトＩＣにおいても図１と同様に
トランジスタＴｒ５〜Ｔｒ９から成る電波誤動作禁止回
路１８Ｃを接続しておく。こうすれば強電界が印加され
ていない状態ではフォトダイオードの電流出力がトラン
ジスタＴｒ１，Ｔｒ２から成るカレントミラー回路及び
トランジスタＴｒ３，Ｔｒ４から成るカレントミラー回
路を介して外部に出力される。又強電界下では電波誤動
作禁止回路１８ＣのトランジスタＴｒ８，Ｔｒ９がオン
状態となり、フォトダイオードの光の入光の有無にかか
わらず出力がＬレベルとなって光が入光状態、即ちセン
サオフ状態に固定されることとなる。
作禁止回路を適用したものである。この実施の形態では
図８に示すようにフォトダイオードＰＤにトランジスタ
Ｔｒ１，Ｔｒ２から成るカレントミラー回路が接続さ
れ、フォトダイオードＰＤの光の受光出力がトランジス
タＴｒ１，Ｔｒ２を介してトランジスタＴｒ３に供給さ
れる。トランジスタＴｒ３，Ｔｒ４はこの電流を増幅
し、トランジスタＴｒ４の負荷抵抗として接続されてい
る抵抗Ｒ４の両端の電圧変化として外部に出力するもの
である。このようなフォトＩＣにおいても図１と同様に
トランジスタＴｒ５〜Ｔｒ９から成る電波誤動作禁止回
路１８Ｃを接続しておく。こうすれば強電界が印加され
ていない状態ではフォトダイオードの電流出力がトラン
ジスタＴｒ１，Ｔｒ２から成るカレントミラー回路及び
トランジスタＴｒ３，Ｔｒ４から成るカレントミラー回
路を介して外部に出力される。又強電界下では電波誤動
作禁止回路１８ＣのトランジスタＴｒ８，Ｔｒ９がオン
状態となり、フォトダイオードの光の入光の有無にかか
わらず出力がＬレベルとなって光が入光状態、即ちセン
サオフ状態に固定されることとなる。
【００１９】
【発明の効果】以上詳細に説明したように本願の請求項
１〜４の発明によれば、サブストレート型ＰＮＰトラン
ジスタを用いることなく、比較的簡単な構成で電波が加
わった状態を検出することができる。又請求項２〜４の
発明では、強電界下でセンサ出力を所定値に固定するこ
とができ、これを用いて種々の回路の誤動作を防止する
ことができるという効果が得られる。
１〜４の発明によれば、サブストレート型ＰＮＰトラン
ジスタを用いることなく、比較的簡単な構成で電波が加
わった状態を検出することができる。又請求項２〜４の
発明では、強電界下でセンサ出力を所定値に固定するこ
とができ、これを用いて種々の回路の誤動作を防止する
ことができるという効果が得られる。
【図１】本発明の第１の実施の形態による電波誤動作禁
止回路の構成を示す回路図である。
止回路の構成を示す回路図である。
【図２】本発明の第２の実施の形態による電波誤動作禁
止回路の構成を示す回路図である。
止回路の構成を示す回路図である。
【図３】本発明の第３の実施の形態による電波誤動作禁
止回路の構成を示す回路図である。
止回路の構成を示す回路図である。
【図４】本発明の第４の実施の形態による電波誤動作禁
止回路の構成を示す回路図である。
止回路の構成を示す回路図である。
【図５】本発明の第５の実施の形態による電波誤動作禁
止回路の構成を示す回路図である。
止回路の構成を示す回路図である。
【図６】本発明の第６の実施の形態によるインターフェ
ース回路とその周辺回路を示す回路図である。
ース回路とその周辺回路を示す回路図である。
【図７】本発明の第７の実施の形態による金属球検出セ
ンサ回路の構成を示す回路図である。
ンサ回路の構成を示す回路図である。
【図８】本発明の第８の実施の形態によるフォトセンサ
回路の構成を示す回路図である。
回路の構成を示す回路図である。
Ｔｒ１〜Ｔｒ９ トランジスタ １１ 電子スイッチ １２ 電圧変換回路 １３ ノイズ除去回路 １４，２３ 比較回路 １５ 出力回路 １６ ゲート回路 １７ ＣＰＵ １８Ａ〜１８Ｃ 電波誤動作禁止回路 ２１ 共振回路 ２２ 発振回路 ２４ 定電圧源
Claims (4)
- 【請求項１】 順方向にバイアスされ、ダイオード接続
された複数のトランジスタ素子から成る直列回路と、 前記直列回路に直列に接続される抵抗と、 前記直列回路及び前記抵抗の共通接続点に接続され、所
定の電界下における前記ダイオード接続されたトランジ
スタの順方向降下電圧の低下によって動作するスイッチ
ング回路と、を有することを特徴とする電波誤動作禁止
回路。 - 【請求項２】 スイッチの信号を制御回路に伝送するイ
ンターフェース回路であって、 順方向にバイアスされ、ダイオード接続された複数のト
ランジスタ素子から成る直列回路と、 前記直列回路に直列に接続される抵抗と、 前記直列回路及び前記抵抗の共通接続点に接続され、所
定の電界下における前記ダイオード接続されたトランジ
スタの順方向降下電圧の低下によって動作するスイッチ
ング回路と、 前記スイッチング回路によって電界が検知されたときに
前記スイッチからの入力信号を所定の論理レベルとして
制御回路への出力するゲート回路と、を具備することを
特徴とするインターフェース回路。 - 【請求項３】 発振回路と、前記発振回路の振幅レベル
を閾値と比較する比較回路を有し、金属体を検出するセ
ンサ装置であって、 順方向にバイアスされ、ダイオード接続された複数のト
ランジスタ素子から成る直列回路と、 前記直列回路に直列に接続される抵抗と、 前記直列回路及び前記抵抗の共通接続点に接続され、所
定の電界下における前記ダイオード接続されたトランジ
スタの順方向降下電圧の低下によって動作するスイッチ
ング回路と、 前記スイッチング回路によって電界が検知されたときに
前記比較回路の出力を所定の論理レベルとしたことを特
徴とするセンサ装置。 - 【請求項４】 受光素子と、受光素子の出力を電流出力
として出力するセンサ装置であって、 順方向にバイアスされ、ダイオード接続された複数のト
ランジスタ素子から成る直列回路と、 前記直列回路に直列に接続される抵抗と、 前記トランジスタ直列回路及び前記抵抗の共通接続点に
接続され、所定の電界下における前記ダイオード接続さ
れたトランジスタの順方向降下電圧の低下によって動作
するスイッチング回路と、 前記スイッチング回路によって電界が検知されたときに
前記受光素子の電流出力を所定値としたことを特徴とす
るセンサ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10113543A JPH11304585A (ja) | 1998-04-23 | 1998-04-23 | 電波誤動作禁止回路及びこれを用いたインターフェース回路及びセンサ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10113543A JPH11304585A (ja) | 1998-04-23 | 1998-04-23 | 電波誤動作禁止回路及びこれを用いたインターフェース回路及びセンサ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11304585A true JPH11304585A (ja) | 1999-11-05 |
Family
ID=14614987
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10113543A Pending JPH11304585A (ja) | 1998-04-23 | 1998-04-23 | 電波誤動作禁止回路及びこれを用いたインターフェース回路及びセンサ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11304585A (ja) |
-
1998
- 1998-04-23 JP JP10113543A patent/JPH11304585A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5623254A (en) | Drive circuit fault detection drive | |
| EP0998030A1 (en) | Overcurrent sensing circuit and self adjusting protection | |
| JP3656758B2 (ja) | 動作状態検出回路 | |
| US6549048B2 (en) | Threshold amplifier | |
| KR20080005139A (ko) | 아날로그 및 디지털 신호 모두에 적합한 입력 인터페이스회로 | |
| US4965469A (en) | Input circuit operable under different source voltages in semiconductor integrated circuit | |
| US20080049366A1 (en) | Protection circuit | |
| US5682121A (en) | No turn-on pop noise amplifier | |
| WO2009019985A1 (en) | Detecting circuit and electronic apparatus using detecting circuit | |
| JP7403238B2 (ja) | 電子回路およびセンサシステム | |
| US6605929B2 (en) | Power supply noise sensor | |
| CN114153261A (zh) | 电源用半导体集成电路 | |
| JP7162755B2 (ja) | 半導体装置 | |
| US6204704B1 (en) | Micropower, minimal area DC sensing power-up reset circuit | |
| US20060232900A1 (en) | Comparator and infrared remote control receiver | |
| US7782585B2 (en) | Semiconductor integrated circuit device | |
| JPH11304585A (ja) | 電波誤動作禁止回路及びこれを用いたインターフェース回路及びセンサ装置 | |
| US6992489B2 (en) | Multiple voltage level detection circuit | |
| US7420397B2 (en) | Low-consumption inhibit circuit with hysteresis | |
| US6351182B1 (en) | Circuit and method for providing a reference voltage | |
| JP2003124811A (ja) | クランプ回路 | |
| US5329246A (en) | Circuit and method of setting a bias point for a single-ended ampliifier during power-up | |
| US6359474B1 (en) | Input interface circuit | |
| JP2003046113A (ja) | 光受信回路 | |
| JP2006261143A (ja) | 熱保護回路及びこれを備えた半導体集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040709 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040727 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20041207 |