JPH11297650A - Manufacturing for semiconductor wafer - Google Patents

Manufacturing for semiconductor wafer

Info

Publication number
JPH11297650A
JPH11297650A JP9489798A JP9489798A JPH11297650A JP H11297650 A JPH11297650 A JP H11297650A JP 9489798 A JP9489798 A JP 9489798A JP 9489798 A JP9489798 A JP 9489798A JP H11297650 A JPH11297650 A JP H11297650A
Authority
JP
Japan
Prior art keywords
wafer
wafers
grinding
polishing
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP9489798A
Other languages
Japanese (ja)
Inventor
Junichi Iio
順一 飯尾
Soujiro Tsuchiya
総二郎 土屋
Akinari Fukaya
顕成 深谷
Fumiyoshi Kano
史義 加納
Kiyoshi Nakakuki
清 中久木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP9489798A priority Critical patent/JPH11297650A/en
Publication of JPH11297650A publication Critical patent/JPH11297650A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a method for manufacturing a semiconductor wafer, in which rigidity of a wafer is improved and the wafer is made thin easily. SOLUTION: In a bonding step, wafers 1a and 1b are bonded with a hot melt adhesive, and in this state the wafers are made thin in a grinding and polishing step. The wafers 1a and 1b are separated in a wafer flaking step. Since these wafers 1a and 1b are bonded, the whole thickness as a wafer is sufficient even when the wafers 1a and 1b become thinner as they are manufactured in the grinding and polishing step. Then, the grinding and polishing step can be carried out while the rigidity as a wafer is held adequately, and a sufficiently thin wafer is manufactured without a break in wafer during the grinding or polishing.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は半導体ウェハの製造
方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor wafer.

【0002】[0002]

【従来の技術】従来、例えばICカードチップ用ウェハ
の製造工程で使用される半導体ウェハの薄肉加工方法に
は、研削方法、研磨方法(CMP)、およびエッチング
方法といった機械的および化学的方法がある。これらの
方法は、図10に示すように、配線パターン31が印刷
されたウェハ30の表面にSG用テープ32と呼ばれる
配線パターン保護用のテープを貼り付けた後、ウェハ3
0の裏面(配線パターン31が設けられた面に対して反
対側の面)を削る方法として一般的に使用されている。
2. Description of the Related Art Conventionally, there are mechanical and chemical methods such as a grinding method, a polishing method (CMP), and an etching method as a thinning method of a semiconductor wafer used in, for example, a manufacturing process of an IC card chip wafer. . In these methods, as shown in FIG. 10, a tape for protecting a wiring pattern called an SG tape 32 is attached to the surface of a wafer 30 on which a wiring pattern 31 is printed, and then the wafer 3
0 is generally used as a method of shaving the back surface (surface opposite to the surface on which the wiring pattern 31 is provided).

【0003】[0003]

【発明が解決しようとする課題】しかし、ウェハ30の
薄肉化が進むにしたがってウェハ30自体の剛性力も低
下してしまうので、上記加工方法のうち特に機械的方法
を使用して極めて厚みの薄いウェハを製造しようとする
場合には、このウェハを製造する途中で研削(あるいは
研磨)装置の研削力(あるいは研磨力)がウェハ自体の
剛性力に勝ってしまい、ウェハが破壊されてしまうとい
う問題がある。
However, as the thickness of the wafer 30 is reduced, the rigidity of the wafer 30 itself is also reduced. When manufacturing wafers, there is a problem that the grinding force (or polishing force) of a grinding (or polishing) device exceeds the rigidity of the wafer itself during the manufacture of the wafer, and the wafer is destroyed. is there.

【0004】そこで本発明は上記問題点に鑑みてなされ
たものであり、ウェハ自体の剛性力を高めて容易にウェ
ハの薄肉化が可能な半導体ウェハの製造方法を提供する
ことを目的とするものである。
The present invention has been made in view of the above problems, and an object of the present invention is to provide a method of manufacturing a semiconductor wafer capable of easily reducing the thickness of the wafer by increasing the rigidity of the wafer itself. It is.

【0005】[0005]

【課題を解決するための手段】そのため請求項1記載の
発明においては、第1のウェハおよび第2のウェハを接
合する第1の工程と、前記第1のウェハおよび前記第2
のウェハの非接合面を削ることにより前記第1のウェハ
および前記第2のウェハに対して薄肉加工を施す第2の
工程と、薄肉加工を施された前記第1のウェハおよび前
記第2のウェハを剥離する第3の工程とを含んでいる。
According to the present invention, a first step of bonding a first wafer and a second wafer, and a step of bonding the first wafer and the second wafer are performed.
A second step of thinning the first wafer and the second wafer by shaving a non-bonding surface of the first wafer, and a second step of thinning the first wafer and the second wafer. And a third step of separating the wafer.

【0006】これにより、第1のウェハおよび第2のウ
ェハに対して薄肉加工を施す際のウェハの厚みを、第1
のウェハおよび第2のウェハという少なくとも2枚分の
厚みに増加させることができるので、その増加させた厚
みの分だけウェハ全体としての剛性力を向上させること
ができ、高い剛性力を保持したままで容易にウェハを薄
肉化させることができるという優れた効果がある。
Accordingly, the thickness of the first wafer and the second wafer when the thinning is performed on the first wafer and the second wafer is reduced by the first wafer.
And the second wafer can be increased to a thickness of at least two wafers, so that the rigidity of the entire wafer can be improved by the increased thickness, and the high rigidity can be maintained. Therefore, there is an excellent effect that the thickness of the wafer can be easily reduced.

【0007】また請求項4記載の発明においては、剛性
力を補強するための補強部材およびウェハを接合する第
1の工程と、前記ウェハの非接合面を削ることにより前
記ウェハに対して薄肉加工を施す第2の工程と、薄肉加
工を施された前記ウェハを前記補強部材より剥離する第
3の工程とを含んでいる。これにより、ウェハに対して
薄肉加工を施す際のウェハの厚みを、補強部材の厚み分
だけ増加させることができるので、その増加させた厚み
の分だけウェハ全体としての剛性力を向上させることが
でき、高い剛性力を保持したままで容易にウェハを薄肉
化させることができるという優れた効果がある。
Further, in the invention according to claim 4, a first step of joining a reinforcing member for reinforcing rigidity and a wafer, and thinning the wafer by shaving a non-joining surface of the wafer. And a third step of peeling the thinned wafer from the reinforcing member. Thereby, the thickness of the wafer when thinning is performed on the wafer can be increased by the thickness of the reinforcing member, so that the rigidity of the entire wafer can be improved by the increased thickness. There is an excellent effect that the thickness of the wafer can be easily reduced while maintaining high rigidity.

【0008】さらに、請求項2、請求項3および請求項
5記載の発明においては、第1のウェハおよび第2のウ
ェハの接合、あるいは補強部材およびウェハの接合に保
護部材を使用しているので、例えば接着剤や薄肉加工で
発生した塵からウェハ表面に設けられた配線パターンを
保護することができると共に、それらを除去するための
工程を設ける必要がなく、工程を簡素化することができ
るという優れた効果がある。
Further, in the second, third and fifth aspects of the present invention, the protective member is used for joining the first wafer and the second wafer or joining the reinforcing member and the wafer. For example, it is possible to protect a wiring pattern provided on a wafer surface from dust generated by an adhesive or a thin-wall processing, and it is not necessary to provide a step for removing the wiring pattern, thereby simplifying the step. Has an excellent effect.

【0009】[0009]

【発明の実施の形態】以下、本発明の好ましい一実施形
態を図面に基づいて説明する。この実施例では、カード
に内蔵されるICチップを搭載したウェハの薄肉加工方
法に本発明を適用した場合について説明する。図1は本
発明の第1実施例を示すウェハの薄肉加工工程を説明す
るための工程図である。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A preferred embodiment of the present invention will be described below with reference to the drawings. In this embodiment, a case will be described in which the present invention is applied to a method of thinning a wafer on which an IC chip built in a card is mounted. FIG. 1 is a process diagram for explaining a wafer thinning process according to a first embodiment of the present invention.

【0010】図1に示すウェハ張り合わせ工程(請求項
1における第1の工程に相当)においては、図3に示す
ように、まずウェハ1a、1bをバキューム式のウェハ
チャック5に各々固定する。そして、ウェハ1a、1b
において配線パターン2a、2bが印刷された面側に各
々SG用テープ3a、3bを貼り付け、続いて熱溶融性
のホットメルト接着剤4をSG用テープ3bの非貼り付
け面側に塗布する。そして、図3に示す矢印方向にウェ
ハチャック5を移動させ、ウェハチャック5に設けられ
た図示されない加熱部によりウェハ1a、1bを加熱し
ながら圧力をかけて張り合わせ、その後、全体を冷却し
てウェハ1aおよびウェハ1bの間を固着する。
In the wafer bonding step shown in FIG. 1 (corresponding to the first step in claim 1), first, as shown in FIG. 3, the wafers 1a and 1b are respectively fixed to a vacuum type wafer chuck 5. And the wafers 1a, 1b
, The SG tapes 3a and 3b are adhered to the surface on which the wiring patterns 2a and 2b are printed, and a hot-melt hot melt adhesive 4 is applied to the non-adhered surface of the SG tape 3b. Then, the wafer chuck 5 is moved in the direction of the arrow shown in FIG. 3, and the wafers 1a and 1b are heated while being heated by a heating unit (not shown) provided on the wafer chuck 5, and then bonded together. 1a and the wafer 1b are fixed.

【0011】次に、図1に示す研削工程では、図4に示
すような研削装置6でウェハ1a、1bの研削を行う。
すなわち、まずウェハチャック5にてウェハ1b側を固
定させた上で、表面に砥石が設けられた研削装置6を図
4に示す矢印方向に回転させつつ移動させて、ウェハ1
aの表面を研削する。この時、ウェハチャック5も回転
しているため、研削装置6はウェハ1aの表面全体を研
削することができる。なお、ノズル7からは洗浄のため
の研削水が研削装置6とウェハ1aの境界部分に向けて
注がれている。
Next, in the grinding step shown in FIG. 1, the wafers 1a and 1b are ground by a grinding device 6 as shown in FIG.
That is, first, after fixing the wafer 1b side by the wafer chuck 5, the grinding device 6 provided with a grindstone on its surface is moved while rotating in the direction of the arrow shown in FIG.
The surface of a is ground. At this time, since the wafer chuck 5 is also rotating, the grinding device 6 can grind the entire surface of the wafer 1a. Note that grinding water for cleaning is poured from the nozzle 7 toward the boundary between the grinding device 6 and the wafer 1a.

【0012】続いてウェハ1aの研削が完了すると、ウ
ェハチャック5によるウェハ1bの固定を解除し、接合
されたウェハ1a、1bを手作業などで反転させて、今
度はウェハ1aをウェハチャック5に固定させた上で研
削装置6にてウェハ1bの表面を研削する。このウェハ
1bの研削が完了すると、図1に示すように研削された
表面を平坦にするための研磨工程が行われる。すなわ
ち、図5に示すように、まず前工程で研削し終えたばか
りのウェハ1b側をウェハチャック5に固定し、続いて
ウェハチャック5によるウェハ1aの固定を解除する。
そして、表面に研磨布が設けられた研磨定盤8上にウェ
ハ1b側を固定したウェハチャック5を移動させ、図5
に示す矢印方向に向けて回転させながら研磨定盤8に圧
接させてウェハ1aの表面を研磨する。なお、ノズル9
からは研磨のための研磨剤が研磨定盤8に向けて注がれ
ている。
Subsequently, when the grinding of the wafer 1a is completed, the fixing of the wafer 1b by the wafer chuck 5 is released, and the bonded wafers 1a and 1b are turned over by manual operation or the like. After being fixed, the surface of the wafer 1b is ground by the grinding device 6. When the grinding of the wafer 1b is completed, a polishing process for flattening the ground surface is performed as shown in FIG. That is, as shown in FIG. 5, first, the wafer 1b, which has just been ground in the previous process, is fixed to the wafer chuck 5, and then the wafer chuck 5 is released from fixing the wafer 1a.
Then, the wafer chuck 5 having the wafer 1b side fixed thereon is moved onto a polishing platen 8 having a polishing cloth provided on the surface thereof.
The surface of the wafer 1a is polished by being pressed against the polishing platen 8 while rotating in the direction of the arrow shown in FIG. The nozzle 9
From there, an abrasive for polishing is poured toward the polishing platen 8.

【0013】ウェハ1aの研磨が終了すると、ウェハチ
ャック5によるウェハ1bの固定を解除し、接合させた
ウェハ1a、1bを手作業などで反転させて、今度はウ
ェハ1a側をウェハチャック5に固定させた上で研磨装
置8にてウェハ1bの表面を研磨する。なお、上述した
研削工程および研磨工程は請求項1における第2の工程
に相当する。
When the polishing of the wafer 1a is completed, the fixing of the wafer 1b by the wafer chuck 5 is released, and the bonded wafers 1a and 1b are turned over by hand or the like, and the wafer 1a side is fixed to the wafer chuck 5 this time. Then, the surface of the wafer 1b is polished by the polishing apparatus 8. The above-described grinding step and polishing step correspond to the second step in claim 1.

【0014】次に、図1に示す洗浄&乾燥工程では、研
削工程および研磨工程で発生してウェハ1a、1bに付
着した塵を洗浄し、その後これを乾燥させる。続いて図
1に示すウェハ剥離工程(請求項1における第3の工程
に相当)においては、図9に示すような剥離装置17を
使用して接合されたウェハ1a、1bを剥離させる。す
なわち、ウェハ1a、1bの双方にウェハチャック5を
固定させた上で、ホットメルト接着剤4が溶融する温度
になるまでウェハ1a、1bを図示されない加熱部にて
加熱する。その上でウェハチャック5を図9(a)およ
び図9(b)に示すX軸、Y軸、およびU軸方向に動か
して、ウェハ1aとウェハ1bを剥離させる。そして、
貼り付けていたSG用テープ3a、3bをウェハ1a、
1bから剥がして、厚みの極めて薄いウェハ1a、1b
が製造される。
Next, in the cleaning & drying step shown in FIG. 1, dust generated in the grinding step and the polishing step and adhering to the wafers 1a and 1b is washed and then dried. Subsequently, in a wafer peeling step shown in FIG. 1 (corresponding to a third step in claim 1), the bonded wafers 1a and 1b are peeled using a peeling device 17 as shown in FIG. That is, after the wafer chuck 5 is fixed to both the wafers 1a and 1b, the wafers 1a and 1b are heated by a heating unit (not shown) until the temperature of the hot melt adhesive 4 is melted. Then, the wafer chuck 5 is moved in the X-axis, Y-axis, and U-axis directions shown in FIGS. 9A and 9B to separate the wafer 1a from the wafer 1b. And
The SG tapes 3a and 3b that were pasted are replaced with the wafer 1a,
1b, very thin wafers 1a, 1b
Is manufactured.

【0015】以上述べたように上記実施例では、研削工
程および研磨工程に至る前工程の段階で2つのウェハ1
a、1bを張り合わせ、その上で研削工程および研磨工
程を実施しているので、研削工程および研磨工程が進む
につれてウェハの厚みが薄くなってきても、2枚のウェ
ハを重ねているが故にウェハ全体としては十分な厚みを
有することになる。そのため、ウェハ全体としては充分
な剛性力を保持したままで研削工程および研磨工程を進
めることができ、研削中あるいは研磨中にウェハが破壊
することなく、極めて厚みの薄いウェハを製造すること
ができる。
As described above, in the above-described embodiment, the two wafers 1 are used at the stage of the pre-process leading to the grinding process and the polishing process.
a and 1b are bonded together, and the grinding and polishing steps are performed thereon. Therefore, even if the thickness of the wafers becomes thinner as the grinding and polishing steps progress, the wafers are stacked because the two wafers are stacked. It has a sufficient thickness as a whole. Therefore, the grinding process and the polishing process can be performed while maintaining a sufficient rigidity of the entire wafer, and an extremely thin wafer can be manufactured without breaking the wafer during grinding or polishing. .

【0016】さらに上記実施例のように2枚のウェハを
重ねることにより、ウェハ全体の強度そのものも高い状
態を保持することになるため、ウェハの反りを防止した
り、移送途中でウェハが落下してもウェハの破損を防止
したりすることができる。なお、上記第1実施例では、
2枚張り合わせたウェハ1a、1bの片面ずつを研削あ
るいは研磨する例について説明したが、上記に限らず、
例えば図6に示すように、ウェハ1a、1bを張り合わ
せたウェハ12の側面をキャリア11で固定し、表面に
砥石が設けられた研削装置10a、10bによりウェハ
12の両面を同時に研削するようにしてもよい。また、
研磨工程においても、図7に示すように、ウェハ1a、
1bを張り合わせたウェハ12の側面をキャリア13で
固定し、表面に研磨布が設けられた研磨装置14a、1
4bによりウェハ12の両面を同時に研磨するようにし
てもよい。
Further, by stacking two wafers as in the above embodiment, the strength of the whole wafer itself is maintained at a high level, so that the warpage of the wafer can be prevented or the wafer can drop during the transfer. This can prevent breakage of the wafer. In the first embodiment,
Although an example in which two surfaces of the two bonded wafers 1a and 1b are ground or polished has been described, the invention is not limited thereto.
For example, as shown in FIG. 6, a side surface of a wafer 12 on which wafers 1a and 1b are bonded is fixed by a carrier 11, and both surfaces of the wafer 12 are simultaneously ground by grinding devices 10a and 10b provided with a grindstone on the surface. Is also good. Also,
In the polishing step, as shown in FIG.
1b is fixed by a carrier 13 on a side surface of a wafer 12, and a polishing device 14a,
4b, both surfaces of the wafer 12 may be polished simultaneously.

【0017】このようにウェハ12の両面に対して同時
に研磨や研磨を行うことにより、製造工程の効率を向上
させることができる。さらに、研削工程および研磨工程
において、機械的方法によるものではなく、図8に示す
ように、ノズル16より注がれるエッチング液による化
学的方法によって薄肉加工を施してもよい。なお、部材
15はエッチング液の回り込みを防止するための部材で
ある。
By simultaneously polishing or polishing both surfaces of the wafer 12, the efficiency of the manufacturing process can be improved. Further, in the grinding step and the polishing step, the thinning may be performed not by a mechanical method but by a chemical method using an etchant poured from a nozzle 16 as shown in FIG. The member 15 is a member for preventing the etchant from flowing around.

【0018】次に、第2実施例について説明する。この
実施例では、上記第1実施例のように2つのウェハを張
り合わせるのではなく、1つのウェハと、そのウェハの
剛性力を補強するための鉄板とを張り合わせるものであ
る。図2示す鉄板張り合わせ工程(請求項4における第
1の工程に相当)では、上記第1実施例と同様に、まず
ウェハ21および鉄板25をウェハチャック5に各々固
定し、ウェハ21において配線パターン22が印刷され
た面側にSG用テープ23を貼り付け、続いて熱溶融性
のホットメルト接着剤24をSG用テープ23の非貼り
付け面側に塗布する。そして、ウェハチャック5に設け
られた図示されない加熱部によりウェハ21を加熱しな
がら圧力をかけて鉄板25と張り合わせ、その後、全体
を冷却してウェハ21および鉄板25の間を固着する。
Next, a second embodiment will be described. In this embodiment, instead of bonding two wafers as in the first embodiment, one wafer is bonded to an iron plate for reinforcing the rigidity of the wafer. In the iron plate bonding step shown in FIG. 2 (corresponding to the first step in claim 4), similarly to the first embodiment, first, the wafer 21 and the iron plate 25 are fixed to the wafer chuck 5, respectively. Then, the SG tape 23 is attached to the surface on which is printed, and then a hot-melt hot melt adhesive 24 is applied to the non-attached surface of the SG tape 23. Then, the wafer 21 is adhered to the iron plate 25 by applying pressure while heating the wafer 21 by a heating unit (not shown) provided in the wafer chuck 5, and thereafter, the whole is cooled to fix the gap between the wafer 21 and the iron plate 25.

【0019】次に、図2に示す研削工程および研磨工程
(請求項4における第2の工程に相当)では、ウェハ2
1に対してのみ研削および研磨を行い、続く洗浄&乾燥
工程では、研削工程および研磨工程で発生してウェハ2
1に付着した塵を洗浄し、その後乾燥させる。そして、
図2に示すウェハ剥離工程(請求項4における第3の工
程に相当)においては、ウェハ21と鉄板25を剥離さ
せ、貼り付けていたSG用テープ23をウェハ21から
剥がして、厚みの極めて薄いウェハが製造される。
Next, in the grinding step and the polishing step (corresponding to the second step in claim 4) shown in FIG.
Grinding and polishing are performed only on the wafer 1, and in the subsequent cleaning & drying step, the wafer 2 generated in the grinding step and the polishing step is removed.
The dust adhering to 1 is washed and then dried. And
In the wafer peeling step shown in FIG. 2 (corresponding to the third step in claim 4), the wafer 21 and the iron plate 25 are peeled off, and the SG tape 23 that has been pasted is peeled off from the wafer 21 to have an extremely small thickness. A wafer is manufactured.

【0020】上記第2実施例のようにすれば、両面を研
削する必要がないため、上記第1実施例に比べて工程を
簡略化することができる。
According to the second embodiment, since it is not necessary to grind both surfaces, the process can be simplified as compared with the first embodiment.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1実施例を示すウェハの薄肉加工工
程を説明するための工程図である。
FIG. 1 is a process diagram for explaining a wafer thinning process according to a first embodiment of the present invention.

【図2】本発明の第2実施例を示すウェハの薄肉加工工
程を説明するための工程図である。
FIG. 2 is a process diagram illustrating a wafer thinning process according to a second embodiment of the present invention.

【図3】上記第1実施例における張り合わせ工程を説明
するための説明図である。
FIG. 3 is an explanatory diagram for explaining a bonding step in the first embodiment.

【図4】上記第1実施例における研削工程を説明するた
めの説明図である。
FIG. 4 is an explanatory diagram for explaining a grinding step in the first embodiment.

【図5】上記第1実施例における研磨工程を説明するた
めの説明図である。
FIG. 5 is an explanatory diagram for explaining a polishing step in the first embodiment.

【図6】上記第1実施例における他の研削工程を説明す
るための説明図である。
FIG. 6 is an explanatory diagram for explaining another grinding step in the first embodiment.

【図7】上記第1実施例における他の研磨工程を説明す
るための説明図である。
FIG. 7 is an explanatory diagram for explaining another polishing step in the first embodiment.

【図8】上記第1実施例におけるさらに他の研削工程を
説明するための説明図である。
FIG. 8 is an explanatory diagram for explaining still another grinding step in the first embodiment.

【図9】上記第1実施例におけるウェハ剥離工程を説明
するための説明図である。
FIG. 9 is an explanatory diagram for explaining a wafer peeling step in the first embodiment.

【図10】従来技術を説明するための説明図である。FIG. 10 is an explanatory diagram for explaining a conventional technique.

【符号の説明】[Explanation of symbols]

1a、1b ウェハ 2a、2b 配線パターン 3a、3b SG用テープ 4 ホットメルト接着剤 1a, 1b Wafer 2a, 2b Wiring pattern 3a, 3b Tape for SG 4 Hot melt adhesive

───────────────────────────────────────────────────── フロントページの続き (72)発明者 加納 史義 愛知県刈谷市昭和町1丁目1番地 株式会 社デンソー内 (72)発明者 中久木 清 愛知県刈谷市昭和町1丁目1番地 株式会 社デンソー内 ──────────────────────────────────────────────────続 き Continuing on the front page (72) Inventor Fumiyoshi Kano 1-1-1, Showa-cho, Kariya-shi, Aichi Pref. Inside DENSO Corporation (72) Inventor Kiyoshi Nakakugi 1-1-1, Showa-cho, Kariya-shi, Aichi Pref. Inside DENSO

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 第1のウェハおよび第2のウェハを接合
する第1の工程と、 前記第1のウェハおよび前記第2のウェハの非接合面を
削ることにより前記第1のウェハおよび前記第2のウェ
ハに対して薄肉加工を施す第2の工程と、 薄肉加工を施された前記第1のウェハおよび前記第2の
ウェハを剥離する第3の工程と、 を含むことを特徴とする半導体ウェハの製造方法。
A first step of bonding a first wafer and a second wafer; and a step of cutting a non-bonding surface of the first wafer and the second wafer to form the first wafer and the second wafer. A second step of performing thin processing on the second wafer, and a third step of peeling off the first wafer and the second wafer that have been subjected to thin processing. Wafer manufacturing method.
【請求項2】 前記第1の工程は、 前記第1のウェハおよび前記第2のウェハの一面に各々
設けられた配線パターン上に、該配線パターンを保護す
る保護部材を各々貼り付ける貼付工程と、 前記第1のウェハおよび前記第2のウェハの各々に貼り
付けられた前記保護部材同士を接合する接合工程と、 を含むことを特徴とする請求項1記載の半導体ウェハの
製造方法。
2. The method according to claim 1, wherein the first step includes: attaching a protection member for protecting the wiring pattern on a wiring pattern provided on one surface of each of the first wafer and the second wafer; 2. The method of manufacturing a semiconductor wafer according to claim 1, further comprising: a joining step of joining the protection members attached to each of the first wafer and the second wafer. 3.
【請求項3】 前記第1の工程は、 配線パターンが設けられた前記第1のウェハおよび前記
第2のウェハの各一面の間に該配線パターンを保護する
保護部材を挟着することにより、前記第1のウェハおよ
び前記第2のウェハを接合する工程、 を含むことを特徴とする請求項1記載の半導体ウェハの
製造方法。
3. The first step, wherein a protection member for protecting the wiring pattern is sandwiched between each surface of the first wafer and the second wafer provided with the wiring pattern, 2. The method of manufacturing a semiconductor wafer according to claim 1, further comprising: bonding the first wafer and the second wafer. 3.
【請求項4】 剛性力を補強するための補強部材および
ウェハを接合する第1の工程と、 前記ウェハの非接合面を削ることにより前記ウェハに対
して薄肉加工を施す第2の工程と、 薄肉加工を施された前記ウェハを前記補強部材より剥離
する第3の工程と、 を含むことを特徴とする半導体ウェハの製造方法。
4. A first step of joining a reinforcing member for reinforcing rigidity and a wafer, and a second step of thinning the wafer by shaving a non-joining surface of the wafer. A third step of separating the thinned wafer from the reinforcing member.
【請求項5】 前記第1の工程は、 前記ウェハの一面に設けられた配線パターン上に、該配
線パターンを保護する保護部材を貼り付ける貼付工程
と、 前記ウェハに貼り付けられた前記保護部材および前記補
強部材を接合する接合工程と、 を含むことを特徴とする請求項4記載の半導体ウェハの
製造方法。
5. The method according to claim 1, wherein the first step comprises: attaching a protection member for protecting the wiring pattern on a wiring pattern provided on one surface of the wafer; and attaching the protection member to the wafer. The method for manufacturing a semiconductor wafer according to claim 4, further comprising: a bonding step of bonding the reinforcing member.
JP9489798A 1998-04-07 1998-04-07 Manufacturing for semiconductor wafer Withdrawn JPH11297650A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9489798A JPH11297650A (en) 1998-04-07 1998-04-07 Manufacturing for semiconductor wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9489798A JPH11297650A (en) 1998-04-07 1998-04-07 Manufacturing for semiconductor wafer

Publications (1)

Publication Number Publication Date
JPH11297650A true JPH11297650A (en) 1999-10-29

Family

ID=14122831

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9489798A Withdrawn JPH11297650A (en) 1998-04-07 1998-04-07 Manufacturing for semiconductor wafer

Country Status (1)

Country Link
JP (1) JPH11297650A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001088970A1 (en) * 2000-05-16 2001-11-22 Shin-Etsu Handotai Co.,Ltd. Semiconductor wafer thinning method, and thin semiconductor wafer
US8537626B2 (en) 2010-11-26 2013-09-17 Elpida Memory, Inc. Semiconductor device and method of controlling the same
US9269603B2 (en) 2013-05-09 2016-02-23 Globalfoundries Inc. Temporary liquid thermal interface material for surface tension adhesion and thermal control
CN110394910A (en) * 2019-07-23 2019-11-01 芯盟科技有限公司 Wafer thining method
CN115464484A (en) * 2022-10-14 2022-12-13 杭州乾晶半导体有限公司 Double-sided processing method of silicon carbide wafer and corresponding device

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001088970A1 (en) * 2000-05-16 2001-11-22 Shin-Etsu Handotai Co.,Ltd. Semiconductor wafer thinning method, and thin semiconductor wafer
US6930023B2 (en) 2000-05-16 2005-08-16 Shin-Etsu Handotai Co, Ltd. Semiconductor wafer thinning method, and thin semiconductor wafer
KR100755999B1 (en) * 2000-05-16 2007-09-06 신에쯔 한도타이 가부시키가이샤 Semiconductor wafer thining method, and thin semiconductor wafer
US8537626B2 (en) 2010-11-26 2013-09-17 Elpida Memory, Inc. Semiconductor device and method of controlling the same
US9269603B2 (en) 2013-05-09 2016-02-23 Globalfoundries Inc. Temporary liquid thermal interface material for surface tension adhesion and thermal control
CN110394910A (en) * 2019-07-23 2019-11-01 芯盟科技有限公司 Wafer thining method
CN115464484A (en) * 2022-10-14 2022-12-13 杭州乾晶半导体有限公司 Double-sided processing method of silicon carbide wafer and corresponding device
CN115464484B (en) * 2022-10-14 2024-06-07 杭州乾晶半导体有限公司 Double-sided processing method and corresponding device for silicon carbide wafer

Similar Documents

Publication Publication Date Title
TW498442B (en) Method for thinning semiconductor wafer and thin semiconductor wafer
TWI484544B (en) Method of thinning a semiconductor wafer
KR100759687B1 (en) Method for thinning substrate and method for manufacturing circuit device
TWI655744B (en) Manufacturing method of laminated element
JP2004047823A (en) Dicing tape sticking device and back grind dicing tape sticking system
JP6956788B2 (en) Board processing method and board processing system
JP2004349649A (en) Thin processing method of wafer
JP2011023393A (en) Method for manufacturing semiconductor device
US20080188061A1 (en) Method of protecting front surface structure of wafer and method of wafer dividing
JP2005050997A (en) Semiconductor element isolation method
US7918714B2 (en) Methods for treating wafers on assembly carriers
KR20030029152A (en) Method of processing a semiconductor wafer
JP2005123653A (en) Taping/peering apparatus and taping system
JP2018206936A (en) Substrate processing system and substrate processing method
JP2008258412A (en) Method for singulating silicon wafer
JPH11297650A (en) Manufacturing for semiconductor wafer
JP4306359B2 (en) Expanding method
JPH11145089A (en) Back surface grinding method of semiconductor wafer and protective tape used therefor
JPH11297648A (en) Apparatus and manufacture for semiconductor wafer
JP2007180252A (en) Semiconductor device manufacturing method
KR100411256B1 (en) A wafer lapping process and a method of processing a wafer backside using the same
KR100539271B1 (en) Method for die attaching a chip having a warpage prevention materials
JP4462940B2 (en) Manufacturing method of semiconductor device
TWI360843B (en) Method for wafer cutting
JP2003124147A (en) Method for manufacturing semiconductor device

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20050607