JP2008258412A - Method for singulating silicon wafer - Google Patents

Method for singulating silicon wafer Download PDF

Info

Publication number
JP2008258412A
JP2008258412A JP2007099229A JP2007099229A JP2008258412A JP 2008258412 A JP2008258412 A JP 2008258412A JP 2007099229 A JP2007099229 A JP 2007099229A JP 2007099229 A JP2007099229 A JP 2007099229A JP 2008258412 A JP2008258412 A JP 2008258412A
Authority
JP
Japan
Prior art keywords
silicon wafer
die attach
attach film
silicon
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007099229A
Other languages
Japanese (ja)
Inventor
Hideki Maruyama
秀樹 丸山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2007099229A priority Critical patent/JP2008258412A/en
Publication of JP2008258412A publication Critical patent/JP2008258412A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To obtain a silicon chip singulated in a state that a die attach film is stuck to a rear face in the case of singulating a silicon wafer by a DBG method. <P>SOLUTION: A protection material is stuck to a circuit forming surface of a silicon wafer, the silicon wafer is ground from a surface opposed to the protection material sticking surface, a die attach film is stuck to the ground surface of the silicon wafer, a wafer holding material is stuck on the die attach film, the protection material is removed, the silicon wafer is diced to a singulated chip so that a cutting edge arrives from the circuit forming surface side of the silicon wafer at the wafer holding material, a protection material is stuck to a circuit forming surface of the chip, the wafer holding material is ground until the die attach film appears, a holding tape is stuck to the die attach film, the chip is transferred to the holding tape together with the die attach film, and then the protection material is removed from the chip. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明はシリコンウエハの個片化方法に関し、より詳細には、先ダイシング法に用いて好適なシリコンウエハの個片化方法に関する。   The present invention relates to a silicon wafer singulation method, and more particularly, to a silicon wafer singulation method suitable for use in a prior dicing method.

半導体装置に用いられるシリコンウエハは、半導体装置の生産性向上のため大径化および薄型化が進んでいる。このような大径化および薄型化したシリコンウエハを破損させることなく個片化するための加工方法として、先ダイシング(DBG:Dicing Before Grinding)法(以下、単にDBG法という)が広く用いられている。   Silicon wafers used in semiconductor devices are becoming larger and thinner in order to improve the productivity of semiconductor devices. As a processing method for dividing such a silicon wafer having a large diameter and a thin shape without damaging the wafer, a dicing before grinding (DBG) method (hereinafter simply referred to as a DBG method) is widely used. Yes.

DBG法は、シリコンウエハを個片化する際において、シリコンウエハをねらい通りの厚さ寸法に研削する前に、シリコンウエハを回路形成面側からハーフカットし、シリコンウエハの裏面側からハーフカットした位置まで研削して、シリコンウエハを所定の厚さ寸法に整えると同時に、シリコンウエハを個片化するシリコンウエハの個片化方法である。DBG法により個片化されたシリコンチップは、接着剤を用いてリードフレーム等の配線基板に接合されて半導体装置に形成される。このように、DBG法により個片化されたシリコンチップは、配線基板との接合面に接着剤を後付けして搭載される。
特開2000−294522号公報
In the DBG method, when a silicon wafer is singulated, the silicon wafer is half-cut from the circuit forming surface side and half-cut from the back surface side of the silicon wafer before grinding the silicon wafer to a desired thickness dimension. This is a silicon wafer singulation method in which a silicon wafer is singulated at the same time by grinding to a position and adjusting the silicon wafer to a predetermined thickness. Silicon chips separated by the DBG method are bonded to a wiring substrate such as a lead frame by using an adhesive and are formed in a semiconductor device. As described above, the silicon chip separated by the DBG method is mounted by attaching an adhesive to the joint surface with the wiring board.
JP 2000-294522 A

半導体装置の小型化にともなって、シリコンウエハもまたさらに細かく個片化されるようになってきた。したがってDBG法によってシリコンウエハを個片化する方法の場合は、個々のシリコンチップに個別に接着剤を塗布しなければならないから、シリコンチップの接合面に接着剤を均一に塗布する作業が非常に煩雑であるという課題がある。   With the miniaturization of semiconductor devices, silicon wafers have also become more finely divided. Therefore, in the method of separating silicon wafers by the DBG method, since it is necessary to individually apply an adhesive to each silicon chip, the work of uniformly applying the adhesive to the bonding surface of the silicon chip is very difficult. There is a problem that it is complicated.

また、半導体装置にはシリコンチップを積み重ねて搭載する形態の製品もある。このような製品では、シリコンチップを平坦に積み重ねる必要があるから、接着剤のかわりにダイアタッチフィルムなどの両面粘着フィルムを用いて接着する方法が用いられるようになった。しかしながら、従来のDBG法では、シリコンウエハを個片化することは可能であっても、ダイアタッチフィルムを貼着した状態で個片化することは不可能である。そこで個片化したシリコンウエハのそれぞれにダイアタッチフィルムを貼り付ける必要が生じるが、シリコンチップへダイアタッチフィルムを貼り付る作業はきわめて非効率的である。   In addition, some semiconductor devices have a product in which silicon chips are stacked and mounted. In such products, since silicon chips need to be stacked flat, a method of bonding using a double-sided adhesive film such as a die attach film instead of an adhesive has come to be used. However, in the conventional DBG method, even if it is possible to divide the silicon wafer, it is impossible to divide the silicon wafer with the die attach film attached. Therefore, it is necessary to affix the die attach film to each individual silicon wafer, but the operation of adhering the die attach film to the silicon chip is extremely inefficient.

また、DBG法では、シリコンウエハは研削加工によりねらいとする厚さ寸法に整えられて個片化されるが、研削加工を施すことによってシリコンウエハの研削面に破砕層が形成されひずみが残留してしまう。この残留ひずみによりシリコンチップの抗折強度が低下してしまうため、研削加工後に研磨加工を施して残留ひずみを取り除く(ストレスリリーフ)工程がなされる場合がある。しかしながらこの研磨加工は個片化されたシリコンチップの表面を研磨することになるから、保持シートに支持されているシリコンチップ間の溝内にコンタミが堆積してしまい、研磨加工が的確に行うことができないといった課題や、研磨加工によりチップ剥がれが生じ、歩留まりが低下するといった課題も有している。   In the DBG method, the silicon wafer is adjusted to a desired thickness by grinding to be singulated, but by grinding, a fractured layer is formed on the ground surface of the silicon wafer and strain remains. End up. Since the bending strength of the silicon chip is lowered by this residual strain, there is a case where a polishing process is performed after the grinding process to remove the residual strain (stress relief). However, since this polishing process polishes the surface of the separated silicon chip, contamination accumulates in the groove between the silicon chips supported by the holding sheet, and the polishing process is performed accurately. There is also a problem that the chip cannot be peeled off and a chip is peeled off by the polishing process, resulting in a decrease in yield.

そこで本願発明は、DBG法によりシリコンウエハを個片化する際において、裏面にダイアタッチフィルムが貼着された状態で個片化されたシリコンチップを得ることができると共に、歩留まりを低下させることなくシリコンウエハを容易に研磨加工することができるシリコンウエハの個片化方法の提供を目的としている。   Therefore, the present invention can provide a silicon chip that is separated with a die attach film attached to the back surface when the silicon wafer is separated by the DBG method, and without reducing the yield. An object of the present invention is to provide a silicon wafer singulation method capable of easily polishing a silicon wafer.

本発明は、シリコンウエハの回路形成面に第1の保護材を貼付した後、該第1の保護材を貼付した面と対向する側の面から前記シリコンウエハを研削する工程と、該シリコンウエハの研削面にダイアタッチフィルムを貼付し、次いで該ダイアタッチフィルム上にウエハ保持材を接着し、前記第1の保護材を除去する工程と、前記シリコンウエハの回路形成面側から前記ウエハ保持材に切断刃が到達するように前記シリコンウエハを個片のチップにダイシングする工程と、前記ウエハ保持材に保持されたすべてのチップにわたってチップの回路形成面に第2の保護材を貼付する工程と、前記ウエハ保持材を前記ダイアタッチフィルムがあらわれるまで研削した後、前記ダイアタッチフィルムに保持テープを貼付し、前記ダイアタッチフィルムと共に前記チップを前記保持テープに転写させる工程と、前記チップから前記第2の保護材を除去する工程と、を有していることを特徴とするシリコンウエハの個片化方法である。   The present invention includes a step of grinding the silicon wafer from a surface opposite to the surface to which the first protective material is pasted after pasting the first protective material to the circuit forming surface of the silicon wafer; A step of attaching a die attach film to the ground surface, then bonding a wafer holding material on the die attach film and removing the first protective material, and the wafer holding material from the circuit forming surface side of the silicon wafer. Dicing the silicon wafer into individual chips so that the cutting blade reaches the edge, and attaching a second protective material to the circuit forming surface of the chip over all the chips held by the wafer holding material; And after grinding the wafer holding material until the die attach film appears, affixing a holding tape to the die attach film, A step of transferring the chip to the holding tape, is a silicon wafer singulation method comprising that and a step of removing the second protective material from the tip.

また、前記シリコンウエハを研削する工程が、前記シリコンウエハを研削する工程と、該研削後に研磨する工程からなることを特徴とする。かかる研磨工程は、ドライポリッシングによるものであることが好ましい。これにより、抗折強度を向上させるためにシリコンチップに研磨加工を施しても、シリコンチップ間に形成された溝内へのコンタミ堆積を防ぐことができ、効率的かつ高精度な研磨加工を施すことができる。   In addition, the step of grinding the silicon wafer includes a step of grinding the silicon wafer and a step of polishing after the grinding. Such a polishing step is preferably performed by dry polishing. As a result, even if the silicon chip is polished to improve the bending strength, contamination accumulation in the groove formed between the silicon chips can be prevented, and an efficient and highly accurate polishing process is performed. be able to.

また、前記ウエハ保持材として、ベアシリコンウエハを使用することを特徴とする。これにより、シリコンウエハの研磨に用いる設備やシリコンウエハの処理方法をそのまま適用することができるため、大規模な設備投資が不要であり、オペレータの作業負担を軽減することができる。加えてシリコンウエハの加工精度の向上が期待できる。   Further, a bare silicon wafer is used as the wafer holding material. As a result, since the equipment used for polishing the silicon wafer and the silicon wafer processing method can be applied as they are, a large-scale equipment investment is unnecessary, and the operator's work burden can be reduced. In addition, improvement in the processing accuracy of silicon wafers can be expected.

本発明にかかるシリコンウエハの個片化方法によれば、シリコンウエハにダイアタッチフィルムを貼着した状態で、シリコンウエハとダイアタッチフィルムを同時に個片化することができる。また、研削加工時にシリコンウエハのチッピングが発生しやすいシリコンウエハの裏面側がダイアタッチフィルムにより支持されて研削加工されるから、シリコンウエハを研磨処理する際にチッピングの発生を防止することができる。さらには、従来のDBGプロセスに用いた設備をそのまま適用することができるため、大規模な設備投資をする必要がなく経済的である。   According to the silicon wafer singulation method according to the present invention, the silicon wafer and the die attach film can be singulated at the same time in a state where the die attach film is adhered to the silicon wafer. Further, since the back side of the silicon wafer, which is likely to cause chipping of the silicon wafer during grinding, is supported by the die attach film and is ground, it is possible to prevent the occurrence of chipping when polishing the silicon wafer. Furthermore, since the equipment used in the conventional DBG process can be applied as it is, it is economical because it is not necessary to make a large-scale equipment investment.

以下、本発明にかかるシリコンウエハの個片化方法の実施形態について、図面に基づいて説明する。図1は、本実施形態におけるシリコンウエハの個片化方法の工程順を示すフロー図である。図2〜図16は、各工程におけるシリコンウエハの状態を示す説明図である。   DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiments of a silicon wafer singulation method according to the present invention will be described below with reference to the drawings. FIG. 1 is a flowchart showing a process sequence of a silicon wafer singulation method according to this embodiment. 2-16 is explanatory drawing which shows the state of the silicon wafer in each process.

まず、図2に示すように所定の大きさに形成されたシリコンウエハ10の片側面に図示しない回路を形成する(ステップ1)。次に図3に示すようにシリコンウエハ10の回路形成面12に第1の保護材であるバックグラインド保護テープ20(以下、BG保護テープ20という)を貼り付ける(ステップ2)。BG保護テープ20は、バックグラインド処理時において研削(研磨)装置30のチャックテーブル(図示せず)がシリコンウエハ10を吸着保持する際に、シリコンウエハ10に形成された回路および回路部品を保護するものである。次に図4に示すように、BG保護テープ20が貼り付けられた面と対向するシリコンウエハ10の面をバックグラインド砥石32による研削加工する(ステップ3)。このようにしてバックグラインド砥石32によりシリコンウエハ10は板厚が設計寸法になるまでバックグラインド処理される。   First, as shown in FIG. 2, a circuit (not shown) is formed on one side of the silicon wafer 10 having a predetermined size (step 1). Next, as shown in FIG. 3, a back grind protective tape 20 (hereinafter referred to as BG protective tape 20), which is a first protective material, is attached to the circuit forming surface 12 of the silicon wafer 10 (step 2). The BG protective tape 20 protects circuits and circuit components formed on the silicon wafer 10 when a chuck table (not shown) of the grinding (polishing) device 30 sucks and holds the silicon wafer 10 during back grinding. Is. Next, as shown in FIG. 4, the surface of the silicon wafer 10 facing the surface to which the BG protective tape 20 is attached is ground by a back grindstone 32 (step 3). In this way, the back grinding process is performed by the back grindstone 32 until the thickness of the silicon wafer 10 reaches the design dimension.

シリコンウエハ10の板厚寸法が設計寸法になったら、研削工程を終了し、次に図5に示すように研削面を研磨する研磨工程を実行する(ステップ4)。この研磨工程においては、ポリッシャー用砥石34を用いる研磨装置30を用いて研磨加工する。研磨工程にはドライポリッシングが好適に用いられる。
このようにシリコンウエハ10の研削面をポリッシャー用砥石34で研磨することにより、研削加工時に生じたシリコンウエハ10の研削面における残留ひずみを取り除くことができる。シリコンウエハ10の残留ひずみを取り除くことによりシリコンウエハ10の抗折強度を向上させることができるので、シリコンウエハ10の取り扱い時における破損を大幅に削減することができ、歩留まりが向上する。
When the plate thickness dimension of the silicon wafer 10 reaches the design dimension, the grinding process is terminated, and then a polishing process for polishing the ground surface is performed as shown in FIG. 5 (step 4). In this polishing step, polishing is performed using a polishing apparatus 30 that uses a polisher grindstone 34. Dry polishing is preferably used for the polishing step.
By polishing the ground surface of the silicon wafer 10 with the polisher grindstone 34 in this way, residual strain on the ground surface of the silicon wafer 10 generated during grinding can be removed. Since the bending strength of the silicon wafer 10 can be improved by removing the residual strain of the silicon wafer 10, damage during handling of the silicon wafer 10 can be greatly reduced, and the yield is improved.

研磨工程が終了した後、図6に示すようにシリコンウエハ10の研磨面14にダイアタッチフィルム40を貼り付ける(ステップ5)。ダイアタッチフィルム40は熱可塑性材料からなり、ダイアタッチフィルム40の厚さ寸法は15〜40マイクロメートルである。
シリコンウエハ10の研磨面14にダイアタッチフィルム40を貼り付けた後、図7に示すようにダイアタッチフィルム40の上にウエハ保持材であるベアシリコン50を重ねて貼り付けする(ステップ6)。本実施形態におけるベアシリコン50は、ステップ1で用いたシリコンウエハ10と同一のものを用いている。ダイアタッチフィルム40とベアシリコン50の貼り付けは、ダイアタッチフィルム40を120〜150℃に加熱して粘着性をもたせた後に、ベアシリコン50を重ね合わせることによりなされる。
After the polishing process is completed, the die attach film 40 is attached to the polishing surface 14 of the silicon wafer 10 as shown in FIG. 6 (step 5). The die attach film 40 is made of a thermoplastic material, and the thickness of the die attach film 40 is 15 to 40 micrometers.
After the die attach film 40 is attached to the polished surface 14 of the silicon wafer 10, bare silicon 50, which is a wafer holding material, is attached to the die attach film 40 as shown in FIG. 7 (step 6). The bare silicon 50 in this embodiment is the same as the silicon wafer 10 used in step 1. The die attach film 40 and the bare silicon 50 are attached by superimposing the bare silicon 50 after the die attach film 40 is heated to 120 to 150 ° C. to give adhesiveness.

ダイアタッチフィルム40にベアシリコン50を貼り付けた後、自然冷却または強制冷却して常温状態にした後、図8に示すように第1の保護材であるBG保護テープ20を剥離して除去する(ステップ7)。次に、図9に示すようにシリコンウエハ10の回路形成面側から切断刃であるダイシングソー60によりダイシングする(ステップ8)。ダイシング工程においては、ダイシングソー60の刃先がベアシリコン50の一部にまで到達するようにしておこなわれる。ダイシング工程により、シリコンウエハ10とダイアタッチフィルム40が個片化されるが、ダイアタッチフィルム40がベアシリコン50に予め貼り付けされているため、個片化されたそれぞれのシリコンチップ16は、ダイシング前における平面位置と同じ位置を維持することができ、シリコンチップ16どうしの配列が乱れることはない。   After the bare silicon 50 is attached to the die attach film 40, it is naturally cooled or forcedly cooled to room temperature, and then the BG protective tape 20 as the first protective material is peeled off and removed as shown in FIG. (Step 7). Next, as shown in FIG. 9, dicing is performed from the circuit forming surface side of the silicon wafer 10 with a dicing saw 60 that is a cutting blade (step 8). The dicing process is performed such that the cutting edge of the dicing saw 60 reaches a part of the bare silicon 50. Although the silicon wafer 10 and the die attach film 40 are separated into individual pieces by the dicing process, since the die attach film 40 is preliminarily attached to the bare silicon 50, each of the separated silicon chips 16 is dicing. The same position as the plane position in the front can be maintained, and the arrangement of the silicon chips 16 is not disturbed.

ダイシング工程が済んだら、図10に示すようにシリコンウエハ10(シリコンチップ16)の回路形成面12に第2の保護材であるバックグラインド保護テープ70(以下、BG保護テープ70という)を貼り付ける(ステップ9)。このBG保護テープ70は、第1の保護材で用いたBG保護テープ20と同じものを用いることができる。BG保護テープ70を貼り付けた後、図11に示すようにバックグラインド処理によりベアシリコン50を研削する(ステップ10)。本実施形態においては、ウエハ保持材としてシリコンウエハ10と同じ材料からなるベアシリコン50を用いているため、通常のDBG法において用いられる研削(研磨)装置30を用いることができる。また、研削(研磨)装置30の砥石はステップ4で用いたバックグラインド砥石32を用い、ステップ4と同様の研削方法を適用することができ、オペレータへの作業負担が非常に少ないため好都合である。   After the dicing process is completed, a back grind protective tape 70 (hereinafter referred to as BG protective tape 70), which is a second protective material, is applied to the circuit forming surface 12 of the silicon wafer 10 (silicon chip 16) as shown in FIG. (Step 9). This BG protective tape 70 can be the same as the BG protective tape 20 used in the first protective material. After the BG protective tape 70 is applied, the bare silicon 50 is ground by back grinding as shown in FIG. 11 (step 10). In this embodiment, since bare silicon 50 made of the same material as the silicon wafer 10 is used as a wafer holding material, a grinding (polishing) apparatus 30 used in a normal DBG method can be used. Further, the grinding wheel of the grinding (polishing) device 30 is convenient because the back grinding wheel 32 used in step 4 can be used and the same grinding method as in step 4 can be applied, and the burden on the operator is very small. .

バックグラインド処理によりベアシリコン50をすべて研削すると、ベアシリコン50の下にあるダイアタッチフィルム40があらわれ、ダイアタッチフィルム40が個片化された状態でシリコンチップ16を得ることができる(図12)。この研削工程においては、チッピングが発生しやすいシリコンウエハ10(シリコンチップ16)の研磨面14側がダイアタッチフィルム40により保持されているので、シリコンウエハ10のチッピング発生を防止することができ、歩留りが向上する。
ダイアタッチフィルム40が研削面にあらわれたらバックグラインド処理を終了し、図13に示すように保持テープであるダイシングテープ80にシリコンチップ16と、シリコンチップ16に対応して個片化されたダイアタッチフィルム40とを転写し(ステップ11)、図14に示すようにシリコンチップ16,16・・・からBG保護テープ70を剥離して除去する(ステップ12)。
When all of the bare silicon 50 is ground by the back grinding process, the die attach film 40 under the bare silicon 50 appears, and the silicon chip 16 can be obtained in a state where the die attach film 40 is singulated (FIG. 12). . In this grinding process, since the polishing surface 14 side of the silicon wafer 10 (silicon chip 16) that is likely to be chipped is held by the die attach film 40, chipping of the silicon wafer 10 can be prevented and the yield can be improved. improves.
When the die attach film 40 appears on the ground surface, the back grinding process is terminated, and the silicon chip 16 and the die attach separated into pieces corresponding to the silicon chip 16 are formed on the dicing tape 80 as a holding tape as shown in FIG. The film 40 is transferred (step 11), and the BG protective tape 70 is peeled off and removed from the silicon chips 16, 16,... As shown in FIG.

ダイシングテープ80に転写されたシリコンチップ16と個片化されたダイアタッチフィルム40は、図15に示すように搬送手段であるピックアップ装置90により個別にピックアップされ、図16に示すように配線基板Kにダイアタッチフィルム40によって接着される(ステップ13)。   The silicon chip 16 transferred to the dicing tape 80 and the die attach film 40 separated into pieces are individually picked up by a pickup device 90 which is a conveying means as shown in FIG. 15, and as shown in FIG. Is adhered by the die attach film 40 (step 13).

以上に、本発明にかかるシリコンウエハの個片化方法について、実施形態に基づいて詳細に説明してきたが、本願発明は以上の実施形態に限定されるものではなく、発明の要旨を変更しない範囲で各種の改変を行っても本願発明の技術的範囲に属することはもちろんである。
例えば、以上の実施形態においては、ステップ3のシリコンウエハ10の研削工程の後にシリコンウエハ10表面の残留ひずみを取り除くドライポリッシングによる研削面の研磨工程(ステップ4)を実行する形態について説明しているが、シリコンウエハ10の表面に研削工程(ステップ3)による残留ひずみがない場合や、抗折強度に大きな影響を与えない程度の残留ひずみであれば、シリコンウエハ10の研削面を研磨する研磨工程を省略することも可能である。
The silicon wafer singulation method according to the present invention has been described in detail above based on the embodiments. However, the present invention is not limited to the above embodiments, and the scope of the invention is not changed. Of course, even if various modifications are made, it belongs to the technical scope of the present invention.
For example, in the above-described embodiment, a mode is described in which a grinding surface polishing step (step 4) by dry polishing that removes residual strain on the surface of the silicon wafer 10 is performed after the grinding step of the silicon wafer 10 in step 3. However, if there is no residual strain due to the grinding process (step 3) on the surface of the silicon wafer 10 or if the residual strain does not significantly affect the bending strength, a polishing process for polishing the ground surface of the silicon wafer 10 Can be omitted.

また、以上に説明した実施形態においては、ウエハ保持材としてベアシリコン50を用いた例について説明を行っているが、ウエハ保持材は他の材料により形成されたものであってもよいのはもちろんである。要は、ウエハ保持材はバックグラインド処理により研削されるものであるから、研削装置30で容易に研削することができる材料が好ましい。例えば、アルミナなどのセラミック製のウエハ保持材の他、エポキシ樹脂等の合成樹脂製のウエハ保持材を用いても良い。また、ウエハ保持材は安価な材料で形成されていればなお好適である。   In the embodiment described above, an example in which bare silicon 50 is used as a wafer holding material has been described, but the wafer holding material may be formed of other materials. It is. In short, since the wafer holding material is ground by back grinding, a material that can be easily ground by the grinding device 30 is preferable. For example, in addition to a ceramic wafer holding material such as alumina, a synthetic resin wafer holding material such as an epoxy resin may be used. Further, it is more preferable that the wafer holding material is made of an inexpensive material.

本実施形態におけるシリコンウエハの個片化方法の工程順を示すフロー図である。It is a flowchart which shows the process order of the isolation | separation method of the silicon wafer in this embodiment. シリコンウエハを示す説明図である。It is explanatory drawing which shows a silicon wafer. シリコンウエハの回路形成面にBG保護テープを貼り付けた状態を示す説明図である。It is explanatory drawing which shows the state which affixed BG protective tape on the circuit formation surface of a silicon wafer. シリコンウエハをバックグラインドしている状態を示す説明図である。It is explanatory drawing which shows the state which is carrying out the back grinding of the silicon wafer. シリコンウエハの研削面を研磨している状態を示す説明図である。It is explanatory drawing which shows the state which grind | polishes the grinding surface of a silicon wafer. シリコンウエハの研磨面にダイアタッチフィルムを貼り付けた状態を示す説明図である。It is explanatory drawing which shows the state which affixed the die attach film on the grinding | polishing surface of the silicon wafer. ダイアタッチフィルムの上にベアシリコンを重ね合わせた状態を示す説明図である。It is explanatory drawing which shows the state which piled up the bare silicon on the die attach film. シリコンウエハからBG保護テープを除去した状態を示す説明図である。It is explanatory drawing which shows the state which removed the BG protective tape from the silicon wafer. シリコンウエハとダイアタッチフィルムをダイシングしている状態を示す説明図である。It is explanatory drawing which shows the state which has diced the silicon wafer and the die attach film. ダイシングしたシリコンウエハの回路形成面にBG保護テープを貼り付けた状態を示す説明図である。It is explanatory drawing which shows the state which affixed BG protective tape on the circuit formation surface of the diced silicon wafer. ベアシリコンをバックグラインドしている状態を示す説明図である。It is explanatory drawing which shows the state which backgrinds bare silicon. ベアシリコンの研削が完了した状態を示す説明図である。It is explanatory drawing which shows the state which grinding of bare silicon was completed. ベアシリコンの研削面にダイシングテープを貼り付けた状態を示す説明図である。It is explanatory drawing which shows the state which affixed the dicing tape on the grinding | polishing surface of bare silicon. シリコンチップの回路形成面からBG保護テープを除去している状態を示す説明図である。It is explanatory drawing which shows the state which has removed the BG protective tape from the circuit formation surface of a silicon chip. シリコンチップをピックアップしている状態を示す説明図である。It is explanatory drawing which shows the state which has picked up the silicon chip. ダイアタッチフィルムによりシリコンチップを半導体基板に接着している状態を示す説明図である。It is explanatory drawing which shows the state which has adhere | attached the silicon chip on the semiconductor substrate with the die attach film.

符号の説明Explanation of symbols

10 シリコンウエハ
12 回路形成面
14 研磨面
16 シリコンチップ
20,70 BG保護テープ
30 研削(研磨)装置
32 バックグラインド砥石
34 ポリッシャー用砥石
40 ダイアタッチフィルム
50 ベアシリコン
60 ダイシングソー
80 ダイシングテープ
90 ピックアップ装置
K 配線基板
DESCRIPTION OF SYMBOLS 10 Silicon wafer 12 Circuit formation surface 14 Polishing surface 16 Silicon chip 20, 70 BG protective tape 30 Grinding (polishing) device 32 Back grindstone 34 Polisher grindstone 40 Die attach film 50 Bare silicon 60 Dicing saw 80 Dicing tape 90 Pickup device K Wiring board

Claims (4)

シリコンウエハの回路形成面に第1の保護材を貼付した後、該第1の保護材を貼付した面と対向する側の面から前記シリコンウエハを研削する工程と、
該シリコンウエハの研削面にダイアタッチフィルムを貼付し、次いで該ダイアタッチフィルム上にウエハ保持材を接着し、前記第1の保護材を除去する工程と、
前記シリコンウエハの回路形成面側から前記ウエハ保持材に切断刃が到達するように前記シリコンウエハを個片のチップにダイシングする工程と、
前記ウエハ保持材に保持されたすべてのチップにわたってチップの回路形成面に第2の保護材を貼付する工程と、
前記ウエハ保持材を前記ダイアタッチフィルムがあらわれるまで研削した後、前記ダイアタッチフィルムに保持テープを貼付し、前記ダイアタッチフィルムと共に前記チップを前記保持テープに転写させる工程と、
前記チップから前記第2の保護材を除去する工程と、を有していることを特徴とするシリコンウエハの個片化方法。
After pasting the first protective material on the circuit forming surface of the silicon wafer, grinding the silicon wafer from the surface facing the surface on which the first protective material is pasted;
Attaching a die attach film to the ground surface of the silicon wafer, then bonding a wafer holding material on the die attach film, and removing the first protective material;
Dicing the silicon wafer into individual chips so that a cutting blade reaches the wafer holding material from the circuit forming surface side of the silicon wafer;
Attaching a second protective material to the circuit forming surface of the chip across all the chips held by the wafer holding material;
After grinding the wafer holding material until the die attach film appears, attaching a holding tape to the die attach film, and transferring the chip together with the die attach film to the holding tape;
And a step of removing the second protective material from the chip.
前記シリコンウエハを研削する工程が、前記シリコンウエハを研削する工程と、該研削後に研磨する工程からなることを特徴とする請求項1記載のシリコンウエハの個片化方法。   2. The silicon wafer singulation method according to claim 1, wherein the step of grinding the silicon wafer includes a step of grinding the silicon wafer and a step of polishing after the grinding. 前記研磨する工程は、ドライポリッシングによるものであることを特徴とする請求項2記載のシリコンウエハの個片化方法。   3. The silicon wafer singulation method according to claim 2, wherein the polishing step is performed by dry polishing. 前記ウエハ保持材として、ベアシリコンウエハを使用することを特徴とする請求項1〜3のうちのいずれか一項に記載のシリコンウエハの個片化方法。   The silicon wafer individualization method according to claim 1, wherein a bare silicon wafer is used as the wafer holding material.
JP2007099229A 2007-04-05 2007-04-05 Method for singulating silicon wafer Pending JP2008258412A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007099229A JP2008258412A (en) 2007-04-05 2007-04-05 Method for singulating silicon wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007099229A JP2008258412A (en) 2007-04-05 2007-04-05 Method for singulating silicon wafer

Publications (1)

Publication Number Publication Date
JP2008258412A true JP2008258412A (en) 2008-10-23

Family

ID=39981685

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007099229A Pending JP2008258412A (en) 2007-04-05 2007-04-05 Method for singulating silicon wafer

Country Status (1)

Country Link
JP (1) JP2008258412A (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011142213A (en) * 2010-01-07 2011-07-21 Tdk Corp Method of dicing thin film electronic element, and adhesive sheet loaded with electronic element manufactured by the method
JP2011249499A (en) * 2010-05-26 2011-12-08 Disco Abrasive Syst Ltd Wafer processing method
JP2013048296A (en) * 2012-11-21 2013-03-07 Hitachi Chemical Co Ltd Semiconductor device manufacturing method
JP2017100255A (en) * 2015-12-03 2017-06-08 株式会社ディスコ Processing method of wafer
JP2017528006A (en) * 2014-08-05 2017-09-21 ユニカルタ・インコーポレイテッド Construction of ultra-small or ultra-thin discrete components that are easy to assemble
JP2019096762A (en) * 2017-11-24 2019-06-20 株式会社ディスコ Chip formation method
CN113140491A (en) * 2021-05-26 2021-07-20 吉林华微电子股份有限公司 Film sticking machine and semiconductor device production system

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011142213A (en) * 2010-01-07 2011-07-21 Tdk Corp Method of dicing thin film electronic element, and adhesive sheet loaded with electronic element manufactured by the method
JP2011249499A (en) * 2010-05-26 2011-12-08 Disco Abrasive Syst Ltd Wafer processing method
JP2013048296A (en) * 2012-11-21 2013-03-07 Hitachi Chemical Co Ltd Semiconductor device manufacturing method
JP2017528006A (en) * 2014-08-05 2017-09-21 ユニカルタ・インコーポレイテッド Construction of ultra-small or ultra-thin discrete components that are easy to assemble
US10529614B2 (en) 2014-08-05 2020-01-07 Uniqarta, Inc. Setting up ultra-small or ultra-thin discrete components for easy assembly
US10937680B2 (en) 2014-08-05 2021-03-02 Uniqarta, Inc. Setting up ultra-small or ultra-thin discrete components for easy assembly
US11728201B2 (en) 2014-08-05 2023-08-15 Kulicke And Soffa Industries, Inc. Methods for releasing ultra-small or ultra-thin discrete components from a substrate
JP2017100255A (en) * 2015-12-03 2017-06-08 株式会社ディスコ Processing method of wafer
JP2019096762A (en) * 2017-11-24 2019-06-20 株式会社ディスコ Chip formation method
CN113140491A (en) * 2021-05-26 2021-07-20 吉林华微电子股份有限公司 Film sticking machine and semiconductor device production system

Similar Documents

Publication Publication Date Title
TW529095B (en) Method of dividing wafer and manufacture of semiconductor device
JP4471563B2 (en) Manufacturing method of semiconductor device
US10186447B2 (en) Method for bonding thin semiconductor chips to a substrate
CN100530593C (en) Method for cutting crystal wafer
US8124471B2 (en) Method of post-mold grinding a semiconductor package
JP2008258412A (en) Method for singulating silicon wafer
JP2005019525A (en) Method of manufacturing semiconductor chip
JP2001044144A (en) Semiconductor chip manufacturing process
JP2004047823A (en) Dicing tape sticking device and back grind dicing tape sticking system
JP2008270282A (en) Manufacturing method of semiconductor device
JP5762213B2 (en) Grinding method for plate
JP2011023393A (en) Method for manufacturing semiconductor device
TWI795402B (en) Protective sheeting for use in processing wafer, handling system for wafer, and combination of wafer and protective sheeting
CN110858564B (en) Method for processing substrate
KR20210075049A (en) Wafer processing method and intermediate member
JPH11307488A (en) Semiconductor device, its manufacture, process guide and its processing device
JP2005123653A (en) Taping/peering apparatus and taping system
JP2017157749A (en) Processing method of wafer
US20080044985A1 (en) Methods for releasably attaching sacrificial support members to microfeature workpieces and microfeature devices formed using such methods
JPH0563077A (en) Processing method for semiconductor wafer
JP2011181951A (en) Method of manufacturing semiconductor device
JP2007180252A (en) Semiconductor device manufacturing method
JP2005260154A (en) Method of manufacturing chip
JPH06302572A (en) Manufacture of semiconductor device and tape adhering and peeling apparatus
TWI401737B (en) Wafer cutting method