JPH11296144A - Driving circuit of liquid crystal display device - Google Patents

Driving circuit of liquid crystal display device

Info

Publication number
JPH11296144A
JPH11296144A JP9583798A JP9583798A JPH11296144A JP H11296144 A JPH11296144 A JP H11296144A JP 9583798 A JP9583798 A JP 9583798A JP 9583798 A JP9583798 A JP 9583798A JP H11296144 A JPH11296144 A JP H11296144A
Authority
JP
Japan
Prior art keywords
liquid crystal
crystal display
switched capacitor
display device
control signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9583798A
Other languages
Japanese (ja)
Inventor
Kenichi Nakabayashi
謙一 中林
Hiroshi Murakami
浩 村上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP9583798A priority Critical patent/JPH11296144A/en
Publication of JPH11296144A publication Critical patent/JPH11296144A/en
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a useful technology in which a high quality picture is realized by providing a multi-level picture, the number of driving circuit elements is reduced and the production yield is improved. SOLUTION: The circuit is constituted of switched capacitors SC1, SC2 and SC3 whose one end sides are connected to a reference voltage Vhi of a high voltage side in parallel, a feedback resistor R whose one side is connected to a reference voltage Vlo of a low voltage side and the other side is commonly connected to the capacitors SC1, SC2 and SC3, and MOS switches SW1, SW2 and SW3 which are switch controlled by digital gradation control signals D1, D2 and D3 and supply switched capacitor control signals S1, S2 and S3 to the capacitors SC1, SC2 and SC3.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、液晶表示部と周辺
回路部とを同一の基板上に集積した、いわゆる、周辺回
路一体型パネルに適用され、ディジタル入力信号に応じ
た明暗階調を表示する液晶表示装置の駆動回路に関す
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention is applied to a so-called peripheral circuit integrated type panel in which a liquid crystal display section and a peripheral circuit section are integrated on the same substrate, and displays a light and dark gradation according to a digital input signal. The present invention relates to a driving circuit for a liquid crystal display device.

【0002】[0002]

【従来の技術】一般に、2枚のガラス基板の間に挟み込
まれた液晶に所定の電圧を印加し、液晶の配向、すなわ
ち光の透過率を変えて所望の表示階調を得る液晶表示装
置においては、アナログ入力信号をそのまま増幅して液
晶電圧に使用する「アナログ方式」と、ディジタル入力
信号をデコードし、そのデコード結果に応じて装置内部
で生成した階調電圧を選択的に使用する「ディジタル方
式」とに大別され、特に、後者のディジタル方式は、高
画質が要求される用途の主流を占めている。
2. Description of the Related Art In general, in a liquid crystal display device in which a predetermined voltage is applied to a liquid crystal sandwiched between two glass substrates, a desired display gradation is obtained by changing the orientation of the liquid crystal, that is, the light transmittance. There are two types: "analog method", which amplifies an analog input signal as it is and uses it for the liquid crystal voltage. In particular, the latter digital system occupies the mainstream of applications requiring high image quality.

【0003】また、近年の液晶表示装置の製造技術の進
歩により、液晶表示部と駆動回路等を含む周辺回路とを
同一のポリシリコンの基板上に集積した周辺回路一体型
パネルが実用化されている。図8は周辺回路一体型パネ
ルの概略構成図であり、基板14上に形成された液晶表
示パネル12の周辺にディジタルドライバ(データドラ
イバともいう)10やゲートドライバ11等の周辺回路
が一体的に形成されている。なお、13は、周辺回路を
制御するための制御回路である。
[0003] Further, with the recent progress in liquid crystal display device manufacturing technology, a peripheral circuit integrated panel in which a liquid crystal display portion and peripheral circuits including a driving circuit and the like are integrated on the same polysilicon substrate has been put to practical use. I have. FIG. 8 is a schematic configuration diagram of a peripheral circuit integrated type panel, and peripheral circuits such as a digital driver (also referred to as a data driver) 10 and a gate driver 11 are integrally formed around a liquid crystal display panel 12 formed on a substrate 14. Is formed. Reference numeral 13 denotes a control circuit for controlling peripheral circuits.

【0004】このような表示パネルに適用される階調電
圧発生回路の構成図を図9に示す。図9は、8種類(種
類は便宜例)の階調電圧V1 〜V8を発生するための
階調電圧発生回路であって、3ビットのディジタル入力
信号B1 〜B3 の論理の組み合わせに応じて8個の出
力D1 〜D8の一つをアクティブにするデコーダ21
と、このデコーダ21のアクティブ出力によって一つが
オンにされる8個のスイッチ要素22〜29と、高電位
側電源Vhiと低電位側電源Vloとの間に直列に接続され
た9個の抵抗要素31〜39とを備え、Vhi−Vloの間
の電位差を9個の抵抗要素31〜39で分圧して8種類
の階調電圧V1 〜V8を生成し、そのうちの一つの電
圧をディジタル入力信号B1 〜B3 の論理の組み合わ
せに応じて選択し、液晶電圧Vout として、図示を略し
た液晶パネルのデータバスラインに出力している。
FIG. 9 shows a configuration diagram of a gradation voltage generation circuit applied to such a display panel. FIG. 9 shows a gray scale voltage generation circuit for generating eight types of gray scale voltages V1 to V8 (types are for convenience). Decoder 21 for activating one of the outputs D1 to D8
And eight switch elements 22 to 29, one of which is turned on by the active output of the decoder 21, and nine resistive elements connected in series between the high-potential power supply Vhi and the low-potential power supply Vlo. 31 to 39, and the potential difference between Vhi-Vlo is divided by nine resistance elements 31 to 39 to generate eight kinds of gradation voltages V1 to V8, and one of them is converted into a digital input signal B1. B3 are selected according to the combination of the logics of .about.B3 and output to the data bus line of the liquid crystal panel (not shown) as the liquid crystal voltage Vout.

【0005】すなわち、駆動回路に用いられるディジタ
ルドライバは、表示パネルの階調数に応じた数のディジ
タル信号及び液晶に印加するための電圧を有し、前者の
ディジタル信号をデコードして、階調選択信号を生成
し、選択スイッチをON/OFFさせることにより、液
晶に印加する表示電圧を選択していた。このような回路
構成を採用した場合、ディジタル信号をデコードするデ
コード部を構成する素子数が、階調数が増加するに伴っ
て増大する問題を有している。
That is, the digital driver used in the drive circuit has a number of digital signals corresponding to the number of gray scales of the display panel and a voltage to be applied to the liquid crystal, and decodes the former digital signal to obtain the gray scales. A display signal to be applied to the liquid crystal is selected by generating a selection signal and turning on / off the selection switch. When such a circuit configuration is employed, there is a problem that the number of elements constituting a decoding unit for decoding a digital signal increases as the number of gradations increases.

【0006】そこで、このような問題を解決する方法と
して、特願平8−125223号等により知られている
ように、ディジタルドライバに採用される電圧セレクタ
部の構成を抵抗分割する方法を用いることにより、素子
数の減少を図ることが知られている。その具体例を図1
0、図11に示す。ここで、ディジタルドライバは、図
10に示すように、液晶パネルの表示駆動において、1
水平走査周期の間、画素クロックに同期したタイミング
で所定ビットのディジタル表示信号を所定のタイミング
で出力するラッチ部16と、ラッチ部16から出力され
たディジタルデータB1 〜B4 に応じて8種類の階調
電圧の一つを選択し、液晶表示パネル12のデータ・バ
スライン16a 16b 、…に印加する電圧セレクタ部
15a 15b、…とを備えている。
As a method for solving such a problem, a method of dividing the configuration of a voltage selector section used in a digital driver by resistance, as disclosed in Japanese Patent Application No. 8-125223, is used. Is known to reduce the number of elements. Fig. 1 shows a specific example.
0, shown in FIG. Here, as shown in FIG. 10, the digital driver operates as follows in the display driving of the liquid crystal panel.
During a horizontal scanning period, a latch unit 16 that outputs a digital display signal of a predetermined bit at a predetermined timing at a timing synchronized with a pixel clock, and eight types of floors according to the digital data B1 to B4 output from the latch unit 16. There are provided voltage selectors 15a, 15b,... For selecting one of the adjustment voltages and applying the data to the data bus lines 16a, 16b,.

【0007】そして、電圧セレクタ部15a 15b
は、図11(a)に示すように、L/Wを異ならせた第
1〜第3のMOSトランジスタ41〜43のドレインを
VDDに接続し、各ゲートに3ビットのディジタル入力
信号B1 〜B3 をそれぞれ与えると共に、各ソースを
抵抗要素44を介してVSSに接続して構成される。こ
こで、WはMOSトランジスタのチャネル幅、Lはチャ
ネル長であり、L/Wに所定の重み付けを設定すること
により、図9に示した階調電圧選択回路と同等の機能が
実現される。
The voltage selectors 15a and 15b
As shown in FIG. 11 (a), the drains of first to third MOS transistors 41 to 43 having different L / W are connected to VDD, and three-bit digital input signals B1 to B3 are connected to each gate. And each source is connected to VSS via a resistance element 44. Here, W is the channel width of the MOS transistor, L is the channel length, and by setting a predetermined weight to L / W, a function equivalent to the gradation voltage selection circuit shown in FIG. 9 is realized.

【0008】また、別の構成として、図11(b)に示
すように、抵抗成分の重み付けを上述したトランジスタ
サイズL/Wによるのではなく、均一なMOSトランジ
スタ51〜53を形成し、その接続個数により重み付け
をするものも知られている。
As another configuration, as shown in FIG. 11 (b), the weighting of the resistance component is not based on the above-described transistor size L / W, but uniform MOS transistors 51 to 53 are formed and their connection is performed. It is also known that weighting is performed by the number.

【0009】[0009]

【発明が解決しようとする課題】上述したような周辺回
路一体型パネルにおいては、同一基板上に液晶表示パネ
ル部(液晶表示部)とディジタルドライバ(周辺回路
部)とを集積して搭載しているため、両者を単体で構成
する場合に比較して、より高い歩留まりを必要とすると
いう製造管理上の問題を有している。
In the peripheral circuit integrated type panel as described above, a liquid crystal display panel (liquid crystal display) and a digital driver (peripheral circuit) are integrated and mounted on the same substrate. Therefore, there is a problem in manufacturing management that a higher yield is required as compared with the case where both are configured as a single unit.

【0010】また、階調電圧の数(種類)と階調電圧発
生回路の規模は比例関係にあり、より一層の多階調表示
を実現するためには、回路規模が増大し、かつ、コスト
アップや歩留まりの低下を招くため、部品点数が少なく
簡素な構成の階調電圧発生回路が求められている。特
に、上述した従来技術に係る電圧セレクタにおいては、
MOSトランジスタのサイズあるいは接続個数に重みを
付けることにより、抵抗分割された駆動電圧から所定の
制御電圧を選択、出力する構成を有していたため、製造
プロセスの複雑化、集積度の低下を招くという問題を有
していた。
Further, the number (type) of the gray scale voltages and the scale of the gray scale voltage generating circuit are in a proportional relationship, and in order to realize further multi-gray scale display, the circuit scale is increased and the cost is increased. In order to cause an increase in the yield and a decrease in the yield, there is a demand for a grayscale voltage generation circuit having a small number of components and a simple configuration. In particular, in the above-described conventional voltage selector,
The weighting of the size or the number of connected MOS transistors selects and outputs a predetermined control voltage from the resistance-divided drive voltage, which complicates the manufacturing process and lowers the degree of integration. Had a problem.

【0011】さらに、製造プロセスによる素子特性のば
らつきが生じやすく、表示階調の劣化を招き、高品質な
表示を阻害する問題も有している。そこで、本発明は、
上述した問題点を解決し、より一層の多階調化に寄与し
て高品位な画質を実現することができ、かつ、駆動回路
の素子数を削減し、製造歩留まりの高い有益な技術の提
供を目的とする。
In addition, there is a problem that the device characteristics are apt to vary due to the manufacturing process, display gradation is deteriorated, and high quality display is hindered. Therefore, the present invention
Providing a useful technology that can solve the above-described problems and achieve high-quality image quality by contributing to further increase in the number of gradations, reduce the number of elements in a drive circuit, and increase the production yield With the goal.

【0012】[0012]

【課題を解決するための手段】上記目的達成のため、請
求項1に記載の発明は、多結晶シリコン上に液晶表示パ
ネル部と、該液晶表示パネル部を表示駆動する周辺回路
とが一体的に形成され、該周辺回路に設けられたディジ
タルドライバにより、所定の表示電圧を選択的に出力
し、前記液晶表示パネル部を所定の階調数で表示駆動す
る周辺回路一体型の液晶表示装置の駆動回路において、
前記ディジタルドライバは、少なくとも2つの基準電圧
電源と、該基準電圧電源間に接続された少なくとも1個
以上のスイッチドキャパシタと、前記スイッチドキャパ
シタの各々に対応して設けられ、前記階調制御信号に基
づいて前記スイッチドキャパシタの動作を選択的に制御
する選択制御手段と、を有する電圧セレクタ部を具備
し、前記階調制御信号に基づいて選択された前記スイッ
チドキャパシタにより、前記基準電圧電源から供給され
る電圧を抵抗分割し、該分割された電圧を前記表示電圧
として出力することを特徴としている。
In order to achieve the above object, according to the first aspect of the present invention, a liquid crystal display panel and a peripheral circuit for driving the liquid crystal display panel are integrally formed on polycrystalline silicon. And a digital driver provided in the peripheral circuit for selectively outputting a predetermined display voltage and driving the liquid crystal display panel section at a predetermined number of gradations. In the drive circuit,
The digital driver is provided corresponding to each of at least two reference voltage power supplies, at least one or more switched capacitors connected between the reference voltage power supplies, and each of the switched capacitors. Selection control means for selectively controlling the operation of the switched capacitor based on the gray scale control signal. The reference voltage power supply is provided by the switched capacitor selected based on the gradation control signal. Is divided by a resistor, and the divided voltage is output as the display voltage.

【0013】また、請求項2に記載の発明は、請求項1
記載の高周波回路装置において、前記スイッチドキャパ
シタは、前記2個以上の基準電源電圧間に直列に接続さ
れた第1のトランジスタ及び第2のトランジスタと、該
第1及び第2のトランジスタの接続点に接続された容量
素子と、前記第2のトランジスタと前記基準電圧電源と
の接続点に設けられた出力端子と、を有し、前記第1の
トランジスタのゲートには、前記選択制御手段を介して
所定のスイッチドキャパシタ制御信号が直接印加され、
前記第2のトランジスタのゲートには、前記スイッチド
キャパシタ制御信号の反転信号が印加されていることを
特徴としている。
The invention described in claim 2 is the first invention.
3. The high-frequency circuit device according to claim 1, wherein the switched capacitor comprises a first transistor and a second transistor connected in series between the two or more reference power supply voltages, and a connection point between the first and second transistors. , And an output terminal provided at a connection point between the second transistor and the reference voltage power supply. The gate of the first transistor is connected to the gate of the first transistor through the selection control means. A predetermined switched capacitor control signal is directly applied,
An inverted signal of the switched capacitor control signal is applied to a gate of the second transistor.

【0014】また、請求項3記載の発明は、請求項2記
載の液晶表示装置の駆動回路において、前記電圧セレク
タ部は、複数の前記スイッチドキャパシタを有し、前記
選択制御手段を介して該複数のスイッチドキャパシタの
各々に印加される前記スイッチドキャパシタ制御信号の
周波数を、相互に重み付けしたことを特徴としている。
According to a third aspect of the present invention, in the driving circuit for a liquid crystal display device according to the second aspect, the voltage selector section includes a plurality of the switched capacitors, and the plurality of switched capacitors are provided through the selection control means. The frequency of the switched capacitor control signal applied to each of the plurality of switched capacitors is weighted with each other.

【0015】また、請求項4記載の発明は、請求項3記
載の液晶表示装置の駆動回路において、前記スイッチド
キャパシタ制御信号の周波数は、相互に前記重み付けを
保持しつつ、前記液晶表示パネル部の表示駆動における
1水平走査周期内で可変に設定されることを特徴として
いる。さらに、請求項5記載の発明は、請求項2記載の
液晶表示装置の駆動回路において、前記電圧セレクタ部
は、複数の前記スイッチドキャパシタを有し、前記スイ
ッチドキャパシタに設けられた前記容量素子の容量を、
相互に重み付けをしたことを特徴としている。
According to a fourth aspect of the present invention, in the driving circuit for a liquid crystal display device according to the third aspect, the frequency of the switched capacitor control signal holds the weighting with each other, and the frequency of the switched capacitor control signal is maintained. Is set variably within one horizontal scanning cycle in the display driving of the above. According to a fifth aspect of the present invention, in the driving circuit of the liquid crystal display device according to the second aspect, the voltage selector section includes a plurality of the switched capacitors, and the capacitive element provided in the switched capacitor. The capacity of
It is characterized by mutual weighting.

【0016】そして、請求項6記載の発明は、請求項
2、3、4又は5記載の液晶表示装置の駆動回路におい
て、前記スイッチドキャパシタに設けられた前記第1及
び第2のトランジスタが、マルチゲートトランジスタで
あることを特徴としている。すなわち、本発明の液晶表
示装置の駆動回路は、ディジタルドライバの電圧セレク
タ部に、直列接続された2個のMOSトランジスタと、
MOSトランジスタ相互の接続点に接続された容量成分
(容量素子)と、一方のMOSトランジスタに制御信号
の反転信号を印加するインバータと、から構成されるス
イッチドキャパシタを有し、このスイッチドキャパシタ
により実現される抵抗を用いて基準電圧電源から供給さ
れる電圧を任意に抵抗分割し、表示電圧として選択、出
力する方法として、第1に、スイッチドキャパシタの動
作を制御するスイッチドキャパシタ制御信号の周波数に
重み付けをする、第2に、スイッチドキャパシタに設け
られた容量成分に重み付けをすることを特徴としてい
る。
According to a sixth aspect of the present invention, in the driving circuit for a liquid crystal display device according to the second, third, fourth, or fifth aspect, the first and second transistors provided in the switched capacitor include: It is a multi-gate transistor. That is, the drive circuit of the liquid crystal display device of the present invention includes two MOS transistors connected in series to the voltage selector of the digital driver;
A switched capacitor composed of a capacitance component (capacitance element) connected to a connection point between the MOS transistors and an inverter for applying an inverted signal of a control signal to one of the MOS transistors. As a method of arbitrarily dividing a voltage supplied from a reference voltage power supply by using a realized resistor and selecting and outputting the voltage as a display voltage, first, a switched capacitor control signal for controlling the operation of the switched capacitor is used. The second feature is that the frequency is weighted. Second, the capacitance component provided in the switched capacitor is weighted.

【0017】そのため、このような本発明の構成によれ
ば、高画質の液晶表示を実現するために階調数が増大し
た場合においても、スイッチドキャパシタへの制御信号
の周波数、あるいは、スイッチドキャパシタに設けられ
た容量素子に重みを付ける、という方法により、素子数
の増加を招くことがなく、かつ、少ない素子数で所望の
表示電圧を選択、出力することができるため、製造プロ
セス上、歩留まりが高く、小型で高品質な画像表示が得
られる液晶表示装置を提供することができる。
Therefore, according to the configuration of the present invention, even when the number of gradations is increased to realize a high-quality liquid crystal display, the frequency of the control signal to the switched capacitor or the switched By weighting the capacitive element provided in the capacitor, the desired display voltage can be selected and output with a small number of elements without increasing the number of elements. It is possible to provide a liquid crystal display device which has a high yield and is capable of obtaining a small and high quality image display.

【0018】[0018]

【発明の実施の形態】まず、本発明の基本構成につい
て、図1、図2を参照して説明する。図1は、8階調の
ディジタルドライバを示すものであって、階調制御信号
として3ビットのディジタル信号が入力された場合を示
す。図1において、Vhiは高電圧側の基準電圧、Vloは
低電圧側の基準電圧であって、この基準電圧Vhi、Vlo
間には、並列に配置されたスイッチドキャパシタSC
1、SC2、SC3と、共通のフィードバック抵抗Rf
とが直列に接続されている。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS First, a basic configuration of the present invention will be described with reference to FIGS. FIG. 1 shows a digital driver of eight gradations, in which a 3-bit digital signal is input as a gradation control signal. In FIG. 1, Vhi is a reference voltage on the high voltage side, and Vlo is a reference voltage on the low voltage side.
In between, switched capacitors SC arranged in parallel
1, SC2, SC3 and a common feedback resistance Rf
And are connected in series.

【0019】また、スイッチドキャパシタSC1、SC
2、SC3の各々の動作は、ディジタル階調制御信号D
1、D2、D3によりスイッチ制御されるMOSスイッ
チSW1、SW2、SW3を介して印加されるスイッチ
ドキャパシタ制御信号S1、S2、S3により制御され
る。すなわち、階調制御信号D1によりMOSスイッチ
SW1がONすると、スイッチドキャパシタ制御信号S
1がスイッチドキャパシタSC1に印加され、スイッチ
ドキャパシタSC1により実現される抵抗R1とフィー
ドバック抵抗Rfとにより基準電圧Vhi−Vloが抵抗分
割され、表示電圧Voutとして出力される。
Further, the switched capacitors SC1, SC
2 and SC3 operate in accordance with the digital gradation control signal D.
1, D2, D3, are controlled by switched capacitor control signals S1, S2, S3 applied via MOS switches SW1, SW2, SW3. That is, when the MOS switch SW1 is turned on by the gradation control signal D1, the switched capacitor control signal S
1 is applied to the switched capacitor SC1, the reference voltage Vhi-Vlo is resistance-divided by the resistor R1 and the feedback resistor Rf realized by the switched capacitor SC1, and output as the display voltage Vout.

【0020】同様に、階調制御信号D2によりMOSス
イッチSW2がONすると、スイッチドキャパシタ制御
信号S2がスイッチドキャパシタSC2に印加され、ス
イッチドキャパシタSC2により実現される抵抗R2と
フィードバック抵抗Rfとにより基準電圧Vhi−Vloが
抵抗分割され、表示電圧Voutとして出力される。さら
に、階調制御信号D3によりMOSスイッチSW3がO
Nすると、スイッチドキャパシタ制御信号S3がスイッ
チドキャパシタSC3に印加され、スイッチドキャパシ
タSC3により実現される抵抗R3とフィードバック抵
抗Rfとにより基準電圧Vhi−Vloが抵抗分割され、表
示電圧Voutとして出力される。
Similarly, when the MOS switch SW2 is turned on by the gradation control signal D2, the switched capacitor control signal S2 is applied to the switched capacitor SC2, and the resistance R2 and the feedback resistance Rf realized by the switched capacitor SC2 are used. The reference voltage Vhi-Vlo is resistance-divided and output as the display voltage Vout. Further, the MOS switch SW3 is turned on by the gradation control signal D3.
When N, the switched capacitor control signal S3 is applied to the switched capacitor SC3, and the reference voltage Vhi-Vlo is divided by the resistor R3 realized by the switched capacitor SC3 and the feedback resistor Rf, and output as the display voltage Vout. You.

【0021】次に、スイッチドキャパシタの回路構成例
について、図2を参照して説明する。図2に示すよう
に、スイッチドキャパシタSC1、SC2、SC3は、
直列に接続されたMOSトランジスタTra、Trb
と、これらのMOSトランジスタTra、Trbの接続
点Nと接地電位との間に設けられた容量素子Cと、MO
SトランジスタTraのゲートに印加されるスイッチド
キャパシタ制御信号の反転信号をMOSトランジスタT
rbのゲートに印加するインバータと、を有して構成さ
れている。
Next, an example of a circuit configuration of the switched capacitor will be described with reference to FIG. As shown in FIG. 2, the switched capacitors SC1, SC2, SC3 are:
MOS transistors Tra and Trb connected in series
A capacitor C provided between a connection point N of these MOS transistors Tra and Trb and a ground potential;
The inverted signal of the switched capacitor control signal applied to the gate of the S transistor
and an inverter to be applied to the gate of rb.

【0022】そして、スイッチドキャパシタ制御信号S
として、所定のパルス信号が印加されると、MOSトラ
ンジスタTra及びTrbが相補的にスイッチ動作し、
図3に示すように、スイッチドキャパシタ制御信号Sが
Hレベルの時、MOSトランジスタTraがON、Tr
bがOFFとなり、接続点Nの容量素子Cに電荷が蓄積
される。
Then, the switched capacitor control signal S
When a predetermined pulse signal is applied, the MOS transistors Tra and Trb perform a complementary switching operation,
As shown in FIG. 3, when the switched capacitor control signal S is at the H level, the MOS transistor Tra is turned on and Tr
b is turned off, and electric charge is accumulated in the capacitor C at the connection point N.

【0023】次いで、スイッチドキャパシタ制御信号S
がLレベルになると、MOSトランジスタTraがOF
F、TrbがONとなり、容量素子Cに蓄積された電荷
がMOSトランジスタTrbを介して放出される。この
とき、表示電圧Voutとして出力される電圧は、MOS
トランジスタTrbの導通抵抗とスイッチドキャパシタ
に直列に接続されたフィードバック抵抗Rfとの抵抗分
割により基準電圧Vhi−Vloが分割された電圧となる。
Next, the switched capacitor control signal S
Goes low, the MOS transistor Tra turns off.
F and Trb are turned ON, and the charge stored in the capacitor C is released via the MOS transistor Trb. At this time, the voltage output as the display voltage Vout is MOS
The reference voltage Vhi-Vlo becomes a divided voltage by resistance division of the conduction resistance of the transistor Trb and the feedback resistance Rf connected in series to the switched capacitor.

【0024】したがって、スイッチドキャパシタにより
実現される抵抗値を制御することにより、基準電圧の抵
抗分割で決まる表示電圧を任意に設定することができ、
かつ、このようなスイッチドキャパシタを複数設けるこ
とにより、所望の階調表示(階調数)に応じた表示電圧
を選択、出力することができる。ところで、一般にスイ
ッチドキャパシタにより実現される抵抗Rsは、スイッ
チドキャパシタ制御信号Sの周波数をfs、容量素子C
の容量値をcsとすると、次のように表される。
Therefore, by controlling the resistance value realized by the switched capacitor, it is possible to arbitrarily set the display voltage determined by the resistance division of the reference voltage,
In addition, by providing a plurality of such switched capacitors, it is possible to select and output a display voltage corresponding to a desired gradation display (the number of gradations). By the way, a resistor Rs generally realized by a switched capacitor has a frequency fs of a switched capacitor control signal S, a capacitance element Cs
If the capacitance value of is represented by cs, it is expressed as follows.

【0025】 Rs=1/(cs×fs) ・・・(1) そのため、図1に示した電圧セレクタ部において、8階
調に対応する表示電圧を出力するためには、スイッチド
キャパシタにより実現される抵抗をそれぞれR1、R
2、R3とすると、次に示すような条件を満たすように
抵抗R1、R2、R3を設定(重み付け)すればよいこ
とになる。
Rs = 1 / (cs × fs) (1) Therefore, in the voltage selector unit shown in FIG. 1, outputting a display voltage corresponding to eight gradations is realized by a switched capacitor. Resistances R1 and R
If R2 and R3 are set, the resistors R1, R2 and R3 should be set (weighted) so as to satisfy the following condition.

【0026】 R1<R2 ・・・(2) R1+R2<R3 以上のことに基づいて、本発明は、スイッチドキャパシ
タ制御信号Sの周波数、あるいは、スイッチドキャパシ
タに設けられた容量素子Cに所定の重み付けをすること
により、階調制御信号(ディジタル信号)に応じて、ス
イッチドキャパシタにより実現される抵抗値に、例えば
上述した条件を設定することができ、所望の階調数に応
じた表示電圧を生成、出力することができるようにした
ことを特徴とする。
R1 <R2 (2) R1 + R2 <R3 Based on the above, according to the present invention, the frequency of the switched capacitor control signal S or the predetermined value of the capacitance element C provided in the switched capacitor By performing the weighting, for example, the above-described condition can be set to the resistance value realized by the switched capacitor according to the gradation control signal (digital signal), and the display voltage corresponding to the desired number of gradations can be set. Can be generated and output.

【0027】(実施例)次の本発明に係る液晶表示装置
の駆動回路の第1の実施例について、図1及び図4を参
照して説明する。本実施例は、図1に示した回路構成に
おいて、図4に示すように、スイッチドキャパシタSC
1、SC2、SC3の動作を制御し、実現される抵抗R
1、R2、R3を選択するスイッチドキャパシタ制御信
号S1、S2、S3の周波数f1、f2、f3に所定の
重み付けを施し、(1)式に示された抵抗Rsを段階的
に設定したことを特徴としている。
(Embodiment) Next, a first embodiment of a drive circuit of a liquid crystal display device according to the present invention will be described with reference to FIGS. This embodiment is different from the circuit configuration shown in FIG. 1 in that, as shown in FIG.
1, SC2 and SC3 to control the operation and realize the resistor R
A predetermined weighting is applied to the frequencies f1, f2, f3 of the switched capacitor control signals S1, S2, S3 for selecting 1, R2, R3, and the resistance Rs shown in the equation (1) is set stepwise. Features.

【0028】例えば、8階調の表示電圧の生成を実現す
る場合、スイッチドキャパシタSC1、SC2、SC3
により実現される抵抗R1、R2、R3は上述した
(2)式の条件を満たしている必要があるため、スイッ
チドキャパシタ制御信号S1、S2、S3の各周波数f
1、f2、f3は、次の条件を満たすように重み付けを
行う。
For example, when generating a display voltage of eight gradations, the switched capacitors SC1, SC2, SC3
Since the resistors R1, R2, and R3 realized by the formula (1) need to satisfy the condition of the above equation (2), each frequency f of the switched capacitor control signals S1, S2, and S3
1, f2 and f3 are weighted so as to satisfy the following conditions.

【0029】 f1>f2 ・・・(3) f3<f1×f2/(f1+f2) 図4においては、このような条件を満たすように、周波
数f1、f2、f3が、次のように重み付けがされてい
る。
F1> f2 (3) f3 <f1 × f2 / (f1 + f2) In FIG. 4, the frequencies f1, f2, and f3 are weighted as follows so as to satisfy such a condition. ing.

【0030】 f2=f1/2 ・・・(4) f3=f1/4 したがって、このように周波数f1、f2、f3に適当
な重み付けを行うことにより、スイッチドキャパシタS
C1、SC2、SC3により実現される抵抗値R1、R
2、R3を異なる抵抗値に設定することができ、フイー
ドバック抵抗Rとの抵抗分割により階調制御信号D1、
D2、D3に応じた表示電圧Voutが生成され、出力さ
れる。
F2 = f1 / 2 (4) f3 = f1 / 4 Therefore, by appropriately weighting the frequencies f1, f2, and f3 in this way, the switched capacitor S
Resistance values R1, R realized by C1, SC2, SC3
2, R3 can be set to different resistance values, and the gradation control signal D1, D2 can be set by resistance division with the feedback resistance R.
A display voltage Vout corresponding to D2 and D3 is generated and output.

【0031】ここで、スイッチドキャパシタ制御信号S
1、S2、S3は電圧セレクタ部(駆動回路)の外部か
ら供給することができるため、所望の階調数を実現する
ように、周波数f1、f2、f3の重み付けを適宜設定
することにより、スイッチドキャパシタSC1、SC
2、SC3により実現される抵抗値R1、R2、R3を
任意の重み付けとすることができるため、スイッチドキ
ャパシタSC1、SC2、SC3を含めた電圧セレクタ
部の素子を均一な大きさで構成することができ、素子相
互の製造ばらつきを抑制することができるとともに、基
板上での集積度を向上させることができる。
Here, the switched capacitor control signal S
Since 1, S2, and S3 can be supplied from outside the voltage selector section (drive circuit), the switch is set by appropriately setting the weights of the frequencies f1, f2, and f3 so as to realize a desired number of gradations. Capacitor SC1, SC
2. Since the resistance values R1, R2, and R3 realized by SC3 can be arbitrarily weighted, the elements of the voltage selector section including the switched capacitors SC1, SC2, and SC3 are configured to have a uniform size. Thus, it is possible to suppress manufacturing variations among elements and to improve the degree of integration on a substrate.

【0032】次に、本発明に係る液晶表示装置の駆動回
路の第2の実施例について、図5を参照して説明する。
本実施例は、図1に示した回路構成において、図5に示
すように、スイッチドキャパシタSC1、SC2、SC
3の各々に設けられた容量素子C1、C2、C3の容量
値c1、c2、c3に所定の重み付けを施し、(1)式
に示された抵抗Rsを段階的に設定したことを特徴とし
ている。
Next, a second embodiment of the driving circuit of the liquid crystal display device according to the present invention will be described with reference to FIG.
In the present embodiment, as shown in FIG. 5, the switched capacitors SC1, SC2, SC
3, the capacitance values c1, c2, and c3 of the capacitance elements C1, C2, and C3 provided in each of the capacitors 3 are weighted in a predetermined manner, and the resistance Rs shown in the equation (1) is set stepwise. .

【0033】具体的には、図5に示すように、MOSト
ランジスタTR1a、Tr1b、インバータINV1、
容量素子C1から構成されるスイッチドキャパシタSC
1とから構成されるスイッチドキャパシタSC1と、M
OSトランジスタTR2a、Tr2b、インバータIN
V2、容量素子C2から構成されるスイッチドキャパシ
タSC2と、MOSトランジスタTR3a、Tr3b、
インバータINV3、容量素子C3から構成されるスイ
ッチドキャパシタSC3と、が高電圧側の基準電圧Vhi
と一端が定電圧側の基準電圧Vlo間に並列に接続された
ている。
More specifically, as shown in FIG. 5, MOS transistors TR1a, Tr1b, inverter INV1,
Switched capacitor SC composed of capacitive element C1
1 and a switched capacitor SC1
OS transistors TR2a, Tr2b, inverter IN
V2, a switched capacitor SC2 composed of a capacitive element C2, and MOS transistors TR3a, Tr3b,
The inverter INV3 and the switched capacitor SC3 composed of the capacitive element C3 form the reference voltage Vhi on the high voltage side.
And one end are connected in parallel between the reference voltage Vlo on the constant voltage side.

【0034】そして、各スイッチドキャパシタSC1、
SC2、SC3に設けられた容量素子C1、C2、C3
は、スイッチドキャパシタSC1、SC2、SC3によ
り実現される抵抗R1、R2、R3が上述した(2)式
の条件を満たすように、各々の容量値c1、c2、c3
が、次の条件を満たすように重み付けされている。 c1>c2 ・・・(5) c3<c1×c2/(c1+c2) したがって、このように容量値c1、c2、c3に適当
な重み付けを行うことにより、スイッチドキャパシタS
C1、SC2、SC3により実現される抵抗値R1、R
2、R3を異なる抵抗値に設定することができ、フイー
ドバック抵抗Rとの抵抗分割により階調制御信号D1、
D2、D3に応じた表示電圧Voutが生成され、出力さ
れる。
Then, each of the switched capacitors SC1,
Capacitance elements C1, C2, C3 provided in SC2, SC3
Are the capacitance values c1, c2, c3 so that the resistances R1, R2, R3 realized by the switched capacitors SC1, SC2, SC3 satisfy the condition of the above-mentioned equation (2).
Are weighted so as to satisfy the following condition. c1> c2 (5) c3 <c1 × c2 / (c1 + c2) Therefore, by appropriately weighting the capacitance values c1, c2, and c3 in this manner, the switched capacitor S
Resistance values R1, R realized by C1, SC2, SC3
2, R3 can be set to different resistance values, and the gradation control signal D1, D2 can be set by resistance division with the feedback resistance R.
A display voltage Vout corresponding to D2 and D3 is generated and output.

【0035】ここで、容量素子C1、C2、C3の容量
値c1、c2、c3を適宜設定することにより、スイッ
チドキャパシタSC1、SC2、SC3により実現され
る抵抗値R1、R2、R3に重み付けすることができ、
かつ、スイッチドキャパシタ制御信号Sを1種類用意す
るだけで良いため、所望の階調数を実現するための表示
電圧Voutを簡易な制御方法で生成、出力することがで
きる。
Here, by appropriately setting the capacitance values c1, c2, c3 of the capacitance elements C1, C2, C3, the resistance values R1, R2, R3 realized by the switched capacitors SC1, SC2, SC3 are weighted. It is possible,
In addition, since only one type of the switched capacitor control signal S is required, the display voltage Vout for realizing a desired number of gradations can be generated and output by a simple control method.

【0036】次に、本発明に係る液晶表示装置の駆動回
路の第3の実施例について、図6を参照して説明する。
本実施例は、上述した第1の実施例において、重み付け
がされた各スイッチドキヤパシタ制御信号S1、S2、
S3の周波数f1、f2、f3の相互の比を一定に保持
したまま、第6図に示すように、液晶表示の1水平走査
周期(1H)内で各周波数を切り換え設定(可変)のし
たことを特徴としている。
Next, a third embodiment of the driving circuit of the liquid crystal display device according to the present invention will be described with reference to FIG.
This embodiment is different from the first embodiment described above in that the weighted switched capacitor control signals S1, S2,
As shown in FIG. 6, each frequency was switched and set (variable) within one horizontal scanning period (1H) of the liquid crystal display while maintaining the mutual ratio of the frequencies f1, f2 and f3 of S3 constant. It is characterized by.

【0037】具体的には、液晶の表示駆動方法として周
知の線順次駆動により液晶パネル部の1水平走査ライン
毎に表示電圧が印加される周期(1水平走査周期)のう
ち、液晶表示素子への充電が行われる書き込み期間にお
いては、スイッチドキヤパシタ制御信号S1、S2、S
3に、図4に示したものと略同等の周波数f1、f2、
f3が設定される。
More specifically, of the period (one horizontal scanning period) in which a display voltage is applied for each horizontal scanning line of the liquid crystal panel by a line sequential driving method known as a liquid crystal display driving method, one of the periods is applied to the liquid crystal display element. In the writing period in which the charging of the switch capacitor is performed, the switched capacitor control signals S1, S2, S
3, the frequencies f1 and f2, which are substantially the same as those shown in FIG.
f3 is set.

【0038】そして、書き込み期間後に液晶表示素子へ
の充電状態を保持する保持期間においては、スイッチド
キヤパシタ制御信号S1、S2、S3に書き込み期間よ
りも遅い周波数f1´、f2´、f3´が設定される。
ここで、書き込み期間における周波数f1、f2、f
3、及び、保持期間における周波数f1´、f2´、f
3´は、相互に上述した(3)式の関係が保持されるよ
うに周波数に重み付けがされる。
In the holding period for holding the charge state of the liquid crystal display element after the writing period, the switched capacitor control signals S1, S2, and S3 have the frequencies f1 ', f2', and f3 ', which are slower than the writing period. Is set.
Here, the frequencies f1, f2, f in the writing period
3, and the frequencies f1 ', f2', f in the holding period
3 'is frequency-weighted so that the relationship of the above-described equation (3) is maintained.

【0039】したがって、液晶表示素子への書き込み終
了後には、スイッチドキャパシタSC1、SC2、SC
3の動作を制御するスイッチドキャパシタ制御信号S
1、S2、S3の周波数f1、f2、f3は、相互の比
を保持したまま遅く(小さく)なるように切り換えられ
るため、上述した(1)式により、スイッチドキャパシ
タSC1、SC2、SC3により実現される抵抗R1、
R2、R3が大きくなり、流下する電流値(貫通電流の
電流値)が抑制され、消費電力の低減を図ることができ
る。
Therefore, after the writing to the liquid crystal display element is completed, the switched capacitors SC1, SC2, SC2
3 controls the switched capacitor control signal S
Since the frequencies f1, f2, and f3 of S1, S2, and S3 are switched so as to be slower (smaller) while maintaining the mutual ratio, they are realized by the switched capacitors SC1, SC2, and SC3 according to the above equation (1). Resistance R1,
R2 and R3 increase, the flowing current value (current value of the through current) is suppressed, and the power consumption can be reduced.

【0040】次に、本発明に係る液晶表示装置の駆動回
路の第4の実施例について、図7を参照して説明する。
本実施例は、スイッチドキャパシタSC1、SC2、S
C3を構成するMOSトランジスタTra、Trbとし
て、図7に示すように、マルチゲートトランジスタを適
用したことを特徴としている。
Next, a fourth embodiment of the driving circuit of the liquid crystal display device according to the present invention will be described with reference to FIG.
In this embodiment, the switched capacitors SC1, SC2, S
As shown in FIG. 7, a multi-gate transistor is applied as the MOS transistors Tra and Trb forming C3.

【0041】具体的には、図7に示すように、ゲート電
極が複数(図では2個)設けられたMOSトランジスタ
をスイッチドキャパシタSC1、SC2、SC3のMO
Sトランジスタ、すなわちスイッチ部に適用する。一般
に、マルチゲートトランジスタは、OFF状態における
貫通電流を極めて小さく抑制することができるため、こ
のようなトランジスタをスイッチドキャパシタSC1、
SC2、SC3に適用することにより、スイッチ部のO
FF電流が抑制されるため、スイッチ部における貫通電
流が低減され、低消費電力化を図ることができる。な
お、マルチゲートトランジスタの代わりにMOSトラン
ジスタを複数個接続した構成であっても同等の効果が得
られることは言うまでもない。
More specifically, as shown in FIG. 7, MOS transistors having a plurality of gate electrodes (two in the figure) are connected to the MOs of the switched capacitors SC1, SC2 and SC3.
This is applied to the S transistor, that is, the switch unit. In general, a multi-gate transistor can suppress a through current in an OFF state to an extremely small level. Therefore, such a transistor is called a switched capacitor SC1,
By applying to SC2 and SC3, O
Since the FF current is suppressed, a through current in the switch portion is reduced, and power consumption can be reduced. It is needless to say that the same effect can be obtained even with a configuration in which a plurality of MOS transistors are connected instead of the multi-gate transistor.

【0042】なお、上述した実施例においては、8階調
の表示電圧を生成、出力する場合のみを説明したが、本
願発明はこれに限定されるものではないことはいうまで
もない。また、上述した実施例においては、フィードバ
ック抵抗Rとして個別の構成の抵抗素子を示したが、本
発明はこれに限定されるものではなく、フィードバック
抵抗Rを他のスイッチドキャパシタと同等の構成により
構成としても良いことはいうまでもない。
In the above-described embodiment, only the case where the display voltage of eight gradations is generated and output has been described. However, it goes without saying that the present invention is not limited to this. Further, in the above-described embodiment, a resistance element having an individual configuration is shown as the feedback resistor R. However, the present invention is not limited to this, and the feedback resistor R may have a configuration equivalent to that of another switched capacitor. It goes without saying that the configuration may be good.

【0043】[0043]

【発明の効果】以上説明したように、本発明に係る液晶
表示装置の駆動回路によれば、周辺回路一体型パネルの
駆動に用いるディジタルドライバで歩留まりが高く、小
型かつ高画質の表示が得られる駆動回路を提供すること
ができる。
As described above, according to the drive circuit for a liquid crystal display device according to the present invention, a small-sized and high-quality display can be obtained with a high yield by a digital driver used for driving a peripheral circuit integrated panel. A driving circuit can be provided.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明に係る液晶表示装置の基本構成図であ
る。
FIG. 1 is a basic configuration diagram of a liquid crystal display device according to the present invention.

【図2】本発明に適用されるスイッチドキャパシタの回
路構成例を示す図である。
FIG. 2 is a diagram illustrating a circuit configuration example of a switched capacitor applied to the present invention.

【図3】スイッチドキャパシタの動作を示す波形図であ
る。
FIG. 3 is a waveform chart showing an operation of the switched capacitor.

【図4】本発明に係る液晶表示装置の駆動回路の第1の
実施例を示す波形図である。
FIG. 4 is a waveform chart showing a first embodiment of the drive circuit of the liquid crystal display device according to the present invention.

【図5】本発明に係る液晶表示装置の駆動回路の第2の
実施例を示す回路構成図である。
FIG. 5 is a circuit diagram showing a second embodiment of the drive circuit of the liquid crystal display device according to the present invention.

【図6】本発明に係る液晶表示装置の駆動回路の第3の
実施例を示す波形図である。
FIG. 6 is a waveform chart showing a third embodiment of the driving circuit of the liquid crystal display device according to the present invention.

【図7】本発明に係る液晶表示装置の駆動回路の第4の
実施例を示すトランジスタの平面図である。
FIG. 7 is a plan view of a transistor showing a fourth embodiment of the driving circuit of the liquid crystal display device according to the present invention.

【図8】周辺回路一体型パネルの概略構成図である。FIG. 8 is a schematic configuration diagram of a peripheral circuit integrated type panel.

【図9】従来技術に係る階調電圧発生回路を示す概略構
成図である。
FIG. 9 is a schematic configuration diagram showing a grayscale voltage generation circuit according to the related art.

【図10】ディジタルドライバの概略構成図である。FIG. 10 is a schematic configuration diagram of a digital driver.

【図11】電圧セレクタ部の回路構成例を示す図であ
る。
FIG. 11 is a diagram illustrating a circuit configuration example of a voltage selector unit.

【符号の説明】[Explanation of symbols]

SC1、SC2、SC3 スイッチドキャパシタ S1、S2、S3 スイッチドキャパシタ制御
信号 D1、D2、D3 階調制御信号 R フィードバック抵抗 TRa、TRb MOSトランジスタ Vout 表示電圧
SC1, SC2, SC3 Switched capacitor S1, S2, S3 Switched capacitor control signal D1, D2, D3 Gradation control signal R Feedback resistor TRa, TRb MOS transistor Vout Display voltage

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】多結晶シリコン上に液晶表示パネル部と、
該液晶表示パネル部を表示駆動する周辺回路とが一体的
に形成され、該周辺回路に設けられたデジタルドライバ
により、所定の表示電圧を選択的に出力し、前記液晶表
示パネル部を所定の階調数で表示駆動する周辺回路一体
型の液晶表示装置の駆動回路において、 前記デジタルドライバは、少なくとも2つの基準電圧電
源と、該基準電圧電源間に接続された少なくとも1個以
上のスイッチドキャパシタと、前記スイッチドキャパシ
タの各々に対応して設けられ、前記階調制御信号に基づ
いて前記スイッチドキャパシタの動作を選択的に制御す
る選択制御手段と、を有する電圧セレクタ部を具備し、 前記階調制御信号に基づいて選択された前記スイッチド
キャパシタにより、前記基準電圧電源から供給される電
圧を抵抗分割し、該分割された電圧を前記表示電圧とし
て出力することを特徴とする液晶表示装置の駆動回路。
1. A liquid crystal display panel on polycrystalline silicon,
A peripheral circuit for driving and driving the liquid crystal display panel is integrally formed, and a predetermined display voltage is selectively output by a digital driver provided in the peripheral circuit, and the liquid crystal display panel is driven to a predetermined floor. In a driving circuit of a liquid crystal display device integrated with a peripheral circuit, the digital driver comprises: at least two reference voltage power supplies; at least one switched capacitor connected between the reference voltage power supplies; And a selection control means provided corresponding to each of the switched capacitors and selectively controlling the operation of the switched capacitor based on the grayscale control signal. The voltage supplied from the reference voltage power supply is divided by the resistor by the switched capacitor selected based on the tone control signal. Driving circuit of a liquid crystal display device and outputs the pressure of the display voltage.
【請求項2】前記スイッチドキャパシタは、前記2個以
上の基準電源電圧間に直列に接続された第1のトランジ
スタ及び第2のトランジスタと、該第1及び第2のトラ
ンジスタの接続点に接続された容量素子と、前記第2の
トランジスタと前記基準電圧電源との接続点に設けられ
た出力端子と、を有し、 前記第1のトランジスタのゲートには、前記選択制御手
段を介して所定のスイッチドキャパシタ制御信号が直接
印加され、前記第2のトランジスタのゲートには、前記
スイッチドキャパシタ制御信号の反転信号が印加されて
いることを特徴とする請求項1記載の液晶表示装置の駆
動回路。
2. The switched capacitor is connected to a first transistor and a second transistor connected in series between the two or more reference power supply voltages, and to a connection point of the first and second transistors. A capacitance element, and an output terminal provided at a connection point between the second transistor and the reference voltage power supply. A gate of the first transistor is connected to the gate of the first transistor through the selection control unit. 2. The driving method for a liquid crystal display device according to claim 1, wherein the switched capacitor control signal is directly applied, and an inverted signal of the switched capacitor control signal is applied to a gate of the second transistor. circuit.
【請求項3】前記電圧セレクタ部は、複数の前記スイッ
チドキャパシタを有し、 前記選択制御手段を介して該複数のスイッチドキャパシ
タの各々に印加される前記スイッチドキャパシタ制御信
号の周波数を、相互に重み付けしたことを特徴とする請
求項2記載の液晶表示装置の駆動回路。
3. The voltage selector section includes a plurality of the switched capacitors, and sets a frequency of the switched capacitor control signal applied to each of the plurality of switched capacitors via the selection control means. 3. A driving circuit for a liquid crystal display device according to claim 2, wherein the driving circuits are weighted with each other.
【請求項4】前記スイッチドキャパシタ制御信号の周波
数は、相互に前記重み付けを保持しつつ、前記液晶表示
パネル部の表示駆動における1水平走査周期内で可変に
設定されることを特徴とする請求項3記載の液晶表示装
置の駆動回路。
4. The frequency of the switched capacitor control signal is variably set within one horizontal scanning cycle in display driving of the liquid crystal display panel while holding the weights with each other. Item 4. A driving circuit for a liquid crystal display device according to item 3.
【請求項5】前記電圧セレクタ部は、複数の前記スイッ
チドキャパシタを有し、 前記スイッチドキャパシタに設けられた前記容量素子の
容量を、相互に重み付けをしたことを特徴とする請求項
2記載の液晶表示装置の駆動回路。
5. The voltage selector section includes a plurality of the switched capacitors, and the capacitances of the capacitive elements provided in the switched capacitors are mutually weighted. Drive circuit for liquid crystal display device.
【請求項6】前記スイッチドキャパシタに設けられた前
記第1及び第2のトランジスタが、マルチゲートトラン
ジスタであることを特徴とする請求項2、3、4又は5
記載の液晶表示装置の駆動回路。
6. The switch according to claim 2, wherein said first and second transistors provided on said switched capacitor are multi-gate transistors.
The driving circuit of the liquid crystal display device according to the above.
JP9583798A 1998-04-08 1998-04-08 Driving circuit of liquid crystal display device Pending JPH11296144A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9583798A JPH11296144A (en) 1998-04-08 1998-04-08 Driving circuit of liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9583798A JPH11296144A (en) 1998-04-08 1998-04-08 Driving circuit of liquid crystal display device

Publications (1)

Publication Number Publication Date
JPH11296144A true JPH11296144A (en) 1999-10-29

Family

ID=14148505

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9583798A Pending JPH11296144A (en) 1998-04-08 1998-04-08 Driving circuit of liquid crystal display device

Country Status (1)

Country Link
JP (1) JPH11296144A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1094252A2 (en) 1999-10-19 2001-04-25 FUJI KIKO Co., Ltd. Column shift device with key interlock mechanism

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1094252A2 (en) 1999-10-19 2001-04-25 FUJI KIKO Co., Ltd. Column shift device with key interlock mechanism

Similar Documents

Publication Publication Date Title
US6677923B2 (en) Liquid crystal driver and liquid crystal display incorporating the same
US6281826B1 (en) Voltage generating apparatus
US6310616B1 (en) Voltage generating circuit, and common electrode drive circuit signal line drive circuit and gray-scale voltage generating circuit for display device
US6762737B2 (en) Tone display voltage generating device and tone display device including the same
JP3623800B2 (en) Power saving circuit and method for driving liquid crystal display
JP3926651B2 (en) Display drive device and display device using the same
KR19980070572A (en) Liquid crystal drive circuit for driving the liquid crystal display panel
JP2003248465A (en) Driving method of image display device and driving device for the device
JPH05100635A (en) Integrated circuit and method for driving active matrix type liquid crystal display
US7385581B2 (en) Driving voltage control device, display device and driving voltage control method
KR100341068B1 (en) Digital-to-analogue converters, active matrix liquid crystal display using the same, and digital-to-analogue conversion method
KR101070125B1 (en) Active matrix displays and drive control methods
US20030052851A1 (en) Display driving apparatus and liquid crystal display apparatus using same
JPH10260664A (en) Liquid crystal driving circuit and liquid crystal device using the same
US6542143B1 (en) Method and apparatus for driving the display device, display system, and data processing device
JP4757388B2 (en) Image display device and driving method thereof
CN101364806B (en) Digital-analog converter circuit, liquid crystal display device and electronic device
JP2009518672A (en) Improved addressing scheme for matrix liquid crystal displays
JP3691034B2 (en) Signal output device and liquid crystal display device using the same
JP3641913B2 (en) Display device
JP4487488B2 (en) Display device drive circuit, mobile phone, and portable electronic device
JPH11296143A (en) Analog buffer and display device
EP0686959B1 (en) Power driving circuit of a thin film transistor liquid crystal display
JPH11296144A (en) Driving circuit of liquid crystal display device
JP2004045623A (en) Liquid crystal display device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050404

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20050404

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20050712

A711 Notification of change in applicant

Effective date: 20050713

Free format text: JAPANESE INTERMEDIATE CODE: A711

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050721

RD02 Notification of acceptance of power of attorney

Effective date: 20050721

Free format text: JAPANESE INTERMEDIATE CODE: A7422

A521 Written amendment

Effective date: 20050818

Free format text: JAPANESE INTERMEDIATE CODE: A523

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080402

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080805

A521 Written amendment

Effective date: 20081003

Free format text: JAPANESE INTERMEDIATE CODE: A523

A02 Decision of refusal

Effective date: 20081202

Free format text: JAPANESE INTERMEDIATE CODE: A02