JPH11296138A

JPH11296138A - Ａｃ−ｄｃ複合型放電表示装置およびその駆動方法

Info

Publication number: JPH11296138A
Application number: JP10106052A
Authority: JP
Inventors: Hideyuki Asai; 秀之浅井
Original assignee: Noritake Co Ltd
Current assignee: Noritake Co Ltd
Priority date: 1998-04-16
Filing date: 1998-04-16
Publication date: 1999-10-29

Abstract

(57)【要約】【課題】コントラストが高く且つ高輝度が得られるＡＣ
−ＤＣ複合型放電表示装置およびその駆動方法を提供す
る。【解決手段】トリガ・セッティイング工程において、複
数の放電空間２６内でそれぞれ交流放電が発生させられ
て誘電体層４４上に壁電荷がそれぞれ蓄積され、表示セ
ル壁電荷蓄積工程において、複数本のアドレス・カソー
ド３０に負電圧Ｖ _Kが順次印加されることによりその誘
電体層４４上の壁電荷を利用して複数の放電空間２６の
各々でトリガ放電が順次発生させられると共に、その印
加タイミングに合わせて複数本のアドレス・アノード２
８に選択的に正電圧Ｖ_Aが印加されることにより、トリ
ガ放電を利用して複数本のアドレス・カソード３０との
間で順次放電させられ、発光させる放電空間２６内の誘
電体１８、２０上に壁電荷が蓄積され、更に、表示放電
工程において、一対の表示電極１４、１６間に放電維持
電圧Ｖ_SH−Ｖ_SLが周期的に極性が反転するように印加さ
れることにより表示放電空間２６内で継続して放電させ
られる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、プラズマ・ディス
プレイ・パネル（Plasma Display Panel：ＰＤＰ）等に
代表される放電表示装置の駆動方法に関し、特に所謂Ａ
Ｃ−ＤＣ複合型と称される放電表示装置の駆動方法の改
良に関する。

【０００２】

【従来の技術】マトリックス状に配置された複数の放電
空間と、その複数の放電空間内においてそれぞれ誘電体
に覆われて設けられ、全面でそれぞれ共通に駆動される
ことにより相互間で放電させられる一対の表示電極と、
それら複数の放電空間の各々で交わるように互いに直交
する一方向および他方向のそれぞれ沿って平行に配置さ
れたそれぞれ複数本の第一選択電極および第二選択電極
とを備えた放電表示装置が知られている。例えば、特公
平７−７０２８９号公報或いは特許第２６５００１３号
公報等に記載されている表示用放電管（ＰＤＰ）がそれ
である。

【０００３】上記のＰＤＰにおいては、例えば図１(a)
，(b) に示されるように、透光性を有する前面板１０
および背面板１２の間に、格子状の表示電極１４，１６
がそれぞれ誘電体１８，２０で覆われて構成される格子
状隔壁体２２，２４を配設することによって複数の放電
空間（セル）２６が形成されている。また、前面板１０
および背面板１２の内面には、互いに直交する方向に沿
ってそれぞれ複数本のアドレス・アノード（第一選択電
極）２８およびアドレス・カソード（第二選択電極）３
０が各放電空間２６を通るように設けられている。その
ため、表示セル２６を選択するアドレス放電は、アドレ
ス・アノード２８およびアドレス・カソード３０間の直
流放電で為される一方、選択された放電空間２６内での
表示放電は、一対の表示電極１４，１６間の交流放電で
為される。したがって、このようなＡＣ−ＤＣ複合型Ｐ
ＤＰでは、セル選択が容易に行われると共に交流放電に
基づくメモリ効果によって表示放電が継続させられるこ
とから、簡単な駆動方法で高い輝度を得ることができ
る。なお、図１(b) は(a) のｂ−ｂ視断面であるが、説
明の便宜上、格子状隔壁体２２，２４が(a) よりも大き
く描かれている。

【０００４】

【発明が解決しようとする課題】ところで、上記のよう
なＡＣ−ＤＣ複合型ＰＤＰは、例えば、上記の特許第２
６５００１３号公報等に記載されているように、１画面
を表示する１フィールドと呼ばれる期間を、セル選択を
行うアドレス期間と表示放電を行うメモリー（表示）期
間とに分けた図２に示されるようなタイミング・チャー
トに従って駆動される。なお、図において、Ａ_nはアド
レス・アノード２８、Ｋ₁ 〜Ｋ_nはアドレス・カソード
３０、Ｍ₁ ，Ｍ₂ は表示電極１４，１６の電位をそれぞ
れ示す。

【０００５】すなわち、アドレス期間において、先ず、
例えば表示電極１４，１６間に消去パルス（例えば、細
幅の放電維持電圧）を印加し、前画面で表示放電を行っ
ていたセルの壁電荷を消去する。次いで、表示電極１
４、１６間に放電維持電圧を印加した状態で、アドレス
・カソード３０に線順次で所定の負電圧Ｖ_kを印加して
走査すると共に、その走査のタイミングに同期して所定
のアドレス・アノード２８に所定の正電圧Ｖ_Aを印加す
る。これにより、それら負電圧Ｖ_kおよび正電圧Ｖ_Aを
それぞれ印加されたアドレス・アノード２８およびアド
レス・カソード３０の交点に位置する所定の放電空間２
６内において、それらの間でアドレス放電させられ、そ
れによって発生した荷電粒子が表示セルの誘電体１８，
２０上に壁電荷として蓄積される。そして、メモリー期
間において、一対の表示電極１４，１６間に所定の放電
維持パルスが与えられると、壁電荷が蓄積された表示セ
ル２６では、一方の表示電極１４を覆う誘電体１８上に
正の壁電荷が、他方の表示電極１６を覆う誘電体２０上
に負の壁電荷がそれぞれ蓄積されていることから、放電
維持電圧に壁電荷の大きさだけ重畳されることにより放
電開始電圧を上回る電位差が表示電極１４，１６間に与
えられることになるため、表示放電が発生し継続させら
れる。

【０００６】上記の駆動方法におけるアドレス期間で
は、全ての放電空間２６内の壁電荷が消去された状態
で、アドレス・アノード２８およびアドレス・カソード
３０間に電圧（Ｖ_A＋Ｖ_k）を印加してアドレス放電を
発生させる。そのため、放電空間２６毎の特性バラツキ
や残留する壁電荷量の相違等に応じて放電が発生し難い
条件になっているところでは放電遅れが発生することか
ら、誘電体上に蓄積される壁電荷量に大きなバラツキが
生じて表示が不安定になる。アドレス放電を容易に発生
させるためには印加電圧（Ｖ_A＋Ｖ_k）を高くすればよ
く、また、放電遅れに起因する壁電荷量のバラツキはそ
の印加時間を長くする（すなわちパルス幅を大きくす
る）ことでも抑制し得る。しかしながら、印加電圧を高
くする方法では、アドレス・アノード２８およびアドレ
ス・カソード３０と表示電極１４、１６との間の電位差
が大きくなるため、それらの間で誤放電が発生して選択
しない放電空間２６内に壁電荷が蓄積され得る。そのた
め、アドレス放電に関係なく表示放電が発生するため、
所期の画像を表示できないという問題がある。また、電
圧の印加時間を長くする方法では、個々の放電空間２６
に対するアドレス時間が長くなるため、全体としてアド
レス期間が長くなって輝度が低下するという問題があ
る。表示の１フィールドは人間の目の残像特性に応じて
画像のちらつきが認識されない短時間に設定されること
から、アドレス期間が長くなると表示に直接寄与するメ
モリー期間が短くなるのである。

【０００７】一方、図３に示されるように、予め全ての
セルに壁電荷を蓄積して、アドレス放電によって非表示
セルの壁電荷を消去する駆動方法も提案されている。図
において、アドレス期間の始めの壁電荷蓄積期間では、
例えば表示電極１４，１６間に放電開始電圧Ｖ_wを印加
することによって全放電空間２６内の誘電体１８，２０
上に壁電荷を蓄積する。次いで、壁電荷消去期間におい
て、アドレス・カソード３０に線順次で所定の負電圧Ｖ
_kを印加して走査すると共に、その走査のタイミングに
同期して所定のアドレス・アノード２８に所定の正電圧
Ｖ_Aを印加する。このとき、一対の表示電極１４，１６
はアドレス・アノード２８およびアドレス・カソード３
０の電位の中間の同電位である例えばバイアス電位Ｖ_B
に保持される。これにより、所定の放電空間２６内でア
ドレス・カソード３０およびアドレス・アノード２８間
でアドレス放電させられて、それによって発生した荷電
粒子によって非表示セルの誘電体１８，２０上の壁電荷
が消去され、その後、空間電位と一対の表示電極１４，
１６との電位差に応じて、誘電体１８，２０上に同様な
壁電荷が蓄積される。なお、上記のような駆動方法にお
いて『壁電荷を消去する』とは、必ずしも壁電荷が残存
していない状態にすることを意味せず、駆動に影響しな
い程度まで壁電荷量を少なくすれば実質的に消去したこ
ととなる。

【０００８】したがって、上記図３に示されるような駆
動方法では、アドレス放電により表示セルに壁電荷を蓄
積する図２に示される駆動方法に比較して、予め全ての
セルに壁電荷を蓄積する書込放電がアドレス放電のプラ
イミングとして作用することから、アドレス放電の放電
遅れが抑制されて高速でアドレスすることが可能であ
る。しかしながら、この駆動方法ではアドレス期間にお
いて非表示セルでアドレス放電させることから、非表示
セルで表示に直接寄与しないバックグラウンドの発光が
生ずるため、コントラストが低下するという問題があ
る。因みに、全放電空間２６で壁電荷を蓄積するための
書込放電は、誘電体１８、２０に覆われた表示電極１
４、１６間で為される交流放電であることから、その誘
電体１８、２０上の壁電荷量が飽和するまでの一瞬で終
了する。したがって、この放電による発光は弱く、表示
品位に殆ど影響を及ぼさない。これに対して、非表示セ
ルで壁電荷を消去するアドレス放電は、放電空間２６内
に露出させられたアドレス・アノード２８、アドレス・
カソード３０間で為される直流放電であることから、電
圧を印加している間は継続して放電させられる。そし
て、電圧波形の鈍りや放電空間２６毎の放電特性バラツ
キを考慮して、全ての非表示セルで確実にアドレス放電
が発生するように、印加電圧が十分に高く且つ個々の電
極２８、３０に対する印加時間が十分に長く設定される
ことから、これによる発光は強くなって表示品位に大き
な影響を及ぼすのである。

【０００９】本発明は、以上の事情を背景として為され
たものであって、その目的とするところは、コントラス
トが高く且つ高輝度が得られるＡＣ−ＤＣ複合型放電表
示装置およびその駆動方法を提供することにある。

【００１０】

【課題を解決するための第１の手段】斯かる目的を達成
するため、第１発明の駆動方法の要旨とするところは、
マトリックス状に配置された複数の放電空間内において
それぞれ誘電体に覆われて設けられ、全面でそれぞれ共
通に駆動されることにより相互間で放電させられる一対
の表示電極と、それら複数の放電空間の各々で交わるよ
うに互いに直交する一方向および他方向のそれぞれに沿
って平行に配置されたそれぞれ複数本の第一選択電極お
よび第二選択電極とを備えたＡＣ−ＤＣ複合型放電表示
装置を駆動する方法であって、(a) 前記複数の放電空間
でそれぞれ交流放電を発生させて各々の内壁面に第一壁
電荷をそれぞれ蓄積する第一壁電荷蓄積工程と、(b) 前
記複数本の第一選択電極に所定の第一電圧を順次印加す
ることにより前記第一壁電荷を利用して前記複数の放電
空間の各々で補助放電を順次発生させると共に、その第
一電圧の印加タイミングに合わせて前記複数本の第二選
択電極に選択的に所定の第二電圧を印加することにより
その補助放電を利用してそれら複数本の第一選択電極と
の間で順次放電させて、発光させる表示放電空間内の前
記誘電体上に第二壁電荷を蓄積する表示放電空間選択工
程と、(c) 前記一対の表示電極間に所定の放電維持電圧
を周期的に極性が反転するように印加することにより前
記表示放電空間内で継続して放電させる表示放電工程と
を、含むことにある。

【００１１】

【第１発明の効果】このようにすれば、ＡＣ−ＤＣ複合
型放電表示装置を駆動するに際しては、第一壁電荷蓄積
工程において、複数の放電空間内でそれぞれ交流放電が
発生させられて各々の内壁面に第一壁電荷がそれぞれ蓄
積され、続く表示放電空間選択工程において、複数本の
第一選択電極に所定の第一電圧が順次印加されることに
より第一壁電荷を利用して複数の放電空間の各々で補助
放電が順次発生させられると共に、その第一電圧の印加
タイミングに合わせて複数本の第二選択電極に選択的に
所定の第二電圧が印加されることによりその補助放電を
利用して複数本の第一選択電極との間で順次放電させら
れて、発光させる表示放電空間内の誘電体上に第二壁電
荷が蓄積され、更に、表示放電工程において、一対の表
示電極間に所定の放電維持電圧が周期的に極性が反転す
るように印加されることにより表示放電空間内で継続し
て放電させられる。そのため、表示放電空間選択工程に
おいては、第一壁電荷蓄積工程において蓄積された壁電
荷を利用した補助放電によって、表示放電空間で第一、
第二選択電極間の放電が誘発される。したがって、表示
放電空間を選択するための放電が容易に発生させられる
ことから、各放電空間において確実に放電を発生させつ
つ個々の電極への電圧印加時間を短くできるため、表示
放電空間選択工程を十分に短く延いては表示放電工程を
十分に長くして輝度を高めることができる。このとき、
非表示放電空間で発生させられる放電は第一壁電荷蓄積
工程における交流放電だけであり、表示放電空間に壁電
荷を蓄積するための選択的な放電はその表示放電空間だ
けで発生させられることから、非表示放電空間における
発光（バックグラウンドの発光）は極めて微弱となる。
これにより、ＡＣ−ＤＣ複合型放電表示装置を駆動する
に際して、コントラストを高め且つ高輝度を得ることが
できる。

【００１２】

【第１発明の他の態様】ここで、好適には、(a-1) 前記
第一壁電荷蓄積工程は、前記複数本の第一選択電極およ
び第二選択電極の一方を前記交流放電に用いるものであ
る。このようにすれば、前記複数の放電空間の内壁面に
第一壁電荷をそれぞれ蓄積するための交流放電を発生さ
せる放電電極の一方として、第一選択電極および第二選
択電極の一方が用いられる。そのため、表示放電空間を
選択する目的で従来から備えられている電極を有効に利
用して、好適に全ての放電空間に第一壁電荷を蓄積する
ことができる。放電を発生させるための電極の少なくと
も一方が誘電体で覆われた交流放電電極であれば、発生
する放電は交流放電となるため、上記のように一方を一
般に直流放電電極として設けられる第一、第二選択電極
で構成してもよいのである。なお、本願において「交流
放電」は、壁電荷量の飽和によって極めて短時間で放電
が終了させられるものであればその目的を達成し得るた
め、このように一方の電極が直流放電電極で構成される
「半交流放電」と称されるものも含むこととなる。

【００１３】また、更に好適には、(a-1-1) 前記第一壁
電荷蓄積工程は、前記複数本の第一選択電極および第二
選択電極の一方に、放電電流を制限するための電流制限
抵抗を介することなく所定の放電電圧を印加するもので
ある。このようにすれば、第一選択電極および第二選択
電極の一方を前記交流放電に用いる場合において、その
一方には、それらの間で放電させる際に放電電流を制限
するために設けられている電流制限抵抗を介することな
く、所定の放電電圧が印加される。そのため、第一壁電
荷蓄積工程においては、印加される電圧の波形が電流制
限抵抗の存在によって鈍ることが抑制されることから、
波形の鈍りによって放電開始時期がばらつき延いては蓄
積される第一壁電荷の量が放電空間毎にばらつくことが
抑制され、過不足のない第一壁電荷量となる交流放電条
件を容易に設定し得る。したがって、続く表示放電空間
選択工程において、表示放電空間で壁電荷量が不足して
放電が発生せず、或いは、非表示放電空間において過剰
な壁電荷量に起因して第二選択電極への第二電圧の印加
に無関係に第一選択電極との間で放電が発生することが
好適に抑制されるため、その選択を一層確実に行い得
る。因みに、交流放電においては、蓄積される壁電荷量
が放電電極間の電位差に応じて決定され、印加電圧が一
様であれば壁電荷量は一様となる。しかしながら、放電
開始時期は、放電空間毎の放電特性の相違や、前回の表
示放電工程における表示、非表示の相違等に起因してば
らつき得る。そのため、電圧波形の鈍りが大きい場合に
は、放電開始時期が早い放電空間において、設定電位差
に到達する前に壁電荷量が飽和し得ることから、放電が
終了させられる際の電位差、すなわち実質的な印加電圧
が必ずしも一様とはならないのである。

【００１４】また、好適には、前記ＡＣ−ＤＣ複合型放
電表示装置は、(a-2) 前記複数の放電空間の各々におい
て誘電体で覆われて設けられて共通に駆動される補助電
極を更に備え、前記第一壁電荷蓄積工程は、その補助電
極を前記交流放電に用いるものである。このようにすれ
ば、第一壁電荷蓄積工程においては、一対の表示電極お
よび第一、第二選択電極に加えて各々の放電空間におい
て誘電体で覆われて設けられる共通の補助電極と他の電
極との間で交流放電させられる。そのため、第一壁電荷
蓄積工程および表示放電空間選択工程における補助電極
への印加電圧は、交流放電を発生させ或いは表示放電空
間を選択する目的でそれぞれ設定される一対の表示電極
や第一、第二選択電極への印加電圧との関係を専ら考慮
して、これらとの関係において適切となるように設定す
ればよい。したがって、既存の四種の電極相互の関係に
特に変更を加える必要がないため、駆動方法や印加電圧
波形が複雑になることが抑制される。因みに、表示放電
空間に第二壁電荷を蓄積するに際しては、第一、第二選
択電極間の電位差をそれらの間で放電（アドレス放電）
が発生させられる電位差に、一対の表示電極間の電位差
をそれらの表面上に第二壁電荷が蓄積される電位差に、
それぞれ設定する一方、第一、第二選択電極と一対の表
示電極との相互関係はそれらの間で放電が発生しない電
位差になるように設定する必要がある。そのため、例え
ば一対の表示電極の一方を第一壁電荷を蓄積するための
交流放電に用い、更に表示放電空間を選択する際の補助
放電に用いる場合には、上記のような相互関係を実現す
るために駆動方法が複雑になるのである。

【００１５】また、好適には、(b-1) 前記表示放電空間
選択工程は、前記複数本の第一選択電極および第二選択
電極間の放電で発生した電荷が前記誘電体上に蓄積され
るように、前記一対の表示電極間に前記所定の放電維持
電圧を印加すると共に、前記第一電圧を、それら第一選
択電極および第二選択電極と一対の表示電極との間の実
効電位差が放電開始電圧を越えず、且つ前記補助電極と
の間で補助放電が発生するように設定するものである。
このようにすれば、誘電体に覆われた補助電極が更に備
えられる場合において、表示放電空間選択工程において
は、第一、第二選択電極間の放電で発生した電荷が誘電
体上に蓄積されるように一対の表示電極間に放電維持電
圧が印加されると共に、それら第一、第二選択電極と一
対の表示電極との間の実効電位差が放電開始電圧を越え
ず且つ補助電極との間で補助放電が発生するように前記
第一電圧が設定される。そのため、一対の表示電極間に
放電維持電圧が印加されていることから、誘電体上に蓄
積される第二壁電荷量は続く表示放電工程において好適
に表示放電が発生し且つ維持される量となる。また、第
一電圧が上記のように設定されることから、第一、第二
選択電極と一対の表示電極との間で表示放電空間の選択
に無関係に放電の発生することが抑制されつつ補助放電
が好適に発生させられる。したがって、表示放電空間の
選択が一層確実に行われる。

【００１６】

【課題を解決するための第２の手段】また、前記目的を
達成するための第２発明の要旨とするところは、マトリ
ックス状に配置された複数の放電空間内においてそれぞ
れ誘電体に覆われて設けられ、全面でそれぞれ共通に駆
動されることにより相互間で放電させられる一対の表示
電極と、それら複数の放電空間の各々で交わるように互
いに直交する一方向および他方向のそれぞれに沿って平
行に配置されたそれぞれ複数本の第一選択電極および第
二選択電極とを備え、それら第一選択電極および第二選
択電極との間で選択的に放電を発生させることにより表
示させる放電空間の前記誘電体上に壁電荷を蓄積して表
示放電空間を選択し、その壁電荷を重畳した実効電圧が
放電開始電圧を越える所定の放電維持電圧を前記一対の
表示電極に周期的に印加して維持放電を発生させること
によりその表示放電空間から発光させる形式のＡＣ−Ｄ
Ｃ複合型放電表示装置であって、(d) 前記複数の放電空
間の各々において誘電体で覆われて設けられ、共通に駆
動される補助電極を含むことにある。

【００１７】

【第２発明の効果】このようにすれば、ＡＣ−ＤＣ複合
型放電表示装置は、複数の放電空間の各々において誘電
体で覆われて設けられ、共通に駆動される補助電極を含
んで構成される。そのため、表示放電空間の選択のため
の放電および表示放電には直接関係しない第５の電極と
して誘電体に覆われた共通の補助電極が設けられること
から、この補助電極と既存の四種の電極の何れかとの間
で、全ての放電空間に前記の第一壁電荷を蓄積するため
の交流放電を発生させ、その誘電体上に第一壁電荷を形
成することができる。したがって、その第一壁電荷を利
用して発生させられる補助放電を、前記第一、第二選択
電極間の放電を誘発させるために利用することにより、
前記第一発明の駆動方法を好適に実現してコントラスト
を低下させることなく輝度を高め得る。これにより、コ
ントラストが高く且つ高輝度のＡＣ−ＤＣ複合型放電表
示装置を得ることができる。

【００１８】

【第２発明の他の態様】ここで、好適には、上記のＡＣ
−ＤＣ複合型放電表示装置は、(e) 前記複数本の第一選
択電極および第二選択電極の一方を各別に駆動するため
に設けられ、放電電流を制限するための電流制限抵抗を
介して駆動電圧を印加する第一経路と、その電流制限抵
抗を介することなく駆動電圧を印加する第二経路とを、
その一方の各々に択一的に接続する選択駆動回路を備え
たものである。このようにすれば、ＡＣ−ＤＣ複合型放
電表示装置には、複数本の第一、第二選択電極の一方を
各別に駆動するために設けられ、放電電流を制限するた
めの電流制限抵抗を介して駆動電圧を印加する第一経路
と、その電流制限抵抗を介することなく駆動電圧を印加
する第二経路とを、その一方の各々に択一的に接続する
選択駆動回路が備えられる。そのため、第一、第二選択
電極間で表示放電空間を選択するための放電をするに際
しては、第一経路を介して電圧を印加することによって
放電電流が過大となることを好適に抑制できる一方、第
一選択電極および第二選択電極の一方を前記交流放電に
用いる場合には、第二経路を介して電圧を印加すること
によって電圧波形の鈍りを好適に抑制し延いては蓄積さ
れる第一壁電荷量のバラツキを好適に抑制できる。

【００１９】

【発明の実施の形態】以下、本発明の一実施例を図面を
参照して詳細に説明する。なお、以下の実施例におい
て、各部の寸法比等は必ずしも正確に描かれていない。

【００２０】図４は、本発明の一実施例の駆動方法が適
用されるＡＣ−ＤＣ複合型ＰＤＰ（以下、単にＰＤＰと
いう）４０の要部構成を示す図である。図において、Ｐ
ＤＰ４０は、透光性を有するガラス平板から成る前面板
１０と、同様にガラス平板から成る背面板１２と、それ
ら前面板１０および背面板１２の間にマトリックス状
（縦横格子状）に配列された複数の放電空間（セル）２
６を形成する互いに同形状の一対の格子状隔壁２２、２
４とを備えて構成されている。

【００２１】上記の格子状隔壁２２、２４は、それぞれ
格子状の金属から成る第１メモリ電極１４および第２メ
モリ電極１６（以下、特に区別しないときはメモリ電極
１４、１６という）と、それらの表面をそれぞれ覆って
設けられたガラス等の絶縁材料から成る誘電体層１８、
２０とから構成されている。これらメモリ電極１４、１
６は、例えば所謂４２６合金（Ni 42, Cr 6,残部Fe）等
のガラスと略同様な熱膨張係数を有する金属から成るシ
ート材を、化学エッチング処理等によって格子状に加工
したものである。なお、格子状隔壁２２、２４は開口部
の大きさが1.1(mm) ×0.3(mm) 程度、格子の一方向に沿
って伸びる部分の幅寸法がそれぞれ100(μm)程度、厚さ
が100(μm)程度とされており、メモリ電極１４、１６の
高さは 50(μm)程度、誘電体層１８、２０の厚さは 25
(μm)程度である。上記複数の放電空間２６はこれら一
対の格子状隔壁２２、２４を開口部が一致するように重
ね合わせることで形成されており、各々の平面寸法は開
口部の大きさに等しく、高さ寸法は厚さの合計に等しい
200(μm)程度となっている。本実施例においては、上記
のメモリ電極１４、１６が一対の表示電極に相当し、こ
れらはそれぞれ全面で共通に形成され且つ一括して駆動
される。

【００２２】また、上記の前面板１０の背面板１２側に
位置する内面には、上記格子状隔壁２２、２４の構成部
分であって放電空間２６を構成するために一方向に沿っ
て伸びる部分（すなわち構成部分である長手状壁部の一
方）に沿って略等間隔で、複数本のアドレス・アノード
２８が放電空間２６の略中央部に位置するように設けら
れている。このアドレス・アノード２８は、例えば、幅
100(μm)程度、厚さ 10(μm)程度の寸法に、Ni（ニッケ
ル）、Al（アルミニウム）等の電極材料から厚膜スクリ
ーン印刷法等によって形成されたものであり、複数本の
アドレス・アノード２８相互の中心間距離は、放電空間
２６の上記一方向における中心間隔に等しく例えば 1.2
(mm)程度にされている。なお、前面板１０の内面のアド
レス・アノード２８を除く部分には、各放電空間２６毎
に図示しない所定の発光色の蛍光体層が設けられてい
る。本実施例においては、上記のアドレス・アノード２
８が第二選択電極に相当する。

【００２３】また、前記の背面板１２の前面板１０側の
内面には、その略全面を覆う例えば厚さが 10(μm)程度
のトリガ電極４２、およびそのトリガ電極４２の全面を
覆う例えば厚さが 30(μm)程度の誘電体層４４が設けら
れている。このトリガ電極４２は、例えば、Ag（銀）等
の電極材料から厚膜スクリーン印刷法等によって形成さ
れたものであり、誘電体層４４は、ガラス等の絶縁材料
から同様に厚膜スクリーン印刷法等によって形成された
ものである。なお、メモリ電極１４、１６、およびトリ
ガ電極４２をそれぞれ覆う誘電体層１８、２０、４４上
には、例えばMgO 薄膜等から成る図示しない保護層が蒸
着等によって設けられている。本実施例においては、上
記のトリガ電極４２が補助電極に相当する。したがっ
て、補助電極すなわちトリガ電極４２は、メモリ電極１
４、１６と同様に全面に共通に形成されており、一括し
て駆動される。

【００２４】また、上記の誘電体層４４上には、格子状
隔壁２２、２４の構成部分であって放電空間２６を構成
するために上記一方向と直交する他方向に沿って伸びる
部分（すなわち構成部分である長手状壁部の他方）に沿
って略等間隔で、複数のアドレス・カソード３０が、放
電空間２６の略中央部に位置するように設けられてい
る。すなわち、アドレス・アノード２８とアドレス・カ
ソード３０とは、互いに直交するように配列されてお
り、これらの交点は各放電空間２６の略中央部に位置す
る。このアドレス・カソード３０は、例えば、幅100(μ
m)、厚さ 10(μm)程度の寸法に、Ni、Al等の電極材料か
ら厚膜スクリーン印刷法等によって形成されたものであ
り、複数本のアドレス・カソード３０相互の中心間隔は
放電空間２６の上記他方向における中心間隔に等しく0.
4(mm) 程度に構成されている。本実施例においては、こ
のアドレス・カソード３０が第一選択電極に相当する。
なお、前記のトリガ電極４２は、アドレス・カソード３
０の直下の位置を抜いたパターンで形成されてもよい。
このようにすれば、それらの間の相互誘導に起因して生
じ得る誤作動を抑制できる。また、前面板１０および背
面板１２と格子状隔壁２２、２４との間には、アドレス
・アノード２８或いはアドレス・カソード３０の厚さに
相当する隙間が形成され、放電空間２６はその隙間を介
して連通させられているが、この隙間の存在は放電特性
に何ら影響するものではない。

【００２５】以上のように構成されたＰＤＰ４０の駆動
方法を、各電極１４、１６、２８、３０、および４２に
それぞれ印加する電圧波形を表す図５のタイミング・チ
ャート、および壁電荷の変化を表す図６(a) 〜(f) を参
照しつつ説明する。なお、図５は、ＰＤＰ４０で連続的
に画像を表示するに際して、ある瞬間における１画像を
構成するための１フィールドと呼ばれる期間を抜き出し
て示すものである。この１フィールドが、画像のちらつ
きが認識されない例えば60(Hz)程度以上の周波数で繰り
返されることにより、所望の動画像が連続的に或いは所
望の静止画像が継続的に表示される。また、図におい
て、Ａ_nは任意のアドレス・アノード２８、Ｋ₁ 、Ｋ
₂ 、〜Ｋ_nは個々のアドレス・カソード３０、Ｍ₁ 、Ｍ
₂ は第１メモリ電極１４，第２メモリー電極１６、およ
びＴはトリガ電極４２の電位（電圧波形）をそれぞれ示
している。

【００２６】まず、前フィールドが終了して新たな１フ
ィールドが開始する時刻ｔ₀ においては、何れの電極も
バイアス電位Ｖ_Bに保持されており、画像は表示されて
いない。このとき、前フィールドで表示されていたセル
（放電空間２６）では、図６(a) に示されるように誘電
体１８、２０上に壁電荷が蓄積されているが、非表示セ
ルでは壁電荷は存在しないかそれよりも十分に微量とな
っている。この時刻ｔ ₀ から開始するアドレス期間にお
いて、時刻ｔ₁ になるとメモリー電極１４，１６にそれ
ぞれ電位Ｖ_SL，Ｖ_SHでパルス幅0.5(μs)程度の消去電
圧、すなわちＶ_SH−Ｖ_SL＝180(V)程度の放電維持電圧に
等しい電圧が印加される。これにより、前フィールドで
表示放電が行われていたセル（放電空間２６）では、そ
れらを覆う誘電体層１８、２０上にそれぞれ蓄積されて
いる壁電荷が印加電圧に重畳されて放電開始電圧を越え
るため、図６(a) に示されるように、それらメモリー電
極１４，１６間で交流放電が発生する。但し、図５に示
されるようにパルス幅は表示放電の場合よりも十分に細
くされて、放電発生後、直ちに電圧の印加が停止される
ことから、図６(b) に示されるように、その表示セルの
壁電荷が消去される。一方、前フィールドで表示させら
れなかったセルでは、誘電体１８、２０上における実効
電圧が放電開始電圧を越えないことから放電は発生せ
ず、壁電荷が存在しない図６(b) と同様な状態に維持さ
れる。このため、消去電圧の印加後においては、全ての
放電空間２６に壁電荷が実質的に存在しない略一様な初
期状態が実現される。本実施例においては、この壁電荷
を消去する時刻ｔ₀ 〜ｔ₂ が壁電荷消去工程に対応す
る。

【００２７】続く時刻ｔ₂ 〜ｔ₃ のトリガ・セッティン
グ工程（期間）においては、トリガ電極４２に例えば−
180 〜−250(V)程度の負電圧Ｖ_Wが印加されると共に、
全てのアドレス・アノード２８に例えば＋120(V)程度の
正電圧Ｖ_Aが印加される。これにより、アドレス・アノ
ード２８とトリガ電極４２との間の電位差が300 〜370
(V)程度と大きくなって放電開始電圧を越えるため、そ
れらの間で書込放電が発生させられる。この電位差は、
前フィールドでの表示の有無や放電空間２６毎の放電特
性のバラツキを考慮して、全セルで確実に書込放電が発
生するように設定される。図６(c) は、この状態を示し
ている。この書込放電によって放電空間２６内の放電ガ
スが電離させられて荷電粒子が発生するが、負電圧を印
加されているトリガ電極４２が誘電体４４で覆われた交
流放電電極であることから、その誘電体層４４上には正
の壁電荷が蓄積されることとなる。一方、アドレス・ア
ノード２８は放電空間２６内に露出させられた直流放電
電極であることから、それに向かわせられる負の荷電粒
子（電子）はアドレス・アノード２８に吸収されて消滅
する。アドレス・アノード２８とトリガ電極４２との実
効電位差は、誘電体層４４上に正の壁電荷が蓄積される
に従って低下させられるため、その電位差が放電維持電
圧以下となると放電が自動的に停止することとなる。図
６(d) は、この状態すなわちトリガ・セッティングが為
された状態を示している。このように全ての放電空間２
６で一定量の壁電荷（第一壁電荷）が蓄積された状態で
書込放電が完全に終了する。本実施例においては、上記
のトリガ・セッティング工程が第一壁電荷蓄積工程に対
応する。なお、トリガ・セッティングの時間は、放電空
間２６相互の放電特性のバラツキを考慮して、全ての放
電空間２６で一様に壁電荷が形成されるように十分に長
く設定されている。

【００２８】時刻ｔ₄ 〜ｔ₅ の表示セル壁電荷蓄積工程
（期間）においては、先ず、一対のメモリ電極１４、１
６に＋90(V) 程度の正電圧Ｖ_SHおよび−90(V) 程度の負
電圧Ｖ_SLがそれぞれ印加されると共に、トリガ電極４２
に＋60(V) 程度の正電圧Ｖ_Tが印加される。そして、そ
の状態でアドレス・カソード３０に例えば−120(V)程度
の負電圧Ｖ_kが線順次で印加されて走査されると共に、
その走査のタイミングに同期して、表示セル（表示させ
る放電空間２６）に対応するアドレス・アノード２８に
例えば＋120(V)程度の正電圧Ｖ_Aが印加される。なお、
アドレス・アノード２８およびアドレス・カソード３０
にそれぞれ印加されるパルス電流のパルス幅は例えば5
(μs)程度、電流値は200(μA)程度である。これによ
り、図６(e)に示されるように、走査パルスを印加され
たアドレス・カソード３０とトリガ電極４２との間でト
リガ放電が発生し、この放電がプライミング（引き金）
となって、同時にアドレス・アノード２８にデータ・パ
ルスが印加された表示セル２６では、アドレス・アノー
ド２８およびアドレス・カソード３０間で直流放電（ア
ドレス放電）させられる。そして、それによって発生し
た荷電粒子が表示セル２６内の空間電位と第１メモリ電
極１４および第２メモリー電極１６との電位差に基づ
き、図６(f) に示されるように、それぞれを覆う誘電体
層１８、２０上に蓄積され、壁電荷（第二壁電荷）が形
成される。

【００２９】一方、上記の表示セル壁電荷蓄積期間にお
いて、非表示セル２６に対応するアドレス・アノード２
８は、正電圧Ｖ_Aが印加されずバイアス電位Ｖ_Bに保持
されている。そのため、その表示セル２６では、トリガ
放電によって誘電体４４上の壁電荷が消去されるに止ま
り、メモリ電極１４、１６上の誘電体層１８、２０表面
には壁電荷が形成されない。したがって、本実施例にお
いては、上記の表示セル壁電荷蓄積期間が、発光させる
表示放電空間内の誘電体上に第二壁電荷を蓄積する表示
放電空間選択工程に対応する。

【００３０】時刻ｔ₅においてアドレス期間が終了した
後、続くメモリー期間においては、表示放電工程に対応
する時刻ｔ₆〜ｔ₇の間、第１メモリ電極１４および第
２メモリー電極１６間に放電維持電圧に相当する例えば
180(V)程度の所定の電位差Ｖ _SH−Ｖ_SLが周期的に極性が
反転されつつ形成されるように、それらに維持放電パル
スが与えられる。これにより、表示セル２６において
は、その放電維持電圧に壁電荷による電位差が重畳され
て、メモリー電極１４，１６間の電位差が放電開始電圧
を上回ることとなって、表示放電が開始され、維持され
る。一方、非表示セル２６においては、壁電荷による電
位差がないことから、メモリー電極１４，１６間の電位
差が放電開始電圧よりも低いため、表示放電が開始しな
い。したがって、１フィールドの期間中（厳密にはメモ
リー期間中）、表示セル２６のみで表示放電によって発
生した紫外線で励起されて蛍光体層が発光させられ、所
望の１画像が継続的に表示されるのである。

【００３１】ここで、本実施例においては、ＡＣ−ＤＣ
複合型のＰＤＰ４０を駆動するに際して、トリガ・セッ
ティイング工程において、複数の放電空間２６内でそれ
ぞれ交流放電が発生させられて各々の内壁面を構成する
誘電体層４４上に壁電荷がそれぞれ蓄積され、続く表示
セル壁電荷蓄積工程において、複数本のアドレス・カソ
ード３０に負電圧Ｖ_Kが順次印加されることによりその
誘電体層４４上の壁電荷を利用して複数の放電空間２６
の各々でトリガ放電が順次発生させられると共に、その
負電圧Ｖ_Kの印加タイミングに合わせて複数本のアドレ
ス・アノード２８に選択的に正電圧Ｖ_Aが印加されるこ
とによりそのトリガ放電を利用して複数本のアドレス・
カソード３０との間で順次放電させられて、発光させる
表示放電空間２６内の誘電体１８、２０上に壁電荷が蓄
積され、更に、表示放電工程において、一対の表示電極
１４、１６間に放電維持電圧Ｖ_SH−Ｖ_SLが周期的に極性
が反転するように印加されることにより表示放電空間２
６内で継続して放電させられる。そのため、表示セル壁
電荷蓄積工程においては、トリガ・セッティング工程に
おいて蓄積された壁電荷を利用したトリガ放電によっ
て、表示放電空間２６でアドレス・カソード３０、アド
レス・アノード２８間の放電が誘発される。したがっ
て、表示放電空間２６を選択するための放電が容易に発
生させられることから、各放電空間２６において確実に
放電を発生させつつ個々の電極への電圧印加時間を短く
できるため、表示セル壁電荷蓄積工程を十分に短く延い
ては表示放電工程を十分に長くして輝度を高めることが
できる。このとき、非表示放電空間２６で発生させられ
る放電はトリガ・セッティング工程における交流放電だ
けであり、表示放電空間２６に壁電荷を蓄積するための
選択的な放電はその表示放電空間２６だけで発生させら
れることから、非表示放電空間２６における発光は極め
て微弱となる。これにより、ＡＣ−ＤＣ複合型ＰＤＰ４
０を駆動するに際して、コントラストを高め且つ高輝度
を得ることができる。

【００３２】また、本実施例においては、トリガ・セッ
ティング工程は、複数の放電空間２６内において誘電体
層４４上に壁電荷をそれぞれ蓄積するための交流放電を
発生させる放電電極の一方として、複数本のアドレス・
アノード２８が用いられる。そのため、表示放電空間２
６を選択する目的でＡＣ−ＤＣ複合型ＰＤＰに従来から
備えられている電極を有効に利用して、好適に全ての放
電空間２６でトリガ・セッティングが行われる。

【００３３】また、本実施例においては、トリガ・セッ
ティング工程において、一対の表示電極１４、１６、ア
ドレス・カソード３０、およびアドレス・アノード２８
に加えて各々の放電空間２６において誘電体４４で覆わ
れて設けられる共通のトリガ電極４２と、アドレス・ア
ノード２８との間で交流放電させられる。そのため、ト
リガ・セッティング工程および表示セル壁電荷蓄積工程
におけるトリガ電極４２への印加電圧は、交流放電を発
生させ或いは表示放電空間２６を選択する目的でそれぞ
れ設定される一対の表示電極１４、１６、アドレス・カ
ソード３０、およびアドレス・アノード２８への印加電
圧との関係を専ら考慮して、これらとの関係において適
切となるように設定すればよい。したがって、既存の四
種の電極相互の関係に特に変更を加える必要がないた
め、図５から明らかなように、駆動方法やそれらへの印
加電圧波形が複雑になることが抑制される。

【００３４】また、本実施例においては、表示セル壁電
荷蓄積工程においては、アドレス・カソード３０、アド
レス・アノード２８間の放電で発生した電荷が誘電体１
８、２０上に蓄積されるように一対の表示電極１４、１
６間に放電維持電圧Ｖ_SH−Ｖ _SLが印加されると共に、そ
れらアドレス・カソード３０、アドレス・アノード２８
と一対の表示電極１４、１６との間の実効電位差が放電
開始電圧を越えず且つトリガ電極４２との間でトリガ放
電が発生するように前記負電圧Ｖ_Kが設定される。その
ため、一対の表示電極１４、１６間に放電維持電圧Ｖ_SH
−Ｖ_SLが印加されていることから、誘電体１８、２０上
に蓄積される壁電荷量は続く表示放電工程において好適
に表示放電が発生し且つ維持される量となる。また、負
電圧Ｖ_Kが上記のように設定されることから、アドレス
・カソード３０、アドレス・アノード２８と一対の表示
電極１４、１６との間で表示放電空間２６の選択に無関
係に放電の発生することが抑制されつつトリガ放電が好
適に発生させられる。したがって、表示放電空間２６の
選択が一層確実に行われる。

【００３５】また、本実施例においては、ＡＣ−ＤＣ複
合型ＰＤＰ４０は、複数の放電空間２６の各々において
誘電体４４で覆われて設けられ、共通に駆動されるトリ
ガ電極４２を含んで構成される。そのため、表示放電空
間２６の選択のための放電および表示放電には直接関係
しない第５の電極として誘電体４４に覆われた共通のト
リガ電極４２が設けられることから、このトリガ電極４
２と既存の四種の電極の何れか（実施例においてはアド
レス・カソード３０）との間で、全ての放電空間２６の
誘電体４４上に壁電荷を蓄積（トリガ・セッティング）
するための交流放電を発生させることができる。したが
って、その壁電荷を利用して発生させられるトリガ放電
を、アドレス・カソード３０、アドレス・アノード２８
間の放電を誘発させるために利用することにより、コン
トラストを低下させることなく輝度を高め得る。

【００３６】次に、本発明の他の実施例を説明する。な
お、以下の説明において前述の実施例と共通する部分は
説明を省略する。

【００３７】図７は、前記図５に示されるタイミング・
チャートに従って図４に示されるＡＣ−ＤＣ複合型ＰＤ
Ｐ４０を駆動するに際して、アドレス・アノード２８を
駆動するために用いられるアノード駆動回路４６の要部
を説明する図である。図において、アノード駆動回路４
６は、電源回路のＶ_AレベルとＶ_Bレベルから入力され
た電圧を、それぞれアドレス・アノード２８（Ａ₁、Ａ
₂、〜Ａ_n）に接続された複数個の出力端子４８から出
力するものである。個々の出力端子４８は、スイッチン
グ素子ＡＤ₁、ＡＤ₂、〜ＡＤ_n、ＡＴ₁、ＡＴ₂、〜
ＡＴ_n、およびＡＢ₁、ＡＢ₂、〜ＡＢ_nのオン・オフ
動作に従って、それぞれ３つの第一経路５０、第二経路
５２、および第三経路５４に択一的に接続される。

【００３８】上記の第一経路５０は、それぞれ電流制限
抵抗Ｒ₁、Ｒ₂、〜Ｒ_nを備えており、これら電流制限
抵抗Ｒおよびスイッチング素子ＡＤを介してそれぞれ電
源のＶ_Aレベルに接続されている。また、第二経路５２
は、電流制限抵抗Ｒを備えておらず、スイッチング素子
ＡＴだけを介してそれぞれ電源のＶ_Aレベルに接続され
ている。また、第三経路５４は、スイッチング素子ＡＢ
を介してそれぞれ電源のＶ_Bレベルに接続されている。

【００３９】そのため、スイッチング素子ＡＤがオンで
他がオフのときには、電流制限抵抗Ｒを介してアドレス
・アノード２８に正電圧Ｖ_Aが印加され、スイッチング
素子ＡＴがオンで他がオフのときには、電流制限抵抗Ｒ
を介することなく第二経路５２からアドレス・アノード
２８に正電圧Ｖ_Aが印加され、更に、スイッチング素子
ＡＢがオンで他がオフのときには、第三経路５４からア
ドレス・アノード２８にバイアス電圧Ｖ_Bが印加され
る。したがって、本実施例においては、前記のアノード
駆動回路４６が選択駆動回路に相当する。

【００４０】上記のようなアノード駆動回路４６を用い
て図５のタイミング・チャートに従ってＰＤＰ４０を駆
動するに際して、時刻ｔ₂〜ｔ₃のトリガ・セッティン
グ工程においては、スイッチング素子ＡＴがオン動作さ
せられる。これにより、アドレス・アノード２８に電流
制限抵抗Ｒを介することなく、正電圧Ｖ_Aが直接印加さ
れ、同時に負電圧Ｖ_Wを印加されたトリガ電極４２との
間で交流放電（トリが・セッティング）が行われる。こ
のとき、アドレス・アノード２８に印加される電圧波形
には、電流制限抵抗Ｒに起因する鈍りが生じ得ないこと
から、その電位が速やかに設定電圧（正電圧Ｖ_A）に到
達する。したがって、電圧波形の鈍りによって放電開始
時期がばらつき延いては放電終了電圧がばらついて、ト
リガ・セッティング後に蓄積されている壁電荷量にバラ
ツキが生じることが好適に抑制される。なお、トリガ・
セッティング工程においてアドレス・アノード２８との
間で放電させられる他方のトリが電極４２は、誘電体４
４に覆われた交流放電電極であるため、電流制限抵抗Ｒ
によって放電電流を制限しなくともそれが過大となるこ
とはない。

【００４１】一方、時刻ｔ₄〜ｔ₅の表示セル壁電荷蓄
積工程においては、スイッチング素子ＡＤがオン動作さ
せられる。これにより、アドレス・アノード２８に電流
制限抵抗Ｒを介して正電圧Ｖ_Aが印加され、同時に負電
圧Ｖ_Kを印加されて走査されているアドレス・カソード
３０との間でアドレス放電が発生させられる。このアド
レス放電は、図４から明らかなように何れも放電空間２
６内に露出して設けられている直流放電電極２８、３０
間で行われるが、アノード駆動回路４６には電流制限抵
抗Ｒが備えられているため、アドレス・アノード２８お
よびアドレス・カソード３０の電流量が過大となること
が好適に抑制される。なお、表示放電期間等のアドレス
・アノード２８の電位をバイアス・レベルに保持すると
きには、スイッチング素子ＡＢがオン動作させられるこ
とによってアドレス・アノード２８にバイアス電圧Ｖ_B
が印加される。この点は従来の駆動回路と同様である。

【００４２】ここで、本実施例によれば、トリガ・セッ
ティング工程においては、交流放電に用いられるアドレ
ス・アノード２８に、アドレス・カソード３０との間で
アドレス放電させる際に放電電流を制限するために設け
られている電流制限抵抗Ｒを介することなく、正電圧Ｖ
_Aが印加される。そのため、トリガ・セッティング工程
においては、印加される電圧の波形が電流制限抵抗Ｒの
存在によって鈍ることが抑制されることから、波形の鈍
りによって放電開始時期がばらつき延いては誘電体層４
４上に蓄積される壁電荷量が放電空間２６毎にばらつく
ことが抑制され、過不足のない壁電荷量となる交流放電
条件を容易に設定し得る。したがって、続く表示セル壁
電荷蓄積工程において、表示セルで壁電荷量が不足して
放電が発生せず、或いは、非表示セルにおいて過剰な壁
電荷量に起因してアドレス・アノード２８への正電圧Ｖ
_Aの印加に無関係にアドレス・カソード３０との間で放
電が発生することが好適に抑制されるため、その選択を
一層確実に行い得る。

【００４３】また、本実施例においては、ＡＣ−ＤＣ複
合型ＰＤＰ４０には、アドレス・アノード２８を各別に
駆動するために設けられ、放電電流を制限するための電
流制限抵抗Ｒを介して正電圧Ｖ_Aを印加する第一経路５
０と、その電流制限抵抗Ｒを介することなく正電圧Ｖ_A
を印加する第二経路５２とを、そのアドレス・アノード
２８の各々に択一的に接続するアノード駆動回路４６が
備えられる。そのため、アドレス・アノード２８、アド
レス・カソード３０間で表示セルを選択するためのアド
レス放電をさせるに際しては、第一経路５０を介して正
電圧Ｖ_Aを印加することによって放電電流が過大となる
ことが好適に抑制される一方、アドレス・アノード２８
がトリガ・セッティングのための交流放電に用いられる
際には、第二経路５２を介して正電圧Ｖ_Aを印加するこ
とによって電圧波形の鈍りを好適に抑制し延いては誘電
体層４４上に蓄積される壁電荷量のバラツキを好適に抑
制できる。

【００４４】以上、本発明の一実施例を図面を参照して
詳細に説明したが、本発明は更に別の態様でも実施され
る。

【００４５】例えば、実施例においては、本発明が前面
板１０の内面に図示しない蛍光体層を備えたカラー表示
用のＡＣ−ＤＣ複合型ＰＤＰ４０に適用された場合につ
いて説明したが、表示セル選択のためのそれぞれ複数本
の第一選択電極（アドレス・カソード３０）および第二
選択電極（アドレス・アノード２８）と、表示のための
一対の表示電極とを備える形式のＡＣ−ＤＣ複合型ＰＤ
Ｐであれば、蛍光体層を備えていないモノクロ表示用の
ものにも本発明は同様に適用される。

【００４６】また、実施例においては、セル選択や表示
に直接用いられず、セル選択の放電のプライミングを形
成することを目的とする第５の電極としてトリガ電極４
２が備えられていたが、トリガ電極４２は必ずしも備え
られていなくともよい。例えば、一対の表示電極１４、
１６の一方とアドレス・アノード２８との間でトリガ・
セッティングのための交流放電を発生させるように構成
すれば、トリガ電極４２は不要となる。図５における駆
動波形では、表示電極１４（Ｍ₁）をトリガ電極として
用いればよい。その場合には、例えば、表示セル壁電荷
蓄積期間においてその表示電極１４の電位を図５に示さ
れるトリガ電極４２の電位と同様にし、或いは、アドレ
ス・カソード３０の各々の走査タイミングにおいてトリ
ガ放電の発生直後に表示電極１４の電位を一時的にＶ_B
に低下させればよい。前者の場合には、表示電極１４上
には壁電荷が十分に蓄積されない状態でメモリ期間が開
始され得るが、必要に応じて最初のパルスを強くする等
の処置を施せばよい。

【００４７】また、実施例においては、一対の表示電極
１４、１６が互いに同様な形状の格子状に構成されてい
たが、これらの形状は適宜変更される。例えば、図４
(b) における断面形状が相互に異なるように、格子の一
方向に沿って伸びる部分の幅寸法や、その前面板１０か
ら背面板１２に向かう方向における厚さ寸法等を、一方
と他方とで相互に異なるものとしてもよい。また、前述
のようにトリガ電極４２を設けない場合には、表示電極
１４、１６の一方を、トリガ電極４２と同様に背面板１
２上に印刷形成してもよい。

【００４８】また、実施例においては、トリガ・セッテ
ィングのための交流放電がアドレス・アノード２８を利
用して、トリガ放電がアドレス・カソード３０を利用し
てそれぞれ発生させられていたが、トリガ・セッティン
グの際に壁電荷が蓄積される誘電体（実施例においては
誘電体層４４）側の電位と、直流放電電極との関係がト
リガ放電時に反対となるように設定されていれば、これ
らは反対に用いられてもよく、或いは、一方が両方に用
いられてもよい。

【００４９】また、実施例においては、表示セル壁電荷
蓄積工程においてトリが電極４２にＶ_T＝＋60(V) 程度
の正電圧、アドレス・アノード２８にＶ_A＝＋120(V)程
度の正電圧、およびアドレス・カソード３０にＶ_K＝−
120(V)程度の負電圧がそれぞれ印加されていたが、これ
らの電位は、選択されていないセルで壁電荷が消滅する
一方、選択されたセルではアドレス放電によって誘電体
１８、２０上に壁電荷が形成されるように適宜設定され
る。例えば、トリガ・セッティング時の蓄積壁電荷量が
多い場合には、トリガ電極４２の電位を実施例の場合よ
りも低く（必要であればバイアス・レベルに）してもよ
い。但し、アドレス・カソード３０の電位を低くし過ぎ
ると、セル選択とは無関係にＶ_SHに維持されている表示
電極１４との間で放電が発生してしまうため、各電極の
電位はこれらの関係も考慮して設定する必要がある。

【００５０】また、実施例においては、アドレス・カソ
ード３０およびアドレス・アノード２８が印刷形成され
ていたが、蒸着等の薄膜法で形成してもよく、或いは金
属線（ワイヤ）等で構成してもよい。また、トリガ電極
４２も、印刷形成に代えてガラス膜等の誘電体で被覆し
た金属線で構成して、アドレス・カソード３０と平行に
配置してもよい。

【００５１】また、実施例においては、アドレス・アノ
ード２８およびアドレス・カソード３０の全てが互いに
独立させられていたが、格子状隔壁体２２、２４の複数
の開口部（放電空間２６）で表示単位となる１セルを構
成する場合には、複数本のアドレス・アノード２８或い
はアドレス・カソード３０がその表示単位毎に纏めて駆
動されてもよい。

【００５２】また、実施例においては、アドレス・アノ
ード２８およびアドレス・カソード３０が各放電空間２
６の中央部に位置するように説明したが、それらの位置
は交点が放電空間２６内に形成される範囲で適宜変更し
得る。

【００５３】その他、一々例示はしないが、本発明はそ
の趣旨を逸脱しない範囲で種々変更を加え得るものであ
る。

【図面の簡単な説明】

【図１】(a) はＡＣ−ＤＣ複合型ＰＤＰの構成の一例を
示す分解斜視図であり、(b) は(a) におけるｂ−ｂ視断
面図である。

【図２】図１のＡＣ−ＤＣ複合型ＰＤＰの従来の駆動方
法の一例を説明するタイミング・チャートである。

【図３】図１のＡＣ−ＤＣ複合型ＰＤＰの従来の駆動方
法の他の例を説明するタイミング・チャートである。

【図４】(a) は、本発明の一実施例のＡＣ−ＤＣ複合型
ＰＤＰの要部構成を示す分解斜視図であり、(b) は(a)
におけるｂ−ｂ視断面図である。

【図５】図４のＡＣ−ＤＣ複合型ＰＤＰの駆動方法の一
例を説明するタイミング・チャートである。

【図６】(a) 〜(f) は、図４のＡＣ−ＤＣ複合型ＰＤＰ
を図５の駆動方法で駆動する場合の壁電荷の変化を説明
する図である。

【図７】図４のＡＣ−ＤＣ複合型ＰＤＰの駆動に用いら
れるアノード駆動回路の構成の一例を説明する図であ
る。

【符号の説明】

２６：放電空間｛１４：第１メモリー電極，１６：第２
メモリー電極｝（一対の表示電極）１８，２０：誘電体層２８：アドレス・アノード（第二選択電極）３０：アドレス・カソード（第一選択電極）４０：ＡＣ−ＤＣ複合型プラズマ・ディスプレイ・パネ
ル４２：トリガ電極（補助電極）４４：誘電体層

Claims

【特許請求の範囲】

【請求項１】マトリックス状に配置された複数の放電
空間内においてそれぞれ誘電体に覆われて設けられ、全
面でそれぞれ共通に駆動されることにより相互間で放電
させられる一対の表示電極と、該複数の放電空間の各々
で交わるように互いに直交する一方向および他方向のそ
れぞれに沿って平行に配置されたそれぞれ複数本の第一
選択電極および第二選択電極とを備えたＡＣ−ＤＣ複合
型放電表示装置を駆動する方法であって、前記複数の放電空間でそれぞれ交流放電を発生させて各
々の内壁面に第一壁電荷をそれぞれ蓄積する第一壁電荷
蓄積工程と、前記複数本の第一選択電極に所定の第一電圧を順次印加
することにより前記第一壁電荷を利用して前記複数の放
電空間の各々で補助放電を順次発生させると共に、該第
一電圧の印加タイミングに合わせて前記複数本の第二選
択電極に選択的に所定の第二電圧を印加することにより
該補助放電を利用して該複数本の第一選択電極との間で
順次放電させて、発光させる表示放電空間内の前記誘電
体上に第二壁電荷を蓄積する表示放電空間選択工程と、前記一対の表示電極間に所定の放電維持電圧を周期的に
極性が反転するように印加することにより前記表示放電
空間内で継続して放電させる表示放電工程とを、含むこ
とを特徴とするＡＣ−ＤＣ複合型放電表示装置の駆動方
法。
【請求項２】前記第一壁電荷蓄積工程は、前記複数本
の第一選択電極および第二選択電極の一方を前記交流放
電に用いるものである請求項１のＡＣ−ＤＣ複合型放電
表示装置の駆動方法。
【請求項３】前記第一壁電荷蓄積工程は、前記複数本
の第一選択電極および第二選択電極の一方に、放電電流
を制限するための電流制限抵抗を介することなく所定の
放電電圧を印加するものである請求項２のＡＣ−ＤＣ複
合型放電表示装置の駆動方法。
【請求項４】前記複数の放電空間の各々において誘電
体で覆われて設けられて共通に駆動される補助電極を更
に備え、前記第一壁電荷蓄積工程は、該補助電極を前記
交流放電に用いるものである請求項１乃至３の何れかの
ＡＣ−ＤＣ複合型放電表示装置の駆動方法。
【請求項５】前記表示放電空間選択工程は、前記複数
本の第一選択電極および第二選択電極間の放電で発生し
た電荷が前記誘電体上に蓄積されるように、前記一対の
表示電極間に前記所定の放電維持電圧を印加すると共
に、前記第一電圧を、該第一選択電極および該第二選択
電極と該一対の表示電極との間の実効電位差が放電開始
電圧を越えず、且つ前記補助電極との間で補助放電が発
生するように設定するものである請求項４のＡＣ−ＤＣ
複合型放電表示装置の駆動方法。
【請求項６】マトリックス状に配置された複数の放電
空間内においてそれぞれ誘電体に覆われて設けられ、全
面でそれぞれ共通に駆動されることにより相互間で放電
させられる一対の表示電極と、該複数の放電空間の各々
で交わるように互いに直交する一方向および他方向のそ
れぞれに沿って平行に配置されたそれぞれ複数本の第一
選択電極および第二選択電極とを備え、該第一選択電極
および該第二選択電極との間で選択的に放電を発生させ
ることにより表示させる放電空間の前記誘電体上に壁電
荷を蓄積して表示放電空間を選択し、該壁電荷を重畳し
た実効電圧が放電開始電圧を越える所定の放電維持電圧
を前記一対の表示電極に周期的に印加して維持放電を発
生させることにより該表示放電空間から発光させる形式
のＡＣ−ＤＣ複合型放電表示装置であって、前記複数の放電空間の各々において誘電体で覆われて設
けられ、共通に駆動される補助電極を含むことを特徴と
するＡＣ−ＤＣ複合型放電表示装置。
【請求項７】前記複数本の第一選択電極および第二選
択電極の一方を各別に駆動するために設けられ、放電電
流を制限するための電流制限抵抗を介して駆動電圧を印
加する第一経路と、該電流制限抵抗を介することなく駆
動電圧を印加する第二経路とを、該一方の各々に択一的
に接続する選択駆動回路を備えたものである請求項６の
ＡＣ−ＤＣ複合型放電表示装置。