JPH11284004A - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
JPH11284004A
JPH11284004A JP10086387A JP8638798A JPH11284004A JP H11284004 A JPH11284004 A JP H11284004A JP 10086387 A JP10086387 A JP 10086387A JP 8638798 A JP8638798 A JP 8638798A JP H11284004 A JPH11284004 A JP H11284004A
Authority
JP
Japan
Prior art keywords
terminals
output terminals
semiconductor element
silicon substrate
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10086387A
Other languages
Japanese (ja)
Inventor
Makoto Miyamoto
誠 宮本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP10086387A priority Critical patent/JPH11284004A/en
Publication of JPH11284004A publication Critical patent/JPH11284004A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Abstract

PROBLEM TO BE SOLVED: To restrain a semiconductor device from being tilted, even if a solder bump is made to melt when mounting the semiconductor device on a head board. SOLUTION: A large number of output terminals 2 are arranged in rows on the main surface of a rectangular silicon board in the length wise direction, and solder bumps are each formed on the output terminals 2 for the formation of a semiconductor device. The output terminals 2 are arranged in plural rows A and B, and the outermost rows A and B are arranged on each side of a center line H, which separates the silicon board 1 in two halves in a crosswise direction.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明はサーマルプリンタヘ
ッドやLEDプリンタヘッド等のプリンタヘッドにヘッ
ド駆動用ICとして搭載されるフリップチップ型の半導
体素子に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a flip-chip type semiconductor device mounted as a head driving IC on a printer head such as a thermal printer head or an LED printer head.

【0002】[0002]

【従来の技術】従来、サーマルプリンタヘッド等のヘッ
ド駆動用ICとして搭載される半導体素子は、例えば図
4に示す如く、長方形状を成すシリコン基板21の一主
面に、該基板21の一方の長辺に沿って多数の出力端子
22を、他方の長辺に沿って接地端子23やデータ入力
端子24,ラッチ入力端子25等をそれぞれ配置し、更
にこれらの各端子22〜25上に半田バンプ(図示せ
ず)を形成した構造を有している。
2. Description of the Related Art Conventionally, a semiconductor element mounted as a head driving IC such as a thermal printer head is provided on one principal surface of a rectangular silicon substrate 21 as shown in FIG. A number of output terminals 22 are arranged along the long side, and a ground terminal 23, a data input terminal 24, a latch input terminal 25 and the like are arranged along the other long side, and solder bumps are formed on these terminals 22 to 25. (Not shown).

【0003】前記出力端子22は、上述の半導体素子を
サーマルプリンタヘッド用のドライバーICとして用い
た場合、外部より供給される画像データ等に基づいてサ
ーマルプリンタヘッドの各発熱素子を個々に選択的にジ
ュール発熱させるための出力を発する作用を為し、これ
らはサーマルプリントヘッドの発熱素子に近い側の長辺
に沿って千鳥状に配列される。尚、ここで前記出力端子
22を千鳥状に配列させるのは、シリコン基板21を長
さ方向に短縮して半導体素子そのものを小型化するため
である。また出力端子22と他の端子23,24,25
との間に位置するシリコン基板1の中央のスペースS5
(斜線部)にはスイッチングトランジスタ等の電子回路
が高密度に形成される。
When the above-described semiconductor element is used as a driver IC for a thermal printer head, the output terminal 22 selectively selects each heating element of the thermal printer head based on image data supplied from the outside. They produce an output for generating Joule heat, and they are arranged in a staggered manner along the long side of the thermal print head near the heating element. Here, the reason why the output terminals 22 are arranged in a staggered manner is to reduce the size of the semiconductor element itself by shortening the silicon substrate 21 in the length direction. The output terminal 22 and the other terminals 23, 24, 25
And the central space S 5 of the silicon substrate 1 located between
Electronic circuits such as switching transistors are formed at a high density (shaded area).

【0004】そして、このような半導体素子の出力端子
22はサーマルプリンタヘッドの発熱素子と1対1に対
応して設けられることから、その個数は極めて多く、端
子22〜25の大半(80%以上)が出力端子22で占
められることになる。
Since the output terminals 22 of such semiconductor elements are provided in one-to-one correspondence with the heating elements of the thermal printer head, the number thereof is extremely large, and most of the terminals 22 to 25 (80% or more) ) Is occupied by the output terminal 22.

【0005】かかる従来の半導体素子はいわゆるフリッ
プチップ型に分類され、従来周知のフェースダウンボン
ディング法を採用することによってサーマルプリンタヘ
ッド等のヘッド基板上に搭載・実装される。即ち、図5
に示す如く、上述の半導体素子20を半田バンプ26が
ヘッド基板31上の回路配線32に当接されるようにし
てヘッド基板31上に載置させ、しかる後、前記半田バ
ンプ26を炉の中で加熱・溶融し、半導体素子20の各
端子22,23,24,25をヘッド基板31上の対応
する回路配線32に半田接合させることによって半導体
素子20の搭載作業が完了する。
[0005] Such conventional semiconductor elements are classified into so-called flip-chip types, and are mounted and mounted on a head substrate such as a thermal printer head by employing a conventionally known face-down bonding method. That is, FIG.
As shown in FIG. 3, the above-described semiconductor element 20 is mounted on the head substrate 31 such that the solder bumps 26 are in contact with the circuit wirings 32 on the head substrate 31. Thereafter, the solder bumps 26 are placed in a furnace. Then, the terminals 22, 23, 24, and 25 of the semiconductor element 20 are soldered to the corresponding circuit wirings 32 on the head substrate 31 to complete the mounting operation of the semiconductor element 20.

【0006】[0006]

【発明が解決しようとする課題】しかしながら、この従
来の半導体素子においては、端子の大半を占める出力端
子22がシリコン基板21の一方の長辺側に集中的に分
布しているのに対し、他方の長辺側には接地端子23や
入力端子24,25等がいくつか配置されている程度で
ある。このため、半導体素子20をサーマルプリンタヘ
ッド等のヘッド基板31上に搭載するにあたって半導体
素子20をヘッド基板31上に載置させた際、端子2
2,23,24,25上の半田バンプ26に印加される
荷重の大きさは半導体素子20の一方の長辺側と他方の
長辺側とで大きく相違し、他方の長辺側の半田バンプ2
6には過度の荷重が印加されることとなる。従って、半
田バンプ26を炉の中で加熱・溶融した際、シリコン基
板21の他方の長辺側に位置する半田バンプ26が前述
の荷重によって押し潰され、半導体素子20がヘッド基
板31の上面に対して傾いた状態で実装される。この場
合、熱サイクルの印加等によって半田接合部が容易に破
損してしまったり、或いは、押し潰された半田バンプ2
6が周囲に広がって隣接する半田バンプ同士短絡を起こ
すなど、半田接合部の接続信頼性を大幅に低下させる欠
点を有していた。
However, in this conventional semiconductor device, the output terminals 22 occupying most of the terminals are intensively distributed on one long side of the silicon substrate 21, whereas the output terminals 22 occupy the other. There are only a few ground terminals 23 and some input terminals 24 and 25 on the long side. For this reason, when the semiconductor element 20 is mounted on the head substrate 31 such as a thermal printer head when the semiconductor element 20 is mounted on the head substrate 31,
The magnitude of the load applied to the solder bumps 26 on 2, 23, 24, and 25 is significantly different between the one long side of the semiconductor element 20 and the other long side, and the solder bump on the other long side is different. 2
6, an excessive load is applied. Therefore, when the solder bumps 26 are heated and melted in a furnace, the solder bumps 26 located on the other long side of the silicon substrate 21 are crushed by the above-mentioned load, and the semiconductor element 20 is placed on the upper surface of the head substrate 31. Implemented in an inclined state. In this case, the solder joint may be easily damaged by the application of a heat cycle, or the crushed solder bump 2
6 spreads around and causes short-circuiting between adjacent solder bumps, which has the disadvantage of significantly reducing the connection reliability of the solder joint.

【0007】[0007]

【課題を解決するための手段】本発明は上記欠点に鑑み
案出されたもので、本発明の半導体素子は、長方形状を
成すシリコン基板の一主面に、該基板の長さ方向にそっ
て多数の出力端子を列状に配置させるとともに、該各出
力端子上に半田バンプを形成して成る半導体素子であっ
て、前記出力端子は複数列に配列されており、かつ2つ
の最外列が前記シリコン基板の幅方向を2分する中心線
の両側に配置されていることを特徴とするものである。
SUMMARY OF THE INVENTION The present invention has been devised in view of the above-mentioned drawbacks, and a semiconductor element of the present invention is provided along one main surface of a rectangular silicon substrate along the length direction of the substrate. A plurality of output terminals arranged in a row, and solder bumps formed on each of the output terminals, wherein the output terminals are arranged in a plurality of rows, and two outermost rows are provided. Are arranged on both sides of a center line which divides the width direction of the silicon substrate into two.

【0008】[0008]

【発明の実施の形態】以下、本発明を添付図面に基づい
て詳細に説明する。図1は本発明の一形態にかかる半導
体素子の平面図、図2は図1の半導体素子をサーマルプ
リンタヘッド等のヘッド基板上に搭載した状態を示す断
面図であり、1はシリコン基板、2は出力端子、6は半
田バンプ、点線Hはシリコン基板を幅方向に2分する中
心線である。尚、図1においては出力端子2の配置を判
りやすくするために半田バンプについては図示していな
い。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, the present invention will be described in detail with reference to the accompanying drawings. FIG. 1 is a plan view of a semiconductor device according to one embodiment of the present invention, and FIG. 2 is a cross-sectional view showing a state where the semiconductor device of FIG. 1 is mounted on a head substrate such as a thermal printer head. Is an output terminal, 6 is a solder bump, and a dotted line H is a center line that bisects the silicon substrate in the width direction. In FIG. 1, solder bumps are not shown for easy understanding of the arrangement of the output terminals 2.

【0009】前記シリコン基板1は、50μm〜525
μmの厚みを有し、例えば、縦0.7mm×横6.0m
mの長方形状をなすように形成される。
The silicon substrate 1 has a thickness of 50 μm to 525.
μm, for example, 0.7 mm long × 6.0 m wide
It is formed to have a rectangular shape of m.

【0010】前記シリコン基板1は、その一主面上でシ
フトレジスタ、ラッチ回路、スイッチングトランジスタ
等の電子回路(図示せず)や多数の端子,半田バンプ6
等を支持するための支持母材として機能する。
On one main surface of the silicon substrate 1, electronic circuits (not shown) such as shift registers, latch circuits, and switching transistors, a large number of terminals, and solder bumps 6 are provided.
It functions as a supporting base material for supporting the like.

【0011】このようなシリコン基板1は、例えば、従
来周知のCZ法等によって製作された単結晶シリコンを
480μm〜600μmの厚みでスライスし、これに研
磨加工を施すことによって所定厚み、所定形状に形成さ
れる。
Such a silicon substrate 1 is prepared by, for example, slicing single-crystal silicon manufactured by the well-known CZ method or the like to a thickness of 480 μm to 600 μm and polishing the same to a predetermined thickness and a predetermined shape. It is formed.

【0012】また前記シリコン基板1の一主面に設けら
れる多数の端子は、出力端子2と接地端子3とデータ入
力端子4とラッチ入力端子5とで構成され、これらの各
端子上には更に半田バンプ6が形成される。
A large number of terminals provided on one main surface of the silicon substrate 1 are composed of an output terminal 2, a ground terminal 3, a data input terminal 4, and a latch input terminal 5. The solder bump 6 is formed.

【0013】前記出力端子2は、その個数が64個〜2
56個と全端子の大半(87.5%〜97.0%)を占
めており、該出力端子2は、半導体素子10をサーマル
プリンタヘッドに用いた場合、外部より供給される画像
データ等に基づいてサーマルプリンタヘッドの各発熱素
子を個々に選択的にジュール発熱させるための出力を発
する作用を為す。
The number of the output terminals 2 is 64 to 2
56, which account for the majority (87.5% to 97.0%) of all terminals. When the semiconductor element 10 is used for a thermal printer head, the output terminal 2 is used for externally supplied image data or the like. On the basis of the output, the heat generating elements of the thermal printer head individually generate Joule heat.

【0014】そして、このような多数の出力端子2は更
に約半数ずつ(±2個程度)、2つのグループに分けら
れた上、各グループ毎にシリコン基板1の長さ方向とほ
ぼ平行に90μm〜120μmのピッチで配列される。
Such a large number of output terminals 2 are further divided into two groups by about half (approximately ± 2), and each group has a 90 μm length substantially parallel to the length direction of the silicon substrate 1. They are arranged at a pitch of 120120 μm.

【0015】この2つの出力端子列A,Bは、シリコン
基板1を幅方向に2分する中心線Hから両側に50μm
〜200μmだけ離れた位置に前記中心線Hを挟むよう
にしてそれぞれ配置され、これによって出力端子2が中
心線Hの両側にほぼ均等に分布されることとなる。
The two output terminal rows A and B are 50 μm on both sides from a center line H that bisects the silicon substrate 1 in the width direction.
The center lines H are arranged at positions separated by 200200 μm, respectively, so that the output terminals 2 are substantially evenly distributed on both sides of the center lines H.

【0016】このため、シリコン基板1の一方の長辺側
と他方の長辺側とで、半田バンプ6に印加される荷重の
大きさがほぼ一定(±10%)となり、半導体素子10
をサーマルプリンタヘッド等のヘッド基板11上に搭載
する際に溶融した半田バンプ6の一部が過度の荷重によ
って押し潰されてしまうのを有効に防止することができ
る。従って、半導体素子10をヘッド基板11の上面に
対してほぼ平行に配置させることができるようになり、
半導体素子10の端子2,3,4,5をヘッド基板11
の回路配線12に対し良好に接続させておくことが可能
になる。
Therefore, the magnitude of the load applied to the solder bump 6 on one long side and the other long side of the silicon substrate 1 is substantially constant (± 10%), and the semiconductor element 10
When mounting on a head substrate 11 such as a thermal printer head, it is possible to effectively prevent a part of the melted solder bump 6 from being crushed by an excessive load. Therefore, the semiconductor element 10 can be arranged substantially parallel to the upper surface of the head substrate 11,
The terminals 2, 3, 4, and 5 of the semiconductor element 10 are connected to the head substrate 11
Satisfactorily connected to the circuit wiring 12.

【0017】またこの場合、前記出力端子列A,Bと中
心線Hとの間の距離をほぼ等しく(±5μm)なすよう
に設定しておけば、半導体素子10をヘッド基板11上
に搭載する際の半導体素子10のバランスを最適に保つ
ことができ、半田バンプ6の潰れや半導体素子10の傾
きをより確実に防止することが可能となる。従って出力
端子列A,Bと中心線Hとの間の距離はほぼ等しくなし
ておくことが好ましい。
In this case, if the distance between the output terminal rows A and B and the center line H is set to be substantially equal (± 5 μm), the semiconductor element 10 is mounted on the head substrate 11. In this case, the balance of the semiconductor element 10 can be kept optimal, and the collapse of the solder bump 6 and the inclination of the semiconductor element 10 can be more reliably prevented. Therefore, it is preferable that the distance between the output terminal rows A and B and the center line H be substantially equal.

【0018】尚、出力端子列A,Bを前述の如く配置さ
せたことにより出来たスペース、即ち、シリコン基板1
の一方の長辺と出力端子列Aとの間の領域S1 や出力端
子列A−B間の領域S2 には先に述べたスイッチングト
ランジスタ等の電子回路が高密度に形成され、出力端子
2の配置を変えたことにより空いたスペースが効率良く
利用されるようになっている。
The space formed by arranging the output terminal rows A and B as described above, that is, the silicon substrate 1
One of the electronic circuit of the switching transistor, such as the previously described in region S 2 between the regions S 1 and the output terminal sequence A-B between the long side and the output terminal row A are formed at high density, the output terminal By changing the arrangement of 2, the empty space is used efficiently.

【0019】一方、前述した出力端子2以外の端子、即
ち、接地端子3やデータ入力端子4,ラッチ入力端子5
は、シリコン基板1の長辺の近傍(エッジから200μ
m以内)に一列に並んで配置される。これらの端子3,
4,5は、その個数が8個〜30個と全端子の3.0%
〜12.5%程度であるため、これらをどこに配置して
も半導体素子10をヘッド基板11上に搭載するにあた
って大きな支障はない。
On the other hand, terminals other than the output terminal 2 described above, that is, the ground terminal 3, the data input terminal 4, and the latch input terminal 5
Is near the long side of the silicon substrate 1 (200 μm from the edge).
m). These terminals 3,
4 and 5 are 8 to 30 and 3.0% of all terminals
Since they are about 12.5%, there is no great problem in mounting the semiconductor element 10 on the head substrate 11 regardless of where they are arranged.

【0020】尚、前記出力端子2や接地端子3,データ
入力端子4,ラッチ入力端子5は、クロムや銅等の金属
から成り、従来周知の薄膜手法、具体的にはスパッタリ
ング法やフォトリソグラフィー技術等を採用することに
よってに所定パターン、所定厚みに被着・形成される。
これらの各端子2,3,4,5は例えば、径50μm〜
200μmの大きさで、矩形状もしくは円形状をなすよ
うに形成される。
The output terminal 2, the ground terminal 3, the data input terminal 4, and the latch input terminal 5 are made of a metal such as chromium or copper, and are conventionally known thin-film techniques, specifically, a sputtering technique or a photolithography technique. By adopting such a method, a predetermined pattern and a predetermined thickness are applied and formed.
Each of these terminals 2, 3, 4, 5 has a diameter of, for example, 50 μm or more.
It has a size of 200 μm and is formed in a rectangular or circular shape.

【0021】また、このような端子2〜5上に形成され
る半田バンプ6は、45μm〜85μmの高さでもって
半球状に形成される。
The solder bumps 6 formed on the terminals 2 to 5 are formed in a hemispherical shape with a height of 45 μm to 85 μm.

【0022】前記半田バンプ6は所定の共晶半田等から
成り、半導体素子10をサーマルプリンタヘッド等のヘ
ッド基板11上に搭載するにあたって炉の中で加熱され
ると、所定の温度(190℃〜250℃)で溶融し、ヘ
ッド基板11の回路配線12と端子2,3,4,5とを
接合する作用を為す。
The solder bump 6 is made of a predetermined eutectic solder or the like. When the semiconductor element 10 is heated in a furnace when the semiconductor element 10 is mounted on a head substrate 11 such as a thermal printer head, a predetermined temperature (190 ° C. (250 ° C.) and acts to join the circuit wiring 12 of the head substrate 11 and the terminals 2, 3, 4, 5.

【0023】このような半田バンプ6は、共晶半田等を
従来周知の無電界メッキ法等を採用することによって各
端子2,3,4,5を個々に覆うようにして被着・形成
される。
Such solder bumps 6 are attached and formed so as to individually cover the terminals 2, 3, 4, and 5 by employing a conventionally known electroless plating method or the like of eutectic solder or the like. You.

【0024】かくして上述した半導体素子10をサーマ
ルプリンタヘッド等のヘッド基板11上に搭載する場合
は、従来周知のフェースダウンボンディング法を採用す
ることにより行われる。即ち、上述の半導体素子10を
半田バンプ6がヘッド基板11上の回路配線12に当接
されるようにしてヘッド基板11上に載置し、しかる
後、前記半田バンプ6を炉の中で加熱・溶融し、半導体
素子10の各端子2,3,4,5をヘッド基板11上の
対応する回路配線12に半田接合させることによって半
導体素子10の搭載作業が完了する。
When the above-described semiconductor element 10 is mounted on a head substrate 11 such as a thermal printer head, a conventionally well-known face-down bonding method is employed. That is, the above-described semiconductor element 10 is mounted on the head substrate 11 such that the solder bumps 6 are in contact with the circuit wirings 12 on the head substrate 11, and then the solder bumps 6 are heated in a furnace. Melting and soldering the terminals 2, 3, 4, and 5 of the semiconductor element 10 to the corresponding circuit wirings 12 on the head substrate 11, thereby completing the mounting operation of the semiconductor element 10.

【0025】尚、本発明は上述の形態に限定されるもの
ではなく、本発明の要旨を逸脱しない範囲において種々
の変更、改良等が可能である。
It should be noted that the present invention is not limited to the above-described embodiment, and various modifications and improvements can be made without departing from the gist of the present invention.

【0026】例えば、上述の形態においては多数の出力
端子2を2つのグループに分け、各グループの出力端子
2をそれぞれシリコン基板1の長さ方向にわたって配列
させるようにしたが、これに代えて多数の出力端子を3
つ以上のグループに分けて各グループの出力端子2をそ
れぞれシリコン基板1の長さ方向にわたって配列させた
り、或いは、4列以上の列に分けて配列させるような場
合であっても、出力端子列の2つの最外列をシリコン基
板を幅方向に2分する中心線Hの両側にそれぞれ配置さ
せておくことにより上述の形態と同様の効果を奏するこ
とができる。例えば、出力端子を3列で配列させる場
合、図3に示す如く、中央の列の出力端子列Cは中心線
H上に、その両側に位置する2つの最外列A,Bは中央
の出力端子列Cからほぼ等しい距離だけ離れたところに
配置される。そしてこの場合も、シリコン基板1の一方
の長辺側に空いたスペース(領域S3 )や出力端子列B
と出力端子以外の端子3,4,5との間に出来たスペー
ス(領域S4 )にはスイッチングトランジスタ等の電子
回路が高密度に形成される。
For example, in the above-described embodiment, a large number of output terminals 2 are divided into two groups, and the output terminals 2 of each group are arranged along the length direction of the silicon substrate 1, respectively. 3 output terminals
Even if the output terminals 2 of each group are arranged in one or more groups along the length direction of the silicon substrate 1 or are arranged in four or more columns, By arranging the two outermost rows on both sides of the center line H that bisects the silicon substrate in the width direction, the same effect as in the above-described embodiment can be obtained. For example, when the output terminals are arranged in three rows, as shown in FIG. 3, the output terminal row C in the center row is on the center line H, and the two outermost rows A and B located on both sides of the center are H. It is arranged at a position substantially equal to the distance from the terminal row C. Also in this case, the space (region S 3 ) on one long side of the silicon substrate 1 or the output terminal array B
An electronic circuit such as a switching transistor is formed at a high density in a space (region S 4 ) formed between the terminal and terminals 3, 4, and 5 other than the output terminal.

【0027】また上述の形態においてはシリコン基板1
の一主面に、出力端子以外に接地端子3やデータ入力端
子4,ラッチ入力端子5を設けるようにしたが、これ以
外の端子、例えば、データ出力端子やラッチ出力端子,
IC用電源端子(VDD),IC用接地端子等を設けても
良いことは言うまでもない。
In the above embodiment, the silicon substrate 1
The ground terminal 3, the data input terminal 4, and the latch input terminal 5 are provided on one main surface in addition to the output terminal, but other terminals such as the data output terminal, the latch output terminal,
It goes without saying that an IC power supply terminal (V DD ), an IC ground terminal and the like may be provided.

【0028】[0028]

【発明の効果】本発明の半導体素子によれば、多数の出
力端子を複数列に配列し、その最外列を、シリコン基板
の幅方向を2分する中心線の両側に配置させたことか
ら、出力端子が中心線の両側にほぼ均等に分布するよう
になり、シリコン基板の一方の長辺側と他方の長辺側と
で、各端子上の半田バンプに印加される荷重の大きさを
ほぼ一定となすことができる。これにより、半導体素子
をプリンタヘッドに搭載する際に溶融した半田バンプの
一部が過度の荷重によって押し潰されるのが有効に防止
され、半導体素子の搭載を良好に行うことができるよう
になる。
According to the semiconductor device of the present invention, a large number of output terminals are arranged in a plurality of rows, and the outermost rows are arranged on both sides of a center line that divides the width direction of the silicon substrate into two. The output terminals are almost evenly distributed on both sides of the center line, and the magnitude of the load applied to the solder bumps on each terminal is determined on one long side and the other long side of the silicon substrate. It can be almost constant. Thus, when the semiconductor element is mounted on the printer head, a part of the melted solder bump is effectively prevented from being crushed by an excessive load, and the semiconductor element can be mounted satisfactorily.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一形態にかかる半導体素子の平面図で
ある。
FIG. 1 is a plan view of a semiconductor device according to one embodiment of the present invention.

【図2】図1の半導体素子をサーマルプリンタヘッド等
のヘッド基板上に搭載した状態を示す要部拡大断面図で
ある。
FIG. 2 is an enlarged sectional view of a main part showing a state where the semiconductor element of FIG. 1 is mounted on a head substrate such as a thermal printer head.

【図3】本発明の他の形態にかかる半導体素子の平面図
である。
FIG. 3 is a plan view of a semiconductor device according to another embodiment of the present invention.

【図4】従来の半導体素子を示す平面図である。FIG. 4 is a plan view showing a conventional semiconductor device.

【図5】図4の半導体素子をヘッド基板上に搭載した状
態を示す要部拡大断面図である。
FIG. 5 is an enlarged sectional view of a main part showing a state where the semiconductor element of FIG. 4 is mounted on a head substrate.

【符号の説明】[Explanation of symbols]

1・・・シリコン基板 2・・・出力端子 6・・・半田バンプ H・・・シリコン基板1の幅方向を2分する中心線 DESCRIPTION OF SYMBOLS 1 ... Silicon substrate 2 ... Output terminal 6 ... Solder bump H ... Center line which divides the width direction of silicon substrate 1 into two

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】長方形状を成すシリコン基板の一主面に、
該基板の長さ方向にそって多数の出力端子を列状に配置
させるとともに、該各出力端子上に半田バンプを形成し
て成る半導体素子であって、 前記出力端子は複数列に配列されており、かつ2つの最
外列が前記シリコン基板の幅方向を2分する中心線の両
側に配置されていることを特徴とする半導体素子。
A first silicon substrate having a rectangular shape,
A semiconductor device comprising a plurality of output terminals arranged in a row along the length direction of the substrate, and a solder bump formed on each of the output terminals, wherein the output terminals are arranged in a plurality of rows. And two outermost rows are arranged on both sides of a center line that bisects the width direction of the silicon substrate.
JP10086387A 1998-03-31 1998-03-31 Semiconductor device Pending JPH11284004A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10086387A JPH11284004A (en) 1998-03-31 1998-03-31 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10086387A JPH11284004A (en) 1998-03-31 1998-03-31 Semiconductor device

Publications (1)

Publication Number Publication Date
JPH11284004A true JPH11284004A (en) 1999-10-15

Family

ID=13885475

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10086387A Pending JPH11284004A (en) 1998-03-31 1998-03-31 Semiconductor device

Country Status (1)

Country Link
JP (1) JPH11284004A (en)

Similar Documents

Publication Publication Date Title
US5362986A (en) Vertical chip mount memory package with packaging substrate and memory chip pairs
JP2518508B2 (en) Semiconductor device
EP0079063B1 (en) Thermal printing head
US5898223A (en) Chip-on-chip IC packages
US5491364A (en) Reduced stress terminal pattern for integrated circuit devices and packages
EP0226433B1 (en) High density printed wiring board
JPH11284006A (en) Semiconductor device
KR930003275B1 (en) Thermal head
JPH11284004A (en) Semiconductor device
JP3367826B2 (en) Semiconductor memory device and method of manufacturing the same
JPS6221559A (en) Thermal head
KR100574813B1 (en) Thermal head and thermal head unit
JP3434959B2 (en) Head drive IC
JPS6124995B2 (en)
JP3534842B2 (en) Semiconductor element
JP3477011B2 (en) Thermal head
JP2004134471A (en) Semiconductor device and its manufacturing method
JP2002036630A (en) Semiconductor light emitting device and optical printer head comprising it
JPH11186454A (en) Bga type integrated circuit parts, manufacture of the parts and method for mounting the parts
JPH11195681A (en) Semiconductor device and manufacture thereof
JPH11243156A (en) Semiconductor device
JP3270233B2 (en) Semiconductor device
JPS62281453A (en) Chip carrier module
JP2930225B2 (en) Integrated circuit elements
JPS62191161A (en) Thermal recording head

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees