JPH11283959A - Manufacture of semiconductor device - Google Patents

Manufacture of semiconductor device

Info

Publication number
JPH11283959A
JPH11283959A JP8323898A JP8323898A JPH11283959A JP H11283959 A JPH11283959 A JP H11283959A JP 8323898 A JP8323898 A JP 8323898A JP 8323898 A JP8323898 A JP 8323898A JP H11283959 A JPH11283959 A JP H11283959A
Authority
JP
Japan
Prior art keywords
semiconductor
semiconductor device
manufacturing
layer
present
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8323898A
Other languages
Japanese (ja)
Inventor
Kazunori Shinoda
和典 篠田
浩幸 ▲高▼澤
Hiroyuki Takazawa
Junji Shigeta
淳二 重田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP8323898A priority Critical patent/JPH11283959A/en
Publication of JPH11283959A publication Critical patent/JPH11283959A/en
Pending legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)
  • Weting (AREA)
  • Semiconductor Lasers (AREA)

Abstract

PROBLEM TO BE SOLVED: To clean a surface which is contaminated after dry etching by including a wet etching process with ammonium sulfide solution and a dry etching process with a reaction gas containing fluorocarbon between a process for forming a channel and a process for performing embedding growth. SOLUTION: On an n-type InP substrate 2, an n-type InP buffer layer 4, an undoped multi-quantum well active layer 5, a p-type InP clad layer 6, and a p-type InGaAs contact layer 7 are successively formed by the organic metal vapor growth method. Then, an SiO2 stripe 1 is formed by the thermal CVD method and is introduced into an etching treatment apparatus, and a groove with a micron step shape is formed by dry etching due to a reaction gas containing fluorocarbon. Then, from such a wafer, an In oxide is eliminated through wet etching due to ammonium sulfide solution, a semi-insulating InP current narrow layer 8 is embedded, a p-side electrode 9 is formed, and an n-side electrode 10 is formed on the rear surface of the substrate 2.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は化合物半導体素子,
光応用システムの技術分野に属する。
The present invention relates to a compound semiconductor device,
It belongs to the technical field of optical applied systems.

【0002】[0002]

【従来の技術】化合物半導体をドライエッチング加工し
て形成した溝部分を半導体で埋め込むことにより電流狭
窄あるいは光閉じ込め構造を形成する技術は、半導体レ
ーザや光変調器等、様々な化合物半導体素子の製造に用
いられている。ここでは、一例として、この技術を半導
体レーザの光導波路形成に適用したケースについて説明
する。
2. Description of the Related Art A technique for forming a current confinement or optical confinement structure by embedding a groove portion formed by dry-etching a compound semiconductor with a semiconductor is a technique for manufacturing various compound semiconductor devices such as a semiconductor laser and an optical modulator. It is used for Here, as an example, a case in which this technique is applied to forming an optical waveguide of a semiconductor laser will be described.

【0003】近年導入が進められている波長多重伝送方
式光ファイバー通信システムでは、その光源として、高
精度に発振波長を制御した半導体レーザが求められてい
る。半導体レーザの発振波長のばらつきは主として活性
層幅(メサ幅に対応する)のばらつきに起因するが、従
来半導体レーザのメサ形成にはサイドエッチング量の大
きなウェットエッチングを用いてきたため、メサ幅の精
密制御が困難であった。
In a wavelength division multiplexing transmission type optical fiber communication system which has recently been introduced, a semiconductor laser whose oscillation wavelength is controlled with high accuracy is required as a light source. The variation in the oscillation wavelength of the semiconductor laser is mainly caused by the variation in the width of the active layer (corresponding to the mesa width). Control was difficult.

【0004】これに対し、マスクパターンを基板に高精
度に転写できるドライエッチングによるメサ形成技術が
盛んに研究されている。従来の化合物半導体のドライエ
ッチング技術に関しては「集積回路プロセス技術シリー
ズ 半導体ドライエッチング技術、徳山巍 編著、産業
図書株式会社」に系統的かつ詳細に述べられている。
On the other hand, a mesa forming technique by dry etching capable of transferring a mask pattern onto a substrate with high accuracy has been actively studied. The conventional dry etching technology for compound semiconductors is systematically and described in detail in "Integrated Circuit Process Technology Series Semiconductor Dry Etching Technology, edited by Wei Tokuyama, Sangyo Tosho Co., Ltd."

【0005】上記文献に詳細に述べられているように、
光ファイバー通信に好適なInP系材料のドライエッチ
ング方式としては炭化水素系ガスによるエッチングが広
く用いられている。
As described in detail in the above document,
As a dry etching method for InP-based materials suitable for optical fiber communication, etching using a hydrocarbon-based gas is widely used.

【0006】炭化水素系ガスのプラズマ中でInPがエ
ッチングされるメカニズムは、主として、表面に吸着し
たメタンラジカルとIn原子がイオン衝撃のエネルギー
を得て反応しIn(CH3)2やIn(CH3)3を生成し脱離
することと、表面に吸着した水素ラジカルとP原子が反
応しPH3 を生成し脱離することによる。しかしなが
ら、反応生成物の脱離の速度は常温で気体であるPH3
の方がメチル化Inより早いため、エッチング加工表面
はInリッチとなり、エッチング加工後に空気中に晒す
と、Inリッチ層は酸化してIn酸化物を形成する。
[0006] The mechanism by which InP is etched in the plasma of a hydrocarbon-based gas is mainly that methane radicals adsorbed on the surface react with In atoms by obtaining the energy of ion bombardment, resulting in In (CH 3 ) 2 and In (CH). 3) 3 and generating and desorbing hydrogen radicals and P atoms adsorbed on the surface due to desorption to react to PH 3. However, the rate of desorption of the reaction product is PH 3 which is a gas at normal temperature.
Is faster than methylated In, the etched surface becomes In-rich, and when exposed to air after the etching, the In-rich layer is oxidized to form In oxide.

【0007】この後の工程で、メサの側部を半絶縁性半
導体等で埋め込み成長し、電流および光の狭窄構造を形
成するのであるが、酸化物を残留させたまま埋め込み成
長すれば、メサと埋込層の界面に残留する酸素原子はn
型不純物であるためリーク電流の原因となり、半導体レ
ーザの性能を著しく劣化させる。また、酸素で汚染され
た表面に再成長を行えば、再成長界面には多くの結晶欠
陥が形成され、非発光再結合中心となり、半導体レーザ
の静特性や信頼性に著しい悪影響を及ぼす。
In the subsequent process, the side portions of the mesa are buried and grown with a semi-insulating semiconductor or the like to form a current and light confinement structure. If the buried growth is performed with the oxide remaining, the mesa is grown. The oxygen atoms remaining at the interface between the buried layer and n
Since it is a type impurity, it causes a leak current and significantly degrades the performance of the semiconductor laser. Also, if regrowth is performed on a surface contaminated with oxygen, many crystal defects are formed at the regrowth interface, and the regrowth interface becomes a non-radiative recombination center, which significantly affects the static characteristics and reliability of the semiconductor laser.

【0008】このため、In酸化物を除去する工程が必
要であり、従来硫化アンモニウム溶液によるウェットエ
ッチング処理が行われてきた。また、この硫化アンモニ
ウム処理では、処理後の半導体表面に硫黄原子が残留す
るが、これを残したまま埋め込み成長をすると硫黄はn
型の不純物であるため界面にリークパスを形成し、素子
特性を低下させるため、これを除去するために濃硫酸に
よるウェットエッチング処理が行われてきた。従来例と
しては、メタンガスによる反応性イオンエッチングによ
り形成したメサに硫化アンモニウム処理と濃硫酸処理を
施した後、有機金属気相成長法により埋め込み成長して
導波路を形成した長波長半導体レーザの発振特性が「PR
OCEEDINGS OF THE 1997 INTERNATIONAL CONFERENCE ON
INDIUMPHOSPHIDE AND RELATED MATERIALS、614-617頁」
に報告されている。
For this reason, a step of removing the In oxide is required, and wet etching with an ammonium sulfide solution has conventionally been performed. Further, in this ammonium sulfide treatment, sulfur atoms remain on the semiconductor surface after the treatment.
Since it is a type impurity, it forms a leak path at the interface and degrades the device characteristics. To remove this, wet etching treatment with concentrated sulfuric acid has been performed. As a conventional example, a mesa formed by reactive ion etching with methane gas is subjected to an ammonium sulfide treatment and a concentrated sulfuric acid treatment, and then buried and grown by a metal organic chemical vapor deposition method to form a waveguide. The characteristic is "PR
OCEEDINGS OF THE 1997 INTERNATIONAL CONFERENCE ON
INDIUMPHOSPHIDE AND RELATED MATERIALS, pp. 614-617 ''
Has been reported to.

【0009】[0009]

【発明が解決しようとする課題】上記従来の技術には、
硫化アンモニウム処理の際に半導体表面に残留する硫黄
を除去するために行ってきた濃硫酸処理で、硫黄のみな
らずInP系材料までも食刻されるため、ドライエッチ
ング加工の利点であるパターン寸法の高精度転写性が損
なわれるという問題点がある。
SUMMARY OF THE INVENTION The above prior arts include:
The concentrated sulfuric acid treatment, which has been performed to remove sulfur remaining on the semiconductor surface during the ammonium sulfide treatment, etches not only sulfur but also InP-based materials. There is a problem that high-precision transferability is impaired.

【0010】本発明の第1の目的は、加工寸法制御性を
損なうことなくドライエッチング後の汚染表面を清浄化
する手段を提供することにある。また、本発明の第2の
目的は、本発明の半導体装置の製造方法を用いて製造し
た半導体装置を提供することにある。本発明の第3の目
的は、本発明の半導体装置の製造方法を用いて製造した
半導体レーザを提供することにある。また、本発明の第
4の目的は、本発明の半導体レーザを搭載した光モジュ
ールを提供することにある。また、本発明の第5の目的
は、本発明の半導体レーザを搭載した光伝送システムあ
るいは光情報処理システム等の光応用システムを提供す
ることにある。
A first object of the present invention is to provide a means for cleaning a contaminated surface after dry etching without impairing the controllability of processing dimensions. A second object of the present invention is to provide a semiconductor device manufactured by using the method for manufacturing a semiconductor device of the present invention. A third object of the present invention is to provide a semiconductor laser manufactured by using the semiconductor device manufacturing method of the present invention. A fourth object of the present invention is to provide an optical module equipped with the semiconductor laser of the present invention. A fifth object of the present invention is to provide an optical application system such as an optical transmission system or an optical information processing system equipped with the semiconductor laser of the present invention.

【0011】[0011]

【課題を解決するための手段】本発明の第1の目的は、
半導体基板上に半導体多層膜を形成する工程と、上記半
導体多層膜上にマスクパターンを形成しドライエッチン
グにより溝を形成する工程と、上記溝に半導体を埋込成
長する工程とを有する半導体装置の製造方法において、
上記溝を形成する工程と上記埋込成長する工程との間
に、硫化アンモニウム溶液によるウェットエッチング工
程と、少なくともフロロカーボンを含む反応ガスによる
ドライエッチング工程とを含むことにより達成される。
また、上記フロロカーボンがCF4 あるいはC26であ
ることにより達成される。
SUMMARY OF THE INVENTION A first object of the present invention is to:
A step of forming a semiconductor multilayer film on a semiconductor substrate; a step of forming a mask pattern on the semiconductor multilayer film to form a groove by dry etching; and a step of burying and growing a semiconductor in the groove. In the manufacturing method,
It is achieved by including a wet etching step using an ammonium sulfide solution and a dry etching step using a reaction gas containing at least fluorocarbon between the step of forming the groove and the step of burying and growing.
Further, this is achieved when the fluorocarbon is CF 4 or C 2 F 6 .

【0012】また、上記マスクパターンがSiO2 ある
いはSi34からなることにより達成される。また、上
記半導体基板が化合物半導体であることにより達成され
る。また、上記半導体多層膜が混晶半導体層を含むこと
により達成される。また、上記半導体多層膜が光を発生
する活性層を構成要素に含むことにより達成される。
[0012] Further, this is achieved by the mask pattern being made of SiO 2 or Si 3 N 4 . Further, the present invention is achieved when the semiconductor substrate is a compound semiconductor. In addition, this is achieved when the semiconductor multilayer film includes a mixed crystal semiconductor layer. Further, the present invention is achieved by the semiconductor multilayer film including a light-emitting active layer as a component.

【0013】また、本発明の第2の目的は、本発明の半
導体装置の製造方法を用いて製造したことを特徴とする
半導体装置を提供することにより達成される。また、本
発明の第3の目的は、本発明の半導体装置の製造方法を
用いて製造したことを特徴とする半導体レーザを提供す
ることにより達成される。また、本発明の第4の目的
は、本発明の半導体レーザを搭載したことを特徴とする
光モジュールを提供することにより達成される。また、
本発明の第5の目的は、本発明の半導体レーザを搭載し
たことを特徴とする、光伝送システムあるいは光情報処
理システム等の光応用システムを提供することにより達
成される。
Further, a second object of the present invention is achieved by providing a semiconductor device characterized by being manufactured using the method of manufacturing a semiconductor device of the present invention. Further, a third object of the present invention is achieved by providing a semiconductor laser characterized by being manufactured using the method of manufacturing a semiconductor device of the present invention. Further, a fourth object of the present invention is achieved by providing an optical module characterized by mounting the semiconductor laser of the present invention. Also,
A fifth object of the present invention is attained by providing an optical application system such as an optical transmission system or an optical information processing system, characterized by mounting the semiconductor laser of the present invention.

【0014】本発明では、硫化アンモニウム処理後に半
導体表面に残留した硫黄を除去するために、CF4 やC
26等のフロロカーボンガスのプラズマによるドライ処
理を行う。表面に付着している硫黄はフロロカーボンガ
スプラズマ中のフッ素ラジカルと反応してSF6 等を生
成し、脱離するので、半導体を食刻することなく、表面
に付着した硫黄を除去できる。
In the present invention, CF 4 or C 4 is used to remove sulfur remaining on the semiconductor surface after the ammonium sulfide treatment.
Performing dry treatment by plasma of a fluorocarbon gas such as 2 F 6. Sulfur adhering to the surface reacts with fluorine radicals in the fluorocarbon gas plasma to generate SF 6 and the like and is desorbed, so that the sulfur adhering to the surface can be removed without etching the semiconductor.

【0015】[0015]

【発明の実施の形態】(実施例1)まず、本発明の第1
の実施例を図1を用いて詳細に説明する。n型InP基
板2上に有機金属気相成長法により、n型InPバッフ
ァ層(厚さ0.3ミクロン)4,アンドープ多重量子井戸
活性層5,p型InPクラッド層(厚さ2.0ミクロン)
6,p型InGaAsコンタクト層(厚さ0.2ミクロ
ン)7を順次形成した。多重量子井戸活性層5は、In
GaAs井戸層(厚さ60nm)5層を、InGaAs
P障壁層(厚さ100nm,組成波長1.15ミクロ
ン)6層で挟んだものである。次に熱CVD法により厚
さ300nmのSiO2 膜を形成し、通常のリソグラフ
ィ技術を用いて幅1.5ミクロンのSiO2 ストライプ
1を形成した(図1(a))。
(Embodiment 1) First, the first embodiment of the present invention will be described.
Will be described in detail with reference to FIG. An n-type InP buffer layer (thickness of 0.3 μm), an undoped multiple quantum well active layer 5 and a p-type InP cladding layer (thickness of 2.0 μm) are formed on the n-type InP substrate 2 by metal organic chemical vapor deposition. )
6, a p-type InGaAs contact layer (0.2 micron in thickness) 7 was formed sequentially. The multiple quantum well active layer 5 is composed of In
Five GaAs well layers (60 nm thick) were formed of InGaAs.
It is sandwiched between six P barrier layers (thickness: 100 nm, composition wavelength: 1.15 microns). Next, an SiO 2 film having a thickness of 300 nm was formed by a thermal CVD method, and an SiO 2 stripe 1 having a width of 1.5 μm was formed by using a usual lithography technique (FIG. 1A).

【0016】次にこのウェハを平行平板型電極構造を有
するエッチング装置の陰極電極上に搬入し、エタンと水
素と酸素の混合ガス50sccm(混合比4:10:1)を
エッチング処理装置内に導入し、ガス圧80mTにおい
て、試料を配置した電極を陰極とする高周波電力300
Wを供給してグロー放電をおこすことにより、反応性イ
オンエッチングを行い、基板に3ミクロンの段差を形成
した(図1(b))。エッチング直後のエッチング表面は
Inリッチとなるため、空気中に晒すとIn酸化物を形
成する。
Next, the wafer is loaded on the cathode electrode of an etching apparatus having a parallel plate electrode structure, and a mixed gas of ethane, hydrogen and oxygen, 50 sccm (mixing ratio: 4: 10: 1), is introduced into the etching apparatus. Then, at a gas pressure of 80 mT, a high-frequency power 300
By supplying W and causing glow discharge, reactive ion etching was performed to form a step of 3 μm on the substrate (FIG. 1B). Since the etched surface immediately after the etching becomes In-rich, when exposed to air, an In oxide is formed.

【0017】次に、ハロゲンランプ下において液温40
度の硫化アンモニウム溶液に10分間浸漬することによ
り、In酸化物を除去した。続いて、硫化アンモニウム
処理後に表面に残留した硫黄原子を除去するために、石
英製円筒型ベルジャーを有する通常のプラズマエッチン
グ装置を用い、CF4 ガス100sccm,ガス圧200m
T,RFパワー200Wの条件で1分間プラズマエッチ
ングを行った。
Next, at a liquid temperature of 40 under a halogen lamp,
The In oxide was removed by immersion in an ammonium sulfide solution for 10 minutes. Subsequently, in order to remove sulfur atoms remaining on the surface after the ammonium sulfide treatment, an ordinary plasma etching apparatus having a quartz cylindrical bell jar was used, and a CF 4 gas of 100 sccm and a gas pressure of 200 m were used.
Plasma etching was performed for 1 minute under the conditions of T and RF power of 200 W.

【0018】この処理では、従来用いられてきた濃硫酸
処理と異なり、半導体を食刻しないので、加工寸法制御
性を損なうことなく清浄な表面を得ることができた。そ
の後、有機金属気相成長炉内に搬入し、成長温度600
℃にてフォスフィンガス,トリメチルインジウム,フェ
ロセン、および塩化メチルを導入してFeドープ半絶縁
性InP電流狭窄層(成長厚さ3ミクロン)8を成長し
た(図1(c))。InPのような化合物半導体はSiO2
ストライプ上には成長しないので、InP層により半
導体露出面が選択的に埋め込まれる。但し、SiO2
トライプ上にアモルファスまたは多結晶状に半導体が析
出することがあるが、本実施例のごとく塩化メチルを微
量添加することにより、そのような析出を抑制すること
ができ、また埋込み表面を平坦にすることができる。
In this treatment, unlike the conventionally used concentrated sulfuric acid treatment, the semiconductor is not etched, so that a clean surface can be obtained without impairing the controllability of the processing dimensions. Then, it is carried into the metal organic chemical vapor deposition furnace, and the growth temperature is 600
A phosphine gas, trimethylindium, ferrocene, and methyl chloride were introduced at a temperature of ° C. to grow an Fe-doped semi-insulating InP current confinement layer (thickness: 3 μm) 8 (FIG. 1C). Compound semiconductors such as InP are SiO 2
Since it does not grow on the stripe, the semiconductor exposed surface is selectively buried by the InP layer. However, a semiconductor may be precipitated in an amorphous or polycrystalline state on the SiO 2 stripe. However, such a precipitation can be suppressed by adding a small amount of methyl chloride as in this embodiment, and the embedded surface can be suppressed. Can be made flat.

【0019】埋込み成長後、SiO2 ストライプ1を希
フッ酸で除去し、p側電極9を形成し、基板裏面を研磨
により薄くした後、裏面にn側電極10を形成した(図
1(d))。最後に分割,劈開することにより、発光波
長1.55ミクロンの半導体レーザを作製した。
After the buried growth, the SiO 2 stripe 1 was removed with diluted hydrofluoric acid to form a p-side electrode 9, the back surface of the substrate was thinned by polishing, and an n-side electrode 10 was formed on the back surface (FIG. 1 (d)). )). Finally, by dividing and cleaving, a semiconductor laser having an emission wavelength of 1.55 μm was manufactured.

【0020】作製したレーザ素子は、埋込界面に酸素原
子や硫黄原子が残留した場合に発生するリーク電流成分
がないことを反映して、室温,連続条件においてしきい
値電流10mA,発振効率0.45W/A と低しきい値
で且つ高効率な特性が得られた。また、50℃,5mW
での一定光出力通電試験を行った結果、埋込界面に結晶
欠陥がないことを反映して、推定寿命として20万時間
が得られた。また、本発明の高い加工寸法制御性を反映
して、発振波長歩留まりは95%と高く、低コストで素
子を製造することができた。
The fabricated laser device has a threshold current of 10 mA and an oscillation efficiency of 0 at room temperature under continuous conditions, reflecting that there is no leak current component generated when oxygen atoms and sulfur atoms remain at the buried interface. High efficiency with low threshold of .45 W / A was obtained. Also, 50 ° C, 5mW
As a result of conducting a constant light output energization test at 200 ° C., 200,000 hours were obtained as the estimated life, reflecting the absence of crystal defects at the embedded interface. In addition, reflecting the high processing dimension controllability of the present invention, the oscillation wavelength yield was as high as 95%, and the device could be manufactured at low cost.

【0021】本実施例では本発明を1.55μm 帯の半
導体レーザに適用した場合について述べたが、1.3μ
m 帯や他の波長帯の半導体レーザにも適用可能であ
る。また、本実施例ではプラズマエッチングを用いた場
合について述べたが、ダウンフローエッチングを用いて
も同様の効果がある。また、本実施例ではマスク材とし
てSiO2 を用いた場合について述べたが、Si34
他の材料を用いてもよい。また、本実施例では、本発明
を半導体レーザに適用した場合について述べたが、光変
調器等の他の化合物半導体素子に適用することもでき
た。また、本実施例では、CF4 ガスを用いた例につい
て述べたが、フロロカーボンガスとしてはC26やCH
3 あるいはこれらの混合ガスを用いてもよい。
In this embodiment, the case where the present invention is applied to a 1.55 μm band semiconductor laser has been described.
It is also applicable to semiconductor lasers in the m band and other wavelength bands. In this embodiment, the case where the plasma etching is used has been described. However, the same effect can be obtained by using the downflow etching. Further, in this embodiment, the case where SiO 2 is used as the mask material has been described, but other materials such as Si 3 N 4 may be used. In this embodiment, the case where the present invention is applied to a semiconductor laser has been described. However, the present invention can be applied to another compound semiconductor device such as an optical modulator. Further, in the present embodiment, an example using CF 4 gas has been described. However, C 2 F 6 and CH
F 3 or a mixed gas thereof may be used.

【0022】(実施例2)次に第2の実施例を図2によ
り詳細に説明する。図2は本発明を用いて波長1.3μ
m帯の分布帰還型半導体レーザを作製した例である。
(Embodiment 2) Next, a second embodiment will be described in detail with reference to FIG. FIG. 2 shows a wavelength of 1.3 μm using the present invention.
This is an example of fabricating an m-band distributed feedback semiconductor laser.

【0023】図2(a)に示すように、n型(100)
InP基板2上に有機金属気相成長法により、n型In
Pバッファ層1.0μm15 ,n型InGaAsP下側
ガイド層(組成波長1.10μm)0.05μm,5周期
の多重量子井戸層(6.0nm厚の1%圧縮歪InGa
AsP(組成波長1.37μm)井戸層,10nm厚のI
nGaAsP(組成波長1.10μm)障壁層),InG
aAsP(組成波長1.10μm)上側光ガイド層0.0
5μmからなる活性層16,第1p型InPクラッド層
0.1μm17,アンドープInGaAsP(組成波長
1.15μm)回折格子供給層0.05μm18を順次形
成する。多重量子井戸活性層16の発光波長は約1.3
1μmである。
As shown in FIG. 2A, an n-type (100)
N-type In on the InP substrate 2 by metal organic chemical vapor deposition.
P buffer layer 1.0 μm15, n-type InGaAsP lower guide layer (composition wavelength 1.10 μm) 0.05 μm, 5 periods of multiple quantum well layer (6.0% thick 1% compression strained InGa
AsP (composition wavelength: 1.37 μm) well layer, 10 nm thick I
nGaAsP (composition wavelength 1.10 μm) barrier layer), InG
aAsP (composition wavelength 1.10 μm) Upper light guide layer 0.0
An active layer 16 of 5 μm, a first p-type InP cladding layer 0.1 μm 17 and an undoped InGaAsP (composition wavelength 1.15 μm) diffraction grating supply layer 0.05 μm 18 are sequentially formed. The emission wavelength of the multiple quantum well active layer 16 is about 1.3.
1 μm.

【0024】次に、電子ビーム描画法により周期241
nmで素子の中央で位相の反転した回折格子レジストパ
ターン4を形成し、ECRプラズマエッチング装置内に
搬入後、メタンガス10sccm,水素ガス30sccm,ガス
圧2mT,マイクロ波パワー1000W,RFバイアス
50Vの条件でエッチングする。これにより、図2
(b)に示すように周期241nmで素子の中央で位相
の反転した回折格子20を基板全面に形成する。
Next, the period 241 is determined by the electron beam drawing method.
After forming a diffraction grating resist pattern 4 having a phase inversion at the center of the device in nm and carrying the same into an ECR plasma etching apparatus, the conditions are as follows: methane gas 10 sccm, hydrogen gas 30 sccm, gas pressure 2 mT, microwave power 1000 W, RF bias 50 V. Etch. As a result, FIG.
As shown in (b), a diffraction grating 20 having a period of 241 nm and a phase inverted at the center of the device is formed on the entire surface of the substrate.

【0025】回折格子の深さは約100nmとし、回折
格子が回折格子供給層18を貫通し第1p型InPクラ
ッド層17に達するようにする。エッチング直後のエッ
チング表面はInリッチとなるため、空気中に晒すとI
n酸化物を形成する。次に、レジストマスクおよびエッ
チング中にレジスト上に生成した炭化水素高分子を除去
するために、酸素アッシング処理を行った。続いて、液
温20度の硫化アンモニウム溶液に20分間浸漬するこ
とにより、In酸化物を除去した。さらに、硫化アンモ
ニウム処理後に表面に結合している硫黄原子を除去する
ために、マイクロ波放電方式の通常のダウンフローエッ
チング装置を用い、CF4 ガス100sccm,ガス圧20
0mT,マイクロ波パワー1000Wの条件で1分間ダ
ウンフローエッチングを行った。
The depth of the diffraction grating is set to about 100 nm, so that the diffraction grating penetrates the diffraction grating supply layer 18 and reaches the first p-type InP clad layer 17. Since the etched surface immediately after the etching becomes In-rich, if it is exposed to air, I
An n-oxide is formed. Next, an oxygen ashing treatment was performed to remove the resist mask and the hydrocarbon polymer generated on the resist during the etching. Subsequently, by immersing in an ammonium sulfide solution at a liquid temperature of 20 ° C. for 20 minutes, the In oxide was removed. Further, in order to remove sulfur atoms bonded to the surface after the ammonium sulfide treatment, an ordinary down-flow etching device of a microwave discharge system is used, and CF 4 gas is set at 100 sccm and gas pressure is set at 20 sccm.
Downflow etching was performed for 1 minute under the conditions of 0 mT and microwave power of 1000 W.

【0026】この処理では、従来用いられてきた濃硫酸
処理と異なり、半導体を食刻しないので、加工寸法制御
性を損なうことなく清浄な表面を得ることができた。そ
の後、結晶成長炉内に搬入し、有機金属気相成長法によ
り第2p型InPクラッド層1.7μm21、高濃度p
型InGaAsキャップ層0.2μm22を順次形成す
る(図2(c))。
In this treatment, unlike the conventionally used concentrated sulfuric acid treatment, the semiconductor is not etched, so that a clean surface could be obtained without impairing the controllability of the processing dimensions. After that, it is carried into a crystal growth furnace, and the second p-type InP cladding layer 1.7 μm 21 and the high concentration p
A type InGaAs cap layer 0.2 μm 22 is sequentially formed (FIG. 2C).

【0027】続いて横幅約1.5μmの埋め込み型レー
ザ構造または横幅約2.2μmのリッジ導波路型レーザ
構造に加工形成した後、上部電極23,下部電極24を
形成する。図2(d)に示すように劈開工程により素子
長400μmの素子に切り出した後、素子の両端面には
反射率約1%の低反射膜25を公知の手法により形成す
る。
Subsequently, after processing into a buried laser structure having a width of about 1.5 μm or a ridge waveguide laser structure having a width of about 2.2 μm, an upper electrode 23 and a lower electrode 24 are formed. As shown in FIG. 2 (d), after a device having a device length of 400 μm is cut out by a cleavage step, a low reflection film 25 having a reflectance of about 1% is formed on both end surfaces of the device by a known method.

【0028】作製した1.3μm 帯の分布帰還型半導体
レーザ素子は再成長界面に結晶欠陥が生成しないため、
欠陥があった場合に発生する非発光再結合による無効電
流成分がないことを反映して、室温,連続条件において
しきい値電流10mA,発振効率0.45W/A と低し
きい値で且つ高効率な特性が得られた。また、50℃,
5mWでの一定光出力通電試験を行った結果、結晶欠陥
のない高品位な結晶構造を反映して、推定寿命として2
0万時間が得られた。
In the fabricated 1.3 μm band distributed feedback semiconductor laser device, no crystal defects are generated at the regrowth interface.
Reflecting that there is no reactive current component due to non-radiative recombination generated when there is a defect, the threshold current is 10 mA, the oscillation efficiency is 0.45 W / A, and the threshold is low and high at room temperature and continuous conditions. Efficient characteristics were obtained. Also, at 50 ° C,
As a result of conducting a constant light output energization test at 5 mW, the estimated lifetime was 2 as a reflection of a high-quality crystal structure without crystal defects.
0,000 hours were obtained.

【0029】発振しきい値以下に順バイアスを印加した
場合の、スペクトル形状を示した(図2(e))。位相シ
フト型の回折格子を反映してストップバンドの中央に発
振主モードが現われる典型的なスペクトルが得られた。
また、本発明の優れた加工寸法制御性を反映して、位相
シフト型回折格子作製の再現性・単一モード選択性が極
めて高く、85℃の高温においても副モード抑圧比40
dB以上の安定な単一モード動作を95%以上の高い製
造歩留まりで実現した。
The spectrum shape when a forward bias is applied below the oscillation threshold is shown (FIG. 2E). A typical spectrum in which the oscillation dominant mode appears at the center of the stop band reflecting the phase shift type diffraction grating was obtained.
In addition, the reproducibility and single mode selectivity of the phase shift type diffraction grating fabrication are extremely high, reflecting the excellent processing dimension controllability of the present invention.
A stable single mode operation of dB or more has been realized with a high production yield of 95% or more.

【0030】本構造は1.3μm帯のみならず1.55μ
m帯や他の波長帯の分布帰還型半導体レーザにも適用可
能である。また、本実施例では、炭化水素系ガスのドラ
イエッチング後の表面清浄化処理として本発明の手法を
用いたが、塩素系ガス等、他のドライエッチング処理後
の表面清浄化に本発明の手法を用いても同様の効果が確
認されている。また、本実施例では、InGaAsP系
材料の半導体素子に適用したが、AlGaInAs等他
の材料系の半導体素子に適用しても同様の効果が確認さ
れた。
This structure is not only used in the 1.3 μm band but also in the 1.55 μm band.
The present invention is also applicable to distributed feedback semiconductor lasers in the m band and other wavelength bands. Further, in the present embodiment, the method of the present invention was used as a surface cleaning treatment after dry etching of a hydrocarbon-based gas, but the method of the present invention was used for cleaning the surface after other dry etching treatments such as a chlorine-based gas. The same effect has been confirmed by using. In this example, the present invention was applied to a semiconductor device of an InGaAsP-based material, but the same effect was confirmed when applied to a semiconductor device of another material such as AlGaInAs.

【0031】(実施例3)次に第3の実施例を図3によ
り詳細に説明する。図3は実施例2の分布帰還型半導体
レーザ26をヒートシンク27上に実装した後、光学レ
ンズ28,後端面光出力モニタ用のフォトダイオード2
9と光ファイバ30とを一体化した光送信モジュールの
構造図である。室温,連続条件においてしきい値電流1
0mA,発振効率0.20W/Aであった。
(Embodiment 3) Next, a third embodiment will be described in detail with reference to FIG. FIG. 3 shows an optical lens 28 and a photodiode 2 for monitoring the rear end face light output after mounting the distributed feedback semiconductor laser 26 of the second embodiment on a heat sink 27.
FIG. 2 is a structural diagram of an optical transmission module in which an optical fiber 9 and an optical fiber 30 are integrated. Threshold current 1 at room temperature and continuous conditions
The oscillation efficiency was 0.20 W / A at 0 mA.

【0032】また、本発明の結晶欠陥の少ない結晶構造
を反映して推定寿命として20万時間が得られた。ま
た、85℃の高温においてもしきい値電流25mA,発
振効率0.13W/A と良好な発振特性を得た。また、
本発明の優れた加工寸法制御性を反映して、85℃の高
温においても副モード抑圧比40dB以上の安定な単一
モード動作を95%以上の高い製造歩留まりで実現し
た。
The estimated lifetime was 200,000 hours, reflecting the crystal structure of the present invention having few crystal defects. Even at a high temperature of 85 ° C., good oscillation characteristics such as a threshold current of 25 mA and an oscillation efficiency of 0.13 W / A were obtained. Also,
Reflecting the excellent processing dimension controllability of the present invention, a stable single mode operation with a submode suppression ratio of 40 dB or more was realized at a high production yield of 95% or more even at a high temperature of 85 ° C.

【0033】(実施例4)次に第4の実施例を図4によ
り詳細に説明する。図4は、実施例3の送信モジュール
31を用いた幹線系光通信システムである。送信装置3
2は送信モジュール31とこのモジュール31を駆動す
るための駆動系33とを有する。モジュール31からの
光信号がファイバ34を通って受信装置35内の受光部
36で検出される。本実施例に係る光通信システムによ
れば100km以上の無中継光伝送が容易に実現でき
る。
(Embodiment 4) Next, a fourth embodiment will be described in detail with reference to FIG. FIG. 4 illustrates a trunk optical communication system using the transmission module 31 according to the third embodiment. Transmission device 3
2 has a transmission module 31 and a drive system 33 for driving the module 31. The optical signal from the module 31 passes through the fiber 34 and is detected by the light receiving unit 36 in the receiving device 35. According to the optical communication system according to the present embodiment, non-repeater optical transmission over 100 km can be easily realized.

【0034】[0034]

【発明の効果】本発明によれば、ドライエッチング後の
汚染表面を加工寸法制御性を損なうことなく清浄化でき
る。本発明を用いれば、化合物半導体素子の高性能・高
信頼化および製造歩留まり向上による低コスト化に効果
がある。
According to the present invention, a contaminated surface after dry etching can be cleaned without impairing controllability of processing dimensions. The use of the present invention is effective in reducing the cost by improving the performance and reliability of the compound semiconductor device and improving the production yield.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施例の半導体装置の製造工程
を説明する断面図。
FIG. 1 is a sectional view illustrating a manufacturing process of a semiconductor device according to a first embodiment of the present invention.

【図2】本発明の第2の実施例の半導体装置の製造工程
を説明する断面図およびレーザ素子の発光特性図。
FIGS. 2A and 2B are a cross-sectional view illustrating a manufacturing process of a semiconductor device according to a second embodiment of the present invention and a light-emitting characteristic diagram of a laser element.

【図3】本発明の第3の実施例の光送信モジュールの部
分断面斜視図。
FIG. 3 is a partial cross-sectional perspective view of an optical transmission module according to a third embodiment of the present invention.

【図4】本発明の第4の実施例の幹線系光通信システム
のブロック図。
FIG. 4 is a block diagram of a trunk optical communication system according to a fourth embodiment of the present invention.

【符号の説明】[Explanation of symbols]

1…SiO2 マスク、2…InP基板、4…n型InP
バッファ層、5…アンドープ多重量子井戸活性層、6…
p型InPクラッド層、7…p型InGaAsコンタク
ト層、8…Feドープ半絶縁性InP電流狭窄層、9…
p側電極、10…n側電極、15…n型InPバッファ
層、16…多重量子井戸活性層、17…第1p型InP
クラッド層、18…アンドープInGaAsP回折格子
供給層、20…回折格子、21…第2p型InPクラッ
ド層、22…p型InGaAsキャップ層、23…上部
電極、24…下部電極、25…低反射膜、26…分布帰
還型半導体レーザ、27…ヒートシンク、28…光学レ
ンズ、29…フォトダイオード、30…光ファイバ、3
1…送信モジュール、32…送信装置、33…駆動系、
34…光ファイバ、35…受信装置、36…受光部。
1. SiO 2 mask, 2. InP substrate, 4. n-type InP
Buffer layer, 5 ... undoped multiple quantum well active layer, 6 ...
p-type InP cladding layer, 7 ... p-type InGaAs contact layer, 8 ... Fe-doped semi-insulating InP current confinement layer, 9 ...
p-side electrode, 10 n-side electrode, 15 n-type InP buffer layer, 16 multi-quantum well active layer, 17 first p-type InP
Cladding layer, 18 undoped InGaAsP diffraction grating supply layer, 20 diffraction grating, 21 second p-type InP cladding layer, 22 p-type InGaAs cap layer, 23 upper electrode, 24 lower electrode, 25 low reflection film, 26: distributed feedback semiconductor laser, 27: heat sink, 28: optical lens, 29: photodiode, 30: optical fiber, 3
1 ... Transmission module, 32 ... Transmission device, 33 ... Drive system,
34: optical fiber, 35: receiving device, 36: light receiving unit.

Claims (12)

【特許請求の範囲】[Claims] 【請求項1】半導体基板上に半導体多層膜を形成する工
程と、上記半導体多層膜上にマスクパターンを形成しド
ライエッチングにより溝を形成する工程と、上記溝に半
導体を埋込成長する工程とを有する半導体装置の製造方
法において、上記溝を形成する工程と上記埋込成長する
工程との間に、硫化アンモニウム溶液によるウェットエ
ッチング工程と、少なくともフロロカーボンを含む反応
ガスによるドライエッチング工程とを含むことを特徴と
する半導体装置の製造方法。
1. A step of forming a semiconductor multilayer film on a semiconductor substrate, a step of forming a mask pattern on the semiconductor multilayer film and forming a groove by dry etching, and a step of burying and growing a semiconductor in the groove. A method of manufacturing a semiconductor device having a method, comprising a step of wet etching with an ammonium sulfide solution and a step of dry etching with a reaction gas containing at least fluorocarbon between the step of forming the groove and the step of burying and growing. A method for manufacturing a semiconductor device, comprising:
【請求項2】請求項1に記載の半導体装置の製造方法に
おいて、上記フロロカーボンがCF4であることを特徴と
する半導体装置の製造方法。
2. The method of manufacturing a semiconductor device according to claim 1, wherein said fluorocarbon is CF 4 .
【請求項3】請求項1に記載の半導体装置の製造方法に
おいて、上記フロロカーボンがC26であることを特徴
とする半導体装置の製造方法。
3. The method of manufacturing a semiconductor device according to claim 1, wherein said fluorocarbon is C 2 F 6 .
【請求項4】請求項1ないし3のいずれかに記載の半導
体装置の製造方法において、上記マスクパターンがSi
2 からなることを特徴とする半導体装置の製造方法。
4. The method of manufacturing a semiconductor device according to claim 1, wherein said mask pattern is made of Si.
A method for manufacturing a semiconductor device comprising O 2 .
【請求項5】請求項1ないし4のいずれかに記載の半導
体装置の製造方法において、上記マスクパターンがSi
34からなることを特徴とする半導体装置の製造方法。
5. The method of manufacturing a semiconductor device according to claim 1, wherein said mask pattern is made of Si.
Method of manufacturing a semiconductor device characterized by comprising the 3 N 4.
【請求項6】請求項1ないし5のいずれかに記載の半導
体装置の製造方法において、上記半導体基板が化合物半
導体であることを特徴とする半導体装置の製造方法。
6. The method for manufacturing a semiconductor device according to claim 1, wherein said semiconductor substrate is a compound semiconductor.
【請求項7】請求項1ないし6のいずれかに記載の半導
体装置の製造方法において、上記半導体多層膜が混晶半
導体層を含むことを特徴とする半導体装置の製造方法。
7. The method for manufacturing a semiconductor device according to claim 1, wherein said semiconductor multilayer film includes a mixed crystal semiconductor layer.
【請求項8】請求項1ないし7のいずれかに記載の半導
体装置の製造方法において、上記半導体多層膜が光を発
生する活性層を構成要素に含むことを特徴とする半導体
装置の製造方法。
8. The method for manufacturing a semiconductor device according to claim 1, wherein said semiconductor multilayer film includes an active layer for generating light as a component.
【請求項9】請求項1ないし8のいずれかに記載の半導
体装置の製造方法を用いて製造したことを特徴とする半
導体装置。
9. A semiconductor device manufactured by using the method of manufacturing a semiconductor device according to claim 1.
【請求項10】請求項1ないし8のいずれかに記載の半
導体装置の製造方法を用いて製造したことを特徴とする
半導体レーザ。
10. A semiconductor laser manufactured by using the method of manufacturing a semiconductor device according to claim 1.
【請求項11】請求項10に記載の半導体レーザを搭載
したことを特徴とする光モジュール。
11. An optical module comprising the semiconductor laser according to claim 10.
【請求項12】請求項10に記載の半導体レーザを搭載
したことを特徴とする光応用システム。
12. An optical application system comprising the semiconductor laser according to claim 10.
JP8323898A 1998-03-30 1998-03-30 Manufacture of semiconductor device Pending JPH11283959A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8323898A JPH11283959A (en) 1998-03-30 1998-03-30 Manufacture of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8323898A JPH11283959A (en) 1998-03-30 1998-03-30 Manufacture of semiconductor device

Publications (1)

Publication Number Publication Date
JPH11283959A true JPH11283959A (en) 1999-10-15

Family

ID=13796755

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8323898A Pending JPH11283959A (en) 1998-03-30 1998-03-30 Manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JPH11283959A (en)

Similar Documents

Publication Publication Date Title
US6990133B2 (en) Laser diode and manufacturing method thereof
US5737351A (en) Semiconductor laser including ridge structure extending between window regions
EP0469900A2 (en) A method for the production of a semiconductor laser device
KR100232993B1 (en) Semiconductor laser device and method of fabricating semiconductor laser device
CN110459952A (en) The production method that SAG improves semiconductor laser chip reliability is grown by selective area
EP0997996B1 (en) Semiconductor laser device and method for fabricating the same
JP2002033305A (en) Manufacturing method of semiconductor device, and semiconductor device manufactured by the method
JP3246207B2 (en) Manufacturing method of semiconductor laser
JP3501676B2 (en) Method for manufacturing semiconductor laser device
JPH11283959A (en) Manufacture of semiconductor device
JPH11261100A (en) Manufacture of photo-semiconductor device
JP2740170B2 (en) Semiconductor laser resonator manufacturing method
JP2003174232A (en) Semiconductor laser device and its manufacturing method
JPH11354507A (en) Dry etching method and semiconductor device
JP3196831B2 (en) Method for manufacturing semiconductor laser device
EP0590870A2 (en) Method of making a buried heterostructure laser
JP2710248B2 (en) Manufacturing method of semiconductor laser
JPH10209562A (en) Manufacture of semiconductor laser element
JPH08222808A (en) Manufacture of semiconductor light-emitting device
JPH11283968A (en) Dry etching and semiconductor device thereof
JPH11340194A (en) Method for dry-etching and semiconductor device
JPH07176830A (en) Manufacture of semiconductor light-emitting element
JPH09153657A (en) Method for manufacturing semiconductor laser
JP2525776B2 (en) Method for manufacturing semiconductor device
EP0306225A2 (en) Method of producing a semiconductor laser