JPH11282719A - マイクロコンピュータ、電子機器及びデバッグシステム - Google Patents

Abstract

(57)【要約】 【課題】 量産チップ上で強制ブレークを入力するため
の端子等のデバッグ時のみ必要な端子をより少なくした
マイクロコンピュータ、これを含む電子機器、及びデバ
ッグシステムを提供すること。 【解決手段】 ユーザーモード及びデバッグモードを有
するマイクロコンピュータ１０である。ＳＩＯＤ１６
は、ユーザーモード時は強制ブレークの入力信号を入力
する端子として機能し、デバッグモード時はデバッグ情
報の送受信を行うための端子として機能する。また、外
部のデバッグツール１４が接続されていない場合にはＳ
ＩＯＤをプルアップしてハイレベルに保持し、デバッグ
ツール１４に接続することにより任意のレベル（ハイレ
ベル又はローレベル）にできるように構成する。そして
ＳＩＯＤ１６がハイレベルであるかローレベルであるか
に基づきリセット時の実行モードを決定する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、マイクロコンピュ
ータ、マイクロコンピュータを含む電子機器、及びデバ
ッグシステムに関する。

【０００２】

【背景技術及び発明が解決しようとする課題】近年、ゲ
ーム装置、カーナビゲーションシステム、プリンタ、携
帯情報端末などの電子機器に組み込まれ、高度な情報処
理を実現できるマイクロコンピュータに対する需要が高
まっている。このような組み込み型のマイクロコンピュ
ータは、通常、ターゲットシステムと呼ばれるユーザボ
ードに実装される。そして、このターゲットシステムを
動作させるソフトウェアの開発を支援するためにＩＣＥ
（In-Circuit Emulator）と呼ばれるソフトウェア開発
支援ツールが広く使用されている。

【０００３】さて、このようなＩＣＥとしては、従来、
図１（Ａ）に示すようなＣＰＵ置き換え型と呼ばれるＩ
ＣＥが主流を占めていた。このＣＰＵ置き換え型ＩＣＥ
では、デバッグ時にターゲットシステム３００からマイ
クロコンピュータ３０２を取り外し、その代わりにデバ
ッグツール３０４のプローブ３０６を接続する。そし
て、このデバッグツール３０４に、取り外したマイクロ
コンピュータ３０２の動作をエミュレートさせる。ま
た、このデバッグツール３０４に、デバッグのために必
要な種々の処理を行わせる。

【０００４】しかしながら、このＣＰＵ置き換え型ＩＣ
Ｅには、プローブ３０６のピン数が多くなると共にプロ
ーブ３０６の線３０８が増えるという欠点があった。こ
のため、マイクロコンピュータ３０２の高周波数動作を
エミュレートすることが困難になる（例えば３３ＭＨＺ
程度が限界）。またターゲットシステム３００の設計も
困難になる。更に、マイクロコンピュータ３０２を実装
して動作させる実動作時とデバッグツール３０４でマイ
クロコンピュータ３０２の動作をエミュレートするデバ
ッグモード時とで、ターゲットシステム３００の動作環
境（信号のタイミング、負荷条件）が変化してしまう。
またこのＣＰＵ置き換え型ＩＣＥには、マイクロコンピ
ュータが異なれば、たとえそれが派生品であっても、設
計が異なるデバッグツールや、ピン数やピンの位置が異
なるプローブを使用しなければならないという問題もあ
った。

【０００５】一方、このようなＣＰＵ置き換え型ＩＣＥ
の欠点を解消するものとして、ＩＣＥと同じ機能を実現
するためのデバッグ用のピンと機能を量産チップ上に実
装するタイプのＩＣＥが知られている。このようなデバ
ッグ機能実装型ＩＣＥにおいては、通常ユーザーモード
とデバッグモードを有している。そしてユーザーモード
において、ユーザープログラムが実行され、デバッグモ
ードにおいてはデバッグ用プログラムが実行される。

【０００６】ユーザーモード及びデバッグモードを有す
るマイクロコンピュータにおいては、デバッグ時にユー
ザーモードでユーザープログラムの実行中にプログラム
の暴走や無限ループにおちいることがある。このような
場合、ユーザーモードからデバッグモードに強制的に移
行させるための手段が必要となる。このため、強制ブレ
ークの機能が設けられており、通常強制ブレークを実現
するための専用の外部端子を設けている。

【０００７】このように強制ブレークを実現するための
外部入力端子を設けるとパッケージのピン数が増える。
しかし、デバッグ時にのみ必要でエンドユーザーにとっ
ては不要な端子はできるかぎり少ないほうが好ましい。

【０００８】一方このようなデバッグ機能実装型ＩＣＥ
においては 外部（チップ以外のハード等）との通信が
不可欠である。しかし外部のデバッグツールと送受信は
デバッグモード時のみに行われる。このためユーザーモ
ード時にはこの送受信用端子は使用されない。

【０００９】強制ブレークを入力するための端子やデバ
ッグモード時にのみ使用する端子はエンドユーザーにと
っては不要な物であるためより少ないほうが好ましい。

【００１０】本発明は、以上のような技術的課題に鑑み
てなされたものであり、その目的とするところは、デバ
ッグ用のピンと機能を量産チップ上に実装するタイプの
ＩＣＥにおいて、強制ブレークを入力するための端子及
びデバッグモード時にのみ使用する端子等のエンドユー
ザーにとっては不要な端子をより節約したマイクロコン
ピュータ、これを含む電子機器、及びデバッグシステム
を提供することにある。

【００１１】

【課題を解決するための手段】上記課題を解決するため
に本発明は、ユーザーモード及びデバッグモードを有す
るマイクロコンピュータであって、ユーザーモード及び
デバッグモードが切り替え可能に形成され、それぞれの
モードにおいて命令の実行処理を行う中央処理ユニット
と、ユーサーモードでは使用されない端子を介して強制
ブレークの入力がされると、前記中央処理ユニットをユ
ーザーモードからデバッグモードに切り替える切り替え
手段とを含むことを特徴とする。

【００１２】ここにおいて強制ブレークとは、ユーサー
モードからデバッグモードに強制的に移行させることを
いう。

【００１３】本発明によればユーザーモードでは使用さ
れない端子、例えばデバッグモードでのみ使用される端
子を用いて強制ブレークの入力を行う。従って強制ブレ
ーク専用端子を設ける必要が無いため、マイクロコンピ
ュータの端子の節約となり、ユーザーが使用可能な端子
をより多く確保することができる。

【００１４】また本発明は、前記マイクロコンピュータ
が、オンチップデバッグ機能を有し、オンチップデバッ
グを行うためのデバッグ情報を外部のデバッグツールと
送受信するための通信ラインが接続されるデバッグ用通
信端子を含み、前記デバッグ用端子を介して強制ブレー
クの入力がされることを特徴とする。

【００１５】オンチップデバッグ機能を有するマイクロ
コンピュータでは通常外部（チップ以外のハード等）と
の通信が必要となる。しかし外部のデバッグツールと送
受信はデバッグモード時のみに行われ、ユーザーモード
時にはこのデバッグ用端子は使用されない。

【００１６】一方強制ブレークの入力はユーザーモード
からデバッグモードへ切り替えるための入力であるため
ユーザーモードでのみ発生する。

【００１７】このようにデバッグ情報と強制ブレーク入
力は異なるモードでしか発生しないため、同一の端子を
共用してもそれぞれを判別可能で混同は生じない。

【００１８】本発明によれば、オンチップデバッグに必
要な端子と強制ブレークを入力するための端子を共用す
るため、ユーザーが使用可能な端子をより多く確保する
ことができる。

【００１９】また本発明は、前記マイクロコンピュータ
が、マイクロコンピュータの外部に設けられデバッグコ
マンドを少なくとも１つのプリミティブコマンドに変換
するための処理を行う第２のモニタ手段との間でデータ
を送受信し、実行するプリミティブコマンドを前記第２
のモニタ手段からの受信データに基づいて決定し、決定
したプリミティブコマンドを実行するための処理を行う
第１のモニタ手段とを含み、前記データを半２重の双方
向通信で送受信を行うための１本の通信ラインが接続さ
れるデバッグ用端子を含み、前記中央処理ユニットは、
ユーザーモードにおいてはユーザープログラムの実行処
理を行い、デバッグモードにおいて前記プリミティブコ
マンドの実行処理を行い、前記切り替え手段は、前記デ
バッグ用端子を介して強制ブレークの入力がされると、
前記中央処理ユニットをユーザーモードからデバッグモ
ードに切り替えることを特徴とする。

【００２０】本発明によれば、マイクロコンピュータの
外部に設けられた第２のモニタ手段が、ホストシステム
等が発行したデバッグコマンドをプリミティブコマンド
に変換（分解）するための処理を行う。そして、第１の
モニタ手段は、この第２のモニタ手段からデータを受信
し、この受信データに基づいて決定されたプリミティブ
コマンドを実行するための処理を行う。本発明によれ
ば、第１のモニタ手段の処理を実行するためのモニタプ
ログラムに、各デバッグコマンドを実行するための複雑
なルーチンを持たせる必要がなくなる。したがって、モ
ニタプログラムの命令コードサイズを格段に小さくでき
るようになり、小さなハードウェア規模でオンチップデ
バッグ機能を実現できるようになる。

【００２１】またマイクロコンピュータのデバッグ用端
子（ピン）数を減らすことが可能となり、マイクロコン
ピュータの低コスト化を図れるようになる。

【００２２】また本発明は、外部のデバッグツールが接
続されていない状態には強制ブレークの入力が行われる
端子をハイ又はローのいずれかである第一のレベルに保
持する手段を含み、前記中央処理ユニットは、リセット
時に前記強制ブレークの入力が行われる端子が前記第一
のレベルである場合にはユーザーモードで実行を開始
し、リセット時に前記強制ブレークの入力が行われる端
子が前記第一のレベルでない場合にはデバッグモードで
実行を開始することを特徴とする。

【００２３】本発明によれば、外部のデバッグツールが
接続されていない場合にはプルアップ等によりハイ又は
ローのいずれかである示す第一のレベルに保持されてい
る。従って前記デバッグ用端子を接続することにより、
前記強制ブレークの入力が行われる端子が前記第一のレ
ベルとは逆のレベルになるよう構成すると、リセット時
に前記端子の状態でユーザーモードで開始すべきかデバ
ッグモードで開始すべきか判断可能となる。

【００２４】一方外部のデバッグツールが接続されてい
る場合にはデバッグ中であるため、リセット時にはデバ
ッグモードで実行を開始することが好ましい。またデバ
ッグツールが接続されていない場合には、ユーザーが意
識しなくても、ユーザーモードで実行を開始することが
好ましい。

【００２５】本発明によれば、前記デバッグ用端子がハ
イであるかローであるかを検出するという簡単な構成
で、ユーザー側では意識することなくリセット時に適切
なモードで実行を開始することができる。

【００２６】また本発明の電子機器は、上記いずれかに
記載のマイクロコンピュータと、前記マイクロコンピュ
ータの処理対象となるデータの入力源と、前記マイクロ
コンピュータにより処理されたデータを出力するための
出力装置とを含むことを特徴とする。

【００２７】このようにすれば、電子機器を動作させる
プログラムなどのデバッグ作業の効率化を図れるように
なり、電子機器の開発期間の短縮化、低コスト化を図れ
るようになる。

【００２８】また本発明は、マイクロコンピュータを含
むターゲットシステムのためのデバッグシステムであっ
て、ホストシステムが発行したデバッグコマンドを少な
くとも１つのプリミティブコマンドに変換するための処
理を行う第２のモニタ手段と、前記第２のモニタ手段と
の間でデータを送受信し、実行するプリミティブコマン
ドを前記第２のモニタ手段からの受信データに基づいて
決定し、決定したプリミティブコマンドを実行するため
の処理を行う第１のモニタ手段と、ユーザーモード及び
デバッグモードが切り替え可能に形成され、ユーザーモ
ードにおいて前記プリミティブコマンドの実行処理を行
う中央処理ユニットと、前記中央処理ユニットを含むチ
ップに設けられ、前記データを半２重の双方向通信を行
うための１本の通信ラインが接続されるデバッグ用端子
と、前記デバッグ用端子を介して強制ブレークの入力が
されると、前記中央処理ユニットをユーザーモードから
デバッグモードに切り替える切り替え手段とを含むこと
を特徴とする。

【００２９】本発明によれば、第１のモニタ手段の処理
を実行するためのモニタプログラムの命令コードサイズ
を格段に小さくできる。これにより、ユーザが自由に使
用できるメモリ領域や端子数を増やすことが可能にな
る。また、ターゲットシステムを、実動作時の環境と同
一の環境でデバッグできるデバッグシステムを提供でき
るようになる。

【００３０】

【発明の実施の形態】以下、本発明の好適な実施形態に
ついて図面を用いて詳細に説明する。

【００３１】１．本実施形態の特徴 まず本実施形態の特徴について図２（Ａ）（Ｂ）を用い
て説明する。図２（Ａ）（Ｂ）はいずれもユーザーモー
ド及びデバッグモードを有するマイクロコンピュータ１
０とデバッグツール１４が接続されている様子を示した
図である。

【００３２】マイクロコンピュータ１０はＣＰＵ（中央
処理ユニット）１２とオンチップデバッグ部１３、強制
ブレーク制御部１５、クロック生成部１７を含む。オン
チップデバッグ部１３はデバッグモード時にデバッグツ
ール１４とデバッグ情報の送受を行い、デバッグ用プロ
グラムを実行して種々のデバッグ処理を行う。

【００３３】また、マイクロコンピュータ１０はデバッ
グ用端子としてＳＩＯＤ１６とＢＣＬＫ１８を含んでい
る。ＳＩＯＤ１６はユーザーモード時には強制ブレーク
の入力信号を受け付け、デバッグモード時には調歩同期
式のＳＩＯで外部のデバッグツール１４とデバッグ情報
の送受信を行う。ＢＣＬＫ１８はクロック生成部１７に
より供給され、調歩同期式の同期クロックとして使用さ
れる。

【００３４】ところで外部のデバッグツール１４との送
受信はデバッグモード時のみに行われ、ユーザーモード
時にはこのデバッグ用端子は使用されない。一方強制ブ
レークの入力はユーザーモードからデバッグモードへ切
り替えるための入力であるためユーザーモード時のみ発
生する。

【００３５】従って強制ブレーク制御部１５は、ユーザ
ーモード時に信号を受けた場合には強制ブレークの入力
があったものと判断し、ＣＰＵ１２をユーザーモードか
らデバッグモードに切り替える処理を行う（図２（Ａ）
参照）。またデバッグモード時に信号を受けた場合には
デバッグ情報である判断し、当該デバッグ情報をオンチ
ップデバッグ部１３に出力する（図２（Ｂ）参照）。

【００３６】このようにデバッグ情報の送受信と強制ブ
レークの入力は異なるモードでしか発生しないため、図
２（Ａ）（Ｂ）に示すように同一の端子を共用してもそ
れぞれを判別可能で混同は生じない。

【００３７】そこで本実施の形態では、ＳＩＯＤ１６
は、ユーザーモードでは図２（Ａ）に示すように強制ブ
レークの入力信号を入力する端子として機能し、デバッ
グモードでは図２（Ｂ）に示すようにデバッグ情報の送
受信を行うための端子として機能するよう構成されてい
る。

【００３８】このようにすることでデバッグ時に必要な
端子数を節約し、ユーザーが使用可能な端子をより多く
確保することができる。

【００３９】図３は強制ブレークの入力とＳＩＯＤ端子
の状態の関係を表したタイミングチャート図である。

【００４０】１６’はデバッグツール１４側の出力状態
のＳＩＯＤを示し、１６はマイクロコンピュータ側の入
力状態のＳＩＯＤを示している。デバッグツール側はユ
ーザーモード中はハイレベルの信号を出力しており、外
部からの強制ブレークの入力によりローパルスが出力さ
れる（２２２）。マイクロコンピュータ側ではこのロー
パルスを受けて、ユーザーモードからデバッグモードに
移行する（２２８）。そしてデバッグツール１４側は、
一定期間ハイレベルの信号を出力（２２４）した後、調
歩同期式でデバッグ情報の通信を開始する。

【００４１】図４（Ａ）（Ｂ）は本実施の形態の第二の
特徴について説明するための図である。図４（Ａ）に示
すように、マイクロコンピュータ１０がデバッグツール
未接続時には、ＳＩＯＤ端子はプルアップのためハイレ
ベルになる。ところが図４（Ｂ）に示すようにデバッグ
ツール１４を接続することにより、ＳＩＯＤ端子１６を
任意のレベル（ハイレベル又はローレベル）にすること
ができる。

【００４２】本実施の形態では、デバッグツール１４を
マイクロコンピュータ１０に接続することにより、ＳＩ
ＯＤ端子１６がローレベルになるようデバッグツール１
４からローレベルの信号を出力している。

【００４３】図５（Ａ）（Ｂ）は、ＳＩＯＤ端子の状態
とリセット時の開始モードを説明するための図である。

【００４４】図５（Ａ）に示すようにユーザーＲＥＳＥ
Ｔの立ち上がり（２３０）でＳＩＯＤがハイレベルの場
合には、マイクロコンピュータはユーザーモードで実行
を開始する（２３２）。

【００４５】図５（Ｂ）に示すようにユーザーＲＥＳＥ
Ｔの立ち上がり（２３４）でＳＩＯＤがローレベルの場
合にはマイクロコンピュータはデバッグモードで実行を
開始する（２３６）。従って、マイクロコンピュータは
デバッグモードに移行し（２３８）、デバッグツール側
は、一定期間ハイレベルの信号を出力（２４０）した
後、調歩同期式でデバッグ情報の通信を開始する（２４
２）。

【００４６】このように、ユーザーリセット時にＳＩＯ
Ｄがハイレベルであるかローレベルであるかを検出する
という簡単な構成で、ユーザー側では意識することなく
リセット時に適切なモードで実行を開始することができ
る。

【００４７】次に本実施の形態の第３の特徴について説
明する。図２（Ａ）（Ｂ）においてオンチップデバッグ
部１４が以下に説明するミニモニタ部３１４に相当する
機能を有している場合に相当する。

【００４８】図６に示すように、本実施形態では、マイ
クロコンピュータ１０が、ＣＰＵ（中央処理ユニット）
１２及びミニモニタ部（第１のモニタ手段）３１４を含
む。また、マイクロコンピュータ１０の外部にはメイン
モニタ部（第２のモニタ手段）３１６が設けられてい
る。ここでメインモニタ部３１６は、例えばホストシス
テムなどが発行したデバッグコマンドをプリミティブコ
マンドに変換（分解）するための処理を行う。また、ミ
ニモニタ部３１４は、メインモニタ部３１６との間でデ
ータを送受信する。そして、ミニモニタ部３１４は、実
行するプリミティブコマンドを、メインモニタ部３１６
からの受信データに基づいて決定し、プリミティブコマ
ンドを実行するための処理を行う。

【００４９】ここで、メインモニタ部３１６の変換処理
の対象となるデバッグコマンドとしては、プログラムロ
ード、ＧＯ、ステップ実行、メモリライト、メモリリー
ド、内部レジスタライト、内部レジスタリード、ブレー
クポイント設定、ブレークポイント解除などのコマンド
を考えることができる。メインモニタ部３１６は、これ
らの多様で複雑なデバッグコマンドを、例えばＧＯ、ラ
イト（デバッグモード時におけるメモリマップ上の所与
のアドレスへのライト）、リード（メモリマップ上の所
与のアドレスからのリード）などの、シンプルでプリミ
ティブなコマンドに変換する処理を行う。このようにす
ることで、ミニモニタ部３１４の処理を行うミニモニタ
プログラムの命令コードサイズを格段に小さくすること
ができる。これにより、マイクロコンピュータ１０のオ
ンチップデバッグ機能を実現できるようになる。

【００５０】通常デバッグ用のプログラムはプログラム
ロード、ＧＯ、ステップ実行などのデバッグコマンドの
全ての処理ルーチンを有しているため、大きなメモリを
必要としマイクロコンピュータに内蔵することは事実上
困難であった。

【００５１】しかし本実施形態では、ミニモニタ部３１
４の処理を行うミニモニタプログラムは、ＧＯ、ライ
ト、リードなどのシンプルなプリミティブコマンドの処
理ルーチンのみを有し、命令コードサイズが非常に小さ
い（例えば２５６バイト）。したがって、ミニモニタプ
ログラムをマイクロコンピュータ１０に内蔵することが
可能となり、オンチップデバッグ機能を実現できるよう
になる。また、ユーザが自由に使用できるメモリ領域が
減少してしまうのを最小限から０に抑えることも可能に
なる。

【００５２】２．詳細な構成例 図７に本実施形態のマイクロコンピュータ及びデバッグ
システムの詳細な構成例を示す。図７に示すように、マ
イクロコンピュータ２０は、ＣＰＵ２２、ＢＣＵ（バス
制御ユニット）２６、内部メモリ（ミニモニタＲＯＭ４
２及びミニモニタＲＡＭ４４以外の内部ＲＯＭ及び内部
ＲＡＭ）２８、クロック生成部３０、ミニモニタ部４０
（第１のモニタ手段）、トレース部５０を含む。

【００５３】ここでＣＰＵ２２は、種々の命令の実行処
理を行うものであり、内部レジスタ２４を含む。内部レ
ジスタ２４は、汎用レジスタであるＲ０〜Ｒ１５や、特
殊レジスタであるＳＰ（スタックポインタレジスタ）、
ＡＨＲ（積和結果データの上位レジスタ）、ＡＬＲ（積
和結果データの下位レジスタ）などを含む。なお、ＣＰ
Ｕ２２は、ユーザーモードとデバッグモードを有してお
り、ライン５１を介して強制ブレーク制御部４９からの
強制ブレークの入力を受けるとユーザーモードからデバ
ッグモードに切り替わるように構成されている。

【００５４】ＢＣＵ２６はバスを制御するものである。
例えば、ＣＰＵ２２に接続されるハーバードアーキテク
チャのバス３１や、内部メモリ２８に接続されるバス３
２や、外部メモリ３６に接続される外部バス３３や、ミ
ニモニタ部４０、トレース部５０などに接続される内部
バス３４の制御を行う。またクロック生成部３０は、マ
イクロコンピュータ２０内で使用される各種のクロック
を生成するものである。クロック生成部３０はＢＣＬＫ
を介して外部のデバッグツール６０にもクロックを供給
している。

【００５５】ミニモニタ部４０は、ミニモニタＲＯＭ４
２、ミニモニタＲＡＭ４４、制御レジスタ４６、ＳＩＯ
４８、強制ブレーク制御部４９を含む。

【００５６】ここで、ミニモニタＲＯＭ４２には、ミニ
モニタプログラムが格納される。本実施形態では、この
ミニモニタプログラムは、ＧＯ、リード、ライトなどの
シンプルでプリミティブなコマンドの処理のみを行うよ
うになっている。このため、ミニモニタＲＯＭ４２のメ
モリ容量を例えば２５６バイト程度に抑えることがで
き、オンチップデバッグ機能を持たせながらマイクロコ
ンピュータ２０を小規模化できるようになる。

【００５７】ミニモニタＲＡＭ４４には、デバッグモー
ドへの移行時に（ユーザプログラムのブレーク発生時
に）、ＣＰＵ２２の内部レジスタ２４の内容が退避され
る。これにより、デバッグモードの終了後にユーザプロ
グラムの実行を適正に再スタートできるようになる。ま
た内部レジスタの内容のリード等を、ミニモニタプログ
ラムが持つプリミティブなリードコマンド等で実現でき
るようになる。

【００５８】制御レジスタ４６は、各種のデバッグ処理
を制御するためのレジスタであり、ステップ実行イネー
ブルビット、ブレークイネーブルビット、ブレークアド
レスビット、トレースイネーブルビットなどを有する。
ミニモニタプログラムにより動作するＣＰＵ２２が制御
レジスタ４６の各ビットにデータをライトしたり、各ビ
ットのデータをリードすることで、各種のデバッグ処理
が実現される。

【００５９】ＳＩＯ４８は、マイクロコンピュータ２０
の外部に設けられたデバッグツール６０との間で送受信
するデバッグ用のデータの制御を行うものである。

【００６０】強制ブレーク制御部４９とデバッグツール
６０との間は、ＳＩＯＤ（データ送受信ライン）で接続
されており、強制ブレークの入力及びデバッグ情報が送
受信される。

【００６１】強制ブレーク制御部４９は、前記ＳＩＯＤ
を介してユーザーモード時に信号を受けた場合には強制
ブレークの入力があったものと判断し、ライン５１を介
してＣＰＵ１２をユーザーモードからデバッグモードに
切り替えるための信号を送る処理を行う。また、デバッ
グモード時に信号を受けた場合にはデバッグ情報である
と判断し、当該デバッグ情報をＳＩＯ４８に出力する処
理を行う。

【００６２】トレース部５０は、リアルタイムトレース
機能を実現するためのものである。トレース部５０とデ
バッグツール６０との間は、ＣＰＵ２２の命令実行のス
テートを表す３ビットのＤＳＴ［２：０］と、分岐先の
ＰＣ（プログラムカウンタ）値を表すＤＰＣＯという４
本のラインで接続されている。

【００６３】デバッグツール６０はメインモニタ部６２
を含み、パーソナルコンピュータ等により実現されるホ
ストシステム６６に接続される。ホストシステム６６
が、ユーザの操作により、プログラムロード、ステップ
実行などのデバッグコマンドを発行すると、メインモニ
タ部６２が、このデバッグコマンドをプリミティブコマ
ンドに変換（分解）するための処理を行う。そして、メ
インモニタ部６２が、プリミティブコマンドの実行を指
示するデータをミニモニタ部４０に送信すると、ミニモ
ニタ部４０が、指示されたプリミティブコマンドを実行
するための処理を行うことになる。

【００６４】図８に、デバッグモード時のメモリマップ
の例を示す。図８のＤ１、Ｄ２、Ｄ３に示すように、デ
バッグモード時には、図７の制御レジスタ４６、ミニモ
ニタＲＡＭ４４、ミニモニタＲＯＭ４２のアドレスも、
メモリマップ上に割り付けられる。

【００６５】３．プリミティブコマンドへの変換 図９（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）に、各種のデバッ
グコマンドをプリミティブコマンドへ変換する処理につ
いて模式的に示す。

【００６６】例えば図９（Ａ）に示すように、（ＡＤＤ
・・・、ＳＵＢ・・・、ＡＮＤ・・・、ＯＲ・・・、ＸＯＲ・・・、Ｌ
Ｄ．Ｗ・・・）という１２バイトのプログラムを８００１
０ｈ番地にロードするというデバッグコマンドが発行さ
れたとする。この場合、このプログラムロードコマンド
は、ライト（８００１０ｈ、ＡＤＤ・・・、ＳＵＢ）、ラ
イト（８００１４ｈ、ＡＮＤ・・・、ＯＲ・・・）、ライト
（８００１８ｈ、ＸＯＲ・・・、ＬＤ．Ｗ・・・）という３つ
のプリミティブなライトコマンドに変換される。即ち、
ミニモニタプログラムが、この３つのプリミティブなラ
イトコマンドを実行することで、プログラムロードコマ
ンドが実現されるようになる。

【００６７】また図９（Ｂ）に示すようにステップ実行
コマンドというデバッグコマンドが発行されたとする。
すると、このステップ実行コマンドは、図７の制御レジ
スタ４６のステップ実行イネーブルビットへのライトコ
マンド（図８のＤ１のアドレスへのライトコマンド）と
ＧＯコマンドに変換される。即ち、ミニモニタプログラ
ムが、このプリミティブなライトコマンドとＧＯコマン
ドを実行することで、ステップ実行コマンドが実現され
るようになる。

【００６８】また図９（Ｃ）に示すように内部レジスタ
リードコマンドというデバッグコマンドが発行されたと
する。すると、この内部レジスタリードコマンドは、メ
モリマップ上のミニモニタＲＡＭ（内部レジスタの内容
の退避先）からのリードコマンド（図８のＤ２のアドレ
スからのリードコマンド）に変換される。即ち、ミニモ
ニタプログラムが、このプリミティブなリードコマンド
を実行することで、内部レジスタリードコマンドが実現
されるようになる。内部レジスタライトコマンド、メモ
リリードコマンド、メモリライトコマンドも同様にして
実現される。

【００６９】また図９（Ｄ）に示すようにブレークポイ
ント設定コマンドというデバッグコマンドが発行された
とする。すると、このブレークポイント設定コマンド
は、制御レジスタ４６のブレークイネーブルビット及び
ブレークアドレスビットへのライトコマンドに変換され
る。即ち、ミニモニタプログラムが、このプリミティブ
なライトコマンドを実行することで、ブレークポイント
設定コマンドが実現されるようになる。

【００７０】このように本実施形態では、複雑で多様な
デバッグコマンドが、プリミティブでシンプルなリー
ド、ライト、ＧＯコマンドに変換される。そして、ミニ
モニタプログラムは、このプリミティブなリード、ライ
ト、ＧＯコマンドを実行するだけでよいため、ミニモニ
タプログラムの命令コードサイズは非常に小さくなる。
この結果、ミニモニタＲＯＭ４２のメモリ容量も小さく
でき、小さなハードウェア規模でオンチップデバッグ機
能を実現できるようになる。

【００７１】４．ＳＩＯの構成例 図１０にＳＩＯ４８の構成例を示す。ＳＩＯ４８は、送
受信バッファ７０、シフトレジスタ７６、送受信切替部
７８、クロック制御部８０及び制御レジスタ８４を含
む。

【００７２】ここで送受信バッファ７０は、送信デー
タ、受信データを一時的に蓄えるためのものであり、送
信バッファ７２、受信バッファ７４を有する。シフトレ
ジスタ７６は、送信バッファ７２からの送信データをパ
ラレルデータからシリアルデータに変換し送受信切替部
７８に出力する機能を有する。また送受信切替部７８か
らの受信データをシリアルデータからパラレルデータに
変換し受信バッファ７４に出力する機能も有する。送受
信切替部７８は、データの送信と受信とを切り替えるた
めのものである。これにより、ＳＩＯＤを使用した半２
重のデータ送受信が可能になる。

【００７３】クロック制御部８０は、内蔵する分周回路
８２によりＢＣＬＫを分周し、この分周により得られた
サンプリングクロックＳＭＣ１をシフトレジスタ７６に
出力する。シフトレジスタ７６は、このＳＭＣ１に基づ
き動作する。またこのＢＣＬＫはデバッグツール６０に
供給されるため、マイクロコンピュータ２０とデバッグ
ツール６０により、ＢＣＬＫが共有されるようになる。

【００７４】分周回路８２での分周比は制御レジスタ８
４により設定される。即ちＣＰＵ２２により実行される
ミニモニタプログラムが、所望の分周比を制御レジスタ
８４に書き込むことで、分周回路８２での分周比が設定
されることになる。

【００７５】５．デバッグツールの構成例 図１１にデバッグツール６０の構成例を示す。

【００７６】ＣＰＵ９０は、ＲＯＭ１０８に格納される
プログラムを実行したり、デバッグツール６０の全体の
制御を行うものである。送受信切替部９２は、データの
送信と受信とを切り替えるためのものである。クロック
制御部９４は、ＣＰＵ９０のＳＣＬＫ端子、アドレスア
ップカウンタ１００、トレースメモリ１０４に供給する
クロックを制御するものである。このクロック制御部９
４には、マイクロコンピュータ２０（ＳＩＯ４８）から
のＢＣＬＫが入力される。クロック制御部９４は周波数
検出回路９５、分周回路９６を含む。周波数検出回路９
５は、ＢＣＬＫが属する周波数範囲を検出して、その結
果を制御レジスタ９８に出力する。また分周回路９６で
の分周比は制御レジスタ９８により制御される。即ちＣ
ＰＵ９０により実行されるメインモニタプログラム（メ
インモニタＲＯＭ１１０に格納）が、制御レジスタ９８
からＢＣＬＫの周波数範囲を読み出す。そして、メイン
モニタプログラムは、この周波数範囲に応じた最適な分
周比を決定し、この分周比を制御レジスタ９８に書き込
む。そして、分周回路９６は、この分周比でＢＣＬＫを
分周してＳＭＣ２を生成し、ＣＰＵ９０のＳＣＬＫ端子
に出力する。

【００７７】アドレスアップカウンタ１００は、トレー
スメモリのアドレスをカウントアップするためのもので
ある。セレクタ１０２は、ライン１２２（アドレスアッ
プカウンタ１００が出力するアドレス）とライン１２４
（アドレスバス１２０からのアドレス）のいずれかを選
択し、トレースメモリ１０４のアドレス端子にデータを
出力する。またセレクタ１０６は、ライン１２６（図３
のトレース部５０の出力であるＤＳＴ［２：０］、ＤＰ
ＣＯ）とライン１２８（データバス１１８）のいずれか
を選択し、トレースメモリ１０４のデータ端子にデータ
を出力したり、データ端子からデータを取り出す。

【００７８】ＲＯＭ１０８はメインモニタＲＯＭ１１０
（図３のメインモニタ部６２に相当）を含み、メインモ
ニタＲＯＭ１１０には、メインモニタプログラムが格納
される。このメインモニタプログラムは、図５（Ａ）〜
図５（Ｄ）で説明したように、デバッグコマンドをプリ
ミティブコマンドに変換するための処理を行う。ＲＡＭ
１１２は、ＣＰＵ９０のワーク領域となるものである。

【００７９】ＲＳ２３２Ｃインターフェース１１４、パ
ラレルインターフェース１１６は、図３のホストシステ
ム６６とのインターフェースとなるものであり、ホスト
システム６６からのデバッグコマンドはこれらのインタ
ーフェースを介してＣＰＵ９０に入力されることにな
る。クロック生成部１１８は、ＣＰＵ９０を動作させる
クロックなどを生成するものである。

【００８０】６．データの送受信 さて、図１２（Ａ）に示すように、ミニモニタ部４０と
メインモニタ部６２の間でのデバッグデータの通信の手
法としては、ＴＸＤ（送信）とＲＸＤ（受信）のライン
を別々に設け、全２重で通信する手法が考えられる。

【００８１】しかしながら、このようにデバッグデータ
の通信のために２本のライン（端子）を使用してしまう
と、その分だけマイクロコンピュータの端子数（ピン
数）が増えてしまい、これはマイクロコンピュータの高
コスト化を招く。

【００８２】そこで本実施形態では、図１２（Ｂ）に示
すように、ミニモニタ部４０とメインモニタ部６２との
間に１本のＴＸＤ／ＲＸＤライン（双方向通信ライン）
を設け、半２重の双方向通信を行う。なお本実施の形態
では、このラインを強制ブレークを入力するためのＳＩ
ＯＤと共用している。このため、マイクロコンピュータ
の端子数の増加を最小限に抑えることができ、マイクロ
コンピュータの低コスト化を図れる。

【００８３】そして更に本実施形態では、図１２（Ｃ）
に示すように、スレーブとなるミニモニタ部４０が、マ
スタとなるメインモニタ部６２からデータを受信したこ
とを条件に、その受信データに対応する処理を行い、そ
の受信データに対応する応答データをメインモニタ部６
２に送信する。即ち、メインモニタ部６２がデータ（コ
マンド）をミニモニタ部４０に送信すると、ウェイト状
態となっていたミニモニタ部４０がこれを受信し、その
受信データに対応する処理を行う。そして、その受信デ
ータに対応するデータ（リプライ）をメインモニタ部６
２に送信する。その後、ミニモニタ部４０は、メインモ
ニタ部６２からデータを受信するまでウェイト状態にな
る。即ちミニモニタ部４０は、メインモニタ部６２から
データを受信するまで動作を停止し、データを受信した
ことを条件に動作を開始する。このようにすることで、
ミニモニタ部４０とメインモニタ部６２との間の通信ラ
インを１本にしながら、データを適正に送受信できるよ
うになる。

【００８４】７．ミニモニタ部の詳細な処理例 次にミニモニタ部の詳細な処理例について説明する。

【００８５】図１３に示すように、ユーザプログラムの
実行中にブレークが発生すると、ミニモニタプログラム
の処理がスタートし、ユーザプログラム実行モードから
デバッグモードに移行する。そして、ミニモニタプログ
ラムが所与のコマンド処理を行いリターン命令を実行す
ると、デバッグモードからユーザプログラム実行モード
に戻る。

【００８６】図１４、図１５に、デバッグモードでのミ
ニモニタプログラムの処理を表すフローチャートを示
す。

【００８７】デバッグモードに移行すると、ミニモニタ
プログラムは、まず、図７のＣＰＵ２２の内部レジスタ
２４の内容をモニタＲＡＭ４４に退避する（ステップＳ
１）。そして、ミニモニタプログラムが使用する制御レ
ジスタ４６の設定処理を行う（ステップＳ２）。

【００８８】次に、デバッグツール６０から受信した１
４バイトのデータを、受信バッファ７４（図１０参照）
にライトする（ステップＳ３）。そして、受信バッファ
７４のデータの先頭の１バイト（コマンド識別データＩ
Ｄ）をチェックする（ステップＳ４）。

【００８９】そして図１３に示すように、ＩＤがリード
コマンドを示すものであった場合には、受信バッファ７
４からリードアドレスを取得する（ステップＳ５、Ｓ
６）。そして、取得したリードアドレスからデータをリ
ードし、送信バッファ７２にライトする（ステップＳ
７）。次に、送信バッファ７２のデータをデバッグツー
ル６０に送信する（ステップＳ８）。そして、図２３の
ステップＳ３に戻り、次の受信データを受信バッファ７
４にライトする。

【００９０】ＩＤがライトコマンドを示すものであった
場合には、受信バッファ７４からライトアドレスを取得
する（ステップＳ９、Ｓ１０）。そして、受信バッファ
７４からライトデータを取得し、ステップＳ１０で取得
したライトアドレスにライトする（ステップＳ１１）。

【００９１】ＩＤが外部ルーチンジャンプコマンドを示
すものであった場合には、受信バッファ７４からルーチ
ンアドレスを取得する（ステップＳ１２、Ｓ１３）。そ
して、外部ルーチンにジャンプ後、ミニモニタプログラ
ムにリターンする（ステップＳ１４）。

【００９２】ＩＤがＧＯコマンドを示すものであった場
合には、モニタＲＡＭ４４に退避したデータを内部レジ
スタ２４にリストアする（ステップＳ１５、Ｓ１６）。
そして、図１３に示すようにユーザプログラムにリター
ンし、デバッグモードから抜ける（ステップＳ１７）。

【００９３】一方、ＩＤがリード、ライト、外部ルーチ
ンジャンプ、ＧＯコマンドのいずれでもなかった場合に
は、処理が必要ないと判断する（ステップＳ１５、Ｓ１
８）。そして送信バッファ７２にダミーのデータをライ
トする（ステップＳ１９）。なお、図１５では、データ
フィルコマンドの処理については省略している。

【００９４】以上のようにして、デバッグコマンドを変
換することで得られたプリミティブコマンドが、ミニモ
ニタプログラムにより実行されることになる。

【００９５】８．電子機器 次に、以上の本実施形態のマイクロコンピュータを含む
電子機器に関して説明する。

【００９６】例えば図１６（Ａ）に電子機器の１つであ
るカーナビゲーションシステムの内部ブロック図を示
し、図１７（Ａ）にその外観図を示す。カーナビゲーシ
ョンシステムの操作はリモコン５１０を用いて行われ、
ＧＰＳやジャイロからの情報に基づいて位置検出部５２
０が車の位置を検出する。地図などの情報はＣＤＲＯＭ
５３０（情報記憶媒体）に格納されている。画像メモリ
５４０は画像処理の際の作業領域になるメモリであり、
生成された画像は画像出力部５５０を用いて運転者に表
示される。マイクロコンピュータ５００は、リモコン５
１０、位置検出部５２０、ＣＤＲＯＭ５３０などのデー
タ入力源からデータを入力し、種々の処理を行い、処理
後のデータを画像出力部５５０などの出力装置を用いて
出力する。

【００９７】図１６（Ｂ）に電子機器の１つであるゲー
ム装置の内部ブロック図を示し、図１７（Ｂ）にその外
観図を示す。このゲーム装置では、ゲームコントローラ
５６０からのプレーヤの操作情報、ＣＤＲＯＭ５７０か
らのゲームプログラム、ＩＣカード５８０からのプレー
ヤ情報等に基づいて、画像メモリ５９０を作業領域とし
てゲーム画像やゲーム音を生成し、画像出力部６１０、
音出力部６００を用いて出力する。

【００９８】図１６（Ｃ）に電子機器の１つであるプリ
ンタの内部ブロック図を示し、図１７（Ｃ）にその外観
図を示す。このプリンタでは、操作パネル６２０からの
操作情報、コードメモリ６３０及びフォントメモリ６４
０から文字情報に基づいて、ビットマップメモリ６５０
を作業領域として、印刷画像を生成し、プリント出力部
６６０を用いて出力する。またプリンタの状態やモード
を表示パネル６７０を用いてユーザに伝える。

【００９９】本実施形態のマイクロコンピュータ又はデ
バッグシステムによれば、図１６（Ａ）〜図１７（Ｃ）
の電子機器を動作させるユーザプログラムの開発の容易
化、開発期間の短縮化を図れるようになる。またマイク
ロコンピュータが実動作する環境と同じ環境で、ユーザ
プログラムのデバッグ作業を行うことができるため、電
子機器の信頼性を高めることができる。また電子機器に
組み込まれるマイクロコンピュータのハードウェアを小
規模化、低コスト化できるため、電子機器の低コスト化
も図れるようになる。更にミニモニタプログラムの命令
コードサイズは小さいため、ユーザがプログラムや各種
データの格納に使用するメモリ領域を全く使用しないこ
とが可能になる。

【０１００】なお本実施形態のマイクロコンピュータを
適用できる電子機器としては、上記以外にも例えば、携
帯電話（セルラーフォン）、ＰＨＳ、ページャ、オーデ
ィオ機器、電子手帳、電子卓上計算機、ＰＯＳ端末、タ
ッチパネルを備えた装置、プロジェクタ、ワードプロセ
ッサ、パーソナルコンピュータ、テレビ、ビューファイ
ンダ型又はモニタ直視型のビデオテープレコーダなど種
々のものを考えることができる。

【０１０１】なお、本発明は本実施形態に限定されず、
本発明の要旨の範囲内で種々の変形実施が可能である。

【０１０２】

【図面の簡単な説明】

【図１】ＣＰＵ置き換え型のＩＣＥの例を示す図であ
る。

【図２】図２（Ａ）（Ｂ）は、本実施形態の特徴につい
て説明するための図である。

【図３】強制ブレークの入力とＳＩＯＤ端子の状態の関
係を表したタイミングチャート図である。

【図４】図４（Ａ）（Ｂ）は本実施の形態の第二の特徴
について説明するための図である。

【図５】図５（Ａ）（Ｂ）は、ＳＩＯＤ端子の状態とリ
セット時の開始モードを説明するための図である。

【図６】本実施の形態の第三の特徴について説明するた
めの図である。

【図７】本実施形態のマイクロコンピュータ、デバッグ
システムの構成例を示す機能ブロック図である。

【図８】デバッグモード時のメモリマップを示す図であ
る。

【図９】図９（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）は、デバ
ッグコマンドをプリミティブコマンドへ変換（分解）す
る処理について説明するための図である。

【図１０】ＳＩＯの構成例を示す機能ブロック図であ
る。

【図１１】デバッグツールの構成例を示す機能ブロック
図である。

【図１２】図１２（Ａ）、（Ｂ）、（Ｃ）は、ミニモニ
タ部とメインモニタ部との間の通信手法について説明す
るための図である。

【図１３】ユーザプログラム実行モードからデバッグモ
ードへの移行について説明するための図である。

【図１４】本実施形態の詳細な処理例を説明するための
フローチャートである。

【図１５】本実施形態の詳細な処理例を説明するための
フローチャートである。

【図１６】図１６（Ａ）、（Ｂ）、（Ｃ）は、種々の電
子機器の内部ブロック図の例である。

【図１７】図１７（Ａ）、（Ｂ）、（Ｃ）は、種々の電
子機器の外観図の例である。

【符号の説明】

１０ マイクロコンピュータ １２ ＣＰＵ（中央処理ユニット） １３ オンチップデバッグ部 １４ デバッグツール １５ 強制ブレーク制御部 １６ ＳＩＯＤ １７ クロック制御部 １８ ＢＣＬＫ ２０ マイクロコンピュータ ２２ ＣＰＵ（中央処理ユニット） ２４ 内部レジスタ ２６ ＢＣＵ（バス制御ユニット） ２８ 内部メモリ ３０ クロック生成部 ３１ バス ３２ バス ３３ 外部バス ３４ 内部バス ３６ 外部メモリ ４０ ミニモニタ部（第１のモニタ手段） ４２ ミニモニタＲＯＭ ４４ ミニモニタＲＡＭ ４６ 制御レジスタ ４８ ＳＩＯ ４９ 強制ブレーク制御部 ５０ トレース部 ６０ デバッグツール ６２ メインモニタ部（第２のモニタ手段） ６６ ホストシステム ７０ 送受信バッファ ７２ 送信バッファ ７４ 受信バッファ ７６ シフトレジスタ ７８ 送受信切替部 ８０ クロック制御部 ８２ 分周回路 ８４ 制御レジスタ ９０ ＣＰＵ ９２ 送受信切替部 ９４ クロック制御部 ９５ 周波数検出部 ９６ 分周回路 ９８ 制御レジスタ １００ アドレスアップカウンタ １０２ セレクタ １０４ トレースメモリ １０６ セレクタ １０８ ＲＯＭ １１０ メインモニタＲＯＭ １１２ ＲＡＭ １１４ ＲＳ２３２Ｃインターフェース １１６ パラレルインターフェース １１８ クロック生成部 ３１６ メインモニタ部（第２のモニタ手段）

Claims (6)

【特許請求の範囲】
1. 【請求項１】 ユーザーモード及びデバッグモードを有
   するマイクロコンピュータであって、 ユーザーモード及びデバッグモードが切り替え可能に形
   成され、それぞれのモードにおいて命令の実行処理を行
   う中央処理ユニットと、 ユーサーモードでは使用されない端子を介して強制ブレ
   ークの入力がされると、前記中央処理ユニットをユーザ
   ーモードからデバッグモードに切り替える切り替え手段
   とを含むことを特徴とするマイクロコンピュータ。
2. 【請求項２】 請求項１において、 前記マイクロコンピュータが、 オンチップデバッグ機能を有し、オンチップデバッグを
   行うためのデバッグ情報を外部のデバッグツールと送受
   信するための通信ラインが接続されるデバッグ用通信端
   子を含み、 前記デバッグ用端子を介して強制ブレークの入力がされ
   ることを特徴とするマイクロコンピュータ。
3. 【請求項３】 請求項２において、 前記マイクロコンピュータは、 マイクロコンピュータの外部に設けられデバッグコマン
   ドを少なくとも１つのプリミティブコマンドに変換する
   ための処理を行う第２のモニタ手段との間でデータを送
   受信し、実行するプリミティブコマンドを前記第２のモ
   ニタ手段からの受信データに基づいて決定し、決定した
   プリミティブコマンドを実行するための処理を行う第１
   のモニタ手段とを含み、 前記データを半２重の双方向通信で送受信を行うための
   １本の通信ラインが接続されるデバッグ用端子を含み、 前記中央処理ユニットは、 ユーザーモードにおいてはユーザープログラムの実行処
   理を行い、 デバッグモードにおいて前記プリミティブコマンドの実
   行処理を行い、 前記切り替え手段は、 前記デバッグ用端子を介して強制ブレークの入力がされ
   ると、前記中央処理ユニットをユーザーモードからデバ
   ッグモードに切り替えることを特徴とするマイクロコン
   ピュータ。
4. 【請求項４】 請求項１乃至３のいずれかにおいて、 外部のデバッグツールが接続されていない状態には強制
   ブレークの入力が行われる端子をハイ又はローのいずれ
   かである第一のレベルに保持する手段を含み、前記中央
   処理ユニットは、 リセット時に前記強制ブレークの入力が行われる端子が
   前記第一のレベルである場合にはユーザーモードで実行
   を開始し、リセット時に前記強制ブレークの入力が行わ
   れる端子が前記第一のレベルでない場合にはデバッグモ
   ードで実行を開始することを特徴とするマイクロコンピ
   ュータ。
5. 【請求項５】 請求項１乃至４のいずれかのマイクロコ
   ンピュータと、 前記マイクロコンピュータの処理対象となるデータの入
   力源と、 前記マイクロコンピュータにより処理されたデータを出
   力するための出力装置とを含むことを特徴とする電子機
   器。
6. 【請求項６】 マイクロコンピュータを含むターゲット
   システムのためのデバッグシステムであって、 ホストシステムが発行したデバッグコマンドを少なくと
   も１つのプリミティブコマンドに変換するための処理を
   行う第２のモニタ手段と、 前記第２のモニタ手段との間でデータを送受信し、実行
   するプリミティブコマンドを前記第２のモニタ手段から
   の受信データに基づいて決定し、決定したプリミティブ
   コマンドを実行するための処理を行う第１のモニタ手段
   と、 ユーザーモード及びデバッグモードが切り替え可能に形
   成され、ユーザーモードにおいて前記プリミティブコマ
   ンドの実行処理を行う中央処理ユニットと、 前記中央処理ユニットを含むチップに設けられ、前記デ
   ータを半２重の双方向通信を行うための１本の通信ライ
   ンが接続されるデバッグ用端子と、 前記デバッグ用端子を介して強制ブレークの入力がされ
   ると、前記中央処理ユニットをユーザーモードからデバ
   ッグモードに切り替える切り替え手段とを含むことを特
   徴とするデバッグシステム。