JPH11274690A - Method of etching printed circuit board - Google Patents

Method of etching printed circuit board

Info

Publication number
JPH11274690A
JPH11274690A JP7076998A JP7076998A JPH11274690A JP H11274690 A JPH11274690 A JP H11274690A JP 7076998 A JP7076998 A JP 7076998A JP 7076998 A JP7076998 A JP 7076998A JP H11274690 A JPH11274690 A JP H11274690A
Authority
JP
Japan
Prior art keywords
etching
circuit board
printed circuit
gas
cathode electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7076998A
Other languages
Japanese (ja)
Inventor
Akira Iwamori
暁 岩森
Noriyuki Yanagawa
紀行 柳川
Mitsuru Sadamoto
満 貞本
Moriji Morita
守次 森田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui Chemicals Inc
Original Assignee
Mitsui Chemicals Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui Chemicals Inc filed Critical Mitsui Chemicals Inc
Priority to JP7076998A priority Critical patent/JPH11274690A/en
Publication of JPH11274690A publication Critical patent/JPH11274690A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a method of etching a polyimide layer on a printed circuit board at a high speed. SOLUTION: A polyimide-made insulation layer formed between conductive layers is bored to form holes for taking the electric connection in the following conditions. (1) in a reactor vessel having a parallel flat plate type electrode structure, a plasma is produced by a high frequency of 10-100 MHz, using a gas composed of an O gas and F-based compd. gas mixed at vol. ratio of 1:0.1-1:1, (2) a printed circuit board is disposed on a cathode electrode and the cathode electrode is heated at 150-250 deg.C, and (3) the applied power density is over 2.00 W/cm<2> .

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、導電層と絶縁層の
積層体構造を有するプリント回路基板において、絶縁層
であるポリイミド層を高速でエッチングするプリント回
路基板のエッチング方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for etching a polyimide layer, which is an insulating layer, at a high speed in a printed circuit board having a laminated structure of a conductive layer and an insulating layer.

【0002】[0002]

【従来の技術】近年、電子産業において、電子機器の高
性能化、高機能化、コンパクト化が求められており、そ
れに伴ってICチップ、ICチップを実装する為のボー
ド(Board)も微細化、高密度化が進んでいる。I
Cチップでは、シリコン等の微細なパターニングにおい
てはプラズマを用いたドライプロセスは必須である。ま
た、導電層である銅箔と絶縁層であるポリイミドを交互
に積層した回路基板はポリイミドの有する優れた耐熱
性、電気的特性、等の理由によりICの実装用基板とし
て広く用いられている。
2. Description of the Related Art In recent years, in the electronics industry, there has been a demand for higher performance, higher functions, and more compact electronic devices, and accordingly, IC chips and boards for mounting the IC chips have become finer. , The density is increasing. I
In a C chip, a dry process using plasma is indispensable for fine patterning of silicon or the like. Further, a circuit board in which a copper foil as a conductive layer and a polyimide as an insulating layer are alternately laminated is widely used as an IC mounting board because of the excellent heat resistance, electrical characteristics, and the like of polyimide.

【0003】プリント配線板の実装技術、とりわけプリ
ント回路基板製造時における、スルーホール、バイアホ
ール形成技術は特に重要である。スルーホール(Throug
h Hole)、バイアホール(Via Hole)形成法としてメカ
ニカルドリル法、レーザー加工法等のドライプロセスが
あるが、コスト或いは処理能力(エッチング速度)の面
においてウエット法を用いている場合が多い。
[0003] A mounting technique of a printed wiring board, particularly a technique of forming a through hole and a via hole in manufacturing a printed circuit board is particularly important. Through hole (Throug
Although there are dry processes such as a mechanical drilling method and a laser processing method as a method for forming a h hole and a via hole, a wet method is often used in terms of cost or processing ability (etching speed).

【0004】近年、プリント基板においては、様々な機
械的、電気的特性が要求され、絶縁層である樹脂層に複
数の異なる構造を有するポリマーを用いる場合がある。
例えば、絶縁層として耐熱性ポリマーであるポリイミド
を用いることが多い。ウエットエッチングによりポリイ
ミド層を加工し、スルーホール、バイアホールを形成す
る場合でも、穴の形状が小さい為にエッチング速度分布
が生じ、部分的に完全にスルーホール、バイアホールが
形成されない部分も生じる、といった問題がある。
[0004] In recent years, various mechanical and electrical characteristics are required for a printed circuit board, and a polymer having a plurality of different structures may be used for a resin layer as an insulating layer.
For example, polyimide, which is a heat-resistant polymer, is often used for the insulating layer. Even when processing the polyimide layer by wet etching and forming a through hole and a via hole, the etching rate distribution occurs due to the small hole shape, and a part where the through hole and the via hole are not completely formed also occurs. There is a problem.

【0005】また、ウエットエッチングの場合、その液
体の取扱い難さや廃液処理の問題、基板の汚染、さらに
はエッチング形状を自由に制御できないといった問題が
ある。現在、このエッチング形状の制御性は回路基板の
ファイン化に伴い益々重要性を増している。具体的には
等方的な形状よりも異方的な形状が求められている。一
方、プラズマを用いたドライエッチング法は基板を汚染
しないこと、廃液等の問題が生じないこと、さらには加
工形状の制御が可能であるといった特徴がある。 しか
しながらプラズマを用いるエッチングの場合、エッチン
グ速度がウエット法に比べ遅いことが実用プロセスに採
用されない理由の一つになっている。
Further, in the case of wet etching, there are problems such as difficulty in handling the liquid, waste liquid treatment, contamination of the substrate, and the inability to freely control the etching shape. At present, the controllability of the etching shape is becoming more and more important with the refinement of circuit boards. Specifically, an anisotropic shape is required rather than an isotropic shape. On the other hand, the dry etching method using plasma is characterized in that the substrate is not contaminated, that there is no problem such as waste liquid, and that the processing shape can be controlled. However, in the case of etching using plasma, one of the reasons that the etching rate is slower than the wet method is not adopted in a practical process.

【0006】[0006]

【発明が解決しようとする課題】本発明の目的は、プラ
ズマを用いた回路基板の絶縁層の孔明け加工方法、より
詳しくは高速で絶縁層であるポリイミド層をエッチング
加工する技術を提供することにある。
SUMMARY OF THE INVENTION An object of the present invention is to provide a method for forming a hole in an insulating layer of a circuit board using plasma, and more particularly, to provide a technique for etching a polyimide layer which is an insulating layer at a high speed. It is in.

【0007】[0007]

【課題を解決するための手段】本発明者等は、前記した
ポリイミドを絶縁層とするプリント回路基板の孔明け加
工技術に関し、鋭意検討した結果、フッ素系化合物ガス
と酸素ガスの混合比、エッチング時の基板温度の制御、
投入電力密度を一定の条件に制御することで、エッチン
グ速度が大幅に向上することを見いだした。即ち、本発
明の要旨は以下のとおりである。
Means for Solving the Problems The inventors of the present invention have conducted intensive studies on the above-mentioned technology for boring a printed circuit board using polyimide as an insulating layer. As a result, the mixing ratio of fluorine-based compound gas to oxygen gas, etching, Control of substrate temperature at the time,
It has been found that controlling the applied power density to a constant condition significantly improves the etching rate. That is, the gist of the present invention is as follows.

【0008】(1)導電層と導電層との間に形成された
ポリイミドからなる絶縁層において、電気的接続をとる
為のポリイミド層の孔開け加工を下記の条件により行う
ことを特徴とするプリント回路基板のエッチング方法で
ある。 (1)電極構造が平行平板型の反応容器において、酸素
ガスとフッ素系化合物ガスを、混合比1:0.1〜1
(体積比)の範囲で混合したガスを用いて10〜100
MHzの高周波によりプラズマを生起させる。 (2)プリント回路基板をカソード電極上に設置してカ
ソード電極を150℃〜250℃に加熱する。 (3)投入電力密度を2.00W/cm2 以上とする。
(1) A printing method characterized in that a polyimide layer for making electrical connection is punched in an insulating layer made of polyimide formed between conductive layers under the following conditions. This is a method for etching a circuit board. (1) In a parallel plate type reaction vessel having an electrode structure, oxygen gas and fluorine compound gas are mixed at a mixing ratio of 1: 0.1 to 1: 1.
(Volume ratio) using a gas mixed in the range of 10 to 100
Plasma is generated by a high frequency of MHz. (2) The printed circuit board is placed on the cathode electrode, and the cathode electrode is heated to 150 to 250C. (3) The applied power density is 2.00 W / cm 2 or more.

【0009】(2)プラズマ処理室の圧力X(Pa)と
カソード電極のバイアス電位Y(V)の関係が、次の関
係式(a)、(b)を同時に満たすことを特徴とする
(1)に記載のプリント回路基板のエッチング方法であ
る。 Y≦2.6X−520 ・・・(a) 1≦X≦200 ・・・(b)
(2) The relation between the pressure X (Pa) of the plasma processing chamber and the bias potential Y (V) of the cathode electrode satisfies the following relational expressions (a) and (b) simultaneously (1). The method for etching a printed circuit board according to the above (2). Y ≦ 2.6X−520 (a) 1 ≦ X ≦ 200 (b)

【0010】(3)フッ素系化合物ガスがフッ素である
ことを特徴とする(1)又は(2)に記載のプリント回
路基板のエッチング方法である。
(3) The method for etching a printed circuit board according to (1) or (2), wherein the fluorine-based compound gas is fluorine.

【0011】(4)フッ素化合物系ガスが三フッ化窒素
であることを特徴とする(1)又は(2)に記載のプリ
ント回路基板のエッチング方法である。
(4) The method for etching a printed circuit board according to (1) or (2), wherein the fluorine compound gas is nitrogen trifluoride.

【0012】[0012]

【発明の実施の形態】本発明で用いる回路基板は導電層
である銅箔と絶縁層であるポリイミド層を積層した回路
基板であれば何れの回路基板にも適応できる。ポリイミ
ド層として具体的な例を示すとすれば、カプトン、ユー
ピレックス、アピカル等の商品名として、市場で入手で
きるポリイミドフィルムを有効に用いることができる。
さらに、ピロメリット酸無水物、ビフタル酸無水物、ベ
ンゾフェノンテトラカルボン酸無水物、オキシジフタル
酸無水物、ハイドロフランジフタル酸無水物等の酸無水
物と、メトキシジアミノベンゼン、4,4’ーオキシジ
アニリン、3,4’オキシジアニリン、3,3’オキシ
ジアニリン、ビスジアニリノメタン、3,3’−ジアミ
ノベンゾフェノン、p,p−アミノフェノキシベンゼ
ン、p,m−アミノフェノキシベンゼン、m,p−アミ
ノフェノキシベンゼン、m,m−アミノフェノキシベン
ゼン、クロル−m−アミノフェノキシベンゼン、p−ピ
リジンアミノフェノキシベンゼン、m−ピリジンアミノ
フェノキシベンゼン、p−アミノフェノキシビフェニ
ル、m−アミノフェノキシビフェニル、p−ビスアミノ
フェノキシベンジルスルホン、m−ビスアミノフェノキ
シベンジルスルフォン、p−ビスアミノフェノキシベン
ジルケトン、m−ビスアミノフェノキシベンジルケト
ン、p−ビスアミノフェノキシベンジルヘキサフルオロ
プロパン、m−ビスアミノフェノキシベンジルヘキサフ
ルオロプロパン、m−ビスアミノフェノキシベンジルヘ
キサフルオロプロパン、p−ビスアミノフェノキシベン
ジルプロパン、o−ビスアミノフェノキシベンジルプロ
パン、m−ビスアミノフェノキシベンジルプロパン、p
−ジアミノフェノキシベンジルチオエーテル、m−ジア
ミノフェノキシベンジルチオエーテル、インダンジアミ
ン、スピロビジアミン、ジケトンジアミン等のアミンと
反応、イミド化して形成されるポリイミドも本発明に効
果的に用いることができる。
DESCRIPTION OF THE PREFERRED EMBODIMENTS The circuit board used in the present invention can be applied to any circuit board as long as it is a circuit board in which a copper foil as a conductive layer and a polyimide layer as an insulating layer are laminated. If a specific example is shown as the polyimide layer, a commercially available polyimide film can be effectively used as a product name such as Kapton, Upilex, Apical or the like.
Further, acid anhydrides such as pyromellitic anhydride, biphthalic anhydride, benzophenonetetracarboxylic anhydride, oxydiphthalic anhydride, hydrofurandiphthalic anhydride, and methoxydiaminobenzene, 4,4′-oxydianiline , 3,4'oxydianiline, 3,3'oxydianiline, bisdianilinomethane, 3,3'-diaminobenzophenone, p, p-aminophenoxybenzene, p, m-aminophenoxybenzene, m, p- Aminophenoxybenzene, m, m-aminophenoxybenzene, chloro-m-aminophenoxybenzene, p-pyridineaminophenoxybenzene, m-pyridineaminophenoxybenzene, p-aminophenoxybiphenyl, m-aminophenoxybiphenyl, p-bisamino Phenoxybenzyl sulfone M-bisaminophenoxybenzylsulfone, p-bisaminophenoxybenzylketone, m-bisaminophenoxybenzylketone, p-bisaminophenoxybenzylhexafluoropropane, m-bisaminophenoxybenzylhexafluoropropane, m-bisaminophenoxy Benzylhexafluoropropane, p-bisaminophenoxybenzylpropane, o-bisaminophenoxybenzylpropane, m-bisaminophenoxybenzylpropane, p
Polyimides formed by reacting with and imidating amines such as -diaminophenoxybenzylthioether, m-diaminophenoxybenzylthioether, indanediamine, spirobidiamine, and diketonediamine can also be effectively used in the present invention.

【0013】絶縁層の厚みは特に限定はされないが、回
路基板の絶縁層としての役割を考えると余り薄すぎては
絶縁性が保たれ難く、また厚すぎるとエッチング加工に
時間を要するばかりかコスト増、その他の性能面でも問
題が生じる。従って、1つの絶縁層としての厚みは5〜
500μm程度、好ましくは10〜100μm程度であ
る。
The thickness of the insulating layer is not particularly limited. However, considering the role of the insulating layer of the circuit board, if it is too thin, it is difficult to maintain the insulating properties. In addition, problems arise in other aspects of performance. Therefore, the thickness of one insulating layer is 5 to
It is about 500 μm, preferably about 10-100 μm.

【0014】本発明において、絶縁層のエッチングに、
従来用いられてきたウエット法と遜色のない程度のエッ
チング速度を得ることが工業的には重要であり、その為
にはプリント回路基板をカソード電極上に設置して加熱
すること、酸素ガスとフッ素系化合物ガスの混合ガスに
よるプラズマを用いること、がエッチング速度を向上さ
せる為に有効な手段であることを見いだしたが、その他
に投入電力密度が平行平板型高周波電源を用いたプラズ
マエッチングにおいては大きな意味を持つことが分かっ
た。エッチングは物理的よりもむしろ化学的反応で進行
することを考えると、高温で行うことが反応速度を向上
させる上で必要であり、特に絶縁層のガラス転移温度付
近に加熱した雰囲気下で行うのが最も反応性が高いこと
を見いだした。
In the present invention, the etching of the insulating layer includes
It is industrially important to obtain an etching rate comparable to that of the conventionally used wet method. For this purpose, a printed circuit board is placed on a cathode electrode and heated, and oxygen gas and fluorine are used. Although it has been found that using plasma with a mixed gas of system compound gases is an effective means for improving the etching rate, the input power density is large in plasma etching using a parallel plate type high frequency power supply. It turned out to be meaningful. Considering that etching proceeds by a chemical reaction rather than a physical reaction, it is necessary to perform at a high temperature in order to improve the reaction rate, and particularly in an atmosphere heated near the glass transition temperature of the insulating layer. Was found to be the most responsive.

【0015】基板をカソード電極上に設置するのはエッ
チングの加工形状の制御の他に、回路基板に付着する非
導電性の膜が形成されるのを抑えるためでもある。ポリ
イミドの種類により最適な温度(T)は異なるが、例え
ばTgが250℃以上の耐熱性を有するポリイミドの場
合、そのガラス転移温度をTgとすると、150℃≦T
≦250℃の温度範囲で行うと室温で行った場合よりも
高いエッチング速度が得られること、このエッチング速
度はTg付近の温度、つまり250℃付近の温度で最も
高くなることを見いだした。しかし、Tgよりも高い温
度ではポリイミドの熱物性が大きく変化し、エッチング
後の回路基板の不良をもたらすことがあるので好ましく
ない。
The substrate is placed on the cathode electrode not only to control the processing shape of the etching, but also to suppress the formation of a non-conductive film adhered to the circuit board. The optimum temperature (T) differs depending on the type of polyimide. For example, in the case of a polyimide having a heat resistance of Tg of 250 ° C. or more, if its glass transition temperature is Tg, 150 ° C. ≦ T
It was found that an etching rate higher than that performed at room temperature can be obtained in the temperature range of ≦ 250 ° C., and that this etching rate becomes highest at a temperature near Tg, that is, a temperature near 250 ° C. However, if the temperature is higher than Tg, the thermophysical properties of the polyimide greatly change, which may result in a defective circuit board after etching, which is not preferable.

【0016】更に、エッチング種として酸素ガスの他に
フッ素系化合物ガス、例えば、三フッ化窒素(NF3
ガスやフッ素(F2 )ガスを添加した系が良いこと、特
に、酸素ガスとの混合比がエッチング速度に大きな影響
を及ぼすことが分かった。つまりNF3 の場合、酸素が
1に対してNF3 が0.1〜1、より効果的なのは酸素
が1に対してNF3 が0.1〜0.5である。F2 の場
合もNF3 と同様な混合比がエッチング速度向上の為に
好ましいことが分かった。また、NF3 やF2の添加が
効果的である理由は一般的にエッチング種として用いら
れているCF4等のフッ素系化合物ガスに比べ、F−F
結合やN−F結合がC−F結合エネルギーより低く、プ
ラズマ中で容易にフッ素イオンやNFxイオン、ラジカ
ルになり易いためであると考えられる。
Further, in addition to oxygen gas, a fluorine-based compound gas such as nitrogen trifluoride (NF 3 )
It has been found that a system to which a gas or a fluorine (F 2 ) gas is added is good, and in particular, a mixing ratio with an oxygen gas has a great influence on an etching rate. That is, in the case of NF 3 , NF 3 is 0.1 to 1 with respect to oxygen, and more effective is NF 3 with respect to 1 with 0.1 to 0.5. In the case of F 2 , it was found that the same mixing ratio as that of NF 3 was preferable for improving the etching rate. Further, the reason why the addition of NF 3 or F 2 is effective is that F-F is higher than that of fluorine-based compound gas such as CF 4 which is generally used as an etching species.
This is considered to be because the bond or the NF bond is lower than the CF bond energy and easily becomes a fluorine ion, an NFx ion, or a radical in plasma.

【0017】更に、投入電力密度について、ある一定の
電力密度以上、つまり2.00W/cm2 以上でエッチ
ング速度が飛躍的に向上し、前述のエッチング温度、ガ
ス組成比との組み合わせでウエットエッチング並のエッ
チング速度が得られることを見いだした。
Further, with respect to the applied power density, the etching rate is drastically improved at a certain power density or more, that is, at 2.00 W / cm 2 or more. It has been found that the etching rate can be obtained.

【0018】さらに、エッチング速度を上げるために
は、プラズマ処理室の圧力とカソード電極のバイアス電
位の関係が次の関係式を満たす条件下でエッチングを行
うことが重要であることが分かった。つまり、プラズマ
処理室の圧力をX(Pa)、カソード電極のバイアス電
位Y(V)とすると、 Y≦2.6X−520 ・・・(a) 1≦X≦200 ・・・(b) なる範囲にプラズマパラメータである圧力(X)とバイ
アス電位(Y)を制御することが重要なのである。この
圧力とバイアス電位の関係を図2にプロットした。図2
において斜線部は関係式(a)、(b)を同時に満たす
領域を示した(但し、バイアス電位は−800V以下の
領域は示さなかった)。
Further, it has been found that in order to increase the etching rate, it is important to perform etching under the condition that the relationship between the pressure of the plasma processing chamber and the bias potential of the cathode electrode satisfies the following relational expression. That is, assuming that the pressure of the plasma processing chamber is X (Pa) and the bias potential of the cathode electrode is Y (V), Y ≦ 2.6X−520 (a) 1 ≦ X ≦ 200 (b) It is important to control the plasma parameters such as pressure (X) and bias potential (Y) within the range. The relationship between the pressure and the bias potential is plotted in FIG. FIG.
In FIG. 5, the shaded area indicates a region that satisfies the relational expressions (a) and (b) at the same time (however, a region where the bias potential is −800 V or less is not shown).

【0019】本発明において、圧力は(b)式から1乃
至200Paで制御可能であるが、エッチング速度と加
工形状のバランスにおいて、3〜100Pa程度で制御
するのがより好ましい。
In the present invention, the pressure can be controlled at 1 to 200 Pa from the equation (b), but it is more preferable to control the pressure at about 3 to 100 Pa in the balance between the etching rate and the processed shape.

【0020】また、本発明において、プラズマを生起す
るのに用いる電源としては、高周波電源を用い、その周
波数は10MHz〜100MHzであるが、電波法上お
よび取扱い上13.56MHz或いは27MHzが好適
に用いられる。特にこの範囲の周波数がプラズマ中での
イオン、ラジカルの運動性を制御する上で好ましいため
である。更に前記した高周波電源とは独立に、高周波に
直流成分を印加することにより、イオンポテンシャルを
制御し、イオンによる選択的エッチング性を制御するの
に有効な手段である。
In the present invention, a high-frequency power supply is used as a power supply for generating plasma, and its frequency is 10 MHz to 100 MHz, but 13.56 MHz or 27 MHz is preferably used in view of the Radio Law and handling. Can be Particularly, a frequency in this range is preferable for controlling the mobility of ions and radicals in the plasma. Further, this is an effective means for controlling the ion potential by applying a DC component to the high frequency independently of the high-frequency power supply, thereby controlling the selective etching by ions.

【0021】本発明においては、少なくとも、(a)回
路基板の導入手段、その保持手段、その排出手段を具備
した、プラズマ処理を行うプラズマ処理室、(b)電力
印加装置、(c)真空排気手段、(d)基板加熱及び温
度制御手段を備えたドライエッチング装置であればよ
い。更に、エッチング効率を向上させる為には(e)基
板ホルダー上に設置された回路基板を搬入する為の搬入
室、(f)搬出する為の搬出室、ならびに(g)搬入室
からプラズマ処理室、プラズマ処理室から搬出室へ基板
ホルダーを搬送する為の搬送機構、を備えた装置を用い
るのが良い。これは、プラズマ処理を連続的に行なう場
合、処理室は高真空である為、予めある程度の真空を保
ったチャンバー内に回路基板を保持させておき、そこか
らエッチング処理を行う処理室へ回路基板を搬送させた
方が高真空になるまでの時間を短縮できるからである。
ここで言う予備室とは、この予めある程度の真空を保っ
たチャンバーで(e)搬入室と(f)搬出室のことを指
す。ここでは、(e)搬入室と(f)搬出室を特に設け
ない場合、つまり図1に示した平行平板型の13.56
MHzの高周波電源を用いた場合の処理装置を例に、よ
り具体的に説明する。
In the present invention, at least (a) a plasma processing chamber for performing plasma processing, which is provided with means for introducing a circuit board, means for holding the circuit board, and means for discharging the circuit board, (b) a power application device, and (c) vacuum evacuation Means, (d) a dry etching apparatus provided with substrate heating and temperature control means. Further, in order to improve the etching efficiency, (e) a loading chamber for loading a circuit board installed on the substrate holder, (f) a loading chamber for unloading, and (g) a plasma processing chamber from the loading chamber. It is preferable to use an apparatus provided with a transfer mechanism for transferring the substrate holder from the plasma processing chamber to the unloading chamber. This is because when the plasma processing is performed continuously, the processing chamber is in a high vacuum, so that the circuit board is held in a chamber in which a certain degree of vacuum is maintained in advance, and then the circuit board is transferred to the processing chamber where the etching processing is performed. Is to shorten the time until a high vacuum is achieved.
The spare room mentioned here refers to a (e) carry-in room and (f) carry-out room in a chamber in which a certain degree of vacuum is kept in advance. Here, (e) the loading chamber and (f) the unloading chamber are not particularly provided, that is, 13.56 of the parallel plate type shown in FIG.
A more specific description will be given using a processing apparatus using a high-frequency power supply of MHz as an example.

【0022】13.56MHzの高周波(RF)電源3
1とそれとは独立に直流電圧を印加できるローパスフィ
ルター22を導入した平行平板型高周波電極32と対向
電極31(接地)を有するプラズマ処理室11がある。
対向電極31と平行平板高周波電極32には電極温度を
制御できる機構が備え付けてある。プラズマ処理室11
には内部を真空にできるようにロータリーポンプ12、
更に高い真空度を達成できるようにメカニカルブースタ
ーポンプ13が連結されている。また、プラズマ処理室
11にはエッチングに用いるガスライン14(酸素及び
NF3 )が連結されている。
13.56 MHz high frequency (RF) power supply 3
1 and a plasma processing chamber 11 having a parallel-plate high-frequency electrode 32 into which a low-pass filter 22 to which a DC voltage can be independently applied is introduced, and a counter electrode 31 (ground).
The counter electrode 31 and the parallel plate high-frequency electrode 32 are provided with a mechanism capable of controlling the electrode temperature. Plasma processing chamber 11
Has a rotary pump 12 so that the inside can be evacuated,
The mechanical booster pump 13 is connected so that a higher degree of vacuum can be achieved. A gas line 14 (oxygen and NF 3 ) used for etching is connected to the plasma processing chamber 11.

【0023】プラズマエッチング法として、まず回路基
板を平行平板高周波電極32上に設置する。この時、基
板の固定には必要に応じて基板ホルダーを用いても構わ
ない。基板設置後、プラズマ処理室11にガスライン1
4を通してガスを流し、高周波電源21のパワーをい
れ、一定時間プラズマを生起し、基板を処理する。一定
時間のプラズマ処理(エッチング)が終了した後、放電
ガスを止め、プラズマ処理室を大気開放して基板を取り
出す。
As a plasma etching method, first, a circuit board is placed on the parallel plate high-frequency electrode 32. At this time, a substrate holder may be used for fixing the substrate as necessary. After the substrate is installed, the gas line 1 is placed in the plasma processing chamber 11.
A gas is flowed through 4, and the power of the high-frequency power source 21 is turned on to generate plasma for a certain time to process the substrate. After the plasma processing (etching) for a predetermined time is completed, the discharge gas is stopped, the plasma processing chamber is opened to the atmosphere, and the substrate is taken out.

【0024】[0024]

【実施例】以下、実施例により本発明をさらに具体的に
説明する。 実施例1 厚さ18μm、0.2mmφの孔径を有する銅薄膜と低
膨張率ポリイミドフィルム(商品名:カプトンENZ
T,東レ−デュポン社製)に熱可塑性の接着性ポリイミ
ドPI−A(三井化学株式会社製:厚さ3μm、Tg=
約200℃)を両面に塗布したポリイミド層を絶縁層と
し、これと厚さ2mmの銅板とをプレスにより張り合わ
せた銅板/ポリイミド/銅薄膜積層体を回路基板とし
た。酸素ガスとNF3の混合ガス(組成比は80:2
0)を用いて図1に記載のプラズマエッチング装置(但
し、ローパスフィルター22による直流電圧の印加は行
わなかった)によりエッチングを行った。エッチング条
件を以下に示す。 エッチング条件: 酸素ガス/NF3 ガス流量 67/33 sccm 処理室圧力 67 Pa RF電力密度 2.55 W/cm2 温度 200 ℃ (処理室) なお、この時のカソード電極のバイアス電圧は−380
Vであった。
The present invention will be described more specifically with reference to the following examples. Example 1 A copper thin film having a thickness of 18 μm and a pore diameter of 0.2 mmφ and a polyimide film having a low expansion coefficient (trade name: Kapton ENZ)
T, manufactured by Toray DuPont) and a thermoplastic adhesive polyimide PI-A (manufactured by Mitsui Chemicals, Inc .: thickness 3 μm, Tg =
A polyimide layer coated on both sides at about 200 ° C.) was used as an insulating layer, and a copper plate / polyimide / copper thin film laminate in which this and a 2 mm-thick copper plate were bonded together by a press was used as a circuit board. Mixed gas of oxygen gas and NF 3 (composition ratio is 80: 2
0) was performed using the plasma etching apparatus shown in FIG. 1 (however, no DC voltage was applied by the low-pass filter 22). The etching conditions are shown below. Etching conditions: oxygen gas / NF 3 gas flow rate 67/33 sccm processing chamber pressure 67 Pa RF power density 2.55 W / cm 2 temperature 200 ° C. (processing chamber) The bias voltage of the cathode electrode at this time is −380.
V.

【0025】実施例2 実施例1記載の回路基板を用いた。酸素ガスとF2 の混
合ガス(組成比は80:20)を用いて図1に記載のプ
ラズマエッチング装置(但し、ローパスフィルター22
による直流電圧の印加を行わなかった)によりエッチン
グを行った。エッチング条件を以下に示す。 エッチング条件: 酸素ガス/F2 ガス流量 80/20 sccm 処理室圧力 6.7 Pa RF電力密度 2.55 W/cm2 温度 200 ℃ (処理室) なお、この時のカソード電極の自己バイアス電位は−7
00Vであった。
Example 2 The circuit board described in Example 1 was used. 1 using a mixed gas of oxygen gas and F 2 (composition ratio: 80:20) (however, a low-pass filter 22).
The application of DC voltage was not performed). The etching conditions are shown below. Etching conditions: oxygen gas / F 2 gas flow rate 80/20 sccm processing chamber pressure 6.7 Pa RF power density 2.55 W / cm 2 temperature 200 ° C. (processing chamber) The self-bias potential of the cathode electrode at this time is -7
00V.

【0026】実施例3 実施例1記載の回路基板を用いた。酸素ガスとNF3
混合ガス(組成比は80:20)を用いて図1に記載の
プラズマエッチング装置(但し、ローパスフィルター2
2による直流電圧の印加を行なった)によりエッチング
を行った。エッチング条件を以下に示す。 エッチング条件: 酸素ガス/NF3 ガス流量 67/33 sccm 処理室圧力 67 Pa RF電力密度 2.08 W/cm2 直流電圧 −300 V 温度 200 ℃ (処理室) なお、この時のカソード電極のバイアス電圧は−580
Vであった。
Example 3 The circuit board described in Example 1 was used. Using a mixed gas of oxygen gas and NF 3 (composition ratio: 80:20), the plasma etching apparatus shown in FIG.
2 was applied). The etching conditions are shown below. Etching conditions: Oxygen gas / NF 3 gas flow rate 67/33 sccm Processing chamber pressure 67 Pa RF power density 2.08 W / cm 2 DC voltage −300 V Temperature 200 ° C. (Processing chamber) The bias of the cathode electrode at this time Voltage is -580
V.

【0027】実施例4 実施例1記載の回路基板を用いた。酸素ガスとF2 の混
合ガス(組成比は75:25)を用いて図1に記載のプ
ラズマエッチング装置(但し、ローパスフィルター22
による直流電圧の印加を行わなかった)によりエッチン
グを行った。エッチング条件を以下に示す。 エッチング条件: 酸素ガス/F2 ガス流量 80/20 sccm 処理室圧力 13.3 Pa RF電力密度 2.30 W/cm2 温度 180 ℃ (処理室) なお、この時のカソード電極の自己バイアス電位は−5
20Vであった。
Example 4 The circuit board described in Example 1 was used. Using a mixed gas of oxygen gas and F 2 (composition ratio: 75:25), the plasma etching apparatus shown in FIG.
The application of DC voltage was not performed). The etching conditions are shown below. Etching conditions: oxygen gas / F 2 gas flow rate 80/20 sccm processing chamber pressure 13.3 Pa RF power density 2.30 W / cm 2 temperature 180 ° C. (processing chamber) The self-bias potential of the cathode electrode at this time is -5
It was 20V.

【0028】実施例5 実施例1記載の回路基板を用いた。酸素ガスとNF3
混合ガス(組成比は67:33)を用いて図1に記載の
プラズマエッチング装置(但し、ローパスフィルター2
2による直流電圧の印加を行なかった)によりエッチン
グを行った。エッチング条件を以下に示す。 エッチング条件: 酸素ガス/NF3 ガス流量 67/33 sccm 処理室圧力 133 Pa RF電力密度 2.55 W/cm2 温度 240 ℃ (処理室) なお、この時のカソード電極のバイアス電圧は−250
Vであった。
Example 5 The circuit board described in Example 1 was used. Using a mixed gas of oxygen gas and NF 3 (composition ratio is 67:33), the plasma etching apparatus shown in FIG.
2 was applied, and the etching was performed. The etching conditions are shown below. Etching conditions: oxygen gas / NF 3 gas flow rate 67/33 sccm processing chamber pressure 133 Pa RF power density 2.55 W / cm 2 temperature 240 ° C. (processing chamber) The bias voltage of the cathode electrode at this time is −250.
V.

【0029】実施例6 実施例1記載の回路基板を用いた。酸素ガスとNF3
混合ガス(組成比は67:33)を用いて図1に記載の
プラズマエッチング装置(但し、ローパスフィルター2
2による直流電圧の印加を行なかった)によりエッチン
グを行った。エッチング条件を以下に示す。 エッチング条件: 酸素ガス/NF3 ガス流量 67/33 sccm 処理室圧力 13.3 Pa RF電力密度 2.08 W/cm2 温度 180 ℃ (処理室) なお、この時のカソード電極のバイアス電圧は−450
Vであった。
Example 6 The circuit board described in Example 1 was used. Using a mixed gas of oxygen gas and NF 3 (composition ratio is 67:33), the plasma etching apparatus shown in FIG.
2 was applied, and the etching was performed. The etching conditions are shown below. Etching conditions: oxygen gas / NF 3 gas flow rate 67/33 sccm processing chamber pressure 13.3 Pa RF power density 2.08 W / cm 2 temperature 180 ° C. (processing chamber) The bias voltage of the cathode electrode at this time was − 450
V.

【0030】実施例7 実施例1記載の回路基板を用いた。酸素ガスとNF3
混合ガス(組成比は67:33)を用いて図1に記載の
プラズマエッチング装置(但し、ローパスフィルター2
2による直流電圧の印加を行なかった)によりエッチン
グを行った。エッチング条件を以下に示す。 エッチング条件: 酸素ガス/NF3 ガス流量 67/33 sccm 処理室圧力 133 Pa RF電力密度 2.08 W/cm2 温度 240 ℃ (処理室) なお、この時のカソード電極のバイアス電圧は−150
Vであった。
Example 7 The circuit board described in Example 1 was used. Using a mixed gas of oxygen gas and NF 3 (composition ratio is 67:33), the plasma etching apparatus shown in FIG.
2 was applied, and the etching was performed. The etching conditions are shown below. Etching conditions: oxygen gas / NF 3 gas flow rate 67/33 sccm processing chamber pressure 133 Pa RF power density 2.08 W / cm 2 temperature 240 ° C. (processing chamber) The bias voltage of the cathode electrode at this time is −150.
V.

【0031】比較例1 実施例1記載の回路基板を用いて、ヒドラジン溶液によ
りエッチングを行った。
Comparative Example 1 Using the circuit board described in Example 1, etching was performed with a hydrazine solution.

【0032】比較例2 実施例1記載の回路基板を用いた。実施例1と同様にし
てエッチングを行った。但し、処理室の温度は室温(約
20℃)に一定にして行った。 エッチング条件: 酸素ガス/NF3 ガス流量 67/33 sccm 処理室圧力 67 Pa RF電力密度 2.55 W/cm2 温度 20 ℃ (処理室) なお、この時のカソード電極のバイアス電圧は−380
Vであった。
Comparative Example 2 The circuit board described in Example 1 was used. Etching was performed in the same manner as in Example 1. However, the temperature of the processing chamber was kept constant at room temperature (about 20 ° C.). Etching conditions: oxygen gas / NF 3 gas flow rate 67/33 sccm processing chamber pressure 67 Pa RF power density 2.55 W / cm 2 temperature 20 ° C. (processing chamber) The bias voltage of the cathode electrode at this time is −380.
V.

【0033】比較例3 実施例1記載の回路基板を用いた。実施例1と同様にし
てエッチングを行った。但し、ガスの組成比をNF3
酸素を2:1にして行った。 エッチング条件: 酸素ガス/NF3 ガス流量 33/67 sccm 処理室圧力 67 Pa RF電力密度 2.55 W/cm2 温度 200 ℃ (処理室) なお、この時のカソード電極のバイアス電圧は−360
Vであった。
Comparative Example 3 The circuit board described in Example 1 was used. Etching was performed in the same manner as in Example 1. However, the gas composition ratio is NF 3 :
This was performed with oxygen at a ratio of 2: 1. Etching conditions: oxygen gas / NF 3 gas flow rate 33/67 sccm processing chamber pressure 67 Pa RF power density 2.55 W / cm 2 temperature 200 ° C. (processing chamber) The bias voltage of the cathode electrode at this time is −360.
V.

【0034】比較例4 実施例1記載の回路基板を用いた。実施例1と同様にし
てエッチングを行った。但し、投入電力密度は1.27
W/cm2 、ローパスフィルター22による直流電圧
の印加を行なった。 エッチング条件: 酸素ガス/NF3 ガス流量 67/33 sccm 処理室圧力 67 Pa RF電力密度 1.27 W/cm2 直流電圧 −200 V 温度 200 ℃ (処理室) なお、この時のカソード電極のバイアス電圧は−380
Vであった。
Comparative Example 4 The circuit board described in Example 1 was used. Etching was performed in the same manner as in Example 1. However, the input power density is 1.27
A DC voltage of W / cm 2 was applied by a low-pass filter 22. Etching conditions: oxygen gas / NF 3 gas flow rate 67/33 sccm processing chamber pressure 67 Pa RF power density 1.27 W / cm 2 DC voltage −200 V temperature 200 ° C. (processing chamber) In this case, the bias of the cathode electrode was used. Voltage is -380
V.

【0035】試験例1 実施例1乃至5、および比較例1〜4において、ポリイ
ミド層の孔開けに要した時間を測定し、表1にまとめ
た。また、エッチング加工形状についても評価を行な
い、異方性を、+、±、−(異方性の大きいもの(アス
ペクト比で3以上のもの)は+、等方的になったもの
(アスペクト比で1〜2のもの)は−、その中間のもの
は±)で記した。
Test Example 1 In Examples 1 to 5 and Comparative Examples 1 to 4, the time required for forming a hole in the polyimide layer was measured and summarized in Table 1. The etched shape was also evaluated, and the anisotropy was evaluated as +, ±,-(a large anisotropy (those with an aspect ratio of 3 or more) was +, and an anisotropic one (aspect ratio)). And 1-2) are indicated by-, and intermediates are indicated by ±).

【0036】また、実施例1乃至7において、図2の領
域内にあるものを○で、この領域外にあるものを□でプ
ロットしてある。ポリイミド層の孔開けに要した時間が
特に短いものはすべて図2の斜線部内にあることがわか
る。
In Examples 1 to 7, those in the region shown in FIG. 2 are plotted with ○, and those outside this region are plotted with □. It can be seen that all the particularly short time required for forming the holes in the polyimide layer is within the hatched portion in FIG.

【0037】[0037]

【表1】 [Table 1]

【0038】[0038]

【発明の効果】本発明によって、従来ウエットエッチン
グで行っていた場合と同程度のエッチング速度がプラズ
マエッチングにより可能になった。
According to the present invention, the same etching rate as that of the conventional wet etching can be achieved by the plasma etching.

【図面の簡単な説明】[Brief description of the drawings]

【図1】は装置の模式図である。FIG. 1 is a schematic diagram of an apparatus.

【図2】は圧力とバイアス電位の関係を示す図である。FIG. 2 is a diagram showing the relationship between pressure and bias potential.

【符号の説明】 11:プラズマ処理室 12:ロータリーポンプ 13:メカニカルブースターポンプ 14:ガスライン 21:RF電極 22:直流電圧を印加する為のローパスフィルター 31:対向電極 32:平行平板高周波電極[Description of Signs] 11: Plasma processing chamber 12: Rotary pump 13: Mechanical booster pump 14: Gas line 21: RF electrode 22: Low pass filter for applying DC voltage 31: Counter electrode 32: Parallel plate high frequency electrode

───────────────────────────────────────────────────── フロントページの続き (72)発明者 森田 守次 神奈川県横浜市栄区笠間町1190番地 三井 化学株式会社内 ──────────────────────────────────────────────────続 き Continued on the front page (72) Inventor Moruji Morita, 1190 Kasama-cho, Sakae-ku, Yokohama-shi, Kanagawa Mitsui Chemicals, Inc.

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】導電層と導電層との間に形成されたポリイ
ミドからなる絶縁層において、電気的接続をとる為のポ
リイミド層の孔開け加工を下記の条件により行うことを
特徴とするプリント回路基板のエッチング方法。 (1)電極構造が平行平板型の反応容器において、酸素
ガスとフッ素系化合物ガスを、混合比1:0.1〜1
(体積比)の範囲で混合したガスを用いて10〜100
MHzの高周波によりプラズマを生起させる。 (2)プリント回路基板をカソード電極上に設置してカ
ソード電極を150℃〜250℃に加熱する。 (3)投入電力密度を2.00W/cm2 以上とする。
1. A printed circuit, wherein a polyimide layer for making an electrical connection is punched in an insulating layer made of polyimide formed between conductive layers under the following conditions. Substrate etching method. (1) In a parallel plate type reaction vessel having an electrode structure, oxygen gas and fluorine compound gas are mixed at a mixing ratio of 1: 0.1 to 1: 1.
(Volume ratio) using a gas mixed in the range of 10 to 100
Plasma is generated by a high frequency of MHz. (2) The printed circuit board is placed on the cathode electrode, and the cathode electrode is heated to 150 to 250C. (3) The applied power density is 2.00 W / cm 2 or more.
【請求項2】プラズマ処理室の圧力X(Pa)とカソー
ド電極のバイアス電位Y(V)の関係が、次の関係式
(a)、(b)を同時に満たすことを特徴とする請求項
1に記載のプリント回路基板のエッチング方法。 Y≦2.6X−520 ・・・(a) 1≦X≦200 ・・・(b)
2. The relation between the pressure X (Pa) of the plasma processing chamber and the bias potential Y (V) of the cathode electrode satisfies the following relational expressions (a) and (b) at the same time. 3. The method of etching a printed circuit board according to claim 1. Y ≦ 2.6X−520 (a) 1 ≦ X ≦ 200 (b)
【請求項3】フッ素系化合物ガスがフッ素であることを
特徴とする請求項1又は2に記載のプリント回路基板の
エッチング方法。
3. The method for etching a printed circuit board according to claim 1, wherein the fluorine-based compound gas is fluorine.
【請求項4】フッ素系化合物ガスが三フッ化窒素である
ことを特徴とする請求項1又は2に記載のプリント回路
基板のエッチング方法。
4. The method for etching a printed circuit board according to claim 1, wherein the fluorine-based compound gas is nitrogen trifluoride.
JP7076998A 1998-03-19 1998-03-19 Method of etching printed circuit board Pending JPH11274690A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7076998A JPH11274690A (en) 1998-03-19 1998-03-19 Method of etching printed circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7076998A JPH11274690A (en) 1998-03-19 1998-03-19 Method of etching printed circuit board

Publications (1)

Publication Number Publication Date
JPH11274690A true JPH11274690A (en) 1999-10-08

Family

ID=13441068

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7076998A Pending JPH11274690A (en) 1998-03-19 1998-03-19 Method of etching printed circuit board

Country Status (1)

Country Link
JP (1) JPH11274690A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010067855A (en) * 2008-09-11 2010-03-25 Tokyo Electron Ltd Dry etching method
JP2012238907A (en) * 2012-08-27 2012-12-06 Tokyo Electron Ltd Film-forming device and cleaning method thereof
JP2013229622A (en) * 2013-06-25 2013-11-07 Tokyo Electron Ltd Film formation device and cleaning method of the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010067855A (en) * 2008-09-11 2010-03-25 Tokyo Electron Ltd Dry etching method
JP2012238907A (en) * 2012-08-27 2012-12-06 Tokyo Electron Ltd Film-forming device and cleaning method thereof
JP2013229622A (en) * 2013-06-25 2013-11-07 Tokyo Electron Ltd Film formation device and cleaning method of the same

Similar Documents

Publication Publication Date Title
US4012307A (en) Method for conditioning drilled holes in multilayer wiring boards
US6572780B2 (en) Methods for fabricating flexible circuit structures
US4639285A (en) Heat-resistant flexible laminate for substrate of printed circuit board and a method for the preparation thereof
KR101599902B1 (en) High temperature electrostatic chuck bonding adhesive
CN1268282A (en) Flexible circuits and carriers and process for manufacture
JP2002293516A (en) Membrane formation method and coating equipment
JP2018026427A (en) Substrate fixing device and manufacturing method of the same
US11328953B2 (en) Wiring circuit and method for producing same
JPH05235520A (en) Treatment of circuit board by use of plasma
JPH11274690A (en) Method of etching printed circuit board
US4230553A (en) Treating multilayer printed wiring boards
JP5090443B2 (en) Dry etching method
JP3172671B2 (en) Electrostatic chuck
JPH11121901A (en) Manufacture of circuit board
JPH11274685A (en) Method of forming printed circuit board
JP2886878B2 (en) Vacuum processing equipment
JPH09298233A (en) Electrostatic chuck
JPS60202937A (en) Dry etching device
CN104934279B (en) A kind of manufacture method of plasma process chamber and its base station
JPS61182942A (en) Substrate for heat-resistant flexible printed wiring and manufacture thereof
JP2018026405A (en) Substrate fixing device and manufacturing method of the same
JP2006005302A (en) Flexible substrate and manufacturing method of the same
WO2021114347A1 (en) Method for preparing metal electrode
JP4571436B2 (en) Wiring board manufacturing method
JPS58122795A (en) Method of producing heat dissipating printed circuit board

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Effective date: 20051227

Free format text: JAPANESE INTERMEDIATE CODE: A131

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060425