JPH1126904A - Electronic circuit board and method for discriminating the kind of the same board and method for checking the board - Google Patents

Electronic circuit board and method for discriminating the kind of the same board and method for checking the board

Info

Publication number
JPH1126904A
JPH1126904A JP9179434A JP17943497A JPH1126904A JP H1126904 A JPH1126904 A JP H1126904A JP 9179434 A JP9179434 A JP 9179434A JP 17943497 A JP17943497 A JP 17943497A JP H1126904 A JPH1126904 A JP H1126904A
Authority
JP
Japan
Prior art keywords
lands
circuit board
electronic circuit
board
inspection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9179434A
Other languages
Japanese (ja)
Inventor
Yusuke Yamaoka
祐介 山岡
Yoshiyuki Sakurada
佳幸 桜田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP9179434A priority Critical patent/JPH1126904A/en
Publication of JPH1126904A publication Critical patent/JPH1126904A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0266Marks, test patterns or identification means
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0286Programmable, customizable or modifiable circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/117Pads along the edge of rigid circuit boards, e.g. for pluggable connectors

Abstract

PROBLEM TO BE SOLVED: To provide an electronic circuit board in which the number of test pins brought into contact with a land can be the minimum, and discrimination incapability due to the contact failure of the test pin can be prevented, and a method for checking it. SOLUTION: Plural first land parts 2a-2c are respectively provided with first soldering land parts 2a2-2c2 for soldering a connecting means. Also, plural second land parts 2d-2f are respectively provided with second soldering land parts 2d1-2f1 for soldering the connecting means on each edge, and the other edges are connected with a ground terminal 2j2 for grounding.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は、例えば、電子回
路基板の検査を行うに際して、その種類を自動的に判定
可能とする電子回路基板に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an electronic circuit board, for example, which can automatically determine the type of an electronic circuit board when inspecting the circuit board.

【0002】[0002]

【従来の技術】今日の電気機器、電子機器等々に搭載さ
れる電子回路基板は、多数の電子部品(IC、ダイオー
ド、コンデンサ、抵抗等)を電気的な配線処理が施され
たプリント回路基板に半田付け等により接続して所望の
電気的な動作が行われるように設けられている。また、
電子回路基板はその用途に応じて様々な機能を有するも
のが求められるので、その求められる機能ごとに複数種
類必要となる。このような電子回路基板の製造工程にお
いては、通常、電子回路基板は単体で正常に動作するか
を基板検査装置により検査されている。
2. Description of the Related Art Electronic circuit boards mounted on today's electric equipment, electronic equipment and the like are composed of a printed circuit board on which a large number of electronic components (ICs, diodes, capacitors, resistors, etc.) are subjected to electrical wiring processing. It is provided so as to be connected by soldering or the like to perform a desired electric operation. Also,
Since electronic circuit boards are required to have various functions according to their uses, a plurality of electronic circuit boards are required for each required function. In the manufacturing process of such an electronic circuit board, it is usually inspected by a board inspection apparatus whether the electronic circuit board operates normally alone.

【0003】図5は従来の電子回路基板の検査方法を示
す説明図、図6は図5に示すV方向から見た電子回路基
板を示す説明図である。なお、従来の電子回路基板の検
査方法として特開平8−32191号公報に開示のもの
等がある。図において、101は電子回路基板、102
は電子回路基板101上に設けられたプリント配線であ
り、電子回路基板101に実装される電子部品(不図
示)が半田付けされる複数のランドとこれらランド間を
電気的に接続して各電子部品が所望の動作をするように
配線されている。なお、このプリント配線102は電子
回路基板101の表裏両面に設けられている。
FIG. 5 is an explanatory view showing a conventional method for inspecting an electronic circuit board, and FIG. 6 is an explanatory view showing the electronic circuit board viewed from a direction V shown in FIG. As a conventional method for inspecting an electronic circuit board, there is a method disclosed in JP-A-8-32191. In the figure, 101 is an electronic circuit board, 102
Reference numeral denotes a printed wiring provided on the electronic circuit board 101, and a plurality of lands to which electronic components (not shown) mounted on the electronic circuit board 101 are soldered, and each of the lands is electrically connected to each other. The components are wired to perform desired operations. The printed wiring 102 is provided on both front and back surfaces of the electronic circuit board 101.

【0004】また、201は検査装置本体、201a〜
201cは検査装置本体に設けられたテストピンであ
り、検査装置本体201上を上下動可能に支持され、か
つ下側に移動時に検査装置本体201と電気的に接続可
能に設けられている。なお、図5ではテストピン201
a〜201cを突出させた状態を示している。201d
は検査装置本体201に設けられた外部インタフェース
部であり、基板検査時に電子回路基板101の外部イン
タフェース部103に接続される。201eは電源イン
タフェース部であり、電源供給端子と対地アースのため
のグランド端子により構成されている。
[0004] Further, reference numeral 201 denotes an inspection apparatus main body;
Reference numeral 201c denotes a test pin provided on the inspection apparatus main body, supported so as to be able to move up and down on the inspection apparatus main body 201, and provided so as to be electrically connected to the inspection apparatus main body 201 when moving downward. Note that, in FIG.
The state which protruded a-201c is shown. 201d
Is an external interface provided in the inspection apparatus main body 201, and is connected to the external interface 103 of the electronic circuit board 101 at the time of board inspection. Reference numeral 201e denotes a power interface unit, which includes a power supply terminal and a ground terminal for grounding.

【0005】また、301は制御部であり、検査装置本
体201と電気的に接続されて設けられ、電子回路基板
101の種類の判別及び基板検査のプロセスの制御を行
う。この制御部301はマイクロコンピュータ等を含む
電子回路(不図示)により構成され、複数種類の検査プ
ログラムを記憶する内部メモリ(不図示)を設けられて
いる。401はモニターであり、制御部301からの基
板種類判別結果や検査結果を表示する。501は基板検
査装置であり、符号201〜401を付した構成を含
む。
A control unit 301 is provided so as to be electrically connected to the inspection apparatus main body 201 and determines the type of the electronic circuit board 101 and controls the board inspection process. The control unit 301 is configured by an electronic circuit (not shown) including a microcomputer and the like, and is provided with an internal memory (not shown) for storing a plurality of types of inspection programs. Reference numeral 401 denotes a monitor, which displays a board type determination result and an inspection result from the control unit 301. Reference numeral 501 denotes a board inspection apparatus, which includes components denoted by reference numerals 201 to 401.

【0006】図6において、103はプリント配線部1
02に設けられた外部インタフェース部であり、他の電
子回路基板(不図示)や電子回路基板101が搭載され
る電気機器、電子機器等(不図示)との信号の出入力を
行う。104はプリント配線部102に設けられた電源
インタフェース部であり、電源供給端子と対地アースの
ためのグランド端子により構成されている。105a〜
105cは半田付け用のランドであり、電子回路基板1
01上に設けられている。106はジャンパー線であ
り、ランド105aとランド105bとに半田付けによ
り接続され、ランド105aとランド105bとを電気
的に接続している。
In FIG. 6, reference numeral 103 denotes a printed wiring section 1
02 is an external interface unit provided for inputting and outputting signals to and from another electronic circuit board (not shown), an electric device or an electronic device (not shown) on which the electronic circuit board 101 is mounted. Reference numeral 104 denotes a power supply interface unit provided in the printed wiring unit 102, and includes a power supply terminal and a ground terminal for grounding. 105a-
Reference numeral 105c denotes a land for soldering.
01. A jumper wire 106 is connected to the lands 105a and 105b by soldering, and electrically connects the lands 105a and 105b.

【0007】次に動作を図により説明する。電子回路基
板101を検査装置本体201の上方より図示V1方向
に移動させて検査装置本体201上にセットして外部イ
ンタフェース103と外部インタフェース201dとを
接続し、電源インタフェース部104と電源インタフェ
ース部201eに接続する。この際、テストピン201
a〜201cはそれぞれランド105a〜105cに接
触し、電子回路基板101の下方への移動に伴い下方に
移動して検査装置本体201と電気的に接続される。次
に、操作部(不図示)より制御部301に基板検査の実
行を指示すると、制御部301は所定の電圧をテストピ
ン201a〜201cに印加するように検査装置本体2
01に指示する。検査装置本体はテストピン201a〜
201cに電圧を印加する。ここで、テストピン201
aが接触するランド105aとテストピン201bが接
触するランド105bは、ジャンパー線106により電
気的に接続されているので同電位であり、テストピン2
01aとテストピン201bとの間に電圧差が生じな
い。
Next, the operation will be described with reference to the drawings. The electronic circuit board 101 is moved from above the inspection apparatus main body 201 in the V1 direction shown in the figure, set on the inspection apparatus main body 201, and the external interface 103 and the external interface 201d are connected to each other. Connecting. At this time, test pins 201
a to 201c come into contact with the lands 105a to 105c, respectively, move downward with the downward movement of the electronic circuit board 101, and are electrically connected to the inspection apparatus main body 201. Next, when the operation unit (not shown) instructs the control unit 301 to execute the board inspection, the control unit 301 applies a predetermined voltage to the test pins 201a to 201c.
Instruct 01. The inspection device main body has test pins 201a-
A voltage is applied to 201c. Here, the test pin 201
Since the land 105a contacted by a and the land 105b contacted by the test pin 201b are electrically connected by the jumper wire 106, they have the same potential.
No voltage difference occurs between the test pin 01a and the test pin 201b.

【0008】検査装置本体201はテストピン201a
とテストピン201bとが同電位であることを示す信号
を制御部301に出力する。制御部301は検査装置本
体201からの信号を基に検査中の電子回路基板101
の種類を判別し、判別結果をモニター401上に表示に
させると共に内部メモリ(不図示)から判別結果に応じ
た検査プログラムを読み出して、その検査プログラムに
より検査装置本体101を介して電子回路基板101の
機能検査を実行して、その検査結果をモニター401に
表示させる。
The inspection apparatus main body 201 includes a test pin 201a.
A signal indicating that the test pin 201b and the test pin 201b have the same potential is output to the control unit 301. The control unit 301 controls the electronic circuit board 101 under inspection based on a signal from the inspection apparatus main body 201.
Is determined, the determination result is displayed on the monitor 401, an inspection program corresponding to the determination result is read from an internal memory (not shown), and the electronic circuit board 101 is read via the inspection apparatus main body 101 by the inspection program. Is performed, and the test result is displayed on the monitor 401.

【0009】[0009]

【発明が解決しようとする課題】従来の電子回路基板1
01及びその検査方法は以上のように構成されていたの
で、電子回路基板101の種類を判別するために、上述
のランド105aとランド105bとにジャンパー線1
06を接続した場合には、テストピン201aとランド
105aが接触し、かつテストピン201bとランド1
05bが接触しなければならない。即ち、従来のものは
電子回路基板101の種類を判別するために、テストピ
ン201a〜201c間の電位を検出するので、必ず2
つのテストピンが、ジャンパー線104の接続された一
方と他方のランドに接触しなければならない。複数種類
の電子回路基板101を非常に多数検査するので、例え
ば、テストピン201a〜201cの上下動機構部(不
図示)の機構的な劣化によりテストピン201a〜20
1cのうち、ランドと接触しなければならないテストピ
ンの何れか一方又は両方がランドと接触不良を起こして
電子回路基板101の種類を判別することができないこ
とがある。また、複数の電子回路基板101の中にはラ
ンド105a〜105cの何れか2つを接続するジャン
パー線106の取り付け寸法誤差が大きなものもあり、
テストピンのランドへの接触をジャンパー線106が妨
げて同様にテストピンの接触不良を起こし、電子回路基
板101の種類を判別することができないことがある。
SUMMARY OF THE INVENTION Conventional electronic circuit board 1
01 and the inspection method thereof are configured as described above. Therefore, in order to determine the type of the electronic circuit board 101, a jumper wire 1 is connected to the lands 105a and lands 105b.
06, the test pin 201a and the land 105a are in contact with each other, and the test pin 201b is
05b must touch. That is, the conventional device detects the potential between the test pins 201a to 201c in order to determine the type of the electronic circuit board 101.
One test pin must contact the connected one and the other lands of the jumper wire 104. Since a very large number of types of electronic circuit boards 101 are inspected, for example, the test pins 201a to 201c may have test pins 201a to 20c due to mechanical deterioration of a vertical movement mechanism (not shown).
In one of the test pins 1c, one or both of the test pins that need to be in contact with the lands may have a poor contact with the lands, and the type of the electronic circuit board 101 may not be determined. Some of the plurality of electronic circuit boards 101 have a large mounting dimensional error of the jumper wire 106 connecting any two of the lands 105a to 105c.
In some cases, the jumper wire 106 prevents the contact of the test pin with the land, causing a contact failure of the test pin similarly, so that the type of the electronic circuit board 101 cannot be determined.

【0010】この発明は以上のような問題点を解消する
ためになされたもので、電子回路基板の種類を判別する
ためにランドに接触するテストピンを最小の数とするこ
とができ、テストピンの接触不良による判別不能を防止
できる電子回路基板及びその検査方法を提供することで
ある。
SUMMARY OF THE INVENTION The present invention has been made to solve the above-described problems, and can minimize the number of test pins that come into contact with lands to determine the type of electronic circuit board. An object of the present invention is to provide an electronic circuit board capable of preventing indetermination due to poor contact of the electronic circuit board and a method of inspecting the electronic circuit board.

【0011】[0011]

【課題を解決するための手段】この発明による電子回路
基板は、複数の第1、第2のランド部と、前記複数の第
1、第2のランド部を電気的に接続する接続手段とを備
え、前記接続手段による前記複数の第1、第2のランド
部の接続状態に基づき検査手段により基板種類を自動判
別可能とする電子回路基板において、前記複数の第1の
ランド部はそれぞれ前記接続手段を半田付けする第1の
半田付け用ランド部を設けられ、前記複数の第2のラン
ド部はそれぞれ一端に前記接続手段を半田付けする第2
の半田付け用ランド部を設けられると共に他端を対地ア
ースのためのグランド端子に接続されているものであ
る。
An electronic circuit board according to the present invention comprises a plurality of first and second lands and a connecting means for electrically connecting the plurality of first and second lands. An electronic circuit board, wherein the board type can be automatically determined by an inspection unit based on a connection state of the plurality of first and second lands by the connection unit, wherein the plurality of first lands are each connected to the connection portion. A first soldering land for soldering the means, wherein the plurality of second lands are respectively connected to one end of the second land for soldering the connection means;
And the other end is connected to a ground terminal for grounding to ground.

【0012】また、この発明による電子回路基板は、複
数の第1のランド部はそれぞれ一端に基板種類を判別す
るために検査手段のテストピンが当接する接触ランド部
と他端に接続手段を半田付けする第1の半田付け用ラン
ド部とを設けられているものである。
Further, in the electronic circuit board according to the present invention, the plurality of first lands are each soldered to one end by a contact land to which a test pin of an inspection means abuts to determine the type of the board and a connection to the other end. And a first soldering land portion to be attached.

【0013】また、この発明による電子回路基板は、複
数の第2のランド部はそれぞれ他端を対地にアースのた
めの共通グランド配線を介してグランド端子に接続され
ているものである。
Further, in the electronic circuit board according to the present invention, the plurality of second lands are connected to ground terminals via common ground wiring for grounding the other ends to ground.

【0014】また、この発明による電子回路基板は、複
数の第1、第2のランド部は基板の縁部に設けられてい
るものである。
Further, in the electronic circuit board according to the present invention, the plurality of first and second lands are provided at the edge of the board.

【0015】また、この発明による電子回路基板は、複
数の第1のランド部の接触ランド部はそれぞれ第1の半
田付け用ランド部よりも基板の縁方向側に設けられてい
るものである。
Further, in the electronic circuit board according to the present invention, the contact lands of the plurality of first lands are respectively provided closer to the edge of the board than the first lands for soldering.

【0016】また、この発明の基板種類判別方法は、複
数の第1のランド部と、一端を対地アースされる複数の
第2のランド部と、前記複数の第1、第2のランド部を
電気的に接続する接続手段とを備えた電子回路基板の基
板種類を、前記接続手段による前記複数の第1、第2の
ランド部の接続状態により自動的に判別する基板種類判
別方法において、前記複数の第1のランド部に検査手段
の複数のテストピンをそれぞれ当接させると共に前記複
数の第2のランド部の一端をアースするステップ、前記
複数のテストピンに所定の電圧を印加するステップ、前
記複数のテストピンに印加された前記所定の電圧の電圧
降下を検出するステップ、前記電圧降下の検出結果に基
づいて基板種類を判別するステップとを備えたものであ
る。
Further, in the substrate type determining method according to the present invention, the plurality of first lands, the plurality of second lands whose one ends are grounded to the ground, and the plurality of first and second lands are formed. A board type determining method for automatically determining a board type of an electronic circuit board having a connection means for electrically connecting the plurality of first and second land portions by the connection means; Contacting the plurality of test pins of the inspection means with the plurality of first lands and grounding one ends of the plurality of second lands, applying a predetermined voltage to the plurality of test pins; Detecting a voltage drop of the predetermined voltage applied to the plurality of test pins; and determining a substrate type based on a result of the detection of the voltage drop.

【0017】また、この発明の基板検査方法は、複数の
第1のランド部と、一端を対地アースされる複数の第2
のランド部と、前記複数の第1、第2のランド部を電気
的に接続する接続手段とを備えた電子回路基板の基板種
類を、前記接続手段による前記複数の第1、第2のラン
ド部の接続状態により自動的に判別すると共にその判別
結果に基づいて前記電子回路基板を検査する基板検査方
法において、前記複数の第1のランド部に検査手段の複
数のテストピンをそれぞれ当接させ、かつ前記複数の第
2のランド部の一端をアースすると共に前記電子回路基
板と前記検査手段との信号送受信のインタフェースを接
続するステップ、前記複数のテストピンに所定の電圧を
印加するステップ、前記複数のテストピンに印加された
前記所定の電圧の電圧降下を検出するステップ、前記電
圧降下の検出結果に基づいて基板種類を判別するステッ
プ、判別結果に基づいて検査プログラムを設定するステ
ップ、前記検査プログラムに基づいて基板検査を行うス
テップとを備えたものである。
Further, in the substrate inspection method of the present invention, the plurality of first lands and the plurality of second lands each having one end grounded may be provided.
And a plurality of first and second lands by the connecting means, the board type of an electronic circuit board comprising: a land portion; and connection means for electrically connecting the plurality of first and second land portions. In the board inspection method of automatically determining based on the connection state of the parts and inspecting the electronic circuit board based on the determination result, a plurality of test pins of inspection means are respectively brought into contact with the plurality of first lands. And grounding one ends of the plurality of second lands and connecting a signal transmission / reception interface between the electronic circuit board and the inspection means, applying a predetermined voltage to the plurality of test pins, Detecting a voltage drop of the predetermined voltage applied to the plurality of test pins; determining a substrate type based on the detection result of the voltage drop; Setting a test program have, in which a step of performing a substrate inspection based on the inspection program.

【0018】[0018]

【発明の実施の形態】BEST MODE FOR CARRYING OUT THE INVENTION

実施の形態1.この発明の電子回路基板及びその基板種
類判別方法並びに基板検査方法の一実施の形態を説明す
る。図1は実施の形態1による電子回路基板を示す説明
図、図2は基板検査装置を示す説明図である。図1にお
いて、1は電子回路基板、2は電子回路基板1上に設け
られたプリント配線板であり、電子回路基板1に実装さ
れる電子部品が半田付けされる複数のランドとこれらラ
ンド間を電気的に接続して各電子部品が所望の動作をす
るように配線されて設けられている。なお、このプリン
ト配線部2は電子回路基板1の表裏両面に設けられてお
り、図は表面を示している。また、2a〜2cは電子回
路基板1の表面上に設けられた第1のランド部であり、
それぞれ一端に基板検査時にテストピン3a〜3c(後
述する)が接触する接触ランド部2a1〜2c1を有
し、他端に半田付けランド部2a2〜2c2を有する。
なお接触ランド部2a1〜2c1はそれぞれ直径2mm
以上の円形状に形成されており、テストピン接触用に3
平方ミリメートル以上の面積を設けられている。2d〜
2fは電子回路基板1の表面側のプリント配線部2に設
けられた第2のランド部であり、一端の半田付け部2d
1〜2f1をそれぞれ半田付け部2a2〜2c2に近接
かつ対向配置されている。
Embodiment 1 FIG. An embodiment of an electronic circuit board, a board type determining method, and a board inspection method of the present invention will be described. FIG. 1 is an explanatory view showing an electronic circuit board according to the first embodiment, and FIG. 2 is an explanatory view showing a board inspection apparatus. In FIG. 1, reference numeral 1 denotes an electronic circuit board, 2 denotes a printed wiring board provided on the electronic circuit board 1, and a plurality of lands to which electronic components mounted on the electronic circuit board 1 are soldered, and a space between these lands. Each electronic component is wired and provided so as to perform a desired operation by being electrically connected. The printed wiring section 2 is provided on both front and back surfaces of the electronic circuit board 1, and the drawing shows the front surface. 2a to 2c are first land portions provided on the surface of the electronic circuit board 1,
One end has contact lands 2a1-2c1 with which test pins 3a-3c (which will be described later) come into contact at the time of board inspection, and the other end has solder lands 2a2-2c2.
The contact lands 2a1-2c1 each have a diameter of 2 mm.
It is formed in the above-mentioned circular shape.
An area of at least square millimeters is provided. 2d ~
Reference numeral 2f denotes a second land portion provided on the printed wiring portion 2 on the front surface side of the electronic circuit board 1, and a soldering portion 2d at one end.
1 to 2f1 are arranged close to and opposed to the soldering portions 2a2 to 2c2, respectively.

【0019】なお、第1、第2のランド部2a〜2c,
2d〜2fは電子回路基板1の縁部に設けられている。
したがって、基板種類判別の際、電子回路基板1の機能
を果たすために電子部品により妨げられることなく、テ
ストピン3a〜3cは第1のランド部2a〜2cに当接
することができる。また、接触ランド部2a1〜2c1
は半田付けランド部2a2〜2c2よりも縁方向側に配
置されているので、テストピン3a〜3cはさらに容易
に接触ランド部2a2〜2c2に当接することができ
る。
The first and second land portions 2a to 2c,
2 d to 2 f are provided at the edge of the electronic circuit board 1.
Therefore, at the time of discriminating the board type, the test pins 3a to 3c can contact the first lands 2a to 2c without being hindered by the electronic components in order to fulfill the function of the electronic circuit board 1. Also, the contact land portions 2a1-2c1
The test pins 3a to 3c can be more easily brought into contact with the contact lands 2a2 to 2c2 because the test pins 3a to 3c are arranged closer to the edge than the soldering lands 2a2 to 2c2.

【0020】また、2gはチップ部品であり、電気的抵
抗の少ない電子部品を用いている。この実施の形態1に
示す電子回路基板1ではチップ部品2gを半田付けラン
ド部2a2と半田付けランド部2d1とに半田付けされ
ている。また、このチップ部品2gは電子回路基板1に
搭載されるIC、コンデンサ、抵抗等の電子部品と同様
にチップ実装機(不図示)により実装されている。
Reference numeral 2g denotes a chip component, which uses an electronic component having low electric resistance. In the electronic circuit board 1 according to the first embodiment, the chip component 2g is soldered to the soldering land 2a2 and the soldering land 2d1. The chip component 2g is mounted by a chip mounter (not shown) in the same manner as electronic components such as an IC, a capacitor, and a resistor mounted on the electronic circuit board 1.

【0021】また、2hはプリント配線部3に設けられ
た共通グランド配線であり、電子回路基板1に搭載され
るIC、コンデンサ、抵抗等の電子部品(不図示)のう
ち、短絡(アース)する電子部品が電気的に接続され
る。また、この共通グランド配線2hは、第2のグラン
ド部2d〜2f、グランド端子2i2,2j2に接続さ
れている。
Reference numeral 2h denotes a common ground wiring provided in the printed wiring section 3, which is short-circuited (grounded) among electronic components (not shown) such as an IC, a capacitor, and a resistor mounted on the electronic circuit board 1. Electronic components are electrically connected. The common ground wiring 2h is connected to the second ground portions 2d to 2f and the ground terminals 2i2 and 2j2.

【0022】また、2iはプリント配線部2に設けられ
た外部インタフェース部であり、他の電子回路基板(不
図示)や電子回路基板1が搭載される電気機器、電子機
器等(不図示)との信号の出入力を行う。2i1は外部
インタフェース部2iに設けられた信号端子群、2i2
は外部インタフェース部2iに設けられた対地アースの
ためのグランド端子である。2jはプリント配線部2に
設けられた電源インタフェース部であり、電源供給端子
2j1と対地アースのためのグランド端子2j2により
構成されている。
Reference numeral 2i denotes an external interface section provided in the printed wiring section 2, which is connected to other electronic circuit boards (not shown), electric equipment on which the electronic circuit board 1 is mounted, electronic equipment and the like (not shown). Input and output. 2i1 is a signal terminal group provided in the external interface unit 2i, 2i2
Is a ground terminal provided to the external interface unit 2i for earth ground. Reference numeral 2j denotes a power supply interface unit provided in the printed wiring unit 2, which is constituted by a power supply terminal 2j1 and a ground terminal 2j2 for grounding to ground.

【0023】図2において、3は検査装置本体であり、
マイクロコンピュータ、IC、メモリ等の電子部品を含
む電子回路(不図示)を有し、電子回路基板1の種類の
検出情報の出力及び電子回路基板1の検査の実行並びに
その検査結果を出力する。また、3a〜3cは検査装置
本体3に設けられたテストピンであり、検査装置本体3
上を上下動可能に支持され、かつV2方向に移動時に検
査装置本体3と電気的に接続可能に設けられている。な
お、図2ではテストピン3a〜3cを突出させた状態を
示している。
In FIG. 2, reference numeral 3 denotes an inspection apparatus main body;
It has an electronic circuit (not shown) including electronic components such as a microcomputer, an IC, and a memory, and outputs detection information of the type of the electronic circuit board 1, executes inspection of the electronic circuit board 1, and outputs the inspection result. Reference numerals 3a to 3c denote test pins provided on the inspection apparatus main body 3;
It is supported so as to be able to move up and down and can be electrically connected to the inspection apparatus main body 3 when moving in the V2 direction. FIG. 2 shows a state where the test pins 3a to 3c are projected.

【0024】また、3dは検査装置本体3に設けられた
外部インタフェース部であり、基板検査時に電子回路基
板1の外部インタフェース部2iと接続する。3eは検
査装置本体3に設けられた電源インタフェース部であ
り、電源供給端子(不図示)と対地アースのためのグラ
ンド端子(不図示)により構成されている。なお、これ
ら外部インタフェース部3dと電源インタフェース部3
eはピンプローブ状の端子により構成されており、基板
検査時に外部インタフェース部2i、電源インタフェー
ス部2j(図1に示す)のスルーホール(不図示)に挿
入してそれらと電気的に接続する。
Reference numeral 3d denotes an external interface provided on the inspection apparatus main body 3, which is connected to the external interface 2i of the electronic circuit board 1 at the time of board inspection. Reference numeral 3e denotes a power supply interface unit provided in the inspection apparatus main body 3, and is constituted by a power supply terminal (not shown) and a ground terminal (not shown) for grounding to ground. The external interface 3d and the power interface 3
Reference character e denotes a pin probe-shaped terminal, which is inserted into through holes (not shown) of the external interface unit 2i and the power supply interface unit 2j (shown in FIG. 1) at the time of board inspection to be electrically connected thereto.

【0025】また、4は制御部であり検査装置本体3と
電気的に接続されて設けられ、電子回路基板1の種類の
判別及び基地検査のプロセスを制御する。この制御部4
はマイクロコンピュータ、IC等を含む電子回路(不図
示)により構成されると共に複数種類の検査プログラム
を記憶する内部メモリ(不図示)を設けられている。5
はモニターであり制御部4からの基板種類判別結果や検
査結果を表示する。6は基板検査装置であり、符号3〜
5を付した構成を含む。
Reference numeral 4 denotes a control unit which is provided so as to be electrically connected to the inspection apparatus main body 3 and controls the process of determining the type of the electronic circuit board 1 and the base inspection. This control unit 4
Is constituted by an electronic circuit (not shown) including a microcomputer, an IC, and the like, and is provided with an internal memory (not shown) for storing a plurality of types of inspection programs. 5
Denotes a monitor, which displays a result of discriminating the substrate type and an inspection result from the control unit 4. Reference numeral 6 denotes a board inspection apparatus, and reference numerals 3 to
5 is included.

【0026】次に動作を図により説明する。図3は基板
の種類の検出情報を格納された情報テーブルを示す説明
図である。図において、7は基板の種類の検出情報を格
納された情報テーブル、A〜Cは情報テーブル7に格納
された基板の種類の検出情報であり、検出情報Aはテス
トピン3aに印加した電圧が降下したこと、検出情報B
はテストピン3bに印加した電圧が降下したこと、検出
情報Cはテストピン3cに印加した電圧が降下したこと
の検出情報である。なお、この図3に示す情報テーブル
は検査装置本体3の内部メモリ(不図示)に記憶されて
いる。
Next, the operation will be described with reference to the drawings. FIG. 3 is an explanatory diagram showing an information table storing detection information of the type of the board. In the figure, reference numeral 7 denotes an information table in which detection information of the type of the substrate is stored, A to C denote detection information of the type of the substrate stored in the information table 7, and the detection information A is a voltage applied to the test pin 3a. Dropping, detection information B
Is detection information that the voltage applied to the test pin 3b has dropped, and detection information C is detection information that the voltage applied to the test pin 3c has dropped. The information table shown in FIG. 3 is stored in an internal memory (not shown) of the inspection apparatus main body 3.

【0027】図4は電子回路基板1の検査方法を示すフ
ロー図である。まず、作業者が電子回路基板1(図2に
示す)を図示V2方向に移動させて検査装置本体3上に
セットすると外部インタフェース部3d(図2に示す)
のピンプローブ状の端子(不図示)が外部インタフェー
ス部2i(図1に示す)のスルーホール(不図示)に入
り、電源インタフェース部3e(図2に示す)のピンプ
ローブ状の端子(不図示)が電源インタフェース部2j
(図1に示す)のスルーホール(不図示)に入ってそれ
ぞれ電気的に接続すると共に、テストピン3a〜3c
(図2に示す)がそれぞれ接触ランド部2a1〜2c1
(図1に示す)に接触する。なお、この際、テストピン
3a〜3cは電子回路基板1の移動に伴い下方に移動し
て検査装置本体3と電気的に接続される。
FIG. 4 is a flowchart showing a method of inspecting the electronic circuit board 1. First, when the operator moves the electronic circuit board 1 (shown in FIG. 2) in the direction V2 in the figure and sets it on the inspection apparatus main body 3, the external interface unit 3d (shown in FIG. 2)
Of the power interface unit 3e (shown in FIG. 2) enters the through-hole (not shown) of the external interface unit 2i (shown in FIG. 1). ) Is the power supply interface unit 2j
1 (shown in FIG. 1) and electrically connected to the test pins 3a to 3c.
(Shown in FIG. 2) are contact lands 2a1-2c1, respectively.
(Shown in FIG. 1). At this time, the test pins 3 a to 3 c move downward with the movement of the electronic circuit board 1 and are electrically connected to the inspection apparatus main body 3.

【0028】ここで、テストピン3aが接触する接触ラ
ンド部2a1を有する第1のランド部2aは半田付けラ
ンド部2a2と半田付けランド2d1とに半田付けされ
たチップ部品2g(図1に示す)を介して共通グランド
配線2h(図1に示す)と電気的に接続されているの
で、テストピン3aは第1のランド部2a、チップ部品
2g、第2のランド部2dを介して共通グランド配線2
hと電気的に接続されている。なお、他のテストピン3
b,3cはそれらが接触する接触ランド部2a1,2c
1を有する第1のランド部2b,2cの半田付け部2b
2,2c2にチップ部品2gが半田付けされていないの
で共通グランド配線2hに電気的に接続されていない。
また、電源インタフェース部3eのグランド端子と電源
インタフェース部2jのグランド端子2j2とが電気的
に接続するので、共通グランド配線2hの電位は対地電
位と同等となる。
Here, the first land portion 2a having the contact land portion 2a1 with which the test pin 3a comes in contact is a chip component 2g (shown in FIG. 1) soldered to the soldering land portion 2a2 and the soldering land 2d1. The test pin 3a is electrically connected to the common ground line 2h (shown in FIG. 1) via the first land portion 2a, the chip component 2g, and the second land portion 2d. 2
h. Note that other test pins 3
b and 3c are contact land portions 2a1 and 2c with which they contact.
1 of the first land portions 2b and 2c having
Since the chip component 2g is not soldered to 2, 2c2, it is not electrically connected to the common ground wiring 2h.
Further, since the ground terminal of the power supply interface unit 3e is electrically connected to the ground terminal 2j2 of the power supply interface unit 2j, the potential of the common ground wiring 2h is equal to the ground potential.

【0029】次に、操作部(不図示)を介して基板検査
の実行を行うように制御部4(図2に示す)に指示する
と、制御部4は検査装置本体3に所定の電圧をテストピ
ン3a〜3cに印加するように指示する(ステップS
1)。検査装置本体3はテストピン3a〜3cに所定の
電圧を印加し(ステップS2)、印加した電圧が降下す
るか否かを検出する(ステップS3)。この実施の形態
1では第1のランド部2aと第2のランド部2dとのチ
ップ部品2gが半田付けされているので、テストピン3
aの電圧が共通グランド配線2hにより対地電位まで降
下する。検査装置本体3はテストピン3aの電圧降下を
検出し、内部メモリ(不図示)に予め記憶した図3に示
す情報テーブル7から検出情報Aを抽出して制御部4に
出力する(ステップS4)。
Next, when the control unit 4 (shown in FIG. 2) is instructed to execute the board inspection via an operation unit (not shown), the control unit 4 tests the inspection apparatus main body 3 with a predetermined voltage. An instruction is given to apply the voltage to the pins 3a to 3c (step S
1). The inspection apparatus main body 3 applies a predetermined voltage to the test pins 3a to 3c (Step S2), and detects whether the applied voltage drops (Step S3). In the first embodiment, since the chip component 2g of the first land portion 2a and the second land portion 2d is soldered, the test pin 3
The voltage “a” drops to the ground potential by the common ground wiring 2h. The inspection device main body 3 detects the voltage drop of the test pin 3a, extracts the detection information A from the information table 7 shown in FIG. 3 stored in advance in an internal memory (not shown), and outputs it to the control unit 4 (step S4). .

【0030】制御部4は検査装置本体3からの検出情報
Aを受けて、その検出情報に応じて検査中の電子回路基
板1の種類を判別(ステップS5)する。次に、制御部
4は内部メモリ(不図示)に格納された検査プログラム
4a〜4cから該当する検査プログラム4aを読み出し
て検査装置本体3に電子回路基板1の基板検査を実行さ
せる(ステップS6a〜ステップS6c)。また、制御
部4はモニター5に基板の種類の判別結果を表示させ
る。
The control section 4 receives the detection information A from the inspection apparatus main body 3, and determines the type of the electronic circuit board 1 under inspection according to the detection information (step S5). Next, the control unit 4 reads the relevant inspection program 4a from the inspection programs 4a to 4c stored in the internal memory (not shown) and causes the inspection apparatus main body 3 to execute the substrate inspection of the electronic circuit board 1 (Steps S6a to S6a). Step S6c). Further, the control unit 4 causes the monitor 5 to display the result of the discrimination of the type of the substrate.

【0031】検査装置本体3は制御部4からの指示によ
り、その指示に含まれる検査プログラム4aにより基板
検査を行って(ステップS7)、検査結果を制御部4に
出力する(ステップS8)。制御部4は検査装置本体3
からの検査結果を受け、該検査結果をモニター5に表示
させる(ステップS9)。
In response to an instruction from the control section 4, the inspection apparatus main body 3 performs a board inspection according to the inspection program 4a included in the instruction (step S7), and outputs an inspection result to the control section 4 (step S8). The control unit 4 includes the inspection device main body 3
The inspection result is displayed on the monitor 5 (step S9).

【0032】なお、この実施の形態1では、第2のラン
ド部2d〜2fを共通グランド配線2hに接続したが、
それに限定するものでなく、第2のランド部2d〜2f
からグランド端子2i2,2j2に接続する基板種類判
別専用の配線を設けて同様にテストピン3a〜3cに印
加した電圧降下を検出しても良い。
In the first embodiment, the second lands 2d to 2f are connected to the common ground wiring 2h.
The present invention is not limited to this, and the second land portions 2d to 2f
And a wiring dedicated to discriminating the board type connected to the ground terminals 2i2 and 2j2 may be provided to detect the voltage drop applied to the test pins 3a to 3c in the same manner.

【0033】以上説明したように、この実施の形態1に
よる電子回路基板1によれば、テストピン3a〜3cに
接触される接触ランド部2a1〜2c1を有する第1の
ランド部2a〜2cと、共通グランド配線2hに接続さ
れた第2のランド部2d〜2fと、第1のランド部2a
〜2cの何れかと第2のランド部2d〜2f何れかとを
電気的に接続するチップ部品2gとを設けられているの
で、テストピン3a〜3cの何れか1つがチップ部品2
gを半田付けされた第1のランド部の接触ランド部に当
接することにより基板種類判別を可能とすることができ
る。即ち、この実施の形態1による基板種類判別方法及
び基板検査方法によれば、まず、基板種類判別の際に
は、検査装置本体3はテストピン3a〜3cをそれぞれ
接触ランド部2a2〜2c2に当接させて電気的に接続
すると共に、テストピン3a〜3cに所定の電圧を印加
し、その電圧降下を検出して電圧降下したテストピンに
応じて情報テーブル7より検出情報A〜Cを抽出する。
制御部4はその検出情報A〜Cに基づき基板種類を判別
するので、テストピン3a〜3cの何れか1つが電子回
路基板1の第1のランド部2a〜2cのうち、チップ部
品を半田付けされた第1のランド部の接触ランド部に当
接すれば良く、多数のテストピンをランドに接触しなく
ても済むのでテストピンの接触不良による電子回路基板
1の種類判別の不能を少なくでき、効率良く基板種類を
判別することができる。また、電子回路基板1の検査の
際には、制御部4は基板種類の判別結果に応じて検査プ
ログラムを設定して検査装置本体3に基板検査を実行さ
せるので、効率的に複数種類の電子回路基板1を検査す
ることができ、容易に作業効率の向上を図ることができ
る。
As described above, according to the electronic circuit board 1 of the first embodiment, the first lands 2a to 2c having the contact lands 2a1 to 2c1 contacting the test pins 3a to 3c, A second land portion 2d to 2f connected to the common ground wiring 2h and a first land portion 2a
2c and any one of the second lands 2d to 2f is provided with a chip component 2g, so that any one of the test pins 3a to 3c is connected to the chip component 2g.
By contacting g with the contact land of the soldered first land, it is possible to determine the type of the board. That is, according to the board type determination method and the board inspection method according to the first embodiment, first, at the time of board type determination, the inspection apparatus main body 3 applies the test pins 3a to 3c to the contact lands 2a2 to 2c2, respectively. At the same time, a predetermined voltage is applied to the test pins 3a to 3c, the voltage drop is detected, and the detection information A to C is extracted from the information table 7 according to the test pin having the voltage drop. .
Since the control unit 4 determines the board type based on the detection information A to C, any one of the test pins 3a to 3c solders the chip component among the first lands 2a to 2c of the electronic circuit board 1. It is only necessary to contact the contact land portion of the first land portion, and it is not necessary to contact a large number of test pins with the land. The type of substrate can be determined efficiently. Further, when inspecting the electronic circuit board 1, the control unit 4 sets an inspection program according to the discrimination result of the substrate type and causes the inspection apparatus main body 3 to execute the substrate inspection. The circuit board 1 can be inspected, and the work efficiency can be easily improved.

【0034】また、電子回路基板1は、第1のランド部
2a〜2cにテストピン3a〜3cが接触するための接
触ランド部2a1〜2c1とチップ部品2gを電気的に
接続するための半田付け部2a2〜2c2とを設けたの
で、テストピン3a〜3cは第1のランド部2a〜2c
と第2のランド部2d〜2fを接続するチップ部品2g
の取り付け位置が多少ずれても、チップ部品2gに妨げ
られることなく接触ランド部2a1〜2c1に正常に接
触することができ、接触不良を少なくすることができる
ので、基板種類判別の作業効率を向上することができ
る。
The electronic circuit board 1 is connected to the contact lands 2a1-2c1 for contact of the test pins 3a-3c with the first lands 2a-2c, and soldering for electrically connecting the chip components 2g. Since the test pins 3a to 3c are provided with the first land portions 2a to 2c,
Component 2g connecting the second land portions 2d to 2f
Even if the mounting position is slightly displaced, the contact lands 2a1-2c1 can be normally contacted without being hindered by the chip component 2g, and the number of contact failures can be reduced. can do.

【0035】[0035]

【発明の効果】この発明による電子回路基板によれば、
複数の第1のランド部はそれぞれ接続手段を半田付けす
る第1の半田付け用ランド部を設けられ、複数の第2の
ランド部はそれぞれ一端に接続手段を半田付けする第2
の半田付け用ランド部を設けられると共に他端を対地ア
ースするためのグランド端子に接続されているので、基
板種類判別の際には複数の第1のランド部のそれぞれに
テストピンを1つ当接させ、それらテストピンに所定の
電圧を印加して、どのテストピンの電圧が降下するかに
より基板種類を判別することができる。
According to the electronic circuit board of the present invention,
Each of the plurality of first lands is provided with a first soldering land for soldering the connecting means, and each of the plurality of second lands is connected to one end of the second land for soldering the connecting means.
Since the soldering lands are provided and the other end is connected to a ground terminal for grounding to ground, one test pin is applied to each of the plurality of first lands when discriminating the board type. Then, a predetermined voltage is applied to the test pins, and the type of the board can be determined based on which test pin voltage drops.

【0036】また、この発明による電子回路基板によれ
ば、複数の第1のランド部はそれぞれ一端に基板種類を
判別するため検査手段のテストピンが当接する接触ラン
ド部と他端に接続手段を半田付けする第1の半田付け用
ランド部とを設けられているので、接続手段に妨げられ
ることなく、テストピンは接触ランド部に当接すること
ができる。
Further, according to the electronic circuit board of the present invention, each of the plurality of first lands has one end provided with a contact land for contacting a test pin of the inspection means with the test pin for discriminating the board type, and the other end provided with connection means. Since the first soldering land portion to be soldered is provided, the test pin can contact the contact land portion without being hindered by the connecting means.

【0037】また、この発明による電子回路基板によれ
ば、複数の第2のランド部はそれぞれ他端を対地アース
のための共通グランド配線を介してグランド端子に接続
されているので、第2のランド部を容易に対地アースす
ることができる。
Further, according to the electronic circuit board of the present invention, the other ends of the plurality of second lands are connected to the ground terminals via the common ground wiring for grounding to the ground, respectively. The land can be easily grounded to ground.

【0038】また、この発明による電子回路基板によれ
ば、複数の第1、第2のランド部は基板の縁部に設けら
れているので、基板種類を判別するためのテストピンは
電子回路基板に搭載される電子部品に妨げられずに第1
のランド部に当接できる。
Further, according to the electronic circuit board of the present invention, since the plurality of first and second lands are provided on the edge of the board, the test pins for determining the type of the board are provided on the electronic circuit board. First without being disturbed by electronic components mounted on
Can contact the land.

【0039】また、この発明による電子回路基板によれ
ば、複数の第1のランド部の接触ランド部はそれぞれ第
1の半田付け用ランド部よりも基板の縁方向側に設けら
れているので、基板種類を判別するためのテストピンは
電子回路基板に搭載される電子部品に妨げられることな
く容易に第1のランド部に当接できる。
Further, according to the electronic circuit board of the present invention, the contact lands of the plurality of first lands are provided closer to the edge of the board than the first lands for soldering. The test pin for determining the type of the board can easily contact the first land without being hindered by the electronic components mounted on the electronic circuit board.

【0040】また、この発明の基板種類判別方法によれ
ば、複数の第1のランド部に検査手段の複数のテストピ
ンをそれぞれ当接させると共に複数の第2のランド部の
一端をアースするステップ、複数のテストピンの所定の
電圧を印加するステップ、複数のテストピンに印加され
た所定の電圧の電圧降下を検出するステップ、電圧降下
の検出結果に基づいて基板種類を判別するステップとを
備えたので、接続手段が接続されて電気的にアースに接
続された第1のランドに、複数のテストピンのうちの1
つが当接することにより電圧降下を検出でき、基板種類
を判別することができる。
Further, according to the board type determining method of the present invention, the step of bringing the plurality of test pins of the inspection means into contact with the plurality of first lands and grounding one ends of the plurality of second lands, respectively. Applying a predetermined voltage of the plurality of test pins, detecting a voltage drop of the predetermined voltage applied to the plurality of test pins, and determining a substrate type based on a detection result of the voltage drop. Therefore, one of the plurality of test pins is connected to the first land to which the connecting means is connected and electrically connected to the ground.
By contacting the two, a voltage drop can be detected, and the type of the substrate can be determined.

【0041】また、この発明の基板検査方法によれば、
複数の第1のランド部に検査手段の複数のテストピンを
それぞれ当接させ、かつ複数の第2のランド部の一端を
アースすると共に電子回路基板と検査手段との信号送受
信のインタフェースを接続するステップ、複数のテスト
ピンに所定の電圧を印加するステップ、複数のテストピ
ンに印加された前記所定の電圧の電圧降下を検出するス
テップ、電圧降下の検出結果に基づいて基板種類を判別
するステップ、判別結果に基づいて検査プログラムを設
定するステップ、検査プログラムに基づいて基板検査を
行うステップとを備えたので、基板種類の判別結果に応
じて検査プログラムを設定して基板検査を実行でき、効
率的に複数種類の電子回路基板を検査することができ
る。
According to the board inspection method of the present invention,
A plurality of test pins of the inspection means are respectively brought into contact with the plurality of first lands, one ends of the plurality of second lands are grounded, and a signal transmission / reception interface between the electronic circuit board and the inspection means is connected. Applying a predetermined voltage to a plurality of test pins, detecting a voltage drop of the predetermined voltage applied to the plurality of test pins, determining a substrate type based on a detection result of the voltage drop, Since the method includes the steps of setting an inspection program based on the determination result and performing a substrate inspection based on the inspection program, the inspection program can be set in accordance with the determination result of the substrate type and the substrate inspection can be executed. A plurality of types of electronic circuit boards can be inspected.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 この発明の実施の形態1に示す電子回路基板
を示す説明図である。
FIG. 1 is an explanatory diagram illustrating an electronic circuit board according to a first embodiment of the present invention.

【図2】 この発明の実施の形態1に示す基板検査装置
を示す説明図である。
FIG. 2 is an explanatory diagram illustrating the substrate inspection apparatus according to the first embodiment of the present invention;

【図3】 検出情報を格納された情報テーブルを示す説
明図である。
FIG. 3 is an explanatory diagram showing an information table in which detection information is stored.

【図4】 基板種類判別方法、基板検査方法を示すフロ
ー図である。
FIG. 4 is a flowchart showing a board type determination method and a board inspection method.

【図5】 従来の電子回路基板及び検査装置を示す説明
図である。
FIG. 5 is an explanatory view showing a conventional electronic circuit board and an inspection apparatus.

【図6】 図5に示すV方向から見た電子回路基板を示
す説明図である。
FIG. 6 is an explanatory view showing the electronic circuit board viewed from a direction V shown in FIG.

【符号の説明】[Explanation of symbols]

1 電子回路基板、2 プリント配線部、2a〜2c
第1のランド部、2a1〜2c1 接触ランド部、2a
2〜2c2 半田付けランド部、2d〜2f第2のラン
ド部、2d1〜2f2 半田付けランド部、2g チッ
プ部品、2h共通グランド配線、2i 外部インタフェ
ース部、2i1 信号端子群、2i2 グランド端子、
2j 電源インタフェース部、2j1 電源端子、2j
2グランド端子、3 検査装置本体、3a〜3c テス
トピン、4 制御部、5モニター、6 基板検査装置。
1 electronic circuit board, 2 printed wiring section, 2a-2c
1st land part, 2a1-2c1 Contact land part, 2a
2-2c2 soldering land portion, 2d-2f second land portion, 2d1-2f2 soldering land portion, 2g chip component, 2h common ground wiring, 2i external interface portion, 2i1 signal terminal group, 2i2 ground terminal,
2j power interface unit, 2j1 power terminal, 2j
2 ground terminal, 3 inspection device main body, 3a to 3c test pin, 4 control unit, 5 monitor, 6 substrate inspection device.

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】 複数の第1、第2のランド部と、前記複
数の第1、第2のランド部を電気的に接続する接続手段
とを備え、前記接続手段による前記複数の第1、第2の
ランド部の接続状態に基づき検査手段により基板種類を
自動判別可能とする電子回路基板において、前記複数の
第1のランド部はそれぞれ前記接続手段を半田付けする
第1の半田付け用ランド部を設けられ、前記複数の第2
のランド部はそれぞれ一端に前記接続手段を半田付けす
る第2の半田付け用ランド部を設けられると共に他端を
対地アースのためのグランド端子に接続されていること
を特徴とする電子回路基板。
A plurality of first and second lands; and a connecting means for electrically connecting the plurality of first and second lands, wherein the plurality of first and second lands are electrically connected by the connecting means. In an electronic circuit board in which a board type can be automatically determined by an inspection means based on a connection state of a second land part, the plurality of first lands are each a first soldering land for soldering the connection means. Part, the plurality of second
An electronic circuit board, wherein each of the land portions is provided with a second soldering land portion for soldering the connection means at one end, and the other end is connected to a ground terminal for grounding to ground.
【請求項2】 複数の第1のランド部はそれぞれ一端に
基板種類を判別するために検査手段のテストピンが当接
する接触ランド部と他端に接続手段を半田付けする第1
の半田付け用ランド部とを設けられていることを特徴と
する請求項1に記載の電子回路基板。
2. A method according to claim 1, wherein one of the plurality of first lands is soldered to one end with a contact land contacted with a test pin of the inspection means for discriminating the type of the board and the other end to the connection means.
2. The electronic circuit board according to claim 1, further comprising: a soldering land portion.
【請求項3】 複数の第2のランド部はそれぞれ他端を
対地にアースのための共通グランド配線を介してグラン
ド端子に接続されていることを特徴とする請求項1又は
2に記載の電子回路基板。
3. The electronic device according to claim 1, wherein each of the plurality of second lands is connected to a ground terminal via a common ground wire for grounding the other end to ground. Circuit board.
【請求項4】 複数の第1、第2のランド部は基板の縁
部に設けられていることを特徴とする請求項1乃至3に
記載の電子回路基板。
4. The electronic circuit board according to claim 1, wherein the plurality of first and second lands are provided at an edge of the board.
【請求項5】 複数の第1のランド部の接触ランド部は
それぞれ第1の半田付け用ランド部よりも基板の縁方向
側に設けられていることを特徴とする請求項4に記載の
電子回路基板。
5. The electronic device according to claim 4, wherein the contact lands of the plurality of first lands are provided closer to the edge of the substrate than the first solder lands. Circuit board.
【請求項6】 複数の第1のランド部と、一端を対地ア
ースされる複数の第2のランド部と、前記複数の第1、
第2のランド部を電気的に接続する接続手段とを備えた
電子回路基板の基板種類を、前記接続手段による前記複
数の第1、第2のランド部の接続状態により自動的に判
別する基板種類判別方法において、前記複数の第1のラ
ンド部に検査手段の複数のテストピンをそれぞれ当接さ
せると共に前記複数の第2のランド部の一端をアースす
るステップ、前記複数のテストピンに所定の電圧を印加
するステップ、前記複数のテストピンに印加された前記
所定の電圧の電圧降下を検出するステップ、前記電圧降
下の検出結果に基づいて基板種類を判別するステップと
を備えたことを特徴とする基板種類判別方法。
6. A plurality of first lands, a plurality of second lands having one end grounded to the ground, and the plurality of first lands,
A board for automatically determining the board type of an electronic circuit board having connection means for electrically connecting a second land part based on a connection state of the plurality of first and second land parts by the connection means. In the type determining method, a plurality of test pins of an inspection unit are respectively brought into contact with the plurality of first lands, and one ends of the plurality of second lands are grounded. Applying a voltage, detecting a voltage drop of the predetermined voltage applied to the plurality of test pins, and determining a substrate type based on the detection result of the voltage drop. Substrate type discrimination method to be performed.
【請求項7】 複数の第1のランド部と、一端を対地ア
ースされる複数の第2のランド部と、前記複数の第1、
第2のランド部を電気的に接続する接続手段とを備えた
電子回路基板の基板種類を、前記接続手段による前記複
数の第1、第2のランド部の接続状態により自動的に判
別すると共にその判別結果に基づいて前記電子回路基板
を検査する基板検査方法において、前記複数の第1のラ
ンド部に検査手段の複数のテストピンをそれぞれ当接さ
せ、かつ前記複数の第2のランド部の一端をアースする
と共に前記電子回路基板と前記検査手段との信号送受信
のインタフェースを接続するステップ、前記複数のテス
トピンに所定の電圧を印加するステップ、前記複数のテ
ストピンに印加された前記所定の電圧の電圧降下を検出
するステップ、前記電圧降下の検出結果に基づいて基板
種類を判別するステップ、判別結果に基づいて検査プロ
グラムを設定するステップ、前記検査プログラムに基づ
いて基板検査を行うステップとを備えたことを特徴とす
る基板検査方法。
7. A plurality of first lands, a plurality of second lands having one end grounded to the ground, and the plurality of first and second lands.
The type of the electronic circuit board including the connection means for electrically connecting the second land portions is automatically determined based on the connection state of the plurality of first and second land portions by the connection means. In the board inspection method for inspecting the electronic circuit board based on a result of the determination, a plurality of test pins of an inspection unit are respectively brought into contact with the plurality of first lands, and the plurality of second lands are contacted. Grounding one end and connecting a signal transmission / reception interface between the electronic circuit board and the inspection means, applying a predetermined voltage to the plurality of test pins, and applying the predetermined voltage applied to the plurality of test pins. Detecting the voltage drop of the voltage, determining the substrate type based on the detection result of the voltage drop, and setting an inspection program based on the determination result. Step, substrate inspection method characterized by comprising the steps of performing a substrate inspection based on the inspection program.
JP9179434A 1997-07-04 1997-07-04 Electronic circuit board and method for discriminating the kind of the same board and method for checking the board Pending JPH1126904A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9179434A JPH1126904A (en) 1997-07-04 1997-07-04 Electronic circuit board and method for discriminating the kind of the same board and method for checking the board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9179434A JPH1126904A (en) 1997-07-04 1997-07-04 Electronic circuit board and method for discriminating the kind of the same board and method for checking the board

Publications (1)

Publication Number Publication Date
JPH1126904A true JPH1126904A (en) 1999-01-29

Family

ID=16065805

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9179434A Pending JPH1126904A (en) 1997-07-04 1997-07-04 Electronic circuit board and method for discriminating the kind of the same board and method for checking the board

Country Status (1)

Country Link
JP (1) JPH1126904A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006145522A (en) * 2004-11-17 2006-06-08 Hyundai Motor Co Ltd Connector inspecting apparatus
DE102008020225A1 (en) * 2008-04-22 2009-10-29 Endress + Hauser Conducta Gesellschaft für Mess- und Regeltechnik mbH + Co. KG Hardware variant identifying device i.e. voltage divider circuit, for printed circuit board of measuring device, has electrical or electronic components geometrically arranged in way characteristic for auxiliary network variants

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006145522A (en) * 2004-11-17 2006-06-08 Hyundai Motor Co Ltd Connector inspecting apparatus
DE102008020225A1 (en) * 2008-04-22 2009-10-29 Endress + Hauser Conducta Gesellschaft für Mess- und Regeltechnik mbH + Co. KG Hardware variant identifying device i.e. voltage divider circuit, for printed circuit board of measuring device, has electrical or electronic components geometrically arranged in way characteristic for auxiliary network variants

Similar Documents

Publication Publication Date Title
US7847567B2 (en) Verifying a printed circuit board manufacturing process prior to electrical intercoupling
JPH09264919A (en) Method and device for inspecting board
US20080158839A1 (en) Printed Wiring Board, Printed Circuit Board, and Method of Inspecting Joint of Printed Circuit Board
US20070001705A1 (en) Integrated circuit and circuit board
CN112164359A (en) Display device and detection method thereof
US4290015A (en) Electrical validator for a printed circuit board test fixture and a method of validation thereof
US6867597B2 (en) Method and apparatus for finding a fault in a signal path on a printed circuit board
KR102451715B1 (en) PCB Function Inspection Apparatus For ATM
JPH1126904A (en) Electronic circuit board and method for discriminating the kind of the same board and method for checking the board
KR101619721B1 (en) Device testing printed circuit board
JP3222598B2 (en) Inspection system for printed circuit board units with narrow components
JPH04244976A (en) Continuity inspection for connector
JP3227697B2 (en) Circuit board inspection method and apparatus
KR101973385B1 (en) Portable PCB defect detection device
JP2000206166A (en) Evaluating system for ecu function inspecting apparatus
JP3276755B2 (en) Detecting soldering failure of leads on mounted components
JP2000040014A (en) Evaluation system of ecu function inspecting device
JPH09172300A (en) Method and device for inspecting appearance of printed board unit
JPS6033064A (en) Method and device for inspecting pattern of printed wiring board
JPH05258013A (en) Drawing display designing method for printed circuit board
JP2006220552A (en) Device and method for inspecting printed circuit board
JPH0563327A (en) Printed wiring board with land for inspection use and inspecting method thereof
JPH05340984A (en) Tester for printed wiring board
KR0176519B1 (en) QEP, IC inspection device and inspection method
JP4982543B2 (en) Detection method for through-hole breakage in multilayer boards