JPH11266581A - 電源装置 - Google Patents

Abstract

(57)【要約】 【課題】電源の動作開始時における出力電圧の立ち上が
り時間の短縮化とともに、動作中における出力電圧の安
定化を図る。 【解決手段】出力電圧Ｖｏの分圧電圧Ｖｃと基準電圧Ｖ
ｒとを比較増幅する出力電圧検出回路５の出力を制御回
路３で受けてパルス幅制御を行い、制御回路３の制御出
力により入力電圧を変圧して出力電圧Ｖｏを出力し、外
部からのオン／オフ入力信号を受けて制御回路３に対し
補助電源電圧を投入、遮断するトランジスタＴ３の出力
側にタイマ回路８が接続され、出力電圧検出回路５の分
圧電圧が印加される入力側にトランジスタＴ１２を介し
て検出遅延回路６０が接続され、タイマ回路８の出力が
トランジスタＴ１２のベースに接続され、外部のオン入
力信号でトランジスタＴ１２がオンされ検出遅延回路６
０が作動し、タイマ回路の設定時間後にトランジスタＴ
１２がオフされ検出遅延回路６０が切り離される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、電源装置に関し、
特に動作開始時における出力電圧の立ち上がり時間の短
縮化とともに、動作中における出力電圧の安定化を図っ
た電源装置に関する。

【０００２】

【従来の技術】図２は従来のフライバック方式のスイッ
チング電源装置の回路図である。交流電源１は整流回路
Ｄ１で整流され平滑用のコンデンサＣ１に接続される。
コンデンサＣ１の一方はトランスＴＲの一次入力の一端
に接続され、コンデンサＣ１の他方は接地される。トラ
ンスＴＲの一次入力の他端はＭＯＳＦＥＴ素子Ｔ１を介
して接地される。トランスＴＲの二次出力はダイオード
Ｄ２とコンデンサＣ２とからなる２次整流平滑回路２に
接続される。ダイオードＤ２のカソードとコンデンサＣ
２の一方との接続点は出力端子２２に接続され出力電圧
Ｖｏを出力する。出力端子２２は負荷７に接続され、コ
ンデンサＣ２の他方は接地される。トランスＴＲの補助
電源用二次出力はダイオードＤ３とコンデンサＣ３とか
らなる補助整流平滑回路に接続され、ダイオードＤ３と
コンデンサＣ３の一方との接続点（補助電源出力部）か
ら補助出力電圧を出力し、コンデンサＣ３の他方は接地
される。ダイオードＤ３のアノードと平滑用のコンデン
サＣ１との間に抵抗Ｒ１１が接続される。

【０００３】入力端子２１には外部からオン／オフ信号
が入力される。この入力端子２１とＮＰＮトランジスタ
Ｔ２のベースとの間に抵抗１が接続され、抵抗Ｒ２がベ
ース・エミッタ間に接続される。ＮＰＮトランジスタＴ
２のコレクタは抵抗Ｒ３を介してＰＮＰトランジスタＴ
３のベースに接続される。ＰＮＰトランジスタＴ３は補
助電源出力部と制御回路３の電源入力部３１との間に接
続され、そのエミッタ・ベース間に抵抗Ｒ４が接続され
る。

【０００４】制御回路３はパルス幅制御を行い、検出電
圧入力部３２は出力電圧検出回路５の出力部に接続さ
れ、制御出力部３３はＭＯＳＦＥＴ素子Ｔ１のゲートに
接続される。電源入力部３１と接地との間に抵抗Ｒ５が
接続される。抵抗５は省略してもよい。基準電源４は、
出力端子２２と接地との間に抵抗Ｒ９とツエナーダイオ
ードＺＤ１との直列回路が接続され、このツエナーダイ
オードＺＤ１のツェナー電圧が基準電圧Ｖｒとなる。こ
の基準電圧Ｖｒは抵抗Ｒ１０を介して出力電圧検出回路
５を構成するオペアンプＯＰの非反転入力部（＋）に入
力される。出力端子２２と接地との間に接続されて分圧
回路を構成する抵抗Ｒ６とＲ７との接続点がオペアンプ
ＯＰの反転入力部（−）に接続される。抵抗Ｒ７に並列
に発振防止用のコンデンサＣ４が接続される。オペアン
プＯＰは出力端子２２から電源を供給される。オペアン
プＯＰの出力部は抵抗Ｒ８を介して制御回路３の検出電
圧入力部３２に接続される。オペアンプＯＰの出力部と
反転入力部（−）との間にコンデンサＣ５と抵抗Ｒ１３
との直列回路が接続される。コンデンサＣ５及び抵抗Ｒ
１３は発信防止用でもある。

【０００５】検出遅延回路６は、ダイオードＤ４のアノ
ードがオペアンプＯＰの非反転入力部に、カソードがコ
ンデンサＣ６の一方にそれぞれ接続され、ダイオードＤ
４に並列に抵抗Ｒ１２が接続され、コンデンサＣ６の他
方は接地される。次に回路動作について説明する。交流
電源１は入力されており、通常の動作においては、出力
電圧検出回路５のオペアンプＯＰにより反転入力部
（−）の分圧電圧Ｖａと非反転入力部（＋）の基準電圧
Ｖｒとが比較され両電圧の差分が増幅され、出力部より
出力される。オペアンプＯＰの出力は制御回路３の検出
電圧入力部３２に入力され、制御回路３のパルス幅制御
による制御出力が制御出力部３３からＭＯＳＦＥＴ素子
Ｔ１のゲートに入力され、出力電圧Ｖｏが所定の出力値
で安定するように制御される。

【０００６】入力端子２１にはＴＴＬレベル等の外部か
らの信号が入力される。外部からオフ信号が入力端子２
１に入力されると、トランジスタＴ２を介してトランジ
スタＴ３がオフされるので、制御回路３に対し補助電源
出力部から補助出力電圧の供給が停止され、ＭＯＳＦＥ
Ｔ素子Ｔ１がオフされ電源装置は停止する。

【０００７】外部からオン信号が入力端子２１に入力さ
れると、トランジスタＴ２を介してトランジスタＴ３が
オンし制御回路３の電源入力３１に補助電源出力部の補
助出力電圧が印加され、動作を開始し出力電圧Ｖｏが立
ち上がる。出力電圧検出回路５のオペアンプＯＰの反転
入力部（−）に検出遅延回路６が接続されており、ダイ
オードＤ４を介してコンデンサＣ６を充電する。このコ
ンデンサＣ６を充電している間は、オペアンプＯＰの非
反転入力部（＋）の電圧（基準電源４の基準電圧Ｖｒ）
よりもオペアンプＯＰの反転入力部（−）の電圧（出力
電圧Ｖｏの分圧電圧Ｖａ）がより低くなり、両電圧の差
は大きくなる。この差分を増幅した電圧をオペアンプＯ
Ｐの出力部から制御回路３の検出電圧入力部３２に入力
する。そうすると、制御出力３３からオン時間のパルス
幅の大きい制御出力がＭＯＳＦＥＴ素子Ｔ１のゲートに
入力されて、トランスＴＲの２次側に供給するエネルギ
ーを大きくし、動作開始時の出力電圧の立ち上がり時間
を短縮している。このため検出遅延回路６のコンデンサ
Ｃ６の静電容量は比較的大きいものが用いられる。

【０００８】

【発明が解決しようとする課題】しかしながら、従来の
技術の場合、動作開始時の出力電圧Ｖｏの立ち上がり時
間は短縮されるが、出力電圧Ｖｏが所定の値に安定した
後においては、検出遅延回路６のコンデンサＣ６の静電
容量が比較的大きいので、負荷７などの変動による短時
間の出力電圧の変動に対し比較検出する出力電圧検出回
路５の応答が遅れてしまう欠点がある。このため、負荷
７などの変動に対して安定した出力を得ることができな
い。このような出力電圧の状態になることを防止するた
めに、一般にコンデンサＣ６に直列に抵抗を挿入する
が、抵抗を挿入すると出力電圧の立ち上がり時間が長く
なってしまう欠点がある。

【０００９】この発明は、電源装置の動作開始時におけ
る出力電圧の立ち上がり時間を短縮するとともに、通常
動作時における負荷などの変動に対し速やかに応答して
出力電圧の安定性の高い電源装置を提供することを目的
とする。

【００１０】

【課題を解決するための手段】上記の課題を解決するた
めに、本発明の電源装置は、出力電圧を分圧する分圧回
路と、該分圧回路の分圧電圧と基準電圧とを比較し増幅
する出力電圧検出手段と、該出力電圧検出手段の出力を
受けてパルス幅制御を行う制御手段と、該制御手段の制
御出力を受けて入力電圧を変圧して出力電圧を出力する
出力手段と、外部からのオン／オフ入力信号を受けて前
記制御手段に電源電圧を投入、遮断する第１のスイッチ
ング手段と、前記第１のスイッチング手段の出力側に接
続されるタイマ回路と、前記出力電圧検出手段の入力の
うち前記分圧回路の接続される入力側に第２のスイッチ
ング手段を介して接続される検出遅延回路と、前記タイ
マ回路の出力が前記第２のスイッチング手段の制御部に
接続される構成とからなり、外部からオン入力信号によ
り動作開始して前記第２のスイッチング手段がオンされ
前記タイマ回路の設定時間後に前記第２のスイッチング
手段がオフされることで達成される。

【００１１】この発明によれば、第２のスイッチング手
段によって出力電圧検出手段の入力のうち出力電圧の分
圧回路の接続される入力側に対し、動作開始時には検出
遅延回路を電気的に接続してこの入力側の充電を遅らせ
ることで制御手段のオン時間のパルス幅の大きい制御出
力を出力しこの制御出力で出力手段を動作させ供給する
エネルギーを大きくして出力電圧の立ち上がり時間を短
縮するとともに、出力電圧の安定後にはタイマ回路の出
力によりこの検出遅延回路を電気的に切り離すことで負
荷などの変動に対し速やかに応答して出力電圧の安定化
を図ることができる。

【００１２】

【発明の実施の形態】図１はこの発明の実施例を示す回
路図である。図１において、従来の技術の図２で示した
部分と共通の部分には同一の符号を付し、その重複する
説明を省略する。検出遅延回路６０はコンデンサＣ６０
とダイオードＤ１２とから構成され、出力電圧検出回路
５のオペアンプＯＰの反転入力部（−）からＰＮＰトラ
ンジスタＴ１２を介してコンデンサＣ６０の一方に接続
され、コンデンサＣ６０の他方は接地される。放電用の
ダイオードＤ１２はコンデンサＣ６０の一方にアノード
が接続されるとともにトランジスタＴ１２に並列に接続
される。

【００１３】タイマ回路８は、ＮＰＮトランジスタＴ１
１、抵抗Ｒ２３，Ｒ２４、ツェナーダイオードＺＤ２か
らなる定電圧回路に、抵抗Ｒ２２及びコンデンサＣ１０
を加え合わせた回路で構成されている。ＮＰＮトランジ
スタＴ１１のコレクタは制御回路３の電源入力部３１に
接続され、そのエミッタは抵抗Ｒ２２を介してコンデン
サＣ１０の一方に接続され、コンデンサＣ１０の他方は
接地される。トランジスタＴ１１のコレクタ・ベース間
には抵抗Ｒ２３が接続され、そのベースには抵抗Ｒ２４
を介してツェナーダイオードＺＤ２のカソードが接続さ
れ、ツェナーダイオードＺＤ２のアノードは接地され
る。抵抗Ｒ２２とコンデンサＣ１０との接続点がタイマ
回路８の出力部である。放電用のダイオードＤ１１のア
ノードがタイマ回路８の出力部に、カソードがＮＰＮト
ランジスタＴ１１のコレクタにそれぞれ接続される。タ
イマ回路８の出力部は抵抗Ｒ２１を介してＰＮＰトラン
ジスタＴ１２のベースに接続される。

【００１４】この実施例の動作について説明する。交流
電源１は整流回路Ｄ１を介して平滑用のコンデンサＣ１
に直流電圧が充電される。補助電源には、コンデンサＣ
１の直流電圧から抵抗Ｒ１１、ダイオードＤ３を介して
コンデンサＣ３に電圧（補助電源出力部の補助出力電
圧）が供給される。

【００１５】外部から入力端子２１にオフ信号が入力さ
れていると、トランジスタＴ２を介してトランジスタＴ
３がオフとなっているので、制御回路３には補助電源出
力部からの補助出力電圧は供給されず、ＭＯＳＦＥＴ素
子Ｔ１はオフしている。このためトランスＴＲは励磁さ
れず出力電圧Ｖｏは零である。したがって、検出遅延回
路６０のコンデンサＣ６０も、タイマ回路８のコンデン
サＣ１０もそれぞれ充電されていない。

【００１６】外部から入力端子２１にオン信号が入力さ
れると、トランジスタＴ２を介してトランジスタＴ３が
オンされ、制御回路３の電源入力部３１に補助電源出力
部からの補助出力電圧が供給される。そうすると、制御
回路３が動作をはじめ、ＭＯＳＦＥＴ素子Ｔ１がオンし
てトランスＴＲが励磁され、出力電圧Ｖｏが立ち上がり
はじめる。このように入力端子２１にオン信号が入力さ
れると、出力電圧Ｖｏが立ち上がりはじめると、出力電
圧端子２２に接続されている基準電源４及び出力電圧検
出回路５も同様に立ち上がる。出力電圧検出回路５にお
いて、オペアンプＯＰの反転入力部（−）には出力電圧
Ｖｏの分圧電圧Ｖａが加えられ、非反転入力（＋）には
基準電源４の基準電圧Ｖｒがそれぞれ加えられる。ま
た、タイマ回路８においても、ＰＮＰトランジスタＴ３
がオンするので、補助電源出力部からの補助出力電圧が
供給され、定電圧回路のＮＰＮトランジスタＴ１１のエ
ミッタより抵抗Ｒ２２を介してコンデンサＣ１０が充電
されていき充電電圧は上昇する。このコンデンサＣ１０
の充電電圧は時間の関数として表されタイマ機能を有
し、このタイマ回路８はこれを利用したものである。抵
抗Ｒ２２とコンデンサＣ１０との接続点がタイマ回路８
の出力部であり、この電圧をＶｃとする。

【００１７】ここで、電源の動作が開始され、出力電圧
Ｖｏが立ち上がっていき所定の電圧値に到達するまでの
期間は、オペアンプＯＰの反転入力部（−）の電圧（分
圧電圧Ｖａ）は、非反転入力部（＋）の電圧（基準電圧
Ｖｒ）よりも低い電圧の状態であるとともに、タイマ回
路８の出力部の電圧Ｖｃよりも高い電位の状態を維持す
るようにする。オペアンプＯＰの反転入力部（−）の電
圧Ｖａとタイマ回路８の出力部の電圧Ｖｃとの電圧差に
基づいてＰＮＰトランジスタＴ１２がオンされる。さら
にＶｃが上昇していきＶａとの電圧差が小さくなってト
ランジスタＴ１２の遮断しきい値に達するとＰＮＰトラ
ンジスタＴ１２はオフされる。

【００１８】動作開始時において、ＰＮＰトランジスタ
Ｔ１２がオンしている期間は、オペアンプＯＰの反転入
力部（−）と検出遅延回路６０のコンデンサＣ６０とが
電気的に接続され、抵抗Ｒ７、ＰＮＰトランジスタＴ１
２を介してコンデンサＣ６０がゆっくりと充電される。
このため、オペアンプＯＰの反転入力部（−）の電圧
（分圧電圧Ｖａ）は、非反転入力部（＋）の電圧（基準
電圧Ｖｒ）よりもより低くなり両電圧差は大きくなる。
そうすると、オペアンプＯＰは高い電圧を出力し、この
出力を受けた制御回路３は制御出力３３からＭＯＳＦＥ
Ｔ素子Ｔ１のゲートにオン時間のパルス幅の大きい制御
出力を出力し、トランスＴＲの２次側に供給するエネル
ギーを大きくする。これにより、出力電圧Ｖｏの立ち上
がり時間を短縮することができる。

【００１９】出力電圧Ｖｏが上昇していき所定の電圧値
で安定後、タイマ回路８の設定時間に基づく出力によっ
てＰＮＰトランジスタＴ１２がオフされる。そうする
と、オペアンプＯＰの反転入力部（−）から検出遅延回
路６０のコンデンサＣ６０が電気的に切り離される。こ
れにより、負荷７などの変動に対する出力電圧検出回路
５の応答を迅速にすることができ出力電圧Ｖｏの安定化
を図ることができる。

【００２０】次に、外部から入力端子２１にオフ入力信
号が入力されると、ＮＰＮトランジスタＴ２を介してＰ
ＮＰトランジスタＴ３がオフされるので、制御回路３に
対する補助電源出力からの補助出力電圧は遮断される。
そうすると制御回路３は動作をし得ずにＭＯＳＦＥＴ素
子Ｔ１をオフ状態にするので、出力電圧Ｖｏは零にな
る。また、タイマ回路８のコンデンサＣ１０の電荷はダ
イオードＤ１１、抵抗Ｒ５を介して放電される。検出電
圧遅延回路５のコンデンサ６０の電荷はダイオードＤ１
２を介して放電される。

【００２１】タイマ回路８はディジタル回路で構成して
もよい。

【００２２】

【発明の効果】この発明によれば、電源装置において、
出力電圧検出手段の入力のうち出力電圧の分圧回路が接
続される入力側に対して、電源の動作開始時には検出遅
延回路を電気的に接続して作動させ、出力電圧の安定後
には検出遅延回路を電気的に切り離すようにするスイッ
チング手段を設けるので、電源動作開始時においては出
力電圧の立ち上がり時間を短縮することができるととも
に、出力電圧の安定後の動作中においては負荷などの変
動に対する出力電圧の応答を迅速に行うことができ出力
電圧の安定性の向上を図ることができる。

【図面の簡単な説明】

【図１】本発明の実施例を示す回路図

【図２】従来の実施例を示す回路図

【符号の説明】

１ ： 交流電源 ２ ： ２次整流平滑回路 ３ ： 制御回路 ４ ： 基準電源 ５ ： 出力電圧検出回路 ６、６０： 検出遅延回路 ７ ： 負荷 ８ ： タイマ回路 Ｄ１ ： 一次側整流平滑回路 ＴＲ ： トランス ＯＰ ： オペアンプ Ｖａ ： オペアンプの反転入力部（−）の電位 Ｖｃ ： タイマ回路の出力部の電位 Ｖｒ ： 基準電圧 Ｃ１〜Ｃ６、Ｃ１０、Ｃ６０ ： コンデンサ Ｄ２〜Ｄ４、Ｄ１１、Ｄ１２ ： ダイオード Ｒ１〜Ｒ１３、Ｒ２１〜Ｒ２４： 抵抗 Ｔ１〜Ｔ３、Ｔ１１、Ｔ１２ ： トランジスタ ＺＤ１、ＺＤ２ ： ツェナーダイオード

Claims (2)

【特許請求の範囲】
1. 【請求項１】出力電圧を分圧する分圧回路と、該分圧回
   路の分圧電圧と基準電圧とを比較し増幅する出力電圧検
   出手段と、該出力電圧検出手段の出力を受けてパルス幅
   制御を行う制御手段と、該制御手段の制御出力を受けて
   入力電圧を変圧して出力電圧を出力する出力手段と、外
   部からのオン／オフ入力信号を受けて前記制御手段に電
   源電圧を投入、遮断する第１のスイッチング手段と、前
   記第１のスイッチング手段の出力側に接続されるタイマ
   回路と、前記出力電圧検出手段の入力のうち前記分圧回
   路の接続される入力側に第２のスイッチング手段を介し
   て接続される検出遅延回路と、前記タイマ回路の出力が
   前記第２のスイッチング手段の制御部に接続される構成
   とからなり、外部からオン入力信号により動作を開始し
   て前記第２のスイッチング手段がオンされ前記タイマ回
   路の設定時間後に前記第２のスイッチング手段がオフさ
   れることを特徴とする電源装置。
2. 【請求項２】請求項１記載の電源装置において、前記検
   出遅延回路は前記第２のスイッチング手段に接続される
   コンデンサと、該コンデンサの一方にアノードが接続さ
   れるとともに前記第２のスイッチング手段に並列に接続
   されるダイオードとから構成されることを特徴とする電
   源装置。