JPH1126651A - 電子回路のパッケージ構造 - Google Patents
電子回路のパッケージ構造Info
- Publication number
- JPH1126651A JPH1126651A JP19335397A JP19335397A JPH1126651A JP H1126651 A JPH1126651 A JP H1126651A JP 19335397 A JP19335397 A JP 19335397A JP 19335397 A JP19335397 A JP 19335397A JP H1126651 A JPH1126651 A JP H1126651A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- upper plate
- resin
- top plate
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
- H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
Landscapes
- Physics & Mathematics (AREA)
- Health & Medical Sciences (AREA)
- Electromagnetism (AREA)
- Toxicology (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Abstract
(57)【要約】
【課題】 従来、回路基板に回路部品を実装して樹脂モ
ールド中に封入する電子回路のパッケージ構造において
は、モールド枠やマスキング枠を設けたり、リード・フ
レームを用いたり、シールド・ケースを取り付けたりす
るために、小型、薄型化が妨げられ、製造コストを下げ
ることも難しかった。 【解決手段】 回路部品を実装した回路基板（１）に上
板（４）を、上板の下面（５）を回路部品中で最も高さ
が高いもの（３）に当接させて重ね、この間に樹脂
（６）を充填して回路部品を封入した構造とする。上板
（４）は絶縁材や金属板などのほか、絶縁材と金属層
（８）の積層材を用いてもよく、それらの場合金属層は
シールド作用を果たす。回路基板上にモールド枠等の場
所を必要とせず、上板が回路部品に当接しているから最
大限に小型、薄型化でき、しかも上板に積層した金属層
がシールド作用を行うとともに、遮光性、放熱性を向上
させる。
ールド中に封入する電子回路のパッケージ構造において
は、モールド枠やマスキング枠を設けたり、リード・フ
レームを用いたり、シールド・ケースを取り付けたりす
るために、小型、薄型化が妨げられ、製造コストを下げ
ることも難しかった。 【解決手段】 回路部品を実装した回路基板（１）に上
板（４）を、上板の下面（５）を回路部品中で最も高さ
が高いもの（３）に当接させて重ね、この間に樹脂
（６）を充填して回路部品を封入した構造とする。上板
（４）は絶縁材や金属板などのほか、絶縁材と金属層
（８）の積層材を用いてもよく、それらの場合金属層は
シールド作用を果たす。回路基板上にモールド枠等の場
所を必要とせず、上板が回路部品に当接しているから最
大限に小型、薄型化でき、しかも上板に積層した金属層
がシールド作用を行うとともに、遮光性、放熱性を向上
させる。
Description
【０００１】
【発明の属する技術分野】本発明は、回路基板上にＩＣ
チップを始めとする小型の電子回路部品を搭載し、樹脂
で封止して回路部品を埋設した電子回路モジュールのパ
ッケージ構造に関する。
チップを始めとする小型の電子回路部品を搭載し、樹脂
で封止して回路部品を埋設した電子回路モジュールのパ
ッケージ構造に関する。
【０００２】
【従来の技術】回路基板に能動や受動の回路部品を搭載
して一定の機能を持つユニットとした回路モジュール
は、多様な種類のものが現れるとともに小型化が進み、
電子機器に表面実装するのに適したものが普及しつつあ
る。このような小型回路のパッケージ構造として、図３
（Ａ）のものは発明者らが従来から製造しているもの
で、寸法の一例を上げれば縦横１０ｍｍ以下、高さ５ｍ
ｍ以下程度である。そのＢ−Ｂ断面を図３（Ｂ）に示す
が、回路基板１０１にＩＣチップ１０２やチップ抵抗、
チップ・コンデンサ等の回路部品１０３を実装し、基板
周辺の一部または全部にモールド枠１０４を接合し、そ
の内側にエポキシ等の樹脂１０５を注入して回路部品を
埋設し、金属のシールド・ケース１０６を取り付けたも
のである。シールド・ケース１０６に開けた窓１０７
は、回路中の光電素子のための光の通路である。
して一定の機能を持つユニットとした回路モジュール
は、多様な種類のものが現れるとともに小型化が進み、
電子機器に表面実装するのに適したものが普及しつつあ
る。このような小型回路のパッケージ構造として、図３
（Ａ）のものは発明者らが従来から製造しているもの
で、寸法の一例を上げれば縦横１０ｍｍ以下、高さ５ｍ
ｍ以下程度である。そのＢ−Ｂ断面を図３（Ｂ）に示す
が、回路基板１０１にＩＣチップ１０２やチップ抵抗、
チップ・コンデンサ等の回路部品１０３を実装し、基板
周辺の一部または全部にモールド枠１０４を接合し、そ
の内側にエポキシ等の樹脂１０５を注入して回路部品を
埋設し、金属のシールド・ケース１０６を取り付けたも
のである。シールド・ケース１０６に開けた窓１０７
は、回路中の光電素子のための光の通路である。
【０００３】図３（Ｃ）も上記と同系統のパッケージ構
造で、そのＤ−Ｄ断面を図（Ｄ）に示すが、回路基板１
０１の両側に樹脂を盛ってない箇所１０８があり、これ
は製造時にこの部分にマスキング材を土手状に仮接合し
ておき、マスキング材の間に樹脂を注入して固化した
後、マスキング材を除去したものである。このパッケー
ジにも金属のシールド・ケース１０６を取り付けてあ
る。
造で、そのＤ−Ｄ断面を図（Ｄ）に示すが、回路基板１
０１の両側に樹脂を盛ってない箇所１０８があり、これ
は製造時にこの部分にマスキング材を土手状に仮接合し
ておき、マスキング材の間に樹脂を注入して固化した
後、マスキング材を除去したものである。このパッケー
ジにも金属のシールド・ケース１０６を取り付けてあ
る。
【０００４】図３（Ｅ）のパッケージは一般に見られる
もので、そのＦ−Ｆ断面を図３（Ｆ）に示すが、回路に
リード１０９を接続し、トランスファ・モールドにより
回路を樹脂１１０中に封入したものである。
もので、そのＦ−Ｆ断面を図３（Ｆ）に示すが、回路に
リード１０９を接続し、トランスファ・モールドにより
回路を樹脂１１０中に封入したものである。
【０００５】
【発明が解決しようとする課題】上記のような従来のモ
ジュールのパッケージ構造は、次のような問題を持って
いる。すなわち、図３（Ａ）、（Ｂ）のものは、封止用
の樹脂１０５を一定の量と形状にするためにモールド枠
１０４を用いているが、このモールド枠１０４は完成モ
ジュールの構成部品の一部をなし、そしてモールド枠１
０４の高さは回路部品の高さに対し若干余裕を持たせて
おくため、パッケージの小型、薄型化の支障となり、製
造コストの低減も難しい。図３（Ｃ）、（Ｄ）のもの
は、完成モジュールにはモールド枠を含まないものの、
樹脂の量と形状を一定にするために製造工程でこれに類
似したマスキング材を用い、樹脂の注入後に除去するの
であるから、やはり前記と同様の問題を持っている。図
３（Ｅ）、（Ｆ）のものは構成材料にリード・フレーム
が加わってコスト要因となり、完成形状も前記のものの
ようなチップ状でなくリードが張り出しているため、小
型、薄型化に不向きである。本発明はこれらの問題を解
決して、小型、薄型化に適するとともに廉価に製造で
き、信頼性も十分な電子回路のパッケージ構造を提供す
るものである。
ジュールのパッケージ構造は、次のような問題を持って
いる。すなわち、図３（Ａ）、（Ｂ）のものは、封止用
の樹脂１０５を一定の量と形状にするためにモールド枠
１０４を用いているが、このモールド枠１０４は完成モ
ジュールの構成部品の一部をなし、そしてモールド枠１
０４の高さは回路部品の高さに対し若干余裕を持たせて
おくため、パッケージの小型、薄型化の支障となり、製
造コストの低減も難しい。図３（Ｃ）、（Ｄ）のもの
は、完成モジュールにはモールド枠を含まないものの、
樹脂の量と形状を一定にするために製造工程でこれに類
似したマスキング材を用い、樹脂の注入後に除去するの
であるから、やはり前記と同様の問題を持っている。図
３（Ｅ）、（Ｆ）のものは構成材料にリード・フレーム
が加わってコスト要因となり、完成形状も前記のものの
ようなチップ状でなくリードが張り出しているため、小
型、薄型化に不向きである。本発明はこれらの問題を解
決して、小型、薄型化に適するとともに廉価に製造で
き、信頼性も十分な電子回路のパッケージ構造を提供す
るものである。
【０００６】
【課題を解決するための手段】本発明の電子回路のパッ
ケージは、回路部品を実装した回路基板に上板を乗せ、
回路基板と上板の間に封止用の樹脂を充填した構造であ
る。言い替えれば、回路基板と上板が樹脂部分をサンド
イッチ状に挟持し、樹脂中に回路部品を埋設している。
上板の下面は抵抗やコンデンサ等の回路部品の中で高さ
の最も高いものに当接させる。従って樹脂層の厚さが回
路部品の厚さと同等になって、パッケージの厚さが最小
限に収まる。またパッケージの各側面が樹脂面となり、
回路基板にモールド枠やマスキング枠を配置するための
場所を設ける必要がない。上板には絶縁材を用いるな
り、あるいは回路部品の表面が十分に絶縁されていて短
絡の恐れがないならば、金属板を用いるなりする。さら
に絶縁材の上板に金属層を重ねてもよく、このように金
属層を設けることにより遮蔽機能が得られ、従来のよう
なシールド・ケースを用いなくとも信頼性が維持され
る。
ケージは、回路部品を実装した回路基板に上板を乗せ、
回路基板と上板の間に封止用の樹脂を充填した構造であ
る。言い替えれば、回路基板と上板が樹脂部分をサンド
イッチ状に挟持し、樹脂中に回路部品を埋設している。
上板の下面は抵抗やコンデンサ等の回路部品の中で高さ
の最も高いものに当接させる。従って樹脂層の厚さが回
路部品の厚さと同等になって、パッケージの厚さが最小
限に収まる。またパッケージの各側面が樹脂面となり、
回路基板にモールド枠やマスキング枠を配置するための
場所を設ける必要がない。上板には絶縁材を用いるな
り、あるいは回路部品の表面が十分に絶縁されていて短
絡の恐れがないならば、金属板を用いるなりする。さら
に絶縁材の上板に金属層を重ねてもよく、このように金
属層を設けることにより遮蔽機能が得られ、従来のよう
なシールド・ケースを用いなくとも信頼性が維持され
る。
【０００７】
【発明の実施の形態】以下、図面に基づいて本発明の実
施形態を説明する。図１は、本発明による電子回路のパ
ッケージ構造の第１の実施形態を示し、図１（Ａ）は外
観図、図１（Ｂ）は図１（Ａ）のＢ−Ｂ断面図である。
図１（Ｂ）にて、回路基板１にＩＣチップ２およびチッ
プ状の抵抗、コンデンサその他の回路部品が実装してあ
り、その中で一番高さの高いものを回路部品３としてあ
る。上部に上板４を、高さが一番高くて回路基板から一
番出っ張っている回路部品３に下面５を当接させて配置
してある。そして回路基板１と上板４の間を樹脂６で充
填することにより、全体を接合するとともに樹脂中に回
路部品を埋設して機械的に保護し、外気からも保護して
いる。
施形態を説明する。図１は、本発明による電子回路のパ
ッケージ構造の第１の実施形態を示し、図１（Ａ）は外
観図、図１（Ｂ）は図１（Ａ）のＢ−Ｂ断面図である。
図１（Ｂ）にて、回路基板１にＩＣチップ２およびチッ
プ状の抵抗、コンデンサその他の回路部品が実装してあ
り、その中で一番高さの高いものを回路部品３としてあ
る。上部に上板４を、高さが一番高くて回路基板から一
番出っ張っている回路部品３に下面５を当接させて配置
してある。そして回路基板１と上板４の間を樹脂６で充
填することにより、全体を接合するとともに樹脂中に回
路部品を埋設して機械的に保護し、外気からも保護して
いる。
【０００８】回路基板１の下面には、図示してないが、
装置への接続用の端子電極が設けてある。回路基板１の
側面の円弧状に窪んだ部分７は、窪みの内面に導電材を
被覆した導電部で、回路基板１の素材に設けてあったス
ルーホールの一部であり、この導電部７によって回路基
板１の上面の導電パターンと下面の端子電極を接続して
いる。
装置への接続用の端子電極が設けてある。回路基板１の
側面の円弧状に窪んだ部分７は、窪みの内面に導電材を
被覆した導電部で、回路基板１の素材に設けてあったス
ルーホールの一部であり、この導電部７によって回路基
板１の上面の導電パターンと下面の端子電極を接続して
いる。
【０００９】上板４は、絶縁材であれば短絡を生じるこ
となく下面５を回路部品３に当接させることができる。
製品の薄型化のため、強度の許す範囲で極力薄手の材料
（例えば０．１ｍｍ前後）を用いる。モジュールの機能
によってはフォト・トランジスタ、フォト・ダイオー
ド、ＬＥＤ等の受光、発光の光電素子を含むから、その
場合は上板４は光を通すことが必要で、光の強度に応じ
て透明または半透明の樹脂材料等を用いる。しかし他方
に遮光を要する回路部品があるなら、その箇所は上板４
にマスク印刷などを施しておく。
となく下面５を回路部品３に当接させることができる。
製品の薄型化のため、強度の許す範囲で極力薄手の材料
（例えば０．１ｍｍ前後）を用いる。モジュールの機能
によってはフォト・トランジスタ、フォト・ダイオー
ド、ＬＥＤ等の受光、発光の光電素子を含むから、その
場合は上板４は光を通すことが必要で、光の強度に応じ
て透明または半透明の樹脂材料等を用いる。しかし他方
に遮光を要する回路部品があるなら、その箇所は上板４
にマスク印刷などを施しておく。
【００１０】回路部品３の表面が十分に絶縁されたもの
である場合には、上板４を金属板にすることができる。
金属板の上板からはシールド作用が得られる。シールド
作用の安定のために金属の上板４を回路基板１の接地パ
ターンに接続するには、例えば接地パターン上に接地用
のばね片や導電エラストマ等を置き、上板４の下面に当
接させるなどの構造を取ることができる。金属板の上板
４はシールド作用以外にも、遮光性や放熱性に優れると
いう利点がある。
である場合には、上板４を金属板にすることができる。
金属板の上板からはシールド作用が得られる。シールド
作用の安定のために金属の上板４を回路基板１の接地パ
ターンに接続するには、例えば接地パターン上に接地用
のばね片や導電エラストマ等を置き、上板４の下面に当
接させるなどの構造を取ることができる。金属板の上板
４はシールド作用以外にも、遮光性や放熱性に優れると
いう利点がある。
【００１１】金属板の上板４の下面５に塗装などによっ
て絶縁膜を形成しておけば、回路部品３に当接させても
短絡の恐れがない。金属板の上板４を接地するには、下
面５の絶縁被覆を一部省き、ここに前記の接地用ばね片
等が当接するようにする。
て絶縁膜を形成しておけば、回路部品３に当接させても
短絡の恐れがない。金属板の上板４を接地するには、下
面５の絶縁被覆を一部省き、ここに前記の接地用ばね片
等が当接するようにする。
【００１２】図２は本発明の他の実施形態で、図２
（Ａ）は外観図、図２（Ｂ）は図２（Ａ）のＢ−Ｂ断面
図である。基本構造は図１と同様であるが、絶縁材の上
板４の上に金属層８を重ねてシールド機能を持たせたも
のである。一般に、上板４および金属層８として、印刷
回路基板材料のような絶縁材と金属箔を一体に積層した
ものを用いるのが便利である。金属層８の接地は、例え
ば上板４の下面５に小面積のランド部を設け、スルーホ
ールで上面の金属層８に接続し、前述のように回路基板
１の接地パターンに設けた接地用のばね片等がこのラン
ド部に当接するようにして行うことができる。この場合
スルーホールは、樹脂６がパッケージ表面に流れ出ない
程度に小径のものや、予め封止してあるもの、あるいは
穴が導電材でふさがっているものなどが望ましい。金属
層８を設けることにより、前述のように、シールド機能
のほか遮光性と放熱性が向上する。
（Ａ）は外観図、図２（Ｂ）は図２（Ａ）のＢ−Ｂ断面
図である。基本構造は図１と同様であるが、絶縁材の上
板４の上に金属層８を重ねてシールド機能を持たせたも
のである。一般に、上板４および金属層８として、印刷
回路基板材料のような絶縁材と金属箔を一体に積層した
ものを用いるのが便利である。金属層８の接地は、例え
ば上板４の下面５に小面積のランド部を設け、スルーホ
ールで上面の金属層８に接続し、前述のように回路基板
１の接地パターンに設けた接地用のばね片等がこのラン
ド部に当接するようにして行うことができる。この場合
スルーホールは、樹脂６がパッケージ表面に流れ出ない
程度に小径のものや、予め封止してあるもの、あるいは
穴が導電材でふさがっているものなどが望ましい。金属
層８を設けることにより、前述のように、シールド機能
のほか遮光性と放熱性が向上する。
【００１３】図２（Ａ）、（Ｂ）にて金属層８に設けた
窓９は、回路が光電素子を含む場合の光の通路で、フォ
ト・エッチングして形成する。その場合、光が通るよう
上板４には透明または半透明の材料を用いる。従来のよ
うに別体のシールド・ケースを用いたパッケージでは、
回路の種別などの表示のためにシールド・ケースに記号
を刻印することがあったが、本発明のごとくシールド・
ケースを用いずに金属層８を設ける場合には、刻印など
の工程によらなくとも、記号を窓９などと同時にパター
ニングすることができ、製造コストを下げる上で有利で
ある。
窓９は、回路が光電素子を含む場合の光の通路で、フォ
ト・エッチングして形成する。その場合、光が通るよう
上板４には透明または半透明の材料を用いる。従来のよ
うに別体のシールド・ケースを用いたパッケージでは、
回路の種別などの表示のためにシールド・ケースに記号
を刻印することがあったが、本発明のごとくシールド・
ケースを用いずに金属層８を設ける場合には、刻印など
の工程によらなくとも、記号を窓９などと同時にパター
ニングすることができ、製造コストを下げる上で有利で
ある。
【００１４】上述のような本発明のパッケージは、基本
的にはＩＣチップ２、回路部品３等を実装した回路基板
１の部品搭載面に樹脂６を塗布し、上板４を押しつけて
下面５を回路部品３に当接させ、周囲からはみ出した樹
脂を削り取って固化することにより得られる構造であ
る。しかし実際の製造に当たってはもっと便利な方法を
用いる。例えば、大面積の集合基板に個々の回路モジュ
ールとなる多くの領域を設け、それぞれの領域に回路部
品を実装し、その上にこれも大面積の集合上板をかぶせ
て、その下面を集合基板上に多数搭載された回路部品群
３の上面に当接させて保持し、集合基板の周囲に樹脂の
注入部を除いてモールド枠を設けておくなり、集合基板
の周囲を注入部を残して塞ぐ治具を用いるなりして樹脂
を注入、固化し、これをダイシングして回路モジュール
を多数個取りで得るのである。しかし、ここでは製造方
法について詳述することは省く。
的にはＩＣチップ２、回路部品３等を実装した回路基板
１の部品搭載面に樹脂６を塗布し、上板４を押しつけて
下面５を回路部品３に当接させ、周囲からはみ出した樹
脂を削り取って固化することにより得られる構造であ
る。しかし実際の製造に当たってはもっと便利な方法を
用いる。例えば、大面積の集合基板に個々の回路モジュ
ールとなる多くの領域を設け、それぞれの領域に回路部
品を実装し、その上にこれも大面積の集合上板をかぶせ
て、その下面を集合基板上に多数搭載された回路部品群
３の上面に当接させて保持し、集合基板の周囲に樹脂の
注入部を除いてモールド枠を設けておくなり、集合基板
の周囲を注入部を残して塞ぐ治具を用いるなりして樹脂
を注入、固化し、これをダイシングして回路モジュール
を多数個取りで得るのである。しかし、ここでは製造方
法について詳述することは省く。
【００１５】
【発明の効果】以上述べたごとく、本発明による回路モ
ジュールは従来のようなモールド枠やリード・フレー
ム、あるいはシールド・ケースといった部品を用いない
から、部品数が減ってコストが下がる。回路基板にはモ
ールド枠の搭載場所が不要で面積を小さくでき、またモ
ジュールの厚さは回路基板の厚さと回路部品の高さと上
板の厚さの和にほぼ等しくて余分の厚さを必要とせず、
最大限の小型、薄型化が可能になる。回路部品は樹脂中
に封入されて機械的に保護され、外部の雰囲気からも保
護されてモジュールの信頼性が保たれる。そして上板に
金属板あるいは金属箔との積層板を用いるならば、シー
ルド・ケースを用いなくとも遮蔽作用が得られるととも
に、遮光性や放熱性が向上する。また、金属層のパター
ニングにより、種別などの記号の表示を従来より簡単に
行えるという利点もある。
ジュールは従来のようなモールド枠やリード・フレー
ム、あるいはシールド・ケースといった部品を用いない
から、部品数が減ってコストが下がる。回路基板にはモ
ールド枠の搭載場所が不要で面積を小さくでき、またモ
ジュールの厚さは回路基板の厚さと回路部品の高さと上
板の厚さの和にほぼ等しくて余分の厚さを必要とせず、
最大限の小型、薄型化が可能になる。回路部品は樹脂中
に封入されて機械的に保護され、外部の雰囲気からも保
護されてモジュールの信頼性が保たれる。そして上板に
金属板あるいは金属箔との積層板を用いるならば、シー
ルド・ケースを用いなくとも遮蔽作用が得られるととも
に、遮光性や放熱性が向上する。また、金属層のパター
ニングにより、種別などの記号の表示を従来より簡単に
行えるという利点もある。
【図１】本発明による電子回路のパッケージの実施形態
であって、図（Ａ）は外観図、図（Ｂ）は図（Ａ）のＢ
−Ｂ断面図である。
であって、図（Ａ）は外観図、図（Ｂ）は図（Ａ）のＢ
−Ｂ断面図である。
【図２】本発明による電子回路のパッケージの別の実施
形態であって、図（Ａ）は外観図、図（Ｂ）は図（Ａ）
のＢ−Ｂ断面図である。
形態であって、図（Ａ）は外観図、図（Ｂ）は図（Ａ）
のＢ−Ｂ断面図である。
【図３】従来の電子回路のパッケージであって、図
（Ａ）、図（Ｃ）および図（Ｅ）はそれぞれ外観図であ
り、図（Ｂ）、図（Ｄ）および図（Ｆ）はそれぞれ図
（Ａ）、図（Ｃ）および図（Ｅ）のＢ−Ｂ断面図、Ｄ−
Ｄ断面図およびＦ−Ｆ断面図である。
（Ａ）、図（Ｃ）および図（Ｅ）はそれぞれ外観図であ
り、図（Ｂ）、図（Ｄ）および図（Ｆ）はそれぞれ図
（Ａ）、図（Ｃ）および図（Ｅ）のＢ−Ｂ断面図、Ｄ−
Ｄ断面図およびＦ−Ｆ断面図である。
１、１０１ 回路基板 ２、１０２ ＩＣチップ ３、１０３ 回路部品 ４ 上板 ６、１０５、１１０ 樹脂 ７ 導電部 ８ 金属層 ９、１０７ 窓 １０４ モールド枠 １０６ シールド・ケース １０９ リード
Claims (5)
- 【請求項１】 回路部品を実装した回路基板の上に上板
を重ねて配置し、上板は下面を回路部品のうち最も高さ
の高いものに当接させ、回路基板と上板の間に充填した
樹脂中に回路部品を封入した電子回路のパッケージ構
造。 - 【請求項２】 請求項１に記載の電子回路のパッケージ
構造において、上板は下面に絶縁被覆を施した金属板で
ある電子回路のパッケージ構造。 - 【請求項３】 請求項１に記載の電子回路のパッケージ
構造において、絶縁材の上板にさらに金属層を重ねた電
子回路のパッケージ構造。 - 【請求項４】 請求項３に記載の電子回路のパッケージ
構造において、上板と金属層として絶縁材と金属箔の積
層材料を用いた電子回路のパッケージ構造。 - 【請求項５】 請求項３に記載の電子回路のパッケージ
構造において、上板を透光性の材料とし、金属層の一部
に窓を設けた電子回路のパッケージ構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19335397A JP3824742B2 (ja) | 1997-07-04 | 1997-07-04 | 電子回路のパッケージ構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19335397A JP3824742B2 (ja) | 1997-07-04 | 1997-07-04 | 電子回路のパッケージ構造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1126651A true JPH1126651A (ja) | 1999-01-29 |
| JP3824742B2 JP3824742B2 (ja) | 2006-09-20 |
Family
ID=16306503
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19335397A Expired - Fee Related JP3824742B2 (ja) | 1997-07-04 | 1997-07-04 | 電子回路のパッケージ構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3824742B2 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001237584A (ja) * | 2000-02-21 | 2001-08-31 | Murata Mfg Co Ltd | 電子装置及びその製造方法、及びそれを用いた通信装置 |
| JP2007129304A (ja) * | 2005-11-01 | 2007-05-24 | Taiyo Yuden Co Ltd | 高周波無線モジュール |
| KR100737098B1 (ko) | 2006-03-16 | 2007-07-06 | 엘지이노텍 주식회사 | 전자파 차폐장치 및 그 제조 공정 |
| JP2011155213A (ja) * | 2010-01-28 | 2011-08-11 | Tdk Corp | 回路モジュールの製造方法 |
| JP2012124407A (ja) * | 2010-12-10 | 2012-06-28 | Murata Mfg Co Ltd | 回路モジュール及びその製造方法 |
| WO2012105394A1 (ja) * | 2011-02-01 | 2012-08-09 | 株式会社村田製作所 | 電子部品モジュール、及び該電子部品モジュールを備える多機能カード |
| US9865518B2 (en) | 2014-11-07 | 2018-01-09 | Shin-Etsu Chemical Co., Ltd. | Electromagnetic wave shielding support base-attached encapsulant, encapsulated substrate having semicondutor devices mounted thereon, encapsulated wafer having semiconductor devices formed thereon, and semiconductor apparatus |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10825694B2 (en) | 2017-02-02 | 2020-11-03 | Hitachi Chemical Company, Ltd. | Method for manufacturing electronic component, resin composition for temporary protection, and resin film for temporary protection |
| WO2021251112A1 (ja) | 2020-06-09 | 2021-12-16 | 昭和電工マテリアルズ株式会社 | 電子部品の製造方法、仮保護用樹脂組成物及び仮保護用樹脂フィルム |
-
1997
- 1997-07-04 JP JP19335397A patent/JP3824742B2/ja not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001237584A (ja) * | 2000-02-21 | 2001-08-31 | Murata Mfg Co Ltd | 電子装置及びその製造方法、及びそれを用いた通信装置 |
| JP2007129304A (ja) * | 2005-11-01 | 2007-05-24 | Taiyo Yuden Co Ltd | 高周波無線モジュール |
| KR100737098B1 (ko) | 2006-03-16 | 2007-07-06 | 엘지이노텍 주식회사 | 전자파 차폐장치 및 그 제조 공정 |
| JP2011155213A (ja) * | 2010-01-28 | 2011-08-11 | Tdk Corp | 回路モジュールの製造方法 |
| JP2012124407A (ja) * | 2010-12-10 | 2012-06-28 | Murata Mfg Co Ltd | 回路モジュール及びその製造方法 |
| WO2012105394A1 (ja) * | 2011-02-01 | 2012-08-09 | 株式会社村田製作所 | 電子部品モジュール、及び該電子部品モジュールを備える多機能カード |
| US9865518B2 (en) | 2014-11-07 | 2018-01-09 | Shin-Etsu Chemical Co., Ltd. | Electromagnetic wave shielding support base-attached encapsulant, encapsulated substrate having semicondutor devices mounted thereon, encapsulated wafer having semiconductor devices formed thereon, and semiconductor apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3824742B2 (ja) | 2006-09-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3507251B2 (ja) | 光センサｉｃパッケージおよびその組立方法 | |
| US6313525B1 (en) | Hollow package and method for fabricating the same and solid-state image apparatus provided therewith | |
| US7638813B2 (en) | Methods of fabrication for flip-chip image sensor packages | |
| KR100760603B1 (ko) | 프린트 배선 기판의 제조 방법 | |
| JPH1174295A (ja) | 電子回路のパッケージ方法 | |
| US6531334B2 (en) | Method for fabricating hollow package with a solid-state image device | |
| CN205427873U (zh) | 指纹感测单元及指纹感测模块 | |
| JP2003530771A (ja) | 銘入り素子 | |
| US20090020862A1 (en) | Device structure with preformed ring and method therefor | |
| US10096567B2 (en) | Package substrate and package | |
| US8987060B2 (en) | Method for making circuit board | |
| US20080217759A1 (en) | Chip package substrate and structure thereof | |
| TW201505137A (zh) | 電子封裝模組及其製造方法 | |
| JPH1126651A (ja) | 電子回路のパッケージ構造 | |
| JP2002176184A (ja) | 赤外線データ通信モジュールおよびその製造方法 | |
| CN211604129U (zh) | 传感器模组及电子设备 | |
| CN113013041A (zh) | 封装结构及其制备方法 | |
| US20210104563A1 (en) | Ultra-thin package structure for integrated circuit having sensing function and method forming the same | |
| CN206946509U (zh) | 超薄防水指纹模组及移动终端 | |
| CN216283945U (zh) | 感光模组以及终端设备 | |
| CN101335278A (zh) | 感测式封装件及其制法 | |
| JP2003086458A (ja) | チップ型複合部品モジュール及びその製造方法 | |
| JPH1154664A (ja) | 半導体装置 | |
| JPH0789575B2 (ja) | 半導体チップ搭載用プリント配線板 | |
| JPH03292768A (ja) | 固体撮像装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Effective date: 20040430 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040909 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060411 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060525 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Effective date: 20060622 Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060628 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120707 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |