JPH11260992A - Lead frame, semiconductor device and manufacture semiconductor device - Google Patents
Lead frame, semiconductor device and manufacture semiconductor deviceInfo
- Publication number
- JPH11260992A JPH11260992A JP10085966A JP8596698A JPH11260992A JP H11260992 A JPH11260992 A JP H11260992A JP 10085966 A JP10085966 A JP 10085966A JP 8596698 A JP8596698 A JP 8596698A JP H11260992 A JPH11260992 A JP H11260992A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- island
- leads
- semiconductor chip
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/78—Apparatus for connecting with wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/78—Apparatus for connecting with wire connectors
- H01L2224/7825—Means for applying energy, e.g. heating means
- H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
- H01L2224/78301—Capillary
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8512—Aligning
- H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
- H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
- H01L2224/8518—Translational movements
- H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/852—Applying energy for connecting
- H01L2224/85201—Compression bonding
- H01L2224/85205—Ultrasonic bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/1016—Shape being a cuboid
- H01L2924/10161—Shape being a cuboid with a rectangular active surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は半導体チップを載置
するためのリードフレーム、これを用いた半導体装置、
および半導体装置の製造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a lead frame for mounting a semiconductor chip, a semiconductor device using the same,
And a method for manufacturing a semiconductor device.
【０００２】[0002]
【従来の技術】トランジスタ、ダイオード、集積回路
（ＩＣ）等の種々の回路を内部に形成された半導体チッ
プは、一般に、製造の最終段階で必要な数のリードを取
り付けられ、保護のために樹脂でモールドされて、完成
品である半導体装置とされる。この工程では、リードの
原形と半導体チップ取り付け用の部位とを有する金属製
のリードフレームが用いられる。半導体チップ取り付け
用の部位はアイランドと呼ばれ、１本のリードの先端部
に形成される。他のリードは先端部がアイランド近傍に
位置するように形成される。2. Description of the Related Art Generally, a semiconductor chip in which various circuits such as a transistor, a diode, and an integrated circuit (IC) are formed is provided with a necessary number of leads in a final stage of manufacturing, and a resin for protection. To form a completed semiconductor device. In this step, a metal lead frame having an original lead shape and a portion for attaching a semiconductor chip is used. The part for attaching a semiconductor chip is called an island and is formed at the tip of one lead. Other leads are formed such that the tips are located near the island.
【０００３】半導体チップの上面には、入力または出力
のために、内部の回路に接続された複数のボンディング
パッドが設けられる。半導体チップは接着剤によりアイ
ランドに固着された後、ワイヤボンディングによってリ
ードの先端部と接続される。内部に形成される回路によ
っては、例えば入出力用の端子、電源用端子等を下面か
ら導出させた構成の半導体チップもあり、このような半
導体チップは、導電性の接着剤によりアイランドに固定
され、固定と同時に１本のリードに電気的に接続され
る。下面に露出した端子をもたない半導体チップの場
合、１つのボンディングパッドとアイランドの周辺部と
をワイヤで接続する場合もある。A plurality of bonding pads connected to internal circuits are provided on the upper surface of a semiconductor chip for input or output. After the semiconductor chip is fixed to the island with an adhesive, it is connected to the tip of the lead by wire bonding. Depending on the circuit formed inside, there is also a semiconductor chip having a configuration in which, for example, input / output terminals, power supply terminals, etc. are led out from the lower surface, and such a semiconductor chip is fixed to the island by a conductive adhesive. , And at the same time, it is electrically connected to one lead. In the case of a semiconductor chip having no terminals exposed on the lower surface, one bonding pad may be connected to the periphery of the island by a wire.
【０００４】樹脂モールドは、半導体チップ、アイラン
ドおよびリードの先端部を内包するように形成される。
リードのうち、樹脂モールドの内部に存在する部位はイ
ンナーリード、樹脂モールドの外部に存在する部位はア
ウターリードと呼ばれる。[0004] The resin mold is formed so as to enclose the tip of the semiconductor chip, the island and the lead.
Of the leads, a portion existing inside the resin mold is called an inner lead, and a portion existing outside the resin mold is called an outer lead.
【０００５】量産性を高めるためには、半導体チップの
アイランドへの固着、半導体チップとリードの接続、お
よび樹脂モールドの形成の工程を半導体チップごとに個
別に行うのではなく、１つの工程を多くの半導体チップ
について連続してあるいは並行して行うことが望まし
い。このため、１つのリードフレームには、アイランド
とリードから成る組が多数、並列して規則正しく形成さ
れる。全てのリードは、基端部で連結されるとともに、
リードフレームの撓みとリード間の間隔の変動を防止す
るために、基端部と先端部の中間部でも連結される。こ
の中間部を連結する部位はタイバーと呼ばれる。In order to improve mass productivity, the steps of fixing a semiconductor chip to an island, connecting a semiconductor chip to a lead, and forming a resin mold are not performed individually for each semiconductor chip, but one step is often performed. It is desirable to perform the processing continuously or in parallel for the semiconductor chips. Therefore, a large number of pairs of islands and leads are regularly formed in parallel on one lead frame. All leads are connected at the proximal end,
In order to prevent the bending of the lead frame and the fluctuation of the interval between the leads, the connection is also made at an intermediate portion between the base end and the tip. The part connecting the intermediate parts is called a tie bar.
【０００６】樹脂モールドを形成した状態の従来のリー
ドフレームを図５に示す。図５において、２７は樹脂モ
ールド、２１ａおよび２１ｂは１本のリード２０のアウ
ターリード２１、２３はタイバーである。インナーリー
ドは樹脂モールド２７に埋没しており、図には現れてい
ない。また、ここではリードフレームの一部のみを示し
ており、左右に連なる部位およびリード２０の基端部は
省略している。この例では、１つの半導体装置は３本の
リード２０を有する。FIG. 5 shows a conventional lead frame with a resin mold formed. In FIG. 5, 27 is a resin mold, 21a and 21b are outer leads 21 and 23 of one lead 20 and tie bars. The inner leads are buried in the resin mold 27 and are not shown in the drawing. Also, only a part of the lead frame is shown here, and a portion connected to the left and right and a base end of the lead 20 are omitted. In this example, one semiconductor device has three leads 20.
【０００７】リード２０を連結するタイバー２３を切除
し、アウターリード２１を基端部側で切断することによ
り、個々の半導体装置が分離される。分離された半導体
装置のアウターリード２１は、必要に応じて、樹脂モー
ルド２７の外面に沿うように折曲げられる。完成品であ
る半導体装置は、他の部品とともに、基板に取り付けら
れる。基板への取り付けは、基板に形成されている配線
パターンとアウターリード２１を接続し、かつ半導体装
置を強固に固定するために半田が使用される。[0007] The tie bars 23 connecting the leads 20 are cut off, and the outer leads 21 are cut off at the base end side, whereby individual semiconductor devices are separated. The outer lead 21 of the separated semiconductor device is bent along the outer surface of the resin mold 27 as necessary. The completed semiconductor device is mounted on a substrate together with other components. For attachment to the board, solder is used to connect the wiring pattern formed on the board to the outer leads 21 and to firmly fix the semiconductor device.
【０００８】半導体チップは小さく、また半導体装置は
小さいことが望ましく、インナーリードの配列ピッチ
（図５のＡ）は小さく設定される。一方、基板への取り
付けに際しては半田を用いることから、短絡を防止する
ために、アウターリード２１のアイランドから遠い部位
２１ｂの配列ピッチ（図５のＢ）は広く設定する必要が
ある。したがって、全てのリード２０を直線状に形成す
るのではなく、少なくとも外側に位置するリードは屈曲
部を有するように形成される。It is desirable that the semiconductor chip is small and the semiconductor device is small, and the arrangement pitch of the inner leads (A in FIG. 5) is set small. On the other hand, since solder is used for mounting to the board, the arrangement pitch (B in FIG. 5) of the portion 21b of the outer lead 21 far from the island needs to be set wide in order to prevent a short circuit. Therefore, not all the leads 20 are formed in a straight line, but at least the leads located outside are formed so as to have a bent portion.
【０００９】リードフレームは金属板を所望の形状に打
ち抜くことにより形成されるが、従来は、図５に示した
ように、リード２０を連結するタイバー２３の一部をリ
ード２０の屈曲部２１ｃとして兼用することにより、構
成を簡素化している。その結果、アウターリード２１の
配列ピッチはタイバー２３を境として変化し、部位２１
ａではインナーリードのピッチＡに等しく、部位２１ｂ
ではより大きなピッチＢとなっている。タイバー２３を
切除した後のリード２０を拡大して図６に示す。タイバ
ー２３のうち、隣合うリードを連結している部位のみが
切除され、一部は外側の２本のリードの屈曲部２１ｃと
して残存している。A lead frame is formed by punching a metal plate into a desired shape. Conventionally, as shown in FIG. 5, a part of a tie bar 23 connecting the leads 20 is formed as a bent portion 21c of the lead 20. The dual use simplifies the configuration. As a result, the arrangement pitch of the outer leads 21 changes with the tie bar 23 as a boundary,
a is equal to the pitch A of the inner lead,
Has a larger pitch B. FIG. 6 is an enlarged view of the lead 20 after the tie bar 23 has been cut off. Only the portion of the tie bar 23 that connects the adjacent leads is cut away, and a portion remains as the bent portion 21c of the two outer leads.
【００１０】半導体チップに取り付けるリードが３本程
度と少ない場合、リードを屈曲させても、隣合うリード
間でピッチの大きい部位２１ｂとピッチの小さい部位２
１ａが接近することはない。したがって、タイバー２３
をリード２０の辺縁に平行に切断して、切除部位のリー
ド間の間隔を広く保つことができる。When the number of leads to be attached to the semiconductor chip is as small as about three, even if the leads are bent, a portion 21b having a large pitch and a portion 2 having a small pitch between adjacent leads.
1a will not approach. Therefore, the tie bar 23
Can be cut parallel to the edge of the lead 20 to keep the space between the leads at the resection site wide.
【００１１】ところが、半導体チップに取り付けるリー
ドが多くなると、リードを屈曲させることにより、１本
のリードのピッチの大きい部位が、隣のリードのピッチ
の小さい部位に接近する。４本のリードを取り付ける場
合のリードフレームを図７に示し、そのタイバー２３を
切除した後のリード２０を拡大して図８に示す。この場
合、外側の２本のリードのみならず、内側の２本のリー
ドも屈曲部２１ｃを有しており、内側の２本のリードの
部位２１ｂは外側の２本のリードの部位２１ａに接近し
ている。したがって、タイバー２３を切除した後のリー
ドの間隔をできるだけ広くするためには、図８に示した
如く、タイバー２３をリード２０の辺縁に平行ではなく
斜めに切断しなければならない。However, when the number of leads to be attached to the semiconductor chip increases, by bending the leads, a portion having a large pitch of one lead approaches a portion having a small pitch of an adjacent lead. FIG. 7 shows a lead frame when four leads are attached, and FIG. 8 shows an enlarged view of the lead 20 after the tie bar 23 has been cut off. In this case, not only the outer two leads but also the inner two leads have the bent portions 21c, and the inner two lead portions 21b are close to the outer two lead portions 21a. doing. Therefore, in order to increase the interval between the leads after the tie bar 23 is cut off, the tie bar 23 must be cut obliquely, not parallel to the edge of the lead 20, as shown in FIG.
【００１２】しかしながら、斜めに切断してもタイバー
切除部のリードの間隔を広くするには限界がある。しか
も、斜めに切断するためには厳密な位置合わせが必要で
あり、位置合わせが正確になされないとリード間の間隔
が一様でなくなって、所定の間隔に達しない個所が生じ
る。リード間の間隔が狭いと、基板への取り付けに際
し、半田が盛り上がって隣合うリードが接触し、短絡す
るという不都合が生じ易い。[0012] However, there is a limit to widening the interval between the leads of the tie bar excision portion even if the oblique cutting is performed. In addition, strict alignment is required to cut diagonally, and if the alignment is not accurate, the intervals between the leads will not be uniform, and there will be places where the predetermined intervals are not reached. If the spacing between the leads is small, the solder may swell and the adjacent leads may come into contact with each other upon mounting to the substrate, which may cause a short circuit.
【００１３】このリード間の短絡を防止するために、タ
イバーを切除した部位のリードの表面に電気絶縁性の樹
脂を塗着して、絶縁コートを形成することが行われてい
る。図８の例では破線で囲った部位に絶縁コートが形成
される。In order to prevent the short circuit between the leads, an electrically insulating resin is applied to the surface of the lead where the tie bar has been cut to form an insulating coat. In the example of FIG. 8, an insulating coat is formed in a portion surrounded by a broken line.
【００１４】タイバー切除部に絶縁コートを形成する方
法は、リード間の絶縁を確保するのに有用である。しか
しながら、絶縁コートの形成はタイバーを切除した後に
行わなければならず、換言すれば、半導体装置ごとに個
別に行わなければならない。このため、単なる工程数の
増加にとどまらず、半導体装置の製造効率の大きな低下
が避けられない。しかも、発光ダイオード、受光ＩＣ、
フォトインタラプタ等の光−電気変換素子を使用した半
導体装置の場合には、絶縁コートの樹脂がはみ出して光
の出入口を塞ぐ恐れもある。The method of forming an insulating coat on the tie bar cut portion is useful for securing insulation between the leads. However, the formation of the insulating coat must be performed after the tie bar is cut, in other words, it must be performed individually for each semiconductor device. For this reason, the manufacturing efficiency of the semiconductor device is inevitably reduced not only by simply increasing the number of steps. Moreover, light emitting diodes, light receiving ICs,
In the case of a semiconductor device using a light-to-electric conversion element such as a photo interrupter, the resin of the insulating coat may protrude and block the light entrance / exit.
【００１５】さらに、タイバーを斜めに切断するために
厳密な位置合わせをする必要があり、これを可能にする
ためにリードフレームの加工精度を高くする必要もあ
る。このような理由により、従来のリードフレームの構
造は、半導体装置製造のコストの低減や歩留まりの向上
の障害の要因となっている。Further, it is necessary to perform strict alignment for cutting the tie bar obliquely, and it is necessary to increase the processing accuracy of the lead frame to enable this. For these reasons, the structure of the conventional lead frame is an obstacle to reducing the cost of manufacturing the semiconductor device and improving the yield.
【００１６】半導体チップのアイランドへの固着やワイ
ヤボンディングは、リードフレームを平坦なステージに
載置し、インナーリードのタイバー側をピンで上方から
押し付けて行われる。ワイヤボンディングを行うときの
アイランドを側方から見た様子を図９に示す。図９にお
いて、３１はアイランド、３２はインナーリード、３３
は半導体チップ、３４はボンディングパッド、３５はワ
イヤ、３６はステージ、３７はキャピラリツール、３８
は押し付け用のピンである。通常の場合、アイランド３
１、リード３２はともにステージ３６の上面に密接し、
半導体チップ３３もアイランド３１の上面に密接する。The bonding of the semiconductor chip to the island and the wire bonding are performed by placing the lead frame on a flat stage and pressing the tie bar side of the inner lead from above with a pin. FIG. 9 shows an island viewed from the side when wire bonding is performed. In FIG. 9, 31 is an island, 32 is an inner lead, 33
Is a semiconductor chip, 34 is a bonding pad, 35 is a wire, 36 is a stage, 37 is a capillary tool, 38
Is a pin for pressing. Normally, Island 3
1. Both the leads 32 are in close contact with the upper surface of the stage 36,
The semiconductor chip 33 is also in close contact with the upper surface of the island 31.
【００１７】この状態で、キャピラリツール３７を降下
させて、その先端から突出するワイヤ３５を、半導体チ
ップ３３を損傷しない程度の力で、ボンディングパッド
３４に押し当てる。そしてキャピラリツール３７よりワ
イヤ３５の先端に超音波を作用させて、ワイヤ３５をボ
ンディングパッド３４に固定する。次いで、キャピラリ
ツール３７を移動させてリード３２上に降下させ、同様
に力と超音波を加えてワイヤ３５をリード３２に固定
し、切断する。In this state, the capillary tool 37 is lowered, and the wire 35 protruding from the tip is pressed against the bonding pad 34 with a force that does not damage the semiconductor chip 33. Then, an ultrasonic wave is applied to the tip of the wire 35 from the capillary tool 37 to fix the wire 35 to the bonding pad 34. Next, the capillary tool 37 is moved and lowered onto the lead 32, and similarly, force and ultrasonic waves are applied to fix the wire 35 to the lead 32 and cut it.
【００１８】[0018]
【発明が解決しようとする課題】ところが、アイランド
は他のどのリードの先端部よりもタイバーから遠い位置
にあるため、アイランドの先端は浮き上がり易くステー
ジの上面から離間し易い。アイランド３１の先端がステ
ージ３６から離間した状態を図９に鎖線で示す。この状
態で半導体チップ３３をアイランド３１に固着しても両
者が密接せず、強固な固定をすることはできない。However, since the island is located farther from the tie bar than the tip of any other lead, the tip of the island is easily lifted and separated from the upper surface of the stage. The state in which the tip of the island 31 is separated from the stage 36 is shown by a chain line in FIG. Even if the semiconductor chip 33 is fixed to the island 31 in this state, the two do not come into close contact with each other and cannot be firmly fixed.
【００１９】また、アイランド３１の先端がステージ３
６から離間した状態でワイヤボンディングを行うと、ア
イランド３１が撓むため、十分な力がワイヤ３５に加わ
らなくなり、超音波も散逸してしまう。したがって、ボ
ンディングパッド３４とワイヤ３５を良好に接続するこ
とはできなくなる。アイランド３１の周辺部にワイヤ３
５を接続する場合も同様に、アイランド３１とワイヤ３
５を良好に接続することはできない。The tip of the island 31 is the stage 3
If wire bonding is performed in a state separated from 6, the island 31 bends, so that a sufficient force is not applied to the wire 35 and ultrasonic waves are also dissipated. Therefore, the bonding pad 34 and the wire 35 cannot be connected well. Wire 3 around the island 31
5 is connected to the island 31 and the wire 3
5 cannot be connected well.
【００２０】浮き上がりを防止するために、半導体チッ
プのアイランドへの固着やワイヤボンディングに際して
は、アイランドの先端部を別のピンによって上方から押
さえ付けることが行われている。図９において３９がそ
のピンであり、アイランド３１の先端部をステージ３６
に押さえ付ける。このため、アイランド３１の面積は、
半導体チップを載置するのに必要な面積より大きく設定
されており、その分樹脂モールドが大きくなって、完成
品である半導体装置も大型化している。In order to prevent the semiconductor chip from floating, when the semiconductor chip is fixed to the island or wire-bonded, the tip of the island is pressed from above by another pin. In FIG. 9, reference numeral 39 denotes the pin.
Press down on. Therefore, the area of the island 31 is
The area required for mounting the semiconductor chip is set to be larger than that of the semiconductor chip, and the resin mold is increased accordingly, and the semiconductor device as a finished product is also becoming larger.
【００２１】本発明は、上記問題点に鑑みてなされたも
ので、半導体チップがリードおよびアイランドに確実に
接続されて内部に接続不良のない小型の半導体装置を容
易に製造することが可能なリードフレームおよび半導体
装置の製造方法を提供することを目的とする。SUMMARY OF THE INVENTION The present invention has been made in view of the above-mentioned problems, and a lead capable of easily manufacturing a small-sized semiconductor device having a semiconductor chip securely connected to leads and islands and having no internal connection failure. It is an object to provide a method for manufacturing a frame and a semiconductor device.
【００２２】[0022]
【課題を解決するための手段】上記目的を達成するため
に、本発明では、半導体チップを載置するための略矩形
のアイランド、アイランドの第１の辺縁に連なりこの第
１の辺縁に対して略垂直な方向に延びる第１のリード、
およびアイランドに接近した端部を有し第１のリードと
略同じ方向に延びる複数の第２のリードより成るリード
フレームにおいて、アイランドは第１のリードに略平行
な第２の辺縁に突起部を有するものとする。In order to achieve the above object, according to the present invention, a substantially rectangular island for mounting a semiconductor chip is connected to a first edge of the island. A first lead extending in a direction substantially perpendicular to the first lead;
And a plurality of second leads having ends proximate to the islands and extending in substantially the same direction as the first leads, wherein the islands have protrusions on a second edge substantially parallel to the first leads. Shall be provided.
【００２３】突起部は、半導体チップのアイランドへの
固着またはワイヤボンディングに際して、アイランドの
浮き上がりを防止するためにピンで押さえ付ける部位と
して利用することができる。また、ワイヤと接続する部
位としても利用可能である。したがって、突起部を除く
アイランドを、半導体チップを載置するに足る最小限の
大きさとすることができる。The protruding portion can be used as a portion to be held down by a pin in order to prevent the island from floating when the semiconductor chip is fixed to the island or wire-bonded. Also, it can be used as a part to be connected to a wire. Therefore, the size of the island excluding the protrusions can be reduced to a minimum size for mounting the semiconductor chip.
【００２４】通常の場合、第２のリードの一部はアイラ
ンドの第２の辺縁に沿うように設けられるから、突起部
を含むアイランドの幅すなわち第１の辺縁方向の長さ
を、外側の２つの第２のリードの距離以下とすることが
できる。したがって、アイランドの第２の辺縁に突起部
を設けることは樹脂モールドの大きさに影響を及ぼさ
ず、半導体装置の大型化を招くことがない。In a normal case, a part of the second lead is provided along the second edge of the island, so that the width of the island including the protrusion, that is, the length in the first edge direction is set to the outside. The distance may be equal to or less than the distance between the two second leads. Therefore, providing the protrusion on the second edge of the island does not affect the size of the resin mold, and does not increase the size of the semiconductor device.
【００２５】本発明ではまた、上記のリードフレームを
用い、上面に入力または出力のためのボンディングパッ
ドを有する半導体チップをアイランドに固着し、アイラ
ンドおよび第２のリードの端部をステージに載置して突
起部を上方から押さえて、ボンディングパッドと第２の
リードの端部または突起部とをワイヤで接続することに
より半導体装置を製造する。ボンディングパッドとリー
ドとのワイヤボンディングまたはアイランドと半導体チ
ップとの接続を確実に行うことができるから、信頼性の
高い半導体装置を製造することができる上、アイランド
が小さいため、得られる半導体装置が小型になる。In the present invention, a semiconductor chip having a bonding pad for input or output on an upper surface is fixed to an island by using the above-mentioned lead frame, and the end of the island and the second lead is placed on a stage. The semiconductor device is manufactured by pressing the protrusion from above and connecting the bonding pad and the end or protrusion of the second lead with a wire. Since the wire bonding between the bonding pad and the lead or the connection between the island and the semiconductor chip can be reliably performed, a highly reliable semiconductor device can be manufactured. Further, since the island is small, the obtained semiconductor device is small. become.
【００２６】[0026]
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照しながら説明する。図１に、本発明の一実
施形態であるリードフレーム１に樹脂モールド７を形成
した状態を示す。リードフレーム１は、電気導電性の金
属板から不必要な部位をパンチングまたはエッチング処
理により除去して形成されている。Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 shows a state in which a resin mold 7 is formed on a lead frame 1 according to one embodiment of the present invention. The lead frame 1 is formed by removing unnecessary portions from an electrically conductive metal plate by punching or etching.
【００２７】このリードフレーム１は、多数の半導体チ
ップの各々に４本のリードを取り付けるためのものであ
り、４本で１群の帯状のリード１０を多数有している。
全てのリード１０は同じ方向に向けて配列されており、
基端部においてこれらと直交する幅広の連結部１５によ
り連結されている。全てのリード群は一定のピッチで規
則正しく配列されており、連結部１５には各群の位置を
示すための貫通孔１５ａが上記一定のピッチで形成され
ている。The lead frame 1 is for attaching four leads to each of a large number of semiconductor chips, and has a large number of band-shaped leads 10 in a group of four.
All leads 10 are arranged in the same direction,
At the base end, they are connected by a wide connecting portion 15 orthogonal to these. All the lead groups are regularly arranged at a constant pitch. Through holes 15a for indicating the positions of the groups are formed in the connecting portion 15 at the constant pitch.
【００２８】リード１０の先端部は樹脂モールド７に埋
没しており、全てのリード１０は、先端部と基端部の中
間部において、それらと直交する直線状のタイバー１３
によって連結されている。タイバー１３は、連結部１５
によるリード１０の連結を補強して、リードフレーム１
の撓みとリード１０の間隔の変動を防止するためのもの
である。タイバー１３は、リード１０の一部を成すもの
ではなく、後に切除される。The tip of the lead 10 is buried in the resin mold 7, and all the leads 10 have a straight tie bar 13 perpendicular to them at the middle between the tip and the base.
Are linked by The tie bar 13 is connected to the connecting portion 15.
Of the lead 10 by the lead frame 1
This is to prevent the bending of the lead 10 and the fluctuation of the interval between the leads 10. The tie bar 13 does not form a part of the lead 10 and is cut off later.
【００２９】リードフレーム１のうち１つの半導体装置
となる一部分を拡大して図２に示し、これに樹脂モール
ド７を形成した後の状態を図３に示す。図２に示したよ
うに、４本のリード１０のうちの１本の先端部は半導体
チップを載置するためのアイランド１４として大きく形
成されている。４本のリード１０のうちの他の先端部
は、いずれもアイランド１４の近傍に位置する。各リー
ド１０のうち、図２の破線より上方に位置する部位１２
が図３の樹脂モールド７に覆われるインナーリード、破
線よりも下方の部位１１が樹脂モールド７の外部に位置
するアウターリードとなる。FIG. 2 is an enlarged view of a part of the lead frame 1 which will be one semiconductor device, and FIG. 3 shows a state after the resin mold 7 is formed thereon. As shown in FIG. 2, the tip of one of the four leads 10 is formed large as an island 14 for mounting a semiconductor chip. The other ends of the four leads 10 are located near the island 14. A portion 12 of each lead 10 located above the broken line in FIG.
Are the inner leads covered by the resin mold 7 in FIG. 3, and the portion 11 below the broken line is the outer lead located outside the resin mold 7.
【００３０】図示しないが、アイランド１４に載置され
る半導体チップは入出力端子を含む４つの端子を有して
おり、そのうちの１つは下面として露出し、残りの３つ
は上面に形成された３つのボンディングパッドに接続さ
れている。半導体チップは導電性の接着剤によりアイラ
ンド１４に固着され、ボンディングパッドとインナーリ
ード１２が例えば金製のワイヤによって接続される。こ
れにより、４つの端子がそれぞれ異なるリード１０に電
気的に接続される。Although not shown, the semiconductor chip mounted on the island 14 has four terminals including input / output terminals, one of which is exposed as a lower surface, and the other three are formed on an upper surface. Connected to the three bonding pads. The semiconductor chip is fixed to the island 14 by a conductive adhesive, and the bonding pad and the inner lead 12 are connected by, for example, a gold wire. Thus, the four terminals are electrically connected to the different leads 10, respectively.
【００３１】４本のリード１０のどの先端部にアイラン
ド１４を形成するかは任意であり、ワイヤとインナーリ
ード１２のどの部位を接続するかも任意である。これら
は、ワイヤボンディングを容易に行い得るように、半導
体チップのボンディングパッドの位置に応じて定めると
よい。特に、インナーリード１２の接続部位は、樹脂モ
ールド形成時にワイヤを損傷することなく樹脂を注入す
ることができるように、樹脂の注入方向を考慮して定め
るのが好ましい。The tip of the four leads 10 at which the island 14 is formed is optional, and the connection between the wire and the inner lead 12 is also optional. These may be determined according to the positions of the bonding pads of the semiconductor chip so that wire bonding can be easily performed. In particular, it is preferable that the connection portion of the inner lead 12 is determined in consideration of the resin injection direction so that the resin can be injected without damaging the wire during the formation of the resin mold.
【００３２】なお、リードフレーム１は、３つの端子の
みを有し各端子が上面に形成されたボンディングパッド
に連なっている半導体チップ、すなわち下面をリード１
０と接続する必要のない半導体チップにも適用可能であ
る。その場合、アイランド１４に連なるリードは、樹脂
モールド７を形成するまでアイランド１４を固定するた
めの単なる支持部材として機能することになる。したが
って、導電性の接着剤ではなく絶縁性の接着剤で半導体
チップをアイランドに固着してもよく、アイランド１４
に連なるリードのアウターリード１１は切断して除去す
る。The lead frame 1 has only three terminals and each terminal is connected to a bonding pad formed on the upper surface.
The present invention is also applicable to a semiconductor chip that does not need to be connected to 0. In this case, the lead connected to the island 14 functions as a mere support member for fixing the island 14 until the resin mold 7 is formed. Therefore, the semiconductor chip may be fixed to the island with an insulating adhesive instead of a conductive adhesive.
The outer leads 11 of the leads connected to are cut and removed.
【００３３】リードフレーム１は、また、上面に４つの
ボンディングパッドを有し、４つの端子の全てがボンデ
ィングパッドに接続されている半導体チップにも適用す
ることができる。この場合、導電性または絶縁性の接着
剤で半導体チップをアイランド１４に固着し、ボンディ
ングパッドの１つをアイランド１４に連なるリードにワ
イヤで接続する。このリードは、当然、樹脂モールド７
を形成した後も保存する。The lead frame 1 can also be applied to a semiconductor chip having four bonding pads on the upper surface and all four terminals connected to the bonding pads. In this case, the semiconductor chip is fixed to the island 14 with a conductive or insulating adhesive, and one of the bonding pads is connected to a lead connected to the island 14 by a wire. This lead is, of course, a resin mold 7
Store after forming.
【００３４】アイランド１４は略矩形であり、インナー
リード１２に平行な２つの辺縁には突起部１４ａ、１４
ｂが形成されている。突起部１４ａ、１４ｂを除くアイ
ランド１４の大きさは、半導体チップを載置するために
必要な最小限の大きさに設定されている。突起部１４
ａ、１４ｂはリードに連なる辺縁に対向する辺縁の近傍
に設けられている。The island 14 has a substantially rectangular shape, and has protrusions 14a, 14a on two sides parallel to the inner lead 12.
b is formed. The size of the island 14 excluding the protrusions 14a and 14b is set to the minimum size required for mounting the semiconductor chip. Projection 14
a and 14b are provided near the edge facing the edge connected to the lead.
【００３５】一方の突起部１４ａは真っ直ぐで、その辺
縁はアイランド１４の辺縁に連続している。他方の突起
部１４ｂはリード１０から遠ざかる方向に向かって屈曲
している。突起部１４ｂの先端部および突起部１４ａは
半導体チップをアイランド１４に固着する際および／ま
たはワイヤボンディングを行う際に、ピンで押し付ける
部位として利用される。突起部１４ｂの基端部はワイヤ
と接続するための部位としても使用することができる。One of the protrusions 14a is straight, and its edge is continuous with the edge of the island 14. The other protrusion 14 b is bent in a direction away from the lead 10. The tip of the projection 14b and the projection 14a are used as a part pressed by a pin when the semiconductor chip is fixed to the island 14 and / or when wire bonding is performed. The base end of the projection 14b can also be used as a part for connecting to a wire.
【００３６】４本のインナーリード１２のうち外側の２
本は、突起部１４ａまたは１４ｂの近傍にまで達してお
り、突起部１４ａ、１４ｂを形成したアイランド１４の
辺縁に沿っている。このように、インナーリード１２を
アイランド１４に沿わせると、ワイヤと接続する部位を
自由に選択することができる。したがって、ボンディン
グパッドの位置が異なる種々の半導体チップにリードフ
レーム１を用いることが可能になり、また、樹脂モール
ド形成時の樹脂の注入方向を考慮してワイヤとの接続部
位の位置を決定することができる。The outer two of the four inner leads 12
The book reaches the vicinity of the protrusion 14a or 14b, and is along the edge of the island 14 on which the protrusions 14a and 14b are formed. As described above, when the inner lead 12 is arranged along the island 14, a portion to be connected to the wire can be freely selected. Therefore, the lead frame 1 can be used for various semiconductor chips having different positions of the bonding pads, and the position of the connection portion with the wire is determined in consideration of the resin injection direction at the time of forming the resin mold. Can be.
【００３７】インナーリード１２は等しいピッチＡで互
いに平行に形成されている。このピッチＡは、リード１
０の先端部がアイランド１４の近傍に位置するように、
小さく設定されている。これにより、樹脂モールド７を
半導体チップとリード１０の先端部の保護に必要な最小
の大きさに形成することが可能になっている。アウター
リード１１のうち樹脂モールド７に近い部位１１ａ（以
下、近部位という）はインナーリード１２の延長上に形
成されており、インナーリード１２と同じピッチＡを有
する。The inner leads 12 are formed at the same pitch A and in parallel with each other. This pitch A corresponds to lead 1
0 is located near the island 14,
It is set small. This makes it possible to form the resin mold 7 to the minimum size necessary to protect the semiconductor chip and the tip of the lead 10. A portion 11a of the outer lead 11 that is closer to the resin mold 7 (hereinafter, referred to as a near portion) is formed on an extension of the inner lead 12, and has the same pitch A as the inner lead 12.
【００３８】一方、アウターリード１１のうち樹脂モー
ルド７から遠い部位１１ｂ（以下、遠部位という）は、
基板への取り付けを容易にするとともにその際の半田に
よる短絡を防止するために、インナーリード１２のピッ
チＡよりも大きいピッチＢにする必要がある。このた
め、アウターリード１１には途中に屈曲部１１ｃが形成
されている。屈曲部１１ｃによるアウターリード１１の
近部位１１ａと遠部位１１ｂの位置のずれは、外側の２
本の方が内側の２本よりも大きい。４本のアウターリー
ド１１は左右対称に設定されており、このように対称関
係をもたせることで、内側の２本のリードの遠部位１１
ｂを外側にずらす量を等しくして最小にすることができ
る。On the other hand, a portion 11b of the outer lead 11 far from the resin mold 7 (hereinafter, referred to as a far portion)
The pitch B of the inner leads 12 needs to be larger than the pitch A of the inner leads 12 in order to facilitate attachment to the substrate and to prevent a short circuit due to solder at that time. Therefore, a bent portion 11c is formed in the outer lead 11 in the middle. The displacement between the near portion 11a and the far portion 11b of the outer lead 11 due to the bent portion 11c is equal to the outer two positions.
The book is larger than the two inner ones. The four outer leads 11 are set to be symmetrical left and right, and by providing such a symmetrical relationship, the distant portions 11 of the two inner leads are provided.
The amount by which b is shifted outward can be equalized and minimized.
【００３９】全てのリード１０の屈曲部１１ｃはアイラ
ンド１４から等距離に形成されており、したがって、隣
合うリードの間隔は屈曲部１１ｃ近傍で他のどの部位よ
りも小さくなる。ただし、相互の間隔が最も狭くなる屈
曲部１１ｃは、基板への取り付けに際し半田が盛り上が
ったとしても互いに接触することがないように、十分な
大きさに設計されている。具体的には、間隔の減少を最
小限に抑えるために、屈曲部１１ｃの向かい合う辺縁
を、他の部位の辺縁に対して斜めにして、互いに略平行
になるように設定している。リードフレーム１はパンチ
ングまたはエッチングによって一度に全体が形成される
から、リード１０の間隔にばらつきが生じることはな
く、屈曲部１１ｃの間隔も設計どおりとなる。The bent portions 11c of all the leads 10 are formed equidistant from the island 14, so that the distance between adjacent leads is smaller in the vicinity of the bent portion 11c than in any other portion. However, the bent portions 11c having the narrowest interval are designed to have a sufficient size so as not to come into contact with each other even when the solder is raised when the solder is mounted on the board. Specifically, in order to minimize the decrease in the interval, the opposing edges of the bent portion 11c are set to be oblique with respect to the edges of the other portions so as to be substantially parallel to each other. Since the entire lead frame 1 is formed at a time by punching or etching, there is no variation in the interval between the leads 10, and the interval between the bent portions 11c is as designed.
【００４０】タイバー１３は、アウターリード１１のう
ちアイランド１４と屈曲部１１ｃの間、すなわちインナ
ーリード１２とピッチが等しい近部位１１ａを連結する
ように形成されている。タイバー１３は樹脂モールドを
形成した後に切除する。切除されるタイバー１３の領域
を図３に斜線で示す。タイバー１３は、アウターリード
１１の近部位１１ａの辺縁に平行に、かつその辺縁に近
い位置で切断することが可能であり、そのように切断す
る。タイバー１３切除後の近部位１１ａには僅かに幅広
の部位１１ｄが形成されることになるが、隣合う部位１
１ｄの間隔は、隣合う屈曲部１１ｃの間隔と同程度また
はそれ以上になる。The tie bar 13 is formed so as to connect the outer lead 11 between the island 14 and the bent portion 11c, that is, the near portion 11a having the same pitch as the inner lead 12. The tie bar 13 is cut off after forming the resin mold. The region of the tie bar 13 to be cut is shown by hatching in FIG. The tie bar 13 can be cut at a position parallel to the edge of the near portion 11a of the outer lead 11 and at a position close to the edge, and cuts as such. A slightly wider portion 11d will be formed in the near portion 11a after the tie bar 13 is resected.
The interval of 1d is equal to or greater than the interval of the adjacent bent portion 11c.
【００４１】基板への取り付けに際し半田が盛り上がっ
た場合でも、タイバー切除後の部位１１ｄは、屈曲部１
１ｃと同様に、相互に接触することがなく、基板上での
リード１０の短絡は防止される。Even when the solder swells when mounting on the substrate, the portion 11d after the tie bar is cut off is not bent.
Like 1c, they do not contact each other, and short-circuiting of the leads 10 on the substrate is prevented.
【００４２】タイバー１３をリード１０の辺縁に対して
平行に切断することで、切断用の装置の刃先とリードフ
レーム１をあまり厳密に位置合わせする必要がなくな
る。例えば、リード１０に沿う方向（図３の上下方向）
に多少の位置ずれがあったとしても、タイバー１３の切
断される位置はその影響を全く受けず、切除されるタイ
バー１３の長さすなわち部位１１ｄ間の間隔は設計どお
りとなる。また、リード１０に垂直な方向（図３の左右
方向）に多少の位置ずれがあったとしても、そのずれは
タイバーの両方の切断位置に等しく影響するから、その
場合も、切除されるタイバー１３の長さすなわち部位１
１ｄ間の間隔は設計どおりとなる。By cutting the tie bar 13 in parallel with the edge of the lead 10, it is not necessary to align the cutting edge of the cutting device with the lead frame 1 very strictly. For example, the direction along the lead 10 (the vertical direction in FIG. 3)
Even if there is some displacement, the position where the tie bar 13 is cut is not affected at all, and the length of the cut tie bar 13, that is, the interval between the portions 11 d is as designed. Also, even if there is a slight displacement in the direction perpendicular to the lead 10 (the left-right direction in FIG. 3), the displacement equally affects both cutting positions of the tie bar. Length, ie, part 1
The interval between 1d is as designed.
【００４３】位置合わせが簡略化されると、タイバー１
３の切除に要する時間が短縮されて、半導体装置の製造
効率が向上する。また、リードフレーム１を特に高い加
工精度で形成する必要がなくなり、リードフレームの製
造自体も容易になる。When the alignment is simplified, the tie bar 1
The time required for cutting 3 is reduced, and the manufacturing efficiency of the semiconductor device is improved. Further, it is not necessary to form the lead frame 1 with particularly high processing accuracy, and the manufacture of the lead frame itself becomes easy.
【００４４】なお、タイバー１３は、切除に際し切断用
装置の刃先が樹脂モールド７や屈曲部１１ｃに触れるの
を避けるために、アウターリード１１の近部位１１ａの
中央付近に形成するのが好ましい。近部位１１ａを長く
形成するときは、樹脂モールド７と屈曲部１１ｃの双方
からある程度離れていれば、タイバー１３を近部位１１
ａの何処に形成してもよい。The tie bar 13 is preferably formed near the center of the near portion 11a of the outer lead 11 in order to prevent the cutting edge of the cutting device from touching the resin mold 7 and the bent portion 11c during cutting. When forming the near portion 11a long, if the tie bar 13 is separated from both the resin mold 7 and the bent portion 11c to some extent, the tie bar 13 is moved to the near portion 11a.
It may be formed anywhere in a.
【００４５】全てのアイランド１４への半導体チップの
固着、各半導体チップとリード１０とのワイヤボンディ
ング、全ての半導体チップの樹脂モールド７による封止
をこの順に行った後、上述のようにタイバー１３を切除
し、アウターリード１１を樹脂モールド７から適切な距
離で切断して、一度に多数の半導体装置を得る。必要に
応じてアウターリード１１を樹脂モールド７の下面に沿
うように折曲げて、半導体装置を完成させる。After the fixing of the semiconductor chips to all the islands 14, the wire bonding of each semiconductor chip to the leads 10, and the sealing of all the semiconductor chips by the resin mold 7, the tie bars 13 are removed as described above. The outer leads 11 are cut off at an appropriate distance from the resin mold 7 to obtain a large number of semiconductor devices at once. If necessary, the outer lead 11 is bent along the lower surface of the resin mold 7 to complete the semiconductor device.
【００４６】半導体チップの固着および／またはワイヤ
ボンディングを行う際には、リードフレーム１を載置し
たステージに突起部１４ａ、１４ｂをピンによって押し
付けることで、アイランド１４の先端の浮き上がりを防
止する。したがって、半導体チップはアイランド１４に
強固に固定され、半導体チップとリード１０のワイヤボ
ンディングも確実になされる。When the semiconductor chip is fixed and / or wire-bonded, the protrusions 14a and 14b are pressed by pins against the stage on which the lead frame 1 is mounted, thereby preventing the tip of the island 14 from floating. Therefore, the semiconductor chip is firmly fixed to the island 14, and the wire bonding between the semiconductor chip and the lead 10 is reliably performed.
【００４７】こうして製造した半導体装置は、リードの
数が多いにもかかわらずアウターリードが相互に十分な
間隔で離間し、タイバーを切除した部位や屈曲部に絶縁
コートを形成しなくても、基板に固定する際にリード同
士が接触して短絡するという不都合が防止される。基板
への固定および基板上に形成した配線パターンへの接続
には、手作業による半田付けのみならず、ディプソルダ
リング、フローソルダリング等の能率の良い半田付けの
方法も採用することができる。In the semiconductor device manufactured as described above, the outer leads are spaced apart from each other at a sufficient interval despite the large number of leads, and the substrate can be cut without forming an insulating coat on the portion where the tie bar is cut or the bent portion. This prevents the leads from coming into contact with each other and causing a short circuit when they are fixed. For fixing to the substrate and connecting to the wiring pattern formed on the substrate, not only manual soldering but also an efficient soldering method such as dip soldering or flow soldering can be adopted.
【００４８】図２に示したように、突起部１４ａ、１４
ｂを含むアイランド１４の横幅すなわちインナーリード
１２に垂直な方向（図２の左右方向）の長さは、最も外
側の２つインナーリード１２の間隔と略同じに設定され
ており、また、アイランド１４のインナーリード１２に
沿う方向（図２の上下方向）の長さは、半導体チップを
載置するに足る最小限に抑えられている。したがって、
樹脂モールド７を小さく形成することができ、半導体装
置も必要最小限の大きさとなる。As shown in FIG. 2, the protrusions 14a, 14a
b, ie, the length in the direction perpendicular to the inner leads 12 (the left-right direction in FIG. 2) is set substantially equal to the interval between the two outermost inner leads 12. The length (in the vertical direction in FIG. 2) along the inner lead 12 is minimized to the extent that the semiconductor chip is mounted. Therefore,
The resin mold 7 can be formed small, and the size of the semiconductor device also becomes the minimum required.
【００４９】形状を一部変更したアイランド１４’に半
導体チップ８を取り付けた状態を図４に示す。このアイ
ランド１４’を有するリードフレームの他の部位は上記
のリードフレーム１の対応各部と同じであり、重複する
説明は省略する。アイランド１４’は、リードフレーム
１のアイランド１４の突起部１４ｂに代えて、突起部１
４ｃを備えている。突起部１４はインナーリード１２に
近づく方向に向かって屈曲しており、その基端部の辺縁
はアイランド１４’の辺縁１４ｄの延長上にあり辺縁１
４ｄに連続している。FIG. 4 shows a state in which the semiconductor chip 8 is attached to the island 14 ′ whose shape has been partially changed. The other parts of the lead frame having the islands 14 'are the same as the corresponding parts of the lead frame 1 described above, and redundant description will be omitted. The island 14 ′ is replaced with the protrusion 1 b instead of the protrusion 14 b of the island 14 of the lead frame 1.
4c. The protrusion 14 is bent in a direction approaching the inner lead 12, and the edge of the base end is on the extension of the edge 14 d of the island 14 ′ and the edge 1
4d.
【００５０】８ａは半導体チップ８の上面に形成された
ボンディングパッドであり、９はボンディングパッド８
ａとインナーリード１２や突起部１４ｃの先端部とを接
続するワイヤである。例えばこの半導体チップ８は４つ
の端子を有するフォトＩＣであり、全ての端子は上面の
ボンディングパッド８ａに接続されている。４つのボン
ディングパッド８ａのうち、１つは突起部１４ｃの先端
部に接続されており、他の３つはそれぞれ異なるインナ
ーリード１２に接続されている。8a is a bonding pad formed on the upper surface of the semiconductor chip 8, and 9 is a bonding pad 8
This is a wire that connects a to the tip of the inner lead 12 or the protrusion 14c. For example, the semiconductor chip 8 is a photo IC having four terminals, and all terminals are connected to bonding pads 8a on the upper surface. One of the four bonding pads 8a is connected to the tip of the protrusion 14c, and the other three are connected to different inner leads 12, respectively.
【００５１】斜線を付した部位は半導体チップ８の固着
やワイヤボンディングの際に、ピンによって押さえられ
る部位である。このように、突起部１４ｃの基端部をア
イランド１４’の先端に連続させると、アイランド１
４’に対するピンの横方向（図４の左右方向）の相対的
な位置をあまり厳密に合わせる必要がなくなり、それだ
け半導体チップの固着やワイヤボンディングが容易にな
る。The hatched portions are portions that are held down by pins when the semiconductor chip 8 is fixed or wire-bonded. As described above, when the base end of the projection 14c is continued to the tip of the island 14 ', the island 1
There is no need to adjust the relative position of the pin in the lateral direction (the left-right direction in FIG. 4) with respect to 4 ′, so that the fixing of the semiconductor chip and the wire bonding become easier.
【００５２】突起部１４ｃの先端部を半導体チップ８の
上面のボンディングパッド８ａとワイヤで接続する場合
には、アイランドの浮きが生じるとワイヤボンディング
の不良が生じる危険性が格段に高くなるが、本発明のよ
うに突起部１４ａ、１４ｃを押さえてワイヤボンディン
グすることにより、超音波を良好に作用させて確実なワ
イヤボンディングを実現し得る。When the tip of the projection 14c is connected to the bonding pad 8a on the upper surface of the semiconductor chip 8 with a wire, the risk of wire bonding failure is greatly increased if the island is lifted. By performing the wire bonding while pressing the protruding portions 14a and 14c as in the present invention, it is possible to make the ultrasonic wave act satisfactorily and realize the reliable wire bonding.
【００５３】なお、ここでは、半導体チップに４本のリ
ードを取り付けるためのリードフレームの例について説
明したが、本発明は、より多くのリードを取り付ける場
合にも適用することができる。切除されるタイバーの長
さはインナーリードの間隔によって定まり、屈曲部の間
隔には依存しないから、リードが多くなっても本発明の
リードフレームによる短絡防止の効果は減殺されること
がない。前述のように、アウターリードは左右対称に形
成することが望ましく、奇数本のリードを半導体チップ
に取り付けるときは、中央のリードには屈曲部を設けず
直線とするのがよい。Although an example of a lead frame for attaching four leads to a semiconductor chip has been described here, the present invention can be applied to a case where more leads are attached. The length of the tie bar to be cut is determined by the interval between the inner leads and does not depend on the interval between the bent portions. Therefore, even if the number of leads is increased, the effect of the lead frame of the present invention for preventing short circuit is not diminished. As described above, the outer leads are desirably formed symmetrically. When attaching an odd number of leads to the semiconductor chip, it is preferable that the center lead be straight without a bent portion.
【００５４】上記実施形態では、全てのリードの屈曲部
をアイランドから略等しい距離に形成したが、これはア
ウターリードが過度に長くなるのを回避するためであ
る。アウターリードを長くしてもかまわないときは、ア
イランドからの距離が異なる位置に屈曲部を形成するこ
とができる。その場合、隣合うリードの屈曲部間の距離
が長くなって、多数のリードを有する半導体装置を製造
する場合でも、短絡が確実に防止される。しかも、アイ
ランドとタイバーとの距離は一定であり、タイバーの切
断は、リードが少ない場合と同様に容易である。In the above embodiment, the bent portions of all the leads are formed at substantially the same distance from the island, in order to prevent the outer leads from becoming excessively long. When the outer lead can be made longer, the bent portion can be formed at a position different in distance from the island. In this case, the distance between the bent portions of the adjacent leads increases, and even when a semiconductor device having a large number of leads is manufactured, a short circuit is reliably prevented. In addition, the distance between the island and the tie bar is constant, and cutting of the tie bar is as easy as when the number of leads is small.
【００５５】アウターリードのアイランドから遠い部位
の配列ピッチは、基板に形成する配線パターンの間隔を
一定にするために一定にすることが望ましいが、基板の
配線パターンの間隔に応じて変えるようにしても構わな
い。インナーリードおよびその延長であるアウターリー
ドのアイランドに近い部位の配列ピッチは一定にする必
要がなく、半導体チップに形成されているボンディング
パッドの位置に応じて、リード間で異なるように設定す
ることができる。ただし、これらの部位は、タイバーの
切除を容易にするために、相互に平行または平行に近く
形成すべきである。It is desirable that the arrangement pitch of the portion of the outer lead far from the island is constant in order to make the interval of the wiring pattern formed on the substrate constant. However, the arrangement pitch is changed according to the interval of the wiring pattern of the substrate. No problem. The arrangement pitch of the inner lead and the extension of the outer lead, which is close to the island, does not need to be constant, and can be set differently between the leads according to the position of the bonding pad formed on the semiconductor chip. it can. However, these sites should be formed parallel or nearly parallel to each other to facilitate tie bar resection.
【００５６】また、上記の説明ではアイランドのリード
に平行な２つの辺縁のそれぞれに１つの突起部、すなわ
ち２つの突起部を設けた例を示したが、突起部は少なく
とも全体として１つあればよい。ただし、上記のように
２つの突起部を設ける方が、アイランドの浮きをより確
実に防止することができる。In the above description, an example is shown in which one protrusion, that is, two protrusions is provided on each of two edges parallel to the lead of the island, but at least one protrusion is provided as a whole. I just need. However, the provision of the two protrusions as described above can more reliably prevent the island from floating.
【００５７】[0057]
【発明の効果】請求項１のリードフレームによるとき
は、突起部を押さえてアイランドをステージに密接させ
ることができるから、半導体チップのアイランドへの固
着および／またはワイヤボンディングが確実になる。し
たがって、接続不良のない半導体装置が得られる。しか
も、アイランドを半導体チップ載置のために必要最小限
の大きさにすることができるから、得られる半導体装置
も小型化される。According to the lead frame of the first aspect, the island can be brought into close contact with the stage by pressing the projection, so that the semiconductor chip is securely fixed to the island and / or wire-bonded. Therefore, a semiconductor device free from poor connection can be obtained. In addition, the size of the island can be reduced to a minimum necessary for mounting the semiconductor chip, so that the obtained semiconductor device can be downsized.
【００５８】請求項２の半導体装置は、内部に接続不良
のない小型の半導体装置となる。The semiconductor device according to the second aspect is a small-sized semiconductor device having no internal connection failure.
【００５９】請求項３の半導体装置の製造方法では、内
部に接続不良がなくしかも小型の半導体装置が容易に得
られる。According to the method of manufacturing a semiconductor device of the third aspect, a small-sized semiconductor device having no internal connection failure can be easily obtained.
【図１】 本発明の一実施形態のリードフレームに樹脂
モールドを形成した状態を示す図。FIG. 1 is a view showing a state in which a resin mold is formed on a lead frame according to an embodiment of the present invention.
【図２】 図１のリードフレームの１つの半導体装置と
なる一部分を示す図。FIG. 2 is a view showing a part of one semiconductor device of the lead frame of FIG. 1;
【図３】 図２のリードフレームのアイランドとその周
囲に樹脂モールドを形成した状態を示す図。FIG. 3 is a diagram showing a state in which a resin mold is formed around the island of the lead frame of FIG. 2 and its periphery.
【図４】 アイランドの一部の形状を変更したリードフ
レームの一部分を示す図。FIG. 4 is a view showing a part of a lead frame in which the shape of a part of an island is changed.
【図５】 従来のリードフレームに樹脂モールドを形成
した状態を示す図。FIG. 5 is a view showing a state in which a resin mold is formed on a conventional lead frame.
【図６】 図５のリードフレームのタイバー切除後のリ
ードを示す図。FIG. 6 is a view showing the lead after the tie bar is cut off from the lead frame of FIG. 5;
【図７】 従来の他のリードフレームに樹脂モールドを
形成した状態を示す図。FIG. 7 is a view showing a state in which a resin mold is formed on another conventional lead frame.
【図８】 図７のリードフレームのタイバー切除後のリ
ードを示す図。FIG. 8 is a view showing the lead after the tie bar is cut off from the lead frame of FIG. 7;
【図９】 ワイヤボンディングを行うときのアイランド
を側方から見た様子を示す図。FIG. 9 is a diagram showing an island viewed from the side when performing wire bonding.
１ リードフレーム ７ 樹脂モールド １０ リード １１ アウターリード １１ａ アウターリード近部位 １１ｂ アウターリード遠部位 １１ｃ 屈曲部 １２ インナーリード １３ タイバー １４ アイランド １４’ アイランド １４ａ 突起部 １４ｂ 突起部 １４ｃ 突起部 １５ 連結部 DESCRIPTION OF SYMBOLS 1 Lead frame 7 Resin mold 10 Lead 11 Outer lead 11a Outer lead near part 11b Outer lead far part 11c Bent part 12 Inner lead 13 Tie bar 14 Island 14 'Island 14a Projection part 14b Projection part 14c Projection part 15 Connection part
Claims (3)
アイランド、前記アイランドの第１の辺縁に連なり該第
１の辺縁に対して略垂直な方向に延びる第１のリード、
および前記アイランドに接近した端部を有し前記第１の
リードと略同じ方向に延びる複数の第２のリードより成
るリードフレームにおいて、 前記アイランドは前記第１のリードに略平行な第２の辺
縁に突起部を有することを特徴とするリードフレーム。A substantially rectangular island on which a semiconductor chip is mounted; a first lead connected to a first edge of the island and extending in a direction substantially perpendicular to the first edge;
And a plurality of second leads having an end close to the island and extending in the same direction as the first lead, wherein the island has a second side substantially parallel to the first lead. A lead frame having a protrusion on an edge.
ングパッドを有し前記アイランドに載置された半導体チ
ップ、前記ボンディングパッドと前記第２のリードまた
は前記突起部を接続するワイヤ、ならびに前記半導体チ
ップ、前記アイランドおよび前記第２のリードの端部を
封止する樹脂モールドより成ることを特徴とする請求項
１に記載のリードフレームを用いた半導体装置。2. A semiconductor chip having a bonding pad for input or output on an upper surface thereof, mounted on the island, a wire connecting the bonding pad to the second lead or the protrusion, and the semiconductor chip. 2. A semiconductor device using a lead frame according to claim 1, comprising a resin mold for sealing an end of said island and said second lead.
ングパッドを有する半導体チップを前記アイランドに固
着し、前記アイランドおよび前記第２のリードの端部を
ステージに載置して前記突起部を上方から押さえて、前
記ボンディングパッドと前記第２のリードの端部または
前記突起部とをワイヤで接続することを特徴とする請求
項１に記載のリードフレームを用いた半導体装置の製造
方法。3. A semiconductor chip having a bonding pad for input or output on an upper surface is fixed to the island, and the end of the island and the second lead is placed on a stage, and the projection is raised from above. 2. The method of manufacturing a semiconductor device using a lead frame according to claim 1, wherein the bonding pad is connected to an end of the second lead or the protrusion by a wire.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08596698A JP3707926B2 (en) | 1998-03-31 | 1998-03-31 | Lead frame, semiconductor device, and method of manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08596698A JP3707926B2 (en) | 1998-03-31 | 1998-03-31 | Lead frame, semiconductor device, and method of manufacturing semiconductor device |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10061175A Division JPH10326856A (en) | 1997-03-21 | 1998-03-12 | Lead frame and production of semiconductor device using the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11260992A true JPH11260992A (en) | 1999-09-24 |
| JP3707926B2 JP3707926B2 (en) | 2005-10-19 |
Family
ID=13873487
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP08596698A Expired - Fee Related JP3707926B2 (en) | 1998-03-31 | 1998-03-31 | Lead frame, semiconductor device, and method of manufacturing semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3707926B2 (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010232598A (en) * | 2009-03-30 | 2010-10-14 | Teikoku Tsushin Kogyo Co Ltd | Electronic component |
| CN102142419A (en) * | 2010-02-03 | 2011-08-03 | 亿光电子工业股份有限公司 | Two-sided lead frame structure |
| JP2012015202A (en) * | 2010-06-29 | 2012-01-19 | On Semiconductor Trading Ltd | Semiconductor device, and method of manufacturing the same |
| US9111920B2 (en) | 2011-03-09 | 2015-08-18 | Panasonic Intellectual Property Co., Ltd. | Semiconductor device |
-
1998
- 1998-03-31 JP JP08596698A patent/JP3707926B2/en not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010232598A (en) * | 2009-03-30 | 2010-10-14 | Teikoku Tsushin Kogyo Co Ltd | Electronic component |
| CN102142419A (en) * | 2010-02-03 | 2011-08-03 | 亿光电子工业股份有限公司 | Two-sided lead frame structure |
| JP2012015202A (en) * | 2010-06-29 | 2012-01-19 | On Semiconductor Trading Ltd | Semiconductor device, and method of manufacturing the same |
| US9111920B2 (en) | 2011-03-09 | 2015-08-18 | Panasonic Intellectual Property Co., Ltd. | Semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3707926B2 (en) | 2005-10-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6927096B2 (en) | Method of manufacturing a semiconductor device | |
| US6107676A (en) | Leadframe and a method of manufacturing a semiconductor device by use of it | |
| US6677219B2 (en) | Method of forming a ball grid array package | |
| USH1267H (en) | Integrated circuit and lead frame assembly | |
| KR950014677B1 (en) | Integrated circuit mounting apparatus | |
| US5406119A (en) | Lead frame | |
| JP3707926B2 (en) | Lead frame, semiconductor device, and method of manufacturing semiconductor device | |
| JPH10326856A (en) | Lead frame and production of semiconductor device using the same | |
| KR100281298B1 (en) | Lead frame for ball grid array, semiconductor device having it, and process for producing it | |
| US6576985B2 (en) | Semiconductor device packaging assembly | |
| EP0171783A2 (en) | Module board and module using the same and method of treating them | |
| JP2008177424A (en) | Semiconductor device | |
| KR19980063740A (en) | Multilayer Leadframe for Molded Packages | |
| JP2842430B2 (en) | TAB tape | |
| US6365437B2 (en) | Method of connecting a die in an integrated circuit module | |
| GB2368195A (en) | Leadframe diepad | |
| JP2002050729A (en) | Lead frame, semiconductor device, and method of manufacturing the same | |
| KR100321149B1 (en) | chip size package | |
| JP2001298056A (en) | Flexible wiring board, film carrier, tape-like semiconductor device, semiconductor device and its manufacturing method circuit board and electronic apparatus | |
| JP2774179B2 (en) | Semiconductor device and electronic device | |
| KR100202634B1 (en) | Wiring structure of package | |
| KR20020032175A (en) | Wire bonding structure and its method | |
| JP2726648B2 (en) | Semiconductor device | |
| JPH01119045A (en) | Lead frame | |
| JPH0322448A (en) | Lead frame for tab type semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050426 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050523 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050614 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050706 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050802 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050802 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110812 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110812 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120812 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130812 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |