JPH11260979A

JPH11260979A - 圧接型半導体装置

Info

Publication number: JPH11260979A
Application number: JP5818398A
Authority: JP
Inventors: Takahiko Yoshida; 貴彦吉田; Masahiro Shiozawa; 方浩塩澤; Yasuyoshi Hirai; 平井　　康義
Original assignee: Denso Corp; Nippon Soken Inc
Current assignee: Denso Corp; Soken Inc
Priority date: 1998-03-10
Filing date: 1998-03-10
Publication date: 1999-09-24
Anticipated expiration: 2018-03-10
Also published as: JP4091159B2

Abstract

(57)【要約】【課題】圧接型半導体装置において、半導体素子と熱
緩衝板との熱膨張量の差による摺動を極力小さくし、安
定した接触状態を保つ。【解決手段】圧接型半導体装置１０は、表裏面１ｂ及
び１ｃに電極が形成された半導体素子１ａからなる素子
部１を備え、この半導体素子１ａの表裏面１ｂ、１ｃに
電極板３、４を圧接してなる。さらに、半導体素子１ａ
の表面１ｂと電極板３との間には、シリコン（Ｓｉ）か
らなる熱緩衝板２が介在されている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、大電力を制御する
半導体素子を圧接した状態で使用する圧接型半導体装置
に関するものである。

【０００２】

【従来の技術】この種の圧接型半導体装置は、一般に、
半導体素子を、この半導体素子と導通する上下主電極に
て電極ブロックで圧接することで挟持した構成としてい
る。この圧接型半導体装置において、半導体素子と電極
ブロックの熱歪みによる荷重集中や、熱膨張差による接
触面、特に半導体素子表面の摩耗など半導体素子への物
理的ダメージを小さくするために、熱緩衝板（熱緩衝部
材）としてＭｏ（モリブデン）やＷ（タングステン）を
用いることが知られており、例えば、特開平８−３３０
３３８号公報等においても、実際にＭｏが用いられてい
る。

【０００３】

【発明が解決しようとする課題】今日、この種の半導体
素子においても大容量化が進んでおり、それに伴って素
子の大型化や発熱量も増大し、半導体素子と熱緩衝板と
の熱膨張差や熱歪みの更なる低減が必要とされる。例え
ば、現在、圧接型半導体装置の熱緩衝板として多用され
ているＭｏやＷは、化学便覧等の文献によれば、半導体
素子の主材料であるシリコン（Ｓｉ）にたいする線熱膨
張率がＭｏで約２３％、Ｗで約８％ある。

【０００４】そのため、半導体素子として用いられるパ
ワー素子（ＩＧＢＴやサイリスタ等）等の冷熱サイクル
が頻繁に繰り替えされる部分では、熱膨張量の差による
半導体素子と熱緩衝板との摺動（位置ずれ）によって接
触面、特に半導体素子表面が摩耗され、最悪の場合には
素子が破壊されることが考えられる。しかも、今後、半
導体素子の大容量化が進むと、さらに前述の懸念が大き
くなる。

【０００５】本発明は、上記問題点に鑑みてなされたも
のであり、圧接型半導体装置において、半導体素子と熱
緩衝板との熱膨張量の差による摺動を極力小さくし、安
定した接触状態を保つことを目的とする。

【０００６】

【課題を解決するための手段】本発明は、半導体素子の
主材料がＳｉであることに着目して、上記課題の達成を
図るものである。すなわち、請求項１および請求項２記
載の発明においては、熱緩衝部材を半導体素子の主材料
と同材質であるＳｉからなるものとしたことを特徴とし
ている。

【０００７】請求項１記載の圧接型半導体装置は、半導
体素子（１ａ）とこの半導体素子（１ａ）と導通する電
極部（１ｂ、１ｃ）とを有する素子部（１）を備え、素
子部（１）の電極部（１ｂ、１ｃ）に電極ブロック
（３、４）を圧接してなり、更に、電極部（１ｂ）と電
極ブロック（３）との間に、シリコン（Ｓｉ）からなる
熱緩衝部材（２）が介在されていることを特徴としてい
る。

【０００８】ここで、半導体素子は１つでも複数でも構
わない。また電極部とは、半導体素子が１つの場合に
は、半導体素子の電極形成部位を意味し、半導体素子が
複数の場合には、複数の半導体素子の電極によって回路
が形成されている部位（回路形成部）を意味する。さら
に、電極ブロックによって圧接される電極部は、１つで
も複数でも構わない。

【０００９】本発明においては、熱緩衝部材（２）が半
導体素子（１ａ）の主材料と同じＳｉであるため、両者
の線熱膨張量の差はＭｏやＷより小さく、ほとんど０と
考えることができる。よって、冷熱サイクル等による素
子部（１）と熱緩衝部材（２）との摺動を極力小さく
し、安定した接触状態を保つことができ、半導体素子
（１ａ）の摩耗や破壊を防止できる。

【００１０】また、Ｓｉのバルク材の電気抵抗率は、純
度に依存するが、その値は化学便覧（II−ｐ４９４）に
よれば４×１０^-6Ωｃｍであり、Ｍｏの５．２×１０^-6
ΩｃｍやＷの５．７×１０^-6Ωｃｍと比べて小さく、電
気伝導の面からもすぐれているため、半導体素子（１
ａ）と電極ブロック（３）との導電性を確保しやすい。
ところで、Ｓｉ材料を熱緩衝板に用いることはサイリス
タ等のパワー素子開発当時（１９７０年代）にも検討さ
れたと考えられるが、当時はＳｉバルク材の電気抵抗率
を下げるに必要なドーパント装置（能力）が十分でな
く、コスト的にも問題があったと考えられる。しかし、
近年の半導体製造用装置の能力向上により、上記の問題
点も解決されたと考えられ、Ｓｉバルク材の半導体素子
以外（付加価値の低い物）への適用もコスト的に可能に
なってきている。

【００１１】請求項２記載の発明は、このような背景に
鑑みてなされたものであり、上記熱緩衝部材（２）を、
シリコン（Ｓｉ）の電気抵抗率を下げるための物質が添
加されたものとしたことを特徴としている。ここで電気
抵抗率を下げるための物質としては、具体的にはボロン
（Ｂ）或いはリン（Ｐ）等があり、これらをＳｉにドー
プすることで、電気抵抗率を下げることができる。

【００１２】よって、本発明によれば、熱緩衝部材
（２）を介して、半導体素子（１ａ）と電極ブロック
（３）との間の導電性をより確実に確保することができ
る。なお、上記各手段の括弧内の符号は、後述する実施
形態記載の具体的手段との対応関係を示すものである。

【００１３】

【発明の実施の形態】以下、本発明を図に示す実施形態
について説明する。図１は本発明の一実施形態を示すも
ので、圧接型半導体装置１０の断面構成を示す説明図で
ある。素子部１は１つの半導体素子１ａから構成された
ものとしている。本実施形態では半導体素子１ａはＩＧ
ＢＴやサイリスタ等のパワー半導体素子からなるものと
している。そして、この半導体素子１ａの表裏面１ｂ、
１ｃは、例えばＡｌ（アルミニウム）やＡｕ（金）等か
らなる電極（図示せず）が形成された電極部として構成
されている。

【００１４】なお、通常、半導体素子において、表面と
は素子を構成する膜が形成される側の面（素子形成面）
であり、裏面とは素子を構成する膜が形成されない側の
面（非素子形成面）である。このことは、本実施形態に
おいても同様であり、表面１ｂが素子形成面、裏面１ｃ
が非素子形成面をなす。また、上記パワー半導体素子に
おいては、表面１ｂが半導体素子１ａのエミッタ側電極
部、裏面１ｃが半導体素子１ａのコレクタ側電極部に該
当する。

【００１５】そして、図１に示す様に、素子部１の表面
１ｂ側にＳｉのバルク材からなる熱緩衝板（熱緩衝部
材）２を配置し、例えばＣｕ（銅）からなる電極板（電
極ブロック）３、４によって素子部１を挟持している。
ここで、表面１ｂは上記のように素子形成面であり、特
に、摩耗等を防止する必要があるため、本実施形態では
熱緩衝板２を表面１ｂ側に挿入している。

【００１６】熱緩衝板２は、電気抵抗率を下げるための
物質であるボロン（Ｂ）或いはリン（Ｐ）等が添加され
ており、素子部１と電極板３との導通を確保している。
ここで、電極板３、４はその外側より図示しない荷重発
生装置（例えばスタックボルト等）によって荷重が印加
され、設定する接触電気抵抗・熱抵抗が得られる様に荷
重を保持している。なお、上記パワー半導体素子におい
ては、電極板３がエミッタ側圧接電極板、電極板４がコ
レクタ側圧接電極板に該当する。

【００１７】ところで、このような構成を有する圧接型
半導体装置１０においては、熱緩衝板２が半導体素子１
ａの主材料と同じＳｉであるため、両者の線熱膨張量の
差はＭｏやＷより小さく、ほとんど０と考えることがで
きる。よって、冷熱サイクル等による素子部１と熱緩衝
板２との摺動を極力小さくし、安定した接触状態を保つ
ことができ、半導体素子の摩耗や破壊を防止できる。

【００１８】例えば、電極板３としてＣｕ（銅）板を用
いると、もし熱緩衝板２が介在しない構成とした場合に
は、Ｓｉに対するＣｕの線熱膨張率は約２００％あるた
め熱膨張差による摺動（位置ずれ）は大きく、半導体素
子１表面が多量に摩耗されることが予測される。しか
し、Ｓｉ板を熱緩衝板２として挿入しているため半導体
素子１と熱緩衝板２との間には摺動（位置ずれ）が発生
しないため、摩耗されるのは熱緩衝板２であり、半導体
素子１ａ表面が摩耗せず、素子がダメージを受けること
がない。

【００１９】また、本実施形態では、電極板３と素子部
１との間に熱緩衝板２を介在させるだけの構成で、十分
本発明の目的を達成することができ、構成を非常にシン
プルにすることができる。（他の実施形態）なお、素子部１、熱緩衝板２及び電極
板３は直接当接していなくともよく、素子部１と熱緩衝
板２との間、又は熱緩衝板２と電極板３との間に、導電
性の軟らかい材料（例えば、軟金属、金属粉末等）を介
在させてもよい。

【００２０】また、上記実施形態では、半導体素子１ａ
の裏面１ｃ側（非素子形成面側）のにも熱緩衝板２を、
表面１ｂ同様に介在させてもよい。それによって、半導
体素子１ａにおいて非素子形成面側からもダメージ低減
できる。また、半導体素子の裏面側が半田接続されて、
表面側のみが圧接されている場合、例えば、図１におい
て電極板４に半導体素子１ａの裏面１ｃが半田接続され
た圧接型半導体装置においても、素子部と電極板との間
に、シリコン（Ｓｉ）からなる熱緩衝板が介在されてい
れば、上記と同様の効果を奏する圧接型半導体装置が得
られる。

【００２１】なお、上記素子部１において半導体素子１
ａは複数でもよい。この場合、例えば、素子部は、基板
上に複数個の半導体素子１ａによって回路が形成された
構成とでき、この基板の回路形成面に熱緩衝板を介して
電極板を圧接して、圧接型半導体装置を構成できる。こ
こにおいて、熱緩衝板により上記と同様の効果が得られ
るのは勿論である。

【００２２】以上説明した様に、本発明によれば圧接型
半導体装置において半導体素子と素子圧接体である電極
ブロックとの熱歪み、熱膨張による半導体素子へのダメ
ージを極めて小さくすることができる。

【図面の簡単な説明】

【図１】本発明の一実施形態に係る圧接型半導体装置の
断面構成を示す説明図である。

【符号の説明】

１…素子部、１ａ…半導体素子、１ｂ…半導体素子の表
面、１ｃ…半導体素子の裏面、２…熱緩衝板、３、４…
電極板。

───────────────────────────────────────────────────── フロントページの続き (72)発明者平井康義愛知県刈谷市昭和町１丁目１番地株式会社デンソー内

Claims

【特許請求の範囲】

【請求項１】半導体素子（１ａ）と、この半導体素子
（１ａ）と導通する電極部（１ｂ、１ｃ）とを有する素
子部（１）を備え、前記素子部（１）の前記電極部（１ｂ、１ｃ）に電極ブ
ロック（３、４）を圧接してなる圧接型半導体装置にお
いて、前記電極部（１ｂ）と前記電極ブロック（３）との間
に、シリコン（Ｓｉ）からなる熱緩衝部材（２）が介在
されていることを特徴とする圧接型半導体装置。
【請求項２】前記熱緩衝部材（２）は、前記シリコン
（Ｓｉ）の電気抵抗率を下げるための物質が添加されて
いることを特徴とする請求項１または２に記載の圧接型
半導体装置。