JPH11260800A

JPH11260800A - 半導体装置の製造工程の管理方法及び半導体装置

Info

Publication number: JPH11260800A
Application number: JP5758198A
Authority: JP
Inventors: Kouji Eriguchi; 浩二江利口; Takayuki Yamada; 隆順山田
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1998-03-10
Filing date: 1998-03-10
Publication date: 1999-09-24

Abstract

(57)【要約】【課題】ウエハレベルでのマイクロローディング効果
の算出手法および検査機能を有する半導体装置を提供す
る。【解決手段】半導体基板３と、ゲート酸化膜７と、ゲ
ート電極６と、ゲート電極６に接続される配線４とを備
えている。ドライエッチング工程において、マイクロロ
ーディング効果によってオープン領域のエッチング終了
後に密集領域におけるエッチング終了していない場合、
密集領域における配線４が孤立する前と孤立した後とで
は、プラズマに暴露される配線４の面積が異なるので、
ゲート酸化膜７を通過する電流Ｉpzが変化する。この相
違から、ゲート酸化膜７のＱｂｄ劣化量，リーク電流量
や、半導体装置のｇｍ劣化量，閾値電圧シフト量などの
変化特性が異なることを利用して、エッチング速度のパ
ターン依存性（マイクロローディング効果など）に起因
するエッチング速度の低下量を求める。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ＭＯＳ構造を有する半
導体装置の製造工程における工程管理方法及びその検査
装置に関する。

【０００２】

【従来の技術】近年、半導体集積回路の高集積化が大き
く進展してきており、ＭＯＳ型半導体装置においても、
トランジスタ素子の微細化・高性能化の要求から、ドラ
イエッチング加工工程では、微細で高アスペクト比の形
状を有する加工技術が行われている。特に、加工パター
ンの分布（パターン密度）が複雑化してきており、例え
ばエッチングにより金属膜をパターニングして配線を形
成する工程においても、配線の密集した部分と開口率の
大きいほとんど配線のない部分とが同時に存在するよう
な状況でのエッチングが行われている。また、配線パタ
ーン中の各配線間の距離についても、例えば、０．２μ
ｍから数１００μｍの範囲で種々の値が存在しており、
バリエーションが増大してきている。

【０００３】

【発明が解決しようとする課題】しかしながら、上記の
ように配線間の距離のバリエーションが増大すると、そ
の配線間の距離の相違によって、エッチング速度が異な
るという現象が生じる場合もある。以下、その現象につ
いて、図１（ａ）−（ｃ）を参照しながら説明する。

【０００４】図１（ａ）−（ｃ）は、配線の形成工程を
示す断面図である。同図において、１はエッチングマス
クとなるフォトレジスト膜、２は被エッチング材である
金属膜、３はシリコン基板、４は金属膜２から形成され
た配線、５は層間絶縁膜である。

【０００５】まず、図１（ａ）に示す工程で、金属膜２
の上に配線パターンと同じ形状を有するフォトレジスト
膜１を形成する。このとき、形成しようとする配線が密
な密集領域と、配線が粗なオープン領域とがある。

【０００６】次に、図１（ｂ）に示す工程で、ドライエ
ッチングを施すと、金属膜２からパターニングされた配
線４において、その密集領域とオープン領域とでは、エ
ッチングレートの違いが生じる。すなわち、オープン領
域ではフォトレジスト膜１の開口部の金属膜２は完全に
除去されているのに、密集領域ではフォトレジスト膜１
の開口部の金属膜が完全には除去されていないので、各
配線４がまだ孤立していない。

【０００７】そこで、図１（ｃ）に示す工程で、オーバ
ーエッチングを行なって、密集領域におけるフォトレジ
スト膜１の開口部にある金属膜を除去することにより、
所望のパターンを有する配線４が形成される。

【０００８】このような現象は、マイクロローディング
効果と呼ばれており、一般的には、配線間距離の小さい
領域の方が配線間距離の大きい領域よりもエッチング速
度（エッチングレート）が小さくなる現象のことをい
う。そして、上述のように、現実の半導体装置内におい
て各配線間の距離がすべて共通の値に設定されているの
ではないので、このマイクロローディング効果のため
に、実質的なオーバーエッチング量が配線間距離の値に
応じて異なり、配線同士が電気的にショートした状態
や、過度のオーバーエッチングによる仕上がり形状の異
常など、エッチングトラブルが発生していた。

【０００９】また、このマイクロローディング効果を把
握するためには、間隔の極めて狭い配線間における金属
膜の残膜量を求める必要があるので、基本的には断面Ｓ
ＥＭよりエッチング量を算出しているのが現状であっ
た。そのため、ウエハレベルでの評価が不可能であるこ
とに加え、時には断面ＳＥＭ観察に要する時間のため
に、開発効率の低下や装置管理では稼働率の低下を誘発
していた。

【００１０】特に、ＳＥＭ観察のためにはウエハを切断
する必要があるので、その後このウエハ上にデバイスを
完成させてこのデバイスでの電気特性評価を行なうこと
ができず、ウエハを無駄にしていた。

【００１１】さらに、ＳＥＭ観察用のパターンは実際の
微細ＭＯＳ構造とは異なっているため、オーバーエッチ
ング量の算出においても正確さに問題があった。特に、
このマイクロローディング現象がメインエッチングステ
ップの終点からオーバーエッチングステップ初期段階の
短時間に起こることから、マイクロローディング現象の
機構の正確な把握もできておらず、ＳＥＭ観察の結果か
ら異なるパターンのオーバーエッチング量まで推定する
ことの正確性には疑問がある。

【００１２】このように、従来の技術を用いても、マイ
クロローディングなどのエッチングのパターン依存性の
ある製造工程における管理を行なうことはほとんど困難
であるといえる。

【００１３】本発明は上記点に鑑みてなされたものであ
り、その目的は、ウエハレベルでマイクロローディング
効果などのエッチングのパターン依存性を正確かつ定量
的に、短時間で把握できる手法を提供し、半導体装置の
製造工程の管理手法及びその検査装置を提供するもので
ある。

【００１４】

【課題を解決するための手段】上記目的を達成するため
に、本発明が講じた手段は、ドライエッチングの際にプ
ラズマから導体膜に注入される電流による電気的ストレ
スによる半導体装置の各部の電気特性の変化に基づき、
半導体装置の製造工程の管理を行ない、あるいは、製造
工程の管理に適した半導体装置を構成するものである。

【００１５】本発明の第１の半導体装置の製造工程の管
理方法は、請求項１に記載されているように、半導体ウ
エハ上に設けられた絶縁膜と、該絶縁膜上に形成された
電極と、該電極に接続される導体膜とを備えた半導体装
置の製造工程の管理方法であって、上記導体膜をドライ
エッチングによりパターニングする工程において、上記
絶縁膜の電気特性の変動にもとづき上記導体膜のエッチ
ング速度のパターン依存性をウエハレベルで算出する方
法である。

【００１６】エッチングのパターン依存性があるような
条件下では、形成される導体膜のパターンにおける粗な
領域でのエッチングが終了した後密な領域でのエッチン
グが終了していない間と、密な領域でのエッチングも終
了した後とでは、プラズマからの電流を受ける導体膜の
面積が異なるので、絶縁膜がプラズマから受ける電気的
ストレスが異なる。したがって、ウエハレベルでの絶縁
膜の電気特性の測定により、導体膜パターンの密な領域
でのエッチングが終了した時期を把握でき、全体として
のエッチング速度の低下量を定量的に把握することがで
きる。

【００１７】すなわち、この方法により、ＳＥＭ観察を
行なう場合のごとく半導体ウエハを破壊することなく、
パターン依存性のあるエッチングを行なう際に、半導体
装置の製造工程において製造条件の変化や製造装置の状
態の変化等を迅速に把握して適正なエッチング条件を設
定することが可能になる。

【００１８】請求項２に記載されているように、上記第
１の半導体装置の製造工程の管理方法において、上記絶
縁膜の電気特性を絶縁膜の定電流ＴＤＤＢ寿命とするこ
とができる。

【００１９】絶縁膜のＴＤＤＢ寿命は総破壊電荷量Ｑｂ
ｄによって定まり、この総破壊電荷量Ｑｂｄは製造工程
における電気的ストレスの量に応じた分だけ低減する。
一方、上述のように、導体膜パターンの粗な領域でエッ
チングが終了した後粗な領域でのエッチングが終了する
前と、全領域でのエッチングが終了した後では、総破壊
電荷量の減少率が異なる。したがって、導体膜のエッチ
ング工程において、マイクロローディング等のパターン
依存性によるエッチング速度の低下量を定量的に把握し
て工程を適正に管理することができる。

【００２０】請求項３に記載されているように、上記第
１の半導体装置の製造工程の管理方法において、上記絶
縁膜の電気特性を絶縁膜のリーク電流量とすることがで
きる。

【００２１】絶縁膜のリーク電流量は製造工程における
電気的ストレスの量に応じた分だけ増大する。一方、導
体膜パターンの粗な領域と密な領域とではプラズマから
絶縁膜が受ける電気的ストレスが異なるので、導体膜パ
ターンの粗な領域でエッチングが終了した後粗な領域で
のエッチングが終了する前と、全領域でのエッチングが
終了した後では、上述のように、絶縁膜のリーク電流量
の増加率が異なる。したがって、導体膜のエッチング工
程において、マイクロローディング等のパターン依存性
によるエッチング速度の低下量を定量的に把握して工程
を適正に管理することができる。

【００２２】本発明の第２の半導体装置の製造工程の管
理方法は、請求項４に記載されているように、半導体ウ
エハ上に設けられたゲート絶縁膜と、該ゲート絶縁膜上
に形成されたゲート電極と、該ゲート電極に接続される
配線とを備えた半導体装置の製造工程の管理方法であっ
て、配線導体膜から上記配線を形成するためのドライエ
ッチングを行なう工程において、上記半導体装置の電気
特性の変動にもとづき上記配線導体膜のエッチング速度
のパターン依存性をウエハレベルで算出する方法であ
る。

【００２３】エッチングのパターン依存性があるような
条件下では、形成される配線パターンにおける粗な領域
でのエッチングが終了した後密な領域でのエッチングが
終了していない間と、密な領域でのエッチングも終了し
た後とでは、配線がプラズマから電流を受ける面積が異
なるので、ゲート絶縁膜がプラズマから受ける電気的ス
トレスが異なる。一方、ゲート絶縁膜の電気的ストレス
に応じて、ゲート絶縁膜を部材の一部とする半導体装置
の電気特性が変化する。したがって、ウエハレベルでの
半導体装置の電気特性の測定により、配線パターンの密
な領域でのエッチングが終了した時期を把握でき、全体
としてのエッチング速度の低下量を定量的に把握するこ
とができる。

【００２４】すなわち、ＳＥＭ観察を行なう場合のごと
く半導体ウエハを破壊することなく、パターン依存性の
あるエッチングを行なう際に、半導体装置の製造工程に
おいて製造条件の変化や製造装置の状態の変化等を迅速
に把握して適正なエッチング条件を設定することが可能
になる。

【００２５】請求項５に記載されているように、上記第
２の半導体装置の製造工程の管理方法において、上記半
導体装置の電気特性をＭＯＳＦＥＴにおける線形領域の
相互コンダクタンスの最大値とすることができる。

【００２６】この方法により、ＭＯＳＦＥＴの相互コン
ダクタンスがゲート絶縁膜が受けた電気的ストレスに応
じて変化することに基づき、エッチングのパターン依存
性に起因するエッチング速度の低下量を定量的に把握し
て、半導体装置の製造工程を適正に管理することができ
る。

【００２７】請求項６に記載されているように、上記第
２の半導体装置の製造工程の管理方法において、上記半
導体装置の電気特性をＭＯＳＦＥＴにおける閾値電圧シ
フト量とすることができる。

【００２８】この方法により、ＭＯＳＦＥＴの閾値電圧
のシフト量がゲート絶縁膜が受けた電気的ストレスに応
じて変化することに基づき、エッチングのパターン依存
性に起因するエッチング速度の低下量を定量的に把握し
て、半導体装置の製造工程を適正に管理することができ
る。

【００２９】本発明の第３の半導体装置の製造工程の管
理方法は、請求項７に記載されているように、半導体ウ
エハ上に設けられた絶縁膜と、該絶縁膜上に形成された
電極と、該絶縁膜に接続される導体膜と、該導体膜上に
設けられた層間絶縁膜とを備えた半導体装置の製造工程
の管理方法であって、上記層間絶縁膜に上記導体膜に到
達する接続孔を形成するためのドライエッチングを行な
う工程において、上記絶縁膜の電気特性の変動にもとづ
き上記層間絶縁膜のエッチング速度のパターン依存性を
ウエハレベルで算出する方法である。

【００３０】エッチングのパターン依存性があるような
条件下では、層間絶縁膜に形成される接続孔パターンに
おける粗な領域でのエッチングが終了しても、密な領域
でのエッチングが終了していない間は当該接続孔が到達
すべき導体膜は電気的なストレスを受けない。したがっ
て、導体膜を経由して絶縁膜が受ける電気的なストレス
による絶縁膜の電気特性の変化から密な領域での接続孔
の貫通時期を把握でき、全体としてのエッチング速度の
低下量を定量的に把握することができる。

【００３１】すなわち、ＳＥＭ観察を行なう場合のごと
く半導体ウエハを破壊することなく、パターン依存性の
あるエッチングを行なう際に、半導体装置の製造工程に
おいて製造条件の変化や製造装置の状態の変化等を迅速
に把握して適正なエッチング条件を設定することが可能
になる。

【００３２】請求項８に記載されているように、上記第
３の半導体装置の製造工程の管理方法において、上記絶
縁膜の電気特性を絶縁膜の定電流ＴＤＤＢ寿命とするこ
とができる。

【００３３】請求項９に記載されているように、上記第
３の半導体装置の製造工程の管理方法において、上記絶
縁膜の電気特性を絶縁膜のリーク電流量とすることがで
きる。

【００３４】本発明の第４の半導体装置の製造工程の管
理方法は、請求項１０に記載されているように、半導体
ウエハ上に設けられたゲート絶縁膜と、該ゲート絶縁膜
上に形成されたゲート電極と、該ゲート電極に接続され
る配線と、該配線の上に設けられた層間絶縁膜とを備え
た半導体装置の製造工程の管理方法であって、上記層間
絶縁膜に上記配線に到達する接続孔を形成するためのド
ライエッチングを行なう工程において、上記半導体装置
の電気特性の変動にもとづき上記層間絶縁膜のエッチン
グ速度のパターン依存性をウエハレベルで算出する方法
である。

【００３５】エッチングのパターン依存性があるような
条件下では、層間絶縁膜に形成される接続孔パターンに
おける粗な領域でのエッチングが終了しても、密な領域
でのエッチングが終了していない間は当該接続孔が到達
すべき配線は電気的なストレスを受けない。したがっ
て、配線を経由してゲート絶縁膜が受ける電気的なスト
レスによるゲート絶縁膜の電気特性の変化から密な領域
での接続孔の貫通時期を把握でき、全体としてのエッチ
ング速度の低下量を定量的に把握することができる。

【００３６】すなわち、ＳＥＭ観察を行なう場合のごと
く半導体ウエハを破壊することなく、パターン依存性の
あるエッチングを行なう際に、半導体装置の製造工程に
おいて製造条件の変化や製造装置の状態の変化等を迅速
に把握して適正なエッチング条件を設定することが可能
になる。

【００３７】請求項１１に記載されているように、上記
第４の半導体装置の製造工程の管理方法において、上記
半導体装置の電気特性をＭＯＳＦＥＴにおける線形領域
の相互コンダクタンスの最大値とすることができる。

【００３８】請求項１２に記載されているように、上記
第４の半導体装置の製造工程の管理方法において、上記
半導体装置の電気特性をＭＯＳＦＥＴにおける閾値電圧
シフト量とすることができる。

【００３９】本発明の第１の半導体装置は、請求項１３
に記載されているように、半導体ウエハと、該半導体ウ
エハ上に設けられドライエッチングの際のプラズマに暴
露される検査用配線パターンとを備え、上記検査用配線
パターンがプラズマに暴露されたときに誘発される電気
的ストレスの変化を利用して上記ドライエッチング工程
でのエッチング速度のパターン依存性を検出するように
構成されている。

【００４０】これにより、検査用配線パターンが受ける
電気的ストレスの変化を利用して半導体装置の製造工程
におけるドライエッチングの適正条件からのズレなどを
迅速に把握するのに適した構造となる。しかも、製品に
は影響を与えることがないので、無駄を生じることなく
エッチング条件の評価を行うことができ、スループット
の向上を図ることができる。

【００４１】本発明の第２の半導体装置は、請求項１４
に記載されているように、半導体ウエハと、上記半導体
ウエハ上に設けられ、配線が密に形成される密集領域と
配線が粗に形成されるオープン領域とからなる配線形成
領域と、上記密集領域に設けられ半導体装置の部材とな
る第１の配線と、上記密集領域における上記第１の配線
の周囲に設けられ電気的ストレスを増幅するための第２
の配線とを備え、上記オープン領域における配線が孤立
した後上記密集領域における第１及び第２の配線が孤立
するまでの間において、上記第１の配線がプラズマに暴
露されることにより誘発される電気的ストレスを上記第
２の配線により増幅することにより、上記ドライエッチ
ング工程でのエッチング速度のパターン依存性を算出す
ることが可能に構成されている。

【００４２】これにより、配線が密に形成される密集領
域において、オープン領域におけるエッチングが終了し
て密集領域が周囲から孤立した時点から、密集領域にお
けるエッチングが終了して各配線が孤立するまでの間、
絶縁膜が受ける電気的ストレスを第２の配線を介して増
幅することができる。したがって、半導体装置の製造工
程におけるエッチングのパターン依存性に起因するエッ
チング速度の低下量をより正確に把握するのに適した構
造となる。

【００４３】請求項１５に記載されているように、上記
第２の半導体装置において、上記第２の配線は電気的に
浮遊していることが好ましい。

【００４４】これにより、第２の配線による電気的スト
レスの増幅作用が確実に得られることになる。

【００４５】請求項１６に記載されているように、上記
第２の半導体装置において、上記配線形成領域は、上記
半導体ウエハ上の検査用半導体装置形成領域に設けられ
ていることが好ましい。

【００４６】本発明の第３の半導体装置は、請求項１７
に記載されているように、半導体ウエハと、上記半導体
ウエハ上に設けられた金属部と、上記金属部上に設けら
れた層間絶縁膜と、上記層間絶縁膜を貫通して上記金属
部に到達する接続孔とを備え、上記接続孔形成のための
ドライエッチング工程において上記接続孔が貫通した時
に上記金属部がプラズマに暴露されることにより誘発さ
れる電気的ストレスによって半導体装置の電気特性が変
動することにより上記ドライエッチング工程でのエッチ
ング速度のパターン依存性を算出することが可能に構成
されている。

【００４７】これにより、接続孔のエッチングの際にパ
ターン依存性に起因するエッチング速度の低下量を定量
的に把握するのに適した構造となる。

【００４８】請求項１８に記載されているように、上記
第３の半導体装置において、上記接続孔の面積とその数
との積が一定値になるように構成されていることが好ま
しい。

【００４９】これにより、接続孔が貫通された後に金属
部に受ける電気的ストレスを一定とすることができるの
で、エッチング速度の低下量をより正確かつ容易に把握
することが可能となる。

【００５０】請求項１９に記載されているように、上記
第１〜第３の半導体装置において、上記半導体装置の電
気特性を、ゲート絶縁膜の定電流ＴＤＤＢ寿命またはリ
ーク電流量とすることができる。

【００５１】請求項２０に記載されているように、上記
第１〜第３の半導体装置において、上記半導体装置の電
気特性を、ＭＯＳＦＥＴにおける線形領域の相互コンダ
クタンスの最大値または閾値電圧シフト量とすることが
できる。

【００５２】

【発明の実施の形態】以下、実施形態により詳細に説明
するが、その前に本発明の基礎となるメカニズムについ
て図を参照しながら説明する。

【００５３】図２及び図３は、後述の各実施形態に適用
されるアンテナ配線を有する半導体装置のドライエッチ
ング工程を示す斜視図である。図２及び図３において、
１はフォトレジスト膜、３はシリコン基板、４は金属膜
からパターニングされた配線、５は層間絶縁膜、６はゲ
ート電極、７はゲート酸化膜、８は素子分離のためのフ
ィールド酸化膜、Ｉpzはプラズマから配線導体膜に注が
れる電流、Ｉgtはプラズマからの電流Ｉpzによって誘起
されゲート酸化膜７を通過する電流を示す。

【００５４】ここで、図２に示す状態になるまでは、金
属膜はウエハ内で全ての部分がつながった状態と考えて
よく、その状態ではプラズマからの電流Ｉpzはプラズマ
に環流されたり、基板のスクライブラインなどから基板
に流れ込むので、ゲート酸化膜を通過する電流はほとん
どないと考えてよい。つまり、その間においては、ゲー
ト酸化膜の劣化はほとんどないといえる。

【００５５】一方、図２に示されるように、オープン領
域におけるエッチングが終了してオープン領域の配線が
孤立した状態になっているのに、マイクロローディング
効果により密集領域ではまだエッチングが終了していな
い状態では、密集領域の配線４に流れる電流は逃げ場が
ないので、ほとんどゲート電極６からゲート酸化膜７に
流れる。一般に、プラズマにより誘起されるゲート酸化
膜を通過する電流Ｉgtの値は、プラズマに暴露されてい
る配線４の面積によって決定され、その面積と比例関係
にある。図２の状態にある時には、配線４のプラズマに
さらされている部分の面積は、３つのアンテナ配線部分
においてそれぞれ露出している側面の面積と底部の面積
との和である。ただし、ここでは、エッチングによる側
面の面積の変化は小さいと仮定している。

【００５６】図３は、各配線４が完全に分離された状態
を示している。この時、プラズマにさらされている部分
の面積は、パターン側壁部のみであり、しかもゲート酸
化膜７上のゲート電極６につながる配線４は１つだけで
あり、図２に比べると、ゲート酸化膜７に注入される電
流Ｉgtは大幅に減少している（この図２及び図３のよう
な形状の場合には、約１／４）。

【００５７】逆に言うと、図２に示す状態は、加速的に
ゲート電流Ｉgtが大きくなる状態であり、ゲート酸化膜
７の劣化が著しい状態であるといえる。このゲート酸化
膜７の劣化は、例えばゲート酸化膜７の信頼性寿命の指
標である総破壊電荷量測定（Ｑｂｄ測定）により定量的
に把握できる。すなわち、劣化していないゲート酸化膜
のＱｂｄ値と劣化したゲート酸化膜のＱｂｄ値との差
が、ドライエッチング中にゲート酸化膜を通過した電荷
量に相当する。つまり、劣化が全く生じていないゲート
酸化膜の場合には、低電流試験などによって注入される
総破壊電荷量Ｑｂｄは大きいが、劣化が生じたゲート酸
化膜には、試験前からある程度の電荷が既に注入されて
いるので、総破壊電荷量はそれよりも減少する。したが
って、図２の状態では、図３の状態に比べて加速的にも
ともとゲート酸化膜７が持っていたＱｂｄを消費してい
ることになる。

【００５８】そこで、我々はこの現象に着目し、後述す
るように、この加速的に消費されるＱｂｄ値の推定か
ら、このマイクロローディング効果を算出する方法を提
案するのである。

【００５９】なお、図３に示すオーバーエッチングステ
ップと呼ばれる状態では、ゲート電極に接続された配線
のみがＱｂｄ消費に寄与するので、オーバーエッチング
ステップでのＱｂｄ消費速度をあげ、マイクロローディ
ング効果を検出しやすくするためには、例えば図４に示
すようなアンテナ配線パターンを採用するか、図５に示
すように加速的に消費される期間でのプラズマ露出面積
を稼ぐことが可能である。

【００６０】ただし、図４において図３と同じ符号で示
される部材は既に説明したとおりであり、１１は工夫し
た配線パターンを形成するためのフォトレジスト膜であ
る。また、図５において、２１は工夫した第１の配線パ
ターン、２２は第２の配線パターン、２３はゲートに接
続されたアンテナ配線を示し、この場合には、マイクロ
ローディング現象が生じている部分のアンテナ配線の露
出面積を単独の配線の露出面積の約７倍にすることがで
きる。特に、このようなアンテナ配線の場合、プラズマ
から流入する粒子にとっては底部まで到達しにくいの
で、マイクロローディング効果が顕著となる利点があ
る。

【００６１】また、ＭＯＳＦＥＴとして完成した後にお
ける相互コンダクタンスｇｍの最大値や閾値電圧のシフ
ト量などの電気特性はゲート酸化膜が受けたダメージ量
に応じて変化することが知られている。そこで、このよ
うなＭＯＳＦＥＴの電気特性からもマイクロローディン
グ効果によるエッチング速度の低下量を把握することが
可能である。

【００６２】さらに、層間絶縁膜にコンタクトホールや
バイヤホールなどの接続孔を形成する工程においても、
マイクロローディング現象が生じる。その詳細につい
て、図６及び図７を参照しながら説明する。

【００６３】図６，図７は、シリコン基板３の上に、第
１層間絶縁膜５ａと、配線４と、第２層間絶縁膜５ｂと
を順次堆積し、第２層間絶縁膜５ｂに配線４に到達する
接続孔２０を形成する工程を示す断面図である。この場
合、図６に示す状態では、配線４がまだ露出されていな
いので、プラズマからの電流Ｉpzは配線４に流れること
はなく、ゲート酸化膜７の劣化はほとんどないと考えて
もよい。ところが、図７に示す状態では、配線４のうち
フォトレジスト膜１３の開口部が露出するので、配線４
からゲート電極６を経た電流Ｉgtがゲート酸化膜７に注
入され、ゲート酸化膜７の劣化が生じることになる。し
たがって、後述する実施形態は、このような層間絶縁膜
における接続孔の形成工程にも適用できる。

【００６４】（第１の実施形態）まず、ＴＤＤＢ試験の
結果を利用して、マイクロローディング効果に起因する
エッチング速度の低下量を定量的に求める方法である第
１の実施形態の評価方法について説明する。

【００６５】本実施形態では、図２に示す配線パターン
を採用している。そして、配線４の長さを０ｍｍから４
０ｍｍまで変化させ、配線間距離も０．１８μｍから
１．５μｍまで変化させた。また、形成されるＭＯＳＦ
ＥＴのゲート酸化膜７の厚みは５ｎｍであり、ゲート電
極６の面積は１μｍ² であり、配線の堆積膜厚は２００
ｎｍである。ドライエッチングには、ＨＢｒ，Ｃｌ₂の
混合ガスを用いて、誘導結合型（ＩＣＰタイプ）リアク
ティブイオンエッチング（ＲＩＥ）方式を採用した。圧
力は１０ｍTorr、ＩＣＰソースパワーは３００Ｗ、バイ
アスパワーは１００Ｗである。エッチング終点の検出
は、プラズマからの発光強度の変化を利用して行った。

【００６６】図８は、本実施形態における電気特性評価
（ＴＤＤＢ試験）の結果を示す図である。終点時間は３
８秒であり、エッチング処理終了後、引き続き電気特性
評価を行った。ＴＤＤＢ試験は、ゲート酸化膜にゲート
電極側から電子を注入するモードを採用し、電流密度１
００ｍＡ／cｍ²、基板温度１００℃で、定電流試験を
行なっている。図８において、▲印で示すデータはアン
テナ配線のないＭＯＳＦＥＴのゲート酸化膜のＱｂｄ
を、●印で示すデータはアンテナ配線の長さが１０ｍｍ
の場合のＱｂｄを、○印で示すデータはアンテナ配線の
長さが４０ｍｍの場合のＱｂｄをそれぞれ示す。同図に
示すように、オーバーエッチング時間の増大とともに、
Ｑｂｄ値は減少しており、○印のデータをプロットして
得られる直線Ｌ40の傾きが●印のデータをプロットして
得られる直線Ｌ10の傾きの約４倍であることから、Ｑｂ
ｄの減少率はアンテナ配線の長さに比例していることが
わかる。

【００６７】ここで、例えばアンテナ配線の長さが１０
ｍｍの場合についてみると、以下のような計算により、
終点検出直後におけるマイクロローディング効果により
加速的にＱｂｄが消費されるときのプラズマに暴露して
いる部分の面積は、配線の分離後にゲート電極につなが
る配線の露出面積の約４倍となることがわかる。

【００６８】図３に示す状態：全面積：０．２×２×１０×１０³ ＝４０００（μｍ
² ）図２に示す状態：全面積：０．２×１０×１０³ ×２＋２×０．２×１０
x１０³ ×２＋０．２５×１０×１０³ ×２＝１７００
０（μｍ² ）また、上述のように、終点検出時刻までは配線４が全て
つながっていて、プラズマから注入される電流はほとん
どプラズマに環流されるかスクライブラインなどから基
板内に流れるので、ゲート酸化膜の劣化はないと考えら
れる。したがって、図８において、直線Ｌoe10の傾きの
４倍の傾きを有する直線Ｌoe40をエッチング終点の検出
点Ａから引き、直線Ｌoe10とこの直線Ｌoe40との交点Ｂ
を求めると、この点Ｂの時刻が図３に示すような配線４
が独立状態になった瞬間である。本実施形態の場合、以
上の説明したＱｂｄ測定から点Ｂの時刻は４４秒と求め
られた。そして、３８／４４＝８６であることから、エ
ッチング速度は８６％まで低下していることが判明し
た。同様に、アンテナ配線の長さが４０ｍｍの場合の配
線が分離された点Ｃを求めることができる。なお、アン
テナ配線の長さが１０ｍｍの場合も４０ｍｍの場合も配
線の密集度つまり各配線４間の距離は同じであるので、
点Ｂ，Ｃの時刻はほぼ同じとなる。

【００６９】図９は、本実施形態及び後述の第２，第３
の実施形態について、種々の配線間距離を有するＭＯＳ
ＦＥＴを形成してマイクロローディング効果に起因する
エッチング速度の低下量を求め、その結果得られた配線
間距離とエッチング速度の低下量との関係を示すデータ
である。同図を参照するとわかるように、配線間距離が
０．５μｍ以上の領域ではマイクロローディング効果が
生じていない。また、配線間距離が０．５μｍ以下の領
域において、配線間距離が狭くなるにしたがって、マイ
クロローディング効果によるエッチング速度の低下の程
度が大きくなっている。ただし、○印は第１の実施形態
によるエッチング速度、◇印は第２の実施形態によるエ
ッチング速度、□印は第３の実施形態によるエッチング
速度である。また、図９に示す▲印は断面ＳＥＭにより
エッチング残膜を観察した結果得られたエッチング速度
を示し、本実施形態の方法による評価結果とほぼ一致し
ている。

【００７０】以上のように、本実施形態の評価方法によ
ると、マイクロローディング効果に起因するエッチング
速度の低下量をウエハレベルの電気特性評価から算出す
ることができる。その結果、デバイスレベルの評価が可
能になり、また、従来のようにＳＥＭ観察するためにウ
エハを切断することなく、ウエハを無駄無く活用しなが
ら、製造工程を適正に管理することができる。

【００７１】なお、本実施形態の方法は、マイクロロー
ディング効果が生じるようなパターンに接続されたＭＯ
ＳＦＥＴのゲート酸化膜だけでなくＭＯＳキャパシタの
容量絶縁膜など他の半導体装置の絶縁膜にも、同様に適
用することができる。

【００７２】（第２の実施形態）次に、ウエハに形成さ
れるデバイスであるＭＯＳＦＥＴの電気的特性の評価か
らマイクロローディング効果に起因するエッチング速度
の低下量を求める方法に関する第２の実施形態について
説明する。

【００７３】図１０は、本実施形態において得られたエ
ッチング時間に対する，ＭＯＳＦＥＴの特性である相互
コンダクタンスｇｍ（μＡ／Ｖ）の最大値の変化を示す
データである。ただし、図２に示すアンテナ配線パター
ンを採用し、ＭＯＳＦＥＴはｎチャネル型とし、ソース
・ドレイン間電圧Ｖdsを０．１Ｖとして、線形領域での
相互コンダクタンスｇｍの最大値を求めた。

【００７４】一般に、ゲート酸化膜にゲート電極側から
電子を注入すると、相互コンダクタンスｇｍは劣化す
る。この相互コンダクタンスｇｍの劣化量はストレス電
流密度、および注入電荷量の関数となっている。ここで
は、図９に示す第１の実施形態の実測点（図９の●印の
点）におけるＱｂｄの劣化量から、予めオーバーエッチ
ング時間と注入電荷量の関係を求めておくことができ
る。具体的には、図８の●印で示す各実測点間の相対的
変化から配線が独立していると仮定したときのｇｍ劣化
量を求める。図１０の曲線ｈは、その結果算出されたｇ
ｍ劣化量と注入電荷量に相当するエッチング時間との関
係を示すが、この曲線ｈは図８に示す各実測点間の相対
的な変化から導き出されたものであるので、この曲線ｈ
にはアンテナ配線が独立した状態になるまでのマイクロ
ローディング効果によるエッチング速度の低下分は組み
込まれていない。つまり、曲線ｈは、エッチングの終点
検出後は図３に示す状態でのみエッチングが行なわれて
いると仮定したものに相当するからである。

【００７５】一方、図１０の□印で示す点は、実際の相
互コンダクタンスｇｍの測定結果から得られた実測点で
ある。そして、この□印で示される実測点をプロットし
て得られる曲線Ｌgmは、曲線ｈがあるｇｍ量Ｋ１だけ下
方に平行移動したものにほぼ一致する。そこで、曲線ｈ
のｇｍの低下量がこの移動量Ｋ１に等しくなる時刻をｔ
k1とすると、終点検出時刻から時刻ｔk1までの時間の１
／４に相当する時間Δｔ１（＝７ｓｅｃ）がマクロロー
ディング効果によるエッチングの遅れに相当することに
なる。すなわち、図２に示す状態では図３に示す状態よ
りもプラズマにさらされているアンテナ配線の面積が４
倍になるのに対し、曲線ｈにおけるｇｍの低下量は図３
に示す状態でエッチングが行なわれているとした場合の
ｇｍの低下量だからである。したがって、この場合に
は、配線がすべて孤立した時刻はΔｔ１＋３８＝７＋３
８＝４５（ｓｅｃ）となり、エッチングの低下率は、３
８／４５＝８４（％）となった。

【００７６】そして、第２の実施形態と同様に配線間距
離を変化させて、各配線間距離についてエッチング速度
と配線間距離との関係を求めた結果、図９の◇印で示す
値を得た。

【００７７】第２の実施形態によるｇｍ劣化量からマイ
クロローディング効果を算出する方法によると、測定に
要する時間が大幅に短縮でき、従来の断面ＳＥＭ観察に
比べ、大幅な開発効率の向上が実現できた。すなわち、
いったん第１の実施形態におけるＴＤＤＢ試験を行なっ
て、基本的な曲線ｈを作成しておけば、その後、製造を
進めるうちに相互コンダクタンスｇｍの最大値の実測点
の位置からエッチングが正常か否かを迅速に判定するこ
とができるので、長時間を要するＴＤＤＢ試験に比べて
半導体装置の製造工程の管理手法として優れているとい
える。

【００７８】なお、電気特性の劣化量が検出しにくい場
合には、周辺に配置する第２の配線パターンを図５のよ
うに工夫すれば、マイクロローディング効果発生時の加
速的な劣化量を実現でき、微少な劣化を見かけ上増幅す
ることができる。

【００７９】（第３の実施形態）次に、ゲート酸化膜の
リーク電流の評価に基づきマイクロローディング効果に
起因するエッチング速度の低下量を求める方法に関する
第３の実施形態を説明する。

【００８０】図１１は、本実施形態において得られたエ
ッチング時間に対するゲート酸化膜のリーク電流ΔＪｇ
leak（Ａ）の変化を示すデータである。ただし、図２に
示すアンテナ配線パターンを採用し、ゲート電圧を−
５．０Ｖとしている。

【００８１】ここでは、図９に示す第１の実施形態の実
測点（図８の●印の点）から予めオーバーエッチング時
間と注入電荷量の関係を求めておくことができ、それか
ら、リーク電流と注入電荷量（あるいはオーバーエッチ
ング時間）の関係を求めた。具体的には、図８の●印で
示す各実測点間の相対的変化から配線が独立していると
仮定したときのリーク電流を求める。図１１の曲線ｇ
は、その結果算出されたリーク電流と注入電荷量に相当
するエッチング時間との関係を示すが、この曲線ｇは図
９に示す各実測点間の相対的な変化から導き出されたも
のであるので、この曲線ｇにはアンテナ配線が独立した
状態になるまでのマイクロローディング効果によるエッ
チング速度の低下分は組み込まれていない。つまり、曲
線ｇは、エッチングの終点検出後は図３に示す状態での
みエッチングが行なわれていると仮定したものに相当す
るからである。

【００８２】一方、図１１の○印で示す点は、実際のゲ
ート酸化膜のリーク電流ΔＪｇleakの測定結果から得ら
れた実測点である。そして、この○印で示される実測点
をプロットして得られる曲線Ｌleakは、曲線ｇがある値
Ｋ２だけ上方に平行移動したものにほぼ一致する。そこ
で、曲線ｇのリーク電流の増加量がこの移動量Ｋ２に等
しくなる時刻をｔk2とすると、終点検出時刻から時刻ｔ
k2までの時間の１／４に相当する時間Δｔ２（＝７ｓｅ
ｃ）がマクロローディング効果によるエッチングの遅れ
に相当することになる。すなわち、図２に示す状態では
図３に示す状態よりもプラズマにさらされているアンテ
ナ配線の面積が４倍になるのに対し、曲線ｇにおけるリ
ーク電流の増加量は図３に示す状態でエッチングが行な
われているとした場合のリーク電流の増加量だからであ
る。したがって、この場合には、配線がすべて孤立した
時刻はΔｔ２＋３８＝７＋３８＝４５（ｓｅｃ）とな
り、エッチングの低下率は、３８／４５＝８４（％）と
なった。

【００８３】そして、第２の実施形態と同様に配線間距
離を変化させて、各配線間距離についてエッチング速度
と配線間距離との関係を求めた結果、図９の□印で示す
値を得た。

【００８４】第３の実施形態によるリーク電流からマイ
クロローディング効果を算出する方法によると、測定に
要する時間が大幅に短縮でき、従来の断面ＳＥＭ観察に
比べ、大幅な開発効率の向上が実現できた。すなわち、
いったん第１の実施形態におけるＴＤＤＢ試験を行なっ
て、基本的な曲線ｈを作成しておけば、その後、製造を
進めるうちにリーク電流ΔＪｇleakの最大値の実測点の
位置からエッチングが正常か否かを迅速に判定すること
もでき、長時間を要するＴＤＤＢ試験に比べて半導体装
置の製造工程の管理手法として優れているといえる。

【００８５】なお、電気特性の劣化量が検出しにくい場
合には、周辺に配置する第２の配線パターンを図５のよ
うに工夫すれば、マイクロローディング効果発生時の加
速的なリーク電流量の増大を実現でき、リーク電流の微
少な増大量を見かけ上増幅することができる。

【００８６】（第４の実施形態）次に、接続孔の形成に
おける電気特性変動からマイクロローディング効果に起
因するエッチング速度の低下量を求める方法に関する第
４の実施形態について説明する。

【００８７】本実施形態では、サンプルは図６に示す構
造のものを使用した。ただし、配線部分までの構造は、
図２で示したものと同様であり、図２の構造のものを形
成した後、層間絶縁膜５ｂを堆積し、接続孔形成用のマ
スクパターン（フォトレジスト膜１３）を形成してい
る。また、接続孔の径を種々変化させたものを作製し
た。エッチングは、Ｃ₂ Ｆ₆ の混合ガスにより、ＩＣＰ
方式のＲＩＥを用いて行った。その際、ソースパワーは
２８００Ｗ、バイアスパワーは１２００Ｗ、圧力は５ｍ
Torrである。

【００８８】図１２は、本実施形態における電気特性評
価（ＴＤＤＢ試験）の結果（エッチング時間とＱｂｄと
の関係）を示すデータである。図中、△印で示す点はマ
イクロローディング効果のない接続孔（レファレンスサ
ンプル）の実測点、○印で示す点は０．３μｍのコンタ
クト窓を４×１０⁵ 個配列した試験サンプルの実測点、
■印で示す点は０．６μｍのコンタクト窓を１０⁵ 個配
列した試験サンプルの実測点である。○印で示す実測点
を得たサンプルと、■印で示す実測点を得たサンプルと
は、接続孔の面積×数が同じ値になるようになってい
る。

【００８９】図１２に示すように、○印で示す実測点を
プロットした直線Ｌq0.3と■印で示す実測点をプロット
した直線q0.6との傾きは等しいことから、オーバーエッ
チング時間に対するＱｂｄの劣化率は両試験サンプルで
同じであって、プラズマから同じ値の一定電流が注入さ
れていることを示している。ただし、これは両者の接続
孔の面積×数が同じ値となるように形成されているから
であって、接続孔の面積×数の値が異なれば実測点をプ
ロットした直線の傾きも異なることは言うまでもない。

【００９０】そして、各直線Ｌq0.3，Ｌq0.6とリファレ
ンス直線との交差する点Ｆ，Ｇが、接続孔が下方の配線
まで到達した時刻である。つまり、エッチングの終点検
出時刻から各点Ｆ，Ｇまでの時間Δｔ３，Δｔ４が、マ
イクロローディング効果に起因するエッチングの遅れを
示している。

【００９１】ここで、半導体ウエハ内に検査用デバイス
形成領域を設けた場合には、製品デバイスに複数種類の
径の接続孔が形成される場合にも、検査用デバイスの接
続孔の面積と数との積を等しくしておくことで、互いに
傾きの等しい直線上に並ぶ実測点が得られるので、解析
に便利である。また、検査用デバイスの接続孔の径につ
いては製品デバイス内の接続孔の径と同じにしておき、
接続孔の数を変えることで、図１２に示す直線Ｌq0.3，
Ｌq0.6の傾きを大きくすることもできる。その場合、レ
ファレンス直線との交点Ｆ，Ｇの位置をより精度よく求
めることができる。

【００９２】図１３は、以上の手順で接続孔のサイズを
種々変化させて得られたエッチング速度の低下率に関す
るデータである。図中、●印で示す点が各サイズの接続
孔についてのデータであり、□で示す点はＳＥＭ観察よ
り算出したエッチング速度のデータである。同図に示さ
れているように、本実施形態の手法により、マイクロロ
ーディング効果がウエハレベルで精度よく算出できる。

【００９３】なお、本実施形態では、図１２に示すＱｂ
ｄの評価結果から接続孔を形成する際のマイクロローデ
ィングに起因するエッチング速度の低下量を求めたが、
第２，第３の実施形態の方法を利用して、図１０，図１
１に示されるｇｍ劣化量、リーク電流の増加量を指標と
しても、接続孔の形成の際のエッチング速度の低下量を
求めることができる。

【００９４】以上のように、マイクロローディング効果
を、ＳＥＭ観察することなく、実際のデバイスレベルか
つウエハレベルで定量的に評価することができ、開発効
率の向上とウエハの有効活用が実現できる。特に、ウエ
ハに検査用配線パターンや検査用デバイス領域を設ける
ことで、製造工程の管理に利用することができる。

【００９５】また、リーク電流やｇｍ劣化量を指標とす
れば、ＴＤＤＢ試験に比べて短時間でマイクロローディ
ング効果などのパターン依存性を定量的に評価すること
ができる。

【００９６】（その他の実施形態）図示は省略するが、
ＭＯＳＦＥＴの閾値電圧のシフト量もゲート酸化膜のＴ
ＤＤＢ劣化量に依存して変化することが知られている。
したがって、上記第２の実施形態におけるｇｍ劣化量に
代えて、エッチング時間の経過に対するＭＯＳＦＥＴの
閾値電圧のシフト量の変化を測定することにより、マイ
クロローディング効果に起因するエッチング速度の低下
量を定量的に評価することができる。

【００９７】

【発明の効果】本発明の第１の半導体装置の製造工程の
管理方法によれば、半導体ウエハ上に、導体膜をドライ
エッチングする際に、絶縁膜の電気特性の変動にもとづ
き導体膜のエッチング速度のパターン依存性をウエハレ
ベルで算出するようにしたので、ＳＥＭ観察を行なう場
合のごとく半導体ウエハを破壊することなく、半導体装
置の製造工程における製造条件の変化や製造装置の状態
の変化等を迅速かつ定量的に把握して適正なエッチング
条件を設定することができる。

【００９８】本発明の第２の半導体装置の製造工程の管
理方法によれば、ＭＯＳＦＥＴにおける線形領域の相互
コンダクタンスや閾値電圧のシフト量などの電気特性の
変動にもとづき配線導体膜のエッチング速度のパターン
依存性をウエハレベルで算出するようにしたので、ＳＥ
Ｍ観察を行なう場合のごとく半導体ウエハを破壊するこ
となく、半導体装置の製造工程における製造条件の変化
や製造装置の状態の変化等を迅速に把握して適正なエッ
チング条件を設定することができる。

【００９９】本発明の第３の半導体装置の製造工程の管
理方法によれば、層間絶縁膜に導体膜に到達する接続孔
を形成するためのドライエッチングを行なう工程におい
て、絶縁膜の電気特性の変動にもとづき層間絶縁膜のエ
ッチング速度のパターン依存性をウエハレベルで算出す
るようにしたので、ＳＥＭ観察を行なう場合のごとく半
導体ウエハを破壊することなく、半導体装置の製造工程
における製造条件の変化や製造装置の状態の変化等を迅
速に把握して適正なエッチング条件を設定することがで
きる。

【０１００】本発明の第４の半導体装置の製造工程の管
理方法によれば、層間絶縁膜に配線に到達する接続孔を
形成するためのドライエッチングを行なう工程におい
て、ゲート酸化膜の電気特性の変動にもとづき層間絶縁
膜のエッチング速度のパターン依存性をウエハレベルで
算出するようにしたので、ＳＥＭ観察を行なう場合のご
とく半導体ウエハを破壊することなく、半導体装置の製
造工程における製造条件の変化や製造装置の状態の変化
等を迅速に把握して適正なエッチング条件を設定するこ
とができる。

【０１０１】本発明の第１の半導体装置によれば、半導
体ウエハ上に設けられドライエッチングの際のプラズマ
に暴露される検査用配線パターンを設け、検査用配線パ
ターンがプラズマに暴露されたときに誘発される電気的
ストレスの変化を利用してドライエッチング工程でのエ
ッチング速度のパターン依存性を検出するように構成し
たので、製品に影響を与えることなく、検査用配線パタ
ーンが受ける電気的ストレスの変化を利用して半導体装
置の製造工程におけるドライエッチングの適正条件から
のズレなどを迅速に把握することができる。

【０１０２】本発明の第２の半導体装置によれば、配線
が密に形成される密集領域に半導体装置の部材となる第
１の配線に加えてその周囲に電気的ストレスを増幅する
ための第２の配線を設けたので、半導体装置の製造工程
におけるエッチングのパターン依存性に起因するエッチ
ング速度の低下量をより正確に把握するのに適した半導
体装置の提供を図ることができる。

【０１０３】本発明の第３の半導体装置によれば、接続
孔形成のためのドライエッチング工程において上記接続
孔が貫通した時に上記金属部がプラズマに暴露されるこ
とにより誘発される電気的ストレスによって半導体装置
の電気特性が変動することにより上記ドライエッチング
工程でのエッチング速度のパターン依存性を算出するよ
うにしたので、接続孔形成のためのエッチングのパター
ン依存性に起因するエッチング速度の低下量をより正確
に把握するのに適した半導体装置の提供を図ることがで
きる。

【図面の簡単な説明】

【図１】一般的なマイクロローディング効果を示すため
の半導体装置の断面図である。

【図２】本発明の第１〜第３の実施形態に適用されるア
ンテナ配線を有する半導体装置のドライエッチング工程
のうちオープン領域におけるエッチングが終了した時点
を示す斜視図である。

【図３】本発明の第１〜第３の実施形態に適用されるア
ンテナ配線を有する半導体装置のドライエッチング工程
のうちアンテナ配線が孤立した状態を示す斜視図であ
る。

【図４】本発明の第１〜第３の実施形態に適用されるア
ンテナ配線パターンの変形構造を示す斜視図である。

【図５】本発明の第１〜第３の実施形態における配線パ
ターンの変形構造を示す平面図である。

【図６】本発明の第４の実施形態に適用される接続孔の
形成工程におけるマイクロローディング現象の発生状態
を示す断面図である。

【図７】本発明の第４の実施形態に適用される接続孔の
形成工程における接続孔が貫通した後のオーバーエッチ
ング状態を示す断面図である。

【図８】本発明の第１の実施形態に係るパターニング工
程におけるＴＤＤＢ試験を利用した半導体装置の製造工
程の管理方法を示す図である。

【図９】第１〜第３の実施形態で得られたエッチング速
度の低下量と配線間距離の関係のデータを示す図であ
る。

【図１０】本発明の第２の実施形態に係るｇｍ劣化量の
測定データを利用した半導体装置の製造工程の管理方法
を示す図である。

【図１１】本発明の第３の実施形態に係るゲート酸化膜
のリーク電流量の測定データを利用した半導体装置の製
造工程の管理方法を示す図である。

【図１２】本発明の第４の実施形態に係る接続孔形成工
程におけるＴＤＤＢ試験を利用した半導体装置の製造工
程の管理方法を示す図である。

【図１３】本発明の第４の実施形態で得られたエッチン
グ速度の低下量と接続孔径の関係のデータを示す図であ
る。

【符号の説明】

１フォトレジスト膜２金属膜３シリコン基板４配線５層間絶縁膜５ａ第１層間絶縁膜６ゲート電極７ゲート酸化膜８素子分離Ｉgt ゲート電流Ｉpz プラズマ電流１１配線パターン１３フォトレジスト膜５ｂ第２層間絶縁膜２１第１の配線パターン２２第２の配線パターン２３アンテナ配線

Claims

【特許請求の範囲】

【請求項１】半導体ウエハ上に設けられた絶縁膜と、
該絶縁膜上に形成された電極と、該電極に接続される導
体膜とを備えた半導体装置の製造工程の管理方法であっ
て、上記導体膜をドライエッチングによりパターニングする
工程において、上記絶縁膜の電気特性の変動にもとづき
上記導体膜のエッチング速度のパターン依存性をウエハ
レベルで算出することを特徴とする半導体装置の製造工
程の管理方法。
【請求項２】請求項１記載の半導体装置の製造工程の
管理方法において、上記絶縁膜の電気特性は、絶縁膜の定電流ＴＤＤＢ寿命
であることを特徴とする半導体装置の製造工程の管理方
法。
【請求項３】請求項１記載の半導体装置の製造工程の
管理方法において、上記絶縁膜の電気特性は、絶縁膜のリーク電流量である
ことを特徴とする半導体装置の製造工程の管理方法。
【請求項４】半導体ウエハ上に設けられたゲート絶縁
膜と、該ゲート絶縁膜上に形成されたゲート電極と、該
ゲート電極に接続される配線とを備えた半導体装置の製
造工程の管理方法であって、配線導体膜から上記配線を形成するためのドライエッチ
ングを行なう工程において、上記半導体装置の電気特性
の変動にもとづき上記配線導体膜のエッチング速度のパ
ターン依存性をウエハレベルで算出することを特徴とす
る半導体装置の製造工程の管理方法。
【請求項５】請求項４記載の半導体装置の製造工程の
管理方法において、上記半導体装置の電気特性は、ＭＯＳＦＥＴにおける線
形領域の相互コンダクタンスの最大値であることを特徴
とする半導体装置の製造工程の管理方法。
【請求項６】請求項４記載の半導体装置の製造工程の
管理方法において、上記半導体装置の電気特性は、ＭＯＳＦＥＴにおける閾
値電圧シフト量であることを特徴とする半導体装置の製
造工程の管理方法。
【請求項７】半導体ウエハ上に設けられた絶縁膜と、
該絶縁膜上に形成された電極と、該電極に接続される導
体膜と、該導体膜上に設けられた層間絶縁膜とを備えた
半導体装置の製造工程の管理方法であって、上記層間絶縁膜に上記導体膜に到達する接続孔を形成す
るためのドライエッチングを行なう工程において、上記
絶縁膜の電気特性の変動にもとづき上記層間絶縁膜のエ
ッチング速度のパターン依存性をウエハレベルで算出す
ることを特徴とする半導体装置の製造工程の管理方法。
【請求項８】請求項７記載の半導体装置の製造工程の
管理方法において、上記絶縁膜の電気特性は、絶縁膜の定電流ＴＤＤＢ寿命
であることを特徴とする半導体装置の製造工程の管理方
法。
【請求項９】請求項７記載の半導体装置の製造工程の
管理方法において、上記絶縁膜の電気特性は、絶縁膜のリーク電流量である
ことを特徴とする半導体装置の製造工程の管理方法。
【請求項１０】半導体ウエハ上に設けられたゲート絶
縁膜と、該ゲート絶縁膜上に形成されたゲート電極と、
該ゲート電極に接続される配線と、該配線の上に設けら
れた層間絶縁膜とを備えた半導体装置の製造工程の管理
方法であって、上記層間絶縁膜に上記配線に到達する接続孔を形成する
ためのドライエッチングを行なう工程において、上記半
導体装置の電気特性の変動にもとづき上記層間絶縁膜の
エッチング速度のパターン依存性をウエハレベルで算出
することを特徴とする半導体装置の製造工程の管理方
法。
【請求項１１】請求項１０記載の半導体装置の製造工
程の管理方法において、上記半導体装置の電気特性は、ＭＯＳＦＥＴにおける線
形領域の相互コンダクタンスの最大値であることを特徴
とする半導体装置の製造工程の管理方法。
【請求項１２】請求項１０記載の半導体装置の製造工
程の管理方法において、上記半導体装置の電気特性は、ＭＯＳＦＥＴにおける閾
値電圧シフト量であることを特徴とする半導体装置の製
造工程の管理方法。
【請求項１３】半導体ウエハと、該半導体ウエハ上に設けられドライエッチングの際のプ
ラズマに暴露される検査用配線パターンと、該検査用配線パターンに接続される絶縁膜とを備え、上記検査用配線パターンがプラズマに暴露されたときに
誘発される電気的ストレスの変化を利用して上記ドライ
エッチング工程でのエッチング速度のパターン依存性を
検出するように構成されていることを特徴とする半導体
装置。
【請求項１４】半導体ウエハと、上記半導体ウエハ上に設けられ、配線が密に形成される
密集領域と配線が粗に形成されるオープン領域とからな
る配線形成領域と、上記密集領域に設けられ半導体装置の部材となる第１の
配線と、上記密集領域における上記第１の配線の周囲に設けられ
電気的ストレスを増幅するための第２の配線とを備え、上記オープン領域における配線が孤立した後上記密集領
域における第１及び第２の配線が孤立するまでの間にお
いて、上記第１の配線がプラズマに暴露されることによ
り誘発される電気的ストレスを上記第２の配線により増
幅することにより、上記ドライエッチング工程でのエッ
チング速度のパターン依存性を算出することが可能に構
成されていることを特徴とする半導体装置。
【請求項１５】請求項１４記載の半導体装置におい
て、上記第２の配線は、電気的に浮遊していることを特徴と
する半導体装置。
【請求項１６】請求項１４又は１５記載の半導体装置
において、上記配線形成領域は、上記半導体ウエハ上の検査用半導
体装置形成領域に設けられていることを特徴とする半導
体装置。
【請求項１７】半導体ウエハと、上記半導体ウエハ上に設けられた金属部と、上記金属部上に設けられた層間絶縁膜と、上記層間絶縁膜を貫通して上記金属部に到達する接続孔
とを備え、上記接続孔形成のためのドライエッチング工程において
上記接続孔が貫通した時に上記金属部がプラズマに暴露
されることにより誘発される電気的ストレスによって半
導体装置の電気特性が変動することにより上記ドライエ
ッチング工程でのエッチング速度のパターン依存性を算
出することが可能に構成されていることを特徴とする半
導体装置。
【請求項１８】請求項１７記載の半導体装置におい
て、上記接続孔の面積とその数との積が一定値になるように
構成されていることを特徴とする半導体装置。
【請求項１９】請求項１３〜１８のうちいずれか１つ
に記載の半導体装置において、上記半導体装置の電気特性は、ゲート絶縁膜の定電流Ｔ
ＤＤＢ寿命またはリーク電流量であることを特徴とする
半導体装置。
【請求項２０】請求項１３〜１８のうちいずれか１つ
に記載の半導体装置において、上記半導体装置の電気特性は、ＭＯＳＦＥＴにおける線
形領域の相互コンダクタンスの最大値または閾値電圧シ
フト量であることを特徴とする半導体装置。