JPH11259362A - キャッシュメモリ制御方法及び装置 - Google Patents
キャッシュメモリ制御方法及び装置Info
- Publication number
- JPH11259362A JPH11259362A JP10082545A JP8254598A JPH11259362A JP H11259362 A JPH11259362 A JP H11259362A JP 10082545 A JP10082545 A JP 10082545A JP 8254598 A JP8254598 A JP 8254598A JP H11259362 A JPH11259362 A JP H11259362A
- Authority
- JP
- Japan
- Prior art keywords
- job
- address
- entry
- cache
- array
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Memory System Of A Hierarchy Structure (AREA)
Abstract
(57)【要約】
【課題】キャッシュメモリにおいてＪＯＢを主体として
フラッシュ処理を行う方法及び方式の提供。 【解決手段】キャッシュ登録時、各エントリ毎に、その
時点で実行されているジョブのジョブＩＤを登録してお
くことにより、該ジョブの実行が終了した時点で、ジョ
ブＩＤを指定することにより該ジョブＩＤを有するキャ
ッシュエントリー部分のみをフラッシュ可能とする。
フラッシュ処理を行う方法及び方式の提供。 【解決手段】キャッシュ登録時、各エントリ毎に、その
時点で実行されているジョブのジョブＩＤを登録してお
くことにより、該ジョブの実行が終了した時点で、ジョ
ブＩＤを指定することにより該ジョブＩＤを有するキャ
ッシュエントリー部分のみをフラッシュ可能とする。
Description
【０００１】
【発明の属する技術分野】本発明は、情報処理装置のキ
ャッシュメモリに関し、特にキャッシュフラッシュの制
御方法及び方式に関する。
ャッシュメモリに関し、特にキャッシュフラッシュの制
御方法及び方式に関する。
【０００２】
【従来の技術】キャッシュメモリのフラッシュを行う場
合、従来、第１の方法として、アドレスそのものを比較
することによりキャッシュフラッシュを行うか、第２の
方法として、属性ビットを設け、この属性と一致するエ
ントリーをフラッシュする方法が用いられている。
合、従来、第１の方法として、アドレスそのものを比較
することによりキャッシュフラッシュを行うか、第２の
方法として、属性ビットを設け、この属性と一致するエ
ントリーをフラッシュする方法が用いられている。
【０００３】第１の方法は、あるアドレス領域（範囲）
に含まれるアドレス（タグアドレス）を登録しているエ
ントリーのフラッシュを行い、第２の方法では、各エン
トリーに登録されている属性（複数ビットで構成）とフ
ラッシュ指示命令に付加されている属性のパターンが一
致すればフラッシュを行っている。
に含まれるアドレス（タグアドレス）を登録しているエ
ントリーのフラッシュを行い、第２の方法では、各エン
トリーに登録されている属性（複数ビットで構成）とフ
ラッシュ指示命令に付加されている属性のパターンが一
致すればフラッシュを行っている。
【０００４】第１の方法については、フラッシュを希望
するところのアドレスがわかっているものに対して行わ
れるものである。
するところのアドレスがわかっているものに対して行わ
れるものである。
【０００５】また第２の方法は、ソフトウェアがあらか
じめ主記憶装置上のエリア（「ページエリア」という。
アドレスエリアごとに区分される）毎に属性を付けてお
くものである。
じめ主記憶装置上のエリア（「ページエリア」という。
アドレスエリアごとに区分される）毎に属性を付けてお
くものである。
【０００６】
【発明が解決しようとする課題】このように第１、第２
の方法とも、アドレスによる制約があり、アドレスを考
えずに、言い換えれば、ジョブ（ＪＯＢ）毎にフラッシ
ュ処理を行うことは出来ない。
の方法とも、アドレスによる制約があり、アドレスを考
えずに、言い換えれば、ジョブ（ＪＯＢ）毎にフラッシ
ュ処理を行うことは出来ない。
【０００７】なお、例えば特開平３−２３５１４３号公
報には、プロセッサが実行しようとするプロセスのプロ
セス識別番号を発生する手段から発生されたプロセス識
別番号をキャッシュメモリのアドレスとして付加する構
成としたキャッシュメモリ制御装置が提案されている。
報には、プロセッサが実行しようとするプロセスのプロ
セス識別番号を発生する手段から発生されたプロセス識
別番号をキャッシュメモリのアドレスとして付加する構
成としたキャッシュメモリ制御装置が提案されている。
【０００８】したがって、本発明は、上記問題点に鑑み
てなされたものであって、その目的は、キャッシュメモ
リにおいてジョブを主体としてフラッシュ処理を行う方
法及び方式を提供することにある。
てなされたものであって、その目的は、キャッシュメモ
リにおいてジョブを主体としてフラッシュ処理を行う方
法及び方式を提供することにある。
【０００９】
【課題を解決するための手段】前記目的を達成するため
本発明は、キャッシュ登録時、各エントリー毎に、その
時点で実行されているジョブの識別情報（「ジョブＩ
Ｄ」という）を登録しておき、該ジョブの実行が終了し
た時点で、ジョブＩＤを指定することにより、該ジョブ
ＩＤと同一のＩＤをキャッシュエントリー部分のみをフ
ラッシュ可能としたものである。
本発明は、キャッシュ登録時、各エントリー毎に、その
時点で実行されているジョブの識別情報（「ジョブＩ
Ｄ」という）を登録しておき、該ジョブの実行が終了し
た時点で、ジョブＩＤを指定することにより、該ジョブ
ＩＤと同一のＩＤをキャッシュエントリー部分のみをフ
ラッシュ可能としたものである。
【００１０】また、本発明は、入力アドレス信号のイン
デックス部で参照されるエントリーがタグアドレス、属
性、及び、ジョブＩＤ情報を保持するアドレスアレー
と、前記入力アドレス信号のインデックス部とブロック
内アドレスで参照され、データを保持するデータアレー
と、プロセッサで実行されるジョブが切り替わる毎にそ
のジョブＩＤが書き込まれるレジスタと、を備え、キャ
ッシュミスヒット時、新たにエントリーを登録する際、
前記ジョブＩＤレジスタに格納されるジョブＩＤを、ア
ドレス信号のインデックス部で参照される前記アドレス
アレーのエントリーに登録しておき、ジョブＩＤ毎にフ
ラッシュを指示するソフトウェア命令の実行で指定され
たジョブＩＤを、前記アドレスアレーのエントリー中で
サーチし、一致したエントリーのバリッドビットをリセ
ットすることで、該エントリー部分だけをフラッシュす
る。
デックス部で参照されるエントリーがタグアドレス、属
性、及び、ジョブＩＤ情報を保持するアドレスアレー
と、前記入力アドレス信号のインデックス部とブロック
内アドレスで参照され、データを保持するデータアレー
と、プロセッサで実行されるジョブが切り替わる毎にそ
のジョブＩＤが書き込まれるレジスタと、を備え、キャ
ッシュミスヒット時、新たにエントリーを登録する際、
前記ジョブＩＤレジスタに格納されるジョブＩＤを、ア
ドレス信号のインデックス部で参照される前記アドレス
アレーのエントリーに登録しておき、ジョブＩＤ毎にフ
ラッシュを指示するソフトウェア命令の実行で指定され
たジョブＩＤを、前記アドレスアレーのエントリー中で
サーチし、一致したエントリーのバリッドビットをリセ
ットすることで、該エントリー部分だけをフラッシュす
る。
【００１１】
【発明の実施の形態】本発明の実施の形態について以下
に説明する。
に説明する。
【００１２】本発明のキャッシュフラッシュ方法は、そ
の好ましい実施の形態において、キャッシュ内の各登録
エントリー毎に、その時のジョブ（ＪＯＢ）番号、もし
くはその時点（特定のサブルーチン実行時、またはプロ
グラム上での現在の実行位置）を特定するための何かし
らのマークをＩＤ（識別情報）として、それらの命令列
が実行されている間に、ジョブＩＤ（ＪＯＢ ＩＤ）レ
ジスタを登録しておくことにより、各キャッシュのエン
トリーがどのジョブ（ＪＯＢ）、及び、サブルーチンま
たはプログラム位置で登録されたかを認識できるように
し、該ジョブ（ＪＯＢ）の実行が終了した時点で、該ジ
ョブ（ＪＯＢ）により登録されたキャッシュエントリー
部分のみをフラッシュ可能としたものである。
の好ましい実施の形態において、キャッシュ内の各登録
エントリー毎に、その時のジョブ（ＪＯＢ）番号、もし
くはその時点（特定のサブルーチン実行時、またはプロ
グラム上での現在の実行位置）を特定するための何かし
らのマークをＩＤ（識別情報）として、それらの命令列
が実行されている間に、ジョブＩＤ（ＪＯＢ ＩＤ）レ
ジスタを登録しておくことにより、各キャッシュのエン
トリーがどのジョブ（ＪＯＢ）、及び、サブルーチンま
たはプログラム位置で登録されたかを認識できるように
し、該ジョブ（ＪＯＢ）の実行が終了した時点で、該ジ
ョブ（ＪＯＢ）により登録されたキャッシュエントリー
部分のみをフラッシュ可能としたものである。
【００１３】これによりソフトウェア命令の指示によ
り、他のジョブ（ＪＯＢ）により登録されたキャッシュ
エントリーに影響することなく、特定のジョブ（ＪＯ
Ｂ）によって登録されたキャッシュエントリーのみを選
択してフラッシュすることが可能である。これによりソ
フトウェアからの効率的なキャッシュの管理、運用が可
能となる。
り、他のジョブ（ＪＯＢ）により登録されたキャッシュ
エントリーに影響することなく、特定のジョブ（ＪＯ
Ｂ）によって登録されたキャッシュエントリーのみを選
択してフラッシュすることが可能である。これによりソ
フトウェアからの効率的なキャッシュの管理、運用が可
能となる。
【００１４】本発明は、その好ましい実施の形態におい
て、入力アドレス信号のインデックス部で参照されるエ
ントリーがタグアドレス、属性、及びジョブＩＤ情報を
保持するアドレスアレー（図１の１０１）と、前記入力
アドレス信号のインデックス（ＩＮＤＥＸ）部とブロッ
ク（ＢＬＯＣＫ）内アドレスで参照され、データを保持
するデータアレー（図１の１０２）と、プロセッサで実
行されるジョブＩＤを保持するジョブＩＤレジスタ１
（１０３−１）と、を備え、キャッシュミスヒット時、
新たにエントリーを登録する際、ジョブＩＤレジスタ１
（１０３−１）に格納されているその時点で実行中のジ
ョブのジョブＩＤを、前記アドレスアレーのインデック
ス部で参照されるエントリーに登録しておき（図２参
照）、ジョブＩＤ毎にフラッシュを指示するソフトウェ
ア命令で指定されたジョブＩＤを、前記アドレスアレー
のエントリー中でサーチし、ジョブＩＤの一致したエン
トリーのバリッドビットをリセットすることで、該キャ
ッシュエントリー部分だけをフラッシュする（図３参
照）。
て、入力アドレス信号のインデックス部で参照されるエ
ントリーがタグアドレス、属性、及びジョブＩＤ情報を
保持するアドレスアレー（図１の１０１）と、前記入力
アドレス信号のインデックス（ＩＮＤＥＸ）部とブロッ
ク（ＢＬＯＣＫ）内アドレスで参照され、データを保持
するデータアレー（図１の１０２）と、プロセッサで実
行されるジョブＩＤを保持するジョブＩＤレジスタ１
（１０３−１）と、を備え、キャッシュミスヒット時、
新たにエントリーを登録する際、ジョブＩＤレジスタ１
（１０３−１）に格納されているその時点で実行中のジ
ョブのジョブＩＤを、前記アドレスアレーのインデック
ス部で参照されるエントリーに登録しておき（図２参
照）、ジョブＩＤ毎にフラッシュを指示するソフトウェ
ア命令で指定されたジョブＩＤを、前記アドレスアレー
のエントリー中でサーチし、ジョブＩＤの一致したエン
トリーのバリッドビットをリセットすることで、該キャ
ッシュエントリー部分だけをフラッシュする（図３参
照）。
【００１５】このように、本発明の実施の形態は、メモ
リにおいて、フラッシュを効果的に行い、キャッシュの
使用効率を向上することにより、ソフトウェアの性能の
向上を行うようにしたものである。
リにおいて、フラッシュを効果的に行い、キャッシュの
使用効率を向上することにより、ソフトウェアの性能の
向上を行うようにしたものである。
【００１６】
【実施例】上記した本発明の実施の形態についてさらに
詳細に説明すべく、本発明の実施例について図面を参照
して説明する。
詳細に説明すべく、本発明の実施例について図面を参照
して説明する。
【００１７】一般にキャッシュは、キャッシュにデータ
が登録されているかどうかの判定後、登録されていたら
キャッシュからデータを取り出す。その判定方法として
は、要求されたデータのアドレスがキャッシュ上に登録
されているデータのアドレスと一致していればキャッシ
ュ・ヒットとしてデータを取り出す。
が登録されているかどうかの判定後、登録されていたら
キャッシュからデータを取り出す。その判定方法として
は、要求されたデータのアドレスがキャッシュ上に登録
されているデータのアドレスと一致していればキャッシ
ュ・ヒットとしてデータを取り出す。
【００１８】このため、キャッシュメモリは、判定する
ためのアドレス（タグアドレス；ＴＡＧ ＡＤＤＲＥＳ
Ｓ）を保持するアドレスアレー（ＡＡ）と、これに対応
するメモリ上のデータを保持するデータアレー（ＤＡ）
の２つのメモリから構成される。
ためのアドレス（タグアドレス；ＴＡＧ ＡＤＤＲＥＳ
Ｓ）を保持するアドレスアレー（ＡＡ）と、これに対応
するメモリ上のデータを保持するデータアレー（ＤＡ）
の２つのメモリから構成される。
【００１９】図１は、本発明の一実施例の構成を示す図
である。図１を参照すると、キャッシュデータを登録す
るデータアレー１０２と、キャッシュのアドレスと属性
情報及びＪＯＢ ＩＤ（ジョブ識別）情報を登録するア
ドレスアレー１０１と、現在実行しているジョブ（ＪＯ
Ｂ）、及びサブルーチンのＩＤを登録するためのＪＯＢ
ＩＤレジスタ１（１０３−１）と、消去を希望するジ
ョブ及びＪＯＢ ＩＤ情報を登録するためのＪＯＢ Ｉ
Ｄレジスタ２（１０３−２）と、を備えて構成される。
である。図１を参照すると、キャッシュデータを登録す
るデータアレー１０２と、キャッシュのアドレスと属性
情報及びＪＯＢ ＩＤ（ジョブ識別）情報を登録するア
ドレスアレー１０１と、現在実行しているジョブ（ＪＯ
Ｂ）、及びサブルーチンのＩＤを登録するためのＪＯＢ
ＩＤレジスタ１（１０３−１）と、消去を希望するジ
ョブ及びＪＯＢ ＩＤ情報を登録するためのＪＯＢ Ｉ
Ｄレジスタ２（１０３−２）と、を備えて構成される。
【００２０】図１を参照すると、キャッシュへのデータ
要求がありアドレス１が提示されると、キャッシュで
は、アドレス内の一部であるインデックスアドレスによ
ってアドレスアレー（ＡＡ）１０１内の複数のエントリ
ーからエントリーを取り出し、該エントリーに登録され
ているタグアドレスとアドレス１のタグアドレスとを比
較器１０４で比較し、一致すればキャッシュヒットした
としてインデックスアドレスとブロック内アドレスをア
クセスアドレスとしてデータアレー１０２よりデータを
取り出す。
要求がありアドレス１が提示されると、キャッシュで
は、アドレス内の一部であるインデックスアドレスによ
ってアドレスアレー（ＡＡ）１０１内の複数のエントリ
ーからエントリーを取り出し、該エントリーに登録され
ているタグアドレスとアドレス１のタグアドレスとを比
較器１０４で比較し、一致すればキャッシュヒットした
としてインデックスアドレスとブロック内アドレスをア
クセスアドレスとしてデータアレー１０２よりデータを
取り出す。
【００２１】タグアドレスが一致しない場合には、キャ
ッシュミスとしてキャッシュからデータを読み出すこと
ができず、メモリ上から（所望データを含むデータ群と
して）データを読み出す。そしてメモリから戻ってきた
データを取り込むと同時に、戻ってきたデータ群を、デ
ータアレー１０２に取り込む。このミスしたインデック
スアドレスに対応するアドレスアレー（ＡＡ）１０２の
タグアドレを、キャッシュミスしたアドレスのタグアド
レスに書き替える。これらの動作をキャッシュのアプデ
ーション（ＵＰＤＡＴＩＯＮ）という。
ッシュミスとしてキャッシュからデータを読み出すこと
ができず、メモリ上から（所望データを含むデータ群と
して）データを読み出す。そしてメモリから戻ってきた
データを取り込むと同時に、戻ってきたデータ群を、デ
ータアレー１０２に取り込む。このミスしたインデック
スアドレスに対応するアドレスアレー（ＡＡ）１０２の
タグアドレを、キャッシュミスしたアドレスのタグアド
レスに書き替える。これらの動作をキャッシュのアプデ
ーション（ＵＰＤＡＴＩＯＮ）という。
【００２２】以上、キャッシュのアクセスにおける一般
的な動作を説明した。
的な動作を説明した。
【００２３】次に本発明の一実施例の動作について説明
する。以下ではＪＯＢ番号を登録する場合を例に説明す
る。通常ＣＰＵが動作する場合必ず何かしらのＪＯＢ
（又はプロセス、タスク）が実行されている。このた
め、キャッシュをアクセスするリクエストも何かしらの
ＪＯＢが属しているはずである。
する。以下ではＪＯＢ番号を登録する場合を例に説明す
る。通常ＣＰＵが動作する場合必ず何かしらのＪＯＢ
（又はプロセス、タスク）が実行されている。このた
め、キャッシュをアクセスするリクエストも何かしらの
ＪＯＢが属しているはずである。
【００２４】本実施例では、ＪＯＢを実行する毎に（Ｊ
ＯＢが切り替わる毎に）、そのＪＯＢのＩＤ（このＩＤ
はソフトウェア側で作成する）を登録するためのＪＯＢ
ＩＤレジスタレジスタ１（１０３−１）を用意する。
ＯＢが切り替わる毎に）、そのＪＯＢのＩＤ（このＩＤ
はソフトウェア側で作成する）を登録するためのＪＯＢ
ＩＤレジスタレジスタ１（１０３−１）を用意する。
【００２５】キャッシュリクエストがキャッシュに入っ
てくると、リクエストアドレスの一部をなすタグアドレ
スは、アドレスの一部をなすインデックスアドレスで参
照されるアドレスアレー１０１のエントリー内のタグア
ドレスとが比較され、これらが一致すればキャッシュヒ
ットとして、該リクエストはキャッシュのデータアレー
１０２より、アクセスアドレスに対応する位置からデー
タ取り出すことが出来る。
てくると、リクエストアドレスの一部をなすタグアドレ
スは、アドレスの一部をなすインデックスアドレスで参
照されるアドレスアレー１０１のエントリー内のタグア
ドレスとが比較され、これらが一致すればキャッシュヒ
ットとして、該リクエストはキャッシュのデータアレー
１０２より、アクセスアドレスに対応する位置からデー
タ取り出すことが出来る。
【００２６】一方、キャッシュミスの場合、キャッシュ
のデータアレー１０２にミスしたリクエストのデータを
含んだデータ群をメモリから読み出して登録し、同時
に、アドレスアレー１０１に、ミスしたリクエストのア
ドレスのタグアドレス部分を登録する。この時、登録す
るエントリー、すなわちミスしたリクエストのインデッ
クスアドレスでアクセスされるアドレスアレー１０１の
領域に、現在実行しているＪＯＢのＩＤをＪＯＢ ＩＤ
レジスタ１（１０３−１）から読み出して登録する。
のデータアレー１０２にミスしたリクエストのデータを
含んだデータ群をメモリから読み出して登録し、同時
に、アドレスアレー１０１に、ミスしたリクエストのア
ドレスのタグアドレス部分を登録する。この時、登録す
るエントリー、すなわちミスしたリクエストのインデッ
クスアドレスでアクセスされるアドレスアレー１０１の
領域に、現在実行しているＪＯＢのＩＤをＪＯＢ ＩＤ
レジスタ１（１０３−１）から読み出して登録する。
【００２７】図２は、本発明の一実施例において、ＪＯ
ＢのＩＤをＪＯＢ ＩＤレジスタ１（１０３−１）から
読み出してアドレスアレー１０１に登録する際の動作を
説明するための図である。すなわち、更新アドレス保持
レジスタ１０９には、ミスしたリクエストのアドレスが
保持されており、該アドレスのインデックス部でアクセ
スされるアドレスアレーに、更新アドレス保持レジスタ
１０９のタグアドレス部と、ＪＯＢ ＩＤレジスタ１
（１０３−１）のＩＤ情報とが登録される。これにより
各アドレスアレー１０１上のエントリーには、キャッシ
ュに登録したときに実行されていたＪＯＢ ＩＤが登録
されることになる。
ＢのＩＤをＪＯＢ ＩＤレジスタ１（１０３−１）から
読み出してアドレスアレー１０１に登録する際の動作を
説明するための図である。すなわち、更新アドレス保持
レジスタ１０９には、ミスしたリクエストのアドレスが
保持されており、該アドレスのインデックス部でアクセ
スされるアドレスアレーに、更新アドレス保持レジスタ
１０９のタグアドレス部と、ＪＯＢ ＩＤレジスタ１
（１０３−１）のＩＤ情報とが登録される。これにより
各アドレスアレー１０１上のエントリーには、キャッシ
ュに登録したときに実行されていたＪＯＢ ＩＤが登録
されることになる。
【００２８】図３は、本発明の一実施例のキャッシュフ
ラッシュの動作を説明するための図である。キャッシュ
フラッシュとは、キャッシュの登録を無効化する作業
で、各エントリーに対応するバリッドビット（Ｖａｌｉ
ｄ ｂｉｔ）をリセットすることである。
ラッシュの動作を説明するための図である。キャッシュ
フラッシュとは、キャッシュの登録を無効化する作業
で、各エントリーに対応するバリッドビット（Ｖａｌｉ
ｄ ｂｉｔ）をリセットすることである。
【００２９】従来方式では、タグアドレスまたは属性を
読み出し比較することで、フラッシュを行っていたが、
本実施例では、これに加えて、ＪＯＢ ＩＤをエントリ
ーに登録することにより、ＪＯＢ ＩＤを比較し、一致
すればバリッドビットをリセットする。
読み出し比較することで、フラッシュを行っていたが、
本実施例では、これに加えて、ＪＯＢ ＩＤをエントリ
ーに登録することにより、ＪＯＢ ＩＤを比較し、一致
すればバリッドビットをリセットする。
【００３０】図３において、サーチカウンター１０６に
よりアドレスアレー１０１の各エントリーをアクセスし
て登録されているＪＯＢ ＩＤを読み出す。
よりアドレスアレー１０１の各エントリーをアクセスし
て登録されているＪＯＢ ＩＤを読み出す。
【００３１】そして、プロセッサで実行されるソフトウ
ェア命令（ＩＤ別のフラッシュ指示命令）により指示さ
れたフラッシュ指示ＪＯＢ ＩＤをＪＯＢ ＩＤレジス
タ２（１０３−２）に登録して、アドレスアレー１０２
から読み出されたＪＯＢ ＩＤを比較器１０５で比較
し、これらが一致した時に、その時のアクセスアドレス
（サーチカウンター１０６の出力）をフラッシュアドレ
スとして該アドレスに対応するバリッドビットをリセッ
トする。すなわち、ＩＤ別フラッシュ指示命令により指
示されたＪＯＢ ＩＤ番号（命令と共に送られてくる指
示ＩＤ番号）をＩＤ選択論理回路１１２で選択してＪＯ
Ｂ ＩＤレジスタ２（１０３−２）にセットし、これを
比較対象ＩＤとして、アドレスアレーにエントリーされ
ているＪＯＢ ＩＤと比較し、一致した場合、該エント
リーに対応するバリッドビットをオフとすることでフラ
ッシュを行う。
ェア命令（ＩＤ別のフラッシュ指示命令）により指示さ
れたフラッシュ指示ＪＯＢ ＩＤをＪＯＢ ＩＤレジス
タ２（１０３−２）に登録して、アドレスアレー１０２
から読み出されたＪＯＢ ＩＤを比較器１０５で比較
し、これらが一致した時に、その時のアクセスアドレス
（サーチカウンター１０６の出力）をフラッシュアドレ
スとして該アドレスに対応するバリッドビットをリセッ
トする。すなわち、ＩＤ別フラッシュ指示命令により指
示されたＪＯＢ ＩＤ番号（命令と共に送られてくる指
示ＩＤ番号）をＩＤ選択論理回路１１２で選択してＪＯ
Ｂ ＩＤレジスタ２（１０３−２）にセットし、これを
比較対象ＩＤとして、アドレスアレーにエントリーされ
ているＪＯＢ ＩＤと比較し、一致した場合、該エント
リーに対応するバリッドビットをオフとすることでフラ
ッシュを行う。
【００３２】本発明の一実施例によれば、ＪＯＢ毎に細
かなキャッシュの制御、運用を可能としており、またソ
フトウェア側からキャッシュ制御がより行いやすくして
いる。例えばＪＯＢ ＩＤをサブルーチン（ＳＵＢＲＯ
ＵＴＩＮＥ）ごとに付けて定義すると、プログラムのサ
ブルーチンごと（単位）に、キャッシュの使用の区別を
付けることが出来る。
かなキャッシュの制御、運用を可能としており、またソ
フトウェア側からキャッシュ制御がより行いやすくして
いる。例えばＪＯＢ ＩＤをサブルーチン（ＳＵＢＲＯ
ＵＴＩＮＥ）ごとに付けて定義すると、プログラムのサ
ブルーチンごと（単位）に、キャッシュの使用の区別を
付けることが出来る。
【００３３】このように、本発明の一実施例によれば、
ソフトウェア側からキャッシュの効率的な利用を考慮す
ることを可能としたものであり、ソフトウェアの性能の
向上、システムの性能の向上の達成を期待できる。
ソフトウェア側からキャッシュの効率的な利用を考慮す
ることを可能としたものであり、ソフトウェアの性能の
向上、システムの性能の向上の達成を期待できる。
【００３４】
【発明の効果】以上説明したように、本発明によれば、
下記記載の効果を奏する。
下記記載の効果を奏する。
【００３５】本発明の第１の効果は、ジョブ（ＪＯＢ）
毎に細かなキャッシュの制御、運用が可能である、とい
うことである。
毎に細かなキャッシュの制御、運用が可能である、とい
うことである。
【００３６】その理由は、本発明においては、キャッシ
ュのアドレスアレーにジョブＩＤを登録し、ジョブ単位
でフラッシュするように構成したためである。
ュのアドレスアレーにジョブＩＤを登録し、ジョブ単位
でフラッシュするように構成したためである。
【００３７】本発明の第２の効果は、ソフトウェアから
によりキャッシュ制御がより行いやすくなる、というこ
とである。
によりキャッシュ制御がより行いやすくなる、というこ
とである。
【００３８】その理由は、本発明においては、ジョブＩ
Ｄをサブルーチンごとに付けて定義することにより、サ
ブルーチンごとにキャッシュの使用の区別を付けること
が出来るためである。
Ｄをサブルーチンごとに付けて定義することにより、サ
ブルーチンごとにキャッシュの使用の区別を付けること
が出来るためである。
【００３９】本発明の第３の効果は、ソフトウェア側か
ら考えたキャッシュの効率的な使用を可能とし、ソフト
ウェアの性能の向上、システムの性能の向上を図ること
ができる、ということである。
ら考えたキャッシュの効率的な使用を可能とし、ソフト
ウェアの性能の向上、システムの性能の向上を図ること
ができる、ということである。
【００４０】
【図１】本発明の一実施例の構成を示す図である。
【図２】本発明の一実施例におけるキャッシュ登録動作
を説明するための図である。
を説明するための図である。
【図３】本発明の一実施例におけるキャッシュフラッシ
ュ動作を説明するための図である。
ュ動作を説明するための図である。
１０１ アドレスアレー １０２ データアレー １０３−１ ＪＯＢ ＩＤ（ジョブＩＤ）レジスタ１ １０３−２ ＪＯＢ ＩＤ（ジョブＩＤ）レジスタ２ １０４ 比較器（タグアドレス比較器） １０５ 比較器（ＪＯＢ ＩＤ比較器） １０６ サーチカウンタ １０７ セレクタ １０８ 出力レジスタ １０９ 更新アドレス保持レジスタ １１０ ラッチ １１１ バリッドビット（フラグ） １１２ ＩＤ選択論理回路 １１３ ゲート回路
Claims (4)
- 【請求項１】キャッシュ登録時、各エントリー毎に、そ
の時点で実行されているジョブの識別情報（「ジョブＩ
Ｄ」という）を登録しておき、ジョブＩＤを指定するこ
とにより、該ジョブＩＤと同一のＩＤを有するエントリ
ー部分のみをフラッシュすることを特徴とするキャッシ
ュメモリ制御方法。 - 【請求項２】前記ジョブＩＤをプログラムのサブルーチ
ン単位に付けておくことを特徴とする請求項１記載のキ
ャッシュメモリ制御方法。 - 【請求項３】入力アドレス信号のインデックス部で参照
されるエントリーがタグアドレス、属性、及び、ジョブ
識別情報（「ジョブＩＤ」という）を保持するアドレス
アレーと、 前記入力アドレス信号のインデックス部とブロック内ア
ドレスで参照され、データを保持するデータアレーと、 プロセッサで実行されるジョブが切り替わる毎にそのジ
ョブＩＤが格納されるレジスタと、 を備え、 キャッシュミスヒット時、新たにエントリを登録する
際、前記ジョブＩＤレジスタに格納されているその時点
のジョブＩＤを、アドレス信号のインデックス部でアク
セスされる前記アドレスアレーのエントリーに登録して
おき、 ジョブＩＤ毎にフラッシュを指示するソフトウェア命令
実行で指定されたジョブＩＤを、前記アドレスアレーの
エントリー中でサーチし、ジョブＩＤの一致したエント
リーのバリッドビットをリセットすることで、該エント
リー部分だけをフラッシュする、ことを特徴とするキャ
ッシュメモリ制御方式。 - 【請求項４】入力アドレス信号のインデックス部で参照
されるエントリーがタグアドレス、属性、及び、ジョブ
識別情報（「ジョブＩＤ」という）を保持するアドレス
アレーと、 前記入力アドレス信号のインデックス部とブロック内ア
ドレスで参照され、データを保持するデータアレーと、 プロセッサで実行されるジョブが切り替わる毎にそのジ
ョブＩＤが格納されるレジスタと、 前記アドレスアレーの各エントリーに含まれるジョブＩ
Ｄを検索する際に、前記アドレスアレーを順次アクセス
するアクセスアドレスを生成するサーチカウンターと、 フラッシュ指示命令の実行で指定されたジョブＩＤと、
前記サーチカウンタでアクセスされた前記アドレスアレ
ーのエントリーのジョブＩＤとを比較する比較手段と、 前記比較手段の出力が一致した時に、前記サーチカウン
ターから出力されるアクセスアドレスにて対応するアク
セスアドレスのエントリーのバリッドビットをリセット
するように制御するゲート手段と、 を備え、 キャッシュミスヒット時、新たにエントリーを登録する
際、前記ジョブＩＤレジスタに保持されるジョブＩＤ
を、アドレス信号のインデックス部でアクセスされる前
記アドレスアレーのエントリーに登録しておき、 ジョブＩＤ毎にフラッシュを指示するソフトウェア命令
の実行で指定されたジョブＩＤを、前記アドレスアレー
のエントリー中でサーチし、ジョブＩＤの一致したエン
トリーのバリッドビットをリセットすることで、該エン
トリー部分だけをフラッシュする、ことを特徴とするキ
ャッシュメモリ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10082545A JPH11259362A (ja) | 1998-03-13 | 1998-03-13 | キャッシュメモリ制御方法及び装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10082545A JPH11259362A (ja) | 1998-03-13 | 1998-03-13 | キャッシュメモリ制御方法及び装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11259362A true JPH11259362A (ja) | 1999-09-24 |
Family
ID=13777483
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10082545A Pending JPH11259362A (ja) | 1998-03-13 | 1998-03-13 | キャッシュメモリ制御方法及び装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11259362A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005346168A (ja) * | 2004-05-31 | 2005-12-15 | Matsushita Electric Ind Co Ltd | キャッシュメモリ、システムおよびデータ格納方法 |
| JP2011008315A (ja) * | 2009-06-23 | 2011-01-13 | Internatl Business Mach Corp <Ibm> | キャッシュ制御方法 |
| EP2634702A1 (en) | 2012-02-29 | 2013-09-04 | Fujitsu Limited | Processor, information processing apparatus, and arithmetic method |
| KR20150038367A (ko) * | 2012-09-28 | 2015-04-08 | 애플 인크. | 스티키 제거 엔진을 구비한 시스템 캐시 |
| US9158542B2 (en) | 2010-06-17 | 2015-10-13 | Nec Corporation | Data processing device and method, and processor unit of same |
| US11474947B2 (en) | 2020-08-18 | 2022-10-18 | Fujitsu Limited | Information processing apparatus and non-transitory computer-readable storage medium storing cache control program |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6381548A (ja) * | 1986-09-25 | 1988-04-12 | Matsushita Electric Ind Co Ltd | 高速アドレス変換装置 |
| JPH01108650A (ja) * | 1987-10-02 | 1989-04-25 | Sun Microsyst Inc | ワークステーシヨン |
| JPH0298755A (ja) * | 1988-10-05 | 1990-04-11 | Nec Corp | キャッシュ無効化処理方式 |
| JPH03235144A (ja) * | 1990-02-13 | 1991-10-21 | Sanyo Electric Co Ltd | キャッシュメモリ制御装置 |
-
1998
- 1998-03-13 JP JP10082545A patent/JPH11259362A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6381548A (ja) * | 1986-09-25 | 1988-04-12 | Matsushita Electric Ind Co Ltd | 高速アドレス変換装置 |
| JPH01108650A (ja) * | 1987-10-02 | 1989-04-25 | Sun Microsyst Inc | ワークステーシヨン |
| JPH0298755A (ja) * | 1988-10-05 | 1990-04-11 | Nec Corp | キャッシュ無効化処理方式 |
| JPH03235144A (ja) * | 1990-02-13 | 1991-10-21 | Sanyo Electric Co Ltd | キャッシュメモリ制御装置 |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005346168A (ja) * | 2004-05-31 | 2005-12-15 | Matsushita Electric Ind Co Ltd | キャッシュメモリ、システムおよびデータ格納方法 |
| US7904675B2 (en) | 2004-05-31 | 2011-03-08 | Panasonic Corporation | Cache memory, system, and method of storing data |
| JP4753549B2 (ja) * | 2004-05-31 | 2011-08-24 | パナソニック株式会社 | キャッシュメモリおよびシステム |
| JP2011008315A (ja) * | 2009-06-23 | 2011-01-13 | Internatl Business Mach Corp <Ibm> | キャッシュ制御方法 |
| US8484423B2 (en) | 2009-06-23 | 2013-07-09 | International Business Machines Corporation | Method and apparatus for controlling cache using transaction flags |
| US9158542B2 (en) | 2010-06-17 | 2015-10-13 | Nec Corporation | Data processing device and method, and processor unit of same |
| US9389864B2 (en) | 2010-06-17 | 2016-07-12 | Nec Corporation | Data processing device and method, and processor unit of same |
| EP2634702A1 (en) | 2012-02-29 | 2013-09-04 | Fujitsu Limited | Processor, information processing apparatus, and arithmetic method |
| KR20150038367A (ko) * | 2012-09-28 | 2015-04-08 | 애플 인크. | 스티키 제거 엔진을 구비한 시스템 캐시 |
| JP2015527684A (ja) * | 2012-09-28 | 2015-09-17 | アップル インコーポレイテッド | スティッキー抜去エンジンを伴うシステムキャッシュ |
| US11474947B2 (en) | 2020-08-18 | 2022-10-18 | Fujitsu Limited | Information processing apparatus and non-transitory computer-readable storage medium storing cache control program |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2557174B2 (ja) | データのセット位置の予測装置 | |
| US5095424A (en) | Computer system architecture implementing split instruction and operand cache line-pair-state management | |
| US6216206B1 (en) | Trace victim cache | |
| US6023747A (en) | Method and system for handling conflicts between cache operation requests in a data processing system | |
| JPH0658650B2 (ja) | 仮想計算機システム | |
| JPH06318177A (ja) | キャッシュ・ミス・ペナルティを減少させる方法、装置及びコンピュータ・システム | |
| KR100335672B1 (ko) | 메모리페이지크로싱예측주석을사용하는실제주소지정데이타기억구조로부터의빠른데이타검색 | |
| JPH10133950A (ja) | ページテーブル更新方法および装置 | |
| EP0173981A2 (en) | Cache memory control circuit | |
| US7549035B1 (en) | System and method for reference and modification tracking | |
| JPH0668736B2 (ja) | ２個のシステムクロックサイクルを利用する書込み動作をもったキャッシュメモリユニットを供与する装置及び方法 | |
| US6625725B1 (en) | Speculative reuse of code regions | |
| JP2007156821A (ja) | キャッシュシステム及び共用２次キャッシュ | |
| JP2000020341A (ja) | キャッシュ試験装置およびキャッシュ試験方法 | |
| JPH11259362A (ja) | キャッシュメモリ制御方法及び装置 | |
| JP2002229852A (ja) | キャッシュシステムの制御回路 | |
| US6629314B1 (en) | Management of reuse invalidation buffer for computation reuse | |
| JPH10500235A (ja) | データ記憶装置 | |
| US7181590B2 (en) | Method for page sharing in a processor with multiple threads and pre-validated caches | |
| JPH06139149A (ja) | 多重仮想空間制御装置 | |
| CN116830092A (zh) | 用于跟踪存储器区域的内容的修改的技术 | |
| JP2008009857A (ja) | キャッシュ制御回路およびプロセッサシステム | |
| KR20070049677A (ko) | 가상 어드레스 캐시 및 고유 태스크 식별자를 이용하는데이터를 공유하기 위한 방법 | |
| EP0271187A2 (en) | Split instruction and operand cache management | |
| US7546439B1 (en) | System and method for managing copy-on-write faults and change-protection |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20030812 |