JPH11259316A - Ｃｐｕ能力調整方法 - Google Patents
Ｃｐｕ能力調整方法Info
- Publication number
- JPH11259316A JPH11259316A JP258599A JP258599A JPH11259316A JP H11259316 A JPH11259316 A JP H11259316A JP 258599 A JP258599 A JP 258599A JP 258599 A JP258599 A JP 258599A JP H11259316 A JPH11259316 A JP H11259316A
- Authority
- JP
- Japan
- Prior art keywords
- cpu
- virtual machine
- capacity
- virtual
- capability
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【課題】ユーザが必要としているトータルＣＰＵ能力は
導入された計算機のＣＰＵ能力よりは小さく、その差分
の無駄になっているＣＰＵ能力を有効に利用するシステ
ムを提供する。 【解決手段】物理計算機上で複数の仮想計算機が動作す
る仮想計算機システムにおいて、各仮想計算機が必要と
するＣＰＵ能力を合計したトータルＣＰＵ能力を前記物
理計算機のＣＰＵ能力内で任意に設定し、各仮想計算機
を前記設定されたトータルＣＰＵ能力の範囲内で動作さ
せるようにＣＰＵ使用率を決定し、前記物理計算機のＣ
ＰＵ能力と前記トータルＣＰＵ能力の差分のＣＰＵ能力
を保守用仮想計算機に割り当てる。
導入された計算機のＣＰＵ能力よりは小さく、その差分
の無駄になっているＣＰＵ能力を有効に利用するシステ
ムを提供する。 【解決手段】物理計算機上で複数の仮想計算機が動作す
る仮想計算機システムにおいて、各仮想計算機が必要と
するＣＰＵ能力を合計したトータルＣＰＵ能力を前記物
理計算機のＣＰＵ能力内で任意に設定し、各仮想計算機
を前記設定されたトータルＣＰＵ能力の範囲内で動作さ
せるようにＣＰＵ使用率を決定し、前記物理計算機のＣ
ＰＵ能力と前記トータルＣＰＵ能力の差分のＣＰＵ能力
を保守用仮想計算機に割り当てる。
Description
【０００１】
【発明の属する技術分野】本発明は、計算機システムの
ＣＰＵ資源を有効に使用する方法に関し、特に仮想計算
機システムにおいて無駄になっているＣＰＵ資源を有効
利用する方法に関する。
ＣＰＵ資源を有効に使用する方法に関し、特に仮想計算
機システムにおいて無駄になっているＣＰＵ資源を有効
利用する方法に関する。
【０００２】
【従来の技術】従来、計算機ユーザは、導入した計算機
（物理計算機）上に複数の仮想計算機から構成される仮
想計算機システムを構築する際、各仮想計算機が必要と
するＣＰＵ能力を合計してトータルＣＰＵ能力を求め、
ＣＰＵ能力の大きさにより段階的に設定されている製品
モデルの中から、そのトータルＣＰＵ能力を満足する製
品モデルを決めている。そして、その決定された製品モ
デルのＣＰＵ能力に応じて各仮想計算機にサービスする
割合（サービス率）を指定していた。各仮想計算機にサ
ービス率を指定する機能に関しては特開平９ー８１４０
１に開示されている。
（物理計算機）上に複数の仮想計算機から構成される仮
想計算機システムを構築する際、各仮想計算機が必要と
するＣＰＵ能力を合計してトータルＣＰＵ能力を求め、
ＣＰＵ能力の大きさにより段階的に設定されている製品
モデルの中から、そのトータルＣＰＵ能力を満足する製
品モデルを決めている。そして、その決定された製品モ
デルのＣＰＵ能力に応じて各仮想計算機にサービスする
割合（サービス率）を指定していた。各仮想計算機にサ
ービス率を指定する機能に関しては特開平９ー８１４０
１に開示されている。
【０００３】
【発明が解決しようとする課題】即ち、ユーザが必要と
しているトータルＣＰＵ能力は導入された計算機のＣＰ
Ｕ能力よりも小さく、その差分のＣＰＵ能力が無駄にな
っていた。
しているトータルＣＰＵ能力は導入された計算機のＣＰ
Ｕ能力よりも小さく、その差分のＣＰＵ能力が無駄にな
っていた。
【０００４】本願発明の目的は、この無駄になっている
ＣＰＵ能力を、システム全体のモニタリング又は保守用
として動作する仮想計算機に割り当て、稼働管理などに
有効に利用することにある。
ＣＰＵ能力を、システム全体のモニタリング又は保守用
として動作する仮想計算機に割り当て、稼働管理などに
有効に利用することにある。
【０００５】
【課題を解決するための手段】本発明は、物理計算機上
で複数の仮想計算機が動作する仮想計算機システムにお
いて、各仮想計算機が必要とするＣＰＵ能力を合計した
トータルＣＰＵ能力を前記物理計算機のＣＰＵ能力内で
任意に設定し、各仮想計算機を前記設定されたトータル
ＣＰＵ能力の範囲内で動作させるようにＣＰＵ使用率を
決定し、前記物理計算機のＣＰＵ能力と前記トータルＣ
ＰＵ能力の差分のＣＰＵ能力を保守用仮想計算機に割り
当てる。
で複数の仮想計算機が動作する仮想計算機システムにお
いて、各仮想計算機が必要とするＣＰＵ能力を合計した
トータルＣＰＵ能力を前記物理計算機のＣＰＵ能力内で
任意に設定し、各仮想計算機を前記設定されたトータル
ＣＰＵ能力の範囲内で動作させるようにＣＰＵ使用率を
決定し、前記物理計算機のＣＰＵ能力と前記トータルＣ
ＰＵ能力の差分のＣＰＵ能力を保守用仮想計算機に割り
当てる。
【０００６】又、本発明は、物理計算機上で複数の仮想
計算機が動作する仮想計算機システムにおいて、各仮想
計算機が必要とするＣＰＵ能力を合計し、前記物理計算
機のＣＰＵ能力と前記トータルＣＰＵ能力の差分を計算
し、前記差分のＣＰＵ能力を持つ仮想計算機を生成す
る。
計算機が動作する仮想計算機システムにおいて、各仮想
計算機が必要とするＣＰＵ能力を合計し、前記物理計算
機のＣＰＵ能力と前記トータルＣＰＵ能力の差分を計算
し、前記差分のＣＰＵ能力を持つ仮想計算機を生成す
る。
【０００７】
【発明の実施の形態】以下、本発明の実施例を図面によ
り詳細に説明する。
り詳細に説明する。
【０００８】図１は、本発明が適用される物理計算機シ
ステムの構成を示す。１０、１１、・・・、１ｎはそれ
ぞれ物理プロセッサＩＰ０、物理プロセッサＩＰ１、・
・・、物理プロセッサＩＰｎを示している。２０は主記
憶装置を示している。３０、３１、・・・、３ｎはそれ
ぞれＩ／ＯプロセッサＩＯＰ０、Ｉ／ＯプロセッサＩＯ
Ｐ１、・・・、Ｉ／ＯプロセッサＩＯＰｎを示してい
る。４０はサービスプロセッサ（ＳＶＰ）、５０はコン
ソールディスプレイ装置（ＣＤ）、６０はハードディス
ク装置（ＨＤ）を示している。７０は仮想計算機システ
ム全体の制御プログラム（ハイパバイザ）を示してい
る。
ステムの構成を示す。１０、１１、・・・、１ｎはそれ
ぞれ物理プロセッサＩＰ０、物理プロセッサＩＰ１、・
・・、物理プロセッサＩＰｎを示している。２０は主記
憶装置を示している。３０、３１、・・・、３ｎはそれ
ぞれＩ／ＯプロセッサＩＯＰ０、Ｉ／ＯプロセッサＩＯ
Ｐ１、・・・、Ｉ／ＯプロセッサＩＯＰｎを示してい
る。４０はサービスプロセッサ（ＳＶＰ）、５０はコン
ソールディスプレイ装置（ＣＤ）、６０はハードディス
ク装置（ＨＤ）を示している。７０は仮想計算機システ
ム全体の制御プログラム（ハイパバイザ）を示してい
る。
【０００９】図２は本発明に係る仮想計算機システムの
構成を示す。７０はハイパバイザ、７１、７２、７Ｘは
それぞれ仮想計算機（以後、ＬＰＡＲと呼ぶ）ＬＰＡＲ
１、ＬＰＡＲ２、ＬＰＡＲＸを表す。ＬＰＡＲ１、ＬＰ
ＡＲ２はユーザが定義した仮想計算機であり、ＬＰＡＲ
Ｘは本発明で新たに設けた保守用の仮想計算機である。
８１１、・・・、８１ｎはＬＰＡＲ１制御下のｎ台の論
理プロセッサ（以後、ＬＩＰと呼ぶ）ＬＩＰ１、・・
・、ＬＩＰｎを表す。以下同様にして、８２１、・・
・、８２ｎはＬＰＡＲ２制御下のｎ台の論理プロセッサ
ＬＩＰ１、・・・、ＬＩＰｎを表す。８Ｘ１、・・・、
８ＸｎはＬＰＡＲＸ制御下のｎ台の論理プロセッサＬＩ
Ｐ１、・・・、ＬＩＰｎを表す。ハイパバイザ７０は主
記憶装置２０内に存在する。尚、本実施例ではユーザが
定義した仮想計算機を２台としているが、台数はこれに
限定されるものではない。
構成を示す。７０はハイパバイザ、７１、７２、７Ｘは
それぞれ仮想計算機（以後、ＬＰＡＲと呼ぶ）ＬＰＡＲ
１、ＬＰＡＲ２、ＬＰＡＲＸを表す。ＬＰＡＲ１、ＬＰ
ＡＲ２はユーザが定義した仮想計算機であり、ＬＰＡＲ
Ｘは本発明で新たに設けた保守用の仮想計算機である。
８１１、・・・、８１ｎはＬＰＡＲ１制御下のｎ台の論
理プロセッサ（以後、ＬＩＰと呼ぶ）ＬＩＰ１、・・
・、ＬＩＰｎを表す。以下同様にして、８２１、・・
・、８２ｎはＬＰＡＲ２制御下のｎ台の論理プロセッサ
ＬＩＰ１、・・・、ＬＩＰｎを表す。８Ｘ１、・・・、
８ＸｎはＬＰＡＲＸ制御下のｎ台の論理プロセッサＬＩ
Ｐ１、・・・、ＬＩＰｎを表す。ハイパバイザ７０は主
記憶装置２０内に存在する。尚、本実施例ではユーザが
定義した仮想計算機を２台としているが、台数はこれに
限定されるものではない。
【００１０】図３は、ハイパバイザ７０の構成を示す。
ハイパバイザ７０は各ＬＰＡＲのスケジュールを行うス
ケジューラ９０、各ＬＰＡＲの初期処理及びＬＰＡＲＸ
の活性化を行う初期処理部９１、ＳＶＰから供給される
物理資源及び各ＬＰＡＲにおける論理資源を管理する資
源管理部９２、各ＬＰＡＲの論理プロセッサの実行を制
御する論理プロセッサ制御部９３、各ＬＰＡＲの資源割
り当て、各ＬＰＡＲの稼働状態等の画面表示を制御する
フレーム制御部９４等から構成される。
ハイパバイザ７０は各ＬＰＡＲのスケジュールを行うス
ケジューラ９０、各ＬＰＡＲの初期処理及びＬＰＡＲＸ
の活性化を行う初期処理部９１、ＳＶＰから供給される
物理資源及び各ＬＰＡＲにおける論理資源を管理する資
源管理部９２、各ＬＰＡＲの論理プロセッサの実行を制
御する論理プロセッサ制御部９３、各ＬＰＡＲの資源割
り当て、各ＬＰＡＲの稼働状態等の画面表示を制御する
フレーム制御部９４等から構成される。
【００１１】図４は主記憶装置２０とハードディスクＨ
Ｄ６０のデータの格納状態を示す。ハードディスクＨＤ
６０にはハイパバイザ格納部６１、Ｉ／Ｏ構成情報部６
２、モニタプログラム格納部６３が設けられている。ハ
イパバイザの起動時に、ハイパバイザ格納部６１に格納
されているハイパバイザが主記憶装置２０の拡張ハード
ウェアシステムエリア（ＥＨＳＡ）２２の該当部（２
３）にローディングされる。モニタプログラム格納部６
３に格納されたＬＰＡＲＸ用のモニタプログラムも、ハ
イパバイザの起動時にＥＨＳＡ２２の該当部（２４）に
ローディングされる。２１はハードウェアシステムエリ
ア（ＨＳＡ）であり、計算機の立ち上げ時にハードウェ
アの制御情報が格納される。２４はＬＰＡＲ情報テーブ
ルであり、各ＬＰＡＲの構成情報が格納される。
Ｄ６０のデータの格納状態を示す。ハードディスクＨＤ
６０にはハイパバイザ格納部６１、Ｉ／Ｏ構成情報部６
２、モニタプログラム格納部６３が設けられている。ハ
イパバイザの起動時に、ハイパバイザ格納部６１に格納
されているハイパバイザが主記憶装置２０の拡張ハード
ウェアシステムエリア（ＥＨＳＡ）２２の該当部（２
３）にローディングされる。モニタプログラム格納部６
３に格納されたＬＰＡＲＸ用のモニタプログラムも、ハ
イパバイザの起動時にＥＨＳＡ２２の該当部（２４）に
ローディングされる。２１はハードウェアシステムエリ
ア（ＨＳＡ）であり、計算機の立ち上げ時にハードウェ
アの制御情報が格納される。２４はＬＰＡＲ情報テーブ
ルであり、各ＬＰＡＲの構成情報が格納される。
【００１２】図５はＬＰＡＲ情報テーブル１００の詳細
を示す。１０１はＬＰＡＲ名称欄である。１０２は主記
憶容量設定欄であり、各ＬＰＡＲに与えられる主記憶容
量を示す。１０３は論理ＩＰ定義欄であり、各ＬＰＡＲ
で生成される論理ＩＰを示す。１０４はユーザ定義のＣ
ＰＵサービス率設定欄である。１０５は実際に各ＬＰＡ
Ｒに割り当てられるＣＰＵサービス率（実サービス率）
を示す。
を示す。１０１はＬＰＡＲ名称欄である。１０２は主記
憶容量設定欄であり、各ＬＰＡＲに与えられる主記憶容
量を示す。１０３は論理ＩＰ定義欄であり、各ＬＰＡＲ
で生成される論理ＩＰを示す。１０４はユーザ定義のＣ
ＰＵサービス率設定欄である。１０５は実際に各ＬＰＡ
Ｒに割り当てられるＣＰＵサービス率（実サービス率）
を示す。
【００１３】図６は本発明で新たに設けたＳＶＰのＣＰ
Ｕ能力制御フレームを示す。ＣＰＵ能力制御フレーム
は、ユーザの必要ＣＰＵ能力を、ユーザが導入した計算
機システムのＣＰＵ能力を１００とした場合の係数で指
定する。例えば、当計算機システムのＣＰＵ能力を１０
０ＭＩＰＳとし、ユーザが使用する仮想計算機のＬＰＡ
Ｒ１及びＬＰＡＲ２のＣＰＵ能力がそれぞれＡ１ＭＩＰ
Ｓ、Ａ２ＭＩＰＳでＡ１とＡ２の合計を８０ＭＩＰＳと
する。この場合、８０という値をＣＰＵ能力係数として
指定する。前記ＣＰＵ能力制御フレームで指定されたＣ
ＰＵ能力係数はＣＰＵ能力指定テーブル（図７）に格納
され、ハイパバイザ７０の資源管理部９２により管理さ
れる。
Ｕ能力制御フレームを示す。ＣＰＵ能力制御フレーム
は、ユーザの必要ＣＰＵ能力を、ユーザが導入した計算
機システムのＣＰＵ能力を１００とした場合の係数で指
定する。例えば、当計算機システムのＣＰＵ能力を１０
０ＭＩＰＳとし、ユーザが使用する仮想計算機のＬＰＡ
Ｒ１及びＬＰＡＲ２のＣＰＵ能力がそれぞれＡ１ＭＩＰ
Ｓ、Ａ２ＭＩＰＳでＡ１とＡ２の合計を８０ＭＩＰＳと
する。この場合、８０という値をＣＰＵ能力係数として
指定する。前記ＣＰＵ能力制御フレームで指定されたＣ
ＰＵ能力係数はＣＰＵ能力指定テーブル（図７）に格納
され、ハイパバイザ７０の資源管理部９２により管理さ
れる。
【００１４】次に、本実施例におけるＣＰＵ能力の制御
方法を説明する。
方法を説明する。
【００１５】まず、物理計算機を仮想計算機モードに指
定してシステムを立ち上げる。システムを立ち上げる
と、ハイパバイザがハードディスク装置（ＨＤ）から拡
張ハードウェアシステムエリア（ＥＨＳＡ）にローディ
ングされ、起動される。
定してシステムを立ち上げる。システムを立ち上げる
と、ハイパバイザがハードディスク装置（ＨＤ）から拡
張ハードウェアシステムエリア（ＥＨＳＡ）にローディ
ングされ、起動される。
【００１６】ハイパバイザは初期処理にて、ユーザが使
用するＬＰＡＲ群とは別に保守用のＬＰＡＲ（ＬＰＡＲ
Ｘ）を準備し、ＬＰＡＲＸ用の主記憶及び論理ＩＰを自
動設定する。ＣＰＵ能力係数が指定されている時は、そ
の指定されたＣＰＵ能力以外の能力（上記の例の場合は
２０）をＬＰＡＲＸに割り当て、活性化させる。その
後、ＬＰＡＲ１及びＬＰＡＲ２を活性化させ、システム
全体として、３ＬＰＡＲを活性化させる。ＬＰＡＲ１及
びＬＰＡＲ２にはそれぞれユーザ指定された主記憶及び
ＣＰＵ能力等を割り当てる。ＬＰＡＲ１及びＬＰＡＲ２
のＣＰＵ能力は上記必要能力値（Ａ１、Ａ２）に応じ
て、システム全体の割合値（実サービス率）で指定す
る。尚、ユーザは必要ＣＰＵ能力として指定した値（Ａ
１、Ａ２）に応じた割合値（ユーザ定義サービス率）だ
けを指定する。
用するＬＰＡＲ群とは別に保守用のＬＰＡＲ（ＬＰＡＲ
Ｘ）を準備し、ＬＰＡＲＸ用の主記憶及び論理ＩＰを自
動設定する。ＣＰＵ能力係数が指定されている時は、そ
の指定されたＣＰＵ能力以外の能力（上記の例の場合は
２０）をＬＰＡＲＸに割り当て、活性化させる。その
後、ＬＰＡＲ１及びＬＰＡＲ２を活性化させ、システム
全体として、３ＬＰＡＲを活性化させる。ＬＰＡＲ１及
びＬＰＡＲ２にはそれぞれユーザ指定された主記憶及び
ＣＰＵ能力等を割り当てる。ＬＰＡＲ１及びＬＰＡＲ２
のＣＰＵ能力は上記必要能力値（Ａ１、Ａ２）に応じ
て、システム全体の割合値（実サービス率）で指定す
る。尚、ユーザは必要ＣＰＵ能力として指定した値（Ａ
１、Ａ２）に応じた割合値（ユーザ定義サービス率）だ
けを指定する。
【００１７】次に、システム全体のＣＰＵ能力の各ＬＰ
ＡＲへの割り当て（サービス率）について、具体的に説
明する。従来（ＣＰＵ能力指定機能がない場合）は、各
ＬＰＡＲの必要ＣＰＵ能力Ａ１、Ａ２に対して、例えば
Ａ１：Ａ２＝６０：４０の場合、ＬＰＡＲフレームでの
設定に従い、ハイパバイザはＬＰＡＲ１、ＬＰＡＲ２へ
はシステム全体のＣＰＵ能力の６０％、４０％を割り当
てる。これに対して、本発明では、システム全体のＣＰ
Ｕ能力の８０％をＬＰＡＲ１、ＬＰＡＲ２に割り当て、
残りの２０％をＬＰＡＲＸに割り当てる。具体的には、
ＬＰＡＲ１に対してはシステム全体のＣＰＵ能力の４８
％（６０％×０.８）、ＬＰＡＲ２に対してはシステム
全体のＣＰＵ能力の３２％（４０％×０.８）を割り当
てる。
ＡＲへの割り当て（サービス率）について、具体的に説
明する。従来（ＣＰＵ能力指定機能がない場合）は、各
ＬＰＡＲの必要ＣＰＵ能力Ａ１、Ａ２に対して、例えば
Ａ１：Ａ２＝６０：４０の場合、ＬＰＡＲフレームでの
設定に従い、ハイパバイザはＬＰＡＲ１、ＬＰＡＲ２へ
はシステム全体のＣＰＵ能力の６０％、４０％を割り当
てる。これに対して、本発明では、システム全体のＣＰ
Ｕ能力の８０％をＬＰＡＲ１、ＬＰＡＲ２に割り当て、
残りの２０％をＬＰＡＲＸに割り当てる。具体的には、
ＬＰＡＲ１に対してはシステム全体のＣＰＵ能力の４８
％（６０％×０.８）、ＬＰＡＲ２に対してはシステム
全体のＣＰＵ能力の３２％（４０％×０.８）を割り当
てる。
【００１８】尚、ユーザ定義ＬＰＡＲのＣＰＵサービス
率に変動が生じないようにするため、ＬＰＡＲＸはその
ＣＰＵ能力を一定（本実施例では２０％）に保つ必要が
ある。このために、ＬＰＡＲＸに対して、ＣＰＵサービ
ス率の上限を保証するリソースキャップ機能（ＲＣ機
能）を設定する。ＲＣ機能とは、あるインターバル中に
おいてＣＰＵサービス率の指定上限値以上のＣＰＵサー
ビスを抑止する機能である。さらに、ＣＰＵサービス率
の下限を保証するウエイトコンプリション機能（ＷＣ機
能）を設定する。ＷＣ機能はプログラムがＷＡＩＴして
も制御をＨ／Ｗが保留したまま保持する機能であり、Ｗ
ＡＩＴする頻度が高い場合でも、ＣＰＵをＣＰＵサービ
ス率の指定値まで使用できる機能である。ＲＣ機能及び
ＷＣ機能は公知の機能であり、特開平９ー８１４０１等
に開示されている。以上のように、ＲＣ機能及びＷＣ機
能を設定することにより、ＬＰＡＲＸは常に一定のＣＰ
Ｕサービス率を保持できる。
率に変動が生じないようにするため、ＬＰＡＲＸはその
ＣＰＵ能力を一定（本実施例では２０％）に保つ必要が
ある。このために、ＬＰＡＲＸに対して、ＣＰＵサービ
ス率の上限を保証するリソースキャップ機能（ＲＣ機
能）を設定する。ＲＣ機能とは、あるインターバル中に
おいてＣＰＵサービス率の指定上限値以上のＣＰＵサー
ビスを抑止する機能である。さらに、ＣＰＵサービス率
の下限を保証するウエイトコンプリション機能（ＷＣ機
能）を設定する。ＷＣ機能はプログラムがＷＡＩＴして
も制御をＨ／Ｗが保留したまま保持する機能であり、Ｗ
ＡＩＴする頻度が高い場合でも、ＣＰＵをＣＰＵサービ
ス率の指定値まで使用できる機能である。ＲＣ機能及び
ＷＣ機能は公知の機能であり、特開平９ー８１４０１等
に開示されている。以上のように、ＲＣ機能及びＷＣ機
能を設定することにより、ＬＰＡＲＸは常に一定のＣＰ
Ｕサービス率を保持できる。
【００１９】最後に、ハイパバイザの概略処理フローを
図８により説明する。図８はハイパバイザ初期処理の
内、ユーザ定義ＬＰＡＲの登録処理からユーザ定義ＬＰ
ＡＲの活性化処理までを示している。ユーザ定義ＬＰＡ
Ｒ登録処理ステップ４０１では、ハードディスク装置Ｈ
Ｄ６０のＩ／Ｏ構成情報６２から指定したＬＰＡＲ名称
を取り出し、ハイパバイザの資源管理部が管理するＬＰ
ＡＲ情報テーブル１００に登録する。ＬＰＡＲＸ登録処
理ステップ４０２では、本発明で新たに設けるＬＰＡＲ
をＬＰＡＲＸという名称で登録する。又、ＬＰＡＲＸに
割り当てる主記憶エリア及び論理ＩＰの定義情報をＬＰ
ＡＲ情報テーブル１００に登録する。この時、論理ＩＰ
は物理ＩＰの数と同じ数だけ登録する。この論理ＩＰは
共有モード（他ＬＰＡＲと物理ＩＰを共有して使用する
モード）とする。全ＬＰＡＲ初期処理ステップ４０３で
は、ＬＰＡＲ情報テーブル１００に登録されたＬＰＡＲ
の初期処理を行う。具体的には各ＬＰＡＲに対応する論
理ＩＰの生成及び論理ＩＰの内部テーブルの初期化を行
う。ＣＰＵ能力指定判定ステップ４０４では、資源管理
部９２が管理している能力指定値テーブル３００を読み
出し、ＣＰＵ能力指定がある場合（ＣＰＵ能力係数が１
００でない場合）、ＬＰＡＲＸの活性化処理ステップ４
０５を実行する。指定がない場合（ＣＰＵ能力係数が１
００の場合）はＬＰＡＲＸの活性化処理は行わない。Ｌ
ＰＡＲＸ活性化処理ステップ４０５では、ＬＰＡＲＸの
アクティベイト処理を行う。具体的には、ＬＰＡＲＸに
割り当てられた主記憶、論理ＩＰ等をオンラインにする
処理であり、ＬＰＡＲ情報テーブル１００に設定された
構成情報を用いてオンライン処理を行う。その後、モニ
タプログラムを自動ＩＰＬする。以上でハイパバイザ初
期処理が完了する。これ以降、ＬＰＡＲフレームにて、
ユーザ定義ＬＰＡＲの構成情報設定処理４０６が可能と
なる。構成設定後、ユーザ定義ＬＰＡＲの活性化処理４
０７を行い、前述したＣＰＵ能力係数をふまえたＣＰＵ
サービス率を割り当てる。その後、ユーザ定義ＬＰＡＲ
毎にＯＳをＩＰＬした後、実稼働にはいる。尚、ＬＰＡ
ＲＸにて動作しているモニタプログラムはＬＰＡＲフレ
ームにて、ユーザ定義ＬＰＡＲの稼働状態を見ることも
できる。
図８により説明する。図８はハイパバイザ初期処理の
内、ユーザ定義ＬＰＡＲの登録処理からユーザ定義ＬＰ
ＡＲの活性化処理までを示している。ユーザ定義ＬＰＡ
Ｒ登録処理ステップ４０１では、ハードディスク装置Ｈ
Ｄ６０のＩ／Ｏ構成情報６２から指定したＬＰＡＲ名称
を取り出し、ハイパバイザの資源管理部が管理するＬＰ
ＡＲ情報テーブル１００に登録する。ＬＰＡＲＸ登録処
理ステップ４０２では、本発明で新たに設けるＬＰＡＲ
をＬＰＡＲＸという名称で登録する。又、ＬＰＡＲＸに
割り当てる主記憶エリア及び論理ＩＰの定義情報をＬＰ
ＡＲ情報テーブル１００に登録する。この時、論理ＩＰ
は物理ＩＰの数と同じ数だけ登録する。この論理ＩＰは
共有モード（他ＬＰＡＲと物理ＩＰを共有して使用する
モード）とする。全ＬＰＡＲ初期処理ステップ４０３で
は、ＬＰＡＲ情報テーブル１００に登録されたＬＰＡＲ
の初期処理を行う。具体的には各ＬＰＡＲに対応する論
理ＩＰの生成及び論理ＩＰの内部テーブルの初期化を行
う。ＣＰＵ能力指定判定ステップ４０４では、資源管理
部９２が管理している能力指定値テーブル３００を読み
出し、ＣＰＵ能力指定がある場合（ＣＰＵ能力係数が１
００でない場合）、ＬＰＡＲＸの活性化処理ステップ４
０５を実行する。指定がない場合（ＣＰＵ能力係数が１
００の場合）はＬＰＡＲＸの活性化処理は行わない。Ｌ
ＰＡＲＸ活性化処理ステップ４０５では、ＬＰＡＲＸの
アクティベイト処理を行う。具体的には、ＬＰＡＲＸに
割り当てられた主記憶、論理ＩＰ等をオンラインにする
処理であり、ＬＰＡＲ情報テーブル１００に設定された
構成情報を用いてオンライン処理を行う。その後、モニ
タプログラムを自動ＩＰＬする。以上でハイパバイザ初
期処理が完了する。これ以降、ＬＰＡＲフレームにて、
ユーザ定義ＬＰＡＲの構成情報設定処理４０６が可能と
なる。構成設定後、ユーザ定義ＬＰＡＲの活性化処理４
０７を行い、前述したＣＰＵ能力係数をふまえたＣＰＵ
サービス率を割り当てる。その後、ユーザ定義ＬＰＡＲ
毎にＯＳをＩＰＬした後、実稼働にはいる。尚、ＬＰＡ
ＲＸにて動作しているモニタプログラムはＬＰＡＲフレ
ームにて、ユーザ定義ＬＰＡＲの稼働状態を見ることも
できる。
【００２０】動的にＣＰＵ能力係数を変更する場合、ハ
イパバイザはＳＶＰから状態変更通知を受け取るとその
情報を読み出し、資源管理部９２の能力指定値テーブル
３００を変更する。その後、ハイパバイザは全ＬＰＡＲ
に対して、前述したＣＰＵの割り当て方法と同様にシス
テム全体における割り当て値を決め、各ＬＰＡＲのサー
ビス率を決定する。動的にＣＰＵ能力係数を変更する処
理を行うために、ＳＶＰからハイパバイザへの連絡通知
を行うインタフェース（外部割込）を使用する。即ち、
ＳＶＰとハイパバイザ間のやりとりを司るＨＶＡ命令に
ＣＰＵ能力係数データを読み込む機能を追加することに
より、割込時にＣＰＵ能力係数をハイパバイザへ連絡す
る。動的に各ＬＰＡＲのＣＰＵ割り当て値を変更する処
理は、ＬＰＡＲフレームを使用することにより実現でき
る。
イパバイザはＳＶＰから状態変更通知を受け取るとその
情報を読み出し、資源管理部９２の能力指定値テーブル
３００を変更する。その後、ハイパバイザは全ＬＰＡＲ
に対して、前述したＣＰＵの割り当て方法と同様にシス
テム全体における割り当て値を決め、各ＬＰＡＲのサー
ビス率を決定する。動的にＣＰＵ能力係数を変更する処
理を行うために、ＳＶＰからハイパバイザへの連絡通知
を行うインタフェース（外部割込）を使用する。即ち、
ＳＶＰとハイパバイザ間のやりとりを司るＨＶＡ命令に
ＣＰＵ能力係数データを読み込む機能を追加することに
より、割込時にＣＰＵ能力係数をハイパバイザへ連絡す
る。動的に各ＬＰＡＲのＣＰＵ割り当て値を変更する処
理は、ＬＰＡＲフレームを使用することにより実現でき
る。
【００２１】図９は、従来技術のＣＰＵ使用率（サービ
ス率）及び本発明によるＣＰＵ使用率（サービス率）を
比較したものである。ＬＰＡＲ１、ＬＰＡＲ２について
は、必要ＣＰＵ能力Ａ１、Ａ２に対応するＣＰＵ使用率
α１、α２が、本発明により変化しないことを示してい
る。即ち、従来は、必要ＣＰＵ能力Ａ１、Ａ２以外のＣ
ＰＵ能力（１００−α１−α２）をイベントサーチが使
用していたが、本発明によりこのＣＰＵ能力（１００−
α１−α２）がＬＰＡＲＸに割り当てられる。
ス率）及び本発明によるＣＰＵ使用率（サービス率）を
比較したものである。ＬＰＡＲ１、ＬＰＡＲ２について
は、必要ＣＰＵ能力Ａ１、Ａ２に対応するＣＰＵ使用率
α１、α２が、本発明により変化しないことを示してい
る。即ち、従来は、必要ＣＰＵ能力Ａ１、Ａ２以外のＣ
ＰＵ能力（１００−α１−α２）をイベントサーチが使
用していたが、本発明によりこのＣＰＵ能力（１００−
α１−α２）がＬＰＡＲＸに割り当てられる。
【００２２】
【発明の効果】本発明によれば、仮想計算機システムに
おいて、ユーザは必要なＣＰＵ能力のみを使用すること
が可能であり、ユーザに不要なＣＰＵ能力を、保守用仮
想計算機に割り当てることで、システム稼働管理等がで
きるようになり、ＣＰＵ資源の有効活用ができる。
おいて、ユーザは必要なＣＰＵ能力のみを使用すること
が可能であり、ユーザに不要なＣＰＵ能力を、保守用仮
想計算機に割り当てることで、システム稼働管理等がで
きるようになり、ＣＰＵ資源の有効活用ができる。
【図１】本発明が適用される物理計算機システムの構成
図である。
図である。
【図２】本発明に係る仮想計算機システムの構成図であ
る。
る。
【図３】図２におけるハイパバイザの構成を示す図であ
る。
る。
【図４】図１における主記憶装置とハードディスクＨＤ
のデータの格納状態を示す図である。
のデータの格納状態を示す図である。
【図５】図４におけるＬＰＡＲ情報テーブルの詳細を示
す図である。
す図である。
【図６】本発明に係るＣＰＵ能力制御フレームを示す図
である。
である。
【図７】本発明に係るＣＰＵ能力指定テーブルを示す図
である。
である。
【図８】図２におけるハイパバイザの概略処理フローを
示す図である。
示す図である。
【図９】従来技術及び本発明におけるＣＰＵ使用率（サ
ービス率）を示す表である。
ービス率）を示す表である。
１０、１１、・・・、１ｎ 物理プロセッサ（ＩＰ） ２０ 主記憶装置 ３０、３１、・・・、３ｎ Ｉ／Ｏプロセッサ（ＩＯ
Ｐ） ４０ サービスプロセッサ（ＳＶＰ） ５０ コンソールディスプレイ装置（ＣＤ） ６０ ハードディスク装置（ＨＤ） ７０ ハイパバイザ（ＣＰ） ７１、７２、７ｎ 仮想計算機（ＬＰＡＲ） ８１１、・・・、８１ｎ 論理プロセッサ（ＬＩＰ） ９０ スケジューラ ９１ 初期処理部 ９２ 資源管理部 ９３ 論理プロセッサ制御部 ９４ フレーム制御部 ２００ ＣＰＵ能力制御フレーム
Ｐ） ４０ サービスプロセッサ（ＳＶＰ） ５０ コンソールディスプレイ装置（ＣＤ） ６０ ハードディスク装置（ＨＤ） ７０ ハイパバイザ（ＣＰ） ７１、７２、７ｎ 仮想計算機（ＬＰＡＲ） ８１１、・・・、８１ｎ 論理プロセッサ（ＬＩＰ） ９０ スケジューラ ９１ 初期処理部 ９２ 資源管理部 ９３ 論理プロセッサ制御部 ９４ フレーム制御部 ２００ ＣＰＵ能力制御フレーム
Claims (7)
- 【請求項１】 物理計算機上で複数の仮想計算機が動作
する仮想計算機システムにおいて、各仮想計算機が必要
とするＣＰＵ能力を合計したトータルＣＰＵ能力を前記
物理計算機のＣＰＵ能力内で任意に設定するステップ
と、各仮想計算機を前記設定されたトータルＣＰＵ能力
の範囲内で動作させるようにＣＰＵ使用率を決定するス
テップと、前記物理計算機のＣＰＵ能力と前記トータル
ＣＰＵ能力の差分のＣＰＵ能力を保守用仮想計算機に割
り当てるステップを有することを特徴とするＣＰＵ能力
調整方法。 - 【請求項２】 物理計算機上で複数の仮想計算機が動作
する仮想計算機システムにおいて、少なくとも１つの第
１の仮想計算機を登録するステップと、第２の仮想計算
機を登録するステップと、前記第１の仮想計算機及び前
記第２の仮想計算機を初期化するステップと、第１のＣ
ＰＵ使用率に基ずいて前記第２の仮想計算機を活性化す
るステップと、前記第１のＣＰＵ使用率に関連する第２
のＣＰＵ使用率で前記第１の仮想計算機を活性化するス
テップとを有することを特徴とするＣＰＵ能力調整方
法。 - 【請求項３】 前記物理計算機はサービスプロセッサを
有し、該サービスプロセッサから前記第１のＣＰＵ使用
率を設定するステップとを有することを特徴とする請求
項２記載のＣＰＵ能力調整方法。 - 【請求項４】 前記第１の仮想計算機はユーザが定義す
る仮想計算機であることを特徴とする請求項２記載のＣ
ＰＵ能力調整方法。 - 【請求項５】 前記第２の仮想計算機はシステムの保守
用の仮想計算機であることを特徴とする請求項２記載の
ＣＰＵ能力調整方法。 - 【請求項６】 物理計算機上で複数の仮想計算機が動作
する仮想計算機システムにおいて、各仮想計算機が必要
とするＣＰＵ能力を合計するステップと、前記物理計算
機のＣＰＵ能力と前記トータルＣＰＵ能力の差分を計算
するステップと、前記差分のＣＰＵ能力を持つ仮想計算
機を生成するステップとを有することを特徴とするＣＰ
Ｕ能力調整方法。 - 【請求項７】 物理計算機上で複数の仮想計算機が動作
する仮想計算機システムであって、第１のＣＰＵ使用率
を割り当てられるシステム保守用仮想計算機と、前記第
１のＣＰＵ使用率に応じて決定される第２のＣＰＵ使用
率を割り当てられる少なくとも１つのユーザ定義仮想計
算機とを有することを特徴とする仮想計算機システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00258599A JP3906594B2 (ja) | 1998-01-09 | 1999-01-08 | Ｃｐｕ能力調整方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP279598 | 1998-01-09 | ||
| JP10-2795 | 1998-01-09 | ||
| JP00258599A JP3906594B2 (ja) | 1998-01-09 | 1999-01-08 | Ｃｐｕ能力調整方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006325128A Division JP2007109250A (ja) | 1998-01-09 | 2006-12-01 | Ｃｐｕ能力調整方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11259316A true JPH11259316A (ja) | 1999-09-24 |
| JP3906594B2 JP3906594B2 (ja) | 2007-04-18 |
Family
ID=26336002
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP00258599A Expired - Fee Related JP3906594B2 (ja) | 1998-01-09 | 1999-01-08 | Ｃｐｕ能力調整方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3906594B2 (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002182934A (ja) * | 2000-10-02 | 2002-06-28 | Internatl Business Mach Corp <Ibm> | システムに形成された論理パーティションの容量制限を強化するための方法及び装置 |
| KR100465581B1 (ko) * | 2001-03-01 | 2005-01-13 | 인터내셔널 비지네스 머신즈 코포레이션 | 논리적 파티션 컴퓨터 시스템 |
| JP2006268093A (ja) * | 2005-03-22 | 2006-10-05 | Hitachi Ltd | 記憶制御方法及びシステム |
| US7272799B2 (en) | 2001-04-19 | 2007-09-18 | Hitachi, Ltd. | Virtual machine system and virtual machine control method |
| US7290260B2 (en) | 2003-02-20 | 2007-10-30 | International Business Machines Corporation | Dynamic processor redistribution between partitions in a computing system |
| WO2007148371A1 (ja) * | 2006-06-19 | 2007-12-27 | Nec Corporation | 仮想マシンのための性能管理システムと性能管理方法 |
| JP2008186136A (ja) * | 2007-01-29 | 2008-08-14 | Hitachi Ltd | 計算機システム |
| JP2008186210A (ja) * | 2007-01-30 | 2008-08-14 | Hitachi Ltd | 仮想計算機システムのプロセッサキャッピング方法 |
| JP2008204243A (ja) * | 2007-02-21 | 2008-09-04 | Hitachi Software Eng Co Ltd | ジョブ実行制御方法およびシステム |
| JP2008276788A (ja) * | 2008-05-23 | 2008-11-13 | Hitachi Ltd | 仮想計算機システムの制御方法 |
| US7865899B2 (en) | 2001-11-22 | 2011-01-04 | Hitachi, Ltd. | Virtual computer systems and computer virtualization programs |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102681895B (zh) * | 2011-03-11 | 2015-03-11 | 北京市国路安信息技术有限公司 | 一种动态自迁移云服务方法 |
-
1999
- 1999-01-08 JP JP00258599A patent/JP3906594B2/ja not_active Expired - Fee Related
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002182934A (ja) * | 2000-10-02 | 2002-06-28 | Internatl Business Mach Corp <Ibm> | システムに形成された論理パーティションの容量制限を強化するための方法及び装置 |
| KR100465581B1 (ko) * | 2001-03-01 | 2005-01-13 | 인터내셔널 비지네스 머신즈 코포레이션 | 논리적 파티션 컴퓨터 시스템 |
| US7721285B2 (en) | 2001-04-19 | 2010-05-18 | Hitachi, Ltd. | Virtual machine system and virtual machine control method |
| US8443364B2 (en) | 2001-04-19 | 2013-05-14 | Hitachi, Ltd. | Virtual machine system and virtual machine control method |
| US7272799B2 (en) | 2001-04-19 | 2007-09-18 | Hitachi, Ltd. | Virtual machine system and virtual machine control method |
| US8397239B2 (en) | 2001-11-22 | 2013-03-12 | Hitachi, Ltd. | Virtual computer systems and computer virtualization programs |
| US7865899B2 (en) | 2001-11-22 | 2011-01-04 | Hitachi, Ltd. | Virtual computer systems and computer virtualization programs |
| US7290260B2 (en) | 2003-02-20 | 2007-10-30 | International Business Machines Corporation | Dynamic processor redistribution between partitions in a computing system |
| JP4684696B2 (ja) * | 2005-03-22 | 2011-05-18 | 株式会社日立製作所 | 記憶制御方法及びシステム |
| JP2006268093A (ja) * | 2005-03-22 | 2006-10-05 | Hitachi Ltd | 記憶制御方法及びシステム |
| WO2007148371A1 (ja) * | 2006-06-19 | 2007-12-27 | Nec Corporation | 仮想マシンのための性能管理システムと性能管理方法 |
| JP2008186136A (ja) * | 2007-01-29 | 2008-08-14 | Hitachi Ltd | 計算機システム |
| JP4705051B2 (ja) * | 2007-01-29 | 2011-06-22 | 株式会社日立製作所 | 計算機システム |
| JP2008186210A (ja) * | 2007-01-30 | 2008-08-14 | Hitachi Ltd | 仮想計算機システムのプロセッサキャッピング方法 |
| JP4715758B2 (ja) * | 2007-01-30 | 2011-07-06 | 株式会社日立製作所 | 仮想計算機システムのプロセッサキャッピング方法 |
| JP2008204243A (ja) * | 2007-02-21 | 2008-09-04 | Hitachi Software Eng Co Ltd | ジョブ実行制御方法およびシステム |
| JP2008276788A (ja) * | 2008-05-23 | 2008-11-13 | Hitachi Ltd | 仮想計算機システムの制御方法 |
| JP4548514B2 (ja) * | 2008-05-23 | 2010-09-22 | 株式会社日立製作所 | 仮想計算機システムの制御方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3906594B2 (ja) | 2007-04-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11775335B2 (en) | Platform independent GPU profiles for more efficient utilization of GPU resources | |
| JP4921384B2 (ja) | メモリを１台のバーチャル・マシンからもう一方へダイナミックに再割り当てする方法、装置及びシステム | |
| US7461276B2 (en) | CPU power adjustment method | |
| KR100885346B1 (ko) | 액티비티 정보를 이용한 가상 머신 관리 | |
| US8032899B2 (en) | Providing policy-based operating system services in a hypervisor on a computing system | |
| EP2485146B1 (en) | System and method for providing hardware virtualization in a virtual machine environment | |
| US7992151B2 (en) | Methods and apparatuses for core allocations | |
| CN101276293B (zh) | 在逻辑分区之间平衡物理系统资源访问的方法和系统 | |
| US7765552B2 (en) | System and method for allocating computing resources for a grid virtual system | |
| JP4291964B2 (ja) | 仮想計算機システム | |
| US7730486B2 (en) | System and method for migrating virtual machines on cluster systems | |
| KR20040028805A (ko) | 프로세서로 산출하기 위한 시스템 | |
| US20140373010A1 (en) | Intelligent resource management for virtual machines | |
| JP2007272263A (ja) | 計算機の管理方法、計算機システム、及び管理プログラム | |
| US20090164660A1 (en) | Transferring A Logical Partition ('LPAR') Between Two Server Computing Devices Based On LPAR Customer Requirements | |
| US20030041090A1 (en) | Yield on multithreaded processors | |
| JP2022516486A (ja) | リソース管理方法と装置、電子デバイス、及び記録媒体 | |
| JPH11259316A (ja) | Ｃｐｕ能力調整方法 | |
| CN115280285A (zh) | 由独立操作的多个调度器在公共资源集上调度工作负载 | |
| WO1997035255A1 (fr) | Systeme d'ordinateur virtuel reparti | |
| CN115102851B (zh) | 一种面向hpc与ai融合计算的融合平台及其资源管理方法 | |
| JP2007109250A (ja) | Ｃｐｕ能力調整方法 | |
| JP5243822B2 (ja) | 仮想化されたデータ処理環境におけるワークロード管理 | |
| US20240354138A1 (en) | Power-management virtual machines | |
| JPH06110717A (ja) | 複合計算機システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051220 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060110 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060313 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060417 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061003 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061201 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061226 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070108 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100126 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110126 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110126 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120126 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130126 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |