JPH11259298A - サブル―チン呼び出しおよび復帰動作を実行するための装置および方法 - Google Patents

サブル―チン呼び出しおよび復帰動作を実行するための装置および方法

Info

Publication number
JPH11259298A
JPH11259298A JP11009258A JP925899A JPH11259298A JP H11259298 A JPH11259298 A JP H11259298A JP 11009258 A JP11009258 A JP 11009258A JP 925899 A JP925899 A JP 925899A JP H11259298 A JPH11259298 A JP H11259298A
Authority
JP
Japan
Prior art keywords
instruction
return
address
call
branch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11009258A
Other languages
English (en)
Other versions
JP3004013B2 (ja
Inventor
Rolf Hilgendorf
ロルフ・ヒルゲンドルフ
Oliver Laub
オリバー・ラウプ
Hans-Werner Tast
ハンス−ヴェルナー・タスト
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH11259298A publication Critical patent/JPH11259298A/ja
Application granted granted Critical
Publication of JP3004013B2 publication Critical patent/JP3004013B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3802—Instruction prefetching
    • G06F9/3804—Instruction prefetching for branches, e.g. hedging, branch folding
    • G06F9/3806—Instruction prefetching for branches, e.g. hedging, branch folding using address prediction, e.g. return stack, branch history buffer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0875—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches with dedicated cache, e.g. instruction or stack
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/448—Execution paradigms, e.g. implementations of programming paradigms
    • G06F9/4482—Procedural
    • G06F9/4484—Executing subprograms
    • G06F9/4486—Formation of subprogram jump address

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Advance Control (AREA)
  • Executing Machine-Instructions (AREA)

Abstract

(57)【要約】 【課題】サブルーチン復帰命令の標的アドレスを定義す
るための処理時間を減らす。 【解決手段】命令ストリーム中で見つかる複数の分岐命
令の標的アドレスを記憶するための分岐履歴テーブルを
含む命令先取り機構を備えたプロセッサを有するコンピ
ュータにおいて、サブルーチン呼び出しおよび復帰動作
を実行する装置および方法。分岐履歴テーブル２２は、
潜在呼び出し命令タグ３７および復帰命令タグ３９を含
む。先取り命令ストリーム中に潜在サブルーチン呼び出
し命令が見つかるごとに、その命令の呼び出し標的アド
レスおよび次の順次命令アドレスを含むアドレス対が復
帰識別スタック２４に記憶される。続いて検出される分
岐命令が、復帰識別スタック中の、マッチするエントリ
が分岐命令を復帰命令として識別する次の順次命令部に
対する連想探索を起動する。そして、マッチするエント
リに含まれるアドレス対が、分岐履歴テーブルに対して
並列に設けられた復帰キャッシュ３０に転送される。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、命令ストリーム中
で検出される複数の分岐命令の標的アドレスを記憶する
ための分岐履歴テーブルを含む命令先取り機構を備えた
プロセッサを有するコンピュータにおいて、サブルーチ
ン呼び出しおよび復帰動作を実行するための装置および
方法に関する。
【０００２】
【従来の技術】プログラマは、プログラムを構成し、タ
スクを何度も繰り返し書くことを避けるため、サブルー
チンを使用することが非常に多い。サブルーチンは、呼
び出し命令によって主プログラムから呼び出され、呼び
出し命令ののちただちに制御を主プログラム中の命令に
戻す復帰命令とともに終了する。同じサブルーチンがし
ばしばプログラム中のいくつかの場所から呼び出される
ため、復帰命令には、サブルーチンを呼び出した元に依
存して、戻らなければならないいくつかの場所がある。
復帰命令とは、基本的には、この場合にはいくつかの標
的を有する分岐命令である。分岐が予想されるならば、
関連するものは、実施される予測でも実施されない予測
でもなく、実行時での時間危急的使用のための正しい標
的アドレスの決定である。専用の呼び出しおよび復帰命
令を有する命令セット・アーキテクチャでは、復帰スタ
ックを使用して復帰命令の標的アドレスを予測する。専
用の呼び出しおよび復帰命令を使用しない他の命令セッ
ト・アーキテクチャでは、復帰標的アドレスを予測する
ためにさらなるハードウェアが必要である。
【０００３】Webbによる「Subroutine Call/Return S
tack」IBM Technical DisclosureBulletin, Vol.30,
No.11, April 1988, pages 221-225は、２スタッ
ク構造を開示している。２個のスタックの一方が呼び出
し命令の標的アドレスに使用され、他方が同じ呼び出し
命令の次の順次命令に使用される。潜在呼び出しである
分岐が命令ストリーム中で見つかるたびに、その標的ア
ドレスおよび次の順次アドレスがスタックに書き込まれ
る。命令ストリーム中で潜在復帰命令に遭遇するなら
ば、その標的アドレスが、次の順次スタックに記憶され
たすべてのアドレスと比較され、等しいアドレスを有す
る１個のエントリが見つかるならば、復帰マーク・ビッ
トが分岐履歴テーブル（ＢＨＴ）の関連エントリに書き
込まれることにより、潜在復帰アドレスは、識別された
復帰になる。加えて、起動する呼び出しの標的アドレス
もまた、ＢＨＴのこのエントリに記憶される。次回、復
帰アドレスを得るためにＢＨＴ探索が行われるならば、
標的アドレスは、ＢＨＴから直接取り出されるのではな
く、ＢＨＴからのアドレスを使用して、呼び出し／復帰
スタックの標的部分が探索される。マッチが見つかるな
らば、対応する次の順次命令スタックからのエントリが
復帰の標的アドレスとみなされる。この処理は、復帰の
標的アドレスを定義するのに少なくとも２回のサイクル
を要し、そのサイクルの一方はスタック中の連想探索を
含む。
【０００４】さらには、米国特許第５，２７６，８８２
号明細書（Emmaら）は、分岐エントリが、サブルーチン
呼び出しを実施するかもしれない分岐に対応することを
示すための呼び出しフィールドと、リンク情報を表し、
サブルーチン・エントリとサブルーチン復帰との間にリ
ンクを生成する疑似フィールドとからなる二つのさらな
るフィールドを含む分岐履歴テーブルを用いるサブルー
チン復帰を開示している。潜在復帰の標的アドレスがＢ
ＨＴに送られ、このアドレスの直前に呼び出し命令が見
つかるならば、サブルーチン始動である呼び出し命令の
標的アドレスに疑似エントリが記憶されることによって
疑似呼び出し／復帰対が設けられる。疑似エントリは、
復帰命令のアドレスをその標的アドレスとして含む。サ
ブルーチンが呼び出されるならば、ＢＨＴエントリが探
索され、疑似エントリが見つかる。そのようなエントリ
の検出が、復帰命令の標的アドレスを呼び出しの次の順
次アドレスに変更する更新プロセスを呼び出す。する
と、実行時に復帰のＢＨＴ探索が実施されると、正しい
標的が見つかる。
【０００５】サブルーチンの始動アドレスにおける疑似
エントリの位置づけは、このサブルーチン復帰手法を単
一出口サブルーチンに限定する。疑似エントリはまた、
ＢＨＴ中にさらなる空間を要する。さらには、ＢＨＴの
ブロック構造は、先行する呼び出し命令を見いだすこと
が常に可能であるとはいえないような構造である。
【０００６】
【発明が解決しようとする課題】請求項に定義する本発
明は、命令ストリーム中で検出される複数の分岐命令の
標的アドレスを記憶するための分岐履歴テーブルを含む
命令先取り機構を備えたプロセッサを有するコンピュー
タにおいて、サブルーチン呼び出しおよび復帰動作を実
行するための装置および方法に関する。本発明の目的
は、サブルーチン復帰命令の標的アドレスを定義するた
めの処理時間を減らすことにある。
【０００７】
【課題を解決するための手段】本発明によると、分岐履
歴テーブルは、潜在呼び出し命令タグおよび復帰命令タ
グを含む、分岐命令ごとの分岐タイプ情報を含む。先取
り命令ストリーム中で潜在サブルーチン呼び出し命令が
検出されるごとに、識別された命令の呼び出し標的アド
レスおよび次の順次命令アドレスを含むアドレス対が復
帰識別装置のスタックに記憶される。先取り命令ストリ
ーム中で続いて検出される各潜在復帰命令に応答して、
スタック中の、マッチが命令を復帰として識別する次の
順次命令部に対して連想探索が実行される。マッチする
エントリに含まれるアドレス対が、分岐履歴テーブルに
対して並列に設けられた復帰キャッシュに転送される。
【０００８】分岐履歴テーブルに記憶された分岐タイプ
情報を使用することにより、命令を分岐として識別し、
さらに命令を復帰として識別するために、分岐履歴テー
ブルと復帰キャッシュとが、各先取りされた命令のアド
レスで同時にアクセスされる。命令が復帰であるなら
ば、分岐履歴テーブルからの標的アドレスに代えて、復
帰キャッシュからの次の順次命令アドレスが復帰アドレ
スとみなされる。
【０００９】命令ストリーム中の分岐命令に応答して、
対応する標的アドレスを有するエントリを求めて復帰キ
ャッシュを探索し、前記エントリ中の次の順次命令アド
レスを前記分岐命令の次の順次命令アドレスによって置
換することにより、復帰キャッシュ更新が実施される。
【００１０】本発明は、わずか１回の動作サイクルで、
識別されたサブルーチン復帰命令の正しい標的アドレス
に対するアクセスを可能にする。本発明の装置および方
法は、復帰命令１個あたりでの動作時間を１回のＢＨＴ
探索よりも延ばすことなく、１個のサブルーチンの多数
の復帰を処理することができる。さらには、本発明は、
呼び出し／復帰対を識別するためのさらなるアドレス・
フィールドにより、分岐履歴テーブルのエントリ幅の拡
大を回避させる。
【００１１】
【発明の実施の形態】図１に示す装置は、命令実行装置
を含むプロセッサと、主記憶およびキャッシュを含む記
憶装置の階層からなる記憶装置とを含むコンピュータの
一部である。プロセッサは、キャッシュまたは主記憶の
中で命令アクセス動作を実行し、先取り（prefetch）命
令ストリームを生成する命令先取り機構を備えている。
命令実行装置は、複数の命令を同時に処理するためのパ
イプライン概念にしたがって構成されている。先取り機
構およびパイプライン化命令実行装置を使用するコンピ
ュータ・アーキテクチャは周知であり、よってこの図に
は示さない。
【００１２】このようなプロセッサによって処理される
命令シーケンスは、同じくサブルーチン呼び出し（cal
l）およびサブルーチン復帰（return）を実行する種々
のタイプの条件付きおよび無条件分岐命令を含むことが
できる。そのようなタイプの分岐（branch）命令は、明
示的にサブルーチン呼び出しおよび復帰に当てられたも
のではないが、命令シーケンス中でのそれらの見かけお
よび機能によってそのようなものとして識別しなければ
ならない。サブルーチン呼び出しを実行する分岐の例
は、ＢＡＬ（分岐およびリンク）およびＢＡＬＲ（分岐
およびリンク・レジスタ）である。
【００１３】図１に示す装置は、先取り命令ストリーム
中でサブルーチン呼び出しおよび復帰命令を識別し、識
別したサブルーチン呼び出しおよび復帰命令に必要なア
ドレス処理を先取り段階で実行して、可変性のサブルー
チン復帰アドレスの高速アクセス性を提供する。
【００１４】図２は、命令シーケンス１１、１１′と、
プログラムの実行時にプログラムの同じ場所または異な
る場所で数回使用されるサブルーチン１２とを含む典型
的なプログラム構造を示す。サブルーチン１２は、始動
命令Ｂおよび復帰命令Ｃを有している。シーケンス１１
の命令Ａは、始動命令Ｂに対して呼び出しを実行する命
令の分岐およびリンク・タイプである。命令Ｃは通常の
分岐命令であり、命令Ｄであるシーケンス１１中の次の
命令への復帰を実行する。同様に、第二の命令シーケン
ス１１′の命令Ａ′もまた、始動命令Ｂに対して呼び出
しを実行する命令の分岐およびリンク・タイプである。
この場合、命令Ｃがシーケンス１１′の命令Ｄ′への復
帰を実行しなければならないため、命令Ｃの復帰アドレ
スは、前に使用されたＣの復帰アドレスとは異なる。し
たがって、第二の命令シーケンス１１′からの呼び出し
があると、Ｃのアドレスが変更されなければならない。
【００１５】図３は、復帰アドレス処理をさらに複雑に
する２個以上の復帰命令を含むサブルーチン１２の例を
示す。分岐命令１６、１７がサブルーチン１２の異なる
部分を選択する。これらの部分それぞれは、制御を、始
動命令Ｂが呼び出されたところからシーケンスの次の命
令に戻すそれ自体の復帰命令Ｃ１、Ｃ２またはＣ３を有
する。したがって、異なる復帰命令Ｃ１、Ｃ２、Ｃ３ご
とに復帰アドレス変更を実行しなければならない。図４
は、多数の復帰を有する図３のサブルーチンの記憶レイ
アウトを示す。
【００１６】再び図１を参照すると、同図に示す装置
は、図２〜４にしたがって、正しい復帰アドレスを得る
のに１回の機械サイクルしか要しない方法で、復帰アド
レス処理を実行する。実行装置（図示せず）の一部であ
る分岐評価装置２０が、分岐が行われたかどうかを判定
し、分岐パラメータを調査する。分岐評価装置２０は、
一定期間中もっとも最近に実行された分岐命令に関する
情報を含む分岐履歴テーブル（ＢＨＴとも呼ぶ）２２に
接続されている。ＢＨＴは、分岐評価装置２０によって
アドレス指定され、分岐評価装置２０から分岐タイプ情
報を受ける。同じ情報が復帰識別装置２４にも提示さ
れ、この装置が、潜在呼び出し命令ごとに、呼び出し標
的アドレス（ＣＴＡ）および次の順次命令アドレス（Ｎ
ＳＩ）を記憶する。潜在呼び出しのＣＴＡ−ＮＳＩアド
レス対は、後続の分岐命令をサブルーチン復帰として識
別するのに使用される。復帰識別装置２４は復帰識別信
号を生成し、この信号は復帰タグとしてＢＨＴの関連の
エントリに記憶される。同時に、識別されたＣＴＡ−Ｎ
ＳＩアドレス対は、先取り命令レジスタ２８に関してＢ
ＨＴに対して並列に配置された復帰キャッシュ２６に転
送される。命令先取り動作が起こると、セレクタ３０
が、ＢＨＴからの分岐標的アドレスまたは分岐復帰キャ
ッシュ２６からのＮＳＩアドレスであってもよい次の先
取りアドレスを決定する。ＢＨＴ中で、命令アドレス・
レジスタ２８によってアドレス指定されるエントリが復
帰タグを示すならば、ＮＳＩアドレスが選択され、そう
でなければ、ＢＨＴからの分岐標的アドレスが選択され
る。同じアドレスに関して、エントリがＢＨＴ中にも復
帰キャッシュ２６中にもないならば、命令アドレス・レ
ジスタ２８の内容が命令長だけインクリメントされたの
ち、次の先取りアドレスとして使用される。復帰キャッ
シュ２６のＮＳＩエントリの復帰キャッシュ更新処理が
更新回路３２によって実行される。この処理は、復帰キ
ャッシュ２２にすでに含まれる復帰命令の次の順次アド
レスＮＳＩを更新する。潜在呼び出しが命令ストリーム
中で見つかるたびに、その呼び出し標的アドレスおよび
その次の順次アドレスが復帰キャッシュ２６に転送され
て、その中の関連のエントリを変更する。これにより、
同じサブルーチンが異なる呼び出し命令、たとえば図２
の命令Ａ′によって呼び出されるならば、キャッシュ２
６中の復帰エントリは、妥当なＮＳＩに送り直される。
【００１７】次に、図５および６を参照しながら図１の
実施態様をさらに詳細に説明する。分岐履歴テーブル２
２のエントリは、図６に示すようなフォーマットを有し
ている。各エントリは、分岐評価装置２０によって示さ
れる分岐命令に割り当てられ、有効フラグ３３、アドレ
ス・タグ３４、分岐標的アドレス・フィールド３５およ
び分岐履歴情報フィールド３６を含む。ＢＨＴの各エン
トリは、潜在呼び出しタグ・フィールド３７、命令長フ
ィールド３８および復帰タグ・フィールド３９である三
つのさらなるフィールドを含む。分岐履歴フィールド２
２はブロック単位で編成され、各ブロックは外部アドレ
スによってアクセスされるが、ブロック内でのアドレス
指定は、命令アドレス・レジスタ２８からの命令アドレ
スの一部での内部アドレス指定によって実行される。こ
のアドレス部分は、連想アドレス・フィールドとして使
用されるアドレス・タグ・フィールド３４に適用され
る。フィールド３５は、分岐命令の標的アドレスを受け
る。このため、分岐評価装置２０は、ラッチ４１および
ライン４２を介して、装置２０によって処理される分岐
命令の命令アドレスで分岐履歴テーブルを指定する。こ
の分岐命令の標的アドレスは、ラッチ４３およびライン
４４を介して、アドレス指定されたエントリのフィール
ド３５にロードされ、その有効フラグＶが０から１にセ
ットされる。フィールド３６中の分岐履歴情報は、分岐
が起こるごとに更新されるが、ここでは示さない。さら
に、分岐タイプ情報が、ラッチ４５およびライン４６を
介して、アドレス指定されたエントリのフィールド３７
および３９にロードされる。
【００１８】分岐履歴テーブル２２のロード動作時に、
三つのタイプの分岐、すなわち、分岐タイプ情報に依存
する可能な呼び出し命令、識別された復帰命令および通
常の分岐が区別される。ＢＨＴが新たなエントリをロー
ドされるならば、そのエントリは、三つの分岐タイプの
いずれかに割り当てられなければならない。ロード命令
が潜在呼び出しであるならば、対応するエントリの潜在
呼び出しタグ・フィールド３７が「１」にセットされ、
２、４または６バイトである命令長がそのエントリのフ
ィールド３８に書き込まれる。識別装置２４が、ロード
命令が復帰命令であると判定すると、対応するエントリ
の復帰タグ・フィールド３９が「１」にセットされ、そ
の対応するエントリの潜在呼び出しタグ・フィールド３
７が「０」にセットされる。ロード命令が潜在呼び出し
でも復帰でもないならば、両フィールド３７および３９
が「０」にセットされて、通常の分岐であることが示さ
れる。
【００１９】分岐評価装置２０は、命令アドレスおよび
呼び出し標的アドレスを、図１の復帰識別装置２４の一
部である復帰識別スタック５０にも供給する。復帰識別
スタック５０の各エントリは１対のフィールド５１、５
２を含み、そのフィールド５１が次の命令アドレスＮＳ
Ｉを含み、フィールド５２が関連する呼び出し標的アド
レスを含む。復帰識別スタック５０は、レジスタの円形
の待ち行列として動作する。スタックが満杯になると、
最新のエントリが最古のエントリを上書きする。加え
て、復帰識別スタック５０のエントリには、ＮＳＩフィ
ールド５１を装置２０からの分岐標的アドレスで連想ア
ドレス指定することによってアクセスすることができ
る。命令ストリーム中で潜在呼び出しが見つかり、装置
２０によって処理されるごとに、復帰識別スタック５０
へのエントリが、装置２０からライン５６を介して分岐
タイプ情報を受けるデコーダ５４によって生成されるラ
イン５５上のロード制御信号によって生成される。この
エントリには、潜在呼び出し命令のＮＳＩアドレスおよ
び標的アドレスがロードされる。ＮＳＩアドレスは、分
岐命令アドレスを命令長だけインクリメントすることに
よって導かれる。インクリメントは、装置２０からの命
令アドレスを第一のオペランドとして受け、命令長をバ
イト単位で表す値を第二のオペランドとして受ける加算
器５８によって実行される。加算器５８は、デコーダ５
４からライン５９を介して送られる加算制御信号によっ
て操作される。装置２０によって提供される呼び出し標
的アドレスは、ライン６０を介して、復帰識別スタック
５０中に生成されたエントリのフィールド５２にロード
される。
【００２０】命令ストリーム中で潜在復帰命令が新たに
検出されるごとに、復帰識別スタック５０のＮＳＩ部分
に対して連想探索が実行される。探索は、デコーダ５４
によってライン６２上で生成される探索制御信号によっ
て起動される。探索は、最新のエントリからより古いエ
ントリに向けて実施され、潜在復帰命令の標的アドレス
を、スタック５０に記憶されたすべてのＮＳＩアドレス
と比較する。マッチが見つからないならば、分岐命令は
復帰ではないとして分類され、フィールド３９で復帰タ
グがセットされることなく、分岐命令の標的命令がＢＨ
Ｔに入力される。マッチがあるならば、ＢＨＴに入力す
べき命令が復帰としてマークされる。スタック５０中の
マッチするエントリによって生成されるマッチ表示信号
が、ラッチ６４およびライン６５を介して、分岐タイプ
情報の一部としてＢＨＴに送られて、復帰タグ・フィー
ルド３９を「１」にセットし、フィールド３７を「０」
にセットし、一方、復帰として識別された命令の標的ア
ドレスが、ＢＨＴ中のアドレス指定されたエントリのフ
ィールド３５に入力される。
【００２１】さらには、マッチ表示信号がライン６６に
よってロード制御信号として復帰キャッシュ２６に印加
されて、スタック５０のマッチするエントリに含まれる
アドレス対をライン６７、６８を介して復帰キャッシュ
に転送し始める。復帰キャッシュ２６は、各エントリが
有効フラグ・フィールド７１、連想アドレス指定に使用
されるタグ・フィールド７２、呼び出し標的アドレス・
フィールド７４および次の順次アドレス・フィールド７
３を含む連想バッファのセットである。スタック５０か
らのアドレス対は、ライン６９上の識別された復帰命令
のアドレスによって指定されるエントリのフィールド７
３および７４に記憶される。復帰キャッシュ２６がアク
セスされるとき、このアドレスの一部が、連想アドレス
指定に使用されるアドレス指定されたエントリのタグ・
フィールド７２にロードされる。
【００２２】図３および４に示すようにサブルーチンが
２個以上の復帰を含む場合、分岐命令を復帰命令として
識別するステップおよび対応するアドレス対ＮＳＩ／呼
び出し−標的を復帰キャッシュ２６に転送するステップ
は、サブルーチンに含まれる復帰命令ごとに繰り返され
る。したがって、復帰キャッシュは、同じＮＳＩ／呼び
出し−標的アドレス対を含む２個以上のエントリを含む
かもしれない。
【００２３】主メモリおよび／またはキャッシュから命
令が取り出されるごとに、分岐履歴テーブル２２が探索
されて、この命令が分岐であるかどうか、そして分岐で
あるならば、その標的アドレスがどれであるのか、そし
てその復帰タッグの内容は何であるかが決定される。Ｂ
ＨＴ探索動作は、ライン７６を介してＢＨＴと復帰キャ
ッシュとに並列に印加される、レジスタ２８（図１）に
含まれる命令アドレスを用いて実施される。ＢＨＴのア
ドレス指定は、混合アドレス指定モードで起こる。レジ
スタ２８からのアドレスの一部が、ＢＨＴのブロックを
アドレス指定するのに使用され、別の部分が、アドレス
指定されるブロックのタグ・フィールド３４に印加され
る連想アドレスとして使用される。このようにして、Ｂ
ＨＴの１サイクル・アクセスが実行され、それにより、
マッチするエントリの、復帰タグ・フィールド３９を含
む他のフィールドがアクセスされる。ＢＨＴ探索と同時
に、同じ機械サイクルの中で、復帰キャッシュ２６は、
レジスタ２８からの同じ命令アドレスの一部を、復帰キ
ャッシュ２６中の記憶場所の、レジスタ２８からの同じ
アドレスの別の部分によってアドレス指定されるブロッ
クのすべてのエントリのタグ・フィールド７２に適用さ
れる連想アドレスとして使用することによってアクセス
される。ＢＨＴ探索の結果、マッチするエントリがあ
り、そのエントリが「１」にセットされた復帰タグを有
し、かつ同時に復帰キャッシュ２６がマッチするエント
リを示すならば、次の順次アドレスＮＳＩが、復帰キャ
ッシュ２６中のマッチするエントリのフィールド７３か
ら選択されて次の先取りアドレスとして使用される。ア
ドレス選択は、マルチプレクサ７８、７９、加算器８０
およびＡＮＤ回路８１を含むセレクタ３０（図１）によ
って実行される。マルチプレクサ７８は、第一の入力ラ
イン８４を介して、ＢＨＴのマッチするエントリから分
岐標的アドレスを受け、第二の入力ライン８７を介し
て、復帰キャッシュ２６のマッチするエントリから次の
順次アドレスを受ける。ＡＮＤ回路８１からの制御信号
が「０」であるならば、マルチプレクサ７８の第一の入
力がマルチプレクサ７９に切り替えられる。ＡＮＤ回路
８１は、ＢＨＴからライン８５を介して、マッチするＢ
ＨＴエントリの復帰タグ「１」を受け、復帰キャッシュ
２６からライン８６を介して、マッチするエントリの有
効フラグＶを受け、マルチプレクサ７８を調節して、Ｂ
ＨＴからの分岐標的アドレスではなく、復帰キャッシュ
２６のマッチするエントリからの次の命令アドレスをマ
ルチプレクサ７９に転送させる制御信号「１」を生成す
る。マルチプレクサ７９は、ＢＨＴ中のマッチするエン
トリの有効フラグ・フィールド３３からライン８８を介
して送られる「１」制御信号によって調節されるなら
ば、マルチプレクサ７８からの入力を、次の先取りアド
レスとして使用されるよう、出力ライン８９に転送す
る。加算器８０は、本質的には、ライン７６上の命令ア
ドレスを命令長の値だけインクリメントするように制御
される。ライン８８の「０」信号によって示されるよう
に、ＢＨＴ中にマッチするエントリが見つからないなら
ば、マルチプレクサ７９は、加算器８０の出力を、次の
先取りアドレスとして使用されるよう、出力ライン８９
に転送するように制御される。
【００２４】復帰キャッシュ２６中のエントリの次の順
次アドレスは、関連するサブルーチンが再び呼び出され
るとき、更新されなければならない。この更新は、マル
チプレクサ９１および９２、デコーダ９３ならびに加算
器９４を含む回路３２（図１）の中で実現される復帰キ
ャッシュ更新手続きによって実行される。マルチプレク
サ９１、９２は、デコーダ９３により、分岐履歴テーブ
ル２２の動作のタイプにしたがって制御される。ＢＨＴ
がライン７６上の先取りアドレスによってアクセスさ
れ、潜在呼び出しをそのフィールド３７の中で示すマッ
チするエントリが見つかるならば、このフィールドが読
み出されて、ラッチ９６およびライン９７を介して入力
信号がデコーダ９３に生成され、デコーダは、制御信号
をライン９５を介してマルチプレクサ９１、９２および
加算器９４に送ることによって応答する。この制御信号
により、マルチプレクサ９１は、呼び出し標的アドレス
をマッチするエントリのフィールド３５からラッチ９８
およびライン９９を介して復帰キャッシュ２２の探索入
力１００に転送するよう調節される。復帰キャッシュ２
６の連想探索機構を使用して、復帰キャッシュ２６中の
各エントリの呼び出し標的アドレス・フィールド７４が
ＢＨＴ中の潜在呼び出し命令の呼び出し標的アドレスと
比較される。マッチが見つかるならば、ライン７６上の
先取り命令アドレスがラッチ１０１、ライン１０２およ
びマルチプレクサ９２を介して加算器９４に転送され、
この加算器が、このアドレスを、ＢＨＴ中のマッチする
エントリの長さフィールド３８によって示される命令長
だけインクリメントする。命令長情報は、ライン８５お
よび９７を介してデコーダ９３に転送され、このデコー
ダが加算器９４を相応に制御する。加算器９４の出力
は、復帰キャッシュ２６中のマッチするエントリのＮＳ
Ｉフィールド７３に入力される次の順次命令アドレスを
表し、このアドレスが、その中に前に記憶されていたＮ
ＳＩアドレスを置換する。このＮＳＩアドレスの置換
は、ＢＨＴ中に潜在呼び出しが見つかるごとに繰り返さ
れる。
【００２５】ライン４２、４４および４６上に現れる分
岐情報によって分岐履歴テーブル２２の新たなエントリ
が生成されると、同様なアドレス更新手続きが実行され
る。この場合、デコーダ９３が、ライン４２上の命令ア
ドレスによるＢＨＴのアドレス指定により、分岐を潜在
呼び出しとして示す分岐タイプ情報をライン４６から受
ける。この入力に応答して、デコーダ９３は、制御信号
をマルチプレクサ９１、９２および加算器９４に生成す
る。デコーダ９３からの制御信号により、マルチプレク
サ９１は、ライン４４からの分岐命令の標的アドレスを
復帰キャッシュ２６の探索入力１００に転送して、復帰
キャッシュ２６の各エントリの呼び出し標的フィールド
に対して探索を実行するよう調節される。マッチが見つ
かるならば、ライン４２からの命令アドレスは、デコー
ダ９３からの制御信号によって調節されるマルチプレク
サ９５を介して加算器９４に転送される。命令長は、ラ
イン４６上の分岐タイプ情報によって指示され、デコー
ダ９３を起動して、加算器９４を制御する信号を生成さ
せて、ライン４２からの命令アドレスを命令長だけイン
クリメントする。再び、加算器９４の出力は、次の順次
命令アドレスを表し、復帰キャッシュ２６中のマッチす
るエントリのＮＳＩフィールド７３に入力されて、前に
そこに記憶されていたＮＳＩアドレスを置換する。
【００２６】図３および４に示すように同じサブルーチ
ンの２個以上の復帰があるかもしれないため、復帰キャ
ッシュ中での探索動作の間、１個の呼び出し標的アドレ
スに対してマッチするエントリが２個以上見つかること
もある。連想探索によってマッチが見つかるごとに、上
述したように、マッチするエントリのフィールド７３中
のＮＳＩアドレスの対応する更新が実行される。したが
って、サブルーチン復帰アドレスのＢＨＴおよび復帰キ
ャッシュ２６中での各アドレス先取り動作の結果とし
て、実行される現復帰命令の更新されたＮＳＩアドレス
である正しい標的アドレスが生じる。
【００２７】次に、図７〜９を参照しながら本発明の変
形態様を説明する。この変形態様は、特定の場合におけ
るサブルーチン復帰標的アドレスを、図１〜６を参照し
て上述したＮＳＩアドレスを４バイト超えるアドレスに
設定しなければならないプログラミング要件を考慮した
ものである。どの復帰アドレスを使用すべきであるかは
プログラミングの問題であり、サブルーチンごとに異な
る。したがって、この変形態様は、アドレスタイプ選択
機構を、復帰識別装置２４および復帰アドレス更新回路
３２の一部として提供する。
【００２８】この変形態様によると、復帰識別スタック
５０のエントリは、さらなるフィールドによって拡張さ
れている。図８は、各エントリがフィールド１１１、１
１２および１１３を含む変形復帰識別スタック１１０を
示す。フィールド１１１および１１２は、図５のフィー
ルド５１および５２に対応し、フィールド１１１は次の
順次アドレスＮＳＩを含み、フィールド１１２は、識別
された復帰命令の呼び出し標的アドレスＣＴＡを含む。
さらなるフィールド１１３は、「４」だけインクリメン
トされたＮＳＩアドレスを含むために使用される。この
ＮＳＩ＋４アドレスは、加算器５８（図５）により、デ
コーダ５４からライン５９を介して送られる信号の制御
の下で生成される。部品５４および５８は、この目的の
ため、相応に変更されている。デコーダ５４は、分岐評
価装置２０からの対応する分岐タイプ情報に応答して、
使用される復帰アドレスのタイプを決定する前記制御信
号を生成する。加算器５８の結果は、ライン１１４およ
び１１５を介して復帰識別スタック１１０にロードされ
る。ライン１１４はＮＳＩアドレスに割り当てられ、ラ
イン１１５はＮＳＩ＋４フィールド１１３に割り当てら
れている。
【００２９】復帰の探索は、図５を参照して説明したよ
うに変形復帰識別スタック１１０中のすべてのエントリ
のフィールド１１１中のＮＳＩアドレスに対して実行さ
れるだけでなく、変形復帰識別スタック１１０中のすべ
てのエントリのフィールド１１３に対しても実行され
る。ＮＳＩ＋４アドレスについてマッチが見つかるなら
ば、前記のようにＢＨＴ中の復帰タグ・フィールド３９
がセットされ、また、前記のようにマッチするアドレス
対ＮＳＩ＋４／呼び出し−標的が復帰識別スタック１１
０から復帰キャッシュに転送される。図９に示すよう
な、各エントリがフィールド１２１、１２２、１２３、
１２４および１２５を含む変形復帰キャッシュ１２０が
使用される。フィールド１２１、１２２、１２３および
１２４は、フィールド１２３が、復帰識別スタック１１
０から受けられるＮＳＩアドレスまたはＮＳＩ＋４アド
レスを含むかもしれないことを除き、図５を参照して上
述したフィールド７１、７２、７３および７４に対応す
る。ＮＳＩ＋４アドレスが復帰識別スタック１１０から
受けられると、さらなるフィールド１２５の中でフラグ
・ビットＴＳＩが「１」にセットされる。
【００３０】復帰キャッシュ１２０中の次の順次アドレ
スの更新のために、図７に示す回路が設けられ、この回
路は、図１の更新回路３２の一部であり、図５の加算器
に代わるものである。これは、加算器１３１、１３２、
ＡＮＤ回路１３３、１３４およびＯＲ回路１３５を含
む。加算器１３１は、その第一の入力で、ライン１２８
を介してマルチプレクサ９２（図５）からの呼び出し命
令アドレスを受け、その第二の入力で、ライン１２９を
介してバイト単位の命令長の値を受ける。命令長は、Ｂ
ＨＴロード動作が実行されるのか、正常なＢＨＴアクセ
ス動作が実行されるのかに依存して、分岐評価装置２０
によって分岐タイプ情報の一部として供給されるか、Ｂ
ＨＴ２２中の分岐エントリのフィールド３８から供給さ
れる。加算器１３１が次の順次アドレスを生成し、この
アドレスは、ＡＮＤ回路１３３がライン１３６上のマッ
チ信号およびインバータ１３８の「１」出力によって調
節されるならば、ＡＮＤ回路１３３、ＯＲ回路１３５お
よびライン１３９を介して復帰キャッシュ１２０に転送
される。復帰キャッシュ２２中の探索動作に応答して、
マッチするエントリのフィールド１２５がライン１３７
上でＴＳＩフラグ「０」を示すとき、インバータ１３８
は「１」出力を生成する。ＯＲ回路１３５の出力は、復
帰キャッシュ１２０中のマッチするエントリ１４０の復
帰アドレス・フィールド１４１に入力されて、前にその
中に記憶されていた復帰アドレスを置換する。
【００３１】また、加算器１３２は、その第一の入力
で、ライン１２８を介してマルチプレクサ９２（図５）
からの呼び出し命令アドレスを受け、その第二の入力
で、ライン１２９を介して命令長の値を受け、さらに、
その第三の入力１３０で値「４」を受ける。加算器１３
１の動作と同時に、加算器１３２が、加算器１３１によ
って生成されたアドレスを４だけインクリメントした次
の順次アドレスであるアドレスＮＳＩ＋４を生成する。
ＡＮＤ回路１３４がライン１３６上のマッチ信号によっ
て調節され、ＴＳＩフラグ「１」が復帰キャッシュ２２
中の探索動作によってマッチするエントリのフィールド
１２５からライン１３７を介して受けられるならば、ア
ドレスＮＳＩ＋４は、ＡＮＤ回路１３４およびＯＲ回路
１３５を介して復帰キャッシュ１２０に転送される。こ
こでもまた、ＯＲ回路１３５の出力は、次のサブルーチ
ン復帰がスタック５０によって識別されるとき使用され
る更新復帰アドレスとして、復帰キャッシュ１２０中の
マッチするエントリ１４０の復帰アドレス・フィールド
１４１に入力される。エントリ１４０へのアクセスおよ
びフィールド１４１からの復帰アドレスの使用は、図５
を参照して上述した方法と同様にして実行される。
【００３２】好ましい実施態様を参照しながら本発明を
説明したが、ここに示した実施態様からの逸脱もしくは
その変形または他の実施態様もまた、請求の範囲で定義
する本発明の範囲内である。
【００３３】まとめとして、本発明の構成に関して以下
の事項を開示する。 （１）他のタイプの分岐の他に、サブルーチンの呼び出
しと、サブルーチンが実行されたのちの、次の順次アド
レスへの復帰とを実行する分岐命令を含む命令（１１、
１１′）のシーケンスによって制御されるプロセッサを
有するコンピュータにおいて、サブルーチン呼び出しお
よび復帰動作を実行するための装置であって、各呼び出
し命令が呼び出し標的アドレスを含み、各復帰命令が復
帰アドレスを含み、前記コンピュータが、先取り命令ス
トリームを生成するための手段（２８）を含む命令先取
り機構を有し、前記先取り命令ストリーム中で見つかる
複数の分岐命令の標的アドレスを記憶するための分岐履
歴テーブル（２２）を含み、前記装置が、（ａ）潜在サ
ブルーチン呼び出し命令タグおよびサブルーチン復帰命
令タグを含む分岐タイプ情報を分岐命令エントリごとに
記憶するための、前記分岐履歴テーブル（２２）中の記
憶手段（３７、３９）と、（ｂ）前記先取り命令ストリ
ーム中で潜在呼び出し命令が見つかるごとに、前記潜在
呼び出し命令の呼び出し標的アドレスおよび次の順次命
令アドレスを含むエントリを記憶するための復帰識別手
段（２４）であって、続いて検出される分岐命令が復帰
命令であるかどうかを判定するための、続いて検出され
る分岐命令に応答する手段（５４、６２）を含む復帰識
別手段（２４）と、（ｃ）分岐履歴テーブル手段（２
２）に対して並列に配置された復帰キャッシュ手段（２
６）と、前記識別された復帰命令の前記エントリ中の復
帰タグを前記分岐履歴テーブルの中に記憶し、前記識別
された復帰命令の呼び出し標的アドレスおよび次の順次
命令アドレスが転送される前記復帰キャッシュ中にエン
トリを生成するための、前記復帰識別手段の復帰命令識
別信号に応答する手段（６６）と、（ｄ）前記分岐履歴
テーブルからの復帰タグに応答して、前記復帰キャッシ
ュから前記次の先取りアドレスを選択するための、各先
取りされた命令のアドレスで前記分岐履歴テーブルと前
記復帰キャッシュとに同時にアクセスするためのアクセ
スおよびセレクタ手段（２８、３０）と、を含むことを
特徴とする装置。 （２）前記分岐命令の標的アドレスに対応する標的アド
レスを有するエントリを求めて前記復帰キャッシュ手段
（２６）中で探索動作を実行し、見つかったエントリ中
の次の順次命令アドレスを前記分岐命令の次の順次命令
アドレスによって置換するための、前記命令ストリーム
中の分岐命令に応答して作用する復帰キャッシュ更新手
段（３２）をさらに含む上記（１）記載の装置。 （３）前記分岐履歴テーブル（２２）の各エントリが、
潜在呼び出し命令の処理の際に分岐評価装置（２０）に
よって提供される潜在呼び出しタグを記憶するための第
一の１ビット・フィールド（３７）と、復帰命令を識別
したのち前記復帰識別手段（２４）によって提供される
復帰タグを記憶するための第二の１ビット・フィールド
（３９）と、前記潜在呼び出し命令の命令長を記憶する
ための第三のフィールド（３８）とを含む上記（１）記
載の装置。 （４）前記復帰識別手段（２４）が、複数の記憶場所を
有する復帰識別スタック手段（５０）を含み、前記複数
の記憶場所それぞれが、アドレス対を記憶するための第
一のフィールド（５１、１１１）および第二のフィール
ド（５２、１１２）を含み、各アドレス対が、潜在呼び
出し命令の次の順次アドレスと、その同じ潜在呼び出し
命令の呼び出し標的命令とを含む上記（１）記載の装
置。 （５）前記復帰識別スタック手段（５０）中の前記複数
の記憶場所が、最新のエントリが最古のエントリを上書
きする円形の待ち行列として動作する上記（４）記載の
装置。 （６）前記復帰識別スタック手段（５０）中の前記複数
の記憶場所が、前記復帰識別スタック手段に記憶された
すべての次の順次アドレスに対する連想探索を可能にす
るための、その第一のフィールド（５１、１１１）に関
する内部アドレス指定能力を含む上記（４）記載の装
置。 （７）前記復帰識別手段（２４）が、潜在呼び出し命令
ごとに、その潜在呼び出し命令の命令アドレスを命令長
の値だけインクリメントすることによって次の順次アド
レスを生成する加算器（５８）を含む上記（１）記載の
装置。 （８）前記復帰識別スタック手段（１１０）の前記複数
の記憶場所それぞれが、所定の値だけインクリメントさ
れたのちの潜在呼び出し命令の次の順次アドレスをさら
に記憶するための第三のフィールド（１１３）を含み、
前記スタック手段の前記内部アドレス指定能力が前記第
三のフィールド（１１３）に及んで、復帰識別スタック
手段（１１０）に記憶されたすべてのそのようなインク
リメントされた次の順次アドレスに対する連想探索を可
能にする上記（４）および（６）記載の装置。 （９）同じ命令アドレス指定（７６）を適用し、前記セ
レクタ手段（３０）に対して出力（８４および８７）を
並列に提供することにより、前記分岐履歴テーブル手段
（２２）と前記復帰キャッシュ手段（２６）とが同じ機
械サイクルで並列にアクセスされるように配置されてい
る上記（１）記載の装置。 （１０）前記復帰キャッシュ手段（２６）が複数の記憶
場所を含み、記憶場所それぞれが、前記復帰識別手段
（２４）から受けた次の順次アドレスおよび呼び出し標
的アドレスを含むアドレス対を記憶するための第一のフ
ィールド（７３）および第二のフィールド（７４）を含
む上記（１）記載の装置。 （１１）前記復帰キャッシュ手段（２６）中の前記複数
の記憶場所が、前記復帰キャッシュ手段に記憶されたす
べての呼び出し標的アドレスに対して連想探索を可能に
して、前記キャッシュ更新手段（３２）のアドレス更新
処理のために、マッチする呼び出し標的アドレスおよび
その関連する次の順次アドレスを位置づけるための、第
二のフィールド（７４）の内部アドレス指定能力を含む
上記（１０）記載の装置。 （１２）前記復帰キャッシュ手段（２６）中の前記複数
の記憶場所がブロックに細分され、各ブロックが先取り
命令アドレスの一部によってアドレス指定され、前記記
憶場所それぞれが、前記復帰キャッシュ手段のマッチす
るエントリから復帰命令の次の順次アドレスを読むため
に、復帰命令アドレスの一部を記憶し、前記先取り命令
アドレスの別の部分を前記タグ・フィールドに適用され
る連想アドレスとして使用することによって内部アドレ
ス指定フィールドとして働くタグ・フィールド（７２）
をさらに含む上記（９）記載の装置。 （１３）前記復帰キャッシュ手段（２６）中の前記複数
の記憶場所それぞれが、前記記憶場所が復帰命令の次の
順次アドレスを含むことを示すために使用される有効フ
ラグ・フィールド（７１）をさらに含み、そのエントリ
からの次の順次命令アドレスを、復帰キャッシュ手段に
対して並列にアクセスされる前記分岐復帰テーブル手段
（２２）中のエントリからの分岐標的アドレスの代わり
に次の先取りアドレスとして選択するための、前記マッ
チするエントリの前記有効フラグ・フィールドに応答す
る手段（８１、７８）を含む上記（９）記載の装置。 （１４）前記キャッシュ更新手段（３２）が、前記復帰
命令の命令アドレスを命令長だけインクリメントするこ
とによって前記分岐履歴テーブル（２２）の中でアクセ
スされる、またはそれに入力される復帰命令の次の順次
アドレスを生成する加算器（９４、１３１）を含み、前
記復帰キャッシュ手段（２６）中の前記呼び出し標的ア
ドレス・フィールド（７４）の探索を実行して、更新す
べき次の順次命令アドレスを位置づけるための手段（９
１、９３、１００）をさらに含む上記（２）および（１
１）記載の装置。 （１５）前記キャッシュ更新手段（３２）が、前記復帰
命令の命令アドレスを所定の値だけさらにインクリメン
トすることによって前記分岐履歴テーブルの中でアクセ
スされる、またはそれに入力される復帰命令の次の順次
アドレスを生成する第二の加算器（１３２）を含み、前
記復帰キャッシュ手段（１２０）中の前記複数の記憶場
所それぞれが、前記さらにインクリメントされた次の順
次アドレスの使用に割り当てられたタグ・フィールド
（１２５）をさらに含み、前記キャッシュ更新手段（３
２）が、前記復帰キャッシュ手段（１２０）中のマッチ
するエントリの前記復帰アドレス・フィールド（１４
１）に入力されるための、前記さらにインクリメントさ
れた次の順次アドレスを選択するための、前記復帰キャ
ッシュ手段中の前記マッチするエントリの前記タグ・フ
ィールド（１２５）に応答する手段（１３３〜１３７）
を含む上記（８）および（１４）記載の装置。 （１６）他のタイプの分岐の他に、サブルーチンの呼び
出しと、サブルーチンが実行されたのちの、次の順次ア
ドレスへの復帰とを実行する分岐命令を含む命令（１
１、１１′）のシーケンスによって制御されるプロセッ
サを有するコンピュータにおいて、サブルーチン呼び出
しおよび復帰動作を実行する方法であって、各呼び出し
命令が呼び出し標的アドレスを含み、各復帰命令が復帰
アドレスを含み、前記コンピュータが、先取り命令スト
リームを生成するための手段を含む命令先取り機構を有
し、前記先取り命令ストリーム中で見つかる複数の分岐
命令の標的アドレスを記憶するための分岐履歴テーブル
（２２）を含み、前記方法が、（ａ）潜在呼び出し命令
タグおよび復帰命令タグ（３７、３９）を含む分岐タイ
プ情報を分岐命令エントリごとに前記分岐履歴テーブル
に記憶するステップと、（ｂ）先取り命令ストリーム中
で潜在呼び出し命令を検出し、検出した呼び出し命令
（２４、５０）の呼び出し標的アドレスおよび次の順次
命令アドレスを含むアドレス対を記憶するステップと、
（ｃ）先取り命令ストリーム中で続いて検出される各潜
在復帰命令に応答して、前記記憶したアドレス対の次の
順次命令に対して探索を実行して、探索（５４、６２、
６５、６６）によって対応するアドレスが見つかるなら
ば、その命令を復帰として識別するステップと、（ｄ）
マッチするアドレスを含むアドレス対を復帰キャッシュ
（２６）に記憶し、前記識別した復帰命令のエントリ中
の復帰タグ（３９）を前記分岐履歴テーブルに記憶する
ステップと、（ｅ）各先取りされた命令のアドレスで前
記分岐履歴テーブルと前記復帰キャッシュとに同時にア
クセスして前記命令を復帰として判定し、前記復帰キャ
ッシュからの次の順次アドレスを、前記分岐履歴テーブ
ル（２８、３０）からの分岐標的アドレスではなく分岐
標的アドレスとして選択するステップと、を含むことを
特徴とする方法。 （１７）対応する標的アドレスを有するエントリを求め
て前記復帰キャッシュを探索し、前記エントリ中の次の
順次命令アドレスを前記分岐命令（３２）の次の順次ア
ドレスによって置換することにより、前記命令ストリー
ム中の分岐命令に応答して前記復帰キャッシュを更新す
るステップをさらに含む上記（１６）記載の方法。 （１８）前記分岐履歴テーブル（２２）中の各エントリ
が、潜在呼び出し命令の処理の間に分岐評価装置（２
０）によって提供される潜在呼び出しタグを記憶するた
めの第一の１ビット・フィールド（３７）と、前記復帰
命令識別ステップによって提供される復帰タグを記憶す
るための第二の１ビット・フィールド（３９）と、前記
潜在呼び出し命令の命令長を記憶するための第三のフィ
ールド（３８）とを含む上記（１６）記載の方法。 （１９）前記ステップ（ｂ）が、前記アドレス対を復帰
識別スタック（５０）に記憶し、その記憶場所を、最新
のエントリが最古のエントリを上書きする円形の待ち行
列として動作させるステップをさらに含む上記（１６）
記載の方法。 （２０）前記ステップ（ｃ）が、前記復帰識別スタック
（５０）に記憶されたすべての次の順次アドレスに対し
て連想探索を実行するステップをさらに含む上記（１
６）記載の方法。 （２１）前記ステップ（ｂ）が、潜在呼び出し命令ごと
に、その潜在呼び出し命令の命令アドレスを命令長の値
だけインクリメントすることによって次の順次アドレス
を生成するステップをさらに含む上記（１６）記載の方
法。 （２２）所定の値だけインクリメントされたのちの潜在
呼び出し命令の次の順次アドレスを前記復帰識別スタッ
ク（１１０）に記憶するステップをさらに含み、連想探
索を実行する前記ステップ（ｂ）が、前記スタック中に
記憶されたすべてのインクリメントされた次の順次アド
レスに及ぶ上記（１６）および（２０）記載の方法。 （２３）前記ステップ（ｅ）が、同じ命令アドレス（７
６）を使用することによって並列かつ同じ機械サイクル
中で前記分岐履歴テーブル（２２）および前記復帰キャ
ッシュ（２６）にアクセスするステップと、両方（８４
および８７）の出力に対して並列に選択ステップを適用
するステップとをさらに含む上記（１６）記載の方法。 （２４）前記ステップ（ｅ）が、前記復帰キャッシュ手
段に記憶されたすべての呼び出し標的アドレスに対して
連想探索を実行して、マッチする呼び出し標的アドレス
およびその関連の次の順次アドレスをアドレス更新ステ
ップのために位置づけるステップをさらに含む上記（２
３）記載の方法。 （２５）復帰キャッシュ（２６）中の前記記憶場所それ
ぞれが、識別された復帰命令のアドレスの一部を記憶す
ることによって内部アドレス指定フィールドとして働く
タグ・フィールド（７２）をさらに含み、前記ステップ
（ｅ）が、先取り命令アドレスの一部を使用して前記復
帰キャッシュの特定のブロックにアクセスすることによ
って前記復帰キャッシュにアクセスし、同じ先取り命令
アドレスの別の部分を連想アドレスとしてアクセスされ
るブロック中のすべてのタグ・フィールド（７２）に適
用し、前記復帰キャッシュ中のマッチするタグ・フィー
ルドのエントリから復帰命令の次の順次アドレスを先取
りするステップを含む上記（２３）記載の方法。 （２６）前記復帰キャッシュ（２６）中の前記記憶場所
それぞれが、前記記憶場所が復帰命令の次の順次アドレ
スを含むことを示す有効エントリ・フラッグ（７１）を
さらに含み、前記ステップ（ｅ）の前記選択ステップ
が、マッチするエントリの有効エントリ・フラッグに応
答して、前記分岐履歴テーブル（２２）からの前記分岐
標的アドレスを使用する代わりに、そのエントリから次
の順次命令アドレスを次の先取りアドレスとして選択す
る上記（２３）記載の方法。 （２７）前記キャッシュ更新ステップが、前記呼び出し
命令の命令アドレスを命令長だけインクリメントするこ
とにより、前記分岐履歴テーブル中でアクセスされる、
またはそれに入力される呼び出し命令の次の順次アドレ
スを生成するステップと、前記復帰キャッシュ中に記憶
された呼び出し標的アドレスの探索を実行して、更新す
べき次の順次命令アドレスを位置づけるステップとを含
む上記（１７）記載の方法。 （２８）前記キャッシュ更新ステップが、前記呼び出し
命令の命令アドレスを所定の値だけさらにインクリメン
トすることにより、前記分岐履歴テーブル（２２）中で
アクセスされる、またはそれに入力される呼び出し命令
の次の順次アドレスを生成するステップと、前記さらに
インクリメントされた次の順次アドレスの使用に割り当
てられたタグ（ＴＳＩ）を前記復帰キャッシュ（１２
０）の前記記憶場所に記憶するステップと、マッチする
エントリ中のタグ（ＴＳＩ）に応答して、前記復帰キャ
ッシュ（１２０）中のマッチするエントリの前記復帰ア
ドレス・フィールド（１４１）に入力するためのさらに
インクリメントされた次の順次アドレスを選択するステ
ップとをさらに含む上記（２７）記載の方法。 （２９）サブルーチンが２個以上の復帰命令を含むなら
ば、マッチするエントリを有するアドレス対が見つから
なくなるまで、前記記憶されたアドレス対の次の順次命
令に対する探索を実行する前記ステップ（ｃ）を繰り返
し、前記ステップ（ｃ）でマッチが見つかるごとに前記
ステップ（ｄ）を繰り返す上記（１６）記載の方法。
【図面の簡単な説明】
【図１】本発明の実施態様の概略ブロック図である。
【図２】サブルーチンを繰り返し使用する命令シーケン
スを表す図である。
【図３】本発明にしたがって処理される多数の出口を有
するサブルーチンを表す図である。
【図４】図３に表すタイプのサブルーチンを含む記憶装
置のレイアウトを示す図である。
【図５】図１の実施態様のより詳細なブロック図であ
る。
【図６】図５の実施態様で使用される分岐履歴テーブル
のブロック図である。
【図７】図５の実施態様の拡張部のブロック図である。
【図８】図７の実施態様で使用される変形復帰スタック
のブロック図である。
【図９】図７の実施態様で使用される変形復帰キャッシ
ュのブロック図である。
【符号の説明】
２０ 分岐評価装置 ２２ 分岐履歴テーブル ２４ 復帰識別装置 ２６ 復帰キャッシュ ２８ 命令アドレス・レジスタ ３０ セレクタ ３２ キャッシュ更新回路
───────────────────────────────────────────────────── フロントページの続き (72)発明者 オリバー・ラウプ ドイツ連邦共和国デー−70771 ラインフ ェルデン、 ツルペンシュトラッッセ ３ (72)発明者 ハンス−ヴェルナー・タスト ドイツ連邦共和国デー−71093 ヴァイ ル・イー・シュ、 ハルトマンシュトラッ セ 66

Claims (29)

    【特許請求の範囲】
  1. 【請求項１】他のタイプの分岐の他に、サブルーチンの
    呼び出しと、サブルーチンが実行されたのちの、次の順
    次アドレスへの復帰とを実行する分岐命令を含む命令
    （１１、１１′）のシーケンスによって制御されるプロ
    セッサを有するコンピュータにおいて、サブルーチン呼
    び出しおよび復帰動作を実行するための装置であって、
    各呼び出し命令が呼び出し標的アドレスを含み、各復帰
    命令が復帰アドレスを含み、前記コンピュータが、先取
    り命令ストリームを生成するための手段（２８）を含む
    命令先取り機構を有し、前記先取り命令ストリーム中で
    見つかる複数の分岐命令の標的アドレスを記憶するため
    の分岐履歴テーブル（２２）を含み、前記装置が、 （ａ）潜在サブルーチン呼び出し命令タグおよびサブル
    ーチン復帰命令タグを含む分岐タイプ情報を分岐命令エ
    ントリごとに記憶するための、前記分岐履歴テーブル
    （２２）中の記憶手段（３７、３９）と、 （ｂ）前記先取り命令ストリーム中で潜在呼び出し命令
    が見つかるごとに、前記潜在呼び出し命令の呼び出し標
    的アドレスおよび次の順次命令アドレスを含むエントリ
    を記憶するための復帰識別手段（２４）であって、続い
    て検出される分岐命令が復帰命令であるかどうかを判定
    するための、続いて検出される分岐命令に応答する手段
    （５４、６２）を含む復帰識別手段（２４）と、 （ｃ）分岐履歴テーブル手段（２２）に対して並列に配
    置された復帰キャッシュ手段（２６）と、 前記識別された復帰命令の前記エントリ中の復帰タグを
    前記分岐履歴テーブルの中に記憶し、前記識別された復
    帰命令の呼び出し標的アドレスおよび次の順次命令アド
    レスが転送される前記復帰キャッシュ中にエントリを生
    成するための、前記復帰識別手段の復帰命令識別信号に
    応答する手段（６６）と、 （ｄ）前記分岐履歴テーブルからの復帰タグに応答し
    て、前記復帰キャッシュから前記次の先取りアドレスを
    選択するための、各先取りされた命令のアドレスで前記
    分岐履歴テーブルと前記復帰キャッシュとに同時にアク
    セスするためのアクセスおよびセレクタ手段（２８、３
    ０）と、を含むことを特徴とする装置。
  2. 【請求項２】前記分岐命令の標的アドレスに対応する標
    的アドレスを有するエントリを求めて前記復帰キャッシ
    ュ手段（２６）中で探索動作を実行し、見つかったエン
    トリ中の次の順次命令アドレスを前記分岐命令の次の順
    次命令アドレスによって置換するための、前記命令スト
    リーム中の分岐命令に応答して作用する復帰キャッシュ
    更新手段（３２）をさらに含む請求項１記載の装置。
  3. 【請求項３】前記分岐履歴テーブル（２２）の各エント
    リが、潜在呼び出し命令の処理の際に分岐評価装置（２
    ０）によって提供される潜在呼び出しタグを記憶するた
    めの第一の１ビット・フィールド（３７）と、復帰命令
    を識別したのち前記復帰識別手段（２４）によって提供
    される復帰タグを記憶するための第二の１ビット・フィ
    ールド（３９）と、前記潜在呼び出し命令の命令長を記
    憶するための第三のフィールド（３８）とを含む請求項
    １記載の装置。
  4. 【請求項４】前記復帰識別手段（２４）が、複数の記憶
    場所を有する復帰識別スタック手段（５０）を含み、前
    記複数の記憶場所それぞれが、アドレス対を記憶するた
    めの第一のフィールド（５１、１１１）および第二のフ
    ィールド（５２、１１２）を含み、各アドレス対が、潜
    在呼び出し命令の次の順次アドレスと、その同じ潜在呼
    び出し命令の呼び出し標的命令とを含む請求項１記載の
    装置。
  5. 【請求項５】前記復帰識別スタック手段（５０）中の前
    記複数の記憶場所が、最新のエントリが最古のエントリ
    を上書きする円形の待ち行列として動作する請求項４記
    載の装置。
  6. 【請求項６】前記復帰識別スタック手段（５０）中の前
    記複数の記憶場所が、前記復帰識別スタック手段に記憶
    されたすべての次の順次アドレスに対する連想探索を可
    能にするための、その第一のフィールド（５１、１１
    １）に関する内部アドレス指定能力を含む請求項４記載
    の装置。
  7. 【請求項７】前記復帰識別手段（２４）が、潜在呼び出
    し命令ごとに、その潜在呼び出し命令の命令アドレスを
    命令長の値だけインクリメントすることによって次の順
    次アドレスを生成する加算器（５８）を含む請求項１記
    載の装置。
  8. 【請求項８】前記復帰識別スタック手段（１１０）の前
    記複数の記憶場所それぞれが、所定の値だけインクリメ
    ントされたのちの潜在呼び出し命令の次の順次アドレス
    をさらに記憶するための第三のフィールド（１１３）を
    含み、前記スタック手段の前記内部アドレス指定能力が
    前記第三のフィールド（１１３）に及んで、復帰識別ス
    タック手段（１１０）に記憶されたすべてのそのような
    インクリメントされた次の順次アドレスに対する連想探
    索を可能にする請求項４および６記載の装置。
  9. 【請求項９】同じ命令アドレス指定（７６）を適用し、
    前記セレクタ手段（３０）に対して出力（８４および８
    ７）を並列に提供することにより、前記分岐履歴テーブ
    ル手段（２２）と前記復帰キャッシュ手段（２６）とが
    同じ機械サイクルで並列にアクセスされるように配置さ
    れている請求項１記載の装置。
  10. 【請求項１０】前記復帰キャッシュ手段（２６）が複数
    の記憶場所を含み、記憶場所それぞれが、前記復帰識別
    手段（２４）から受けた次の順次アドレスおよび呼び出
    し標的アドレスを含むアドレス対を記憶するための第一
    のフィールド（７３）および第二のフィールド（７４）
    を含む請求項１記載の装置。
  11. 【請求項１１】前記復帰キャッシュ手段（２６）中の前
    記複数の記憶場所が、前記復帰キャッシュ手段に記憶さ
    れたすべての呼び出し標的アドレスに対して連想探索を
    可能にして、前記キャッシュ更新手段（３２）のアドレ
    ス更新処理のために、マッチする呼び出し標的アドレス
    およびその関連する次の順次アドレスを位置づけるため
    の、第二のフィールド（７４）の内部アドレス指定能力
    を含む請求項１０記載の装置。
  12. 【請求項１２】前記復帰キャッシュ手段（２６）中の前
    記複数の記憶場所がブロックに細分され、各ブロックが
    先取り命令アドレスの一部によってアドレス指定され、
    前記記憶場所それぞれが、前記復帰キャッシュ手段のマ
    ッチするエントリから復帰命令の次の順次アドレスを読
    むために、復帰命令アドレスの一部を記憶し、前記先取
    り命令アドレスの別の部分を前記タグ・フィールドに適
    用される連想アドレスとして使用することによって内部
    アドレス指定フィールドとして働くタグ・フィールド
    （７２）をさらに含む請求項９記載の装置。
  13. 【請求項１３】前記復帰キャッシュ手段（２６）中の前
    記複数の記憶場所それぞれが、前記記憶場所が復帰命令
    の次の順次アドレスを含むことを示すために使用される
    有効フラグ・フィールド（７１）をさらに含み、そのエ
    ントリからの次の順次命令アドレスを、復帰キャッシュ
    手段に対して並列にアクセスされる前記分岐復帰テーブ
    ル手段（２２）中のエントリからの分岐標的アドレスの
    代わりに次の先取りアドレスとして選択するための、前
    記マッチするエントリの前記有効フラグ・フィールドに
    応答する手段（８１、７８）を含む請求項９記載の装
    置。
  14. 【請求項１４】前記キャッシュ更新手段（３２）が、前
    記復帰命令の命令アドレスを命令長だけインクリメント
    することによって前記分岐履歴テーブル（２２）の中で
    アクセスされる、またはそれに入力される復帰命令の次
    の順次アドレスを生成する加算器（９４、１３１）を含
    み、前記復帰キャッシュ手段（２６）中の前記呼び出し
    標的アドレス・フィールド（７４）の探索を実行して、
    更新すべき次の順次命令アドレスを位置づけるための手
    段（９１、９３、１００）をさらに含む請求項２および
    １１記載の装置。
  15. 【請求項１５】前記キャッシュ更新手段（３２）が、前
    記復帰命令の命令アドレスを所定の値だけさらにインク
    リメントすることによって前記分岐履歴テーブルの中で
    アクセスされる、またはそれに入力される復帰命令の次
    の順次アドレスを生成する第二の加算器（１３２）を含
    み、前記復帰キャッシュ手段（１２０）中の前記複数の
    記憶場所それぞれが、前記さらにインクリメントされた
    次の順次アドレスの使用に割り当てられたタグ・フィー
    ルド（１２５）をさらに含み、前記キャッシュ更新手段
    （３２）が、前記復帰キャッシュ手段（１２０）中のマ
    ッチするエントリの前記復帰アドレス・フィールド（１
    ４１）に入力されるための、前記さらにインクリメント
    された次の順次アドレスを選択するための、前記復帰キ
    ャッシュ手段中の前記マッチするエントリの前記タグ・
    フィールド（１２５）に応答する手段（１３３〜１３
    ７）を含む請求項８および１４記載の装置。
  16. 【請求項１６】他のタイプの分岐の他に、サブルーチン
    の呼び出しと、サブルーチンが実行されたのちの、次の
    順次アドレスへの復帰とを実行する分岐命令を含む命令
    （１１、１１′）のシーケンスによって制御されるプロ
    セッサを有するコンピュータにおいて、サブルーチン呼
    び出しおよび復帰動作を実行する方法であって、各呼び
    出し命令が呼び出し標的アドレスを含み、各復帰命令が
    復帰アドレスを含み、前記コンピュータが、先取り命令
    ストリームを生成するための手段を含む命令先取り機構
    を有し、前記先取り命令ストリーム中で見つかる複数の
    分岐命令の標的アドレスを記憶するための分岐履歴テー
    ブル（２２）を含み、前記方法が、 （ａ）潜在呼び出し命令タグおよび復帰命令タグ（３
    ７、３９）を含む分岐タイプ情報を分岐命令エントリご
    とに前記分岐履歴テーブルに記憶するステップと、 （ｂ）先取り命令ストリーム中で潜在呼び出し命令を検
    出し、検出した呼び出し命令（２４、５０）の呼び出し
    標的アドレスおよび次の順次命令アドレスを含むアドレ
    ス対を記憶するステップと、 （ｃ）先取り命令ストリーム中で続いて検出される各潜
    在復帰命令に応答して、前記記憶したアドレス対の次の
    順次命令に対して探索を実行して、探索（５４、６２、
    ６５、６６）によって対応するアドレスが見つかるなら
    ば、その命令を復帰として識別するステップと、 （ｄ）マッチするアドレスを含むアドレス対を復帰キャ
    ッシュ（２６）に記憶し、前記識別した復帰命令のエン
    トリ中の復帰タグ（３９）を前記分岐履歴テーブルに記
    憶するステップと、 （ｅ）各先取りされた命令のアドレスで前記分岐履歴テ
    ーブルと前記復帰キャッシュとに同時にアクセスして前
    記命令を復帰として判定し、前記復帰キャッシュからの
    次の順次アドレスを、前記分岐履歴テーブル（２８、３
    ０）からの分岐標的アドレスではなく分岐標的アドレス
    として選択するステップと、を含むことを特徴とする方
    法。
  17. 【請求項１７】対応する標的アドレスを有するエントリ
    を求めて前記復帰キャッシュを探索し、前記エントリ中
    の次の順次命令アドレスを前記分岐命令（３２）の次の
    順次アドレスによって置換することにより、前記命令ス
    トリーム中の分岐命令に応答して前記復帰キャッシュを
    更新するステップをさらに含む請求項１６記載の方法。
  18. 【請求項１８】前記分岐履歴テーブル（２２）中の各エ
    ントリが、潜在呼び出し命令の処理の間に分岐評価装置
    （２０）によって提供される潜在呼び出しタグを記憶す
    るための第一の１ビット・フィールド（３７）と、前記
    復帰命令識別ステップによって提供される復帰タグを記
    憶するための第二の１ビット・フィールド（３９）と、
    前記潜在呼び出し命令の命令長を記憶するための第三の
    フィールド（３８）とを含む請求項１６記載の方法。
  19. 【請求項１９】前記ステップ（ｂ）が、前記アドレス対
    を復帰識別スタック（５０）に記憶し、その記憶場所
    を、最新のエントリが最古のエントリを上書きする円形
    の待ち行列として動作させるステップをさらに含む請求
    項１６記載の方法。
  20. 【請求項２０】前記ステップ（ｃ）が、前記復帰識別ス
    タック（５０）に記憶されたすべての次の順次アドレス
    に対して連想探索を実行するステップをさらに含む請求
    項１６記載の方法。
  21. 【請求項２１】前記ステップ（ｂ）が、潜在呼び出し命
    令ごとに、その潜在呼び出し命令の命令アドレスを命令
    長の値だけインクリメントすることによって次の順次ア
    ドレスを生成するステップをさらに含む請求項１６記載
    の方法。
  22. 【請求項２２】所定の値だけインクリメントされたのち
    の潜在呼び出し命令の次の順次アドレスを前記復帰識別
    スタック（１１０）に記憶するステップをさらに含み、
    連想探索を実行する前記ステップ（ｂ）が、前記スタッ
    ク中に記憶されたすべてのインクリメントされた次の順
    次アドレスに及ぶ請求項１６および２０記載の方法。
  23. 【請求項２３】前記ステップ（ｅ）が、同じ命令アドレ
    ス（７６）を使用することによって並列かつ同じ機械サ
    イクル中で前記分岐履歴テーブル（２２）および前記復
    帰キャッシュ（２６）にアクセスするステップと、両方
    （８４および８７）の出力に対して並列に選択ステップ
    を適用するステップとをさらに含む請求項１６記載の方
    法。
  24. 【請求項２４】前記ステップ（ｅ）が、前記復帰キャッ
    シュ手段に記憶されたすべての呼び出し標的アドレスに
    対して連想探索を実行して、マッチする呼び出し標的ア
    ドレスおよびその関連の次の順次アドレスをアドレス更
    新ステップのために位置づけるステップをさらに含む請
    求項２３記載の方法。
  25. 【請求項２５】復帰キャッシュ（２６）中の前記記憶場
    所それぞれが、識別された復帰命令のアドレスの一部を
    記憶することによって内部アドレス指定フィールドとし
    て働くタグ・フィールド（７２）をさらに含み、前記ス
    テップ（ｅ）が、先取り命令アドレスの一部を使用して
    前記復帰キャッシュの特定のブロックにアクセスするこ
    とによって前記復帰キャッシュにアクセスし、同じ先取
    り命令アドレスの別の部分を連想アドレスとしてアクセ
    スされるブロック中のすべてのタグ・フィールド（７
    ２）に適用し、前記復帰キャッシュ中のマッチするタグ
    ・フィールドのエントリから復帰命令の次の順次アドレ
    スを先取りするステップを含む請求項２３記載の方法。
  26. 【請求項２６】前記復帰キャッシュ（２６）中の前記記
    憶場所それぞれが、前記記憶場所が復帰命令の次の順次
    アドレスを含むことを示す有効エントリ・フラッグ（７
    １）をさらに含み、前記ステップ（ｅ）の前記選択ステ
    ップが、マッチするエントリの有効エントリ・フラッグ
    に応答して、前記分岐履歴テーブル（２２）からの前記
    分岐標的アドレスを使用する代わりに、そのエントリか
    ら次の順次命令アドレスを次の先取りアドレスとして選
    択する請求項２３記載の方法。
  27. 【請求項２７】前記キャッシュ更新ステップが、前記呼
    び出し命令の命令アドレスを命令長だけインクリメント
    することにより、前記分岐履歴テーブル中でアクセスさ
    れる、またはそれに入力される呼び出し命令の次の順次
    アドレスを生成するステップと、前記復帰キャッシュ中
    に記憶された呼び出し標的アドレスの探索を実行して、
    更新すべき次の順次命令アドレスを位置づけるステップ
    とを含む請求項１７記載の方法。
  28. 【請求項２８】前記キャッシュ更新ステップが、前記呼
    び出し命令の命令アドレスを所定の値だけさらにインク
    リメントすることにより、前記分岐履歴テーブル（２
    ２）中でアクセスされる、またはそれに入力される呼び
    出し命令の次の順次アドレスを生成するステップと、前
    記さらにインクリメントされた次の順次アドレスの使用
    に割り当てられたタグ（ＴＳＩ）を前記復帰キャッシュ
    （１２０）の前記記憶場所に記憶するステップと、マッ
    チするエントリ中のタグ（ＴＳＩ）に応答して、前記復
    帰キャッシュ（１２０）中のマッチするエントリの前記
    復帰アドレス・フィールド（１４１）に入力するための
    さらにインクリメントされた次の順次アドレスを選択す
    るステップとをさらに含む請求項２７記載の方法。
  29. 【請求項２９】サブルーチンが２個以上の復帰命令を含
    むならば、マッチするエントリを有するアドレス対が見
    つからなくなるまで、前記記憶されたアドレス対の次の
    順次命令に対する探索を実行する前記ステップ（ｃ）を
    繰り返し、前記ステップ（ｃ）でマッチが見つかるごと
    に前記ステップ（ｄ）を繰り返す請求項１６記載の方
    法。
JP11009258A 1998-01-23 1999-01-18 サブル―チン呼び出しおよび復帰動作を実行するための装置および方法 Expired - Fee Related JP3004013B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP98101147 1998-01-23
DE98101147.1 1998-01-23

Publications (2)

Publication Number Publication Date
JPH11259298A true JPH11259298A (ja) 1999-09-24
JP3004013B2 JP3004013B2 (ja) 2000-01-31

Family

ID=8231299

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11009258A Expired - Fee Related JP3004013B2 (ja) 1998-01-23 1999-01-18 サブル―チン呼び出しおよび復帰動作を実行するための装置および方法

Country Status (3)

Country Link
US (1) US5974543A (ja)
JP (1) JP3004013B2 (ja)
DE (1) DE19855806A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010511251A (ja) * 2006-11-28 2010-04-08 クゥアルコム・インコーポレイテッド サブルーチン呼び出しを認識（ｒｅｃｏｇｎｉｚｅ）する方法及び装置
US7757071B2 (en) 2004-07-29 2010-07-13 Fujitsu Limited Branch predicting apparatus and branch predicting method

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6334184B1 (en) * 1998-03-24 2001-12-25 International Business Machines Corporation Processor and method of fetching an instruction that select one of a plurality of decoded fetch addresses generated in parallel to form a memory request
JP3513038B2 (ja) * 1998-12-10 2004-03-31 富士通株式会社 命令フェッチ制御装置
JP3723020B2 (ja) * 1999-09-30 2005-12-07 富士通株式会社 分岐履歴情報の書き込み制御装置及びその方法
JP2001273137A (ja) * 2000-03-28 2001-10-05 Toshiba Corp マイクロプロセッサ
US6895498B2 (en) * 2001-05-04 2005-05-17 Ip-First, Llc Apparatus and method for target address replacement in speculative branch target address cache
US7707397B2 (en) * 2001-05-04 2010-04-27 Via Technologies, Inc. Variable group associativity branch target address cache delivering multiple target addresses per cache line
US6886093B2 (en) * 2001-05-04 2005-04-26 Ip-First, Llc Speculative hybrid branch direction predictor
US20020194461A1 (en) * 2001-05-04 2002-12-19 Ip First Llc Speculative branch target address cache
US7165168B2 (en) * 2003-01-14 2007-01-16 Ip-First, Llc Microprocessor with branch target address cache update queue
US7200740B2 (en) * 2001-05-04 2007-04-03 Ip-First, Llc Apparatus and method for speculatively performing a return instruction in a microprocessor
US7165169B2 (en) * 2001-05-04 2007-01-16 Ip-First, Llc Speculative branch target address cache with selective override by secondary predictor based on branch instruction type
US7134005B2 (en) * 2001-05-04 2006-11-07 Ip-First, Llc Microprocessor that detects erroneous speculative prediction of branch instruction opcode byte
US20020194462A1 (en) * 2001-05-04 2002-12-19 Ip First Llc Apparatus and method for selecting one of multiple target addresses stored in a speculative branch target address cache per instruction cache line
US6823444B1 (en) * 2001-07-03 2004-11-23 Ip-First, Llc Apparatus and method for selectively accessing disparate instruction buffer stages based on branch target address cache hit and instruction stage wrap
US7234045B2 (en) * 2001-07-03 2007-06-19 Ip-First, Llc Apparatus and method for handling BTAC branches that wrap across instruction cache lines
US7162619B2 (en) * 2001-07-03 2007-01-09 Ip-First, Llc Apparatus and method for densely packing a branch instruction predicted by a branch target address cache and associated target instructions into a byte-wide instruction buffer
US7203824B2 (en) * 2001-07-03 2007-04-10 Ip-First, Llc Apparatus and method for handling BTAC branches that wrap across instruction cache lines
US6898699B2 (en) * 2001-12-21 2005-05-24 Intel Corporation Return address stack including speculative return address buffer with back pointers
US7159097B2 (en) * 2002-04-26 2007-01-02 Ip-First, Llc Apparatus and method for buffering instructions and late-generated related information using history of previous load/shifts
US7152154B2 (en) * 2003-01-16 2006-12-19 Ip-First, Llc. Apparatus and method for invalidation of redundant branch target address cache entries
US7143269B2 (en) * 2003-01-14 2006-11-28 Ip-First, Llc Apparatus and method for killing an instruction after loading the instruction into an instruction queue in a pipelined microprocessor
US7185186B2 (en) 2003-01-14 2007-02-27 Ip-First, Llc Apparatus and method for resolving deadlock fetch conditions involving branch target address cache
US7178010B2 (en) * 2003-01-16 2007-02-13 Ip-First, Llc Method and apparatus for correcting an internal call/return stack in a microprocessor that detects from multiple pipeline stages incorrect speculative update of the call/return stack
US20050055544A1 (en) * 2003-07-30 2005-03-10 International Business Machines Corporation Central processing unit having a module for processing of function calls
US7237098B2 (en) 2003-09-08 2007-06-26 Ip-First, Llc Apparatus and method for selectively overriding return stack prediction in response to detection of non-standard return sequence
US7243219B2 (en) * 2003-12-24 2007-07-10 Intel Corporation Predicting instruction branches with a plurality of global predictors using varying amounts of history instruction
US20060095752A1 (en) * 2004-08-28 2006-05-04 Min-Cheng Kao [method for return instruction identification and associated method for return target pointer prediction]
JP2007041837A (ja) * 2005-08-03 2007-02-15 Nec Electronics Corp 命令プリフェッチ装置及び命令プリフェッチ方法
US20080126771A1 (en) * 2006-07-25 2008-05-29 Lei Chen Branch Target Extension for an Instruction Cache
US7882338B2 (en) * 2008-02-20 2011-02-01 International Business Machines Corporation Method, system and computer program product for an implicit predicted return from a predicted subroutine
JP2010049656A (ja) * 2008-08-25 2010-03-04 Toshiba Storage Device Corp プロセッサ、プログラム及び記憶装置
US8402541B2 (en) * 2009-03-12 2013-03-19 Microsoft Corporation Proactive exploit detection
US10042776B2 (en) * 2012-11-20 2018-08-07 Arm Limited Prefetching based upon return addresses
GB2509830B (en) * 2013-02-11 2014-12-24 Imagination Tech Ltd Speculative load issue
US10108424B2 (en) * 2013-03-14 2018-10-23 Nvidia Corporation Profiling code portions to generate translations
US9489204B2 (en) * 2013-03-15 2016-11-08 Qualcomm Incorporated Method and apparatus for precalculating a direct branch partial target address during a misprediction correction process
US10289604B2 (en) * 2014-08-07 2019-05-14 Wisconsin Alumni Research Foundation Memory processing core architecture
US10908902B2 (en) * 2016-05-26 2021-02-02 International Business Machines Corporation Distance based branch prediction and detection of potential call and potential return instructions
US11099849B2 (en) * 2016-09-01 2021-08-24 Oracle International Corporation Method for reducing fetch cycles for return-type instructions
JP7486893B2 (ja) * 2020-05-18 2024-05-20 株式会社ディスコ ブレード交換装置及びブレード交換装置の調整方法
US11663126B1 (en) 2022-02-23 2023-05-30 International Business Machines Corporation Return address table branch predictor

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4399507A (en) * 1981-06-30 1983-08-16 Ibm Corporation Instruction address stack in the data memory of an instruction-pipelined processor
JPS6051948A (ja) * 1983-08-31 1985-03-23 Hitachi Ltd 情報処理装置
US5136696A (en) * 1988-06-27 1992-08-04 Prime Computer, Inc. High-performance pipelined central processor for predicting the occurrence of executing single-cycle instructions and multicycle instructions
US5230068A (en) * 1990-02-26 1993-07-20 Nexgen Microsystems Cache memory system for dynamically altering single cache memory line as either branch target entry or pre-fetch instruction queue based upon instruction sequence
US5093778A (en) * 1990-02-26 1992-03-03 Nexgen Microsystems Integrated single structure branch prediction cache
US5276882A (en) * 1990-07-27 1994-01-04 International Business Machines Corp. Subroutine return through branch history table
US5623614A (en) * 1993-09-17 1997-04-22 Advanced Micro Devices, Inc. Branch prediction cache with multiple entries for returns having multiple callers
US5604877A (en) * 1994-01-04 1997-02-18 Intel Corporation Method and apparatus for resolving return from subroutine instructions in a computer processor
US5881278A (en) * 1995-10-30 1999-03-09 Advanced Micro Devices, Inc. Return address prediction system which adjusts the contents of return stack storage to enable continued prediction after a mispredicted branch
US5850543A (en) * 1996-10-30 1998-12-15 Texas Instruments Incorporated Microprocessor with speculative instruction pipelining storing a speculative register value within branch target buffer for use in speculatively executing instructions after a return

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7757071B2 (en) 2004-07-29 2010-07-13 Fujitsu Limited Branch predicting apparatus and branch predicting method
JP2010511251A (ja) * 2006-11-28 2010-04-08 クゥアルコム・インコーポレイテッド サブルーチン呼び出しを認識（ｒｅｃｏｇｎｉｚｅ）する方法及び装置

Also Published As

Publication number Publication date
DE19855806A1 (de) 1999-07-29
JP3004013B2 (ja) 2000-01-31
US5974543A (en) 1999-10-26

Similar Documents

Publication Publication Date Title
JP3004013B2 (ja) サブル―チン呼び出しおよび復帰動作を実行するための装置および方法
US5606682A (en) Data processor with branch target address cache and subroutine return address cache and method of operation
US5530825A (en) Data processor with branch target address cache and method of operation
US5805877A (en) Data processor with branch target address cache and method of operation
EP0135844B1 (en) A data processor with a branch target instruction storage
KR100212204B1 (ko) 계산기 시스템 내부에서 명령을 처리하는 장치
US5276882A (en) Subroutine return through branch history table
JP3542021B2 (ja) セット予測によりセット連想キャッシュの遅延を少なくする方法及び装置
US4466061A (en) Concurrent processing elements for using dependency free code
JP2746549B2 (ja) コンピュータシステム及びその動作方法
JP2744890B2 (ja) ブランチ予測式データ処理装置および動作方法
US5297281A (en) Multiple sequence processor system
US6185669B1 (en) System for fetching mapped branch target instructions of optimized code placed into a trace memory
EP0148478A2 (en) A data processor with control of the significant bit lenghts of general purpose registers
JPH10198563A (ja) マイクロプロセッサ内の動的にロード可能なパターン履歴表
JPH0557617B2 (ja)
JPH0564815B2 (ja)
JPH08292886A (ja) ノン・フォルティング・ロード命令をインプリメントする方法及び装置
JP3486690B2 (ja) パイプライン方式プロセッサ
JPH1040104A (ja) 分岐命令の結果予測装置及び方法
US8285976B2 (en) Method and apparatus for predicting branches using a meta predictor
US9086886B2 (en) Method and apparatus to limit millicode routine end branch prediction
EP0550289A2 (en) A mechanism to detect stores into the instruction stream
US7472264B2 (en) Predicting a jump target based on a program counter and state information for a process
US7085915B1 (en) Programmable prefetching of instructions for a processor executing a non-procedural program

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19991102

LAPS Cancellation because of no payment of annual fees