JPH11258628A - Active matrix type liquid crystal display element and its manufacture - Google Patents

Active matrix type liquid crystal display element and its manufacture

Info

Publication number
JPH11258628A
JPH11258628A JP5956498A JP5956498A JPH11258628A JP H11258628 A JPH11258628 A JP H11258628A JP 5956498 A JP5956498 A JP 5956498A JP 5956498 A JP5956498 A JP 5956498A JP H11258628 A JPH11258628 A JP H11258628A
Authority
JP
Japan
Prior art keywords
electrode
signal line
liquid crystal
layer
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5956498A
Other languages
Japanese (ja)
Other versions
JP4098392B2 (en
Inventor
Hideo Kawano
英郎 川野
Yasunori Miura
靖憲 三浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP5956498A priority Critical patent/JP4098392B2/en
Publication of JPH11258628A publication Critical patent/JPH11258628A/en
Application granted granted Critical
Publication of JP4098392B2 publication Critical patent/JP4098392B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide the active matrix type liquid crystal display element which has its display quantity and liquid crystal response improved. SOLUTION: On an array substrate, a large number of pixel areas encircled with scanning signal lines, opposite signal lines, and display signal lines are formed. In each pixel area, a display pixel electrode 48 extending in parallel to a display signal line and two opposite electrodes 46 provided on both the sides of the display pixel electrode at a predetermined distance D are formed. The opposite electrodes are formed on an undercoat layer and covered with a gate insulating film. In each pixel area, the part of the gate insulating film which is positioned in an electrode field production area is removed to form an opening and at least part of the opposite electrode is exposed to the opening. The opposite electrode parts and display pixel electrode which are exposed in the opening are covered with a protection film.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は、アクティブマト
リクス型の液晶表示素子、特に、イン・プレイン・スイ
ッチング方式のアクティブマトリクス型の液晶表示素
子、およびその製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an active matrix type liquid crystal display device, and more particularly to an active matrix type liquid crystal display device of an in-plane switching type and a method of manufacturing the same.

【0002】[0002]

【従来の技術】近年、液晶を用いた表示素子として、テ
レビ表示やグラフィックディスプレイ等に用いられる大
容量で高密度なものが盛んに開発及び実用化されてい
る。特に、クローストークのない高コントラスト比の表
示が可能なアクティブマトリクス型の液晶表示素子が広
く開発および製品化されている。
2. Description of the Related Art In recent years, large-capacity, high-density display elements for use in television displays and graphic displays have been actively developed and put into practical use as display elements using liquid crystals. In particular, active matrix liquid crystal display elements capable of displaying a high contrast ratio without crosstalk have been widely developed and commercialized.

【0003】更に、近年では、モニター用途を対象とし
て液晶表示素子の高視野角化が求められており、各種方
式の高視野角化技術の開発が行われている。特に、同一
基板上に表示画素電極と対向電極とを形成することで、
基板に対して略平行に生じる電場で液晶を応答させるI
PS(イン・プレイン・スイッチング)方式と呼ばれる
液晶表示素子が注目を集めている。
Further, in recent years, there has been a demand for a liquid crystal display element having a wide viewing angle for monitor applications, and various types of techniques for increasing the viewing angle have been developed. In particular, by forming a display pixel electrode and a counter electrode on the same substrate,
I to make the liquid crystal respond with an electric field generated substantially parallel to the substrate
A liquid crystal display element called a PS (in-plane switching) method has attracted attention.

【0004】このIPS方式を取り入れたアクティブマ
トリクス型の液晶表示素子として、アレイ基板の表示画
素電極を表示信号線層で、対向電極を走査信号線層でそ
れぞれ形成するとともに、対向信号線上に補助容量を配
置し、スイッチング素子としてスタガー型の薄膜トラン
ジスタ(以下、TFTと称する)を用いたものが提案さ
れている。
As an active matrix type liquid crystal display device adopting the IPS system, a display pixel electrode of an array substrate is formed by a display signal line layer, a counter electrode is formed by a scanning signal line layer, and an auxiliary capacitor is formed on the counter signal line. And a device using a staggered thin film transistor (hereinafter, referred to as TFT) as a switching element has been proposed.

【0005】すなわち、この液晶表示素子によれば、ア
レイ基板の絶縁基板上には、互いに平行に延びる複数の
走査信号線および対向信号線が設けられ、これら走査信
号線および対向信号線上には、互いに平行な複数の表示
信号線がゲート絶縁膜を介して設けられ、走査信号線お
よび対向信号線と直交する方向に延びている。これら走
査信号線、対向信号線、および表示信号線で囲まれる領
域により、それぞれ矩形状の画素領域が形成され、各画
素領域は、スイッチング素子を介して走査信号線と表示
信号線との交差部に電気的に接続されている。
That is, according to this liquid crystal display element, a plurality of scanning signal lines and counter signal lines extending in parallel with each other are provided on the insulating substrate of the array substrate. A plurality of display signal lines parallel to each other are provided via a gate insulating film, and extend in a direction orthogonal to the scanning signal lines and the counter signal lines. Each of the regions surrounded by the scanning signal line, the counter signal line, and the display signal line forms a rectangular pixel region, and each pixel region intersects the scanning signal line and the display signal line via a switching element. Is electrically connected to

【0006】各画素領域には、対向信号線に電気的に接
続された対向電極と、スイッチング素子に電気的に接続
された表示画素電極と、が所定の間隔を置いて設けられ
ている。対向電極は、走査信号線および対向信号線と同
一層によって形成され、ゲート絶縁膜と絶縁基板との間
に位置し、また、表示画素電極は、表示信号線と同一層
によって形成され、ゲート絶縁膜上に位置している。更
に、アレイ基板の最上層には、保護膜として機能する絶
縁膜が全面に亘って形成されている。そして、表示画素
電極と対向電極との間に生じる電場によって液晶を応答
させることにより、所望の画像表示を行う。
In each pixel region, a counter electrode electrically connected to a counter signal line and a display pixel electrode electrically connected to a switching element are provided at predetermined intervals. The counter electrode is formed by the same layer as the scanning signal line and the counter signal line, is located between the gate insulating film and the insulating substrate, and the display pixel electrode is formed by the same layer as the display signal line, and Located on the membrane. Further, an insulating film functioning as a protective film is formed over the entire surface of the uppermost layer of the array substrate. Then, a desired image is displayed by causing the liquid crystal to respond by an electric field generated between the display pixel electrode and the counter electrode.

【0007】[0007]

【発明が解決しようとする課題】上記のような構成のI
PS方式を取り入れたアクティブマトリクス型の液晶表
示素子において、対向電極は、ゲート絶縁膜および保護
膜からなる2層の絶縁膜によって覆われているのに対
し、表示画素電極は、保護膜からなる1層の絶縁膜のみ
によって覆われている。従って、対向電極を覆う絶縁膜
と、表示画素電極を覆う絶縁膜とは膜厚が異なり、対向
電極および表示画素電極付近の電界分布が非対称となっ
てしまう。
SUMMARY OF THE INVENTION
In an active matrix type liquid crystal display element adopting the PS system, the counter electrode is covered with two layers of insulating films including a gate insulating film and a protective film, while the display pixel electrode is formed of a protective film. It is covered only by the insulating film of the layer. Therefore, the insulating film covering the counter electrode and the insulating film covering the display pixel electrode have different thicknesses, and the electric field distribution near the counter electrode and the display pixel electrode becomes asymmetric.

【0008】すなわち、絶縁膜の膜厚が厚くなると、電
界強度が弱まり、対向電極側の電界強度と表示画素電極
側の電界強度との間に差が生じてしまう。その結果、対
向電極と表示画素電極との間に、絶縁基板と平行な電場
を形成することが困難となり、輝度むらやコントラスト
の低下を生じ、画面の表示品位が低下する。
That is, when the thickness of the insulating film is increased, the electric field strength is weakened, and a difference occurs between the electric field strength on the counter electrode side and the electric field strength on the display pixel electrode side. As a result, it becomes difficult to form an electric field parallel to the insulating substrate between the counter electrode and the display pixel electrode, causing uneven brightness and a lower contrast, and lowering the display quality of the screen.

【0009】更に、液晶の応答性を考慮した場合、表示
画素電極と対向電極との間に生じる電場は、絶縁基板面
に対して完全に平行であることが望ましく、上記構成で
は、液晶の応答性が低下する。
Further, in consideration of the responsiveness of the liquid crystal, it is desirable that the electric field generated between the display pixel electrode and the counter electrode is completely parallel to the surface of the insulating substrate. Is reduced.

【0010】この発明は以上の点に鑑みなされたもの
で、その目的は、表示品位の向上を図れるとともに、液
晶の応答性に優れたアクティブマトリクス型の液晶表示
子、およびその製造方法を提供することにある。
The present invention has been made in view of the above points, and an object of the present invention is to provide an active matrix type liquid crystal display element which can improve display quality and has excellent liquid crystal responsiveness, and a method of manufacturing the same. It is in.

【0011】[0011]

【課題を解決するための手段】上記目的を達成するた
め、この発明に係るアクティブマトリックス型の液晶表
示素子は、液晶層を挟んで互いに対向配置された第1お
よび第2基板を備え、上記第1基板は、絶縁基板と、上
記絶縁基板上に形成された第1絶縁層と、上記第1絶縁
層上に設けられた互いに平行な複数の走査信号線および
対向信号線と、上記走査信号線および対向信号線に重ね
て上記絶縁基板上に形成された第2絶縁層と、上記走査
信号線および対向信号線と交差するように、上記第2絶
縁膜上に設けられた互いに平行な複数の表示信号線と、
上記走査信号線、対向信号線、および表示信号線で囲ま
れる領域に規定されているとともにそれぞれスイッチン
グ素子を介して走査信号線と表示信号線との交差部に電
気的に接続された複数の画素領域と、上記表示信号線お
よび画素領域を覆うように上記第2絶縁層上に形成され
た第3絶縁層と、を有している。
In order to achieve the above object, an active matrix type liquid crystal display device according to the present invention comprises first and second substrates which are arranged to face each other with a liquid crystal layer interposed therebetween. The one substrate includes an insulating substrate, a first insulating layer formed on the insulating substrate, a plurality of parallel scanning signal lines and opposing signal lines provided on the first insulating layer, and the scanning signal line. A second insulating layer formed on the insulating substrate so as to overlap the opposing signal line; and a plurality of parallel insulating layers provided on the second insulating film so as to intersect the scanning signal line and the opposing signal line. Display signal line,
A plurality of pixels defined in an area surrounded by the scanning signal line, the counter signal line, and the display signal line, and each of which is electrically connected to an intersection of the scanning signal line and the display signal line via a switching element. And a third insulating layer formed on the second insulating layer so as to cover the display signal line and the pixel region.

【0012】上記各画素領域には、上記スイッチング素
子に電気的に接続された細長い第1電極と、上記対向信
号線に電気的に接続されているとともに、少なくとも一
部が上記第1電極とほぼ平行に延び、上記第1電極との
間に、液晶層の配向を変化させるための電場を形成する
第2電極と、が設けられ、上記各画素領域において、上
記第2絶縁層の内、上記電場の形成領域に位置した部分
は除去されて開口を形成し、上記第2電極の少なくとも
一部は上記開口内に露出して設けられ、上記第1電極お
よび上記開口内に位置した第2電極部分は、上記第3絶
縁層により覆われていることを特徴としている。
Each of the pixel regions has an elongated first electrode electrically connected to the switching element, and is electrically connected to the opposite signal line, and at least a part of the first electrode is substantially connected to the first electrode. A second electrode that extends in parallel and forms an electric field for changing the orientation of the liquid crystal layer between the first electrode and the first electrode; A portion located in the electric field formation region is removed to form an opening, and at least a portion of the second electrode is provided to be exposed in the opening, and the first electrode and the second electrode located in the opening are provided. The portion is covered with the third insulating layer.

【0013】上記のように構成されたアクティブマトリ
クス型の液晶表示素子によれば、各画素領域において、
第2絶縁層の内、電場形成領域に位置した部分は除去さ
れて開口を形成し、第2電極の一部、すなわち、電場形
成に寄与する部分は、上記開口内に露出して設けられて
いる。そして、第2電極の上記部分および第1電極は、
共通の第3絶縁層によって覆われている。
According to the active matrix type liquid crystal display device configured as described above, in each pixel region,
A portion of the second insulating layer located in the electric field formation region is removed to form an opening, and a portion of the second electrode, that is, a portion contributing to the electric field formation, is provided to be exposed in the opening. I have. And the said part of a 2nd electrode and a 1st electrode are
It is covered by a common third insulating layer.

【0014】そのため、第2電極の電場形成に寄与する
部分は、第2絶縁層を介することなく、直接、第3絶縁
層で覆われ、この部分および第1電極を覆っている絶縁
層は同一の膜厚となっている。従って、第1および第2
電極における電界強度が等しくなり、電極付近の電界分
布を対称にすることができる。その結果、第1および第
2電極間に生じる電場が均一となり、両電極間の輝度む
らが低減し、また、コントラストが向上する。同時に、
絶縁基板に平行な電場の割合が増加し、液晶の応答性を
向上することが可能となる。これにより、画面のザラツ
キ感が低減し、表示品位が向上する。
Therefore, the portion of the second electrode that contributes to the formation of the electric field is directly covered with the third insulating layer without the interposition of the second insulating layer, and this portion and the insulating layer covering the first electrode are the same. The film thickness is as follows. Therefore, the first and second
The electric field intensity at the electrodes becomes equal, and the electric field distribution near the electrodes can be made symmetric. As a result, an electric field generated between the first and second electrodes becomes uniform, luminance unevenness between the two electrodes is reduced, and contrast is improved. at the same time,
The ratio of the electric field parallel to the insulating substrate increases, and the response of the liquid crystal can be improved. As a result, the roughness of the screen is reduced, and the display quality is improved.

【0015】また、この発明に係るアクティブマトリク
ス型の液晶表示素子の製造方法は、絶縁基板上に第1絶
縁層を介して互いに平行に設けられた複数の走査信号線
および対向信号線と、上記走査信号線および対向信号線
と交差するように、第2絶縁層を介して走査信号線およ
び対向信号線上に設けられた互いに平行な複数の表示信
号線と、上記走査信号線、対向信号線、および表示信号
線で囲まれる領域に規定されているとともにそれぞれス
イッチング素子を介して走査信号線と表示信号線との交
差部に電気的に接続された複数の画素領域と、を備え、
上記各画素領域に、上記スイッチング素子に電気的に接
続され上記表示信号線と平行に延びた細長い第1電極
と、上記第1電極と所定の間隔を置いてほぼ平行に延び
ているとともに上記対向信号線と電気的に接続され、上
記第1電極との間に、液晶層の配向を変化させるための
電場を形成する第2電極と、が設けられたアクティブマ
トリクス型の液晶表示素子を製造する方法において、絶
縁基板上に第1絶縁層を形成し、上記第1絶縁層上に第
1導体層を形成した後、エッチングすることにより上記
複数の走査信号線、対向信号線、および複数の第2電極
を形成し、上記第1絶縁層上に、上記走査信号線、対向
信号線、および第2電極に重ねて第2絶縁層を形成し、
上記第2絶縁層の内、電場形成領域に位置した部分をエ
ッチングにより除去して開口を形成し、上記第2電極の
少なくとも一部を上記開口内に露出させ、上記開口の形
成されたゲート絶縁層上に第2導体層を形成した後、エ
ッチングすることにより上記複数の表示信号線および第
1電極を形成し、上記表示信号線、第1電極、および上
記開口に露出した第2電極部分を覆うように、上記第2
絶縁層上に第3絶縁層を形成することを特徴としてい
る。
Further, according to a method of manufacturing an active matrix type liquid crystal display element according to the present invention, a plurality of scanning signal lines and counter signal lines provided in parallel on an insulating substrate via a first insulating layer; A plurality of display signal lines parallel to each other provided on the scanning signal line and the opposing signal line via the second insulating layer so as to cross the scanning signal line and the opposing signal line; And a plurality of pixel regions defined in a region surrounded by the display signal lines and electrically connected to the intersections of the scanning signal lines and the display signal lines via switching elements, respectively.
An elongated first electrode electrically connected to the switching element and extending in parallel with the display signal line; an elongated first electrode extending substantially parallel to the first electrode at a predetermined distance from the pixel region; An active matrix type liquid crystal display element, which is electrically connected to a signal line and has a second electrode for forming an electric field for changing the orientation of the liquid crystal layer between the first electrode and the first electrode, is provided. In the method, a first insulating layer is formed on an insulating substrate, a first conductor layer is formed on the first insulating layer, and then the plurality of scanning signal lines, the opposite signal lines, and the plurality of Forming two electrodes, forming a second insulating layer on the first insulating layer so as to overlap the scanning signal line, the counter signal line, and the second electrode;
A portion of the second insulating layer located in the electric field forming region is removed by etching to form an opening, at least a part of the second electrode is exposed in the opening, and a gate insulating film having the opening formed therein is formed. After forming the second conductor layer on the layer, the plurality of display signal lines and the first electrode are formed by etching, and the display signal line, the first electrode, and the second electrode portion exposed to the opening are formed. To cover the second
It is characterized in that a third insulating layer is formed on the insulating layer.

【0016】[0016]

【発明の実施の形態】以下図面を参照しながら、この発
明の実施の形態に係るアクティブマトリクス型の液晶表
示素子を備えた液晶表示装置について詳細に説明する。
図1に示すように、液晶表示装置は、IPS方式の液晶
表示素子10、液晶表示素子を駆動するための信号線駆
動回路基板14、走査線駆動回路基板16、各駆動回路
基板と液晶表示素子とを電気的に接続した複数のテープ
キャリアパッケージ(TCPと称する)18を備えてい
る。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, a liquid crystal display device having an active matrix type liquid crystal display device according to an embodiment of the present invention will be described in detail with reference to the drawings.
As shown in FIG. 1, the liquid crystal display device includes an IPS type liquid crystal display element 10, a signal line driving circuit board 14 for driving the liquid crystal display element, a scanning line driving circuit board 16, each driving circuit board and the liquid crystal display element. And a plurality of tape carrier packages (referred to as TCP) 18 electrically connected to each other.

【0017】図1および図2に示すように、液晶表示素
子10は、第1基板として機能するアレイ基板20およ
び第2基板として機能する対向基板22を備え、これら
の基板は、周縁部をシール剤によって貼り合わせること
により、所定のギャップをおいて対向配置されている。
そして、アレイ基板20と対向基板22との間には、液
晶組成物24が封入されている。また、アレイ基板20
および対向基板22の外表面には、それぞれ偏光板2
5、26が配置されている。
As shown in FIGS. 1 and 2, the liquid crystal display element 10 includes an array substrate 20 functioning as a first substrate and an opposing substrate 22 functioning as a second substrate. By bonding with an agent, they are opposed to each other with a predetermined gap.
The liquid crystal composition 24 is sealed between the array substrate 20 and the opposing substrate 22. The array substrate 20
And on the outer surface of the counter substrate 22, the polarizing plate 2
5 and 26 are arranged.

【0018】図2および図3に示すように、アレイ基板
20は絶縁基板として機能するガラス基板28を有し、
ガラス基板の表面には第1絶縁層として機能するアンダ
ーコート層27が形成されている。アンダーコート層2
7は、ガラス基板28表面に形成されガラスから発生す
る不純物の侵入を防止する窒化シリコン(SiN)膜2
7aと、SiN膜上に形成された酸化シリコン(Si
O)膜27bと、からなる積層構造を有している。
As shown in FIGS. 2 and 3, the array substrate 20 has a glass substrate 28 functioning as an insulating substrate.
An undercoat layer 27 functioning as a first insulating layer is formed on the surface of the glass substrate. Undercoat layer 2
Reference numeral 7 denotes a silicon nitride (SiN) film 2 formed on the surface of the glass substrate 28 to prevent intrusion of impurities generated from the glass.
7a and silicon oxide (Si) formed on the SiN film.
O) film 27b.

【0019】アンダーコート層27上には、水平方向に
沿って互いに平行に延びた多数の走査信号線30、同じ
く水平方向に沿って互いに平行に延びた多数の対向信号
線32、および垂直方向に沿って互いに平行に延びた、
つまり、走査信号線30および対向信号線32と直交す
る方向に延びた多数の表示信号線34が設けられてい
る。
On the undercoat layer 27, a large number of scanning signal lines 30 extending in parallel with each other in the horizontal direction, a large number of opposing signal lines 32 also extending in parallel with each other in the horizontal direction, and a vertical direction. Extending parallel to each other,
That is, a number of display signal lines 34 extending in a direction orthogonal to the scanning signal lines 30 and the opposing signal lines 32 are provided.

【0020】各走査信号線30および対向信号線32
は、例えば、モリブデン−タングステン(Mo−W)合
金等の低抵抗金属材料により3000オングストローム
厚に形成されている。各走査信号線30の一端はガラス
基板28上に形成された第1給電電極36に接続され、
また、各対向信号線の一端は、ガラス基板28上に形成
された第2給電電極38に接続されている。第2給電電
極38は、垂直方向に延びる給電配線40によって互い
に接続されている。そして、第1および第2給電電極3
6、38は、TCP18を介して走査線駆動回路基板1
6に接続されている。
Each scanning signal line 30 and counter signal line 32
Is formed with a low resistance metal material such as a molybdenum-tungsten (Mo-W) alloy to a thickness of 3000 Å. One end of each scanning signal line 30 is connected to a first power supply electrode 36 formed on the glass substrate 28,
One end of each of the opposing signal lines is connected to a second power supply electrode 38 formed on the glass substrate 28. The second power supply electrodes 38 are connected to each other by a power supply wiring 40 extending in the vertical direction. And the first and second power supply electrodes 3
Reference numerals 6 and 38 denote scanning line driving circuit boards 1 via the TCP 18.
6 is connected.

【0021】また、表示信号線34は、例えば、酸化シ
リコン(SiO)からなるゲート絶縁膜42を介して、
走査信号線30および対向信号線32上にこれらの信号
線と略直交して設けられている。表示信号線34は、例
えば、アルミニウム若しくはアルミニウムを含む合金の
単層構造、あるいは、アルミニウム若しくはアルミニウ
ム合金とモリブデンとの積層構造を有し、6000オン
グストローム厚程度に形成されている。各表示信号線3
4の一端は、ガラス基板28上に設けられた第3給電電
極44に接続されている。そして、第3給電電極44
は、TCP18を介して信号線駆動回路基板14に接続
されている。
The display signal line 34 is formed, for example, via a gate insulating film 42 made of silicon oxide (SiO).
The signal lines are provided on the scanning signal lines 30 and the opposing signal lines 32 substantially orthogonal to these signal lines. The display signal line 34 has, for example, a single-layer structure of aluminum or an alloy containing aluminum, or a laminated structure of aluminum or an aluminum alloy and molybdenum, and is formed to have a thickness of about 6000 Å. Each display signal line 3
One end of 4 is connected to a third power supply electrode 44 provided on the glass substrate 28. Then, the third power supply electrode 44
Are connected to the signal line drive circuit board 14 via the TCP 18.

【0022】アレイ基板20上において、走査信号線3
0、対向信号線32、および表示信号線34によって囲
まれた領域は、それぞれ矩形状の画素領域Pを形成して
いる。そして、図2ないし図6に示すように、各画素領
域Pには、2本の対向電極46、および1本の表示画素
電極48が設けられ、表示画素電極は、スイッチング素
子を構成するスタガー型の薄膜トランジスタ(以下TF
Tと称する)52を介して、走査信号線信号線30と表
示信号線走査線34との交差部に接続されている。
On the array substrate 20, the scanning signal lines 3
Regions surrounded by 0, the opposing signal line 32, and the display signal line 34 each form a rectangular pixel region P. As shown in FIGS. 2 to 6, each pixel region P is provided with two opposing electrodes 46 and one display pixel electrode 48, and the display pixel electrode is a staggered type forming a switching element. Thin film transistor (hereinafter TF
(Referred to as T) 52 is connected to the intersection of the scanning signal line signal line 30 and the display signal line scanning line 34.

【0023】詳細に述べると、各対向信号線32の内、
画素領域Pに位置した部分は、他の部分よりも広い幅に
形成され、矩形状の接続部32aを構成している。第2
電極として機能する2本の対向電極46は、対向信号線
32と同一の導体層、つまり、Mo−W膜をフォト・エ
ッチングすることにより形成され、アンダーコート層2
7上に設けられている。
More specifically, of the opposing signal lines 32,
The portion located in the pixel region P is formed to have a wider width than other portions, and constitutes a rectangular connection portion 32a. Second
The two opposing electrodes 46 functioning as electrodes are formed by photo-etching the same conductor layer as the opposing signal line 32, that is, the Mo-W film.
7.

【0024】これらの対向電極46は、対向信号線32
の接続部32aから走査信号線30の近傍まで、表示信
号線34と平行に延びているとともに、互いに所定の間
隔をおいて設けられている。2本の対向電極46は、走
査信号線30と平行に延びる連結部46aによって延出
端同志が連結され、全体としてほぼU字形状に形成され
ている。
These opposing electrodes 46 are connected to the opposing signal lines 32.
Extend from the connecting portion 32a of FIG. 1 to the vicinity of the scanning signal line 30 in parallel with the display signal line 34, and are provided at a predetermined interval from each other. The two opposing electrodes 46 are connected to each other at extending ends by a connecting portion 46a extending in parallel with the scanning signal line 30, and are formed substantially in a U-shape as a whole.

【0025】アンダーコート層27上には、走査信号線
30、対向信号線32、連結部46bを含む対向電極4
6に重ねてゲート絶縁膜42が形成されている。ゲート
絶縁膜42はSiO膜からなり、第2絶縁層として機能
する。
On the undercoat layer 27, the scanning signal line 30, the counter signal line 32, and the counter electrode 4 including the connecting portion 46b.
6, a gate insulating film 42 is formed. The gate insulating film 42 is made of a SiO film and functions as a second insulating layer.

【0026】各画素領域Pにおいて、ゲート絶縁膜42
の内、後述する電場形成領域に位置した部分は除去さ
れ、矩形状の開口45を形成している。これにより、対
向信号線32の接続部32aおよび連結部46aを除い
て、2本の対向電極46間に位置した部分、並びに、各
対向電極46の側縁部の内、後述する表示画素電極48
と対向する側縁部46bは、ゲート絶縁膜42に覆われ
ることなく開口45内に露出している。
In each pixel region P, the gate insulating film 42
Among them, a portion located in an electric field forming region described later is removed to form a rectangular opening 45. Accordingly, except for the connection portion 32a and the connection portion 46a of the opposing signal line 32, a portion located between the two opposing electrodes 46 and a side edge portion of each opposing electrode 46 include a display pixel electrode 48 described later.
Is exposed in the opening 45 without being covered by the gate insulating film 42.

【0027】表示信号線34、および第1電極として機
能する表示画素電極48は、ゲート絶縁膜42上に設け
られているとともに、同一の導体層、例えば、6000
オングストローム厚のAl膜をフォトエッチングするこ
とにより形成されている。なお、Al膜は、3000オ
ングストローム以上、望ましくは、5000オングスト
ローム以上に形成される。
The display signal line 34 and the display pixel electrode 48 functioning as a first electrode are provided on the gate insulating film 42 and have the same conductor layer, for example, 6000.
It is formed by photo-etching an Angstrom thick Al film. Note that the Al film is formed to have a thickness of 3000 Å or more, preferably 5000 Å or more.

【0028】各画素領域Pにおいて、表示画素電極48
は、2本の対向電極46間をこれらの対向電極と平行に
延びているとともに、その一端部48aは、対向信号線
32と平行に延び、全体としてほぼT字形状に形成され
ている。一端部48aは、ゲート絶縁膜42を挟んで、
対向信号線32の接続部32aに重なって設けられ、接
続部32aとの間に補助容量Caを形成している。表示
画素電極48の他端は、走査信号線30の近傍まで延
び、後述するTFT52に電気的に接続されている。ま
た、表示画素電極48の内、ゲート絶縁膜42の開口4
5内を通る部分は、ゲート絶縁膜を介することなく、直
接アンダーコート層27上に設けられている。
In each pixel area P, the display pixel electrode 48
Extends between the two opposing electrodes 46 in parallel with these opposing electrodes, and has one end 48a extending in parallel with the opposing signal line 32, and is formed substantially in a T-shape as a whole. One end 48a sandwiches the gate insulating film 42,
The auxiliary capacitance Ca is provided so as to overlap the connection portion 32a of the opposing signal line 32, and forms an auxiliary capacitor Ca with the connection portion 32a. The other end of the display pixel electrode 48 extends to the vicinity of the scanning signal line 30 and is electrically connected to a TFT 52 described later. In addition, in the display pixel electrode 48, the opening 4 of the gate insulating film 42 is formed.
The portion passing through the inside 5 is provided directly on the undercoat layer 27 without the intervention of the gate insulating film.

【0029】表示画素電極48と各対向電極46との間
隔Dは同一に設定されている。そして、表示画素電極4
8と各対向電極46との間の空間により、画素領域Pの
開口部が規定されている。
The distance D between the display pixel electrode 48 and each counter electrode 46 is set to be the same. And the display pixel electrode 4
The opening between the pixel region P and the space between the counter electrode 8 and each counter electrode 46 is defined.

【0030】図2および図5から良く分かるように、表
示画素電極48は、それぞれ対向電極46の側縁部46
bと対向した一対の側面を有し、各側面のガラス基板2
8に対する傾き(テーパ角)は、30度以上90度以下
に形成され、望ましくは、90度に形成される。
As can be clearly understood from FIGS. 2 and 5, the display pixel electrodes 48 are provided at the side edges 46 of the counter electrode 46, respectively.
b, a pair of side surfaces facing each other, and a glass substrate 2 on each side surface.
The inclination (taper angle) with respect to 8 is formed in a range of 30 degrees or more and 90 degrees or less, and preferably, 90 degrees.

【0031】図4および図6から良く分かるように、各
TFT52は、走査信号線30自体をゲート電極60と
し、ゲート電極上にゲート絶縁膜42を介してi型アモ
ルファスシリコン(a−Si)からなる半導体層62が
形成され、チャネル領域を構成している。また、半導体
層62上には、走査信号線30に自己整合された窒化シ
リコン層からなるチャネル保護膜64が形成されてい
る。
As can be clearly understood from FIGS. 4 and 6, each TFT 52 uses the scanning signal line 30 itself as a gate electrode 60, and is formed of i-type amorphous silicon (a-Si) on the gate electrode via a gate insulating film 42. The semiconductor layer 62 is formed to form a channel region. On the semiconductor layer 62, a channel protective film 64 made of a silicon nitride layer self-aligned with the scanning signal line 30 is formed.

【0032】そして、半導体層62は、n+型a−Si
膜66およびソース電極67を介して表示画素電極48
に電気的に接続されているとともに、n+型a−Si膜
66およびドレイン電極68を介して表示信号線34に
接続されている。なお、ソース電極67は表示画素電極
48と同一の導電膜により形成され、ドレイン電極68
は表示信号線34と同一の導電膜により形成されてい
る。
The semiconductor layer 62 is made of n + type a-Si
The display pixel electrode 48 via the film 66 and the source electrode 67
And is connected to the display signal line 34 via the n + type a-Si film 66 and the drain electrode 68. The source electrode 67 is formed of the same conductive film as the display pixel electrode 48, and the drain electrode 68
Are formed of the same conductive film as the display signal line 34.

【0033】そして、アレイ基板20の表面全体は、第
3絶縁膜として機能するSiN膜からなる保護膜70に
よって覆われている。ここで、各画素領域Pにおいて、
各対向電極46の側縁部46bは、ゲート絶縁膜42の
開口45内に露出していることから、表示画素電極48
と同様に、ゲート絶縁膜42を介することなく、直接、
保護膜70によって覆われている。
The entire surface of the array substrate 20 is covered with a protective film 70 made of a SiN film functioning as a third insulating film. Here, in each pixel region P,
Since the side edge 46b of each counter electrode 46 is exposed in the opening 45 of the gate insulating film 42, the display pixel electrode 48
In the same manner as described above, without the intervention of the gate insulating film 42,
It is covered with a protective film 70.

【0034】一方、図2に示すように、対向基板22は
絶縁基板として機能する透明なガラス基板80を備え、
このガラス基板上には、クロム(Cr)の酸化膜からな
る遮光層82が形成されている。遮光層82は、アレイ
基板20上のTFT52、走査信号線30、対向信号線
32、表示信号線34をそれぞれを遮光するように、マ
トリクス状に形成されている。
On the other hand, as shown in FIG. 2, the counter substrate 22 includes a transparent glass substrate 80 functioning as an insulating substrate.
On this glass substrate, a light shielding layer 82 made of a chromium (Cr) oxide film is formed. The light shielding layer 82 is formed in a matrix so as to shield the TFT 52, the scanning signal line 30, the counter signal line 32, and the display signal line 34 on the array substrate 20 from light.

【0035】ガラス基板80上において、マトリクス状
の遮光層82によって規定されている各開口部は、アレ
イ基板20側の画素領域Pと対向して位置し、これらの
回後部には、赤、緑、青のカラーフィルタ層84が形成
されている。そして、遮光層82、およびカラーフィル
タ層84に重ねて、配向膜86が設けられている。
On the glass substrate 80, each opening defined by the matrix-shaped light-shielding layer 82 is located to face the pixel region P on the array substrate 20 side. , Blue color filter layer 84 is formed. Then, an alignment film 86 is provided so as to overlap the light shielding layer 82 and the color filter layer 84.

【0036】ここで、アレイ基板20の各画素領域Pに
設けられているゲート絶縁層42の開口45は、マトリ
クス状の遮光層82によって規定されている各開口部よ
りも大きく形成されている。
Here, the opening 45 of the gate insulating layer 42 provided in each pixel region P of the array substrate 20 is formed to be larger than each opening defined by the matrix-shaped light shielding layer 82.

【0037】次に、上記のように構成のアレイ基板20
の製造工程について説明する。まず、ガラス基板28上
に、第1層としてのSiN膜27aを500オングスト
ローム厚、第2層としてのSiO膜27bを500オン
グストローム厚に順に成膜し、1000オングストロー
ム厚のアンダーコート層27を形成する。SiN膜27
aは、ガラス基板28から生じたナトリウムイオン等の
不純物が液晶層24に侵入することを防止する。
Next, the array substrate 20 constructed as described above
Will be described. First, a SiN film 27a as a first layer is formed to a thickness of 500 Å and a SiO film 27b as a second layer is formed to a thickness of 500 Å in order on a glass substrate 28 to form an undercoat layer 27 having a thickness of 1000 Å. . SiN film 27
“a” prevents impurities such as sodium ions generated from the glass substrate 28 from entering the liquid crystal layer 24.

【0038】続いて、図7および図8に示すように、ス
パッタ法により、アンダーコート層27上に第1導体層
としてのMo−W膜を3000オングストローム厚に成
膜した後、ケミカル・ドライ・エッチング(以下CDE
と称する)によってゲート電極60、走査信号線30、
対向信号線32、第1および第2給電電極36、38、
並びに対向電極46、46aを所定の形状に加工する。
この際、アンダーコート層27のSiO膜27bは、エ
ッチングストッパとして作用し、SiN膜27aがエッ
チング除去されることを防止する。
Subsequently, as shown in FIGS. 7 and 8, a Mo-W film as a first conductor layer is formed to a thickness of 3000 angstroms on the undercoat layer 27 by a sputtering method, and then a chemical dry film is formed. Etching (hereinafter CDE)
), The gate electrode 60, the scanning signal line 30,
The opposing signal line 32, the first and second power supply electrodes 36, 38,
In addition, the counter electrodes 46 and 46a are processed into a predetermined shape.
At this time, the SiO film 27b of the undercoat layer 27 functions as an etching stopper to prevent the SiN film 27a from being removed by etching.

【0039】次に、走査信号線30のパターン検査を行
った後、SiOからなるゲート絶縁膜42を3000オ
ングストローム厚に、更に、TFT52のチャネル領域
となる半導体層62としてi型a−Si膜を500オン
グストローム厚に、それぞれCVD法でガラス基板28
の全面に被膜する。
Next, after a pattern inspection of the scanning signal line 30 is performed, a gate insulating film 42 made of SiO is formed to a thickness of 3000 angstroms, and an i-type a-Si film is formed as a semiconductor layer 62 serving as a channel region of the TFT 52. The glass substrate 28 is formed to a thickness of 500 angstroms by the CVD method.
Is coated over the entire surface.

【0040】続いて、図9および図10に示すように、
SiNからなるTFT52のエッチング保護膜64をC
VD法によって2000オングストローム成膜した後、
このチャンネル保護膜のみを所定の形状にフォト・エッ
チングにより加工する。更に、CVD法によりn+型a
−Si膜を500オングストローム成膜した後、i型a
−Si膜およびとn+型a−Si膜をフォト・エッチン
グによって所定の形状に加工する。この際、アンダーコ
ート層27のSiO膜27bは、エッチングストッパと
して作用し、SiN膜27aがエッチング除去されるこ
とを防止する。
Subsequently, as shown in FIGS. 9 and 10,
The etching protection film 64 of the TFT 52 made of SiN is C
After 2,000 angstrom film formation by VD method,
Only this channel protective film is processed into a predetermined shape by photo-etching. Further, an n + type a
After forming a 500 Å-Si film, an i-type
The -Si film and the n + type a-Si film are processed into a predetermined shape by photo-etching. At this time, the SiO film 27b of the undercoat layer 27 functions as an etching stopper to prevent the SiN film 27a from being removed by etching.

【0041】次に、ゲート絶縁膜42を希釈フッ酸バッ
ファ(BHF)によってエッチングすることによりゲー
ト絶縁膜を部分的に除去し、各画素領域に開口45を形
成する。この際、アンダーコート層27のSiO膜27
bの内、開口45と対向する部分も同時にエッチング除
去される。また、アンダーコート層27のSiN膜27
aは、エッチングストッパとして作用する。
Next, the gate insulating film is partially removed by etching the gate insulating film with a diluted hydrofluoric acid buffer (BHF), and openings 45 are formed in the respective pixel regions. At this time, the SiO film 27 of the undercoat layer 27
Of b, the portion facing the opening 45 is also etched away. Also, the SiN film 27 of the undercoat layer 27
a acts as an etching stopper.

【0042】続いて、スパッタ法によりガラス基板28
の全面に第2導体層としてのAlを6000オングスト
ローム成膜した後、図5に示すように、フォト・エッチ
ングによって表示信号線34、TFT52のソースおよ
びドレイン電極67、68、表示画素電極48、対向信
号線の給電配線40、およびソース・ドレイン電極間の
n+型a−Si膜を所定の形状に加工する。
Subsequently, the glass substrate 28 is sputtered.
After forming 6000 Å of Al as a second conductor layer on the entire surface of the TFT, the display signal line 34, the source and drain electrodes 67 and 68 of the TFT 52, the display pixel electrode 48, The power supply wiring 40 of the signal line and the n + type a-Si film between the source and drain electrodes are processed into a predetermined shape.

【0043】なお、表示画素電極48の側面のテーパ角
が30度以上90度以下、望ましくは90度となるよう
に、Al膜のエッチング法として、異方性のエッチン
グ、例えばRIE(ラジアル・イオン・エッチング)を
用いることが望ましい。なお、エッチング時間やその他
のエッチング条件、あるいは表示信号線層の膜質や成膜
条件の最適化により、側面のテーパー角が略垂直になる
のであれば、プラズマ・エッチングやウェット・エッチ
ングを用いてもよい。
Anisotropic etching, such as RIE (radial ion), is performed on the Al film so that the taper angle of the side surface of the display pixel electrode 48 is 30 degrees or more and 90 degrees or less, preferably 90 degrees. It is desirable to use (etching). If the taper angle of the side surface becomes substantially vertical by optimizing the etching time and other etching conditions, or the film quality and film forming conditions of the display signal line layer, plasma etching or wet etching may be used. Good.

【0044】最後に、図5および図6に示すように、C
VD法により、Si−Nからなる保護膜70を2000
オングストローム成膜した後、フォト・エッチングによ
り所定形状に加工し、アレイ基板20が完成する。この
ように形成されたアレイ基板20は対向基板22と貼り
合わされ、その間に液晶組成物を封入することにより、
アクティブマトリクス型の液晶表示素子10が出来上が
る。
Finally, as shown in FIG. 5 and FIG.
By the VD method, the protective film 70 made of Si-N is
After forming the angstrom film, it is processed into a predetermined shape by photo-etching to complete the array substrate 20. The array substrate 20 formed in this way is bonded to the counter substrate 22, and the liquid crystal composition is sealed between the substrates.
The active matrix type liquid crystal display element 10 is completed.

【0045】以上のように構成された液晶表示素子によ
れば、アレイ基板20の各画素領域Pにおいて、表示画
素電極48と各対向電極46との間に電圧が印加される
と、図2に破線で示すように、表示画素電極と各対向電
極との間に電場が形成される。そして、液晶層24内の
液晶組成物がこの電場に応答し配向が変化する。
According to the liquid crystal display device configured as described above, when a voltage is applied between the display pixel electrode 48 and each counter electrode 46 in each pixel region P of the array substrate 20, FIG. As indicated by the broken lines, an electric field is formed between the display pixel electrode and each counter electrode. Then, the liquid crystal composition in the liquid crystal layer 24 changes its orientation in response to the electric field.

【0046】この際、ゲート絶縁膜42の内、電場形成
領域に位置した部分は除去されて開口45を形成し、電
場の形成に寄与する各対向電極46の側縁部46bは開
口45内に露出している。そして、電場形成領域内に位
置した対向電極46の側縁部46bおよび表示画素電極
48は、共に、保護膜70のみによって、つまり、同一
膜厚の絶縁膜によって覆われている。
At this time, the portion of the gate insulating film 42 located in the electric field forming region is removed to form an opening 45, and the side edge 46 b of each counter electrode 46 contributing to the formation of the electric field is located in the opening 45. It is exposed. The side edge 46b of the counter electrode 46 and the display pixel electrode 48 located in the electric field forming region are both covered with only the protective film 70, that is, with the same thickness of the insulating film.

【0047】従って、表示画素電極48および各対向電
極46における電界強度が等しくなり、電極付近の電界
分布を対称にすることができる。その結果、対向電極4
6と表示画素電極48との間に、ガラス基板28と平行
な電場を形成することができ、両電極間の輝度むらを低
減し、また、コントラストの向上を図ることができる。
これにより、画面のザラツキ等の表示不良を低減し、液
晶表示装置の表示品位を向上させることができる。同時
に、両電極間に生じる、ガラス基板表面に対して平行な
電場の割合が増加し、液晶の応答性を向上する。
Accordingly, the electric field intensity at the display pixel electrode 48 and each counter electrode 46 becomes equal, and the electric field distribution near the electrodes can be made symmetric. As a result, the counter electrode 4
An electric field parallel to the glass substrate 28 can be formed between the pixel electrode 6 and the display pixel electrode 48, so that luminance unevenness between the two electrodes can be reduced and the contrast can be improved.
As a result, display defects such as screen roughness can be reduced, and the display quality of the liquid crystal display device can be improved. At the same time, the ratio of the electric field generated between the electrodes and parallel to the glass substrate surface is increased, and the responsiveness of the liquid crystal is improved.

【0048】また、上記のように、電場形成に寄与する
対向電極46の側縁部46bは、保護膜70のみで覆わ
れていることから、従来のようにゲート絶縁膜および保
護膜の両方で覆われている場合に比較して、側縁部46
bを覆っている絶縁膜の膜厚が薄くなり、その分、輝度
の向上を図ることができる。
Further, as described above, the side edge 46b of the counter electrode 46 that contributes to the formation of the electric field is covered with only the protective film 70, so that both the gate insulating film and the protective film are formed in a conventional manner. As compared with the case where it is covered,
The thickness of the insulating film covering b is reduced, and the luminance can be improved accordingly.

【0049】なお、この発明は上述した実施の形態に限
定されることなく、この発明の範囲内で種々変形可能で
ある。例えば、表示信号線、表示画素電極は、Alに限
らず、例えば、Alの両面をMoで挟だ積層構造とした
場合でも、前述した実施の形態と同様の作用効果を得る
ことができる。また、対向電極の数は必要に応じて増減
可能であり、同様に、表示画素電極の数も必要に応じて
増加してもよい。
The present invention is not limited to the above-described embodiment, but can be variously modified within the scope of the present invention. For example, the display signal lines and the display pixel electrodes are not limited to Al. For example, even in the case of a laminated structure in which both surfaces of Al are sandwiched by Mo, the same operation and effect as in the above-described embodiment can be obtained. Also, the number of counter electrodes can be increased or decreased as necessary, and similarly, the number of display pixel electrodes may be increased as needed.

【0050】[0050]

【発明の効果】以上詳述したように、この発明によれ
ば、各画素領域において、第2電極を覆っている第2絶
縁膜の内、電場形成領域に位置した部分を除去して開口
を形成し、この開口内に第2画素電極の少なくと一部を
露出して設けることにより、電場強度の均一化して表示
品位が向上し、また、液晶の応答性が向上したアクティ
ブマトリクス型の液晶表示子、およびその製造方法を提
供することができる。
As described above in detail, according to the present invention, in each pixel region, the portion of the second insulating film covering the second electrode, which is located in the electric field forming region, is removed to form an opening. An active matrix type liquid crystal in which at least a portion of the second pixel electrode is exposed and provided in the opening to make the electric field intensity uniform and display quality is improved, and the response of the liquid crystal is improved. An indicator and a manufacturing method thereof can be provided.

【図面の簡単な説明】[Brief description of the drawings]

【図1】この発明の実施の形態に係るアクティブマトリ
クス型の液晶表示装置を示す斜視図。
FIG. 1 is a perspective view showing an active matrix type liquid crystal display device according to an embodiment of the present invention.

【図2】上記液晶表示装置における液晶表示素子の断面
図。
FIG. 2 is a sectional view of a liquid crystal display element in the liquid crystal display device.

【図3】上記液晶表示素子におけるアレイ基板を概略的
に示す平面図。
FIG. 3 is a plan view schematically showing an array substrate in the liquid crystal display device.

【図4】上記アレイ基板の画素領域を拡大して示す平面
図。
FIG. 4 is an enlarged plan view showing a pixel region of the array substrate.

【図5】図4の線A−Aに沿った断面図。FIG. 5 is a sectional view taken along the line AA in FIG. 4;

【図6】図4の線B−Bに沿った断面図。FIG. 6 is a sectional view taken along line BB in FIG. 4;

【図7】上記アレイ基板の製造工程を概略的に示す平面
図。
FIG. 7 is a plan view schematically showing a manufacturing process of the array substrate.

【図8】図7の線C−Cに沿った断面図。FIG. 8 is a sectional view taken along line CC of FIG. 7;

【図9】上記アレイ基板の製造工程を概略的に示す平面
図。
FIG. 9 is a plan view schematically showing a manufacturing process of the array substrate.

【図10】図9の線D−Dに沿った断面図。FIG. 10 is a sectional view taken along the line DD in FIG. 9;

【符号の説明】[Explanation of symbols]

10…液晶表示素子 20…アレイ基板 22…対向基板 27…アンダーコート層 28…ガラス基板 30…走査信号線 32…対向信号線 34…表示信号線 42…ゲート絶縁膜 45…開口 46…対向電極 48…表示画素電極 48a…一端 52…TFT 70…保護膜 P…画素領域 DESCRIPTION OF SYMBOLS 10 ... Liquid crystal display element 20 ... Array substrate 22 ... Counter substrate 27 ... Undercoat layer 28 ... Glass substrate 30 ... Scan signal line 32 ... Counter signal line 34 ... Display signal line 42 ... Gate insulating film 45 ... Opening 46 ... Counter electrode 48 ... display pixel electrode 48a ... one end 52 ... TFT 70 ... protective film P ... pixel area

Claims (11)

【特許請求の範囲】[Claims] 【請求項1】液晶層を挟んで互いに対向配置された第1
および第2基板を備え、 上記第1基板は、絶縁基板と、上記絶縁基板上に形成さ
れた第1絶縁層と、上記第1絶縁層上に設けられた互い
に平行な複数の走査信号線および対向信号線と、上記走
査信号線および対向信号線に重ねて上記絶縁基板上に形
成された第2絶縁層と、上記走査信号線および対向信号
線と交差するように、上記第2絶縁層上に設けられた互
いに平行な複数の表示信号線と、上記走査信号線、対向
信号線、および表示信号線で囲まれる領域に規定されて
いるとともにそれぞれスイッチング素子を介して走査信
号線と表示信号線との交差部に電気的に接続された複数
の画素領域と、上記表示信号線および画素領域を覆うよ
うに上記第2絶縁層上に形成された第3絶縁層と、を有
し、 上記各画素領域には、上記スイッチング素子に電気的に
接続された細長い第1電極と、上記対向信号線に電気的
に接続されているとともに、少なくとも一部が上記第1
電極とほぼ平行に延び、上記第1電極との間に、液晶層
の配向を変化させるための電場を形成する第2電極と、
が設けられ、 上記各画素領域において、上記第2絶縁層の内、上記電
場の形成領域に位置した部分は除去されて開口を形成
し、上記第2電極の少なくとも一部は上記開口内に露出
して設けられ、上記第1電極および上記開口内に露出し
た第2電極部分は、上記第3絶縁層により覆われている
ことを特徴とするアクティブマトリクス型の液晶表示素
子。
A first liquid crystal layer disposed opposite to the first liquid crystal layer;
And a second substrate, wherein the first substrate has an insulating substrate, a first insulating layer formed on the insulating substrate, a plurality of scanning signal lines provided on the first insulating layer, the plurality of scanning signal lines being parallel to each other. An opposing signal line, a second insulating layer formed on the insulating substrate so as to overlap the scanning signal line and the opposing signal line, and a second insulating layer on the second insulating layer so as to intersect the scanning signal line and the opposing signal line. A plurality of display signal lines provided in parallel with each other, and a scanning signal line and a display signal line defined in a region surrounded by the scanning signal line, the counter signal line, and the display signal line, respectively, and via a switching element. And a third insulating layer formed on the second insulating layer so as to cover the display signal line and the pixel region. In the pixel area, the switching element An elongated first electrode electrically connected to, together with and is electrically connected to the counter signal line, at least part of the first
A second electrode extending substantially parallel to the electrode and forming an electric field for changing the orientation of the liquid crystal layer between the first electrode and the first electrode;
In each of the pixel regions, a portion of the second insulating layer located in the electric field forming region is removed to form an opening, and at least a part of the second electrode is exposed in the opening. An active matrix type liquid crystal display element, wherein the first electrode and the second electrode portion exposed in the opening are covered with the third insulating layer.
【請求項2】上記第1電極は、上記表示信号線と同一の
導体層を加工して形成され、上記第2電極は、上記対向
信号線と同一の導体層を加工して形成されていることを
特徴とする請求項1に記載のアクティブマトリクス型の
液晶表示素子。
2. The first electrode is formed by processing the same conductor layer as the display signal line, and the second electrode is formed by processing the same conductor layer as the counter signal line. The active matrix type liquid crystal display device according to claim 1, wherein:
【請求項3】上記第1および第2電極は、上記表示信号
線とほぼ平行に延びていることを特徴とする請求項1又
は2に記載のアクティブマトリクス型の液晶表示素子。
3. The active matrix type liquid crystal display device according to claim 1, wherein said first and second electrodes extend substantially in parallel with said display signal line.
【請求項4】上記第1電極は、上記第2絶縁層を介して
上記対向信号線と重なり補助容量を形成した一端と、上
記スイッチング素子に電気的に接続された他端と、を有
していることを特徴とする請求項1ないし3のいずれか
1項に記載のアクティブマトリクス型の液晶表示素子。
4. The first electrode has one end overlapping the counter signal line via the second insulating layer to form an auxiliary capacitance, and the other end electrically connected to the switching element. The active matrix type liquid crystal display device according to claim 1, wherein:
【請求項5】上記第1電極の一端は、上記対向信号線と
平行にかつ上記第2電極と直交する方向に延びた補助容
量線を構成していることを特徴とする請求項4に記載の
アクティブマトリクス型の液晶表示素子。
5. An apparatus according to claim 4, wherein one end of said first electrode constitutes an auxiliary capacitance line extending in a direction parallel to said counter signal line and in a direction orthogonal to said second electrode. Active matrix type liquid crystal display device.
【請求項6】上記第2電極は、上記第1電極と対向して
いるとともに上記開口内に露出した側縁部を有している
ことを特徴とする請求項1ないし5のいずれか1項に記
載のアクティブマトリクス型の液晶表示素子。
6. The device according to claim 1, wherein the second electrode has a side edge facing the first electrode and exposed in the opening. 4. An active matrix type liquid crystal display element according to item 1.
【請求項7】上記各画素領域には、互いに平行な2本の
上記第2電極が設けられ、上記第1電極は上記第2電極
間に各第2電極と等しい間隔をおいて設けられているこ
とを特徴とする請求項1ないし6のいずれか1項に記載
のアクティブマトリクス型の液晶表示素子。
7. Each of the pixel regions is provided with two second electrodes parallel to each other, and the first electrodes are provided between the second electrodes at equal intervals as the second electrodes. The active matrix type liquid crystal display device according to claim 1, wherein:
【請求項8】上記第1絶縁層は、上記絶縁基板上に形成
された窒化珪素膜と、上記窒化珪素膜上に形成された酸
化珪素膜と、からなる積層構造を有していることを特徴
とする請求項1ないし7のいずれか1項に記載のアクテ
ィブマトリクス型の液晶表示素子。
8. The semiconductor device according to claim 1, wherein the first insulating layer has a laminated structure including a silicon nitride film formed on the insulating substrate and a silicon oxide film formed on the silicon nitride film. The active matrix type liquid crystal display device according to claim 1, wherein
【請求項9】上記第1電極は、アルミニウム若しくはア
ルミニウムを含む合金の単層構造、あるいは、アルミニ
ウム若しくはアルミニウム合金とモリブデンとの積層構
造を有し、上記第2電極は、モリブデンおよびタングス
テンの合金からなる単層構造を有していることを特徴と
する請求項1ないし8のいずれか1項に記載のアクティ
ブマトリクス型の液晶表示素子。
9. The first electrode has a single-layer structure of aluminum or an alloy containing aluminum or a laminated structure of aluminum or an aluminum alloy and molybdenum, and the second electrode is made of an alloy of molybdenum and tungsten. 9. The active matrix type liquid crystal display device according to claim 1, wherein the active matrix type liquid crystal display device has a single-layer structure.
【請求項10】絶縁基板上に第1絶縁層を介して互いに
平行に設けられた複数の走査信号線および対向信号線
と、上記走査信号線および対向信号線と交差するよう
に、第2絶縁層を介して走査信号線および対向信号線上
に設けられた互いに平行な複数の表示信号線と、上記走
査信号線、対向信号線、および表示信号線で囲まれる領
域に規定されているとともにそれぞれスイッチング素子
を介して走査信号線と表示信号線との交差部に電気的に
接続された複数の画素領域と、を備え、上記各画素領域
に、上記スイッチング素子に電気的に接続され上記表示
信号線と平行に延びた細長い第1電極と、上記第1電極
と所定の間隔を置いてほぼ平行に延びているとともに上
記対向信号線と電気的に接続され、上記第1電極との間
に、液晶層の配向を変化させるための電場を形成する第
2電極と、が設けられたアクティブマトリクス型の液晶
表示素子を製造する方法において、 絶縁基板上に第1絶縁層を形成し、 上記第1絶縁層上に第1導体層を形成した後、エッチン
グすることにより上記複数の走査信号線、対向信号線、
および複数の第2電極を形成し、 上記第1絶縁層上に、上記走査信号線、対向信号線、お
よび第2電極に重ねて第2絶縁層を形成し、 上記第2絶縁層の内、電場形成領域に位置した部分をエ
ッチングにより除去して開口を形成し、上記第2電極の
少なくとも一部を上記開口内に露出させ、 上記開口の形成されたゲート絶縁層上に第2導体層を形
成した後、エッチングすることにより上記複数の表示信
号線および第1電極を形成し、 上記表示信号線、第1電極、および上記開口に露出した
第2電極部分を覆うように、上記第2絶縁層上に第3絶
縁層を形成することを特徴とするアクティブマトリクス
型の液晶表示素子の製造方法。
10. A plurality of scanning signal lines and opposing signal lines provided in parallel with each other via a first insulating layer on an insulating substrate, and a second insulating signal intersects with the scanning signal lines and the opposing signal lines. A plurality of display signal lines parallel to each other provided on the scanning signal line and the opposing signal line via a layer, and a switching defined respectively in an area surrounded by the scanning signal line, the opposing signal line, and the display signal line; A plurality of pixel regions electrically connected to the intersections of the scanning signal lines and the display signal lines via elements, and the display signal lines electrically connected to the switching elements in each of the pixel regions. An elongated first electrode extending in parallel with the first electrode, and a liquid crystal extending substantially parallel to the first electrode at a predetermined interval and electrically connected to the counter signal line; Change layer orientation A method for manufacturing an active matrix type liquid crystal display device provided with a second electrode for forming an electric field for forming an electric field, wherein a first insulating layer is formed on an insulating substrate, and a first insulating layer is formed on the first insulating layer. After forming the conductor layer, by etching, the plurality of scanning signal lines, the opposing signal lines,
And forming a plurality of second electrodes; forming a second insulating layer on the first insulating layer so as to overlap the scanning signal line, the counter signal line, and the second electrode; An opening is formed by removing a portion located in the electric field formation region by etching, exposing at least a part of the second electrode in the opening, and forming a second conductor layer on the gate insulating layer in which the opening is formed. After the formation, the plurality of display signal lines and the first electrode are formed by etching, and the second insulating layer is formed so as to cover the display signal line, the first electrode, and the second electrode portion exposed to the opening. A method for manufacturing an active matrix liquid crystal display element, comprising forming a third insulating layer on a layer.
【請求項11】上記第1絶縁層を、上記絶縁基板上に形
成された第1層と、第1層上に形成された第2層とを有
する積層構造とし、 上記第1導体層をエッチングする際、上記第1絶縁層の
第2層をエッチングストッパとして利用し、 上記第2絶縁層をエッチングして上記開口を形成する
際、上記第1絶縁層の第1層をエッチングストッパとし
て利用することを特徴とする請求項10に記載のアクテ
ィブマトリクス型の液晶表示素子の製造方法。
11. The first insulating layer has a laminated structure including a first layer formed on the insulating substrate and a second layer formed on the first layer, and the first conductor layer is etched. In this case, the second layer of the first insulating layer is used as an etching stopper, and when the second insulating layer is etched to form the opening, the first layer of the first insulating layer is used as an etching stopper. The method of manufacturing an active matrix type liquid crystal display device according to claim 10, wherein:
JP5956498A 1998-03-11 1998-03-11 Active matrix type liquid crystal display element and manufacturing method thereof Expired - Lifetime JP4098392B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5956498A JP4098392B2 (en) 1998-03-11 1998-03-11 Active matrix type liquid crystal display element and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5956498A JP4098392B2 (en) 1998-03-11 1998-03-11 Active matrix type liquid crystal display element and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JPH11258628A true JPH11258628A (en) 1999-09-24
JP4098392B2 JP4098392B2 (en) 2008-06-11

Family

ID=13116872

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5956498A Expired - Lifetime JP4098392B2 (en) 1998-03-11 1998-03-11 Active matrix type liquid crystal display element and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP4098392B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008175882A (en) * 2007-01-16 2008-07-31 Hitachi Displays Ltd Display device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008175882A (en) * 2007-01-16 2008-07-31 Hitachi Displays Ltd Display device

Also Published As

Publication number Publication date
JP4098392B2 (en) 2008-06-11

Similar Documents

Publication Publication Date Title
KR100271037B1 (en) Structure and fabrication method of lcd
JP2701698B2 (en) Liquid crystal display
JP4130490B2 (en) Liquid crystal display
US6567150B1 (en) Liquid crystal display and method of manufacturing the same
JP3883244B2 (en) Liquid crystal display
JP4162890B2 (en) Liquid crystal display
KR100270127B1 (en) Lcd apparatus
US7679707B2 (en) Liquid crystal display device comprising a first electrode in contact with a bottom surface and a second electrode in contact with a top surface of a single layer insulating film comprising concave and convex portions
US8964153B2 (en) In-plane switching mode liquid crystal display device and fabricating method thereof
US7538846B2 (en) Liquid crystal display device and method of manufacturing the same
JP2701832B2 (en) Liquid crystal display
KR20000029318A (en) Active matrix liquid crystal display apparatus
JP2008180928A (en) Liquid crystal display and manufacturing method therefor
KR20010056590A (en) IPS mode Liquid crystal display device and method for fabricating the same
US20070024770A1 (en) Liquid crystal display device and method of fabricating the same
US6784967B2 (en) In-plane switching LCD device having slanted corner portions
US20010013916A1 (en) In-plane switching LCD panel
JPH08254715A (en) Liquid-crystal display device
US8610858B2 (en) Thin film transistor array panel and method of manufacturing the same
KR100302281B1 (en) A array substrate of liquid crystal display element, liquid crystal display element using the array substrate and method for manufac turing array substrate
JPH09281497A (en) Liquid crystal display device
JP4099324B2 (en) Liquid crystal display
KR100482167B1 (en) LCD and its manufacturing method
JP2870075B2 (en) Thin film transistor panel and liquid crystal display
JP3029426B2 (en) Array substrate of liquid crystal display element, liquid crystal display element provided with array substrate, and method of manufacturing array substrate

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050302

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20070514

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070725

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070904

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071031

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071211

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080205

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080311

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080313

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110321

Year of fee payment: 3

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110321

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120321

Year of fee payment: 4

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120321

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130321

Year of fee payment: 5

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130321

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140321

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term