JPH11251481A - 半導体装置用セラミックパッケージおよび半導体装置 - Google Patents
半導体装置用セラミックパッケージおよび半導体装置Info
- Publication number
- JPH11251481A JPH11251481A JP10053716A JP5371698A JPH11251481A JP H11251481 A JPH11251481 A JP H11251481A JP 10053716 A JP10053716 A JP 10053716A JP 5371698 A JP5371698 A JP 5371698A JP H11251481 A JPH11251481 A JP H11251481A
- Authority
- JP
- Japan
- Prior art keywords
- ceramic
- semiconductor device
- ceramic package
- lead pin
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
Abstract
(57)【要約】
【課題】 実装基板に表面実装でき、リードピンへのは
んだ上がりを防止しつつリードピンの曲がりも低減でき
るようにする。 【解決手段】 半導体素子５６の搭載部が形成されたセ
ラミック基体５２の一面５２ａ側に多数のリードピン５
４が立設され、リードピン５４の先端部またはその近傍
に鍔部１４が設けられた半導体装置用セラミックパッケ
ージ１２であって、セラミック基体５２の一面５２ａ側
に、実質的にセラミック基体５２の一面５２ａと鍔部１
４のセラミック基体５２側の面との間を満たす柔軟性を
有する電気的絶縁性樹脂層１６が形成されている。
んだ上がりを防止しつつリードピンの曲がりも低減でき
るようにする。 【解決手段】 半導体素子５６の搭載部が形成されたセ
ラミック基体５２の一面５２ａ側に多数のリードピン５
４が立設され、リードピン５４の先端部またはその近傍
に鍔部１４が設けられた半導体装置用セラミックパッケ
ージ１２であって、セラミック基体５２の一面５２ａ側
に、実質的にセラミック基体５２の一面５２ａと鍔部１
４のセラミック基体５２側の面との間を満たす柔軟性を
有する電気的絶縁性樹脂層１６が形成されている。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置用セラミ
ックパッケージとそれを用いた半導体装置に関するもの
である。
ックパッケージとそれを用いた半導体装置に関するもの
である。
【０００２】
【従来の技術】従来のピングリッドアレイ型半導体装置
用セラミックパッケージ５０は、図６や図７に示すよう
に、セラミック回路基板（セラミック基体とも言う）５
２の実装基板と向かい合う一方の面（一面）５２ａ側に
複数のリードピン５４が立設されている。そして、この
セラミックパッケージ５０のセラミック基体５２の前記
一方の面５２ａの背面に半導体チップ（半導体素子）５
６が搭載されて半導体装置５８となる。この構造の半導
体装置５８を実装基板に実装する場合には、実装基板に
この各リードピン５４が挿入されるスルーホールを形成
し、半導体装置５８の各リードピン５４をスルーホール
に挿入し、リードピン５４の先端を実装基板のスルーホ
ールから突出させた後に、リードピン５４の先端をはん
だ付けする。これにより実装が完了する。
用セラミックパッケージ５０は、図６や図７に示すよう
に、セラミック回路基板（セラミック基体とも言う）５
２の実装基板と向かい合う一方の面（一面）５２ａ側に
複数のリードピン５４が立設されている。そして、この
セラミックパッケージ５０のセラミック基体５２の前記
一方の面５２ａの背面に半導体チップ（半導体素子）５
６が搭載されて半導体装置５８となる。この構造の半導
体装置５８を実装基板に実装する場合には、実装基板に
この各リードピン５４が挿入されるスルーホールを形成
し、半導体装置５８の各リードピン５４をスルーホール
に挿入し、リードピン５４の先端を実装基板のスルーホ
ールから突出させた後に、リードピン５４の先端をはん
だ付けする。これにより実装が完了する。
【０００３】このようなピングリッドアレイ型半導体装
置用セラミックパッケージ５０や、これを用いた半導体
装置５８は、ＬＧＡ（Land Grid Array ）若しくはＢＧ
Ａ（Ball Grid Array ）型半導体装置用セラミックパッ
ケージおよびこのパッケージを用いた半導体装置に比べ
て、セラミック製のパッケージ５０とプラスチック製の
実装基板との熱膨張係数の差により生ずる応力をリード
ピン５４で吸収でき、リードピン５４と実装基板に形成
されたスルーホール用ランドとのはんだ接合部分が剥離
したり、クラックが入ったりしにくいため、信頼性が高
いという特徴がある。これはパッケージ５０の寸法が大
きくなる程、顕著である。
置用セラミックパッケージ５０や、これを用いた半導体
装置５８は、ＬＧＡ（Land Grid Array ）若しくはＢＧ
Ａ（Ball Grid Array ）型半導体装置用セラミックパッ
ケージおよびこのパッケージを用いた半導体装置に比べ
て、セラミック製のパッケージ５０とプラスチック製の
実装基板との熱膨張係数の差により生ずる応力をリード
ピン５４で吸収でき、リードピン５４と実装基板に形成
されたスルーホール用ランドとのはんだ接合部分が剥離
したり、クラックが入ったりしにくいため、信頼性が高
いという特徴がある。これはパッケージ５０の寸法が大
きくなる程、顕著である。
【０００４】しかしながら、このようなリードピン５４
を実装基板として用いるプリント回路基板のスルーホー
ルに挿入する実装構造では、プリント回路基板のセラミ
ックパッケージ５０が実装された領域の裏面にはリード
ピン５４が突出するから、他の部品が実装できないとい
う課題がある。このため、さらに高密度に電子部品をプ
リント回路基板に実装できるように開発されたセラミッ
クパッケージ６０が特開平１−３００５４９号に記載さ
れたものである。このセラミックパケージ６０の構造の
特徴点は、図８や図９に示すようにセラミック回路基板
５２の一方の面５２ａに立設された各リードピン５４の
先端部に、一方の面５２ａと平行な平面を有する鍔状の
取付け片６２を一体に設けた点にある。この構造によっ
て、図９に示すようにプリント回路基板６４に各リード
ピン５４の取付け片６２用のパッド６６を形成すれば、
このパッド６６に取付け片６２をはんだ付けすることに
よりセラミックパッケージ６０をプリント回路基板６４
に表面実装することが可能となる。よって、ピングリッ
ドアレイ型半導体装置用セラミックパッケージの利点で
あるセラミック基体５２とプラスチック製のプリント回
路基板６４（実装基板）との熱膨張係数の差により生ず
る応力をリードピン５４で吸収できるという特徴を保持
しつつ、プリント回路基板６４の半導体装置６８の実装
領域の裏面にも他の電子部品を実装できるようになり、
より高密度に部品を実装できるようになる。
を実装基板として用いるプリント回路基板のスルーホー
ルに挿入する実装構造では、プリント回路基板のセラミ
ックパッケージ５０が実装された領域の裏面にはリード
ピン５４が突出するから、他の部品が実装できないとい
う課題がある。このため、さらに高密度に電子部品をプ
リント回路基板に実装できるように開発されたセラミッ
クパッケージ６０が特開平１−３００５４９号に記載さ
れたものである。このセラミックパケージ６０の構造の
特徴点は、図８や図９に示すようにセラミック回路基板
５２の一方の面５２ａに立設された各リードピン５４の
先端部に、一方の面５２ａと平行な平面を有する鍔状の
取付け片６２を一体に設けた点にある。この構造によっ
て、図９に示すようにプリント回路基板６４に各リード
ピン５４の取付け片６２用のパッド６６を形成すれば、
このパッド６６に取付け片６２をはんだ付けすることに
よりセラミックパッケージ６０をプリント回路基板６４
に表面実装することが可能となる。よって、ピングリッ
ドアレイ型半導体装置用セラミックパッケージの利点で
あるセラミック基体５２とプラスチック製のプリント回
路基板６４（実装基板）との熱膨張係数の差により生ず
る応力をリードピン５４で吸収できるという特徴を保持
しつつ、プリント回路基板６４の半導体装置６８の実装
領域の裏面にも他の電子部品を実装できるようになり、
より高密度に部品を実装できるようになる。
【０００５】
【発明が解決しようとする課題】しかしながら、上述し
たリードピン５４の先端に鍔状の取付け片６２が形成さ
れたピングリッドアレイ型半導体装置用セラミックパッ
ケージ６０やそれを用いた半導体装置６８では、図９の
右側のリードピン５４のように取付け片６２とプリント
回路基板６４のパッド６６との間および取付け片６２の
側面にのみはんだが付着するのが理想的であるが、図９
の左側のリードピン５４のようにリードピン５４によっ
ては、パッド６６上に塗布したはんだ７０が取付け片６
２を越えて、取付け片６２よりもセラミック回路基板５
２の一方の面５２ａ側のリードピン５４の周面にも回り
込んではい上がる可能性があり、パッド６６と取付け片
６２との間に介在して実質的にリードピン５４とパッド
６６とを接合させるはんだの量が減少し、確実な接続が
行えなくなるという課題が生じていた。また、ピングリ
ッドアレイ型半導体装置用セラミックパッケージに特有
の問題であるが、ＬＧＡ若しくはＢＧＡ型半導体用セラ
ミックパッケージに比べてパッケージ本体となるセラミ
ック回路基板からリードピン５４が突出しているため、
他の部材と当接する等、リードピン５４に外力が加わっ
た際にリードピン５４が曲がりやすくなるという課題も
生ずる。
たリードピン５４の先端に鍔状の取付け片６２が形成さ
れたピングリッドアレイ型半導体装置用セラミックパッ
ケージ６０やそれを用いた半導体装置６８では、図９の
右側のリードピン５４のように取付け片６２とプリント
回路基板６４のパッド６６との間および取付け片６２の
側面にのみはんだが付着するのが理想的であるが、図９
の左側のリードピン５４のようにリードピン５４によっ
ては、パッド６６上に塗布したはんだ７０が取付け片６
２を越えて、取付け片６２よりもセラミック回路基板５
２の一方の面５２ａ側のリードピン５４の周面にも回り
込んではい上がる可能性があり、パッド６６と取付け片
６２との間に介在して実質的にリードピン５４とパッド
６６とを接合させるはんだの量が減少し、確実な接続が
行えなくなるという課題が生じていた。また、ピングリ
ッドアレイ型半導体装置用セラミックパッケージに特有
の問題であるが、ＬＧＡ若しくはＢＧＡ型半導体用セラ
ミックパッケージに比べてパッケージ本体となるセラミ
ック回路基板からリードピン５４が突出しているため、
他の部材と当接する等、リードピン５４に外力が加わっ
た際にリードピン５４が曲がりやすくなるという課題も
生ずる。
【０００６】そこで、本発明はこれらの課題を解消すべ
くなされたものであり、その目的とするところは、実装
基板に表面実装でき、リードピンへのはんだ上がりを防
止しつつリードピンの曲がりも低減できる半導体装置用
セラミックパッケージと半導体装置を提供するものであ
る。
くなされたものであり、その目的とするところは、実装
基板に表面実装でき、リードピンへのはんだ上がりを防
止しつつリードピンの曲がりも低減できる半導体装置用
セラミックパッケージと半導体装置を提供するものであ
る。
【０００７】
【課題を解決するための手段】本発明は上記目的を達成
するため次の構成を備える。すなわち、本発明のうち請
求項１記載の発明は、半導体素子の搭載部が形成された
セラミック基体の一面側に多数のリードピンが立設さ
れ、該リードピンの先端部またはその近傍に鍔部が設け
られた半導体装置用セラミックパッケージであって、前
記セラミック基体の一面側に、実質的にセラミック基体
の一面と前記鍔部のセラミック基体側の面との間を満た
す柔軟性を有する電気的絶縁性樹脂層が形成されたこと
を特徴とする。
するため次の構成を備える。すなわち、本発明のうち請
求項１記載の発明は、半導体素子の搭載部が形成された
セラミック基体の一面側に多数のリードピンが立設さ
れ、該リードピンの先端部またはその近傍に鍔部が設け
られた半導体装置用セラミックパッケージであって、前
記セラミック基体の一面側に、実質的にセラミック基体
の一面と前記鍔部のセラミック基体側の面との間を満た
す柔軟性を有する電気的絶縁性樹脂層が形成されたこと
を特徴とする。
【０００８】また、本発明のうち請求項２記載の発明
は、半導体素子が搭載されたセラミック基体の一面側に
多数のリードピンが立設され、該リードピンの先端部ま
たはその近傍に鍔部が設けられた半導体装置であって、
前記セラミック基体の一面側に、実質的にセラミック基
体の一面と前記鍔部のセラミック基体側の面との間を満
たす柔軟性を有する電気的絶縁性樹脂層が形成されたこ
とを特徴とする。
は、半導体素子が搭載されたセラミック基体の一面側に
多数のリードピンが立設され、該リードピンの先端部ま
たはその近傍に鍔部が設けられた半導体装置であって、
前記セラミック基体の一面側に、実質的にセラミック基
体の一面と前記鍔部のセラミック基体側の面との間を満
たす柔軟性を有する電気的絶縁性樹脂層が形成されたこ
とを特徴とする。
【０００９】上記発明のセラミックパッケージを用いた
半導体装置によれば、リードピンに設けられた鍔部を用
いてプリント回路基板（実装基板）に表面実装できる。
また、リードピンが、実質的にセラミック基体の一面と
鍔部のセラミック基体側の面との間を満たすように形成
された柔軟性を有する電気的絶縁性樹脂層で覆われてい
るため、鍔部を越えてリードピンにはんだがはい上がる
のを防止できると共に、リードピンに外力が加わっても
曲がりにくくできる。また、セラミック基体の一面側に
樹脂層を形成する際に、リードピンには鍔部が形成され
ているから、この鍔部により樹脂層の厚さが揃えられ
る。また、樹脂層は柔軟性を有するから、セラミック製
のパッケージとプラスチック製のプリント回路基板との
熱膨張係数の差により生ずる応力をリードピンが微小量
曲がって吸収することも可能である。また、前記電気的
絶縁性樹脂層を形成する樹脂は、具体的にはシリコンゴ
ムが好適である。
半導体装置によれば、リードピンに設けられた鍔部を用
いてプリント回路基板（実装基板）に表面実装できる。
また、リードピンが、実質的にセラミック基体の一面と
鍔部のセラミック基体側の面との間を満たすように形成
された柔軟性を有する電気的絶縁性樹脂層で覆われてい
るため、鍔部を越えてリードピンにはんだがはい上がる
のを防止できると共に、リードピンに外力が加わっても
曲がりにくくできる。また、セラミック基体の一面側に
樹脂層を形成する際に、リードピンには鍔部が形成され
ているから、この鍔部により樹脂層の厚さが揃えられ
る。また、樹脂層は柔軟性を有するから、セラミック製
のパッケージとプラスチック製のプリント回路基板との
熱膨張係数の差により生ずる応力をリードピンが微小量
曲がって吸収することも可能である。また、前記電気的
絶縁性樹脂層を形成する樹脂は、具体的にはシリコンゴ
ムが好適である。
【００１０】
【発明の実施の形態】以下、本発明に係る半導体装置用
セラミックパッケージと半導体装置について添付図面を
用いて詳細に説明する。まず、半導体用セラミックパッ
ケージとこれを用いた半導体装置の構造について説明す
る。なお、従来例と同じ構成については同じ符号を付
し、詳細な説明は省略する。半導体装置１０は、図１に
示すように半導体用セラミックパッケージ１２と、この
セラミックパッケージ１２に搭載された半導体チップ５
６とから構成される。なお、搭載された半導体チップ５
６はキャップ１３により封止される。
セラミックパッケージと半導体装置について添付図面を
用いて詳細に説明する。まず、半導体用セラミックパッ
ケージとこれを用いた半導体装置の構造について説明す
る。なお、従来例と同じ構成については同じ符号を付
し、詳細な説明は省略する。半導体装置１０は、図１に
示すように半導体用セラミックパッケージ１２と、この
セラミックパッケージ１２に搭載された半導体チップ５
６とから構成される。なお、搭載された半導体チップ５
６はキャップ１３により封止される。
【００１１】半導体用セラミックパッケージ１２につい
て詳細に説明すると、セラミックパッケージ１２は、回
路パターンとなるタングステンメタライズなどが施され
たグリーンシートを複数枚積層し焼成して形成されたセ
ラミック回路基板（セラミック基体）５２と、このセラ
ミック回路基板５２の一方の面（一面）５２ａ側にろう
付けにより立設された複数のリードピン５４とから構成
される。なお、本実施の形態では一例として半導体チッ
プ５６は一方の面５２ａの背面に搭載される。そして、
全リードピン５４の先端部には図１に示すように鍔部
（従来例で説明したセラミックパッケージ６０の取付け
片６２と同じ）１４が、セラミック回路基板５２の一方
の面５２ａから同一高さとなるように形成されている。
この鍔部１４の外形は、本実施の形態では一例として円
板状に形成したが、例えば方形等の四角形状に形成して
も良い。いずれの場合にも、セラミック回路基板５２の
一方の面５２ａと向かい合う鍔部１４の面（言い換えれ
ば、鍔部１４のセラミック回路基板５２側の面）１４ａ
は、一方の面５２ａと平行な平面に形成されている。
て詳細に説明すると、セラミックパッケージ１２は、回
路パターンとなるタングステンメタライズなどが施され
たグリーンシートを複数枚積層し焼成して形成されたセ
ラミック回路基板（セラミック基体）５２と、このセラ
ミック回路基板５２の一方の面（一面）５２ａ側にろう
付けにより立設された複数のリードピン５４とから構成
される。なお、本実施の形態では一例として半導体チッ
プ５６は一方の面５２ａの背面に搭載される。そして、
全リードピン５４の先端部には図１に示すように鍔部
（従来例で説明したセラミックパッケージ６０の取付け
片６２と同じ）１４が、セラミック回路基板５２の一方
の面５２ａから同一高さとなるように形成されている。
この鍔部１４の外形は、本実施の形態では一例として円
板状に形成したが、例えば方形等の四角形状に形成して
も良い。いずれの場合にも、セラミック回路基板５２の
一方の面５２ａと向かい合う鍔部１４の面（言い換えれ
ば、鍔部１４のセラミック回路基板５２側の面）１４ａ
は、一方の面５２ａと平行な平面に形成されている。
【００１２】以上の構成は、従来の表面実装可能なピン
グリッドアレイ型半導体用セラミックパッケージ６０と
同じであるが、本実施の形態のセラミックパッケージ１
２の特徴点は、さらにリードピン５４が立設されたセラ
ミック回路基板５２の一方の面５２ａの表面に、実質的
にセラミック回路基板５２の一方の面５２ａと鍔部１４
のセラミック基体側の面１４ａとの間を満たすように、
柔軟性を有する電気的絶縁性樹脂層（有機樹脂）１６を
塗布して樹脂１６の層（以下、樹脂層１６とも言う）を
形成した点にある。ここで「実質的に」とは、樹脂層１
６の表面が鍔部１４のセラミック回路基板５２側の面１
４ａ全体と接触するが、縁部１４の側面には回り込んで
いない場合や、また樹脂によってはその流動性により面
１４ａ全体と接触すると共に縁部１４の側面にも若干か
かり、メニスカスができる場合もあるがこの場合をも含
む意味である。これにより、各リードピン５４に形成し
た全ての鍔部１４が樹脂層１６の表面において露出し、
各リードピン５４は、その鍔部１４よりもセラミック回
路基板５２側の部分全体が樹脂層１６で覆われる。この
ように、樹脂１６をセラミック回路基板５２の一方の面
５２ａに塗布し、鍔部１４とこの一方の面５２ａとの間
に位置するリードピン５４および鍔部１４のセラミック
回路基板５２と向かい合う面１４ａを樹脂層１６（塗布
された樹脂１６で形成された層をいう）で覆うことによ
り、半導体装置１０のリードピン５４と実装基板６４の
パッド６６とを接続するはんだが、鍔部１４を越えては
い上がろうとしても樹脂層１６で阻止され、上述した鍔
部１４の面１４ａやこの面１４ａとセラミック回路基板
５２の一方の面５２ａとの間のリードピン５４の外周に
回り込むことがない。
グリッドアレイ型半導体用セラミックパッケージ６０と
同じであるが、本実施の形態のセラミックパッケージ１
２の特徴点は、さらにリードピン５４が立設されたセラ
ミック回路基板５２の一方の面５２ａの表面に、実質的
にセラミック回路基板５２の一方の面５２ａと鍔部１４
のセラミック基体側の面１４ａとの間を満たすように、
柔軟性を有する電気的絶縁性樹脂層（有機樹脂）１６を
塗布して樹脂１６の層（以下、樹脂層１６とも言う）を
形成した点にある。ここで「実質的に」とは、樹脂層１
６の表面が鍔部１４のセラミック回路基板５２側の面１
４ａ全体と接触するが、縁部１４の側面には回り込んで
いない場合や、また樹脂によってはその流動性により面
１４ａ全体と接触すると共に縁部１４の側面にも若干か
かり、メニスカスができる場合もあるがこの場合をも含
む意味である。これにより、各リードピン５４に形成し
た全ての鍔部１４が樹脂層１６の表面において露出し、
各リードピン５４は、その鍔部１４よりもセラミック回
路基板５２側の部分全体が樹脂層１６で覆われる。この
ように、樹脂１６をセラミック回路基板５２の一方の面
５２ａに塗布し、鍔部１４とこの一方の面５２ａとの間
に位置するリードピン５４および鍔部１４のセラミック
回路基板５２と向かい合う面１４ａを樹脂層１６（塗布
された樹脂１６で形成された層をいう）で覆うことによ
り、半導体装置１０のリードピン５４と実装基板６４の
パッド６６とを接続するはんだが、鍔部１４を越えては
い上がろうとしても樹脂層１６で阻止され、上述した鍔
部１４の面１４ａやこの面１４ａとセラミック回路基板
５２の一方の面５２ａとの間のリードピン５４の外周に
回り込むことがない。
【００１３】従って、実装基板６４のパッド６６上に塗
布するはんだの量が少なくてもリードピン５４とパッド
６６とを接続するはんだの量が確実に確保でき、良好な
接続状態が得られる。また、各リードピン５４は鍔部１
４を除き、樹脂層１６で覆われて補強されているため、
セラミックパッケージ１２を搬送する際等に他の部材と
当接する等してリードピン５４に一時的に外力が加わっ
ても、まったく樹脂層１６で覆われていない場合に比べ
てリードピン５４の曲がりを低減できる。また、樹脂１
６は柔軟性を有するからリードピン５４は樹脂層１６内
で微小量曲がることができる。このため、セラミックパ
ッケージ１２とプリント回路基板（実装基板）６４の熱
膨張係数の差により生ずる応力をリードピン５４で吸収
でき、鍔部１４とプリント回路基板６４のパッド６６と
を接続するはんだ付け部分に加わる応力を低減して、こ
のはんだ付け部分にクラック等が発生するのを防止でき
る。
布するはんだの量が少なくてもリードピン５４とパッド
６６とを接続するはんだの量が確実に確保でき、良好な
接続状態が得られる。また、各リードピン５４は鍔部１
４を除き、樹脂層１６で覆われて補強されているため、
セラミックパッケージ１２を搬送する際等に他の部材と
当接する等してリードピン５４に一時的に外力が加わっ
ても、まったく樹脂層１６で覆われていない場合に比べ
てリードピン５４の曲がりを低減できる。また、樹脂１
６は柔軟性を有するからリードピン５４は樹脂層１６内
で微小量曲がることができる。このため、セラミックパ
ッケージ１２とプリント回路基板（実装基板）６４の熱
膨張係数の差により生ずる応力をリードピン５４で吸収
でき、鍔部１４とプリント回路基板６４のパッド６６と
を接続するはんだ付け部分に加わる応力を低減して、こ
のはんだ付け部分にクラック等が発生するのを防止でき
る。
【００１４】続いて、セラミックパッケージ１２と半導
体装置１０の製造工程について図２と図３を用いて説明
する。まず、最初に、回路パターンとなるタングステン
メタライズなどが施されたグリーンシートを複数枚積層
し焼成してセラミック回路基板５２を製造する。次に、
セラミック回路基板５２の表面に露出したメタライズ・
パターンにＮｉめっきを施す。メタライズ・パターンに
は、リードピン５４を取り付けるため、セラミック回路
基板５２の一方の面５２ａに形成されたピンろう付け用
パッド１８が含まれている。次に、表面にＮｉめっきが
施されたピンろう付け用パッド１８に銀ろうなどのろう
材２０を用いてリードピン５４（一例として銅を用いて
形成されている）をろう付けする。次に、リードピン５
４、鍔部１４、ろう材２０、ピンろう付け用パッド１８
を含むメタライズ・パターン等の金属部分にＮｉめっき
およびＡｕめっきを順次施す。
体装置１０の製造工程について図２と図３を用いて説明
する。まず、最初に、回路パターンとなるタングステン
メタライズなどが施されたグリーンシートを複数枚積層
し焼成してセラミック回路基板５２を製造する。次に、
セラミック回路基板５２の表面に露出したメタライズ・
パターンにＮｉめっきを施す。メタライズ・パターンに
は、リードピン５４を取り付けるため、セラミック回路
基板５２の一方の面５２ａに形成されたピンろう付け用
パッド１８が含まれている。次に、表面にＮｉめっきが
施されたピンろう付け用パッド１８に銀ろうなどのろう
材２０を用いてリードピン５４（一例として銅を用いて
形成されている）をろう付けする。次に、リードピン５
４、鍔部１４、ろう材２０、ピンろう付け用パッド１８
を含むメタライズ・パターン等の金属部分にＮｉめっき
およびＡｕめっきを順次施す。
【００１５】次に、樹脂１６をセラミック回路基板５２
の一方の面５２ａに塗布し、リードピン５４を鍔部１４
を残して覆う樹脂層１６を形成する（ポッティングす
る）。樹脂１６としては硬化する前は流動性を有し、か
つ硬化した後でも柔軟性を有する有機樹脂材が使用さ
れ、有機樹脂材の一例としてはシリコンゴム等がある。
ここで、樹脂１６はセラミック回路基板５２の一方の面
５２ａ上にディスペンサ等を用いて塗布されるのである
が、セラミック回路基板５２の一面側５２ａと向かい合
う鍔部１４の面１４ａは上述したように一方の面５２ａ
と平行な平面に形成されている。このため、セラミック
回路基板５２の一方の面５２ａ上に堆積した樹脂１６が
一旦鍔部１４の向かい合う面１４ａと接触した後には、
当該面１４ａを越えてさらには堆積しにくく、鍔部１４
の向かい合う面１４ａまで樹脂１６が堆積していないリ
ードピン５４が他にある場合には、樹脂１６はこのリー
ドピン５４方向へ流動して堆積するので、樹脂１６の厚
さＡを一定にすることが容易にできる。
の一方の面５２ａに塗布し、リードピン５４を鍔部１４
を残して覆う樹脂層１６を形成する（ポッティングす
る）。樹脂１６としては硬化する前は流動性を有し、か
つ硬化した後でも柔軟性を有する有機樹脂材が使用さ
れ、有機樹脂材の一例としてはシリコンゴム等がある。
ここで、樹脂１６はセラミック回路基板５２の一方の面
５２ａ上にディスペンサ等を用いて塗布されるのである
が、セラミック回路基板５２の一面側５２ａと向かい合
う鍔部１４の面１４ａは上述したように一方の面５２ａ
と平行な平面に形成されている。このため、セラミック
回路基板５２の一方の面５２ａ上に堆積した樹脂１６が
一旦鍔部１４の向かい合う面１４ａと接触した後には、
当該面１４ａを越えてさらには堆積しにくく、鍔部１４
の向かい合う面１４ａまで樹脂１６が堆積していないリ
ードピン５４が他にある場合には、樹脂１６はこのリー
ドピン５４方向へ流動して堆積するので、樹脂１６の厚
さＡを一定にすることが容易にできる。
【００１６】従って、鍔部１４の形状は、リードピン５
４よりも大径であって鍔部１４のセラミック回路基板５
２の一方の面５２ａと向かい合う面１４ａがこの一方の
面５２ａと平行な平面に形成されていれば良いから、図
４に示すように、実装基板６４に形成されたパッド６６
と当接する面が曲面に形成されていても良い。また、上
述した実施の形態では、鍔部１４は各リードピン５４の
先端部に形成されていたが、例えば図５に示すようにリ
ードピン５４の先端部ではなく、その近傍に鍔部１４を
設け、リードピン５４の先端部は鍔部１４から若干突出
し、この先端部のみが実装基板６４に設けたパッド６６
と当接する構造とすることも可能である。この構造で
は、セラミック回路基板５２の一方の面５２ａに形成さ
れた樹脂層１６からは鍔部１４と鍔部１４から突出した
リードピン５４の先端部は露出し、セラミックパッケー
ジ１２と実装基板６４を接合するはんだ７０は鍔部１４
のパッド６６側の面１４ｂとパッド６６との間に介在す
る。
４よりも大径であって鍔部１４のセラミック回路基板５
２の一方の面５２ａと向かい合う面１４ａがこの一方の
面５２ａと平行な平面に形成されていれば良いから、図
４に示すように、実装基板６４に形成されたパッド６６
と当接する面が曲面に形成されていても良い。また、上
述した実施の形態では、鍔部１４は各リードピン５４の
先端部に形成されていたが、例えば図５に示すようにリ
ードピン５４の先端部ではなく、その近傍に鍔部１４を
設け、リードピン５４の先端部は鍔部１４から若干突出
し、この先端部のみが実装基板６４に設けたパッド６６
と当接する構造とすることも可能である。この構造で
は、セラミック回路基板５２の一方の面５２ａに形成さ
れた樹脂層１６からは鍔部１４と鍔部１４から突出した
リードピン５４の先端部は露出し、セラミックパッケー
ジ１２と実装基板６４を接合するはんだ７０は鍔部１４
のパッド６６側の面１４ｂとパッド６６との間に介在す
る。
【００１７】また、上述した実施の形態の半導体装置用
セラミックパッケージおよび半導体装置は、半導体チッ
プ５６は、セラミック回路基板５２のリードピン５４が
立設される一方の面５２ａの背面側に搭載される構成で
あったが、図１０に示すように半導体チップ５６の搭載
部がリードピン５４が立設された一方の面５２ａ側とな
る構成（いわゆるキャビティダウン型）の半導体装置用
セラミックパッケージおよび半導体装置にも本願発明が
適用し得る。この場合には、樹脂１６はリードピン５４
が立設された窓枠状の領域に塗布し、窓枠状（平面形状
がロ字状）の樹脂層１６を形成する。
セラミックパッケージおよび半導体装置は、半導体チッ
プ５６は、セラミック回路基板５２のリードピン５４が
立設される一方の面５２ａの背面側に搭載される構成で
あったが、図１０に示すように半導体チップ５６の搭載
部がリードピン５４が立設された一方の面５２ａ側とな
る構成（いわゆるキャビティダウン型）の半導体装置用
セラミックパッケージおよび半導体装置にも本願発明が
適用し得る。この場合には、樹脂１６はリードピン５４
が立設された窓枠状の領域に塗布し、窓枠状（平面形状
がロ字状）の樹脂層１６を形成する。
【００１８】また、上述した実施の形態ではリードピン
５４を覆うように塗布する樹脂１６は１種類であった
が、２種類以上の樹脂を多層にして塗布する構成として
も良い。例えばリードピン５４の根元部分にはエポキシ
樹脂等、硬化した際にシリコンゴムよりも固くなる樹脂
を塗布すれば、リードピン５４をさらに強固に補強する
ことができる。
５４を覆うように塗布する樹脂１６は１種類であった
が、２種類以上の樹脂を多層にして塗布する構成として
も良い。例えばリードピン５４の根元部分にはエポキシ
樹脂等、硬化した際にシリコンゴムよりも固くなる樹脂
を塗布すれば、リードピン５４をさらに強固に補強する
ことができる。
【００１９】
【発明の効果】本発明に係る半導体装置用セラミックパ
ッケージと該パッケージを用いた半導体装置によれば、
リードピンに設けられた鍔部を用いて実装基板に表面実
装できる。また、リードピンが、実質的にセラミック基
体の一面と鍔部のセラミック基体側の面との間を満たす
ように形成された柔軟性を有する電気的絶縁性樹脂層で
覆われているため、鍔部を越えてリードピンにはんだが
はい上がるのを防止できると共に、リードピンに外力が
加わっても曲がりにくくできる。また、セラミック基体
の一面側に樹脂層を形成する際に、リードピンには鍔部
が形成されているから、この鍔部により樹脂層の厚さが
揃えられる。また、樹脂層は柔軟性を有するから、セラ
ミック製のパッケージとプラスチック製の実装基板との
熱膨張係数の差により生ずる応力をリードピンが曲がっ
て吸収することも可能であるという効果を奏する。
ッケージと該パッケージを用いた半導体装置によれば、
リードピンに設けられた鍔部を用いて実装基板に表面実
装できる。また、リードピンが、実質的にセラミック基
体の一面と鍔部のセラミック基体側の面との間を満たす
ように形成された柔軟性を有する電気的絶縁性樹脂層で
覆われているため、鍔部を越えてリードピンにはんだが
はい上がるのを防止できると共に、リードピンに外力が
加わっても曲がりにくくできる。また、セラミック基体
の一面側に樹脂層を形成する際に、リードピンには鍔部
が形成されているから、この鍔部により樹脂層の厚さが
揃えられる。また、樹脂層は柔軟性を有するから、セラ
ミック製のパッケージとプラスチック製の実装基板との
熱膨張係数の差により生ずる応力をリードピンが曲がっ
て吸収することも可能であるという効果を奏する。
【図１】本発明に係る半導体装置用セラミックパッケー
ジと半導体装置の一の実施の形態の構造を示す断面図で
ある。
ジと半導体装置の一の実施の形態の構造を示す断面図で
ある。
【図２】図１の要部拡大図である。
【図３】図１のセラミックパッケージを製造する工程図
である。
である。
【図４】図１のセラミックパッケージの鍔部の他の実施
の形態を示す要部拡大図である。
の形態を示す要部拡大図である。
【図５】図１のセラミックパッケージの鍔部のさらなる
他の実施の形態を示す要部拡大図である。
他の実施の形態を示す要部拡大図である。
【図６】従来の一般的なピングリッドアレイ型半導体装
置用セラミックパッケージと半導体装置の構造を示す斜
視図である。
置用セラミックパッケージと半導体装置の構造を示す斜
視図である。
【図７】図６の断面図である。
【図８】従来の表面実装可能なピングリッドアレイ型半
導体装置用セラミックパッケージと半導体装置の構造を
示す斜視図である。
導体装置用セラミックパッケージと半導体装置の構造を
示す斜視図である。
【図９】図８の要部拡大図である。
【図１０】本発明に係る半導体装置用セラミックパッケ
ージと半導体装置の他の実施の形態の構造を示す側面図
である。
ージと半導体装置の他の実施の形態の構造を示す側面図
である。
１０ 半導体装置 １２ セラミックパッケージ １４ 鍔部 １６ 樹脂（樹脂層） ５２ セラミック基体 ５２ａ セラミック基体の一方の面 ５４ リードピン
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ // Ｈ０５Ｋ 1/18 Ｈ０１Ｌ 23/12 Ｃ
Claims (3)
- 【請求項１】 半導体素子の搭載部が形成されたセラミ
ック基体の一面側に多数のリードピンが立設され、該リ
ードピンの先端部またはその近傍に鍔部が設けられた半
導体装置用セラミックパッケージであって、 前記セラミック基体の一面側に、実質的にセラミック基
体の一面と前記鍔部のセラミック基体側の面との間を満
たす柔軟性を有する電気的絶縁性樹脂層が形成されたこ
とを特徴とする半導体装置用セラミックパッケージ。 - 【請求項２】 半導体素子が搭載されたセラミック基体
の一面側に多数のリードピンが立設され、該リードピン
の先端部またはその近傍に鍔部が設けられた半導体装置
であって、 前記セラミック基体の一面側に、実質的にセラミック基
体の一面と前記鍔部のセラミック基体側の面との間を満
たす柔軟性を有する電気的絶縁性樹脂層が形成されたこ
とを特徴とする半導体装置。 - 【請求項３】 前記電気的絶縁性樹脂層を形成する樹脂
は、シリコンゴムであることを特徴とする請求項１記載
の半導体装置用セラミックパッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10053716A JPH11251481A (ja) | 1998-03-05 | 1998-03-05 | 半導体装置用セラミックパッケージおよび半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10053716A JPH11251481A (ja) | 1998-03-05 | 1998-03-05 | 半導体装置用セラミックパッケージおよび半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11251481A true JPH11251481A (ja) | 1999-09-17 |
Family
ID=12950565
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10053716A Pending JPH11251481A (ja) | 1998-03-05 | 1998-03-05 | 半導体装置用セラミックパッケージおよび半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11251481A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2020198411A (ja) * | 2019-06-05 | 2020-12-10 | Fdk株式会社 | 高密度実装モジュール |
-
1998
- 1998-03-05 JP JP10053716A patent/JPH11251481A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2020198411A (ja) * | 2019-06-05 | 2020-12-10 | Fdk株式会社 | 高密度実装モジュール |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10438873B2 (en) | Semiconductor chip package having heat dissipating structure | |
| US6734557B2 (en) | Semiconductor device | |
| US6395582B1 (en) | Methods for forming ground vias in semiconductor packages | |
| US5367124A (en) | Compliant lead for surface mounting a chip package to a substrate | |
| KR100385766B1 (ko) | 외부 접속 전극들에 대응하여 분리 제공된 수지 부재들을구비하는 반도체 디바이스 | |
| JP3294740B2 (ja) | 半導体装置 | |
| JP4308608B2 (ja) | 半導体装置 | |
| KR100324332B1 (ko) | 솔더 조인트 신뢰성을 향상시킨 비지에이 반도체 패키지및 그 제조 방법 | |
| JP2000138317A (ja) | 半導体装置及びその製造方法 | |
| US6847102B2 (en) | Low profile semiconductor device having improved heat dissipation | |
| US6573595B1 (en) | Ball grid array semiconductor package with resin coated metal core | |
| US5849609A (en) | Semiconductor package and a method of manufacturing thereof | |
| JPH0425038A (ja) | 半導体装置およびその製造方法ならびに半導体装置を用いた電子回路装置 | |
| US6803647B2 (en) | Mounting structure of semiconductor device and mounting method thereof | |
| KR19980068343A (ko) | 가요성 회로 기판을 이용한 칩 스케일 반도체 패키지 및 그 제조 방법 | |
| JP2002208657A (ja) | 半導体装置及び半導体装置実装用基板 | |
| US6429517B1 (en) | Semiconductor device and fabrication method thereof | |
| JP3297959B2 (ja) | 半導体装置 | |
| JPH11251481A (ja) | 半導体装置用セラミックパッケージおよび半導体装置 | |
| JP2722451B2 (ja) | 半導体装置 | |
| JP4735855B2 (ja) | 配線基板、半導体装置及びこれらの製造方法 | |
| JP2006210796A (ja) | 回路装置およびその製造方法 | |
| JP3586867B2 (ja) | 半導体装置、その製造方法及びその実装方法並びにこれを実装した回路基板 | |
| JPH10150065A (ja) | チップサイズパッケージ | |
| JP2739366B2 (ja) | 電子部品搭載用基板 |