JPH1125141A - Potential difference conductor gap check system - Google Patents

Potential difference conductor gap check system

Info

Publication number
JPH1125141A
JPH1125141A JP9179215A JP17921597A JPH1125141A JP H1125141 A JPH1125141 A JP H1125141A JP 9179215 A JP9179215 A JP 9179215A JP 17921597 A JP17921597 A JP 17921597A JP H1125141 A JPH1125141 A JP H1125141A
Authority
JP
Japan
Prior art keywords
gap
data
conductor
net
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9179215A
Other languages
Japanese (ja)
Inventor
Hiroaki Katouda
博朗 加藤田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu General Ltd
Original Assignee
Fujitsu General Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu General Ltd filed Critical Fujitsu General Ltd
Priority to JP9179215A priority Critical patent/JPH1125141A/en
Publication of JPH1125141A publication Critical patent/JPH1125141A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To judge whether a conductor gap is suitable or not by storing, inputting pattern data under designing in a substrate design system and comparing them with prepared gap data and net group data. SOLUTION: At a gap data preparing device 7, circuit net information, the voltage of a circuit net and net connection information or the like are stored and inputted from circuit data 4. In the case of substrate design, the standard value of a minimum gap between the conductors of a substrate is stored and inputted, and the group voltage data of the same voltage are prepared and stored. Then, while utilizing a net group file 8 and a gap data file 9, the net group data are prepared and stored. Further, the minimum gap between groups is operated and stored from the standard value and a potential difference between the groups. Then, the pattern data are inputted from a substrate design system 9 and comparatively operated with the stored minimum gap, and it is judged from the result whether the conductor gap is suitable or not.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【本発明の技術分野】プリント基板設計CADにおい
て、導体間の電位差に基づき最小導体間隙をチェックす
るシステムに係わる。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a system for checking a minimum conductor gap based on a potential difference between conductors in a printed circuit board design CAD.

【0002】[0002]

【従来の技術】プリント基板設計CADにおける導体間
隙のチェックは、回路ネットに予め設定した間隙値で処
理するのが一般的である。この場合、回路ネット間どう
しの導体間隙値は最適値ではなく最大値で処理される。
導体間隙の最小値は導体間の電位差により安全係数を掛
けて算出されるが、実際運用上、回路の最大電位差を基
に算出される為、導体間間隙値は最大値が算出される。
このため、殆どのネット間の間隙は、隣接回路ネット毎
に設定し直す必要があり、設計者のノウハウにより間隙
値を考慮しながら設計している。結果として、下記の問
題点が発生している。 回路ネット間の電位差を計算しつつ、間隙値を間隙値
テーブルなどを参照しながらパターン設計を行うため、
非効率である。 間隙値設定ミスによるチェックミスや漏れが発生す
る。
2. Description of the Related Art In general, a conductor gap check in a printed circuit board design CAD is performed with a gap value preset in a circuit net. In this case, the conductor gap value between the circuit nets is processed not at the optimum value but at the maximum value.
The minimum value of the conductor gap is calculated by multiplying the safety factor by the potential difference between the conductors. However, in practice, since the minimum value is calculated based on the maximum potential difference of the circuit, the maximum value of the conductor gap value is calculated.
For this reason, most of the gaps between the nets need to be set again for each adjacent circuit net, and the design is made by taking into account the gap value with the know-how of the designer. As a result, the following problems occur. To calculate the potential difference between circuit nets and design the gap value with reference to the gap value table etc.
Inefficient. Check errors and leaks occur due to gap value setting errors.

【0003】[0003]

【発明が解決しようとする課題】これらの問題点に鑑
み、本発明は、回路ネット間の電位差を演算し、回路ネ
ット間の最小間隙値をネット間の電位差と規格テーブル
とに基づき演算出力するとともに設計中の導体間隙をチ
ェックする導体間隙チェックシテムの構築を目的とす
る。
In view of these problems, the present invention calculates a potential difference between circuit nets and calculates and outputs a minimum gap value between circuit nets based on the potential difference between nets and a standard table. In addition, the purpose is to construct a conductor gap check system that checks the conductor gap under design.

【0004】[0004]

【課題を解決するための手段】回路データより回路ネッ
ト情報、回路ネットの電圧、およびネット接続情報など
を記憶入力する手段と、基板設計に際して、プリント基
板の導体パターン間の最小の間隙寸法の規格値を記憶入
力する手段と、同一電圧のグループを表すグループ電圧
データを作成記憶する手段と、該グループに属するネッ
トの組合せを表すネットグループデータを作成記憶する
手段と、規格値とグループ間の電位差とより該グループ
間の最小の間隙を演算記憶する手段と、基板設計システ
ムよりパターンデータを入力し、記憶されている最小の
間隙と比較演算する手段と、比較演算結果より導体間隙
の適正もしくは不適正を判断する手段を有する間隙デー
タ作成装置と、該グループ間の間隙データを記憶しおく
間隙データファイルと、同一間隙のネットグループデー
タを記憶しおくネットグループファイルとで構成する。
Means for storing and inputting circuit net information, circuit net voltage, net connection information, and the like from circuit data, and a standard for a minimum gap size between conductor patterns on a printed board when designing a board. Means for storing and inputting values; means for creating and storing group voltage data representing groups of the same voltage; means for creating and storing net group data representing combinations of nets belonging to the group; Means for calculating and storing the minimum gap between the groups, means for inputting pattern data from the board design system, and performing a comparison operation with the stored minimum gap, and determining whether the conductor gap is appropriate or not based on the comparison operation result. A gap data creating device having means for determining appropriateness, and a gap data file for storing gap data between the groups. When, configured with a net group files to be stored the net group data of the same gap.

【0005】さらに、導体間隙データ作成装置を、規格
値を入力する導体間隙入力部と、導体間隙入力部より入
力した導体間の電位差と最小の導体間隙とのテーブルデ
ータを記憶している基準導体間隙テーブルと、回路デー
タより回路ネット情報、回路ネットの電圧、およびネッ
ト接続情報などを入力する回路データ入力部と、該回路
データを記憶させる回路データメモリと、回路データよ
り同一電圧グループを作成するグループ電圧データ作成
部と、グループ電圧データを記憶するグループ電圧デー
タメモリと、同一グループに属するネット名のリストを
作成するネットグループデータ作成部と、ネットグルー
プデータを記憶するネットグループデータメモリと、ネ
ットグループ間の導体間隙を演算するグループ間隙デー
タ演算部と、前記ネットグループ間の導体間隙データを
記憶する導体間隙データメモリと、基板設計システムよ
り基板の導体情報を入力するパターンデータ入力部と、
マトリックス型間隙データファイルおよびネットグルー
プファイルに記憶されている導体間隙データ並びにネッ
トグループ情報とパターンデータとを比較判断するパタ
ーン間隙判断部とで構成構成する。
[0005] Further, a conductor gap data generating apparatus is provided with a conductor gap input section for inputting a standard value, a reference conductor storing table data of a potential difference between conductors inputted from the conductor gap input section and a minimum conductor gap. A gap table, a circuit data input unit for inputting circuit net information, circuit net voltage, net connection information, and the like from circuit data, a circuit data memory for storing the circuit data, and the same voltage group based on the circuit data A group voltage data creating unit, a group voltage data memory for storing group voltage data, a net group data creating unit for creating a list of net names belonging to the same group, a net group data memory for storing net group data, A group gap data calculator for calculating a conductor gap between groups; A conductor gap data memory for storing the conductor gap data between Ttogurupu, a pattern data input unit from the board design system inputs the conductor information of the substrate,
It comprises a conductor gap data stored in a matrix type gap data file and a net gap file, and a pattern gap determining unit for comparing and determining net group information with pattern data.

【0006】さらに、導体間隙データ作成装置に、導体
間隙メモリに記憶されている同一間隙のネットグループ
を新たなグループに集約するマトリックス型間隙データ
を作成する圧縮間隙データ作成部を追加設置する。
Further, a compressed gap data creation unit for creating matrix gap data for aggregating net groups of the same gap stored in the conductor gap memory into a new group is additionally provided in the conductor gap data creation apparatus.

【0007】さらに、導体間隙データ作成装置に、導体
間隙を基板材料、パターン生成法などの違いにより導体
間隙値を補正する補正計数メモリと、パターンのチェッ
ク条件を選択入力するチェック条件選択入力部と、前記
選択入力されたチェック条件を記憶するチェック条件メ
モリを追加設置する。さらに、補正計数メモリを、設計
選択されたプリント基板材料の吸水性、表面性などの違
いにより定めた補正計数のテーブルを記憶している基板
材料補正テーブル、設計選択されたプリント基板のパタ
ーン形成方法の違いにより定めた補正計数のテーブルを
記憶しているパターン形成法補正テーブル、製作された
プリント基板の使用環境の違いにより定めた補正計数の
テーブルを記憶している使用環境補正テーブル、回路設
計されたネットに重畳される信号波形の違いにより定め
た補正計数のテーブルを記憶している信号波形補正テー
ブル、基板上に設計されるパターン形状の違いにより定
めた補正計数のテーブルを記憶しているパターン形状補
正テーブル、もしくは、設計された回路の使用目的の違
いにより定めた補正計数のテーブルを記憶している適用
箇所補正テーブルとするか、又はこれらを組合せるもの
とする。
Further, the conductor gap data creation device includes a correction counting memory for correcting the conductor gap value according to the difference in the conductor gap between the substrate material, the pattern generation method, and the like, and a check condition selection input unit for selectively inputting the check condition of the pattern. A check condition memory for storing the selected and inputted check condition is additionally provided. Further, a correction coefficient memory stores a correction coefficient table determined according to differences in water absorption, surface properties, etc. of the design-selected printed circuit board material, and a method of forming a pattern of the design-selected printed circuit board. A pattern formation method correction table that stores a table of correction counts determined by the difference in use, a use environment correction table that stores a table of correction counts determined by the use environment of a printed circuit board, and a circuit design Correction table storing a correction count table determined by the difference in signal waveform superimposed on the net, and a pattern storing a correction count table determined by a difference in pattern shape designed on the substrate Write a shape correction table or a table of correction counts determined according to the intended use of the designed circuit. Or a to have application site correction table, or shall combining these.

【0008】さらに、導体間隙データ作成装置に、超高
周波回路、高圧放電のためのスパークギャップなど特殊
用途の導体間隙の為の特殊演算テーブルを追加設置す
る。さらに、導体間隙データ作成装置に、パターン入力
部よりのパターンデータより、基板設計中の部分的パタ
ーン形状を判断出力するパターン形状判断部を追加設置
する。
Further, a special calculation table for a conductor gap for special use such as an ultra-high frequency circuit and a spark gap for high voltage discharge is additionally installed in the conductor gap data creating apparatus. Further, a pattern shape determining unit for determining and outputting a partial pattern shape during board design based on the pattern data from the pattern input unit is additionally installed in the conductor gap data creating apparatus.

【0009】さらに、導体間隙データ作成装置に、基板
設計システムの表示部に、パターン間隙チェック中のネ
ットの色を換え、特殊記号の付加などの表示制御行うチ
ェックネット表示制御部を追加設置する。さらに、導体
間隙データ作成装置に、基板設計システムの表示部に、
不適性な箇所の色を換え、特殊記号の付加などの表示制
御を行う不適性箇所表示制御部を追加設置する。さら
に、パターンデータ入力部、パターン形状判断部、パタ
ーン間隙判断部、およびチェック表示制御部などを、基
板設計システム内に一体設置する。
Further, in the conductor gap data creating apparatus, a check net display control section for changing the color of the net during the pattern gap check and performing display control such as addition of a special symbol is additionally provided on the display section of the board design system. Furthermore, the conductor gap data creation device, the display unit of the board design system,
An inappropriate location display control unit that performs display control such as changing the color of the inappropriate location and adding a special symbol is additionally installed. Further, a pattern data input unit, a pattern shape determination unit, a pattern gap determination unit, a check display control unit, and the like are integrally installed in the board design system.

【0010】[0010]

【発明の実施の形態】導体間の電位差と導体間隙の規格
値を予め記憶入力する。回路データおよび前記規格値に
基づき間隙データおよびネットグループデータを作成す
る。基板設計システムで設計中のパターンデータを入力
し、前記間隙データおよびネットグループデータと比較
演算すると共に設計中の導体間隙の適正もしくは不適性
を判断演算する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A potential difference between conductors and a standard value of a conductor gap are stored and input in advance. Gap data and net group data are created based on the circuit data and the standard values. The board design system inputs pattern data under design, compares the pattern data with the gap data and the net group data, and determines the appropriateness or inappropriateness of the conductor gap under design.

【0011】[0011]

【実施例】図1は本発明による導体間隙チェックシステ
ムの実施例の要部ブロック図、図2は本発明による間隙
データ作成装置の実施例の要部ブロック図、図3は実施
例のシステムの動作フローを示す説明図、図4は実施例
のシステムのCAD表示部に表示される回路図および基
板パターン図の関係を示す説明図、図5(イ)は回路デ
ータのグループ化を示す説明図、(ロ)は圧縮データの
作成を示す説明図である。図1において、1は従来より
用いられている、回路設計とプリント基板設計とを行う
CADシステムである。該CADシステム1は、回路図
と回路を構成する各ネットの印加電圧データなどを設計
する回路設計システム3と、設計した回路データを記憶
する回路データファイル4と、プリント基板のパターン
データ、ランド形状データ、部品形状データ、部品端子
データなどの基板データを記憶している基板データファ
イル5と、前記回路データおよび基板データとを基に基
板上にプリント導体パターン(本説明では「導体」と略
称している)および基板形状などを設計する基板設計シ
ステム6とで構成される。
FIG. 1 is a block diagram of a main part of an embodiment of a conductor gap checking system according to the present invention, FIG. 2 is a block diagram of a main part of an embodiment of a gap data creating apparatus according to the present invention, and FIG. FIG. 4 is an explanatory diagram showing an operation flow, FIG. 4 is an explanatory diagram showing a relationship between a circuit diagram and a substrate pattern diagram displayed on a CAD display unit of the system according to the embodiment, and FIG. 5 (a) is an explanatory diagram showing circuit data grouping. (B) is an explanatory view showing creation of compressed data. In FIG. 1, reference numeral 1 denotes a conventionally used CAD system for performing circuit design and printed circuit board design. The CAD system 1 includes a circuit design system 3 for designing a circuit diagram and applied voltage data of each net constituting the circuit, a circuit data file 4 for storing the designed circuit data, a pattern data of a printed circuit board, a land shape, A printed conductor pattern (abbreviated as “conductor” in this description) on a board based on the board data file 5 storing board data such as data, part shape data, and part terminal data, and the circuit data and the board data. And a board design system 6 for designing the board shape and the like.

【0012】2は本発明に基づく電位差導体間隙チェッ
クシステムで、回路データ4より回路ネット情報、回路
ネットの電圧、およびネット接続情報などを記憶入力す
る手段と、基板設計に際して、基板の導体間の最小の間
隙の規格値を記憶入力する手段と、同一電圧のグループ
を表すグループ電圧データを作成記憶する手段と、グル
ープに属するネットの組合せを表すネットグループデー
タを作成記憶する手段と、前記規格値とグループ間の電
位差とより該グループ間の最小の間隙を演算記憶する手
段と、基板設計システム6よりパターンデータを入力
し、記憶されている最小の間隙と比較演算する手段と、
比較演算結果より導体間隙の適正もしくは不適正を判断
する手段を有する間隙データ作成装置7と、グループ間
の間隙データを記憶しおく間隙データファイル9と、同
一間隙のネットグループデータを記憶しおくネットグル
ープファイル8とで構成される。
Reference numeral 2 denotes a potential difference conductor gap checking system according to the present invention, which is means for storing and inputting circuit net information, circuit net voltage, net connection information, and the like from circuit data 4; Means for storing and inputting the standard value of the minimum gap; means for generating and storing group voltage data representing a group of the same voltage; means for generating and storing net group data representing a combination of nets belonging to the group; Means for calculating and storing the minimum gap between the groups based on the potential difference between the groups, and means for inputting pattern data from the board design system 6 and comparing and calculating with the stored minimum gap.
A gap data generating device 7 having means for judging the appropriateness or inappropriateness of the conductor gap based on the result of the comparison operation, a gap data file 9 for storing gap data between groups, and a net for storing net group data of the same gap. And a group file 8.

【0013】図2において、導体間隙データは予め導体
間隙データ入力部21より入力され、基準となる導体間
隙データは基準導体間隙テーブル22に記憶入力され
る。基準値を補正するための補正係数と選択条件は補正
係数メモリ23に記憶入力される。補正係数メモリ23
は、設計選択されたプリント基板材料の吸水性、表面
性、耐熱特性、などの違いなどにより定めた補正計数の
テーブルを記憶している基板材料補正テーブル23a 、設
計選択されたプリント基板のパターン形成方法(基板基
材に導体を単純に印刷、導体が基板基材に埋め込まれた
もの、導体上に絶縁コーティングが施されたものなど)
の違いにより定めた補正計数のテーブルを記憶している
パターン形成法補正テーブル23b 、製作されたプリント
基板の使用環境の違い(通常雰囲気、高温多湿環境、温
泉・海岸環境、ガスおよび塵埃環境など)により定めた
補正計数のテーブルを記憶している使用環境補正テーブ
ル23c 、回路設計されたネットに重畳される信号波形の
違い(直流、正弦波、パルス波など)により定めた補正
計数のテーブルを記憶している信号波形補正テーブル23
d、基板上に設計されるパターン形状の違い(平行形
状、円形、針状形状など)により定めた補正計数のテー
ブルを記憶しているパターン形状補正テーブル23e 、も
しくは、設計された回路の使用目的の違い(大電力回
路、高熱動作回路、高信頼性回路など)により定めた補
正計数のテーブルを記憶している適用箇所補正テーブル
( 図示せず) とするか、又はこれらを組合せたものであ
る。24は、超高周波回路、高圧放電のためのスパーク
ギャップなど特殊用途の導体間隙の為の特殊演算テーブ
ルである。
In FIG. 2, conductor gap data is input in advance from a conductor gap data input unit 21, and conductor gap data serving as a reference is stored in a reference conductor gap table 22. A correction coefficient and a selection condition for correcting the reference value are stored and input to the correction coefficient memory 23. Correction coefficient memory 23
Is a board material correction table 23a storing a table of correction counts determined according to differences in water absorption, surface properties, heat resistance properties, etc. of the selected printed board material, and pattern formation of the selected printed board. Method (simple printing of conductor on substrate, conductor embedded in substrate, insulation coating on conductor, etc.)
The pattern formation method correction table 23b which stores a table of correction counts determined by the differences in the use environment of the manufactured printed circuit board (normal atmosphere, hot and humid environment, hot spring / shore environment, gas and dust environment, etc.) The use environment correction table 23c which stores a table of correction counts determined by the above, and a table of correction counts determined by differences in signal waveforms (DC, sine wave, pulse wave, etc.) superimposed on a circuit designed net. Signal correction table 23
d, pattern shape correction table 23e storing a table of correction counts determined by differences in pattern shapes designed on the substrate (parallel shape, circular shape, needle shape, etc.), or the purpose of using the designed circuit Application location correction table that stores a table of correction counts determined by differences (high power circuit, high thermal operation circuit, high reliability circuit, etc.)
(Not shown) or a combination thereof. Reference numeral 24 denotes a special calculation table for a conductor gap for special use such as a super high frequency circuit and a spark gap for high voltage discharge.

【0014】設計する基板のチェック条件は、チェック
条件をテーブル形式で表示し設計者が選択入力するチェ
ック条件選択入力部25より入力され、チェック条件メ
モリ26に記憶入力される。回路設計中の回路データ
は、基板設計システム6より、パターンデータとして回
路データ入力部27に入力され、回路データメモリ28
に記憶入力される。
The check conditions of the board to be designed are input from a check condition selection input section 25 in which the check conditions are displayed in a table format and selected and input by a designer, and are stored and input in a check condition memory 26. Circuit data during circuit design is input from the board design system 6 to the circuit data input unit 27 as pattern data.
Is stored and input.

【0015】回路データメモリ28に記憶された、図4
の回路図画面に表示されるような、ネット名および電圧
などの回路データはグループ電圧データ作成部29によ
り読出され、同一電圧のネットのネットグループを形成
し、グループ電圧メモリ30に登録記憶される、一方、
該ネットグループを構成するネット名はネットグループ
データ作成部31で作成され、ネットグループデータメ
モリ32に登録記憶される。回路データのグループ化の
データ形式を図5(イ)に示す。グループ間間隙データ
演算部33は、ネットグループ間の電圧データより電位
差データを演算し、前記基準導体間隙テーブル22、補
正係数メモリ23、および特殊演算テーブル24などの
規格に基づき、電位差データ毎に最小導体間隙を演算
し、同一間隙毎に最グループ化され、導体間隙データメ
モリ34に登録記憶する。圧縮間隙データ作成部35
は、該導体間隙データより同一間隙値毎に新たなネット
グループを作成し、間隙データファイル8およびネット
グループファイル9に登録記憶する。図5(ロ)は圧縮
データ作成のデータ形式変換の状態を示す図面で、間隙
データとネットブループデータとは、圧縮変換され圧縮
間隙データと新ネットク゛ ループデータとに圧縮変換さ
れる。この再グループ化は記憶ファイル容量の圧縮の為
であって、規模の小さい回路システムや簡易システムの
場合、グループ間間隙データ演算部33の演算結果を直
接的に、間隙データファイル8およびネットグループフ
ァイル9に登録記憶することも可能である。
FIG. 4 stored in the circuit data memory 28
The circuit data such as the net name and the voltage as displayed on the circuit diagram screen is read out by the group voltage data creating unit 29 to form a net group of nets of the same voltage, and is registered and stored in the group voltage memory 30. ,on the other hand,
The names of the nets constituting the net group are created by the net group data creation unit 31 and registered and stored in the net group data memory 32. FIG. 5A shows a data format for grouping circuit data. The inter-group gap data calculation unit 33 calculates potential difference data from the voltage data between net groups, and based on the standards such as the reference conductor gap table 22, the correction coefficient memory 23, and the special calculation table 24, calculates the minimum potential difference data for each potential difference data. The conductor gap is calculated, grouped for each same gap, and registered and stored in the conductor gap data memory. Compressed gap data generator 35
Creates a new net group for each same gap value from the conductor gap data, and registers and stores it in the gap data file 8 and the net group file 9. FIG. 5B is a diagram showing a data format conversion state for creating compressed data. Gap data and net group data are compressed and converted into compressed gap data and new net group data. This regrouping is for compressing the storage file capacity. In the case of a small-scale circuit system or a simple system, the calculation result of the inter-group gap data calculation unit 33 is directly transmitted to the gap data file 8 and the net group file. 9 can be registered and stored.

【0016】基板設計システム6で設計中のパターンデ
ータは、パターンデータ入力部36を経由して入力し、
パターンデータメモリ37に記憶入力される。パターン
間隙判断部39は、入力記憶されたパターンデータの導
体間隙値と前述の間隙データファイル8およびネットグ
ループファイル9に登録記憶された導体間隙値とを比較
演算し、入力パターンデータの間隙値が、規格値と等し
いかもしくは上回るかの比較判断をし、適正もしくは不
適性の判断出力を行う。図4は、回路図と基板パターン
図の間隙値との関係を示す基板パターン図である。パタ
ーン形状判断部38は入力パタ ーンデータの形状を判断
する。該形状データを基に、グループ間間隙データ演算
部33は部分的な間隙値を再演算して、パターン間隙判
断部39に再入力し、当該パターン局部の間隙判断を行
う。
The pattern data being designed by the board design system 6 is input via a pattern data input unit 36,
It is stored and input to the pattern data memory 37. The pattern gap determination unit 39 compares the conductor gap value of the input and stored pattern data with the conductor gap value registered and stored in the gap data file 8 and the net group file 9 described above, and determines that the gap value of the input pattern data is , A comparison is made as to whether the value is equal to or greater than the standard value, and a determination is made as to whether it is appropriate or inappropriate. FIG. 4 is a substrate pattern diagram showing the relationship between the circuit diagram and the gap value in the substrate pattern diagram. The pattern shape determining unit 38 determines the shape of the input pattern data. Based on the shape data, the inter-group gap data calculation unit 33 recalculates a partial gap value, re-inputs it to the pattern gap determination unit 39, and determines the gap of the pattern local part.

【0017】チェックネット表示制御部41は、基板設
計システム6の表示画面に、現在チェック中のネット部
分に色や記号を表示する為の表示制御部である。またパ
ターン間隙判断部39より不適性の判断出力が出される
と、不適性箇所表示制御部40は、不適性な部分の色や
記号の付加表示を表示制御する。インターフェイス部4
2は、回路設計システム3および基板設計システム6と
の制御信号のインターフェイス制御を行う制御手段であ
る。システムメモリ44は本装置の動作シーケンスのプ
ログラムを記憶しているメモリ部であり、制御部43は
システムメモリ44の動作シーケンスに沿って、該装置
の動作シーケンスを制御する。
The check net display control section 41 is a display control section for displaying colors and symbols on the net portion currently being checked on the display screen of the board design system 6. In addition, when an inappropriateness determination output is issued from the pattern gap determination unit 39, the inappropriateness location display control unit 40 controls the display of the additional display of the color or the symbol of the inappropriateness portion. Interface part 4
Reference numeral 2 denotes control means for performing interface control of control signals with the circuit design system 3 and the board design system 6. The system memory 44 is a memory unit that stores a program for an operation sequence of the apparatus, and the control unit 43 controls the operation sequence of the apparatus according to the operation sequence of the system memory 44.

【0018】図3は、以上説明した操作および動作につ
いての動作フロー図であり、本図を用いて再度総合的な
動作フローを説明する。導体間隙のチェック作業を着手
する前過程で、電位差と導体間隙との関係データが記憶
される基礎ファイルを予め作成ST1する。回路データ
は、回路設計システム3で予め設計入力された回路デー
タ4を記憶入力ST2する。一方当該回路毎の基板導体
パターンのチェック条件は、チェック条件入力部26よ
り個別に記憶入力ST3される。記憶入力された回路デ
ータに基づき、前段階処理として、図5(イ)に示す、
グループ電圧データの作成ST5およびネットグループ
の作成ST4が行われる。次いでこれらのデータより、
図5(ロ)に示す、グループ間間隙データが作成ST6
され、マトリックス型の間隙データファイルST4およ
びネットグループデータファイルST8が作成記憶され
る。設計中のパターンデータは、回路データ入力部27
より記憶入力ST9される。パターンデータ形状判断部
38は前記回路データより部分的なパターン形状を判断
出力ST10する。パターン間隔判断部39は、間隙デ
ータファイル8、ネットグループデータファイル9、基
礎ファイル、パターンデータ、およびパターン形状判断
データ等に基づきパターン間隙の比較演算ST11とパ
タン間隙の適正もしくは不適性の判断出力を行うST1
2。不適性箇所表示制御部40は不適性の判断出力を受
けて、基板設計システム6の不適性パターン部分を、色
を換えたり特殊記号を付加表示するなど、表示制御ST
13を行う。以上のごとく本発明による実施例の電位差
導体間隙チェックシステム2は、回路設計システム3と
基板設計システム6の間に設置され、設計者が基板設計
中の導体間隙チェックを、リアルタイムで漏れなく且つ
効率的に行うことが出来き、且つ、基板設計の過程で設
計ミスを事前に知り修正設計が可能となる。
FIG. 3 is an operation flow diagram for the operations and operations described above. The overall operation flow will be described again with reference to FIG. Before starting the work for checking the conductor gap, a basic file in which relation data between the potential difference and the conductor gap is stored is created ST1 in advance. As the circuit data, the circuit data 4 previously designed and input by the circuit design system 3 is stored and input ST2. On the other hand, the check condition of the board conductor pattern for each circuit is individually stored and input ST3 from the check condition input unit 26. Based on the stored and input circuit data, a pre-stage process is shown in FIG.
Group voltage data creation ST5 and net group creation ST4 are performed. Then, from these data,
The inter-group gap data shown in FIG.
Then, a matrix type gap data file ST4 and a net group data file ST8 are created and stored. The pattern data under design is input to the circuit data input unit 27.
Then, a memory input ST9 is performed. The pattern data shape determination unit 38 determines and outputs a partial pattern shape from the circuit data ST10. The pattern interval judging unit 39 outputs a comparison operation ST11 of the pattern gap and a judgment output of the appropriateness or unsuitability of the pattern gap based on the gap data file 8, the net group data file 9, the basic file, the pattern data, the pattern shape judgment data, and the like. ST1 to perform
2. The unsuitable portion display control unit 40 receives the determination output of the unsuitability and displays the unsuitable pattern of the board design system 6 by changing the color or adding a special symbol to the display control ST.
Step 13 is performed. As described above, the potential difference conductor gap check system 2 of the embodiment according to the present invention is installed between the circuit design system 3 and the board design system 6 so that the designer can check the conductor gap during the board design in real time without leakage and efficiently. In addition, a design error can be known in advance in the process of designing a board, and a corrected design can be performed.

【0019】[0019]

【発明の効果】本発明は、以上に説明したような実施例
の形態で実施され、以下に記述するの効果を奏する。導
体間の電位差と導体間隙の規格値を予め記憶入力する。
予め設計入力された回路データおよび前記規格値に基づ
き間隙データおよびネットグループデータを作成する。
基板設計システムで設計中のパターンデータを記憶入力
し、前記間隙データおよびネットグループデータと比較
演算し、設計中の導体間隙の適正もしくは不適性を判断
演算する。導体間隙チェック中のネット部および不適性
箇所は基板設計システムの表示部に色を換えたり記号等
を付加するなどして表示制御し設計者に知らせる。この
様にして、回路ネット間の電位差を演算し、最小間隙値
の規格テーブルに基づき演算出力するとともに設計中の
導体間隙をチェックする導体間隙チェックシテムの構築
が成された。
The present invention is embodied in the form of the embodiment described above, and has the following effects. The potential difference between the conductors and the standard value of the conductor gap are stored and input in advance.
The gap data and the net group data are created based on the circuit data previously designed and input and the standard value.
The board design system stores and inputs the pattern data under design, compares the pattern data with the gap data and the net group data, and determines the appropriateness or inappropriateness of the conductor gap under design. The display of the net portion and the unsuitable portion during the conductor gap check is controlled by changing colors or adding symbols to the display portion of the board design system to inform the designer. In this manner, a conductor gap check system for calculating the potential difference between the circuit nets, calculating and outputting the conductor gap based on the standard table of the minimum gap value, and checking the conductor gap being designed has been constructed.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明による導体間隙チャックシステムの実施
例の要部ブロック図である。
FIG. 1 is a main block diagram of an embodiment of a conductor gap chuck system according to the present invention.

【図2】本発明による間隙データ作成装置の実施例の要
部ブロック図である。
FIG. 2 is a main part block diagram of an embodiment of a gap data creation device according to the present invention.

【図3】実施例のシステムの動作フローを示す説明図で
ある。
FIG. 3 is an explanatory diagram illustrating an operation flow of the system according to the embodiment;

【図4】実施例のシステムのCAD表示部に表示される
回路図および基板パターン図の関係を示す説明図であ
る。
FIG. 4 is an explanatory diagram showing a relationship between a circuit diagram and a substrate pattern diagram displayed on a CAD display unit of the system according to the embodiment.

【図5】(イ)は回路データのグループ化を示す説明
図、(ロ)は圧縮データの作成を示す説明図である。
FIG. 5A is an explanatory diagram showing grouping of circuit data, and FIG. 5B is an explanatory diagram showing creation of compressed data.

【符号の説明】 1 CADシステム 2 電位差導体間隙チェックシステム 3 回路設計システム 4 回路データ 5 基板データ 6 基板設計システム 7 間隙データ作成装置 8 間隙データファイル 9 ネットグループファイル 21 導体間隙データ入力部 22 基準導体間隙テーブル 23 補正係数メモリ 23a 基板材料補正テーブル 23b パターン形成法補正テーブル 23c 使用環境補正テーブル 23d 信号波形補正テーブル 23e パターン形状補正テーブル 24 特殊演算テーブル 25 チェック条件選択入力部 26 チェック条件メモリ 27 回路データ入力部 28 回路データメモリ 29 グループ電圧データ作成部 30 グループ電圧データメモリ 31 ネットグループデータ作成部 32 ネットグループデータメモリ 33 グループ間間隙データ演算部 34 導体間隙データメモリ 35 圧縮間隙データ作成部 36 パターンデータ入力部 37 パターンデータメモリ 38 パターン形状判断部 39 パターン間隙判断部 40 不適性箇所表示制御部 41 チェックネット表示制御部[Description of Signs] 1 CAD system 2 Potential difference conductor gap check system 3 Circuit design system 4 Circuit data 5 Board data 6 Board design system 7 Gap data creation device 8 Gap data file 9 Net group file 21 Conductor gap data input unit 22 Reference conductor Gap table 23 Correction coefficient memory 23a Substrate material correction table 23b Pattern formation method correction table 23c Usage environment correction table 23d Signal waveform correction table 23e Pattern shape correction table 24 Special calculation table 25 Check condition selection input section 26 Check condition memory 27 Circuit data input Unit 28 circuit data memory 29 group voltage data creation unit 30 group voltage data memory 31 net group data creation unit 32 net group data memory 33 between groups Gap data calculating unit 34 conductor gap data memory 35 the compressed gap data creation unit 36 pattern data input unit 37 pattern data memory 38 pattern determination unit 39 pattern gap determining unit 40 improper position display control unit 41 checks the net display control unit

Claims (16)

【特許請求の範囲】[Claims] 【請求項1】CAD(Computer Aided Design) を用いて
電子回路設計を行う回路設計システムと前記回路設計シ
ステムで生成した回路データに基づきプリント基板設計
をおこなう基板設計システムとにおいて、 前記回路データより回路ネット情報、回路ネットの電
圧、および、ネット接続情報などを記憶入力する手段
と、前記基板設計に際して、プリント基板( 以下基板と
言う) の導体パターン( 以下導体と言う) 間の最小の間
隙寸法 (以下間隙と言う) の規格値を記憶入力する手段
と、同一電圧のグループを表すグループ電圧データを作
成記憶する手段と、前記グループに属するネットの組合
せを表すネットグループデータを作成記憶する手段と、
前記規格値とグループ間の電位差とより前記グループ間
の最小の間隙を演算記憶する手段と、前記基板設計シス
テムよりパターンデータを記憶入力し、前記記憶されて
いる最小の間隙と比較演算する手段と、前記比較演算結
果より導体間隙の適正もしくは不適正を判断する手段を
有する間隙データ作成装置と、 前記グループ間の間隙データを記憶しておく間隙データ
ファイルと、 前記同一間隙のネットグループデータを記憶しおくネッ
トグループファイルとで構成し、予め記憶してある導体
間の電位差と導体間隙の規格値により、前記基板設計シ
ステムで作成中もしくは作成後の導体間の間隙を比較
し、適正もしくは不適正を判断することを特徴とする電
位差導体間隙チェックシステム。
1. A circuit design system for designing an electronic circuit using CAD (Computer Aided Design), and a board design system for designing a printed circuit board based on circuit data generated by the circuit design system. Means for storing and inputting net information, voltage of circuit nets, net connection information, and the like, and a minimum gap dimension (hereinafter referred to as a conductor) of a conductor pattern (hereinafter referred to as a conductor) of a printed board (hereinafter referred to as a board) in designing the board. Means for storing and inputting the standard value of the following), means for creating and storing group voltage data representing a group of the same voltage, means for creating and storing net group data representing a combination of nets belonging to the group,
Means for calculating and storing the minimum gap between the groups from the standard value and the potential difference between the groups, and means for storing and inputting pattern data from the board design system and performing a comparison operation with the stored minimum gap. A gap data creating device having means for determining whether the conductor gap is appropriate or inappropriate from the comparison operation result; a gap data file storing gap data between the groups; and storing net group data of the same gap. The gap between conductors during or after creation by the board design system is compared based on the potential difference between conductors and the standard value of the conductor gap, which is stored in advance, and is determined as appropriate or inappropriate. A potential difference conductor gap check system, characterized in that:
【請求項2】前記導体間隙データ作成装置を、 前記規格値を入力する導体間隙データ入力部と、前記導
体間隙データ入力部より入力した導体間の電位差と前記
最小の導体間隙との基準データを記憶している基準導体
間隙テーブルと、前記回路データより回路ネット情報、
回路ネットの電圧、およびネット接続情報などを入力す
る回路データ入力部と、前記回路データを記憶させる回
路データメモリと、前記回路データより同一電圧グルー
プを作成するグループ電圧データ作成部と、前記グルー
プ電圧データを記憶するグループ電圧データメモリと、
前記同一グループに属するネット名のリストを作成する
ネットグループデータ作成部と、前記ネットグループデ
ータを記憶するネットグループデータメモリと、前記ネ
ットグループ間の電位差よりネットグループ間の導体間
隙を演算するグループ間隙データ演算部と、前記ネット
グループ間の導体間隙データを記憶する導体間隙データ
メモリと、前記基板設計システムより基板の導体情報を
入力するパターンデータ入力部と、前記マトリックス型
間隙データファイルおよびネットグループファイルに記
憶されている導体間隙データ並びにネットグループ情報
と前記パターンデータとを比較判断するパターン間隙判
断部とで構成し、前記間隔データ作成装置は、前記回路
データより当該設計中の基板の導体間隙データを予め作
成し、該導体間隙データと前記パターンデータを比較し
て、該導体間の間隙が適正もしくは不適正かの判断をす
ることを特徴とする請求項1に記載の電位差導体間隙チ
ェックシステム。
2. A conductor gap data creating apparatus comprising: a conductor gap data input unit for inputting the standard value; and reference data for a potential difference between conductors input from the conductor gap data input unit and the minimum conductor gap. The stored reference conductor gap table, circuit net information from the circuit data,
A circuit data input unit for inputting a voltage of a circuit net, net connection information, and the like; a circuit data memory for storing the circuit data; a group voltage data creating unit for creating the same voltage group from the circuit data; A group voltage data memory for storing data,
A net group data creating unit that creates a list of net names belonging to the same group; a net group data memory that stores the net group data; and a group gap that calculates a conductor gap between the net groups from a potential difference between the net groups. A data operation unit, a conductor gap data memory for storing conductor gap data between the net groups, a pattern data input unit for inputting conductor information of the board from the board design system, the matrix gap data file and a net group file A pattern gap determining unit for comparing and determining the conductor gap data and the net group information stored in the pattern data with the pattern data. The spacing data creating device is configured to determine the conductor gap data of the board under design from the circuit data. The conductor gap is created in advance. And comparing the pattern data with the chromatography data, potential conductor clearance check system of claim 1, the gap between the conductor are characterized by the proper or improper or not.
【請求項3】前記導体間隙データ作成装置に、 前記導体間隙メモリに記憶されている同一間隙のネット
グループを新たなグループに集約するマトリックス型の
間隙データを作成する圧縮間隙データ作成部を追加設置
し、前記圧縮間隙データを前記間隙データファイルに記
憶し、前記新たなグループデータを前記ネットグループ
ファイルに記憶することにより、ファイル容量の圧縮を
図ることを特徴とする請求項2に記載の電位差導体間隙
チェックシステム。
3. A compressed gap data creation unit for creating matrix-type gap data for aggregating net groups of the same gap stored in the conductor gap memory into a new group is additionally installed in the conductor gap data creation apparatus. The potential difference conductor according to claim 2, wherein the compressed gap data is stored in the gap data file, and the new group data is stored in the net group file so as to compress the file capacity. Gap check system.
【請求項4】前記導体間隙データ作成装置に、 導体間隙を基板材料、パターン生成法などの違いにより
導体間隙値を補正する補正係数メモリと、パターンのチ
ェック条件を選択入力するチェック条件選択入力部と、
前記選択入力されたチェック条件を記憶するチェック条
件メモリを追加設置し、前記選択入力されたチェック条
件により、導体間隙を補正演算することを特徴とする請
求項2に記載の電位差導体間隙チェックシステム。
A correction coefficient memory for correcting a conductor gap value according to a difference in a substrate material, a pattern generation method, and the like, and a check condition selection input unit for selectively inputting a check condition of the pattern; When,
3. The potential difference conductor gap check system according to claim 2, further comprising a check condition memory for storing the selected and inputted check condition, and correcting and calculating the conductor gap based on the selected and inputted check condition.
【請求項5】前記補正計数メモリを、設計選択されたプ
リント基板材料の吸水性、表面性、耐熱性などの違いよ
り定めた補正計数のテーブルを記憶している基板材料補
正テーブルとすることを特徴とする請求項4に記載の電
位差導体間隙チェックシステム。
5. The method according to claim 1, wherein the correction count memory is a board material correction table that stores a correction count table determined based on differences in water absorption, surface properties, heat resistance, and the like of a printed circuit board material selected for design. The system for checking a potential difference conductor gap according to claim 4.
【請求項6】前記補正計数メモリを、設計選択されたプ
リント基板のパターン形成方法の違いにより定めた補正
計数のテーブルを記憶しているパターン形成法補正テー
ブルとすることを特徴とする請求項4に記載の電位差導
体間隙チェックシステム。
6. The pattern forming method correction table according to claim 4, wherein said correction counting memory is a pattern forming method correction table storing a correction counting table determined by a difference in a pattern selection method of a printed circuit board whose design is selected. 2. A potential difference conductor gap check system according to item 1.
【請求項7】前記補正計数メモリを、製作されたプリン
ト基板の使用環境の違いにより定めた補正計数のテーブ
ルを記憶している使用環境補正テーブルとすることを特
徴とする請求項4に記載の電位差導体間隙チェックシス
テム。
7. The use environment correction table according to claim 4, wherein the correction count memory is a use environment correction table that stores a correction count table determined according to a difference in use environment of the manufactured printed circuit board. Potential difference gap checking system.
【請求項8】前記補正計数メモリを、回路設計されたネ
ットに重畳される信号波形の違いにより定めた補正計数
のテーブルを記憶している信号波形補正テーブルとする
ことを特徴とする請求項4に記載の電位差導体間隙チェ
ックシステム。
8. The correction count memory according to claim 4, wherein said correction count memory is a signal waveform correction table storing a correction count table determined by a difference in signal waveform superimposed on a circuit-designed net. 2. A potential difference conductor gap check system according to item 1.
【請求項9】前記補正計数メモリを、基板上に設計され
るパターン形状の違いにより定めた補正計数のテーブル
を記憶しているパターン形状補正テーブルとすることを
特徴とする請求項4に記載の電位差導体間隙チェックシ
ステム。
9. The pattern shape correction table according to claim 4, wherein said correction count memory is a pattern shape correction table storing a correction count table determined by a difference in pattern shape designed on a substrate. Potential difference gap checking system.
【請求項10】前記補正計数メモリを、設計された回路
の使用目的の違いにより定めた補正計数のテーブルを記
憶している適用箇所補正テーブルとすることを特徴とす
る請求項4に記載の電位差導体間隙チェックシステム。
10. The potential difference according to claim 4, wherein the correction counting memory is an application portion correction table storing a correction counting table determined according to the purpose of use of the designed circuit. Conductor gap check system.
【請求項11】前記補正計数メモリを、前記基板材料補
正テーブル、前記パターン形成法補正テーブル、前記使
用環境補正テーブル、前記信号波形補正テーブル、もし
くは、前記パターン形状補正テーブル等の複数の補正テ
ーブルを組合せて構成することを特徴とする請求項4に
記載の電位差導体間隙チェックシステム。
11. The correction count memory according to claim 1, wherein said substrate material correction table, said pattern forming method correction table, said use environment correction table, said signal waveform correction table, or said pattern shape correction table or a plurality of correction tables. The potential difference conductor gap check system according to claim 4, wherein the system is configured in combination.
【請求項12】前記導体間隙データ作成装置に、 超高周波回路、高圧放電のためのスパークギャップなど
特殊用途の導体間隙の為の特殊演算テーブルを追加設置
し、前記特殊用途の導体間隙の部分には前記特殊演算テ
ーブルを用いて導体間隙を演算することを特徴とする請
求項2に記載の電位差導体間隙チェックシステム。
12. A special operation table for a conductor gap for a special use such as an ultra-high frequency circuit or a spark gap for a high voltage discharge is additionally installed in the conductor gap data creating device, and a special operation table for the conductor gap for the special use is provided. 3. The potential difference conductor gap check system according to claim 2, wherein the conductor gap is calculated using the special calculation table.
【請求項13】前記導体間隙データ作成装置に、 前記パターン入力部よりのパターンデータより、基板設
計中の部分的パターン形状を判断出力するパターン形状
判断部を追加設置し、基板設計中のパターン間隙をチェ
ックする際、前記パターン形状補正テーブルの補正係数
を用いて導体間隙データを演算することを特徴とする請
求項9に記載の電位差導体間隙チェックシステム。
13. A pattern gap determining unit for judging and outputting a partial pattern shape during board design based on the pattern data from the pattern input unit is additionally provided in the conductor gap data creating apparatus. 10. The potential difference conductor gap check system according to claim 9, wherein, when checking, the conductor gap data is calculated using a correction coefficient of the pattern shape correction table.
【請求項14】前記導体間隙データ作成装置に、 基板設計システムの表示部に、パターン間隙チェック中
のネットの色を換え、特殊記号の付与などの表示制御行
うチェックネット表示制御部を追加設置することを特徴
とする請求項2に記載の電位差導体間隙チェックシステ
ム。
14. A check net display control unit for changing the color of a net during a pattern gap check and performing display control such as adding a special symbol is additionally installed on the display unit of the board design system in the conductor gap data creating apparatus. The potential difference conductor gap check system according to claim 2, wherein:
【請求項15】前記導体間隙データ作成装置に、 基板設計システムの表示部に、前記不適性な箇所の色を
換え、特殊記号の付与などの表示制御を行う不適性箇所
表示制御部を追加設置することを特徴とする請求項2に
記載の電位差導体間隙チェックシステム。
15. An unsuitable portion display control unit for changing the color of the unsuitable portion and performing display control such as adding a special symbol is additionally installed on the display unit of the board design system in the conductor gap data creating device. 3. The system according to claim 2, wherein the gap is checked.
【請求項16】前記パターンデータ入力部、パターン形
状判断部、パターン間隙判断部、およびチェック表示制
御部などを、前記基板設計システム内に一体設置するこ
とを特徴とする請求項2に記載の電位差導体間隙チェッ
クシステム。
16. The potential difference according to claim 2, wherein the pattern data input unit, the pattern shape determination unit, the pattern gap determination unit, the check display control unit, and the like are integrally provided in the board design system. Conductor gap check system.
JP9179215A 1997-07-04 1997-07-04 Potential difference conductor gap check system Pending JPH1125141A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9179215A JPH1125141A (en) 1997-07-04 1997-07-04 Potential difference conductor gap check system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9179215A JPH1125141A (en) 1997-07-04 1997-07-04 Potential difference conductor gap check system

Publications (1)

Publication Number Publication Date
JPH1125141A true JPH1125141A (en) 1999-01-29

Family

ID=16061959

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9179215A Pending JPH1125141A (en) 1997-07-04 1997-07-04 Potential difference conductor gap check system

Country Status (1)

Country Link
JP (1) JPH1125141A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022074504A1 (en) * 2020-10-09 2022-04-14 3M Innovative Properties Company Printed circuit board and method for designing the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022074504A1 (en) * 2020-10-09 2022-04-14 3M Innovative Properties Company Printed circuit board and method for designing the same

Similar Documents

Publication Publication Date Title
CN110222381B (en) Method, system, medium and terminal for generating dynamic installation guide file for PCB assembly
CN109063316B (en) Quick design system and method for marine fastening piece
US8082139B1 (en) Displaying signals of a design block emulated in hardware co-simulation
CN105158673A (en) ATE machine table file generation method and device
JPH1125141A (en) Potential difference conductor gap check system
CN109710980A (en) Note Auditing processing method, device, computer equipment and storage medium
JP3011120B2 (en) Layout information generating apparatus and layout information generating method
JPH0962726A (en) Cad data interface method
JP2006190149A (en) Low power consumption design method for semiconductor integrated circuit
JP2001337824A (en) Nuclear instrumentation design supporting system
Hu et al. Formal equivalence checking between system-level and RTL descriptions without pre-given mapping information
CN115935938B (en) Automatic generation method and device for case report
US11900033B2 (en) Methods and systems for printed circuit board component placement and approval
JP2705548B2 (en) Printed circuit board design support equipment
JP3186535B2 (en) Simulation equipment
JP2539049B2 (en) Satomi simulation device
JP2532738B2 (en) Failure simulation method of logic circuit
JPH05216958A (en) Logic/circuit design supporting device
JPH09259170A (en) Waveform information library preparing device for integrated circuit cell
JPH0582647A (en) System for checking current density
CN117217159A (en) Printed circuit board design method, device, computer equipment and storage medium
JP2899427B2 (en) Test pattern creation device
Mura et al. An interactive system for semi-automatic artwork generation of printed circuit boards
JPH08236996A (en) Part mounting method and destination integration operation data preparation device
JP2000020562A (en) Method for generating simulation test bench and device therefor