JPH11243125A - Ic test system - Google Patents

Ic test system

Info

Publication number
JPH11243125A
JPH11243125A JP10043131A JP4313198A JPH11243125A JP H11243125 A JPH11243125 A JP H11243125A JP 10043131 A JP10043131 A JP 10043131A JP 4313198 A JP4313198 A JP 4313198A JP H11243125 A JPH11243125 A JP H11243125A
Authority
JP
Japan
Prior art keywords
test
items
order
unit
condition table
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10043131A
Other languages
Japanese (ja)
Other versions
JP3446198B2 (en
Inventor
Kazuo Ito
和郎 伊東
Akiharu Machida
明春 町田
Hidenori Morita
英憲 森田
Masamitsu Kirishima
正光 桐島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yokogawa Electric Corp
Original Assignee
Yokogawa Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Electric Corp filed Critical Yokogawa Electric Corp
Priority to JP04313198A priority Critical patent/JP3446198B2/en
Publication of JPH11243125A publication Critical patent/JPH11243125A/en
Application granted granted Critical
Publication of JP3446198B2 publication Critical patent/JP3446198B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide an IC test system where test items can be eliminated or replaced without lessening it in test efficiency by a method, wherein test items are automatically eliminated or replaced on the basis of analysis of test data collected for a long time form the start of mass production of a device up to the present and a condition table. SOLUTION: A test condition change part 5 alters the test conditions in accordance with test result data. A holding means 50 holds test result data. An analysis means 51 analyzes test result data. A condition table memory 52 stores a condition table, which indicates conditions for eliminating test items and other conditions for alternating test items in order. A distinguishing means 53 distinguishes whether test items are required to be eliminated or replaced, on the basis of an analysis result obtained from the analysis means 51 and on the conditions indicated by the condition table. An alternating means 54 eliminates or replaces test items which are distinguished as being eliminated or replaced by the distinguishing means 53.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、ICの量産ライン
に用いられるICテストシステムの改良に関するもので
ある。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an improvement of an IC test system used for an IC mass production line.

【0002】[0002]

【従来の技術】ICの量産ラインには、ICテストシス
テムを設けたものがあった。ICテストシステムでは、
ICの量産ラインにICテスタを設置している。量産ラ
インで生産した被検査ICに対して検査を行うためのテ
スト項目がいくつか設けられている。テスト項目には順
番が付けられている。量産ラインで生産した被検査IC
に対して、ICテスタはテスト項目の順番に従って検査
していく。ICテスタは検査結果データを出力する。テ
スタサーバは検査結果データを収集する。このようなI
Cテストシステムでは、テストエンジニアは、量産ライ
ンの操業に伴ってICテスタから得られる検査結果デー
タをテスタサーバ上で認識し、どのテスト項目で不良が
多く発生しているかを認識する。そして、不良に対して
必要な対策を講じる。
2. Description of the Related Art Some IC mass production lines have an IC test system. In the IC test system,
An IC tester is installed on the IC mass production line. Several test items are provided for inspecting an IC to be inspected produced in a mass production line. The test items are ordered. Inspection ICs produced on mass production lines
In contrast, the IC tester performs inspection in the order of the test items. The IC tester outputs inspection result data. The tester server collects test result data. Such an I
In the C test system, a test engineer recognizes, on a tester server, test result data obtained from an IC tester along with the operation of a mass production line, and recognizes which test item has a large number of defects. Then, take necessary measures against the failure.

【0003】図9はこのようなICテストシステムの従
来例の構成図である。図9で、ICテスタ11〜1nは
既知の測定信号を被検査ICに与え、被検査ICの出力
が期待値どおりであるかどうかをもとにして被検査IC
の良否(パスまたはフェイル)を判断する。ICテスタ
11〜1nは量産ラインLに設置されている。バス2に
はICテスタ11〜1nが接続されている。量産ライン
Lの操業に伴って、ICテスタ11〜1nは検査結果デ
ータをバス2上に出力する。テスタサーバ3はバス2上
に接続されていて、検査結果データを収集し、収集した
データを保存する。テストエンジニアは収集されたデー
タをもとに検査結果データの解析を行う。解析結果は画
面に表示して確認する。解析結果によっては、テスト項
目の削除やテスト項目の順番の入れ替えが必要になるこ
とがある。例えば、何個のデバイスをテストしてもテス
ト結果がパスになるテスト項目は削除してもよいことが
ある。従来は、テストエンジニアが検査結果データの解
析を行い、解析結果に基づいて手作業でテスト項目の削
除や順番の入れ替えを行っていた。
FIG. 9 is a block diagram of a conventional example of such an IC test system. In FIG. 9, the IC testers 11 to 1n supply a known measurement signal to the IC under test and determine whether the output of the IC under test is as expected.
(Pass or fail) is determined. The IC testers 11 to 1n are installed on the mass production line L. IC testers 11 to 1n are connected to the bus 2. With the operation of the mass production line L, the IC testers 11 to 1n output inspection result data on the bus 2. The tester server 3 is connected to the bus 2, collects inspection result data, and stores the collected data. The test engineer analyzes the inspection result data based on the collected data. The analysis result is displayed and confirmed on the screen. Depending on the analysis result, it may be necessary to delete test items or change the order of test items. For example, a test item for which a test result passes even if any number of devices are tested may be deleted. Conventionally, a test engineer analyzes test result data, and manually deletes and rearranges test items based on the analysis result.

【0004】[0004]

【発明が解決しようとする課題】しかし、テスト項目の
削除や入れ替えをテストエンジニアの手作業により行っ
ていたため、これらにかかる時間が長くなり、テスト効
率の低下を招いていた。また、1〜5年のような長期間
にわたるデータの解析は手作業では不可能であり、テス
ト項目の削除の決定が下せないでいた。
However, since test items are manually deleted or replaced by a test engineer, the time required for these operations is lengthened, and the test efficiency is reduced. In addition, data analysis over a long period of time, such as 1 to 5 years, cannot be performed manually, and it has not been possible to decide to delete test items.

【0005】本発明はこのような問題点を解決するため
になされたものであり、デバイスの量産開始から現在ま
でに至る長期間の検査結果データの解析結果と、条件テ
ーブルに基づいて自動的にテスト項目の削除や入れ替え
を行うことによって、テスト効率を低減することなくテ
スト項目の削除や入れ替えを行うことができ、しかも長
期間にわたるデータに基づいた決定により生じる判断ミ
スを防止できるICテストシステムを実現することを目
的とする。
The present invention has been made in order to solve such a problem. The present invention is based on an analysis result of long-term inspection result data from the start of mass production of devices to the present, and a condition table. By deleting and replacing test items, an IC test system that can delete and replace test items without reducing test efficiency and that can prevent decision errors caused by long-term data-based decisions. It is intended to be realized.

【0006】[0006]

【課題を解決するための手段】本発明は次のとおりの構
成になったICテストシステムである。
SUMMARY OF THE INVENTION The present invention is an IC test system having the following configuration.

【0007】(1)ICの量産ラインにICテスタを設
置し、 量産ラインで生産された被検査ICに対して前
記ICテスタがテスト項目の順番に従って検査を行って
いき、ICテスタからの検査結果データをテスタサーバ
が収集して解析するICテストシステムにおいて、前記
検査結果データを保持する保持手段と、検査結果データ
を解析する解析手段と、テスト項目を削除するための条
件及びテスト項目の順番を入れ替えるための条件を示し
た条件テーブルを格納した条件テーブルメモリと、前記
解析手段の解析結果及び前記条件テーブルの条件に基づ
いてテスト項目の削除または入れ替えが必要であるかど
うかを判別する判別手段と、判別手段が削除または入れ
替えが必要であると判別したテスト項目について削除ま
たは入れ替えを実行する変更手段と、を具備したことを
特徴とするICテストシステム。
(1) An IC tester is installed on a mass production line of ICs, and the IC tester inspects the ICs to be inspected produced on the mass production line in accordance with the order of the test items, and the inspection results from the IC tester In an IC test system in which a tester server collects and analyzes data, a holding unit for holding the inspection result data, an analyzing unit for analyzing the inspection result data, a condition for deleting a test item, and an order of the test item are determined. A condition table memory storing a condition table indicating conditions for replacement, and a determination unit for determining whether test items need to be deleted or replaced based on the analysis result of the analysis unit and the conditions of the condition table. , Delete or replace a test item that the discriminating means has determined that it needs to be deleted or replaced An IC test system comprising:

【0008】(2)前記検査結果データは、テスト項目
を所定のまとまりに従ってグループ化してカテゴリーと
し、カテゴリー内にあるテスト項目毎に被検査ICの良
否判定結果を集計したサマリデータであることを特徴と
する(1)記載のICテストシステム。
(2) The test result data is a summary data in which test items are grouped according to a predetermined group to form a category, and the result of the pass / fail judgment of the IC under test is totaled for each test item in the category. (1) An IC test system according to (1).

【0009】(3)前記変更手段でテスト項目の順番を
入れ替えたときに、検査結果が既知の被検査ICについ
て、入れ替えたテスト項目の順番で検査を行ったときの
検査結果を予測する予測手段と、入れ替えたテスト項目
の順番で実際に検査を行ったときに得られた検査結果及
び前記予測手段から得られた検査結果を照合する照合手
段と、を具備したことを特徴とする(1)記載のICテ
ストシステム。
(3) Prediction means for predicting an inspection result when performing an inspection in the order of the replaced test items for an IC to be inspected having a known inspection result when the order of the test items is exchanged by the changing means. (1) a verification unit that verifies the inspection result obtained when the inspection is actually performed in the order of the replaced test items and the inspection result obtained from the prediction unit. The described IC test system.

【0010】(4)フェイルが発生したテスト項目につ
いて、そのテスト項目で発生したフェイル回数をカウン
トする第1のカウンタと、この第1のカウンタのカウン
ト及び前記条件テーブルの条件をもとにフェイル回数が
所定値を超えたテスト項目を現在のテスト順番よりも前
のテスト順番に移す入替手段と、を具備したことを特徴
とする(1)記載のICテストシステム。
(4) For a test item in which a failure has occurred, a first counter for counting the number of failures occurring in the test item, and the number of failures based on the count of the first counter and the condition of the condition table. (1) The test system according to (1), further comprising: a replacement unit that moves a test item whose test value exceeds a predetermined value to a test order earlier than the current test order.

【0011】(5)検査を行った被検査ICの総数をカ
ウントする第2のカウンタと、各テスト項目について検
査を行わなかった回数をカウントする第3のカウンタ
と、前記第2のカウンタのカウント、第3のカウンタの
カウント及び条件テーブルをもとに所定のテスト回数以
上連続してフェイルが発生していないテスト項目を削除
する削除手段と、を具備したことを特徴とする(1)記
載のICテストシステム。
(5) A second counter for counting the total number of ICs subjected to inspection, a third counter for counting the number of times inspection has not been performed for each test item, and a count of the second counter (1) a deletion means for deleting a test item in which a failure has not occurred continuously for a predetermined number of times or more based on the count of the third counter and the condition table. IC test system.

【0012】(6)ICの量産ラインに複数のICテス
タを設置し、 テスタサーバにより前記複数のICテス
タを管理するICテストシステムにおいて、各ICテス
タの稼動状況を監視し、稼動が停止したときに停止要因
を収集分析し、停止要因の改善指令を出す稼動状況監視
手段を設けたことを特徴とする(1)記載のICテスト
システム。
(6) When an IC test system in which a plurality of IC testers are installed on a mass production line of ICs and the plurality of IC testers are managed by a tester server, the operation status of each IC tester is monitored and the operation stops. The IC test system according to (1), further comprising an operation status monitoring means for collecting and analyzing a stop factor and issuing a command to improve the stop factor.

【0013】(7)ICの量産ラインに複数のICテス
タを設置し、 テスタサーバにより前記複数のICテス
タを管理するICテストシステムにおいて、各ICテス
タの検査結果をもとに各ICテスタが正常であるかまた
は被検査ICが正常に検査されているかどうかを判定す
る判定手段を設けたことを特徴とする(1)記載のIC
テストシステム。
(7) In an IC test system in which a plurality of IC testers are installed on a mass production line of ICs and the plurality of IC testers are managed by a tester server, each IC tester operates normally on the basis of a test result of each IC tester. (1) An IC according to (1), further comprising a determination means for determining whether the IC is normally inspected.
Test system.

【0014】[0014]

【発明の実施の形態】以下図面を用いて本発明を詳しく
説明する。図1は本発明の一実施例を示す構成図であ
る。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described below in detail with reference to the drawings. FIG. 1 is a configuration diagram showing one embodiment of the present invention.

【0015】図1で、テスト条件変更部5は検査結果デ
ータに応じてテスト条件を変更する。保持手段50は検
査結果データを保持する。解析手段51は、検査結果デ
ータを解析する。ここで、検査結果データは、例えばサ
マリデータである。サマリデータは、テスト項目を所定
のまとまりに従ってグループ化し、グループ内にあるテ
スト項目毎に被検査ICの良否判定結果を集計したデー
タである。テスト項目をグループ化したものをカデゴリ
という。例えば、コンタクト機能に関するテスト項目を
まとめて1つのカテゴリとすることができる。
In FIG. 1, the test condition changing unit 5 changes the test condition according to the inspection result data. The holding unit 50 holds the inspection result data. The analysis means 51 analyzes the inspection result data. Here, the inspection result data is, for example, summary data. The summary data is data in which test items are grouped according to a predetermined unit, and the pass / fail judgment results of the IC under test are totalized for each test item in the group. A group of test items is called a category. For example, test items related to the contact function can be grouped into one category.

【0016】条件テーブルメモリ52は、テスト項目を
削除するための条件及びテスト項目の順番を入れ替える
ための条件を示した条件テーブルを格納している。条件
テーブルには、例えば、入れ替え、削除が不可能なテス
ト項目、削除、入れ替えに対する重み付け、テスト項目
同士の結合度等のデータが格納されている。判別手段5
3は、解析手段51の解析結果及び条件テーブルの条件
に基づいてテスト項目の削除または入れ替えが必要であ
るかどうかを判別する。変更手段54は、判別手段53
が削除または入れ替えが必要であると判別したテスト項
目について削除または入れ替えを実行する。
The condition table memory 52 stores a condition table indicating conditions for deleting test items and conditions for changing the order of test items. The condition table stores, for example, test items that cannot be replaced or deleted, weights for deletion and replacement, and the degree of connection between test items. Determination means 5
3 determines whether test items need to be deleted or replaced based on the analysis result of the analysis means 51 and the conditions in the condition table. The changing means 54 includes a determining means 53
Deletes or replaces the test item that is determined to need to be deleted or replaced.

【0017】予測手段55は、変更手段54でテスト項
目の順番を入れ替えたときに、検査結果が既知の被検査
ICについて、入れ替えたテスト項目の順番で検査を行
ったときの検査結果を予測する。照合手段56は、入れ
替えたテスト項目の順番で実際に検査を行ったときに得
られた検査結果及び予測手段55から得られた検査結果
を照合する。照合結果から変更したテスト順がテスト仕
様を満たしているかどうかを判断できる。
When the order of the test items is changed by the changing unit 54, the predicting unit 55 predicts the test result when the test is performed in the order of the replaced test items for the ICs whose test results are known. . The collating means 56 collates the test result obtained when the test is actually performed in the order of the replaced test items with the test result obtained from the predicting means 55. It is possible to judge whether the changed test order satisfies the test specification from the collation result.

【0018】カウンタ57は、フェイルが発生したテス
ト項目について、そのテスト項目で発生したフェイル回
数をカウントする。入替手段58は、カウンタ57のカ
ウント及び条件テーブルの条件をもとにフェイル回数が
所定値を超えたテスト項目を現在のテスト順番よりも前
のテスト順番に移す。
The counter 57 counts, for a test item in which a failure has occurred, the number of failures that have occurred in the test item. The replacement unit 58 shifts the test item whose number of failures exceeds a predetermined value to a test order earlier than the current test order based on the count of the counter 57 and the condition of the condition table.

【0019】カウンタ59は、検査を行った被検査IC
の総数をカウントする。カウンタ60は、各テスト項目
について検査を行わなかった回数をカウントする。削除
手段61は、カウンタ59及び60のカウント及び条件
テーブルをもとに所定のテスト回数以上連続してフェイ
ルが発生していないテスト項目を削除する。
The counter 59 is used for checking the IC to be inspected.
Count the total number of The counter 60 counts the number of times that the test is not performed for each test item. The deletion unit 61 deletes a test item in which a failure has not occurred continuously for a predetermined number of times or more based on the counts of the counters 59 and 60 and the condition table.

【0020】稼動状況監視手段62は、各ICテスタの
稼動状況を監視し、稼動が停止したときに停止要因を収
集分析し、停止要因の改善指令を出す。
The operation status monitoring means 62 monitors the operation status of each IC tester, collects and analyzes the cause of the stop when the operation is stopped, and issues a command to improve the cause of the stop.

【0021】判定手段63は、各ICテスタの検査結果
をもとに各ICテスタが正常であるかまたは被検査IC
が正常に検査されているかどうかを判定する。
The determination means 63 determines whether each IC tester is normal or not based on the test result of each IC tester.
Is determined to be successful.

【0022】図1のシステムの動作を説明する。図2は
テスト項目の入れ替え、削除の手順を示したフローチャ
ートである。検査結果データを解析し、解析結果に条件
テーブルの条件を加味してテスト項目の順番の入れ替
え、削除が必要かどうかを判断する。必要なものについ
ては入れ替え、削除を実行する。
The operation of the system shown in FIG. 1 will be described. FIG. 2 is a flowchart showing the procedure for exchanging and deleting test items. The test result data is analyzed, and it is determined whether the order of the test items needs to be rearranged or deleted in consideration of the analysis result and the conditions of the condition table. Replace necessary items and delete them.

【0023】図3はテスト項目の順番を入れ替える手順
を示したフローチャートである。テスト項目にフェイル
が発生した回数をカウントする。フェイル発生回数が最
大でありしかも条件テーブルにある順番の入れ替えの条
件を満足するときは、テスト項目を現在の順番よりも前
の順番に移す。
FIG. 3 is a flowchart showing a procedure for changing the order of the test items. Count the number of times a test item failed. When the number of times of failure occurrence is the maximum and the condition of the order change in the condition table is satisfied, the test items are moved to the order before the current order.

【0024】図4はテスト項目を削除する手順を示した
フローチャートである。テスト項目にフェイルが発生し
ないときにカウントをインクリメントする。ここで、オ
ールパスと同等か条件テーブルの削除条件を満足すると
きは、テスト項目を削除する。オールパスとは、同一の
テスト項目について全ての被検査ICの検査結果がパス
になることである。このときはカウンタで測ったフェイ
ル回数が0になっている。条件テーブルの削除条件を参
照するのは、フェイル回数が0のテスト項目であって
も、被検査ICの仕様に関するテスト項目だと削除でき
ない場合があるからである。
FIG. 4 is a flowchart showing a procedure for deleting a test item. Increment the count when the test item does not fail. Here, when the condition is equal to the all pass or the deletion condition of the condition table is satisfied, the test item is deleted. All-pass means that the test results of all the tested ICs for the same test item pass. At this time, the number of failures measured by the counter is 0. The reason why the deletion condition in the condition table is referred to is that even if the test item has a fail count of 0, it may not be possible to delete the test item if it is a test item relating to the specification of the IC to be inspected.

【0025】ウエハ上にマトリクス状に配列された各チ
ップについて検査を行ったときに、検査結果をチップ配
列に対応したマトリクス状のマップデータにする。図5
はマップデータの一例を示した図である。図5で、P,
F1,F3等は各チップの検査結果である。Pはパス、
Fはフェイルを表す。数字はフェイルが発生したカテゴ
リー番号を示す。例えば、チップA1,A2,A3は、
1番,2番,3番のカテゴリーにあるテスト項目でフェ
イルが発生している。チップA4は全てのテスト項目で
検査結果がパスである。テスト項目の順番にテストを行
っていき、フェイルが発生したテスト項目で検査を打ち
切る。
When an inspection is performed on each chip arranged in a matrix on the wafer, the inspection result is converted into matrix map data corresponding to the chip arrangement. FIG.
FIG. 3 is a diagram showing an example of map data. In FIG. 5, P,
F1, F3, etc. are test results of each chip. P is a path,
F represents a failure. The numbers indicate the category number where the failure occurred. For example, chips A1, A2, A3 are:
A failure has occurred in the test items in the first, second, and third categories. The test result of all the test items of the chip A4 is a pass. The test is performed in the order of the test items, and the inspection is terminated at the test item in which the failure occurs.

【0026】検査により得られたマップデータをもと
に、次のウエハを検査したときの検査結果を予想する予
想マップデータを作成することができる。予想マップデ
ータは、どのチップが何番のカテゴリーでフェイルする
かを予想したデータ(これを予想カテゴリーとする)を
マトリクス状に配列したデータである。
Based on the map data obtained by the inspection, it is possible to create prediction map data for estimating an inspection result when the next wafer is inspected. The prediction map data is data in which data predicting which chip will fail in which category (this is referred to as a prediction category) is arranged in a matrix.

【0027】図6は予想マップデータの作成手順を示し
たフローチャートである。一例として、10個のチップ
を検査し、このうちチップB1〜B9は4番カテゴリー
にあるテスト項目で、チップB10は2番カテゴリーに
あるテスト項目でそれぞれフェイルしたとする。フェイ
ルしたテスト項目で検査は終了する。この場合は、4番
カテゴリーにあるテスト項目のフェイル回数が最も多い
ため、4番カテゴリーのテスト項目をテスト順番の先頭
に移す。チップB1〜B9についてはテスト順番を入れ
替えても検査結果は変らない。ところが、前述したチッ
プB10は2番カテゴリーのテスト項目でフェイルした
ところで検査を終了しているため、4番カテゴリーのテ
スト項目について検査を行っていない。チップB10は
4番カテゴリーのテスト項目について検査を行えばフェ
イルが発生する可能性をもっている。そこで、チップB
10については2番カテゴリーの他に4番カテゴリーも
予想マップデータに追加しておく。
FIG. 6 is a flowchart showing the procedure for creating the predicted map data. As an example, it is assumed that ten chips are inspected, and among these, chips B1 to B9 fail in a test item in the fourth category, and chip B10 fails in a test item in the second category. The inspection ends with the failed test item. In this case, since the test item in the fourth category has the largest number of failures, the test item in the fourth category is moved to the head of the test order. Regarding the chips B1 to B9, the test result does not change even if the test order is changed. However, since the inspection of the chip B10 described above ends when the test item of the second category fails, the inspection of the test item of the fourth category is not performed. The chip B10 has a possibility that a failure will occur if an inspection is performed on the test item of the fourth category. Therefore, chip B
For 10, a fourth category in addition to the second category is added to the predicted map data.

【0028】図6のフローチャートにおいて上述した例
では、チップB10については入れ替えたテスト項目
(4番カテゴリーのテスト項目)をフェイルの発生した
テスト項目(2番カテゴリーのテスト項目)よりも前に
持ってきている。従って、チップB10の予想カテゴリ
ーとして入れ替えたテスト項目のカテゴリー(4番カテ
ゴリー)も追加する。
In the example described above with reference to the flowchart of FIG. 6, with respect to the chip B10, the replaced test items (test items in the fourth category) are brought before the test items in which a failure has occurred (test items in the second category). ing. Therefore, the category of the test item (the fourth category) replaced as the expected category of the chip B10 is also added.

【0029】テスト項目の入れ替えについて実例を挙げ
て説明する。図5に示すマップデータを例に挙げる。テ
スト項目C1,C2,…は複数個ずつまとめられてカテ
ゴリーD1,D2,…を構成している。チップA1〜A
4の検査結果は図7のようになる。図5のマップデータ
で3番カテゴリーF3に属するテスト項目C9のフェイ
ルが最も多いとする。このとき、テスト項目C9をテス
ト順番の先頭に持ってくる。入れ替え後のテスト順番は
図8に示すとおりになる。フェイル回数はカウンタ57
で計測している。チップA1とA2は3番カテゴリーの
テスト項目について検査を行っていない。チップA1と
A2は3番カテゴリーのテスト項目についてフェイルす
る可能性がある。従って、テスト順番入れ替え後の予想
マップデータでは、チップA1とA2の予想カテゴリー
に3番カテゴリーを追加する。
The replacement of test items will be described with reference to actual examples. The map data shown in FIG. 5 will be described as an example. The test items C1, C2,... Constitute a category D1, D2,. Chips A1 to A
The test result of No. 4 is as shown in FIG. It is assumed that the test item C9 belonging to the third category F3 has the most failures in the map data of FIG. At this time, the test item C9 is brought to the head of the test order. The test order after the replacement is as shown in FIG. The number of failures is indicated by a counter 57.
It is measured by. Chips A1 and A2 are not tested for the third category of test items. Chips A1 and A2 may fail for the third category of test items. Therefore, in the predicted map data after the test order is changed, the third category is added to the predicted categories of the chips A1 and A2.

【0030】[0030]

【発明の効果】以上説明したように本発明によれば次の
効果が得られる。
As described above, according to the present invention, the following effects can be obtained.

【0031】請求項1の発明によれば、デバイスの量産
開始から現在までに至る長期間の検査結果データの解析
結果と、条件テーブルに基づいて自動的にテスト項目の
削除や入れ替えを行っている。これによって、テスト効
率を低減することなくテスト項目の削除や入れ替えを行
うことができ、しかも長期間にわたるデータに基づいた
決定により生じる判断ミスを防止できる。
According to the first aspect of the present invention, the test items are automatically deleted or replaced based on the analysis result of the long-term inspection result data from the start of mass production of the device to the present and the condition table. . As a result, test items can be deleted or replaced without reducing test efficiency, and it is possible to prevent a determination error caused by a long-term decision based on data.

【0032】請求項2の発明によれば、検査結果の生デ
ータではなくサマリデータを収集してテスト項目の削除
や入れ替えを自動的に行っているため、余計なデータを
収集することなくテスト項目の削除や入れ替えを効率よ
く行うことができる。
According to the second aspect of the present invention, summary data is collected instead of raw test result data, and test items are automatically deleted or replaced. Therefore, test items can be collected without collecting unnecessary data. Can be efficiently deleted and replaced.

【0033】請求項3の発明によれば、テスタが正常に
動作しているかどうかを確認できる。
According to the third aspect of the present invention, it is possible to confirm whether the tester is operating normally.

【0034】請求項4の発明によれば、フェイル回数が
起こる確率が高いテスト項目ほど前方のテスト順番に持
ってくるため、早いテスト順番でフェイルが発生してテ
ストが終了する確率が高くなる。これによって、無駄な
テストを省くことができる。
According to the fourth aspect of the present invention, a test item having a higher probability of occurrence of the number of failures is brought to the test order ahead, so that the probability of a failure occurring in the earlier test order and the end of the test is increased. As a result, useless tests can be omitted.

【0035】請求項5の発明によれば、常時パスするテ
スト項目をテスト項目から削除しているため、テスト効
率を向上することができる。量産実績を積めば積むほど
削除の検討対象となるテスト項目が増えていき、削除の
実施によりテスト効率が向上する確率が高くなる。
According to the fifth aspect of the present invention, since the test items that always pass are deleted from the test items, the test efficiency can be improved. The more the mass production results are accumulated, the more test items to be considered for deletion increase, and the higher the probability that test efficiency is improved by the execution of deletion.

【0036】請求項6によれば、停止要因を的確に分析
して改善指令を出すことができる。
According to the present invention, the cause of the stop can be accurately analyzed and an improvement instruction can be issued.

【0037】請求項7の発明によれば、 ICテスタ自
体が正常であるかの検査と、被検査ICの検査のしかた
が正しいかを検査できる。
According to the seventh aspect of the present invention, it is possible to inspect whether the IC tester itself is normal and whether the IC to be inspected is correct.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施例を示す構成図である。FIG. 1 is a configuration diagram showing one embodiment of the present invention.

【図2】本発明の動作説明図である。FIG. 2 is a diagram illustrating the operation of the present invention.

【図3】本発明の動作説明図である。FIG. 3 is an operation explanatory diagram of the present invention.

【図4】本発明の動作説明図である。FIG. 4 is a diagram illustrating the operation of the present invention.

【図5】本発明の動作説明図である。FIG. 5 is an operation explanatory diagram of the present invention.

【図6】本発明の動作説明図である。FIG. 6 is a diagram illustrating the operation of the present invention.

【図7】本発明の動作説明図である。FIG. 7 is a diagram illustrating the operation of the present invention.

【図8】本発明の動作説明図である。FIG. 8 is a diagram illustrating the operation of the present invention.

【図9】ICテストシステムの従来例の構成図である。FIG. 9 is a configuration diagram of a conventional example of an IC test system.

【符号の説明】[Explanation of symbols]

11〜1n テスタ 2 バス 3 テスタサーバ 5 テスト条件変更部 50 保持手段 51 解析手段 52 条件テーブルメモリ 53 判別手段 54 変更手段 55 予測手段 56 照合手段 57、59,60 カウンタ 58 入替手段 61 削除手段 62 稼動状況監視手段 63 判定手段 L 量産ライン 11 to 1n tester 2 bus 3 tester server 5 test condition changing unit 50 holding unit 51 analyzing unit 52 condition table memory 53 determining unit 54 changing unit 55 predicting unit 56 checking unit 57, 59, 60 counter 58 replacing unit 61 deleting unit 62 operating Situation monitoring means 63 Judging means L Mass production line

───────────────────────────────────────────────────── フロントページの続き (72)発明者 桐島 正光 東京都武蔵野市中町2丁目9番32号 横河 電機株式会社内 ──────────────────────────────────────────────────続 き Continuing on the front page (72) Inventor Masamitsu Kirishima 2-9-132 Nakamachi, Musashino City, Tokyo Inside Yokogawa Electric Corporation

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】 ICの量産ラインにICテスタを設置
し、 量産ラインで生産された被検査ICに対して前記
ICテスタがテスト項目の順番に従って検査を行ってい
き、 ICテスタからの検査結果データをテスタサーバ
が収集して解析するICテストシステムにおいて、 前記検査結果データを保持する保持手段と、検査結果デ
ータを解析する解析手段と、テスト項目を削除するため
の条件及びテスト項目の順番を入れ替えるための条件を
示した条件テーブルを格納した条件テーブルメモリと、
前記解析手段の解析結果及び前記条件テーブルの条件に
基づいてテスト項目の削除または入れ替えが必要である
かどうかを判別する判別手段と、判別手段が削除または
入れ替えが必要であると判別したテスト項目について削
除または入れ替えを実行する変更手段と、を具備したこ
とを特徴とするICテストシステム。
1. An IC tester is installed on a mass production line of ICs, and the IC tester performs an inspection on ICs to be inspected produced on the mass production line in accordance with the order of test items. Inspection result data from the IC tester In the IC test system in which the tester server collects and analyzes the test result, the holding unit for holding the test result data, the analyzing unit for analyzing the test result data, the conditions for deleting the test items, and the order of the test items are exchanged. A condition table memory storing a condition table indicating conditions for
A determination unit that determines whether a test item needs to be deleted or replaced based on an analysis result of the analysis unit and a condition of the condition table; and a test item that the determination unit determines that deletion or replacement is necessary. An IC test system comprising: changing means for executing deletion or replacement.
【請求項2】 前記検査結果データは、テスト項目を所
定のまとまりに従ってグループ化してカテゴリーとし、
カテゴリー内にあるテスト項目毎に被検査ICの良否判
定結果を集計したサマリデータであることを特徴とする
請求項1記載のICテストシステム。
2. The test result data is obtained by grouping test items according to a predetermined unit to form a category,
2. The IC test system according to claim 1, wherein the IC test system is summary data in which the results of the pass / fail judgment of the IC under test are totaled for each test item in the category.
【請求項3】 前記変更手段でテスト項目の順番を入れ
替えたときに、検査結果が既知の被検査ICについて、
入れ替えたテスト項目の順番で検査を行ったときの検査
結果を予測する予測手段と、入れ替えたテスト項目の順
番で実際に検査を行ったときに得られた検査結果及び前
記予測手段から得られた検査結果を照合する照合手段
と、を具備したことを特徴とする請求項1記載のICテ
ストシステム。
3. When the order of the test items is changed by the changing means, an IC to be inspected whose inspection result is known is
Prediction means for predicting the test result when the test is performed in the order of the replaced test items, and the test result obtained when the test is actually performed in the order of the replaced test items and the prediction result obtained from the prediction means 2. The IC test system according to claim 1, further comprising: a verification unit that verifies the inspection result.
【請求項4】 フェイルが発生したテスト項目につい
て、そのテスト項目で発生したフェイル回数をカウント
する第1のカウンタと、この第1のカウンタのカウント
及び前記条件テーブルの条件をもとにフェイル回数が所
定値を超えたテスト項目を現在のテスト順番よりも前の
テスト順番に移す入替手段と、を具備したことを特徴と
する請求項1記載のICテストシステム。
4. A first counter for counting the number of failures occurring in a test item for which a failure has occurred, and the number of failures is determined based on the count of the first counter and the condition of the condition table. 2. The IC test system according to claim 1, further comprising: a switching unit for transferring a test item exceeding a predetermined value to a test order earlier than the current test order.
【請求項5】 検査を行った被検査ICの総数をカウン
トする第2のカウンタと、 各テスト項目について検査を行わなかった回数をカウン
トする第3のカウンタと、前記第2のカウンタのカウン
ト、第3のカウンタのカウント及び条件テーブルをもと
に所定のテスト回数以上連続してフェイルが発生してい
ないテスト項目を削除する削除手段と、を具備したこと
を特徴とする請求項1記載のICテストシステム。
5. A second counter for counting the total number of inspected ICs subjected to inspection, a third counter for counting the number of times inspection has not been performed for each test item, and a count of the second counter. 2. The IC according to claim 1, further comprising a deletion unit configured to delete a test item in which a failure has not occurred continuously for a predetermined number of times or more based on the count of the third counter and the condition table. Test system.
【請求項6】 ICの量産ラインに複数のICテスタを
設置し、 テスタサーバにより前記複数のICテスタを
管理するICテストシステムにおいて、 各ICテスタの稼動状況を監視し、稼動が停止したとき
に停止要因を収集分析し、停止要因の改善指令を出す稼
動状況監視手段を設けたことを特徴とする請求項1記載
のICテストシステム。
6. An IC test system in which a plurality of IC testers are installed in a mass production line of ICs, and the plurality of IC testers are managed by a tester server. 2. The IC test system according to claim 1, further comprising an operation status monitoring unit that collects and analyzes stop factors and issues an instruction to improve the stop factors.
【請求項7】 ICの量産ラインに複数のICテスタを
設置し、 テスタサーバにより前記複数のICテスタを
管理するICテストシステムにおいて、 各ICテスタの検査結果をもとに各ICテスタが正常で
あるかまたは被検査ICが正常に検査されているかどう
かを判定する判定手段を設けたことを特徴とする請求項
1記載のICテストシステム。
7. An IC test system in which a plurality of IC testers are installed on a mass production line of ICs, and the plurality of IC testers are managed by a tester server. 2. The IC test system according to claim 1, further comprising a determination unit for determining whether or not the IC to be inspected is normally inspected.
JP04313198A 1998-02-25 1998-02-25 IC test system Expired - Fee Related JP3446198B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP04313198A JP3446198B2 (en) 1998-02-25 1998-02-25 IC test system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP04313198A JP3446198B2 (en) 1998-02-25 1998-02-25 IC test system

Publications (2)

Publication Number Publication Date
JPH11243125A true JPH11243125A (en) 1999-09-07
JP3446198B2 JP3446198B2 (en) 2003-09-16

Family

ID=12655303

Family Applications (1)

Application Number Title Priority Date Filing Date
JP04313198A Expired - Fee Related JP3446198B2 (en) 1998-02-25 1998-02-25 IC test system

Country Status (1)

Country Link
JP (1) JP3446198B2 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006214769A (en) * 2005-02-01 2006-08-17 Fujitsu Ltd Semiconductor device testing system and testing method
JP2007322263A (en) * 2006-06-01 2007-12-13 Yokogawa Electric Corp Semiconductor testing system
KR101061694B1 (en) 2008-08-29 2011-09-01 가부시키가이샤 히타치세이사쿠쇼 Semiconductor devices
CN114264930A (en) * 2021-12-13 2022-04-01 上海华岭集成电路技术股份有限公司 Chip screening test method
CN115144678A (en) * 2022-09-01 2022-10-04 卡斯柯信号(北京)有限公司 Visual test condition configuration method and device

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006214769A (en) * 2005-02-01 2006-08-17 Fujitsu Ltd Semiconductor device testing system and testing method
JP2007322263A (en) * 2006-06-01 2007-12-13 Yokogawa Electric Corp Semiconductor testing system
JP4692835B2 (en) * 2006-06-01 2011-06-01 横河電機株式会社 Semiconductor test system
KR101061694B1 (en) 2008-08-29 2011-09-01 가부시키가이샤 히타치세이사쿠쇼 Semiconductor devices
CN114264930A (en) * 2021-12-13 2022-04-01 上海华岭集成电路技术股份有限公司 Chip screening test method
CN115144678A (en) * 2022-09-01 2022-10-04 卡斯柯信号(北京)有限公司 Visual test condition configuration method and device
CN115144678B (en) * 2022-09-01 2022-12-09 卡斯柯信号(北京)有限公司 Visual test condition configuration method and device

Also Published As

Publication number Publication date
JP3446198B2 (en) 2003-09-16

Similar Documents

Publication Publication Date Title
US6055463A (en) Control system and method for semiconductor integrated circuit test process
KR101685780B1 (en) Creation and scheduling of a decision and execution tree of a test cell controller
US7453261B1 (en) Method of and system for monitoring the functionality of a wafer probe site
KR102278199B1 (en) Method for managing diagnostic data based on conditional probability
KR20150008396A (en) Interposer between a tester and material handling equipment to separate and control different requests of multiple entities in a test cell operation
KR101829956B1 (en) An algorithm and structure for creation, definition, and execution of an spc rule decision tree
JPH11243125A (en) Ic test system
JP4692835B2 (en) Semiconductor test system
US7676769B2 (en) Adaptive threshold wafer testing device and method thereof
JPH10170602A (en) Inspecting system
KR101736230B1 (en) System and method for quantifying the fault detection rate
CN113760772B (en) Use case execution method of semi-automatic/automatic execution system for testability test
Christer Condition-based inspection models of major civil-engineering structures
JP3614838B2 (en) Semiconductor inspection system and semiconductor device inspection method
JP2008268071A (en) Lsi tester and test system
Davidson Understanding NTF components from the field
CN110751745A (en) Routing inspection method for power grid regulation and control integrated machine room
JP3808575B2 (en) Yield analysis method and apparatus
JP4677947B2 (en) Test sequence determination method, test sequence determination apparatus, and test sequence determination program
JPH0765068A (en) Quality data analyzing device
JP2005300344A (en) Test system for semiconductor integrated circuit
JP7263046B2 (en) Test equipment and its program
JP3953467B2 (en) System for detecting and reporting defects in chips
JPH04249335A (en) Probe inspection system
CN114757485A (en) Method and system for screening batch rotation of electric meters based on electric meter portrait, storage medium and computer equipment

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080704

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090704

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100704

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110704

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110704

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120704

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees