JPH11234235A - 単純化データ・リンク - Google Patents
単純化データ・リンクInfo
- Publication number
- JPH11234235A JPH11234235A JP10287153A JP28715398A JPH11234235A JP H11234235 A JPH11234235 A JP H11234235A JP 10287153 A JP10287153 A JP 10287153A JP 28715398 A JP28715398 A JP 28715398A JP H11234235 A JPH11234235 A JP H11234235A
- Authority
- JP
- Japan
- Prior art keywords
- datagram
- data
- processor
- data link
- scrambler
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000001360 synchronised effect Effects 0.000 claims abstract description 11
- 239000000872 buffer Substances 0.000 claims description 30
- 238000000034 method Methods 0.000 claims description 16
- 230000003287 optical effect Effects 0.000 claims description 13
- 238000004891 communication Methods 0.000 claims description 7
- 125000004122 cyclic group Chemical group 0.000 claims 1
- 230000005540 biological transmission Effects 0.000 abstract description 12
- 238000010586 diagram Methods 0.000 description 7
- XOFYZVNMUHMLCC-ZPOLXVRWSA-N prednisone Chemical compound O=C1C=C[C@]2(C)[C@H]3C(=O)C[C@](C)([C@@](CC4)(O)C(=O)CO)[C@@H]4[C@@H]3CCC2=C1 XOFYZVNMUHMLCC-ZPOLXVRWSA-N 0.000 description 2
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/16—Time-division multiplex systems in which the time allocation to individual channels within a transmission cycle is variable, e.g. to accommodate varying complexity of signals, to vary number of channels transmitted
- H04J3/1605—Fixed allocated frame structures
- H04J3/1611—Synchronous digital hierarchy [SDH] or SONET
- H04J3/1617—Synchronous digital hierarchy [SDH] or SONET carrying packets or ATM cells
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/062—Synchronisation of signals having the same nominal but fluctuating bit rates, e.g. using buffers
- H04J3/0623—Synchronous multiplexing systems, e.g. synchronous digital hierarchy/synchronous optical network (SDH/SONET), synchronisation with a pointer process
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03828—Arrangements for spectral shaping; Arrangements for providing signals with specified spectral properties
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J2203/00—Aspects of optical multiplex systems other than those covered by H04J14/05 and H04J14/07
- H04J2203/0001—Provisions for broadband connections in integrated services digital network using frames of the Optical Transport Network [OTN] or using synchronous transfer mode [STM], e.g. SONET, SDH
- H04J2203/0073—Services, e.g. multimedia, GOS, QOS
- H04J2203/0076—Channel characteristics, e.g. BER, error detection, error correction, delay, jitter
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J2203/00—Aspects of optical multiplex systems other than those covered by H04J14/05 and H04J14/07
- H04J2203/0001—Provisions for broadband connections in integrated services digital network using frames of the Optical Transport Network [OTN] or using synchronous transfer mode [STM], e.g. SONET, SDH
- H04J2203/0073—Services, e.g. multimedia, GOS, QOS
- H04J2203/0082—Interaction of SDH with non-ATM protocols
- H04J2203/0083—Support of the IP protocol
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J2203/00—Aspects of optical multiplex systems other than those covered by H04J14/05 and H04J14/07
- H04J2203/0001—Provisions for broadband connections in integrated services digital network using frames of the Optical Transport Network [OTN] or using synchronous transfer mode [STM], e.g. SONET, SDH
- H04J2203/0089—Multiplexing, e.g. coding, scrambling, SONET
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/40—Network security protocols
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Power Engineering (AREA)
- Time-Division Multiplex Systems (AREA)
- Communication Control (AREA)
Abstract
(57)【要約】
【課題】 本発明は、高速データ・リンク上で、インタ
ーネット・プロトコル（ＩＰ）などを使用するネットワ
ーク素子から受信したデータグラムの送信を支配するプ
ロトコルに関する。 【解決手段】 本発明のデータ・リンク・プロトコル
は、ＱｏＳ考慮に基づいてＩＰ施設から受信したデータ
グラムを処理し、ユーザ・データのパターンが、決して
送信スクランブリング・パターンに一致しないようにす
るために、データグラムが再び、例えば、ＳＯＮＥＴ送
信装置のような送信システムによりスクランブルされる
前に、データグラムをスクランブルする、例えば、ＳＯ
ＮＥＴのような、非常に高速の送信システムで実行する
ことができる。前記データ・リンク・プロトコルは、ま
た新規の同期スキームを使用する。またフラグを除去
し、ユーザ・データが絶対に境界フラグを含まないよう
にするため、ユーザ・データを処理する必要をなくすた
めにフレーム内のデータグラムの位置を識別するポイン
タ・システムを使用する。
ーネット・プロトコル（ＩＰ）などを使用するネットワ
ーク素子から受信したデータグラムの送信を支配するプ
ロトコルに関する。 【解決手段】 本発明のデータ・リンク・プロトコル
は、ＱｏＳ考慮に基づいてＩＰ施設から受信したデータ
グラムを処理し、ユーザ・データのパターンが、決して
送信スクランブリング・パターンに一致しないようにす
るために、データグラムが再び、例えば、ＳＯＮＥＴ送
信装置のような送信システムによりスクランブルされる
前に、データグラムをスクランブルする、例えば、ＳＯ
ＮＥＴのような、非常に高速の送信システムで実行する
ことができる。前記データ・リンク・プロトコルは、ま
た新規の同期スキームを使用する。またフラグを除去
し、ユーザ・データが絶対に境界フラグを含まないよう
にするため、ユーザ・データを処理する必要をなくすた
めにフレーム内のデータグラムの位置を識別するポイン
タ・システムを使用する。
Description
【０００１】
【発明の属する技術分野】本発明は、例えば、ＳＯＮＥ
Ｔ（同期光通信ネットワーク）施設のような、高速デー
タ・リンクを通してのデータの送信に関し、特に前記リ
ンク上で、インターネット・プロトコル（ＩＰ）、また
は類似のプロトコルを使用するネットワーク素子から受
信したデータグラムの送信を支配するプロトコルに関す
る。
Ｔ（同期光通信ネットワーク）施設のような、高速デー
タ・リンクを通してのデータの送信に関し、特に前記リ
ンク上で、インターネット・プロトコル（ＩＰ）、また
は類似のプロトコルを使用するネットワーク素子から受
信したデータグラムの送信を支配するプロトコルに関す
る。
【０００２】
【従来の技術、及び、発明が解決しようとする課題】光
学的システムは、ラインを同期状態に維持するために、
論理１および論理０がランダムに確実に分散するように
デジタル送信用の２進ライン・コード化を使用し、送信
対象のデータをスクランブルする。また、前記スクラン
ブリングにより、いわゆる疑似ランダム、非ランダム・
シーケンス周波数成分が、確実に送信データ・ストリー
ムから除去されるが、前記周波数成分の除去は、送信Ｓ
／Ｎ比を改善する一つの方法である。
学的システムは、ラインを同期状態に維持するために、
論理１および論理０がランダムに確実に分散するように
デジタル送信用の２進ライン・コード化を使用し、送信
対象のデータをスクランブルする。また、前記スクラン
ブリングにより、いわゆる疑似ランダム、非ランダム・
シーケンス周波数成分が、確実に送信データ・ストリー
ムから除去されるが、前記周波数成分の除去は、送信Ｓ
／Ｎ比を改善する一つの方法である。
【０００３】周知のように、例えば、２．３マイクロ秒
のようなある程度の時間、論理１（または０）が入力し
ないと、受信装置が同期から外れてしまう恐れがある。
例えば、同期光通信ネットワーク（ＳＯＮＥＴ）のよう
な、ある種のデータ・システムは、特定のパターンの論
理１および０を発生し、前記論理パターンをユーザのビ
ット・ストリームと組合せ、それにより、適当に混合し
た前記論理１および０を、送信媒体を通して送信するこ
とにより上記問題を処理している。ユーザのビット・ス
トリームと組合される、前記特定のパターンはスクラン
ブルと呼ばれる。前記媒体の他方の端部においては、受
信装置が、ユーザのデータを回収するために、送信ビッ
ト・ストリームを前記特定のパターンと組合せる。より
詳細に説明すると、前記特定のパターンは、送信装置の
ところで発生し、「排他的論理和」回路の一つの入力に
送られ、ユーザ・データは前記回路の他の入力に送られ
る。前記排他的論理和の出力は、相手方の受信装置に送
られ、この受信装置は、入力データを形成している１お
よび０の入力を検出し、ユーザのデータを回収するため
に、後者を他の「排他的論理和」に送る。送信装置のと
ころに送信するユーザ・データがない場合には、前記
「排他的論理和」は、前記パターンを出力し、このパタ
ーンは前記受信装置に送信される。前記受信装置は、前
記パターンを形成している１および０の入力を正確に検
出するために必要な同期状態を維持する目的で、前記入
力データを使用する。同様に、受信装置は、検出した入
力データ、と前記特定のパターンとの間で排他的論理和
を行い、ゼロのストリームを出力するが、このゼロのス
トリームは、排他的論理和の両方の入力に供給されてい
る１および０の信号パターンの結果である。それ故、十
分なデータ・ストリームが、受信装置に送られ、送信す
るデータがない場合、何時でも、受信装置は１および０
の入力を正確に検出するのに必要な同期状態を維持する
ことができる。
のようなある程度の時間、論理１（または０）が入力し
ないと、受信装置が同期から外れてしまう恐れがある。
例えば、同期光通信ネットワーク（ＳＯＮＥＴ）のよう
な、ある種のデータ・システムは、特定のパターンの論
理１および０を発生し、前記論理パターンをユーザのビ
ット・ストリームと組合せ、それにより、適当に混合し
た前記論理１および０を、送信媒体を通して送信するこ
とにより上記問題を処理している。ユーザのビット・ス
トリームと組合される、前記特定のパターンはスクラン
ブルと呼ばれる。前記媒体の他方の端部においては、受
信装置が、ユーザのデータを回収するために、送信ビッ
ト・ストリームを前記特定のパターンと組合せる。より
詳細に説明すると、前記特定のパターンは、送信装置の
ところで発生し、「排他的論理和」回路の一つの入力に
送られ、ユーザ・データは前記回路の他の入力に送られ
る。前記排他的論理和の出力は、相手方の受信装置に送
られ、この受信装置は、入力データを形成している１お
よび０の入力を検出し、ユーザのデータを回収するため
に、後者を他の「排他的論理和」に送る。送信装置のと
ころに送信するユーザ・データがない場合には、前記
「排他的論理和」は、前記パターンを出力し、このパタ
ーンは前記受信装置に送信される。前記受信装置は、前
記パターンを形成している１および０の入力を正確に検
出するために必要な同期状態を維持する目的で、前記入
力データを使用する。同様に、受信装置は、検出した入
力データ、と前記特定のパターンとの間で排他的論理和
を行い、ゼロのストリームを出力するが、このゼロのス
トリームは、排他的論理和の両方の入力に供給されてい
る１および０の信号パターンの結果である。それ故、十
分なデータ・ストリームが、受信装置に送られ、送信す
るデータがない場合、何時でも、受信装置は１および０
の入力を正確に検出するのに必要な同期状態を維持する
ことができる。
【０００４】都合が悪いことに、以下に説明するよう
に、ユーザのパケットが、スクランブラの周期より長い
場合に起こる場合があるように、前記スクランブリング
がＳＯＮＥＴで使用されている場合でも、前記同期状態
が維持できない場合がある。
に、ユーザのパケットが、スクランブラの周期より長い
場合に起こる場合があるように、前記スクランブリング
がＳＯＮＥＴで使用されている場合でも、前記同期状態
が維持できない場合がある。
【０００５】例えば、ユーザが、うっかりして、または
何等かの他の理由で、ユーザのデータグラムにスクラン
ブラ・パターンを挿入する恐れがあり、もし前記ビット
が、スクランブラ・パターンと整合している場合には、
排他的論理和がゼロのストリームを出力し、そのため、
システムが、信号の喪失またはタイミングの喪失を宣言
する場合がでてくる。
何等かの他の理由で、ユーザのデータグラムにスクラン
ブラ・パターンを挿入する恐れがあり、もし前記ビット
が、スクランブラ・パターンと整合している場合には、
排他的論理和がゼロのストリームを出力し、そのため、
システムが、信号の喪失またはタイミングの喪失を宣言
する場合がでてくる。
【０００６】例えば、周知のＨＤＬＣプロトコルを実行
するＳＯＮＥＴシステムのような、従来のデータ・シス
テムの場合には、データグラムまたはユーザ・データを
含むデータ・パケットの境界は、図１に示すように、予
め定めたパターンを持つ前置フラグおよび後置フラグで
区切られる。図１においては、フラグ１０および１２
が、パケット１１の始めと終わりを示す。前記システム
は、一つのフラグを定義している一連の１と０を含んで
いる場合があること、そのフラグは、正しくないフラグ
に遭遇した受信装置が、そのフラグのところで、入力デ
ータグラム／パケットが終ったと間違って判断してしま
う恐れがあることを知っている。
するＳＯＮＥＴシステムのような、従来のデータ・シス
テムの場合には、データグラムまたはユーザ・データを
含むデータ・パケットの境界は、図１に示すように、予
め定めたパターンを持つ前置フラグおよび後置フラグで
区切られる。図１においては、フラグ１０および１２
が、パケット１１の始めと終わりを示す。前記システム
は、一つのフラグを定義している一連の１と０を含んで
いる場合があること、そのフラグは、正しくないフラグ
に遭遇した受信装置が、そのフラグのところで、入力デ
ータグラム／パケットが終ったと間違って判断してしま
う恐れがあることを知っている。
【０００７】この問題を処理するために、従来のシステ
ムは、ユーザ・データの各バイトをチェックし、そのバ
イトに偽のビットを追加することにより、フラグに似て
いる各ユーザ・バイトを、いわゆるユーザ・フラグ１３
（ＵＦＬＧ）に変化させる。受信装置は、前記追加され
たビットを除去する。それが境界フラグに似ているかど
うかを判断するために、ユーザ・データの各バイトをチ
ェックするという仕事は、実際にシステム資源を浪費す
る。さらに、例えば、２．５ギガバイト／秒のような非
常に高速なデータ速度で、前記チェックを行うのは非常
に難しい。
ムは、ユーザ・データの各バイトをチェックし、そのバ
イトに偽のビットを追加することにより、フラグに似て
いる各ユーザ・バイトを、いわゆるユーザ・フラグ１３
（ＵＦＬＧ）に変化させる。受信装置は、前記追加され
たビットを除去する。それが境界フラグに似ているかど
うかを判断するために、ユーザ・データの各バイトをチ
ェックするという仕事は、実際にシステム資源を浪費す
る。さらに、例えば、２．５ギガバイト／秒のような非
常に高速なデータ速度で、前記チェックを行うのは非常
に難しい。
【０００８】さらに、データ・システム、特にインター
ネットを通して送受信を行うデータ・システムは、異な
るデータ・サービスを識別する機構を現在もっていない
ので、データの送信は、例えば、ビデオ、オーディオ、
音声等を特徴とするデータを含むマルチメディア・トラ
ヒック用のサービス品質基準（ＱｏＳ）上で実行されて
いる。ほとんどの場合、インターネットは、異なるサー
ビスに関連するデータを処理する。
ネットを通して送受信を行うデータ・システムは、異な
るデータ・サービスを識別する機構を現在もっていない
ので、データの送信は、例えば、ビデオ、オーディオ、
音声等を特徴とするデータを含むマルチメディア・トラ
ヒック用のサービス品質基準（ＱｏＳ）上で実行されて
いる。ほとんどの場合、インターネットは、異なるサー
ビスに関連するデータを処理する。
【０００９】
【課題を解決するための手段】ユーザ・データのパター
ンが、決して送信スクランブリング・パターンに一致し
ないようにするために、ＱｏＳ考慮に基づいてデータグ
ラムを処理し、データグラムが再び、例えば、ＳＯＮＥ
Ｔ送信装置のような送信システムによりスクランブルさ
れる前にデータグラムをスクランブルする、いわゆる単
純化データ・リンク・プロトコルを使用する前記リンク
について説明する。またフラグを除去し、ユーザ・デー
タが絶対に境界フラグを含まないようにするため、ユー
ザ・データを処理する必要をなくすために、フレーム内
のデータグラムの位置を識別するポインタ・システムを
使用する。本発明の上記および他の特徴は、特許請求の
範囲および詳細な説明を読み、添付の図面を参照すれば
理解することができるだろう。
ンが、決して送信スクランブリング・パターンに一致し
ないようにするために、ＱｏＳ考慮に基づいてデータグ
ラムを処理し、データグラムが再び、例えば、ＳＯＮＥ
Ｔ送信装置のような送信システムによりスクランブルさ
れる前にデータグラムをスクランブルする、いわゆる単
純化データ・リンク・プロトコルを使用する前記リンク
について説明する。またフラグを除去し、ユーザ・デー
タが絶対に境界フラグを含まないようにするため、ユー
ザ・データを処理する必要をなくすために、フレーム内
のデータグラムの位置を識別するポインタ・システムを
使用する。本発明の上記および他の特徴は、特許請求の
範囲および詳細な説明を読み、添付の図面を参照すれば
理解することができるだろう。
【００１０】
【発明の実施の形態】図１の単純化データ・リンク（Ｓ
ＤＬ）は、ＩＰゲートウェイ（ルータ）、コンピュータ
等のようなインターネット施設１１５からデータグラム
を受信するためのインターフェースを提供し、入力デー
タグラムの大きさ（すなわち、バイト数）を決定するＳ
−プロセッサ１１０を含む。前記Ｓ−プロセッサは、
（ａ）入力データグラムを形成する各バイトの数をカウ
ントすることにより、または（ｂ）前記データグラム
が、いわゆるＩＰバージョンＩＶプロトコルに従って、
形成されたかどうかについての情報に対して、データグ
ラム・ヘッダをチェックすることによって上記のことを
行うことができる。例えば、ＩＰバージョンＩＶプロト
コルは、データグラム・ヘッダにデータグラムのサイズ
を含む。その場合、その後、Ｓ−プロセッサ１１０は、
データグラム・ヘッダに単に問い合わせを行うことがで
きる。Ｓ−プロセッサ１１０は、経路１１１を通して、
データグラムのサイズを示す数値をオーバヘッド発生装
置１３５に送り、前記オーバヘッド発生装置は、前記数
値および他の情報を、以下に説明するように、付随のデ
ータグラム・ヘッダに追加する。入力データグラムは、
その後、ＱｏＳプロセッサ１１５に送られ、このプロセ
ッサは、入力データグラムに一致しなければならない優
先順位レベルを決定する。ＱｏＳプロセッサ１１５は、
データ・バッファ１２０−１に最高のレベルの品質に関
連するデータグラムを記憶し、データ・バッファ１２０
−２に最高レベルの次の優先順位に関連するデータグラ
ムを記録する。以下同様である。ＱｏＳプロセッサ１１
５は、多数の異なる方法で、優先順位の前記レベルを決
定する。例えば、すでに説明したように、データグラム
が、ＩＰバージョンＩＶプロトコルに従って形成された
場合には、データグラム・ヘッダは、そのデータグラム
に関連するサービス・タイプを示すデータを含む。この
場合、データグラム・ヘッダは、ＱｏＳ特性を含むこと
ができる。サービスの識別されたタイプ、またはＱｏＳ
特性を使用するＱｏＳプロセッサ１１５は、そのデータ
グラムに関連する優先順位レベルを決定し、そのデータ
グラムをバッファ１２０−１から１２０−Ｎまでの適当
な一つの中に記憶する。バッファ１２０−１に点線で示
すように、バッファ１２０−１から１２０−ｎの中の一
つまたはそれ以上は、経路をパスして出力プロセッサ１
２５まで直接延びる場合があることを理解されたい。こ
のことは、データグラムが前記バッファに記憶されない
で、バッファを通って出力プロセッサ１２５へ直接送ら
れることを意味する。
ＤＬ）は、ＩＰゲートウェイ（ルータ）、コンピュータ
等のようなインターネット施設１１５からデータグラム
を受信するためのインターフェースを提供し、入力デー
タグラムの大きさ（すなわち、バイト数）を決定するＳ
−プロセッサ１１０を含む。前記Ｓ−プロセッサは、
（ａ）入力データグラムを形成する各バイトの数をカウ
ントすることにより、または（ｂ）前記データグラム
が、いわゆるＩＰバージョンＩＶプロトコルに従って、
形成されたかどうかについての情報に対して、データグ
ラム・ヘッダをチェックすることによって上記のことを
行うことができる。例えば、ＩＰバージョンＩＶプロト
コルは、データグラム・ヘッダにデータグラムのサイズ
を含む。その場合、その後、Ｓ−プロセッサ１１０は、
データグラム・ヘッダに単に問い合わせを行うことがで
きる。Ｓ−プロセッサ１１０は、経路１１１を通して、
データグラムのサイズを示す数値をオーバヘッド発生装
置１３５に送り、前記オーバヘッド発生装置は、前記数
値および他の情報を、以下に説明するように、付随のデ
ータグラム・ヘッダに追加する。入力データグラムは、
その後、ＱｏＳプロセッサ１１５に送られ、このプロセ
ッサは、入力データグラムに一致しなければならない優
先順位レベルを決定する。ＱｏＳプロセッサ１１５は、
データ・バッファ１２０−１に最高のレベルの品質に関
連するデータグラムを記憶し、データ・バッファ１２０
−２に最高レベルの次の優先順位に関連するデータグラ
ムを記録する。以下同様である。ＱｏＳプロセッサ１１
５は、多数の異なる方法で、優先順位の前記レベルを決
定する。例えば、すでに説明したように、データグラム
が、ＩＰバージョンＩＶプロトコルに従って形成された
場合には、データグラム・ヘッダは、そのデータグラム
に関連するサービス・タイプを示すデータを含む。この
場合、データグラム・ヘッダは、ＱｏＳ特性を含むこと
ができる。サービスの識別されたタイプ、またはＱｏＳ
特性を使用するＱｏＳプロセッサ１１５は、そのデータ
グラムに関連する優先順位レベルを決定し、そのデータ
グラムをバッファ１２０−１から１２０−Ｎまでの適当
な一つの中に記憶する。バッファ１２０−１に点線で示
すように、バッファ１２０−１から１２０−ｎの中の一
つまたはそれ以上は、経路をパスして出力プロセッサ１
２５まで直接延びる場合があることを理解されたい。こ
のことは、データグラムが前記バッファに記憶されない
で、バッファを通って出力プロセッサ１２５へ直接送ら
れることを意味する。
【００１１】各バッファ１２０−１から１２０−Ｎは、
優先順位タイプに基づいて、出力プロセッサ１２５にア
クセスするスケジュールを作成するためのスケジュール
作成プロセッサ（図示せず）を含む。それ故、例えば、
多数のバッファが、同時に、出力プロセッサ１２５への
アクセスで競合した場合には、最も高いレベルの優先順
位を持つバッファが、前記出力プロセッサにアクセスす
ることができる。より詳細に説明すると、より高い優先
順位を持つバッファが、プロセッサ１２５にアクセスし
たがっていることが分かった場合、各競合プロセッサは
自らのアクセスをキャンセルする。それ故、出力プロセ
ッサ１２５は、前記競合に勝ったバッファ１２０−ｉか
らのデータグラムを受信し、前記データグラムを、受信
した状態のまま、従来のＣＲＣ発生装置１３０に転送す
る。他の方法としては、プロセッサ１２５は、他のある
ＱｏＳスケジュール作成政策によりバッファ１２０−ｉ
からデータグラムを受信することができる。
優先順位タイプに基づいて、出力プロセッサ１２５にア
クセスするスケジュールを作成するためのスケジュール
作成プロセッサ（図示せず）を含む。それ故、例えば、
多数のバッファが、同時に、出力プロセッサ１２５への
アクセスで競合した場合には、最も高いレベルの優先順
位を持つバッファが、前記出力プロセッサにアクセスす
ることができる。より詳細に説明すると、より高い優先
順位を持つバッファが、プロセッサ１２５にアクセスし
たがっていることが分かった場合、各競合プロセッサは
自らのアクセスをキャンセルする。それ故、出力プロセ
ッサ１２５は、前記競合に勝ったバッファ１２０−ｉか
らのデータグラムを受信し、前記データグラムを、受信
した状態のまま、従来のＣＲＣ発生装置１３０に転送す
る。他の方法としては、プロセッサ１２５は、他のある
ＱｏＳスケジュール作成政策によりバッファ１２０−ｉ
からデータグラムを受信することができる。
【００１２】出力プロセッサ１２５は、また経路１２６
を通して、オーバヘッド発生装置１３５に、前記データ
グラムに一致するＱｏＳを表す数値も転送する。例え
ば、従来の高速プロセッサ／コンピュータであってもよ
い、ＣＲＣ発生装置１３０は、データグラムを形成する
内容を横切って従来のＣＲＣコードを発生し、経路１３
１を通して、オーバヘッド発生装置１３５にデータグラ
ムを供給し、また経路１３２を通して、オーバヘッド発
生装置にデータグラムを供給する。オーバヘッド発生装
置１３５は、それぞれ、経路１１１、１２６および１３
１を通して受信する情報を、すべて本発明の一つの機能
に従って、データグラム・ヘッダに追加する。その後、
オーバヘッド発生装置は、上記のように形成されたデー
タグラムをフレーム・ペイロード・スクランブラ１４０
に供給する。
を通して、オーバヘッド発生装置１３５に、前記データ
グラムに一致するＱｏＳを表す数値も転送する。例え
ば、従来の高速プロセッサ／コンピュータであってもよ
い、ＣＲＣ発生装置１３０は、データグラムを形成する
内容を横切って従来のＣＲＣコードを発生し、経路１３
１を通して、オーバヘッド発生装置１３５にデータグラ
ムを供給し、また経路１３２を通して、オーバヘッド発
生装置にデータグラムを供給する。オーバヘッド発生装
置１３５は、それぞれ、経路１１１、１２６および１３
１を通して受信する情報を、すべて本発明の一つの機能
に従って、データグラム・ヘッダに追加する。その後、
オーバヘッド発生装置は、上記のように形成されたデー
タグラムをフレーム・ペイロード・スクランブラ１４０
に供給する。
【００１３】すでに説明したように、前記同期化プロセ
スは、使用しているスクランブラ回路が何であろうとも
分割することができる。すでに説明したように、ユーザ
・パケットがスクランブラ周期より長い場合、またユー
ザのデータのパターンが、スクランブリング・パターン
と一致する場合に、分割が行われる。またすでに説明し
たように、ユーザは、スクランブラ・パターンをユーザ
のデータグラムに挿入することができ、これらビットが
スクランブラ・パターンと整合している場合には、スク
ランブラ回路は、ゼロのストリーム（または、１のスト
リーム）を出力し、前記ストリームにより、送信システ
ムは、信号の喪失またはタイミングの喪失を宣言する。
スは、使用しているスクランブラ回路が何であろうとも
分割することができる。すでに説明したように、ユーザ
・パケットがスクランブラ周期より長い場合、またユー
ザのデータのパターンが、スクランブリング・パターン
と一致する場合に、分割が行われる。またすでに説明し
たように、ユーザは、スクランブラ・パターンをユーザ
のデータグラムに挿入することができ、これらビットが
スクランブラ・パターンと整合している場合には、スク
ランブラ回路は、ゼロのストリーム（または、１のスト
リーム）を出力し、前記ストリームにより、送信システ
ムは、信号の喪失またはタイミングの喪失を宣言する。
【００１４】本発明においては、この問題は、ユーザの
データ・ストリームと、ＳＯＮＥＴスクランブラとの間
に非常に長い周期を持つもう一つのスクランブラを使用
して処理される。特に、我々は、データグラムが、同期
状態を確実に維持するために使用する、セット／リセッ
ト・スクランブラ５００に供給する前に、ＳＤＬプロセ
ッサ１００により処理中のデータグラムを形成している
ビットをスクランブルする。このようにして、データグ
ラムを形成するビットは、二回スクランブルされ、それ
によりスクランブルされたパターンが、データグラムが
前記スクランブラ・パターンを含んでいても、スクラン
ブルされたパターンが、セット／リセット・スクランブ
ラ５００が、前記アセンブルされたフレームをスクラン
ブルするのに使用するスクランブラ・パターンと一致す
ることはほとんどなくなる。従って、後で詳細に説明す
るように、フレーム・ペイロード・スクランブラは、オ
ーバヘッド発生装置１３５から受信するデータグラムを
形成しているビットをスクランブルし、結果を従来のＳ
ＯＮＥＴ３００フレーム・アセンブラに出力し、後で説
明する方法で、ヘッダを含むデータグラム・ビットをス
クランブルするのに使用したコードを従来のＳＯＮＥＴ
経路オーバヘッド・プロセッサ２００に供給する。
データ・ストリームと、ＳＯＮＥＴスクランブラとの間
に非常に長い周期を持つもう一つのスクランブラを使用
して処理される。特に、我々は、データグラムが、同期
状態を確実に維持するために使用する、セット／リセッ
ト・スクランブラ５００に供給する前に、ＳＤＬプロセ
ッサ１００により処理中のデータグラムを形成している
ビットをスクランブルする。このようにして、データグ
ラムを形成するビットは、二回スクランブルされ、それ
によりスクランブルされたパターンが、データグラムが
前記スクランブラ・パターンを含んでいても、スクラン
ブルされたパターンが、セット／リセット・スクランブ
ラ５００が、前記アセンブルされたフレームをスクラン
ブルするのに使用するスクランブラ・パターンと一致す
ることはほとんどなくなる。従って、後で詳細に説明す
るように、フレーム・ペイロード・スクランブラは、オ
ーバヘッド発生装置１３５から受信するデータグラムを
形成しているビットをスクランブルし、結果を従来のＳ
ＯＮＥＴ３００フレーム・アセンブラに出力し、後で説
明する方法で、ヘッダを含むデータグラム・ビットをス
クランブルするのに使用したコードを従来のＳＯＮＥＴ
経路オーバヘッド・プロセッサ２００に供給する。
【００１５】図３について簡単に説明すると、９０のオ
クテットを含む横列９本からなるＳＯＮＥＴフレーム３
５０は、ペイロード（データグラム）３１０、経路オー
バヘッド（ＰＯＨ）バイト３２０、ライン・オーバヘッ
ド・バイト３３０およびセクション・オーバヘッド・バ
イト３４０を含む、四つのセクションから形成されてい
る。より詳細に説明すると、最初の三本の縦列は移送オ
ーバヘッドを含み、この移送オーバヘッドは、２７のオ
クテットに分割され、その中の９のオクテットは、セク
ション・オーバヘッド３４０に割り当てられ、１８のオ
クテットは、ライン・オーバヘッドに割り当てられる。
経路オーバヘッドを含む他の８７の縦列は、（同期ペイ
ロード・エンベロープ（ＳＰＥ）とも呼ばれる）全ペイ
ロードを備える。それ故、ＰＯＨプロセッサ２００と共
に動作する、フレーム・アセンブラ３００は、（図２に
光学経路５０１で示す）光通信ネットワークを通して送
信される次のフレームの全ペイロードをアセンブルす
る。あるフレームのペイロードが、部分的データグラム
を含む、一つまたはそれ以上のデータグラムにより、形
成されている可能性がある。すなわち、データグラムの
一部が、光通信ネットワークを通して送信された前のフ
レームに含まれ、データグラムの残りの部分が、アセン
ブラ中の現在のフレーム内に含まれている可能性があ
る。この場合、前記残りの部分は、現在のフレームのペ
イロードをスタートする。その後、次のデータグラムが
前記残りの部分に追加される。ＳＰＥの新しいデータグ
ラムのスタートを見分けるために、前記新しいデータグ
ラムの第一のバイトを指し示すＰＯＨに一つのポインタ
を挿入することができる。その内部においては、データ
グラムのヘッダは、Ｓ−プロセッサ１１０が決定した、
データグラムを形成するバイト（サイズ）の数を含む。
それ故、前記フレームの受信装置は、ＳＰＥの最初の新
しいデータグラムの位置を決定することができ、データ
グラムを形成しているデータ・バイトの数を決定するこ
とができる。ＳＰＥが、一方が他方のすぐ後ろに続いて
いる、二つの新しいデータグラムを含んでいる場合に
は、受信装置は、第一のデータグラムの一方の位置およ
びサイズに関する情報から、ＳＰＥの第二のデータグラ
ムの位置を容易に決定することができる。
クテットを含む横列９本からなるＳＯＮＥＴフレーム３
５０は、ペイロード（データグラム）３１０、経路オー
バヘッド（ＰＯＨ）バイト３２０、ライン・オーバヘッ
ド・バイト３３０およびセクション・オーバヘッド・バ
イト３４０を含む、四つのセクションから形成されてい
る。より詳細に説明すると、最初の三本の縦列は移送オ
ーバヘッドを含み、この移送オーバヘッドは、２７のオ
クテットに分割され、その中の９のオクテットは、セク
ション・オーバヘッド３４０に割り当てられ、１８のオ
クテットは、ライン・オーバヘッドに割り当てられる。
経路オーバヘッドを含む他の８７の縦列は、（同期ペイ
ロード・エンベロープ（ＳＰＥ）とも呼ばれる）全ペイ
ロードを備える。それ故、ＰＯＨプロセッサ２００と共
に動作する、フレーム・アセンブラ３００は、（図２に
光学経路５０１で示す）光通信ネットワークを通して送
信される次のフレームの全ペイロードをアセンブルす
る。あるフレームのペイロードが、部分的データグラム
を含む、一つまたはそれ以上のデータグラムにより、形
成されている可能性がある。すなわち、データグラムの
一部が、光通信ネットワークを通して送信された前のフ
レームに含まれ、データグラムの残りの部分が、アセン
ブラ中の現在のフレーム内に含まれている可能性があ
る。この場合、前記残りの部分は、現在のフレームのペ
イロードをスタートする。その後、次のデータグラムが
前記残りの部分に追加される。ＳＰＥの新しいデータグ
ラムのスタートを見分けるために、前記新しいデータグ
ラムの第一のバイトを指し示すＰＯＨに一つのポインタ
を挿入することができる。その内部においては、データ
グラムのヘッダは、Ｓ−プロセッサ１１０が決定した、
データグラムを形成するバイト（サイズ）の数を含む。
それ故、前記フレームの受信装置は、ＳＰＥの最初の新
しいデータグラムの位置を決定することができ、データ
グラムを形成しているデータ・バイトの数を決定するこ
とができる。ＳＰＥが、一方が他方のすぐ後ろに続いて
いる、二つの新しいデータグラムを含んでいる場合に
は、受信装置は、第一のデータグラムの一方の位置およ
びサイズに関する情報から、ＳＰＥの第二のデータグラ
ムの位置を容易に決定することができる。
【００１６】それ故、フレーム・アセンブラ３００は、
スクランブラ１４０から受信するデータグラムを前記方
法でＳＰＥでアセンブルする。このアセンブル・プロセ
ス中、前記データグラムが、アセンブル中のフレーム内
の最初の新しいデータグラムである場合には、フレーム
・アセンブラ３００は、データグラムの位置をＰＯＨプ
ロセッサ２００に供給する。ＰＯＨプロセッサ２００
は、ＰＯＨオーバヘッドの他の経路情報と一緒に前記位
置を含み、アセンブルしたフレームに挿入するために、
ＰＯＨオーバヘッドをアセンブラ３００に供給する。同
様に、フレーム・アセンブラ３００および従来の移送オ
ーバヘッド（ＴＯＨ）プロセッサ４００は、相互に協力
してそのフレームの移送オーバヘッド・セクションを形
成する。アセンブラ３００およびプロセッサ４００は、
その後、それぞれ、前記フレームのフレーム・ペイロー
ドおよび移送オーバヘッドを１ｘ１マルチプレクサ３５
０に供給する。前記マルチプレクサ３５０は、従来のセ
ット／リセットスクランブラ５００にフレームの最終バ
ージョンを一列ずつ出力し、前記セット／リセットスク
ランブラ５００は、その後、すでに説明したように、同
期を行うために、前記情報をスクランブルする。スクラ
ンブラ５００は、その後、送信用の光通信ネットワーク
５０１を通して、スクランブルした結果を受信装置６０
０に送信する。
スクランブラ１４０から受信するデータグラムを前記方
法でＳＰＥでアセンブルする。このアセンブル・プロセ
ス中、前記データグラムが、アセンブル中のフレーム内
の最初の新しいデータグラムである場合には、フレーム
・アセンブラ３００は、データグラムの位置をＰＯＨプ
ロセッサ２００に供給する。ＰＯＨプロセッサ２００
は、ＰＯＨオーバヘッドの他の経路情報と一緒に前記位
置を含み、アセンブルしたフレームに挿入するために、
ＰＯＨオーバヘッドをアセンブラ３００に供給する。同
様に、フレーム・アセンブラ３００および従来の移送オ
ーバヘッド（ＴＯＨ）プロセッサ４００は、相互に協力
してそのフレームの移送オーバヘッド・セクションを形
成する。アセンブラ３００およびプロセッサ４００は、
その後、それぞれ、前記フレームのフレーム・ペイロー
ドおよび移送オーバヘッドを１ｘ１マルチプレクサ３５
０に供給する。前記マルチプレクサ３５０は、従来のセ
ット／リセットスクランブラ５００にフレームの最終バ
ージョンを一列ずつ出力し、前記セット／リセットスク
ランブラ５００は、その後、すでに説明したように、同
期を行うために、前記情報をスクランブルする。スクラ
ンブラ５００は、その後、送信用の光通信ネットワーク
５０１を通して、スクランブルした結果を受信装置６０
０に送信する。
【００１７】図４は、本発明の原理を使用するシステム
の他の実施形態である。この実施形態の場合、多数のＳ
ＴＳフレームが、一つのＳＴＳ Ｎ ペイロードに形成
され、また各フレーム・アセンブラ３００−ｉの前に
は、（図４には示していない）簡単なデータ・リンク・
プロセッサが設置されている。
の他の実施形態である。この実施形態の場合、多数のＳ
ＴＳフレームが、一つのＳＴＳ Ｎ ペイロードに形成
され、また各フレーム・アセンブラ３００−ｉの前に
は、（図４には示していない）簡単なデータ・リンク・
プロセッサが設置されている。
【００１８】図５は、図２の送信装置が、光通信ネット
ワーク５０１を通して送信するＳＰＥを受信するための
受信装置である。前記受信装置は、セット／リセットス
クランブラ５００（図２）によりスクランブルされたデ
ータをデスクランブルする従来のセット／リセット・デ
スクランブラ６１０を含む。後者の回路からの出力は、
デマルチプレクサ６２０に供給され、入力信号がいわゆ
る連結信号である場合には、このデマルチプレクサ６２
０は、１ｘ１デマルチプレクサであってもよい。そうで
ない場合、マルチプレクサ６２０としては、１ｘＮデマ
ルチプレクサを使用することができ、このデマルチプレ
クサは、デスクランブラ６１０からの入力データ・スト
リームを形成している、複数の独立データ・ストリーム
にデスクランブルする。前記デマルチプレクシングの結
果、移送オーバヘッド信号が、ＴＯＨプロセッサ６１５
に供給され、付随するペイロードが、従来のインターフ
ェース・プロセッサ／フレーム・ディスアセンブラ回路
６２５に供給される。ＴＯＨプロセッサ６１５は、移送
オーバヘッド・バイトからデータグラム・ポインタ値を
除去し、前記数値を回路６２５に供給する。その後、後
者の回路は、（図３に示すように）ＳＰＥの一部を形成
している経路オーバヘッド（ＰＯＨ）バイトを除去し、
この経路オーバヘッド（ＰＯＨ）バイトを従来のＰＯＨ
プロセッサ６３０に供給する。とりわけ、後者のプロセ
ッサは、後で説明する方法で、経路オーバヘッドからス
クランブラ・コードを除去し、そのコードを、ＳＤＬ受
信装置プロセッサ７００のフレーム・ペイロード・デス
クランブラ７０５に供給する。デスクランブラ７０５
は、オーバヘッド発生装置１３５（図２）が、フレーム
・ペイロード・スクランブラ１４０に供給するデータグ
ラムを回収するために、受信コードを使用してペイロー
ドをデスクランブルする。その後、デスクランブラ７０
５は、デスクランブルしたペイロードをＳＤＬ取得プロ
セッサ７１０に供給し、このプロセッサは、データグラ
ム上でＣＲＣ発生装置１３０（図２）が発生した、ＳＤ
ＬオーバヘッドＣＲＣ値上で同期する。プロセッサ７１
０は、前記同期を行い、その結果、データグラムである
と考えられるものの上で発生するＣＲＣ値は、発生装置
１３０のＣＲＣ値と等しくなる。前記ＣＲＣ値が等しく
ない場合には、プロセッサ７１０は、データグラムであ
ってほしいと考えているものをカバーしている境界（ま
たは窓）を１ビットだけ移動し、ＣＲＣを再度計算す
る。後者のＣＲＣが、発生装置１３０のＣＲＣに等しい
場合には、プロセッサ７１０は、新しい境界がデータグ
ラムを含んでいると結論する。等しくない場合には、プ
ロセッサ７１０は、再び境界を１ビットだけ移動しＣＲ
Ｃを再度計算する。プロセッサ７１０は、それが計算す
るＣＲＣが、ＰＯＨが受信するＣＲＣと等しくなるまで
このプロセスを継続して行う。この事象が発生した場合
には、プロセッサ７１０は、前記境界を知り、長さバイ
トの数値を確認することができる。その後、プロセッサ
７１０は、データグラムをＳＤＬオーバヘッド・プロセ
ッサ７２０に供給し、このＳＤＬオーバヘッド・プロセ
ッサ７２０は、サイズおよびＱｏＳバイトを除去し、こ
れら数値をそれぞれ経路７１５および７１７に供給す
る。プロセッサ７１０は、またデータグラムをＱｏＳプ
ロセッサ７２０に供給し、このプロセッサは、ＱｏＳプ
ロセッサ１１５（図２）と類似の方法で動作する。
ワーク５０１を通して送信するＳＰＥを受信するための
受信装置である。前記受信装置は、セット／リセットス
クランブラ５００（図２）によりスクランブルされたデ
ータをデスクランブルする従来のセット／リセット・デ
スクランブラ６１０を含む。後者の回路からの出力は、
デマルチプレクサ６２０に供給され、入力信号がいわゆ
る連結信号である場合には、このデマルチプレクサ６２
０は、１ｘ１デマルチプレクサであってもよい。そうで
ない場合、マルチプレクサ６２０としては、１ｘＮデマ
ルチプレクサを使用することができ、このデマルチプレ
クサは、デスクランブラ６１０からの入力データ・スト
リームを形成している、複数の独立データ・ストリーム
にデスクランブルする。前記デマルチプレクシングの結
果、移送オーバヘッド信号が、ＴＯＨプロセッサ６１５
に供給され、付随するペイロードが、従来のインターフ
ェース・プロセッサ／フレーム・ディスアセンブラ回路
６２５に供給される。ＴＯＨプロセッサ６１５は、移送
オーバヘッド・バイトからデータグラム・ポインタ値を
除去し、前記数値を回路６２５に供給する。その後、後
者の回路は、（図３に示すように）ＳＰＥの一部を形成
している経路オーバヘッド（ＰＯＨ）バイトを除去し、
この経路オーバヘッド（ＰＯＨ）バイトを従来のＰＯＨ
プロセッサ６３０に供給する。とりわけ、後者のプロセ
ッサは、後で説明する方法で、経路オーバヘッドからス
クランブラ・コードを除去し、そのコードを、ＳＤＬ受
信装置プロセッサ７００のフレーム・ペイロード・デス
クランブラ７０５に供給する。デスクランブラ７０５
は、オーバヘッド発生装置１３５（図２）が、フレーム
・ペイロード・スクランブラ１４０に供給するデータグ
ラムを回収するために、受信コードを使用してペイロー
ドをデスクランブルする。その後、デスクランブラ７０
５は、デスクランブルしたペイロードをＳＤＬ取得プロ
セッサ７１０に供給し、このプロセッサは、データグラ
ム上でＣＲＣ発生装置１３０（図２）が発生した、ＳＤ
ＬオーバヘッドＣＲＣ値上で同期する。プロセッサ７１
０は、前記同期を行い、その結果、データグラムである
と考えられるものの上で発生するＣＲＣ値は、発生装置
１３０のＣＲＣ値と等しくなる。前記ＣＲＣ値が等しく
ない場合には、プロセッサ７１０は、データグラムであ
ってほしいと考えているものをカバーしている境界（ま
たは窓）を１ビットだけ移動し、ＣＲＣを再度計算す
る。後者のＣＲＣが、発生装置１３０のＣＲＣに等しい
場合には、プロセッサ７１０は、新しい境界がデータグ
ラムを含んでいると結論する。等しくない場合には、プ
ロセッサ７１０は、再び境界を１ビットだけ移動しＣＲ
Ｃを再度計算する。プロセッサ７１０は、それが計算す
るＣＲＣが、ＰＯＨが受信するＣＲＣと等しくなるまで
このプロセスを継続して行う。この事象が発生した場合
には、プロセッサ７１０は、前記境界を知り、長さバイ
トの数値を確認することができる。その後、プロセッサ
７１０は、データグラムをＳＤＬオーバヘッド・プロセ
ッサ７２０に供給し、このＳＤＬオーバヘッド・プロセ
ッサ７２０は、サイズおよびＱｏＳバイトを除去し、こ
れら数値をそれぞれ経路７１５および７１７に供給す
る。プロセッサ７１０は、またデータグラムをＱｏＳプ
ロセッサ７２０に供給し、このプロセッサは、ＱｏＳプ
ロセッサ１１５（図２）と類似の方法で動作する。
【００１９】より詳細に説明すると、（また図２のとこ
ろですでに説明したのと類似の方法で）、ＱｏＳプロセ
ッサ７２０は、またプロセッサ７１５から受信する、デ
ータグラムと一致しなければならない優先順位のレベル
を決定する。この場合、前記優先順位は、経路７１７を
通して受信するＱｏＳ値に基づいている。同様に、Ｑｏ
Ｓプロセッサ７２０は、データ・バッファ７２５−１
に、最高レベルの品質に関連するデータグラムを記憶
し、データ・バッファ７２５−２に、最高レベルの次の
品質に関連するデータグラムを記憶する。以下同様であ
る。同様に、バッファ７２５−１から７２５−Ｎの中の
一つまたはそれ以上は、バッファ７２５−１に点線で示
すように、経路を通して出力プロセッサ７３０に直結し
ている。このことは、データグラムがバッファに記憶さ
れずにバッファを通して出力プロセッサ７３０に直接送
られることを意味する。
ろですでに説明したのと類似の方法で）、ＱｏＳプロセ
ッサ７２０は、またプロセッサ７１５から受信する、デ
ータグラムと一致しなければならない優先順位のレベル
を決定する。この場合、前記優先順位は、経路７１７を
通して受信するＱｏＳ値に基づいている。同様に、Ｑｏ
Ｓプロセッサ７２０は、データ・バッファ７２５−１
に、最高レベルの品質に関連するデータグラムを記憶
し、データ・バッファ７２５−２に、最高レベルの次の
品質に関連するデータグラムを記憶する。以下同様であ
る。同様に、バッファ７２５−１から７２５−Ｎの中の
一つまたはそれ以上は、バッファ７２５−１に点線で示
すように、経路を通して出力プロセッサ７３０に直結し
ている。このことは、データグラムがバッファに記憶さ
れずにバッファを通して出力プロセッサ７３０に直接送
られることを意味する。
【００２０】各バッファ７２５−１から７２５−Ｎは、
また優先順位タイプに基づいて、出力プロセッサ７３０
にアクセスするために競合しているスケジュール作成プ
ロセッサ（図示せず）を含む。例えば、多数のバッファ
が、出力プロセッサ７３０へのアクセスで競合した場合
には、最も高いレベルの優先順位を持つバッファが、前
記出力プロセッサ７３０にアクセスすることができる。
より詳細に説明すると、より高い優先順位を持つバッフ
ァが、プロセッサ７３０にアクセスしたがっていること
が分かった場合、各競合プロセッサは自らのアクセスを
キャンセルする。それ故、出力プロセッサ７３０は、前
記競合に勝ったバッファ７２５−ｉからのデータグラム
を受信し、前記データグラムを、受信した状態のまま、
ＳＤＬ受信装置７００と、例えば、インターネット・ル
ータのような他の何等かのインターネット施設との間で
インターフェースの働きをする、従来のインターフェー
ス・バッファ６３５に転送する。他の方法としては、プ
ロセッサ７３０は、他のあるＱｏＳスケジュール作成政
策により、バッファ７２５−ｉからデータグラムを受信
することができる。
また優先順位タイプに基づいて、出力プロセッサ７３０
にアクセスするために競合しているスケジュール作成プ
ロセッサ（図示せず）を含む。例えば、多数のバッファ
が、出力プロセッサ７３０へのアクセスで競合した場合
には、最も高いレベルの優先順位を持つバッファが、前
記出力プロセッサ７３０にアクセスすることができる。
より詳細に説明すると、より高い優先順位を持つバッフ
ァが、プロセッサ７３０にアクセスしたがっていること
が分かった場合、各競合プロセッサは自らのアクセスを
キャンセルする。それ故、出力プロセッサ７３０は、前
記競合に勝ったバッファ７２５−ｉからのデータグラム
を受信し、前記データグラムを、受信した状態のまま、
ＳＤＬ受信装置７００と、例えば、インターネット・ル
ータのような他の何等かのインターネット施設との間で
インターフェースの働きをする、従来のインターフェー
ス・バッファ６３５に転送する。他の方法としては、プ
ロセッサ７３０は、他のあるＱｏＳスケジュール作成政
策により、バッファ７２５−ｉからデータグラムを受信
することができる。
【００２１】図６は、送信装置のところの、ＳＤＬプロ
セッサで使用される、フレーム・ペイロード・スクラン
ブラのブロック図である。フレーム・ペイロード・スク
ランブラ８００は、その動作が下記の多項式を特徴とす
るシフト・レジスタを備える、スクランブラ・セクショ
ン８１０を含む。 １＋ｘ2＋ｘ19＋ｘ21＋ｘ40
セッサで使用される、フレーム・ペイロード・スクラン
ブラのブロック図である。フレーム・ペイロード・スク
ランブラ８００は、その動作が下記の多項式を特徴とす
るシフト・レジスタを備える、スクランブラ・セクショ
ン８１０を含む。 １＋ｘ2＋ｘ19＋ｘ21＋ｘ40
【００２２】前記多項関数は、加算回路８２０−１から
８２０−３と一緒に、レジスタ８１５−１（ビットａ0
と しても示す）の出力８１６のところで、論理１およ
び０のランダムおよび連続パターンを発生するために、
システム・クロック信号（図示せず）により駆動され
る、複数のレジスタ８１５−１から８１５−４０により
形成されるシフト・レジスタにより、スクランブラ８１
０で実行される。論理１および０のランダムおよび連続
ストリームが、経路８１６の延長部を通して、排他的論
理和（Ｅｘ Ｏｒ）回路８３０の入力の一つに送られ
る。スクランブルされるデータ（ビット）は、経路８２
５を通して排他的論理和回路８３０他の入力に供給され
る。排他的論理和のスクランブルされた結果は、その
後、経路８３１に供給される。図２の場合には、入力経
路８２５は、オーバヘッド発生装置１３５から延びてい
て、出力経路８３１は、フレーム・アセンブラ３００の
入力の一つに接続している。スクランブラ８１０は、少
なくとも一つのビットが、論理１（ゼロでない）でなけ
ればならない４０ビット・データ語を使用してスタート
アップの時に初期化されることに留意されたい。
８２０−３と一緒に、レジスタ８１５−１（ビットａ0
と しても示す）の出力８１６のところで、論理１およ
び０のランダムおよび連続パターンを発生するために、
システム・クロック信号（図示せず）により駆動され
る、複数のレジスタ８１５−１から８１５−４０により
形成されるシフト・レジスタにより、スクランブラ８１
０で実行される。論理１および０のランダムおよび連続
ストリームが、経路８１６の延長部を通して、排他的論
理和（Ｅｘ Ｏｒ）回路８３０の入力の一つに送られ
る。スクランブルされるデータ（ビット）は、経路８２
５を通して排他的論理和回路８３０他の入力に供給され
る。排他的論理和のスクランブルされた結果は、その
後、経路８３１に供給される。図２の場合には、入力経
路８２５は、オーバヘッド発生装置１３５から延びてい
て、出力経路８３１は、フレーム・アセンブラ３００の
入力の一つに接続している。スクランブラ８１０は、少
なくとも一つのビットが、論理１（ゼロでない）でなけ
ればならない４０ビット・データ語を使用してスタート
アップの時に初期化されることに留意されたい。
【００２３】受信装置６００（図５）のデスクランブラ
回路７０５を送信装置のスクランブラ８１０と同期させ
るために、スクランブラ８００は、送信装置のスクラン
ブラ８１０の状態（すなわち、スクランブラ・コード）
が、将来予め定めた数のバイトになるかどうかを予想
し、（本特許明細書においては、「予定」とも呼ぶ）、
その予想／決定を受信装置に供給し、その結果、ＳＤＬ
受信装置は、送信装置と正しく同期し、受信し、スクラ
ンブルしたペイロードを正しくデスクランブルする。前
記決定は、受信装置ＳＤＬに周期的に送信される。従っ
て、その後、受信装置は、前記同期がズレた場合何時で
も、送信装置との同期を迅速に回復することができる。
回路７０５を送信装置のスクランブラ８１０と同期させ
るために、スクランブラ８００は、送信装置のスクラン
ブラ８１０の状態（すなわち、スクランブラ・コード）
が、将来予め定めた数のバイトになるかどうかを予想
し、（本特許明細書においては、「予定」とも呼ぶ）、
その予想／決定を受信装置に供給し、その結果、ＳＤＬ
受信装置は、送信装置と正しく同期し、受信し、スクラ
ンブルしたペイロードを正しくデスクランブルする。前
記決定は、受信装置ＳＤＬに周期的に送信される。従っ
て、その後、受信装置は、前記同期がズレた場合何時で
も、送信装置との同期を迅速に回復することができる。
【００２４】ＳＯＮＥＴフレーム（特に、経路オーバヘ
ッド）は、例えば、５バイトのデータを含む、前記予想
／決定を送信するのに使用することができる限られた量
のデータ・バイトを持ち、予想デスクランブリング・コ
ードは、一つの実施形態として、二つの連続フレームに
より送信される。それ故、受信装置は、最大二つのフレ
ームだけ同期からズレる場合がでてくる。（適当な数の
バイト位置を使用することができる場合には、デスクラ
ンブリング・コードを一つのフレームで送信することが
できることが分かる。この場合、受信装置は、１フレー
ムだけ、同期からズレる。）より詳細に説明すると、経
路オーバヘッドの、いわゆるＨ４、Ｚ３およびＺ４バイ
トは、受信装置の予想された状態を受信装置に移送する
のに使用される。この場合、５バイト状態上で発生した
ＣＲＣコードも、前記経路オーバヘッド・バイトの一つ
により送信される。
ッド）は、例えば、５バイトのデータを含む、前記予想
／決定を送信するのに使用することができる限られた量
のデータ・バイトを持ち、予想デスクランブリング・コ
ードは、一つの実施形態として、二つの連続フレームに
より送信される。それ故、受信装置は、最大二つのフレ
ームだけ同期からズレる場合がでてくる。（適当な数の
バイト位置を使用することができる場合には、デスクラ
ンブリング・コードを一つのフレームで送信することが
できることが分かる。この場合、受信装置は、１フレー
ムだけ、同期からズレる。）より詳細に説明すると、経
路オーバヘッドの、いわゆるＨ４、Ｚ３およびＺ４バイ
トは、受信装置の予想された状態を受信装置に移送する
のに使用される。この場合、５バイト状態上で発生した
ＣＲＣコードも、前記経路オーバヘッド・バイトの一つ
により送信される。
【００２５】図７は、スクランブリング／デスクランブ
リング・コード用の例示としてのフォーマットである。
このフォーマットは、フィールド７０−１から７０−５
を含む。フィールド７０−１は、論理１に設定されたス
タート／開始ビットと、その後の３２ビットのスクラン
ブリング・コード（状態）を含むフィールド７０−２を
含む。フィールド７０−１および７０−２は、第一の送
信フレームの経路オーバヘッドの、前記フィールド内に
挿入される三つのバイトを備える。フィールド７０−３
は、一つの終わりビットと、その後の５バイトのコード
の残りのビットを含むフィールド７０−４を含む。５バ
イト・コード上で発生したＣＲＣは、フィールド７０−
５に挿入される。フィールド７０−３から７０−５で形
成された３バイトのデータは、第二の後続の送信フレー
ム内に挿入される経路オーバヘッドのＨ４、Ｚ３および
Ｚ４バイト内に挿入される。ＰＯＨプロセッサ６３０
（図５）は、二つのフレーム上で、５バイトのコードを
アセンブルし、それ自身のＣＲＣを発生し、そのＣＲＣ
を経路オーバヘッドで受信したＣＲＣと比較する。
リング・コード用の例示としてのフォーマットである。
このフォーマットは、フィールド７０−１から７０−５
を含む。フィールド７０−１は、論理１に設定されたス
タート／開始ビットと、その後の３２ビットのスクラン
ブリング・コード（状態）を含むフィールド７０−２を
含む。フィールド７０−１および７０−２は、第一の送
信フレームの経路オーバヘッドの、前記フィールド内に
挿入される三つのバイトを備える。フィールド７０−３
は、一つの終わりビットと、その後の５バイトのコード
の残りのビットを含むフィールド７０−４を含む。５バ
イト・コード上で発生したＣＲＣは、フィールド７０−
５に挿入される。フィールド７０−３から７０−５で形
成された３バイトのデータは、第二の後続の送信フレー
ム内に挿入される経路オーバヘッドのＨ４、Ｚ３および
Ｚ４バイト内に挿入される。ＰＯＨプロセッサ６３０
（図５）は、二つのフレーム上で、５バイトのコードを
アセンブルし、それ自身のＣＲＣを発生し、そのＣＲＣ
を経路オーバヘッドで受信したＣＲＣと比較する。
【００２６】前記比較が肯定的（成功）であり、５バイ
トを特徴とする予定された状態 が受信装置のところの
現在の状態と一致している場合には、ＰＯＨプロセッサ
は、新しい受信した予定された状態を無視するが、それ
によりデスクランブラ７０５は、現在のコードまたは状
態を使用して、デスクランブリングを継続して行う。同
様に、前記比較が否定的（失敗）である場合には、ＰＯ
Ｈプロセッサ６３０は、新しく受信した状態を無視し、
それにより、この場合もまた、デスクランブラ７０５
は、現在のコードまたは状態を使用して、デスクランブ
リングを継続して行う。また、前記比較が、三つの連続
しているサイクル上をパスし、予定された送信装置状態
が、デスクランブラ７０５のところの現在の状態を一致
しない場合には、ＰＯＨプロセッサ６３０は、最新の送
信装置の予定された状態をデスクランブラ７０５に供給
し、その後、デスクランブラ７０５は、新しく受信した
データグラム・ペイロードをデスクランブルするために
この状態を使用する。
トを特徴とする予定された状態 が受信装置のところの
現在の状態と一致している場合には、ＰＯＨプロセッサ
は、新しい受信した予定された状態を無視するが、それ
によりデスクランブラ７０５は、現在のコードまたは状
態を使用して、デスクランブリングを継続して行う。同
様に、前記比較が否定的（失敗）である場合には、ＰＯ
Ｈプロセッサ６３０は、新しく受信した状態を無視し、
それにより、この場合もまた、デスクランブラ７０５
は、現在のコードまたは状態を使用して、デスクランブ
リングを継続して行う。また、前記比較が、三つの連続
しているサイクル上をパスし、予定された送信装置状態
が、デスクランブラ７０５のところの現在の状態を一致
しない場合には、ＰＯＨプロセッサ６３０は、最新の送
信装置の予定された状態をデスクランブラ７０５に供給
し、その後、デスクランブラ７０５は、新しく受信した
データグラム・ペイロードをデスクランブルするために
この状態を使用する。
【００２７】図６に戻って説明すると、５バイトからな
る予想状態は、それぞれが、例えば、２５６の位置を持
ち、それぞれの位置が４０ビット（５バイト）を持つ、
各表８４０−１から８４０−５の位置にアクセスするこ
とにより発生する。本発明の例示としての実施形態の場
合には、表５は最上位データを示し、表１は最下位のデ
ータを示す。最上位の表８４０−１にアクセスするため
に使用するアドレスは、スクランブラ８１０が出力した
最上位ビットから、すなわち、ビットａ39からａ32で形
成され、最上位の次の表８４０−２にアクセスするため
に使用するアドレスは、スクランブラ８１０が出力した
次の有意ビットのグループ、すなわち、ビットａ31から
ａ24で形成される。以下同じである。アクセスされた表
が出力する最上位ビットは、排他的論理和プロセス８６
０を通して送られ、その結果は、デスクランブリング・
コードのビットｂ39として出力される。同様に、前記表
が出力する最上位の次のビットも排他的論理和プロセス
８６０を通して送られ、その結果は、コード語のビット
ｂ38として送られる。以下同じである。ビットｂ39から
ｂ0 により予定されたコード語は、その後、ＰＯＨプロ
セッサ２００（図１）に送られる。
る予想状態は、それぞれが、例えば、２５６の位置を持
ち、それぞれの位置が４０ビット（５バイト）を持つ、
各表８４０−１から８４０−５の位置にアクセスするこ
とにより発生する。本発明の例示としての実施形態の場
合には、表５は最上位データを示し、表１は最下位のデ
ータを示す。最上位の表８４０−１にアクセスするため
に使用するアドレスは、スクランブラ８１０が出力した
最上位ビットから、すなわち、ビットａ39からａ32で形
成され、最上位の次の表８４０−２にアクセスするため
に使用するアドレスは、スクランブラ８１０が出力した
次の有意ビットのグループ、すなわち、ビットａ31から
ａ24で形成される。以下同じである。アクセスされた表
が出力する最上位ビットは、排他的論理和プロセス８６
０を通して送られ、その結果は、デスクランブリング・
コードのビットｂ39として出力される。同様に、前記表
が出力する最上位の次のビットも排他的論理和プロセス
８６０を通して送られ、その結果は、コード語のビット
ｂ38として送られる。以下同じである。ビットｂ39から
ｂ0 により予定されたコード語は、その後、ＰＯＨプロ
セッサ２００（図１）に送られる。
【００２８】各表に記憶されたデータは、スクランブラ
８１０類似のスクランブラを使用して、オフラインで発
生することができる。表８４０−５を参照しながら、よ
り詳細に説明すると、ビットａ39からａ32で形成するこ
とができ、最上位のアドレスによりアクセスされた位置
に挿入されるエントリは、これらビットに対する論理数
値（１１１１１１１１）を、それぞれ、レジスタ８１５
−４０から８１５−３３に挿入し、０をオフライン・ス
クランブラの他の各レジスタに挿入し、スクランブラを
予定した状態にクロック制御することにより発生するこ
とができる。予想／予定された状態のレジスタ８１５−
４０から８１５−１の内容は、その後、表５の位置アド
レス１１１１１１１１のところに挿入される。表５のア
ドレス１１１１１１１０の次に有意なアドレスを形成し
ているビットの論理数値は、その後、それぞれレジスタ
８１５−４０から８１５−３３にロードされるが、この
場合、他のレジスタにはゼロ（０）がロードされる。オ
フライン・スクランブラ８１０は、その後、予定された
状態にクロック制御され、レジスタ８１５−４０から８
１５−１の内容は、表５の位置１１１１１１１０に挿入
される。このプロセスは、表５の残りの各アドレス位置
に対して継続して行われる。表４に対するエントリを発
生するために類似の手順が使用される。表８４０−４を
参照しながら、より詳細に説明すると、ビットａ31から
ａ24で形成することができる、最上位のアドレスにより
アクセスされた位置に挿入されるエントリは、これらビ
ットに対する論理数値（１１１１１１１１）を、それぞ
れ、レジスタ８１５−３２から８１５−２５に挿入し、
０をオフライン・スクランブラの他の各レジスタに挿入
し、スクランブラを予定した状態に、クロック制御する
ことにより発生させることができる。予想／予定された
状態の、レジスタ８１５−４０から８１５−１の内容
は、その後、表４の位置アドレス１１１１１１１１に挿
入される。表４のアドレス１１１１１１１０の次に有意
なアドレスを形成しているビットの論理数値は、その
後、それぞれレジスタ８１５−３２から８１５−２５に
ロードされるが、この場合、他のレジスタにはゼロ
（０）がロードされる。オフライン・スクランブラ８１
０は、その後、予定された状態にクロック制御され、レ
ジスタ８１５−４０から８１５−１の内容は、表４の位
置１１１１１１１０に挿入される。このプロセスは、表
４（８４０−２）の残りの各アドレス位置に対して継続
して行われる。
８１０類似のスクランブラを使用して、オフラインで発
生することができる。表８４０−５を参照しながら、よ
り詳細に説明すると、ビットａ39からａ32で形成するこ
とができ、最上位のアドレスによりアクセスされた位置
に挿入されるエントリは、これらビットに対する論理数
値（１１１１１１１１）を、それぞれ、レジスタ８１５
−４０から８１５−３３に挿入し、０をオフライン・ス
クランブラの他の各レジスタに挿入し、スクランブラを
予定した状態にクロック制御することにより発生するこ
とができる。予想／予定された状態のレジスタ８１５−
４０から８１５−１の内容は、その後、表５の位置アド
レス１１１１１１１１のところに挿入される。表５のア
ドレス１１１１１１１０の次に有意なアドレスを形成し
ているビットの論理数値は、その後、それぞれレジスタ
８１５−４０から８１５−３３にロードされるが、この
場合、他のレジスタにはゼロ（０）がロードされる。オ
フライン・スクランブラ８１０は、その後、予定された
状態にクロック制御され、レジスタ８１５−４０から８
１５−１の内容は、表５の位置１１１１１１１０に挿入
される。このプロセスは、表５の残りの各アドレス位置
に対して継続して行われる。表４に対するエントリを発
生するために類似の手順が使用される。表８４０−４を
参照しながら、より詳細に説明すると、ビットａ31から
ａ24で形成することができる、最上位のアドレスにより
アクセスされた位置に挿入されるエントリは、これらビ
ットに対する論理数値（１１１１１１１１）を、それぞ
れ、レジスタ８１５−３２から８１５−２５に挿入し、
０をオフライン・スクランブラの他の各レジスタに挿入
し、スクランブラを予定した状態に、クロック制御する
ことにより発生させることができる。予想／予定された
状態の、レジスタ８１５−４０から８１５−１の内容
は、その後、表４の位置アドレス１１１１１１１１に挿
入される。表４のアドレス１１１１１１１０の次に有意
なアドレスを形成しているビットの論理数値は、その
後、それぞれレジスタ８１５−３２から８１５−２５に
ロードされるが、この場合、他のレジスタにはゼロ
（０）がロードされる。オフライン・スクランブラ８１
０は、その後、予定された状態にクロック制御され、レ
ジスタ８１５−４０から８１５−１の内容は、表４の位
置１１１１１１１０に挿入される。このプロセスは、表
４（８４０−２）の残りの各アドレス位置に対して継続
して行われる。
【００２９】前記手順は、また前記方法で前記表に記入
するために、表３、表２および表１に適用される。予定
した状態を決定するには、他の方法も使用することがで
きる。例えば、一方のスクランブラが現在のビット上で
動作し、第二のスクランブラが、予定された点で、第一
のスクランブラより前に動作するように送信されたもの
は、並列で動作している二つのスクランブラを使用する
ことができる。もう一つの例としては、現在のビットと
予定されたビットとの間のスクランブラの出力が、出力
と一緒に排他的論理和用のバッファに記憶されるよう
に、一台のスクランブラを予定された点で動作させるこ
とができる。
するために、表３、表２および表１に適用される。予定
した状態を決定するには、他の方法も使用することがで
きる。例えば、一方のスクランブラが現在のビット上で
動作し、第二のスクランブラが、予定された点で、第一
のスクランブラより前に動作するように送信されたもの
は、並列で動作している二つのスクランブラを使用する
ことができる。もう一つの例としては、現在のビットと
予定されたビットとの間のスクランブラの出力が、出力
と一緒に排他的論理和用のバッファに記憶されるよう
に、一台のスクランブラを予定された点で動作させるこ
とができる。
【００３０】すでに説明したように、デスクランブラ７
０５のアーキテクチャは、図８に示すように、スクラン
ブラ８１０に類似しているので、動作も類似している。
特に、図８を見れば分かるが、ＰＯＨプロセッサ６３０
が経路７０６を通してデスクランブラ７０５に供給する
コード語を形成しているビットがそれぞれレジスタｂ39
からｂ0 にロードされる。スクランブラ７０５は、それ
がインターフェース・プロセッサ６２５から受信するペ
イロードに前記コード語を適用し、排他的論理和回路を
通してＳＤＬ取得プロセッサ７１０にスクランブルした
結果を出力する。
０５のアーキテクチャは、図８に示すように、スクラン
ブラ８１０に類似しているので、動作も類似している。
特に、図８を見れば分かるが、ＰＯＨプロセッサ６３０
が経路７０６を通してデスクランブラ７０５に供給する
コード語を形成しているビットがそれぞれレジスタｂ39
からｂ0 にロードされる。スクランブラ７０５は、それ
がインターフェース・プロセッサ６２５から受信するペ
イロードに前記コード語を適用し、排他的論理和回路を
通してＳＤＬ取得プロセッサ７１０にスクランブルした
結果を出力する。
【００３１】上記説明は、本発明の原理を説明するため
のものに過ぎない。当業者であれば、本特許明細書にハ
ッキリと図示し、説明してはいないが、本発明の原理を
使用した多数の装置を考案することができるだろう。し
かし、それら装置は、本発明の精神および範囲内に含ま
れる。
のものに過ぎない。当業者であれば、本特許明細書にハ
ッキリと図示し、説明してはいないが、本発明の原理を
使用した多数の装置を考案することができるだろう。し
かし、それら装置は、本発明の精神および範囲内に含ま
れる。
【図１】従来のデータ・システムが、送信データグラム
およびパケットの境界を区切る方法を示す図である。
およびパケットの境界を区切る方法を示す図である。
【図２】本発明の原理を使用することができる単純化デ
ータ・リンク送信装置システムのブロック図である。
ータ・リンク送信装置システムのブロック図である。
【図３】ＳＯＮＥＴ（ＳＴＳ−１）同期移送信号レベル
１のレイアウトを示す図である。
１のレイアウトを示す図である。
【図４】複数のＳＴＳフレームを持つ同期ペイロード・
エンベロープを形成するための他の装置を示す図であ
る。
エンベロープを形成するための他の装置を示す図であ
る。
【図５】本発明の原理を使用することができる単純化デ
ータ・リンク受信装置システムのブロック図である。
ータ・リンク受信装置システムのブロック図である。
【図６】図２のフレーム・ペイロード・スクランブラの
ブロック図である。
ブロック図である。
【図７】図２のフレーム・ペイロード・スクランブラ
が、ＳＯＮＥＴフレームの経路オーバヘッド・セクショ
ンに挿入するデスクランブリング・コードのフォーマッ
トを示す図である。
が、ＳＯＮＥＴフレームの経路オーバヘッド・セクショ
ンに挿入するデスクランブリング・コードのフォーマッ
トを示す図である。
【図８】図５のフレーム・ペイロード・デスクランブラ
のブロック図である。
のブロック図である。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０４Ｌ 29/06 Ｈ０４Ｌ 13/00 ３０５Ｚ (72)発明者 ブハラット タラチャンド ドシ アメリカ合衆国 ニュージャーシィ，ホル ムデル，デアポンド レーン ５ (72)発明者 サブラマニアム ドラヴィダ アメリカ合衆国 ニュージャーシィ，フリ ーホールド，クリムソン レーン 11 (72)発明者 エンリキュー ハーナンデッツ−ヴァレン シア アメリカ合衆国 ニュージャーシィ，ハイ ランズ，ヴァレイ アヴェニュー 78 (72)発明者 ムラリ クリシュナスワミイ アメリカ合衆国 ニュージャーシィ，ピス カッタウェィ，ヘッジロウ ストリート 23 (72)発明者 ジェームス エス．マンチェスター アメリカ合衆国 ニュージャーシィ，フリ ーホールド，ボウン アヴェニュー 36
Claims (5)
- 【請求項１】 単純化データ・リンク・プロトコルに従
ってインターネット施設から受信したデータグラムを処
理し、前記処理したデータグラムを光学経路を通して送
信するための単純化データ・リンク装置であって、前記
データグラムが、特定の数のデータ・バイトから形成さ
れ、サービスの予め定めた品質に関連し、 インターネットからデータグラムを受信し、前記データ
グラムを形成するデータ・バイトの数の関数として決定
されるサイズの数値を前記データグラムに割り当て、あ
るバッファに記憶するために前記データグラムを転送
し、その際、前記バッファが、前記データグラムに割り
当てられた優先順位のレベルを示すサービス・インジケ
ータの品質の関数として選択され、またその後、前記選
択されたバッファの内容が、前記割り当てられた優先順
位のレベルと同一基準のレベルで処理される単純化デー
タ・リンク・プロセッサを備え、 前記単純化したデータ・リンク・プロセッサが、データ
グラム上で巡回冗長コード（ＣＲＣ）を発生し、前記Ｃ
ＲＣ、サービス・インジケータおよびサイズ数値を前記
データグラムのヘッダ・セクションに挿入し、その後で
結果として得られたデータグラムを第二の装置に供給す
る第一の装置と、 結果として得られるデータグラムを形成しているデータ
・ビットを受信し、特定のコードに従って前記データグ
ラムのビットをスクランブルし、その後、スクランブル
した結果を、前記スクランブルした結果と通路オーバヘ
ッド情報とをペイロードにアセンブルするフレーム・ア
センブラと、前記ペイロードと、関連移送オーバヘッド
情報とをスクランブルし、前記スクランブルした結果を
データのフレームとして出力するスクランブラ回路とを
含む同期光通信ネットワーク装置に供給する第二の装置
とを含む単純化データ・リンク装置。 - 【請求項２】 請求項１に記載の単純化データ・リンク
装置において、前記第二の装置のスクランブリング・プ
ロセスが、多項式、１＋ｘ2＋ｘ19＋ｘ21＋ｘ40を特徴
とする単純化データ・リンク装置。 - 【請求項３】 請求項１に記載の単純化データ・リンク
装置において、前記同期光通信ネットワーク装置が、さ
らに、前記ペイロードの一部として含まれている経路オ
ーバヘッド情報を発生する経路オーバヘッド・プロセッ
サを含み、前記情報経路オーバヘッド情報が、前記デー
タグラムをスクランブルするために、第二の装置により
使用された特定のコードの関数としてのデスクランブリ
ング・コードを含む単純化データ・リンク装置。 - 【請求項４】 請求項１に記載の単純化データ・リンク
装置において、前記同期光通信ネットワーク装置が、さ
らに、前記ペイロードの一部として含まれている経路オ
ーバヘッド情報を発生する経路オーバヘッド・プロセス
を含み、前記情報経路オーバヘッド情報が、前記データ
グラムをスクランブルするために、第二の装置により使
用された特定のコードの関数としてのデスクランブリン
グ・コードの第一の部分を含み、前記光学経路に出力さ
れる次のフレーム内に含まれる前記経路オーバヘッド情
報が、前記第二の装置のデスクランブリング・コードの
第二の部分を含む単純化データ・リンク装置。 - 【請求項５】 インターネット施設から受信したデータ
グラムを処理し、処理したデータグラムを非常に高速な
データ速度でネットワークを通してデータを送信する施
設に供給するための装置であって、 スクランブルしたデータグラムを形成するために、現在
のスクランブリング・コードで始まるデータグラム・ビ
ットをスクランブルし、予め定めた数のビットだけ現在
のコードの後ろに続き、受信装置のところでデータグラ
ムをデスクランブリングするために動作することがで
き、受信装置にスクランブルしたデータグラムを送信す
る際に、予定されたデスクランブリング・コードを含
み、受信装置のところで、スクランブルしたデータグラ
ムを受信し、予定されたデスクランブリング・コードを
スクランブリング・コードに形成し、スクランブルした
データグラムをデスクランブリングするための第一のス
クランブラを備える装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/947538 | 1997-10-11 | ||
| US08/947,538 US6263443B1 (en) | 1997-10-11 | 1997-10-11 | Simplified data link protocol processor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11234235A true JPH11234235A (ja) | 1999-08-27 |
Family
ID=25486286
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10287153A Pending JPH11234235A (ja) | 1997-10-11 | 1998-10-09 | 単純化データ・リンク |
Country Status (6)
| Country | Link |
|---|---|
| US (2) | US6263443B1 (ja) |
| EP (1) | EP0909051A2 (ja) |
| JP (1) | JPH11234235A (ja) |
| CN (1) | CN1233899A (ja) |
| AU (1) | AU8837998A (ja) |
| CA (1) | CA2248915A1 (ja) |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3850151B2 (ja) * | 1998-10-20 | 2006-11-29 | 富士通株式会社 | 無線基地局受信同期保護設定方式 |
| US6502197B1 (en) * | 1998-11-23 | 2002-12-31 | Cypress Semiconductor Corp. | Method and architecture for synchronizing a transport and path overhead generator and/or extractor to an path overhead transport and path processor |
| US6665265B1 (en) | 1998-11-23 | 2003-12-16 | Cypress Semiconductor Corp. | Overhead serial communication scheme |
| JP3343906B2 (ja) * | 1999-03-02 | 2002-11-11 | 日本電気株式会社 | 光波ネットワーク |
| US7167443B1 (en) * | 1999-09-10 | 2007-01-23 | Alcatel | System and method for packet level restoration of IP traffic using overhead signaling in a fiber optic ring network |
| WO2001031818A1 (fr) * | 1999-10-28 | 2001-05-03 | Fujitsu Limited | Systeme de transmission |
| JP3539551B2 (ja) | 1999-11-16 | 2004-07-07 | 日本電気株式会社 | 共通搬送波上への異種データトラヒック収容フレーム及び伝送装置 |
| JP2002084257A (ja) * | 2000-07-05 | 2002-03-22 | Sanyo Electric Co Ltd | 直交符号生成装置、スクランブル符号生成装置、およびそれらを用いた携帯無線端末 |
| US6993046B1 (en) | 2000-10-16 | 2006-01-31 | Lucent Technologies Inc. | Mapping of block-encoded data formats onto a bit/byte synchronous transport medium |
| US7099352B1 (en) * | 2001-01-03 | 2006-08-29 | Juniper Networks, Inc. | System, apparatus, and method for increasing resiliency in communications |
| US6973599B2 (en) * | 2001-09-28 | 2005-12-06 | Agilent Technologies, Inc. | Method of and system for constructing valid data for memory-based tests |
| CN100336372C (zh) * | 2001-12-21 | 2007-09-05 | 中兴通讯股份有限公司 | 多通道数据链路协议处理器及其处理方法 |
| KR20050027679A (ko) * | 2003-09-16 | 2005-03-21 | 삼성전자주식회사 | 이동통신시스템에서 고속 패킷 데이터 송/수신장치 및 방법 |
| KR100539261B1 (ko) * | 2004-05-04 | 2005-12-27 | 삼성전자주식회사 | 디지털 데이터의 부호화 장치와 ｄｖｄ로의 기록 장치 및그 방법 |
| WO2007063482A2 (en) * | 2005-11-29 | 2007-06-07 | Nxp B.V. | Bus station and system and method of maintaining synchronizing of a bus station |
| US8635450B2 (en) * | 2005-12-28 | 2014-01-21 | Intel Corporation | IP encapsulation with exposed classifiers |
| US7925957B2 (en) * | 2006-03-20 | 2011-04-12 | Intel Corporation | Validating data using processor instructions |
| US8154918B2 (en) * | 2008-06-30 | 2012-04-10 | Sandisk Il Ltd. | Method for page- and block based scrambling in non-volatile memory |
| CN101605281B (zh) * | 2009-06-10 | 2012-05-09 | 深圳市共进电子股份有限公司 | 一种无源光网络设备中多处理器之间通讯的方法 |
| US8737618B2 (en) * | 2010-02-17 | 2014-05-27 | Telcordia Technologies, Inc. | Secure key distribution for optical code division multiplexed based optical encryption |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5870474A (en) * | 1995-12-04 | 1999-02-09 | Scientific-Atlanta, Inc. | Method and apparatus for providing conditional access in connection-oriented, interactive networks with a multiplicity of service providers |
| CA2124610C (en) * | 1994-05-30 | 1998-10-06 | Charles Kevin Huscroft | Integrated user network interface device |
| US5572515A (en) * | 1994-12-28 | 1996-11-05 | Tektronix, Inc. | Sonet/SDH signal recognition and selection |
| US5729826A (en) * | 1996-07-26 | 1998-03-17 | Gavrilovich; Charles D. | Mobile communication system with moving base station |
| US5563890A (en) * | 1995-06-14 | 1996-10-08 | National Semiconductor Corporation | SONET/SDH pointer justification gap elimination circuit |
| FR2749304B1 (fr) * | 1996-06-04 | 1998-06-26 | Adir | Nouveaux derives du 3-(piperid-4-yl)1,2-benzisoxazole et du 3-(piperazin-4-yl)1,2-benzisoxazole, leurs procedes de preparation et les compositions pharmaceutiques qui les contiennent |
| US5894517A (en) * | 1996-06-07 | 1999-04-13 | Cabletron Systems Inc. | High-speed backplane bus with low RF radiation |
| US5742765A (en) * | 1996-06-19 | 1998-04-21 | Pmc-Sierra, Inc. | Combination local ATM segmentation and reassembly and physical layer device |
| US5936965A (en) * | 1996-07-08 | 1999-08-10 | Lucent Technologies, Inc. | Method and apparatus for transmission of asynchronous, synchronous, and variable length mode protocols multiplexed over a common bytestream |
| US5790557A (en) * | 1996-09-13 | 1998-08-04 | Electronics And Telecommunications Research Institute | Apparatus for implementing the function of a virtual container-11 and a tributary unit group-2 in a synchronous digital hierarchy |
| US5905873A (en) * | 1997-01-16 | 1999-05-18 | Advanced Micro Devices, Inc. | System and method of routing communications data with multiple protocols using crossbar switches |
| US6018530A (en) * | 1997-06-19 | 2000-01-25 | Sham Chakravorty | Method for transmitting using a modified transport control protocol |
| US6041054A (en) * | 1997-09-24 | 2000-03-21 | Telefonaktiebolaget Lm Ericsson | Efficient transport of internet protocol packets using asynchronous transfer mode adaptation layer two |
-
1997
- 1997-10-11 US US08/947,538 patent/US6263443B1/en not_active Expired - Lifetime
-
1998
- 1998-09-28 CA CA002248915A patent/CA2248915A1/en not_active Abandoned
- 1998-10-05 EP EP98308085A patent/EP0909051A2/en not_active Withdrawn
- 1998-10-08 AU AU88379/98A patent/AU8837998A/en not_active Abandoned
- 1998-10-09 CN CN98119799.XA patent/CN1233899A/zh active Pending
- 1998-10-09 JP JP10287153A patent/JPH11234235A/ja active Pending
-
2003
- 2003-04-16 US US10/417,013 patent/USRE40923E1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| CA2248915A1 (en) | 1999-04-11 |
| EP0909051A2 (en) | 1999-04-14 |
| AU8837998A (en) | 1999-04-29 |
| US6263443B1 (en) | 2001-07-17 |
| CN1233899A (zh) | 1999-11-03 |
| USRE40923E1 (en) | 2009-09-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH11234235A (ja) | 単純化データ・リンク | |
| US7055073B2 (en) | Coding method for coding packetized serial data with low overhead | |
| US6650638B1 (en) | Decoding method and decoder for 64b/66b coded packetized serial data | |
| US8625627B2 (en) | Apparatus and method for controlling data transmission | |
| US7440513B2 (en) | Coding and decoding packetized data | |
| US8065584B2 (en) | Transmitting data words | |
| US6609226B1 (en) | Networking device and method for making cyclic redundancy check (CRC) immune to scrambler error duplication | |
| US11108895B2 (en) | Method for providing path signal overhead in the 64B/66B character stream of an itu-t metro transport network using micro-packets | |
| JP2010057202A (ja) | Ｓｏｎｅｔ技術に基づく高速イーサネット | |
| EP1239624A2 (en) | Method and system for frame synchronous forward error correction | |
| US7370263B1 (en) | Hardware efficient CRC generator for high speed communication networks | |
| US6249525B1 (en) | Method of and apparatus for inserting and/or deleting escape characters into and from data packets and datagrams therefor on high speed data stream networking lines | |
| AU1565001A (en) | A method and apparatus for constant throughput rate adaptation | |
| US6970563B1 (en) | System for fast scrambling and descrambling of data | |
| US7023881B1 (en) | System and method for selectively scrambling multidimensional digital frame structure communications | |
| US6952480B1 (en) | Self-synchronous data scrambler | |
| JP3902522B2 (ja) | 中間ネットワークを介してネットワークの部分間で情報のフレームを移送する方法 | |
| JP2766228B2 (ja) | スタッフ同期フレーム制御方式 | |
| US6961350B1 (en) | System and method for segmenting a multidimensional digital frame structure | |
| US8031695B2 (en) | HDLC encoding and decoding techniques | |
| JP3473761B2 (ja) | Ｈｄｌｃ伝送制御方法 | |
| FR2502430A1 (fr) | Reseau a systeme amrt et notamment partie reception d'un coupleur d'acces a un tel reseau | |
| JP2009071654A (ja) | 送信装置、受信装置、送信方法および受信方法 | |
| JPH04252535A (ja) | Ａｔｍ映像符号化伝送装置 | |
| JPH0758738A (ja) | フレーム同期方式 |