JPH11233697A - Semiconductor device and manufacture thereof - Google Patents

Semiconductor device and manufacture thereof

Info

Publication number
JPH11233697A
JPH11233697A JP10041124A JP4112498A JPH11233697A JP H11233697 A JPH11233697 A JP H11233697A JP 10041124 A JP10041124 A JP 10041124A JP 4112498 A JP4112498 A JP 4112498A JP H11233697 A JPH11233697 A JP H11233697A
Authority
JP
Japan
Prior art keywords
stem
mount
pellet
plating film
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10041124A
Other languages
Japanese (ja)
Inventor
Mamoru Ito
護 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP10041124A priority Critical patent/JPH11233697A/en
Publication of JPH11233697A publication Critical patent/JPH11233697A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48095Kinked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/4847Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4911Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16152Cap comprising a cavity for hosting the device, e.g. U-shaped cap

Abstract

PROBLEM TO BE SOLVED: To enhance the radiation performance of FET with suppressing the manufacturing cost from increasing. SOLUTION: This device comprises a mount 15 with a pellet 11 connected through an Au foil 18, a stem 20 connected the mount through a solder zone 32, a spacer 24 fixed to the outside of the mount 15 of the stem 20 through the solder zone 32, a gate lead 27 and a drain lead 28 fixed to the spacer 42 by Ag braze to electrically connect to the pellet 11 through wires 34, and a hermetically sealed cap 38. The stem 20 is made of Cu, the mount 15 is made of CuW with an Au plating film 17 formed on an Ni plating film 16, and the stem 20 is covered with an Ni plating film 22. Thus it is possible to reduce the manufacturing cost with ensuring a high heat radiating performance by the Cu stem and relax the stresses between the pellet and the stem by the CuW mount.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体装置、特
に、放熱構造の改良に関し、例えば、高周波電力増幅用
電界効果トランジスタに利用して有効な技術に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device, and more particularly to an improvement in a heat dissipation structure, for example, to a technique effective for use in a field effect transistor for high frequency power amplification.

【0002】[0002]

【従来の技術】近年、普及が著しい通信機器としてUH
F帯域の電磁波が使用された携帯電話機や自動車電話機
等の移動電話機がある。これらの移動電話機同士を電磁
波によって中継する無線中継局の高周波電力増幅ユニッ
トには高周波電力増幅用電界効果トランジスタ(以下、
FETという。)が使用されている。
2. Description of the Related Art In recent years, UH has been widely used as communication equipment.
There are mobile telephones such as mobile telephones and automobile telephones using F-band electromagnetic waves. A high-frequency power amplifying field-effect transistor (hereinafter, referred to as a high-frequency power amplifying unit) is provided in a high-frequency power amplifying unit of a wireless relay station that relays these mobile telephones by electromagnetic waves.
It is called FET. ) Is used.

【0003】無線中継局の高周波電力増幅ユニットに使
用される従来のFETとして、FET素子を含む増幅回
路が作り込まれた半導体ペレット(以下、ペレットとい
う。)と、ペレットが固着されたステムと、ステムのペ
レットの外側に固着されたスペーサと、スペーサに固着
されてワイヤによってペレットに電気的に接続されたゲ
ートリードおよびドレインリードと、ペレットおよびワ
イヤを気密封止したキャップとを備えているものがあ
る。
As a conventional FET used in a high-frequency power amplification unit of a radio relay station, a semiconductor pellet (hereinafter, referred to as a pellet) in which an amplification circuit including an FET element is built, a stem to which the pellet is fixed, One comprising a spacer fixed to the outside of the stem pellet, a gate lead and a drain lead fixed to the spacer and electrically connected to the pellet by a wire, and a cap hermetically sealing the pellet and the wire. is there.

【0004】このFETにおいては、ペレットの発熱は
ステムを経由して無線中継局の高周波電力増幅ユニット
のマザーボードに放熱されることになる。そこで、熱伝
導性および電気伝導性が良好で熱膨張係数がペレットの
材料に近い銅−タングステン合金(以下、CuWとい
う。)を使用してステムを形成することにより、ステム
の放熱性能を高める技術が提案されている。さらに、放
熱性能を高めるために、CuW製のステムの中央部に台
を形成し、この台の上にペレットを固着することが考え
られる。
In this FET, the heat generated by the pellet is radiated to the motherboard of the high-frequency power amplification unit of the radio relay station via the stem. Therefore, a technique for improving the heat radiation performance of the stem by forming the stem using a copper-tungsten alloy (hereinafter, referred to as CuW) having good thermal conductivity and electric conductivity and a thermal expansion coefficient close to that of the material of the pellet. Has been proposed. Further, in order to enhance the heat radiation performance, it is conceivable to form a base in the center of the stem made of CuW and fix the pellet on the base.

【0005】なお、半導体装置においてCuW等の熱伝
導性の良好な材料を使用して放熱性能を高める技術を述
べてあるとして次のような例がある。すなわち、特開平
8−222668号公報には、チップ裏面にCuW放熱
板またはCu放熱フィンを有するセラミックパッケージ
が提案されている。特開昭61−76148号公報に
は、チップ裏面にCuW製の放熱板を有するセラミック
パッケージが提案されている。特開昭61−16553
号公報には、チップ裏面にCuW製の放熱板または放熱
フィンを有するセラミックパッケージが提案されてい
る。特開昭61−117855号公報には、チップ裏面
に銅−モリブデン合金製の放熱板またはアルミニウム放
熱フィンを有するセラミックPGA形パッケージが提案
されている。特開平8−306849号公報には放熱板
をCuWおよびCuによって形成した樹脂封止パッケー
ジが提案されている。
[0005] The following example describes a technique for improving heat dissipation performance by using a material having good thermal conductivity such as CuW in a semiconductor device. That is, Japanese Patent Application Laid-Open No. 8-222668 proposes a ceramic package having a CuW radiator plate or a Cu radiator fin on the back surface of a chip. JP-A-61-76148 proposes a ceramic package having a heat radiating plate made of CuW on the back surface of a chip. JP-A-61-16553
Japanese Patent Application Laid-Open Publication No. H11-216, proposes a ceramic package having a heat radiating plate or heat radiating fin made of CuW on the back surface of a chip. Japanese Patent Application Laid-Open No. 61-117855 proposes a ceramic PGA type package having a heat radiating plate made of a copper-molybdenum alloy or an aluminum heat radiating fin on the back surface of a chip. Japanese Patent Application Laid-Open No. Hei 8-306684 proposes a resin-sealed package in which a radiator plate is formed of CuW and Cu.

【0006】[0006]

【発明が解決しようとする課題】しかしながら、ステム
をCuWによって形成しステムに台を形成したFETに
おいては、CuWが高価であるばかりでなく、硬くて脆
いCuWに切削加工が必要になるため、製造コストが増
加するという問題点があることが本発明者によって明ら
かにされた。
However, in an FET in which the stem is formed of CuW and the base is formed on the stem, not only is CuW expensive but also hard and brittle CuW requires a cutting process. The inventor has found that there is a problem of an increase in cost.

【0007】本発明の目的は、製造コストの増加を抑制
しつつ放熱性能を高めることができる半導体装置を提供
することにある。
An object of the present invention is to provide a semiconductor device capable of improving heat radiation performance while suppressing an increase in manufacturing cost.

【0008】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
The above and other objects and novel features of the present invention will become apparent from the description of the present specification and the accompanying drawings.

【0009】[0009]

【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を説明すれば、次の通り
である。
The outline of a typical invention among the inventions disclosed in the present application is as follows.

【0010】すなわち、半導体素子を含む電気回路が作
り込まれた半導体ペレットと、半導体ペレットが固着さ
れたステムと、ステムの半導体ペレットの外側に固着さ
れたスペーサと、スペーサに固着されて半導体ペレット
に電気的に接続されたリードと、半導体ペレットおよび
リードの一部を封止した封止体とを備えている半導体装
置であって、前記半導体ペレットがマウントに固着さ
れ、このマウントが前記ステムに蝋付けされていること
を特徴とする。
That is, a semiconductor pellet in which an electric circuit including a semiconductor element is built, a stem to which the semiconductor pellet is fixed, a spacer fixed to the outside of the semiconductor pellet of the stem, and a semiconductor pellet fixed to the spacer. What is claimed is: 1. A semiconductor device comprising: an electrically connected lead; and a sealing body in which a semiconductor pellet and a part of the lead are sealed, wherein the semiconductor pellet is fixed to a mount, and the mount is attached to the stem by a wax. It is characterized by being attached.

【0011】前記した手段によれば、ステムを形成する
材料として、熱伝導性および電気伝導性が良好で、か
つ、プレス加工が可能であり、しかも、低価格の材料を
使用することができるため、高い放熱性能を確保しつつ
製造コストを低減することができる。そして、半導体ペ
レットとステムとの間の残留応力を緩和するようにマウ
ントを構成することにより、当該残留応力による半導体
ペレットの損傷等の障害を防止することができる。ま
た、マウントはステムに比べて小さく、かつ、平板形状
に形成することができるため、高価な材料を使用しても
製造コストの増加を抑制することができる。
According to the above-described means, as a material for forming the stem, a material having good heat conductivity and electric conductivity, capable of being subjected to press working, and being inexpensive can be used. In addition, the manufacturing cost can be reduced while ensuring high heat radiation performance. Then, by configuring the mount so as to reduce the residual stress between the semiconductor pellet and the stem, it is possible to prevent a failure such as damage to the semiconductor pellet due to the residual stress. In addition, since the mount is smaller than the stem and can be formed in a flat plate shape, an increase in manufacturing cost can be suppressed even when an expensive material is used.

【0012】[0012]

【発明の実施の形態】図1は本発明の一実施形態である
FETを示す側面断面図である。図2以降は本発明の一
実施形態であるFETの製造方法を示す各説明図であ
る。
FIG. 1 is a side sectional view showing an FET according to an embodiment of the present invention. FIG. 2 et seq. Are explanatory diagrams showing a method of manufacturing an FET according to an embodiment of the present invention.

【0013】本実施形態において、本発明に係る半導体
装置は、FETとして構成されている。このFET10
はシリコン基板が使用されて半導体素子を含む電気回路
が作り込まれたペレット11と、ペレット11が金箔1
8から形成された金−シリコン共晶層によって機械的か
つ電気的に接続されたマウント15と、マウント15が
半田付け部32によって機械的かつ電気的に接続された
ステム20と、ステム20のマウント15の外側に半田
付け部32によって機械的に接続されたスペーサ24
と、スペーサ24に銀蝋26によって固着されてペレッ
ト11にアルミニウム製のワイヤ34によってそれぞれ
電気的に接続されたゲートリード27およびドレインリ
ード28と、ペレット11、ゲートリード27の一部お
よびドレインリード28の一部をスペーサ24と協働し
て気密封止したキャップ38とを備えている。
In the present embodiment, the semiconductor device according to the present invention is configured as an FET. This FET10
Is a pellet 11 in which an electric circuit including a semiconductor element is formed by using a silicon substrate;
8, a mount 15 mechanically and electrically connected by a gold-silicon eutectic layer formed from 8, a stem 20 mechanically and electrically connected to the mount 15 by a soldering portion 32, and a mount of the stem 20. Spacer 24 mechanically connected to the outside of solder 15 by soldering portion 32
A gate lead 27 and a drain lead 28 fixed to the spacer 24 by silver wax 26 and electrically connected to the pellet 11 by an aluminum wire 34, respectively, a pellet 11, a part of the gate lead 27, and a drain lead 28. And a cap 38 hermetically sealed in cooperation with the spacer 24.

【0014】ステム20は熱伝導性および電気伝導性が
良好で、かつ、プレス加工が可能であり、しかも、低価
格の材料である銅が使用されて製造されている。したが
って、ステム20は高い放熱性能を確保しつつ製造コス
トを低減することができる。マウント15は熱伝導性お
よび電気伝導性が良好で熱膨張係数がシリコンの近似す
る材料であるCuWが使用されて製造されている。した
がって、マウント15はペレット11とステム20との
間の残留応力を緩和することができるため、当該残留応
力によるペレット11の損傷等の障害を防止することが
できる。また、マウント15はステム20に比べて小さ
く、かつ、平板形状に形成することができるため、銅に
比べて高価な材料であるCuWが使用されても製造コス
トの増加を抑制することができる。
The stem 20 has good thermal conductivity and electrical conductivity, can be pressed, and is manufactured using copper, which is a low-cost material. Therefore, the production cost of the stem 20 can be reduced while securing high heat radiation performance. The mount 15 is manufactured using CuW, which is a material having good thermal conductivity and electrical conductivity and a thermal expansion coefficient similar to that of silicon. Therefore, since the mount 15 can reduce the residual stress between the pellet 11 and the stem 20, it is possible to prevent an obstacle such as damage to the pellet 11 due to the residual stress. In addition, since the mount 15 is smaller than the stem 20 and can be formed in a flat plate shape, an increase in manufacturing cost can be suppressed even when CuW, which is a material more expensive than copper, is used.

【0015】マウント15の表面にはニッケルめっき被
膜16の上に金めっき被膜17が被着されており、ステ
ム20の表面にはニッケルめっき被膜22が被着されて
いる。したがって、半田付け部32はマウント15およ
びステム20の表面に確実にそれぞれ接着した状態にな
る。そして、半田付け部32は柔軟性を有するため、マ
ウント15とステム20との熱膨張係数差による応力は
吸収されることになり、ペレット11とステム20との
熱膨張係数差による応力によってペレット11が損傷さ
れるのを防止することができる。
A gold plating film 17 is applied on a nickel plating film 16 on the surface of the mount 15, and a nickel plating film 22 is applied on a surface of the stem 20. Therefore, the soldered portions 32 are securely bonded to the surfaces of the mount 15 and the stem 20, respectively. Since the soldering portion 32 has flexibility, the stress due to the difference in thermal expansion coefficient between the mount 15 and the stem 20 is absorbed, and the stress due to the difference in thermal expansion coefficient between the pellet 11 and the stem 20 is used. Can be prevented from being damaged.

【0016】次に、本発明の一実施形態であるFETの
製造方法およびその作用効果を図2〜図5について説明
する。そして、この説明により、前記FETの構成につ
いての詳細が同時に明らかにされる。
Next, a method of manufacturing an FET according to an embodiment of the present invention and its operational effects will be described with reference to FIGS. Then, this description clarifies the details of the configuration of the FET.

【0017】図2はペレットがマウントにボンディング
されるペレットボンディング工程を示している。
FIG. 2 shows a pellet bonding step in which the pellet is bonded to the mount.

【0018】ペレット11は半導体材料の一例であるシ
リコン(Si)が使用されて、図2に示されているよう
に長方形の板形状に形成されており、FET素子を含む
電気回路が作り込まれている。ペレット11の一主面
(以下、上面とする。)にはゲート用電極パッド12お
よびドレイン用電極パッド13が形成されており、下面
にはソース用電極パッド14が全体的に形成されてい
る。
The pellet 11 is made of silicon (Si), which is an example of a semiconductor material, and is formed in a rectangular plate shape as shown in FIG. 2 to form an electric circuit including an FET element. ing. A gate electrode pad 12 and a drain electrode pad 13 are formed on one principal surface (hereinafter, referred to as an upper surface) of the pellet 11, and a source electrode pad 14 is entirely formed on a lower surface.

【0019】マウント15はCuWが使用されて、図2
に示されているようにペレット11に対して大きめに相
似する長方形の板形状に形成されている。CuWは熱伝
導性および電気導電性に優れ、かつ、ペレット11の構
成材料であるシリコンに近い熱膨張係数を有する材料で
ある。CuWは硬くて脆い性質を有するため、プレス加
工が困難である。しかし、マウント15は単純な長方形
の板形状であるため、CuWを使用した場合であっても
複雑な切削加工を使用せずに製造することができる。ま
た、CuWは高価であるが、マウント15はペレット1
1よりも大きめに形成されているに過ぎないため、Cu
Wの使用量が少なく抑制されることより、製造コストの
増加を抑制することができる。
The mount 15 is made of CuW, as shown in FIG.
Is formed in a rectangular plate shape somewhat similar to the pellet 11 as shown in FIG. CuW is a material having excellent thermal conductivity and electrical conductivity and having a thermal expansion coefficient close to that of silicon as a constituent material of the pellet 11. Since CuW has a hard and brittle property, it is difficult to press work. However, since the mount 15 has a simple rectangular plate shape, even if CuW is used, it can be manufactured without using complicated cutting. CuW is expensive, but the mount 15 is
Since it is only formed to be larger than 1, Cu
Since the amount of W used is suppressed to a small amount, an increase in manufacturing cost can be suppressed.

【0020】図2(b)に示されているように、マウン
ト15の表面にはニッケルめっき被膜16および金めっ
き被膜17が被着されている。すなわち、表面めっき性
を確保するためのニッケルめっき被膜16がマウント1
5の表面全体に被着された後に、金−シリコン共晶層を
形成し易くするための金めっき被膜17が被着されてい
る。ここで、マウント15はステムに比べて表面積が小
さいため、金の使用量が少なく抑制することができ、製
造コストを低減することができる。
As shown in FIG. 2B, a nickel plating film 16 and a gold plating film 17 are applied to the surface of the mount 15. That is, the nickel plating film 16 for securing the surface plating property is mounted on the mount 1.
After being deposited on the entire surface of No. 5, a gold plating film 17 is deposited to facilitate the formation of a gold-silicon eutectic layer. Here, since the mount 15 has a smaller surface area than the stem, the amount of gold used can be reduced and the manufacturing cost can be reduced.

【0021】ちなみに、マウント15は単純な長方形の
平板形状であるため、金めっき被膜17を部分的に被着
することもでき、部分めっき処理することにより、金の
使用量はより一層低減することができる。金めっき被膜
17がペレット11の搭載面(以下、上面とする。)だ
けに被着された場合には、下面には銀めっき被膜を被着
してもよい。
Incidentally, since the mount 15 has a simple rectangular flat plate shape, the gold plating film 17 can be partially applied, and the amount of gold used can be further reduced by performing the partial plating. Can be. When the gold plating film 17 is applied only to the mounting surface (hereinafter, referred to as the upper surface) of the pellet 11, a silver plating film may be applied to the lower surface.

【0022】以上のように構成されたマウント15には
ペレット11が金箔18を介してボンディングされて、
ペレット・マウント組立体19が製造される。すなわ
ち、ヒートブロック(図示せず)によって約450℃に
加熱されたマウント15の上に金箔18を介してペレッ
ト11が押し付けられると、金箔18とペレット11の
下面に形成されたソース用電極パッド14との間に金−
シリコン共晶層(図示せず)が形成されるため、ペレッ
ト11はマウント15に機械的かつ電気的に接続された
状態になる。この際、マウント15の上面には金めっき
被膜17が被着されているため、金箔18はマウント1
5に確実に固着された状態になる。金は熱伝導性および
電気伝導性に優れているため、ペレット11はマウント
15に熱伝導性および電気伝導性が良好に接続された状
態になる。
The pellet 11 is bonded to the mount 15 configured as described above via the gold foil 18.
A pellet mount assembly 19 is manufactured. That is, when the pellet 11 is pressed via the gold foil 18 onto the mount 15 heated to about 450 ° C. by the heat block (not shown), the source electrode pad 14 formed on the lower surface of the gold foil 18 and the pellet 11 is pressed. Between gold and
Since a silicon eutectic layer (not shown) is formed, the pellet 11 is mechanically and electrically connected to the mount 15. At this time, since the gold plating film 17 is applied to the upper surface of the mount 15, the gold foil 18 is attached to the mount 1.
5 is securely fixed. Since gold is excellent in heat conductivity and electric conductivity, the pellet 11 is in a state in which the mount 11 is connected to the mount 15 with good heat conductivity and electric conductivity.

【0023】図3はペレット・マウント組立体およびリ
ード付きスペーサがステムに半田付けされる半田付け工
程を示している。
FIG. 3 shows the soldering process in which the pellet mount assembly and the leaded spacer are soldered to the stem.

【0024】ステム20は銅が使用されて図3に示され
ているように長方形の板形状に形成されており、その短
辺の長さはマウント15の短辺よりも充分に長く設定さ
れている。ステム20の長辺側の両端辺には一対の取付
部21、21がU字形の切欠き形状に開設されている。
そして、ステム20の表面にはソルダビリティーを高め
るためのニッケルめっき被膜22が被着されている。
The stem 20 is made of copper and formed in a rectangular plate shape as shown in FIG. 3, and the length of the short side is set to be sufficiently longer than the short side of the mount 15. I have. A pair of mounting portions 21, 21 is formed in a U-shaped notch at both ends on the long side of the stem 20.
The surface of the stem 20 is coated with a nickel plating film 22 for improving solderability.

【0025】銅は熱伝導性および電気導電性に優れ、か
つ、低価格の材料である。また、銅はプレス加工が容易
であるため、ステム20および取付部21はプレス加工
によって一体成形することができ、安価に製造すること
ができる。しかし、銅の熱膨張係数はシリコンの熱膨張
係数の約5倍になるため、ステム20にペレット11が
直接ボンディングされると、熱膨張係数差による応力に
よってペレット11にクラックが発生することがある。
Copper is a low-cost material having excellent heat conductivity and electric conductivity. In addition, since copper is easy to press, the stem 20 and the mounting portion 21 can be integrally formed by press, and can be manufactured at low cost. However, since the coefficient of thermal expansion of copper is about five times the coefficient of thermal expansion of silicon, when the pellet 11 is directly bonded to the stem 20, cracks may occur in the pellet 11 due to stress due to the difference in coefficient of thermal expansion. .

【0026】リード付きスペーサ23のスペーサ24は
アルミナセラミックが使用されて、図3に示されている
ように略正方形の枠板形状に形成されている。スペーサ
24の外径はステム20の短辺の長さと略等しく設定さ
れ、内径はマウント15の長辺の長さよりも大きめに設
定されている。スペーサ24の両端面にはメタライズ2
5(図1および図4参照)がそれぞれ形成されており、
一方の端面(以下、上面とする。)に形成されたメタラ
イズ25の上には銀蝋(silver solder。Cu−Zn−
Ag系合金を主体とする硬蝋である。)26が一対、そ
れぞれ固着されている。
The spacer 24 of the leaded spacer 23 is made of alumina ceramic and is formed in a substantially square frame plate shape as shown in FIG. The outer diameter of the spacer 24 is set substantially equal to the length of the short side of the stem 20, and the inner diameter is set to be longer than the length of the long side of the mount 15. Metalized 2 on both end faces of spacer 24
5 (see FIGS. 1 and 4) are respectively formed,
A silver solder (silver solder, Cu-Zn-) is formed on the metallization 25 formed on one end surface (hereinafter referred to as an upper surface).
It is a hard wax mainly composed of an Ag-based alloy. ) 26 are fixed to each other.

【0027】両銀蝋26、26の上には矩形の板形状に
形成されたゲートリード27およびドレインリード28
が銀蝋付け(silver soldering )されている。ゲート
リード27およびドレインリード28の構成材料として
は、コバール材や42アロイ(42%ニッケル鉄合金)
等の約850℃の銀蝋付けの高温下でも軟化しない耐熱
性金属が使用されている。ゲートリード27およびドレ
インリード28の表面にはニッケルめっき被膜29およ
び金めっき被膜30(図1および図4参照)が被着され
ている。すなわち、表面めっき性を確保するためのニッ
ケルめっき被膜29が表面全体に被着された後に、銀蝋
付け性とボンディング性を高めるための金めっき被膜3
0が被着されている。
On both silver waxes 26, 26, a gate lead 27 and a drain lead 28 formed in a rectangular plate shape.
Is silver soldering. As a constituent material of the gate lead 27 and the drain lead 28, Kovar material or 42 alloy (42% nickel iron alloy)
For example, a refractory metal that does not soften even at a high temperature of about 850 ° C. for silver brazing is used. A nickel plating film 29 and a gold plating film 30 (see FIGS. 1 and 4) are applied to the surfaces of the gate lead 27 and the drain lead 28. That is, after the nickel plating film 29 for ensuring the surface plating property is applied to the entire surface, the gold plating film 3 for improving the silver brazing property and the bonding property is used.
0 has been deposited.

【0028】以上のように構成されたリード付きスペー
サ23およびペレット・マウント組立体19は、前記の
ように構成されたステム20に蝋付け(brazing )の一
種である半田付け(soldering )される。すなわち、約
350℃に加熱されたヒートブロック(図示せず)の上
にステム20が載せられ、ステム20の上面にはスペー
サ24の外径よりも若干大きめの略正方形に形成された
半田箔31が載せられる。続いて、リード付きスペーサ
23およびペレット・マウント組立体19が半田箔31
の上に同心に載せられて擦り付けられる。この半田付け
により、半田付け部32が形成されるため、スペーサ2
4がステム20に機械的に接続されるとともに、マウン
ト15がステム20に機械的かつ電気的に接続される。
The leaded spacer 23 and the pellet mount assembly 19 configured as described above are soldered to the stem 20 configured as described above, which is a kind of brazing. That is, the stem 20 is mounted on a heat block (not shown) heated to about 350 ° C., and the upper surface of the stem 20 has a substantially square solder foil 31 slightly larger than the outer diameter of the spacer 24. Is placed. Subsequently, the leaded spacer 23 and the pellet mount assembly 19 are
It is placed concentrically on and rubbed. Since the soldering portion 32 is formed by this soldering, the spacer 2
4 is mechanically connected to the stem 20, and the mount 15 is mechanically and electrically connected to the stem 20.

【0029】この際、ステム20の表面にはニッケルめ
っき被膜22が被着されているため、半田付け部32は
ステム20に確実に接着する。また、スペーサ24には
メタライズ25が被着されているため、半田付け部32
はスペーサ24に確実に接着する。したがって、リード
付きスペーサ23はステム20に強固に固着された状態
になる。マウント15の表面には金めっき被膜17が被
着されているため、半田付け部32はマウント15に確
実に接着する。したがって、マウント15はステム20
に強固に固着された状態になる。
At this time, since the nickel plating film 22 is applied to the surface of the stem 20, the soldered portion 32 is securely bonded to the stem 20. Further, since the metallization 25 is attached to the spacer 24, the soldering portion 32
Is securely bonded to the spacer 24. Therefore, the leaded spacer 23 is firmly fixed to the stem 20. Since the gold plating film 17 is applied to the surface of the mount 15, the soldered portion 32 is securely bonded to the mount 15. Therefore, the mount 15 is
To be in a state of being firmly fixed.

【0030】ここで、ステム20にはニッケルめっき被
膜21が被着されているだけであるため、高価な金めっ
き被膜を被着する場合に比べて製造コストを低減させる
ことができる。但し、ニッケルめっき被膜22の上に金
めっき被膜を被着すると、半田付け部32との接着強度
をより一層高めることができる。金を使用する場合にお
いても、ステム20が平板形状に形成されていることに
より、部分めっき処理を採用することができるため、全
面に金めっき処理する場合に比べて貴金属である金の使
用量を低減することができ、コストの増加を抑制するこ
とができる。また、部分めっき処理によって貴金属であ
る金の使用量を低減することにより、金めっき被膜の厚
さを低減しなくて済むため、金めっき被膜の厚さ低減に
よる高周波損失の増加を回避することができる。
Here, since only the nickel plating film 21 is applied to the stem 20, the manufacturing cost can be reduced as compared with the case where an expensive gold plating film is applied. However, if a gold plating film is applied on the nickel plating film 22, the adhesive strength with the soldered portion 32 can be further increased. Even in the case of using gold, since the stem 20 is formed in a flat plate shape, it is possible to adopt a partial plating process. It is possible to reduce the cost and suppress an increase in cost. Also, by reducing the amount of gold, which is a noble metal, by the partial plating process, it is not necessary to reduce the thickness of the gold plating film, so that an increase in high-frequency loss due to the reduction in the thickness of the gold plating film can be avoided. it can.

【0031】以上のようにして製造されたペレット・マ
ウント組立体とリード付きスペーサとステムとの組立体
(以下、ステム組立体という。)33には、アルミニウ
ムが使用されたワイヤ34が図4に示されているように
ボンディングされる。すなわち、ステム組立体33がボ
ンディングステージ(図示せず)に保持された状態で、
ウエッジ36に挿通されたアルミニウム線材35がペレ
ット11のゲート用電極パッド12に第1ボンディング
され、続いて、ゲートリード27が固着された銀蝋26
に第2ボンディングされる。同様に、ドレイン用電極パ
ッド13に第1ボンディングされ、続いて、ドレインリ
ード28に第2ボンディングされる。ちなみに、ゲート
側およびドレイン側において複数本のワイヤ34がそれ
ぞれ橋絡される。
The pellet mount assembly, leaded spacer and stem assembly (hereinafter referred to as a stem assembly) 33 manufactured as described above includes a wire 34 made of aluminum in FIG. Bonded as shown. That is, in a state where the stem assembly 33 is held on a bonding stage (not shown),
The aluminum wire 35 inserted through the wedge 36 is first bonded to the gate electrode pad 12 of the pellet 11, and then the silver solder 26 to which the gate lead 27 is fixed is attached.
Is subjected to a second bonding. Similarly, the first bonding is performed to the drain electrode pad 13, and then the second bonding is performed to the drain lead 28. Incidentally, a plurality of wires 34 are respectively bridged on the gate side and the drain side.

【0032】以上のようにしてワイヤボンディングされ
た組立体(以下、ワイヤ組立体という。)37には、キ
ャップ38が図5に示されているように被せられて固着
される。すなわち、図5に示されているように、アルミ
ナセラミックが用いられてスペーサ24の外形と略同一
の略正方形の皿形状に形成されたキャップ38の開口端
下面にはシーラ39が溶着されている。キャップ38は
ワイヤ組立体37の上にシーラ39がリード付きスペー
サ23の上面に当接した状態に載置され、封止炉(図示
せず)を通されて加熱される。加熱溶融されたシーラ3
9が冷却して固化すると、封止部40が形成されるた
め、リード付きスペーサ23とキャップ38とは封着さ
れ、気密封止体41が形成される。
As shown in FIG. 5, a cap 38 is attached to and fixed to the assembly (hereinafter, referred to as a wire assembly) 37 which has been wire-bonded as described above. That is, as shown in FIG. 5, a sealer 39 is welded to the lower surface of the opening end of a cap 38 formed of alumina ceramic and formed in a substantially square dish shape substantially the same as the outer shape of the spacer 24. . The cap 38 is placed on the wire assembly 37 with the sealer 39 in contact with the upper surface of the leaded spacer 23, and is heated through a sealing furnace (not shown). Heated and melted sealer 3
When 9 is cooled and solidified, the sealing portion 40 is formed, so that the spacer 23 with the lead and the cap 38 are sealed, and the hermetic sealing body 41 is formed.

【0033】気密封止体41の内部にはペレット11、
マウント15、ワイヤ34、ゲートリード27の一部お
よびドレインリード28の一部が気密封止された状態に
なっている。以上のようにして図5(b)および図1に
示されている前記したFET10が製造されたことにな
る。
The pellet 11 is placed inside the hermetically sealed body 41.
The mount 15, the wires 34, a part of the gate lead 27, and a part of the drain lead 28 are in a hermetically sealed state. As described above, the FET 10 shown in FIG. 5B and FIG. 1 is manufactured.

【0034】次に、以上のように製造され前記したよう
に構成されたFET10の放熱作用および効果を説明す
る。
Next, the heat radiation effect and effect of the FET 10 manufactured as described above and configured as described above will be described.

【0035】例えば、FET10が無線中継局の高周波
電力増幅ユニットのマザーボードに実装される場合にお
いては、FET10のステム20がマザーボードの実装
面に当接されて両取付部21、21がねじ止めされる。
FET10の稼働に伴うペレット11の発熱は、マウン
ト15およびステム20を経由してマザーボードに放熱
されることになる。この際、マウント15およびステム
20は熱伝導性が良好なCuWおよび銅によってそれぞ
れ形成されているため、ペレット11の発熱はマウント
15およびステム20を経由してマザーボードに効率よ
く伝播されるため、きわめて効果的に放熱されることに
なる。
For example, when the FET 10 is mounted on the motherboard of the high-frequency power amplifier unit of the wireless relay station, the stem 20 of the FET 10 is brought into contact with the mounting surface of the motherboard, and the mounting portions 21 are screwed. .
The heat generated by the pellet 11 due to the operation of the FET 10 is radiated to the motherboard via the mount 15 and the stem 20. At this time, since the mount 15 and the stem 20 are formed of CuW and copper, respectively, having good thermal conductivity, the heat generated from the pellet 11 is efficiently transmitted to the motherboard via the mount 15 and the stem 20. The heat is effectively dissipated.

【0036】ここで、ペレット11はステム20から突
き出たマウント15の上面に搭載されているため、ペレ
ット11の発熱はペレット11の下面全体からマウント
15の全体に拡散して伝播され、さらに、マウント15
の下面全体からステム20に伝播されてステム20の全
体に拡散して行く状態になり、放熱効率はきわめて良好
になる。
Here, since the pellet 11 is mounted on the upper surface of the mount 15 protruding from the stem 20, the heat generated from the pellet 11 is diffused and propagated from the entire lower surface of the pellet 11 to the entire mount 15. Fifteen
Is transmitted to the stem 20 from the entire lower surface thereof and diffused to the entire stem 20, and the heat radiation efficiency becomes extremely good.

【0037】ところで、ペレット11が固着されたマウ
ント15は熱膨張係数がシリコンと近似するCuWによ
って形成されているため、ペレット11とマウント15
との間には熱膨張係数差による応力は発生しない。した
がって、ペレット11が当該応力によって損傷される危
険性は未然に回避することができる。
The mount 15 to which the pellet 11 is fixed is made of CuW having a thermal expansion coefficient similar to that of silicon.
No stress due to the difference in thermal expansion coefficient is generated between the two. Therefore, the risk that the pellet 11 is damaged by the stress can be avoided.

【0038】他方、マウント15を構成するCuWとス
テム20とを構成する銅との間の熱膨張係数差は大きい
が、マウント15とステム20とは柔軟性を有する半田
付け部32によって機械的に接続されているため、両者
間の熱膨張係数差による応力は半田付け部32の柔軟性
によって吸収することができる。したがって、マウント
15に固着されたペレット11にはマウント15とステ
ム20との間の熱膨張係数差による応力が作用しないた
め、ペレット11が当該応力によって損傷されることは
未然に回避することができる。
On the other hand, although the difference in thermal expansion coefficient between CuW forming the mount 15 and copper forming the stem 20 is large, the mount 15 and the stem 20 are mechanically separated by a soldering portion 32 having flexibility. Because of the connection, the stress caused by the difference in the coefficient of thermal expansion between the two can be absorbed by the flexibility of the soldered portion 32. Therefore, since the stress due to the difference in the thermal expansion coefficient between the mount 15 and the stem 20 does not act on the pellet 11 fixed to the mount 15, the pellet 11 can be prevented from being damaged by the stress. .

【0039】以上本発明者によってなされた発明を実施
形態に基づき具体的に説明したが、本発明は前記実施形
態に限定されるものではなく、その要旨を逸脱しない範
囲で種々変更可能であることはいうまでもない。
Although the invention made by the present inventor has been specifically described based on the embodiments, the present invention is not limited to the above embodiments, and can be variously modified without departing from the gist thereof. Needless to say.

【0040】例えば、マウントはCuWを使用するに限
らず、ペレットのサイズが小さい場合等においては、焼
鈍加工(フルアニーリング)した銅や銀(CuWよりは
安価である。)を使用してもよいし、電気抵抗が問題に
ならない場合等においては、モリブデン(Mo)を使用
してもよい。銅や銀およびモリブデン等はプレス加工が
可能な材料であるため、製造コストをより一層低減させ
ることができる。
For example, the mount is not limited to using CuW, and when the size of the pellet is small, annealed (full annealing) copper or silver (which is cheaper than CuW) may be used. However, when the electric resistance does not matter, molybdenum (Mo) may be used. Since copper, silver, molybdenum, and the like are press-processable materials, the manufacturing cost can be further reduced.

【0041】金めっき被膜はFET(半導体装置)の使
用環境によっては、銀めっき被膜に置き換えることがで
きる。
The gold plating film can be replaced with a silver plating film depending on the use environment of the FET (semiconductor device).

【0042】スペーサはアルミナセラミックによって形
成するに限らず、その他のセラミック、さらには、樹脂
等の絶縁材料によって形成してもよい。スペーサが樹脂
によって形成された場合には、リードはスペーサに半田
付けによって機械的に接続することができる。
The spacer is not limited to being formed of alumina ceramic, but may be formed of other ceramics, or an insulating material such as resin. When the spacer is formed of a resin, the lead can be mechanically connected to the spacer by soldering.

【0043】ペレットやワイヤ等の封止は気密封止構造
を採用するに限らず、ポッティング成形法やトランスフ
ァ成形法による樹脂封止構造を採用してもよい。
The sealing of the pellets and wires is not limited to the hermetic sealing structure, but may be a resin sealing structure by a potting molding method or a transfer molding method.

【0044】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野であるFET
の製造技術に適用した場合について説明したが、それに
限定されるものではなく、半導体ペレットの発熱をステ
ムによって放熱する半導体装置全般に適用することがで
きる。
In the above description, the field of use in which the invention made mainly by the present inventor was used as the background
Although the description has been given of the case where the present invention is applied to the manufacturing technique of the present invention, the present invention is not limited to this.

【0045】[0045]

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、次
の通りである。
The effects obtained by typical aspects of the invention disclosed in the present application will be briefly described as follows.

【0046】半導体ペレットをマウントに固着し、この
マウントをステムに蝋付けすることにより、ステムを形
成する材料として、熱伝導性および電気伝導性が良好
で、かつ、プレス加工が可能であり、しかも低価格の材
料を使用することができるため、高い放熱性能を確保し
つつ製造コストを低減することができる。そして、半導
体ペレットとステムとの間の残留応力を緩和するように
マウントを構成することにより、当該残留応力による半
導体ペレットの損傷等の障害を防止することができる。
また、マウントはステムに比べて小さく、かつ、平板形
状に形成することができるため、高価な材料を使用して
も製造コストの増加を抑制することができる。
By fixing the semiconductor pellet to a mount and brazing the mount to a stem, the material for forming the stem has good thermal conductivity and electric conductivity and can be pressed. Since a low-cost material can be used, manufacturing cost can be reduced while high heat radiation performance is ensured. Then, by configuring the mount so as to reduce the residual stress between the semiconductor pellet and the stem, it is possible to prevent a failure such as damage to the semiconductor pellet due to the residual stress.
In addition, since the mount is smaller than the stem and can be formed in a flat plate shape, an increase in manufacturing cost can be suppressed even when an expensive material is used.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施形態であるFETを示す側面断
面図である。
FIG. 1 is a side sectional view showing an FET according to an embodiment of the present invention.

【図2】本発明の一実施形態であるFETの製造方法に
おけるペレットボンディング工程を示しており、(a)
は分解斜視図、(b)はボンディング後の側面断面図で
ある。
FIGS. 2A and 2B show a pellet bonding step in a method for manufacturing an FET according to an embodiment of the present invention, wherein FIG.
Is an exploded perspective view, and (b) is a side sectional view after bonding.

【図3】同じく半田付け工程を示す分解斜視図である。FIG. 3 is an exploded perspective view showing the same soldering step.

【図4】同じくワイヤボンディング工程を示しており、
(a)は斜視図、(b)はワイヤボンディング後の一部
切断側面図である。
FIG. 4 also shows a wire bonding step,
(A) is a perspective view, (b) is a partially cut side view after wire bonding.

【図5】同じく気密封止体形成工程を示しており、
(a)は分解斜視図、(b)は形成後の斜視図である。
FIG. 5 also shows a step of forming a hermetically sealed body,
(A) is an exploded perspective view, (b) is a perspective view after formation.

【符号の説明】[Explanation of symbols]

10…FET(半導体装置)、11…ペレット(半導体
ペレット)、12…ゲート用電極パッド、13…ドレイ
ン用電極パッド、14…ソース用電極パッド、15…マ
ウント、16…ニッケルめっき被膜、17…金めっき被
膜、18…金箔、19…ペレット・マウント組立体、2
0…ステム、21…取付部、22…ニッケルめっき被
膜、23…リード付きスペーサ、24…スペーサ、25
…メタライズ、26…銀蝋、27…ゲートリード、28
…ドレインリード、29…ニッケルめっき被膜、30…
金めっき被膜、31…半田箔、32…半田付け部、33
…ステム組立体、34…ワイヤ、35…アルミニウム線
材、36…ウエッジ、37…ワイヤ組立体、38…キャ
ップ、39…シーラ、40…封止部、41…気密封止
体。
DESCRIPTION OF SYMBOLS 10 ... FET (semiconductor device), 11 ... Pellet (semiconductor pellet), 12 ... Gate electrode pad, 13 ... Drain electrode pad, 14 ... Source electrode pad, 15 ... Mount, 16 ... Nickel plating film, 17 ... Gold Plating film, 18 ... Gold leaf, 19 ... Pellet mount assembly, 2
0: stem, 21: mounting part, 22: nickel plating film, 23: spacer with lead, 24: spacer, 25
... metallized, 26 ... silver wax, 27 ... gate lead, 28
... Drain lead, 29 ... Nickel plating film, 30 ...
Gold plating film, 31: solder foil, 32: soldering part, 33
... Stem assembly, 34 ... Wire, 35 ... Aluminum wire, 36 ... Wedge, 37 ... Wire assembly, 38 ... Cap, 39 ... Sealer, 40 ... Sealing part, 41 ... Airtight sealing body.

Claims (10)

【特許請求の範囲】[Claims] 【請求項1】 半導体素子を含む電気回路が作り込まれ
た半導体ペレットと、半導体ペレットが固着されたステ
ムと、ステムの半導体ペレットの外側に固着されたスペ
ーサと、スペーサに固着されて半導体ペレットに電気的
に接続されたリードと、半導体ペレットおよびリードの
一部を封止した封止体とを備えている半導体装置であっ
て、 前記半導体ペレットがマウントに固着され、このマウン
トが前記ステムに蝋付けされていることを特徴とする半
導体装置。
1. A semiconductor pellet in which an electric circuit including a semiconductor element is formed, a stem to which the semiconductor pellet is fixed, a spacer fixed to the outside of the semiconductor pellet of the stem, and a semiconductor pellet fixed to the spacer. What is claimed is: 1. A semiconductor device comprising: an electrically connected lead; and a sealing body sealing a part of the semiconductor pellet and the lead, wherein the semiconductor pellet is fixed to a mount, and the mount is attached to the stem by a wax. A semiconductor device characterized by being attached.
【請求項2】 前記ステムおよび前記マウントの各蝋付
け面にめっき被膜がそれぞれ被着されており、ステム側
のめっき被膜の材料がマウント側のめっき被膜の材料よ
りも卑なる金属材料によって形成されていることを特徴
とする請求項1に記載の半導体装置。
2. A plating film is applied to each of the brazing surfaces of the stem and the mount, and the material of the plating film on the stem side is formed of a metal material that is more base than the material of the plating film on the mount side. The semiconductor device according to claim 1, wherein
【請求項3】 前記ステム側がニッケルめっき被膜であ
り、前記マウント側が金めっき被膜であることを特徴と
する請求項2に記載の半導体装置。
3. The semiconductor device according to claim 2, wherein the stem side is a nickel plating film, and the mount side is a gold plating film.
【請求項4】 前記マウントが前記ステムよりも熱膨張
係数の小さい材料によって形成されていることを特徴と
する請求項1、2または3に記載の半導体装置。
4. The semiconductor device according to claim 1, wherein the mount is formed of a material having a smaller coefficient of thermal expansion than the stem.
【請求項5】 前記ステムが銅により形成され、前記マ
ウントが銅−タングステン合金により形成されているこ
とを特徴とする請求項1、2、3または4に記載の半導
体装置。
5. The semiconductor device according to claim 1, wherein the stem is formed of copper, and the mount is formed of a copper-tungsten alloy.
【請求項6】 前記半導体ペレットが前記マウントに蝋
付けされていることを特徴とする請求項1、2、3、4
または5に記載の半導体装置。
6. The semiconductor device according to claim 1, wherein said semiconductor pellet is brazed to said mount.
Or the semiconductor device according to 5.
【請求項7】 前記スペーサが前記ステムに蝋付けされ
ていることを特徴とする請求項1、2、3、4、5また
は6に記載の半導体装置。
7. The semiconductor device according to claim 1, wherein the spacer is brazed to the stem.
【請求項8】 前記マウントが前記ステムよりも焼鈍加
工されていることを特徴とする請求項1、2、3、6ま
たは7に記載の半導体装置。
8. The semiconductor device according to claim 1, wherein the mount is annealed more than the stem.
【請求項9】 請求項1に記載の半導体装置の製造方法
であって、 前記半導体ペレットが固着されたマウントが前記ステム
の上に蝋付け材料を介して押し付けられて蝋付けされる
ことを特徴とする半導体装置の製造方法。
9. The method according to claim 1, wherein the mount to which the semiconductor pellet is fixed is pressed onto the stem via a brazing material and brazed. Manufacturing method of a semiconductor device.
【請求項10】 前記スペーサが前記ステムの上の蝋付
け材料の上に前記マウントと共に押し付けられて蝋付け
されることを特徴とする請求項9に記載の半導体装置の
製造方法。
10. The method according to claim 9, wherein the spacer is pressed together with the mount onto a brazing material on the stem and brazed.
JP10041124A 1998-02-06 1998-02-06 Semiconductor device and manufacture thereof Pending JPH11233697A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10041124A JPH11233697A (en) 1998-02-06 1998-02-06 Semiconductor device and manufacture thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10041124A JPH11233697A (en) 1998-02-06 1998-02-06 Semiconductor device and manufacture thereof

Publications (1)

Publication Number Publication Date
JPH11233697A true JPH11233697A (en) 1999-08-27

Family

ID=12599713

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10041124A Pending JPH11233697A (en) 1998-02-06 1998-02-06 Semiconductor device and manufacture thereof

Country Status (1)

Country Link
JP (1) JPH11233697A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007243145A (en) * 2006-02-07 2007-09-20 Sumitomo Metal Electronics Devices Inc High heat dissipation electronic component housing package and method of manufacturing same
WO2019176912A1 (en) * 2018-03-15 2019-09-19 三菱電機株式会社 Semiconductor module and method of manufacturing same
WO2020166669A1 (en) * 2019-02-14 2020-08-20 住友電工デバイス・イノベーション株式会社 Semiconductor device package and semiconductor device

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007243145A (en) * 2006-02-07 2007-09-20 Sumitomo Metal Electronics Devices Inc High heat dissipation electronic component housing package and method of manufacturing same
WO2019176912A1 (en) * 2018-03-15 2019-09-19 三菱電機株式会社 Semiconductor module and method of manufacturing same
JPWO2019176912A1 (en) * 2018-03-15 2020-12-03 三菱電機株式会社 Semiconductor module and its manufacturing method
WO2020166669A1 (en) * 2019-02-14 2020-08-20 住友電工デバイス・イノベーション株式会社 Semiconductor device package and semiconductor device
JP2020136339A (en) * 2019-02-14 2020-08-31 住友電工デバイス・イノベーション株式会社 Package for semiconductor device and semiconductor device
US11581246B2 (en) 2019-02-14 2023-02-14 Sumitomo Electric Device Innovations, Inc. Semiconductor device package and semiconductor device

Similar Documents

Publication Publication Date Title
US6731002B2 (en) High frequency power device with a plastic molded package and direct bonded substrate
JP5588419B2 (en) package
US6462413B1 (en) LDMOS transistor heatsink package assembly and manufacturing method
JP3336982B2 (en) Semiconductor device and method of manufacturing the same
KR102199360B1 (en) Semiconductor package
JP3816821B2 (en) High frequency power module substrate and manufacturing method thereof
JP4608409B2 (en) High heat dissipation type electronic component storage package
JPH1174439A (en) Resin mold package
JPH11233697A (en) Semiconductor device and manufacture thereof
JP2021082714A (en) Semiconductor device
JP3165139B1 (en) Hermetically sealed semiconductor package
JP3695706B2 (en) Semiconductor package
JP2004022627A (en) Package for power-amplification semiconductor device, its manufacturing method and power-amplification semiconductor device using it
CN219017629U (en) Airtight packaging power amplifier module
JP5982303B2 (en) Semiconductor device package, manufacturing method thereof, and semiconductor device
JPS6010633A (en) Semiconductor device
JP3894749B2 (en) Semiconductor device
US20220238426A1 (en) Packaged electronic devices having dielectric substrates with thermally conductive adhesive layers
JP2010098144A (en) Lead frame and semiconductor device
KR20100008257A (en) High power semiconductor chip package and method for fabricating the same
JP2870501B2 (en) Semiconductor device
JP2004014827A (en) Manufacturing method of package for high frequency
JP2001308254A (en) Semiconductor device and method of manufacturing it
JP2014003134A (en) High heat dissipation type electronic component storing package
JP2014086581A (en) Package for housing semiconductor element